JP2016103605A - 薄膜トランジスタおよびその製造方法、ならびに表示装置および電子機器 - Google Patents

薄膜トランジスタおよびその製造方法、ならびに表示装置および電子機器 Download PDF

Info

Publication number
JP2016103605A
JP2016103605A JP2014242366A JP2014242366A JP2016103605A JP 2016103605 A JP2016103605 A JP 2016103605A JP 2014242366 A JP2014242366 A JP 2014242366A JP 2014242366 A JP2014242366 A JP 2014242366A JP 2016103605 A JP2016103605 A JP 2016103605A
Authority
JP
Japan
Prior art keywords
protective film
drain electrode
source electrode
electrode
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014242366A
Other languages
English (en)
Inventor
隼司 岩崎
Junji Iwasaki
隼司 岩崎
康浩 寺井
Yasuhiro Terai
康浩 寺井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2014242366A priority Critical patent/JP2016103605A/ja
Priority to US14/747,579 priority patent/US20160155848A1/en
Publication of JP2016103605A publication Critical patent/JP2016103605A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】優れた動作信頼性を有するＴＦＴを提供する。【解決手段】このＴＦＴは、ゲート電極と、このゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜の上に設けられた酸化物半導体層と、酸化物半導体層と各々接続されると共に互いに離間して隣り合うように設けられたソース電極およびドレイン電極と、これらソース電極およびドレイン電極を覆うと共にソース電極とドレイン電極との隙間に充填され、かつ、シリコン化合物を含む材料からなる第１の保護膜と、この第１の保護膜を覆うと共に金属化合物を含む材料からなる第２の保護膜と、この第２の保護膜上の、ソース電極とドレイン電極との隙間と重複する領域を覆う金属層とを有する。【選択図】図１

Description

本開示は、酸化物半導体を含む薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）およびその製造方法、ならびにこの薄膜トランジスタを備えた表示装置および電子機器に関する。
近年、薄膜トランジスタや発光デバイス、透明導電膜等の電子デバイスへの応用を目的として、酸化亜鉛や酸化インジウムガリウム亜鉛等の酸化物半導体の研究開発が活発化している。この酸化物半導体を、ＴＦＴの活性層（チャネル）に用いた場合、非晶質（アモルファス）シリコンを用いたＴＦＴと比較して、電子移動度が大きく、優れた電気特性を示すことがわかっている。また、室温付近の低温でも高い移動度が期待できる等の利点もあり、積極的な開発が進められている。このような酸化物半導体層を用いたＴＦＴとしては、ボトムゲート型およびトップゲート型の構造が報告されている（例えば、特許文献１〜３参照）。
ＷＯ２００５―０８８７２６号公報 特開２００７―１９４５９４号公報 特開２０１４―６０４１１号公報
しかしながら、酸化物半導体を含む薄膜トランジスタは、水などの外乱物質や電場の影響により、動作特性が変化することがある。
本開示はかかる問題点に鑑みてなされたもので、その目的は、優れた動作信頼性を有する薄膜トランジスタおよびその製造方法、ならびにこの薄膜トランジスタを備えた表示装置および電子機器を提供することにある。
本開示の一実施形態としての薄膜トランジスタは、ゲート電極と、このゲート電極を覆うゲート絶縁膜と、このゲート絶縁膜の上に設けられた酸化物半導体層と、この酸化物半導体層と各々接続されると共に、互いに離間して隣り合うように設けられたソース電極およびドレイン電極と、これらソース電極およびドレイン電極を覆うと共にソース電極とドレイン電極との隙間に充填され、かつ、ケイ素化合物を含む材料からなる第１の保護膜と、この第１の保護膜と共に金属化合物を含む材料からなる第２の保護膜と、この第２の保護膜上の、ソース電極とドレイン電極との隙間と重複する領域を覆う金属層とを有する。
また、本開示の一実施形態としての表示装置は、上記の薄膜トランジスタと、その薄膜トランジスタにより駆動される表示素子とを備えたものである。さらに、本開示の一実施形態としての電子機器は、上記表示装置を備えたものである。
本開示の一実施形態としての薄膜トランジスタの製造方法は、以下の＜１＞〜＜７＞の各操作を含むものである。
＜１＞基板上にゲート電極を形成すること。
＜２＞ゲート電極を覆うゲート絶縁膜を形成すること。
＜３＞ゲート絶縁膜の上に酸化物半導体層を形成すること。
＜４＞酸化物半導体層と各々接続されると共に、互いに離間して隣り合うようにソース電極およびドレイン電極を形成すること。
＜５＞ソース電極およびドレイン電極を覆うと共にソース電極とドレイン電極との隙間に充填され、かつ、ケイ素化合物を含む材料を用いて第１の保護膜を形成すること。
＜６＞第１の保護膜を覆うように、金属化合物を含む材料を用いて第２の保護膜を形成すること。
＜７＞第２の保護膜上の、ソース電極とドレイン電極との隙間と重複する領域を覆うように金属層を形成すること。
本開示の一実施形態としての薄膜トランジスタおよびその製造方法、ならびに表示装置および電子機器では、ソース電極とドレイン電極との隙間の領域を、ケイ素化合物を含む第１の保護膜と、金属層とにより覆うようにした。このため、酸化物半導体層への水分や樹脂、水素などの不要な成分の進入が抑止される。さらに、第１の保護膜の存在により、酸化物半導体層のチャネル領域と第２の保護膜との接触が回避される。例えば酸化アルミニウムにより第２の保護膜を構成し、その第２の保護膜が酸化物半導体層のチャネル領域と接している場合、酸素が酸化物半導体層のチャネル領域へ拡散するおそれがある。しかし、酸化物半導体層のチャネル領域と第２の保護膜との間に第１の保護膜が挿入されることにより、上述の酸素の拡散が防止され、動作信頼性が確保される。
本開示の一実施形態としての薄膜トランジスタおよびその製造方法、ならびに表示装置および電子機器によれば、優れた動作信頼性が実現できる。なお、本開示の効果はこれに限定されるものではなく、以下の記載のいずれの効果であってもよい。
本開示の第１の実施の形態に係る薄膜トランジスタの構成を表す断面図である。 図１に示した薄膜トランジスタの製造方法の一工程を表す断面図である。 図２Ａに続く一工程を表す断面図である。 図２Ｂに続く一工程を表す断面図である。 図２Ｃに続く一工程を表す断面図である。 図２Ｄに続く一工程を表す断面図である。 図２Ｅに続く一工程を表す断面図である。 図２Ｆに続く一工程を表す断面図である。 図２Ｇに続く一工程を表す断面図である。 第１の変形例としての薄膜トランジスタの構成を表す断面図である。 本開示の第２の実施の形態に係る薄膜トランジスタの構成を表す断面図である。 図４に示した薄膜トランジスタの製造方法の一工程を表す断面図である。 図５Ａに続く一工程を表す断面図である。 図５Ｂに続く一工程を表す断面図である。 図５Ｃに続く一工程を表す断面図である。 図５Ｄに続く一工程を表す断面図である。 図５Ｅに続く一工程を表す断面図である。 各実施の形態に係る表示装置の周辺回路を含む全体構成を表す図である。 図６に示した画素の回路構成を表す図である。 図６に示した表示装置を含むモジュールの概略構成を表す平面図である。 図８に示した表示装置の適用例としてのスマートフォンの外観を表す斜視図である。
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（ボトムゲート構造を有する薄膜トランジスタ）
２．第１の実施の形態の変形例（チャネル保護膜を省略した例）
３．第２の実施の形態（トップゲート構造を有する薄膜トランジスタ）
４．第３の実施の形態（上記薄膜トランジスタを備えた表示装置）
５．適用例（上記表示装置を備えたモジュール、電子機器）
＜１．第１の実施の形態＞
［表示装置１の構成］
図１を参照して、本開示における第１の実施の形態としての薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）１の構成について説明する。ＴＦＴ１は、例えばアクティブマトリクス型の有機ＥＬ表示装置や液晶表示装置の駆動素子として用いられるものである。
ＴＦＴ１は、例えば、いわゆるボトムゲート構造（逆スタガー構造）を有する。ＴＦＴ１は、例えばガラス等よりなる基板１１上の選択的な領域に形成されたゲート電極と、このゲート電極１２および基板１１を全面的に覆うゲート絶縁膜１３とを有している。ゲート絶縁膜１３上の一部の領域には、ゲート絶縁膜１３を挟んでゲート電極１２と対向するように、酸化物半導体層１４が配置されている。酸化物半導体層１４の上には、この酸化物半導体層１４に電気的に接続されたソース電極１７Ｓおよびドレイン電極１７Ｄが設けられている。酸化物半導体層１４のうち、ソース電極１７Ｓとドレイン電極１７Ｄとの隙間に対応する部分はチャネル１４Ｃと呼ばれ、このチャネル１４Ｃの直上にはチャネル保護膜１６が形成されている。ソース電極１７Ｓおよびドレイン電極１７Ｄは、面内方向においてチャネル保護膜１６を挟んで互いに離間して隣り合うように設けられている。なお、ソース電極１７Ｓの上面１７ＳＳおよびドレイン電極１７Ｄの上面１７ＤＳの高さ位置は、チャネル保護膜１６の上面１６Ｓの高さ位置よりも高い。すなわち、ゲート電極上面１７ＳＳおよび上面１７ＤＳと基板１１との距離は、上面１６Ｓと基板１１との距離よりも大きい。したがって、ソース電極１７Ｓとドレイン電極１７Ｄとの隙間には凹部１７Ｕが形成されている。ここで高さ位置とは、ＴＦＴ１を構成する各構成要素の積層方向（図１のＺ軸方向）における位置をいう。
ソース電極１７Ｓおよびドレイン電極１７Ｄの上には、第１の保護膜１８（以下、保護膜１８）と第２の保護膜１９（以下、保護膜１９）とがこの順に、全面に亘って形成されている。ここで、保護膜１８は、ソース電極１７Ｓおよびドレイン電極１７Ｄを覆うと共に、ソース電極１７Ｓとドレイン電極１７Ｄとの隙間である凹部１７Ｕにも充填されている。保護膜１９は、保護膜１８上の、チャネル１４Ｃと重複する領域を少なくとも覆うように配設されている。但し、ソース電極１７Ｓと重複する領域、ドレイン電極１７Ｄと重複する領域、および凹部１７Ｕと重複する領域の全てを一体に覆うように形成されていることが望ましい。
ＴＦＴ１は、さらに、保護膜１９上の、ソース電極１７Ｓとドレイン電極１７Ｄとの隙間と重複する領域を覆う金属層２０を備えている。
ゲート電極１２は、ＴＦＴ１に印加されるゲート電圧（Ｖｇ）によって酸化物半導体層１４中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極１２は、例えばチタン（Ｔｉ），タングステン（Ｗ），モリブデン（Ｍｏ），アルミニウム，銀（Ａｇ）もしくは銅（Ｃｕ）の単体、またはこれらを１種以上含む合金からなる。ゲート電極１２は、単層構造であってもよいし多層構造であってもよい。多層構造は、同種の材料からなる層が複数積層されたものであってもよいし、一部もしくは全部の層が異種材料からなるものであってもよい。より具体的には、例えばアルミニウムとネオジウム（Ｎｄ）との合金（ＡｌＮｄ合金）などのアルミニウム合金が挙げられる。また、ゲート電極１２は、ＩＴＯ（酸化インジウム錫）、ＡＺＯ（アルミニウムドープ酸化亜鉛）およびＧＺＯ（ガリウムドープ酸化亜鉛）などの透明導電膜から構成されていてもよい。
ゲート絶縁膜１３は、例えばシリコン酸化膜（ＳｉＯ2）、シリコン窒化膜（ＳｉＮ）およびシリコン窒化酸化膜（ＳｉＯＮ）のうちの１種よりなる単層膜、または２種以上よりなる積層膜である。あるいは、ゲート絶縁膜１３は酸化アルミニウム（Ａｌ2 Ｏ3 ）や窒化アルミニウム（ＡｌＮ）などにより構成されていてもよい。
酸化物半導体層１４は、ゲート電圧の印加によりチャネル１４Ｃを形成するものであり、例えばインジウム（Ｉｎ），ガリウム（Ｇａ）および亜鉛（Ｚｎ）のうちの少なくとも１種を含む酸化物半導体よりなる。このような酸化物半導体としては、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ，ＩｎＧａＺｎＯ）が挙げられる。また、酸化物半導体層１４は、ジルコニウム（Ｚｒ）や錫（Ｓｎ）を含む酸化物半導体により構成されていてもよい。
チャネル保護膜１６は、例えばシリコン酸化膜、シリコン窒化膜およびシリコン窒化酸化膜のうちの１種よりなる単層膜、または２種以上よりなる積層膜である。チャネル保護膜１６は、例えばソース電極１７Ｓおよびドレイン電極１７Ｄの形成時において、酸化物半導体層１４におけるチャネル１４Ｃの損傷を防止する機能を有している。
ソース電極１７Ｓおよびドレイン電極１７Ｄは、酸化物半導体層１４のチャネル１４Ｃに対応する領域において分離されている。ソース電極１７Ｓおよびドレイン電極１７Ｄの構成材料としては、例えばゲート電極１２の構成材料と同等のものが挙げられる。ソース電極１７Ｓおよびドレイン電極１７Ｄは、例えばモリブデン（Ｍｏ）を含む一以上の金属膜と、アルミニウム（Ａｌ）を含む一以上の他の金属膜とが積層された多層構造を有していてもよい。具体的には、モリブデン膜とアルミニウム膜とモリブデン膜との３層構造が挙げられる。なお、酸化物半導体層１４と接する下層のモリブデン膜の代わりに、ＩＴＯや酸化チタンなどの、酸素を含む金属化合物からなる膜を用いてもよい。酸化物半導体は酸素を引き抜きやすい金属と接触すると、酸素が引き抜かれて欠陥を形成する。一般的に、金属がＩＧＺＯなどの酸化物と接触した場合、酸化物中の酸素によってその金属自身も酸化する。すなわちＩＧＺＯなどの酸化物からみると、それ自身が還元されることになり、その酸化物としての特性が不安定になる。よって、導電膜として酸化金属を用いた場合、ＩＧＺＯなどの酸化物との界面における酸素濃度の勾配の低減効果によりＩＧＺＯなどの酸化物からの酸素拡散が抑制される。よって、ＩＧＺＯなどの酸化物の特性が安定化することが期待できる。
保護膜１８は、シリコン（Ｓｉ）化合物を含む材料によって構成されたものであり、パッシベーション膜とも呼ばれる。シリコン化合物とは、例えばシリコン酸化物、シリコン窒化物またはシリコン酸窒化物である。保護膜１８の厚みは、例えば５０ｎｍ〜２０００ｎｍである。
保護膜１８は、ソース電極１７Ｓおよびドレイン電極１７Ｄを、その周囲から電気的に絶縁するように機能する。また、保護膜１８は、その上層となる保護膜１９が酸化物からなる場合、保護膜１９から拡散してチャネル１４Ｃへ向かう酸素等の外乱物質を遮断するように機能する。
ここで保護膜１８の膜質はチャネル保護膜１６の膜質よりも良好なものであるとよい。ここでいう良好とは、形成過程での雰囲気あるいは使用時の大気に含まれる水素が酸化物半導体を還元するのを抑止することができるという意である。あるいは、酸化物半導体や透明導電性金属酸化物配線中の酸素が熱処理などで脱離するのを抑止することができるという意である。また、保護膜１８の上面はできるだけ平坦であることが望ましい。その上に形成される保護膜１９の厚さのばらつきや保護膜１９の段切れを低減し、より均質かつ緻密なものとするためである。したがって、保護膜１８は、例えばＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法などの気相成長法により形成されたものであるとよい。保護膜１８は、酸化物半導体層１４の上にソース電極１７Ｓおよびドレイン電極１７Ｄが設けられてなる、比較的凹凸の大きな面の上に形成される。気相成長法により形成されたケイ素化合物膜であれば、そのような凹凸に追従でき、その上面は優れた平坦性を有するものとなるからである。なお、成膜温度の高温化や成膜時に用いるガス種の最適化などの手法により、保護膜１８の密度を高め、その膜質を向上させることができる。
保護膜１８を覆う保護膜１９は、金属化合物を含む材料からなる。この金属化合物は、例えばアルミニウム（Ａｌ）およびチタン（Ｔｉ）のうちの少なくとも一方を含む金属酸化物、金属窒化物または金属酸窒化物である。具体的には、酸化アルミニウム（Ａｌ2 Ｏ3 ）や酸化チタン、窒化アルミニウム（ＡｌＮ）および窒化チタン（ＴｉＮ）などである。保護膜１９の厚みは、例えば１０ｎｍ〜３００ｎｍである。保護膜１９は、酸化物半導体層１４への水分や水素などの混入を抑制する。
保護膜１９は、保護膜１８と同様、ソース電極１７Ｓおよびドレイン電極１７Ｄを、その周囲から電気的に絶縁するように機能する。また、金属層２０を形成する際、その下層の構造に与えるダメージを緩和するように機能する。また、保護膜１９は、例えばＡｌ2 Ｏ3 などの酸化物からなる場合、その製造プロセスにおいて、酸素原子を保護膜１８へ供給する機能を有している。具体的には、保護膜１９の成膜時において、保護膜１９を構成する過剰な酸素原子が例えばＳｉＯなどのシリコン酸化物からなる保護膜１８へ供給される。すなわち、保護膜１８の表面近傍における酸素が欠損した部分へ、酸素の補填がなされる。このような酸素原子の供給は、保護膜１８の特性の回復や劣化防止に寄与し、その結果ＴＦＴ特性の回復やＴＦＴ特性の劣化防止が期待される。
保護膜１８と保護膜１９とは強く密着している。例えば保護膜１８がシリコン酸化物からなり、保護膜１９がアルミニウム酸化物からなる場合、両者の密着性が特に高く、保護膜１８の膨張率と保護膜１９の保護膜との差も小さい。よって、保護膜１８と保護膜１９とは剥離しにくく、長期信頼性に優れる。
金属層２０は、例えばアルミニウムなどの非磁性金属からなる。金属層２０は、ソース電極１７Ｓおよびドレイン電極１７Ｄと同様に、例えばモリブデン（Ｍｏ）を含む一以上の金属膜と、アルミニウム（Ａｌ）を含む一以上の他の金属膜とが積層された多層構造を有していてもよい。具体的には、モリブデン膜とアルミニウム膜とモリブデン膜との３層構造が挙げられる。この金属層２０は、チャネル１４Ｃへの外乱物質（例えば水、水素あるいは樹脂など）の浸透を抑制するシールドとして機能する。したがって、金属層２０は、その一部がソース電極１７Ｓの一部およびドレイン電極１７Ｄの一部と厚さ方向においてそれぞれ重なり合う領域に設けられているとよい。
［ＴＦＴ１の製造方法］
次に、図２Ａ〜図２Ｈを参照して、ＴＦＴ１の製造方法について説明する。図２Ａ〜図２Ｈは、それぞれ、ＴＦＴ１の製造工程の一部を断面図で表したものである。
まず、図２Ａに示したように、基板１１上の選択的な領域にゲート電極１２を形成する。具体的には、基板１１上の全面に、上述した材料、例えばモリブデンを例えばスパッタリング法により堆積させた後、例えばフォトリソグラフィ法によりパターニングすることによりゲート電極１２を得る。
続いて、基板１１およびゲート電極１２を全面的に覆うように、例えばＣＶＤ法やスパッタリング法により、ゲート絶縁膜１３を成膜する。例えばシリコン窒化膜をプラズマＣＶＤ法により形成する場合、原料ガスとしてはシラン（ＳｉＨ4 ），アンモニア（ＮＨ3 ）および窒素（Ｎ2 ）などを含む混合ガスを用いる。あるいは、ゲート絶縁膜１３としてシリコン酸化膜をプラズマＣＶＤ法により形成する場合、原料ガスとしてシランおよび一酸化二窒素（Ｎ2 Ｏ）を含む混合ガスを用いることができる。また、反応性プラズマスパッタリング法によりゲート絶縁膜１３を成膜する場合、ターゲットとして材料としてシリコンを用い、スパッタリングの放電雰囲気として酸素や水蒸気、窒素などを用いてもよい。
続いて、図２Ｂに示したように、のちに酸化物半導体層１４となる酸化物半導体膜１４Ｚを、例えばスパッタリング法により成膜する。具体的には、酸化物半導体膜１４ＺをＩＧＺＯにより構成する場合には、ＩＧＺＯのセラミックをターゲットとして用いた反応性スパッタリングを行う。この際、例えばＤＣスパッタ装置において、チャンバー内を所定の真空度（例えば１×１０−４Ｐａ以下）となるまで排気させる。そののち、チャンバー内に上記のターゲットおよび基板１１を配置すると共に、例えばアルゴン（Ａｒ）と酸素（Ｏ2 ）の混合ガスをチャンバー内に導入してプラズマ放電させる。これにより、ゲート絶縁膜１３上に、ＩＧＺＯよりなる酸化物半導体膜１４Ｚが堆積する。また、酸化亜鉛（ＺｎＯ）を用いて酸化物半導体膜１４Ｚを形成する場合には、酸化亜鉛のセラミックをターゲットとしたＲＦスパッタリング法を適用してもよい。さらに、亜鉛（Ｚｎ）からなる金属ターゲットを用い、アルゴンおよび酸素を含む混合ガス雰囲気中でＤＣスパッタリング法を適用して、酸化亜鉛からなる酸化物半導体膜１４Ｚを形成してもよい。酸化物半導体膜１４Ｚ中のキャリア濃度は、例えば成膜時におけるチャンバー内のアルゴンと酸素との流量比を変化させることで制御することができる。
次に、図２Ｃに示したように、酸化物半導体膜１４Ｚを所望の形状にパターニングすることにより、酸化物半導体層１４を得る。具体的には、酸化物半導体膜１４Ｚの一部を、フォトリソグラフィ工程とエッチング工程とにより選択的に除去する。エッチング工程では、酸化物半導体膜１４Ｚが酸およびアルカリに可溶であるため、ウェットエッチング法が一般的に用いられる。但し、ドライエッチング法も可能である。
なお、インジウムや錫の比率が他の構成元素より高い結晶性の材料により酸化物半導体膜１４Ｚを形成する場合は、成膜後の段階で結晶化アニールを施すとよい。これにより、エッチング溶媒に対する耐性をつけることができるからである。また、酸化物半導体膜１４Ｚの膜厚は、成膜後のアニールによる酸素供給の効率を考慮すると、５〜１００ｎｍ程度であることが望ましい。
続いて、図２Ｄに示したように、酸化物半導体層１４上の、ゲート電極１２と重複する領域にチャネル保護膜１６を形成する。具体的には、酸化物半導体層１４上に、例えばＣＶＤ法やスパッタリング法を用いて上述した材料よりなるチャネル保護膜１６を成膜し、例えばフォトリソグラフィ法を用いたドライエッチングにより所望の形状にパターニングする。その際、酸化物半導体層１４の両隣に露出しているゲート絶縁膜１３上に、例えばチャネル保護膜１６と同種の材料からなる絶縁膜１５を同時に形成してもよい。また、チャネル保護膜１６の成膜は、下地である酸化物半導体層１４へのダメージを考慮して、２５０℃以下の低温で行うことが望ましい。
次いで、図２Ｅに示したように、酸化物半導体層１４、チャネル保護膜１６および絶縁膜１５を覆うように、例えばスパッタリング法により金属膜１７Ｚを成膜する。具体的には、モリブデン膜とアルミニウム膜とモリブデン膜とを順次積層することにより、３層構造の金属膜１７Ｚを得る。そののち、例えばリン酸、硝酸および酢酸を含む混合液を用いたウェットエッチング法により上記の金属膜１７Ｚをパターニングすることで、図２Ｆに示したようにソース電極１７Ｓおよびドレイン電極１７Ｄを得る。このとき、チャネル１４Ｃの直上にソース電極１７Ｓとドレイン電極１７Ｄとの隙間、すなわち凹部１７Ｕが形成される。
続いて図２Ｇに示したように、ソース電極１７Ｓおよびドレイン電極１７Ｄを覆うと共に凹部１７Ｕを充填するように、例えばＣＶＤ法などの真空蒸着法により保護膜１８を形成する。なお、成膜温度の高温化や成膜時に用いるガス種の最適化などの手法により、保護膜１８の密度を高め、その膜質を向上させるようにしてもよい。
さらに、保護膜１８を覆うように、上述の金属化合物を含む材料を用い、例えばスパッタリング法などにより保護膜１９を形成する。
続いて図２Ｈに示したように、保護膜１９を全面的に覆うように、例えばアルミニウムなどの非磁性金属を用い、スパッタリング法などにより金属膜２０Ｚを形成する。そののち、例えばウェットエッチング法により金属膜２０Ｚを所定形状にパターニングすることにより、保護膜１９上の、凹部１７Ｕと重複する領域を覆う金属層２０を得る（図１）。以上により、ＴＦＴ１が完成する。
［ＴＦＴ１の作用および効果］
上述のように、本実施の形態のＴＦＴ１では、チャネル１４Ｃの上にチャネル保護膜１６、保護膜１８、保護膜１９および金属層２０が順に積層された構造を有するようにした。このため、ＴＦＴ１によれば、チャネル１４Ｃを十分に保護することができ、高い動作信頼性と優れた長期信頼性とを獲得することができる。
ところで、酸化物半導体層を含むＴＦＴは、一般に、プロセス中の雰囲気や使用環境の雰囲気による酸化還元反応により動作特性が変動しやすい。これまで種々の対策が提案されてきたが、いずれも十分とは言い難い。
そこで本実施の形態のＴＦＴ１では、１４Ｃの上方に金属層２０を設置すると共に、金属層２０とソース電極１７Ｓおよびドレイン電極１７Ｄとの間に絶縁性の保護膜１８および保護膜１９を設置する構造を採用している。このような構造のＴＦＴ１では、チャネル１４Ｃ、ソース電極１７Ｓおよびドレイン電極１７Ｄが保護膜１８および保護膜１９により十分に封止される。このため、チャネル１４Ｃに対する外気の影響を十分に遮蔽することが可能となる。よって、例えば高温高湿環境下であっても、長期に亘って高い動作信頼性を維持することができる。すなわち、印加するゲート電圧と、得られるドレイン電流との関係が安定し、極めて高い動作再現性が確保される。
また、ＴＦＴ１では、金属層２０と保護膜１８との間に酸化アルミニウムなどからなる保護膜１９を設けるようにしたので、金属層２０を形成する際、保護膜１８やチャネル１４Ｃなどの下部構造へのダメージを防ぐことができる。保護膜１９は、金属膜２０Ｚをスパッタリング法により形成する際、エッチングストッパとして機能したり、金属膜２０Ｚをウェットエッチング法などによりパターニングする際、エッチングストッパとして機能したりするからである。一方で、保護膜１８は、保護膜１９を構成する材料（酸化アルミニウムなど）から拡散する酸素がチャネル１４Ｃへ進入するのを遮断することができる。
また、保護膜１８を構成する酸化シリコンなどのシリコン化合物は、保護膜１８が形成される面の凹凸（例えば２００ｎｍ程度の高低差）に追従でき、その上面が比較的平坦となる。このため、凹凸面への均質な形成が困難な酸化アルミニウムからなる保護膜１９は、平坦な保護膜１８の上に形成されることとなり、緻密な連続膜となりやすい。
また、保護膜１８の存在により、ＴＦＴ１の動作時におけるチャネル１４Ｃ近傍での電場の勾配が安定化する。このため、ＴＦＴ１は、しきい値電圧がシフトしにくく、高い動作信頼性を得ることができる。
さらに、保護膜１８を酸化シリコン膜とし、保護膜１９を酸化アルミニウム膜とした場合、極めて優れた長期信頼性と動作信頼性との両立が期待できる。保護膜１８と保護膜１９との密着性が高く、両者の膨張率差も小さいので、極めて高い封止性能が得られるからである。
＜２．変形例＞
[ＴＦＴ１Ａの構成]
図３は、上記第１の実施の形態の変形例としてのＴＦＴ１Ａの要部断面構成を表したものである。このＴＦＴ１Ａでは、チャネル１４Ｃの直上にチャネル保護膜を配置しなかったことを除き、他は第１の実施の形態のＴＦＴ１と同様の構成である。
[ＴＦＴ１Ａの作用・効果]
ＴＦＴ１Ａでは、ソース電極１７Ｓおよびドレイン電極１７Ｄを形成する際のエッチング条件を調整するなどしてチャネル１４Ｃへのダメージを抑えることで、チャネル保護膜以外の点において上記ＴＦＴ１と同様の作用効果が期待できる。
＜３．第２の実施の形態＞
［ＴＦＴ２の構成］
図４は、本発明の第２の実施の形態に係るＴＦＴ２の断面構造を表すものである。ＴＦＴ２は、上記第１の実施の形態のＴＦＴ１と同様、例えばアクティブマトリクス型の有機ＥＬ表示装置等の駆動素子として用いられるものである。また、ＴＦＴ２は、上記ＴＦＴ１と同様、ゲート絶縁膜２３を間にしてゲート電極２２と酸化物半導体層２４とが対向配置され、この酸化物半導体層２４と電気的に接続するようにソース電極２７Ｓおよびドレイン電極２７Ｄが設けられたものである。さらに、ＴＦＴ２は、上述のような積層膜形成工程を経て成膜された保護膜２８，２９を有している。
但し、本実施の形態のＴＦＴ２は、いわゆるトップゲート構造（スタガー構造）を有しており、例えばガラス等よりなる基板２１上に選択的に設けられたゲート電極２２と、このゲート電極２２および基板２１を全面的に覆うゲート絶縁膜２３とを有している。ゲート絶縁膜２３上には、ソース電極２７Ｓおよびドレイン電極２７Ｄが、ゲート電極２２の直上の領域を挟んで互いに離間して隣り合うように設けられている。
ソース電極２７Ｓとドレイン電極２７Ｄとの隙間である凹部２７Ｕには、ゲート絶縁膜２３の表面と、ソース電極２７Ｓの端面と、ドレイン電極２７Ｄの端面とを連続して覆うように酸化物半導体層２４が配置されている。酸化物半導体層２４のうちゲート絶縁膜２３と接する部分、すなわちゲート電極２２の直上に位置する部分はチャネル２４Ｃと呼ばれる。チャネル２４Ｃ、ソース電極２７Ｓおよびドレイン電極２７Ｄを覆うように、第１の保護膜（保護膜）２８と第２の保護膜（保護膜）２９とがこの順に、全面に亘って形成されている。ＴＦＴ２は、さらに、保護膜２９上の、チャネル２４Ｃと重複する領域を覆う金属層３０を備えている。
ＴＦＴ２における基板２１、ゲート電極２２、ゲート絶縁膜２３、酸化物半導体層２４、チャネル２４Ｃ、ソース電極２７Ｓ、ドレイン電極２７Ｄ、保護膜２８、保護膜２９および金属層３０は、それぞれ、ＴＦＴ１における基板１１、ゲート電極１２、ゲート絶縁膜１３、酸化物半導体層１４、チャネル１４Ｃ、ソース電極１７Ｓ、ドレイン電極１７Ｄ、保護膜１８、保護膜１９および金属層２０と対応するものである。
［ＴＦＴ２の製造方法］
図５Ａ〜図５Ｆは、ＴＦＴ２の製造方法を説明するためのものである。ＴＦＴ２は、例えば次のようにして製造することができる。
まず、図５Ａに示したように、基板２１上の選択的な領域にゲート電極２２を形成する。具体的には、基板２１上の全面に、上述した材料、例えばモリブデンを例えばスパッタリング法により堆積させた後、例えばフォトリソグラフィ法によりパターニングすることによりゲート電極２２を得る。
続いて、基板２１およびゲート電極２２を全面的に覆うように、例えばＣＶＤ法やスパッタリング法により、ゲート絶縁膜２３を成膜する。
そののち図５Ｂに示したように、ゲート絶縁膜２３上に、ソース電極２７Ｓおよびドレイン電極２７Ｄを、ゲート電極２２の直上の領域を挟んで互いに離間して隣り合うように形成する。これにより、凹部２７Ｕが現れる。
続いて図５Ｃに示したように、のちに酸化物半導体層２４となる酸化物半導体膜２４Ｚを、上述の酸化物半導体膜１４Ｚと同様に例えばスパッタリング法により成膜する。ここでは、凹部２７Ｕと、ソース電極２７Ｓの上面および側面と、ドレイン電極２７Ｄの上面および」側面とを覆うように酸化物半導体膜２４Ｚを成膜する。
次に、図５Ｄに示したように、酸化物半導体膜２４Ｚを所望の形状にパターニングすることにより、酸化物半導体層２４を得る。具体的には、酸化物半導体層１４を形成する場合と同様に、酸化物半導体膜２４Ｚの一部をフォトリソグラフィ工程とエッチング工程とにより選択的に除去する。
次いで、図５Ｅに示したように、酸化物半導体層２４、ソース電極２７Ｓおよびドレイン電極２７Ｄを全面的に覆うように、例えば上述の保護膜１８と同様にして保護膜２８を形成する。さらに、保護膜２８を覆うように、上述の保護膜１９と同様にして保護膜２９を形成する。
続いて図５Ｆに示したように、保護膜２９を全面的に覆うように、上述の金属膜２０Ｚと同様にして金属膜３０Ｚを形成する。最後に、例えばウェットエッチング法により金属膜３０Ｚを所定形状にパターニングすることにより、保護膜２９上の、凹部２７Ｕと重複する領域を覆う金属層３０を得る（図４）。以上により、ＴＦＴ２が完成する。
［ＴＦＴ２の作用および効果］
上述のように、本実施の形態のＴＦＴ２においても、チャネル２４Ｃの上に保護膜２８、保護膜２９および金属層３０が順に積層された構造を有するようにしたので、ＴＦＴ１と同様の作用効果が得られる。すなわち、ＴＦＴ２によれば、チャネル２４Ｃを十分に保護することができ、高い動作信頼性と優れた長期信頼性とを獲得することができる。
＜４．第３の実施の形態＞
［表示装置の構成、画素回路構成］
次に、上記ＴＦＴ１，１Ａ，２を使用した表示装置の全体構成および画素回路構成について説明する。図６は、有機ＥＬディスプレイとして用いられる表示装置の周辺回路を含む全体構成を表すものである。図６に示したように、この表示装置では、基板（基板１１，２１）上に、有機ＥＬ素子を含む複数の画素ＰＸＬＣがマトリクス状に配置されてなる表示領域５０が形成されている。この表示領域５０の周辺には、信号線駆動回路としての水平セレクタ（ＨＳＥＬ）５１と、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）５２と、電源線駆動回路としての電源スキャナ（ＤＳＣＮ）５３とが設けられている。
表示領域５０において、列方向には複数（整数ｎ個）の信号線ＤＴＬ１〜ＤＴＬｎが配置され、行方向には、複数（整数ｍ個）の走査線ＷＳＬ１〜ＷＳＬｍおよび電源線ＤＳＬ１〜ＤＳＬｍがそれぞれ配置されている。また、各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、各画素ＰＸＬＣ（Ｒ、Ｇ、Ｂに対応する画素のいずれか１つ）が設けられている。各信号線ＤＴＬは水平セレクタ５１に接続され、この水平セレクタ５１から各信号線ＤＴＬへ映像信号が供給されるようになっている。各走査線ＷＳＬはライトスキャナ５２に接続され、このライトスキャナ５２から各走査線ＷＳＬへ走査信号（選択パルス）が供給されるようになっている。各電源線ＤＳＬは電源スキャナ５３に接続され、この電源スキャナ５３から各電源線ＤＳＬへ電源信号（制御パルス）が供給されるようになっている。
図７は、画素ＰＸＬＣにおける具体的な回路構成例を表したものである。各画素ＰＸＬＣは、有機ＥＬ素子５Ｄを含む画素回路５０ａを有している。この画素回路５０ａは、サンプリング用トランジスタ５Ａおよび駆動用トランジスタ５Ｂと、保持容量素子５Ｃと、有機ＥＬ素子５Ｄとを有するアクティブ型の駆動回路である。これらのうち、トランジスタ５Ａ（またはトランジスタ５Ｂ）が、上記実施の形態等のＴＦＴ１〜３に相当し、保持容量素子５Ｃが、上記第３の実施の形態で説明した保持容量素子Ｃｓに相当する。
サンプリング用トランジスタ５Ａは、そのゲートが対応する走査線ＷＳＬに接続され、そのソースおよびドレインのうちの一方が対応する信号線ＤＴＬに接続され、他方が駆動用トランジスタ５Ｂのゲートに接続されている。駆動用トランジスタ５Ｂは、そのドレインが対応する電源線ＤＳＬに接続され、ソースが有機ＥＬ素子５Ｄのアノードに接続されている。また、この有機ＥＬ素子５Ｄのカソードは、接地配線５Ｈに接続されている。なお、この接地配線５Ｈは、全ての画素ＰＸＬＣに対して共通に配線されている。保持容量素子５Ｃは、駆動用トランジスタ５Ｂのソースとゲートとの間に配置されている。
サンプリング用トランジスタ５Ａは、走査線ＷＳＬから供給される走査信号（選択パルス）に応じて導通することにより、信号線ＤＴＬから供給される映像信号の信号電位をサンプリングし、保持容量素子５Ｃに保持するものである。駆動用トランジスタ５Ｂは、所定の第１電位（図示せず）に設定された電源線ＤＳＬから電流の供給を受け、保持容量素子５Ｃに保持された信号電位に応じて、駆動電流を有機ＥＬ素子５Ｄへ供給するものである。有機ＥＬ素子５Ｄは、この駆動用トランジスタ５Ｂから供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
このような回路構成では、走査線ＷＳＬから供給される走査信号（選択パルス）に応じてサンプリング用トランジスタ５Ａが導通することにより、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされ、保持容量素子５Ｃに保持される。また、上記第１電位に設定された電源線ＤＳＬから駆動用トランジスタ５Ｂへ電流が供給され、保持容量素子５Ｃに保持された信号電位に応じて、駆動電流が有機ＥＬ素子５Ｄ（赤色、緑色および青色の各有機ＥＬ素子）へ供給される。そして、各有機ＥＬ素子５Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置において、映像信号に基づく映像表示がなされる。
画素ＰＸＬＣの画素回路５０ａにおける駆動用トランジスタ５Ｂには、有機ＥＬ素子５Ｄを発光させるために常に電流が流れ続ける。このため、膜質が悪い保護膜に隣接する金属層に過大なプラスの電圧ストレスを印加すると、駆動用トランジスタ５Ｂにおけるチャネルの特性劣化が発生することが確認されている。そこで本開示の表示装置では、駆動用トランジスタ５Ｂにおける金属層（２０，３０）の電位をゼロボルト電位であるソース電位、あるいはカソード電位に固定する。その一方で、それ以外のスイッチング用トランジスタ（サンプリング用トランジスタ５Ａ）については、電流オフの状態を安定化させるために金属層（２０，３０）の電位をゲート電極（１２，２２）の電位に合わせこむようにする。また、スイッチングトランジスタとして用いるサンプリング用トランジスタ５Ａは、閾値電圧がマイナスシフトする傾向を有するので、リーク電流の増加が懸念される。そこで、本開示の表示装置では、閾値電圧の制御にあたり、金属層（２０，３０）の電位をゲート電極（１２，２２）と短絡させることで、バックチャネル側のキャリア密度を制御できる構造であることが望まれる（図７）。
＜５．適用例＞
以下、上記のような表示装置の電子機器への適用例について説明する。電子機器としては、例えばテレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、スマートフォン等の携帯端末装置あるいはビデオカメラ等が挙げられる。すなわち、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
［モジュール］
上記表示装置は、例えば図８に示したようなモジュールとして、後述の適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１０（あるいは基板１１，２１）の一辺に、封止用基板６０から露出した領域６１を設け、この露出した領域６１に、水平セレクタ５１、ライトスキャナ５２および電源スキャナ５３の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）６２が設けられていてもよい。
［適用例］
図９は、上記実施の形態の表示装置が適用されるスマートフォンの外観を表したものである。このスマートフォンは、例えば、表示部２３０および非表示部２４０を有しており、この表示部２３０が上記実施の形態の表示装置により構成されている。
以上、実施の形態を挙げて本開示を説明したが、本開示は上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態において説明した各層の材料および厚みなどは限定されるものではなく、他の材料および厚みとしてもよい。
また、本開示のＴＦＴの各構成要素は、単層構造に限定されず、多層構造であってもよい。その場合、同種材料からなる層を複数積層したものであってもよいし、異種材料からなる層を複数積層したものであってもよい。
さらに、上記実施の形態等では、アクティブマトリクス型の表示装置の場合について説明したが、本技術はパッシブマトリクス型の表示装置への適用も可能である。また、アクティブマトリクス駆動のための信号線駆動回路の構成は、上記実施の形態で説明したものに限られず、必要に応じて容量素子やトランジスタを追加してもよい。その場合、信号線駆動回路の変更に応じて、水平セレクタ（ＨＳＥＬ）５１やライトスキャナ（ＷＳＣＮ）５２、電源スキャナ（ＤＳＣＮ）５３のほかに、他の駆動回路を追加してもよい。
なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。また、本技術は以下のような構成を取り得るものである。
（１）
ゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられた酸化物半導体層と、
前記酸化物半導体層と各々接続されると共に、互いに離間して隣り合うように設けられたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極を覆うと共に前記ソース電極と前記ドレイン電極との隙間に充填され、かつ、シリコン（Ｓｉ）化合物を含む材料からなる第１の保護膜と、
前記第１の保護膜を覆うと共に金属化合物を含む材料からなる第２の保護膜と、
前記第２の保護膜上の、前記ソース電極と前記ドレイン電極との隙間と重複する領域を覆う金属層と
を有する薄膜トランジスタ。
（２）
前記シリコン化合物を含む材料は、シリコン酸化物、シリコン窒化物またはシリコン酸窒化物であり、
前記金属化合物は、アルミニウム（Ａｌ）およびチタン（Ｔｉ）のうちの少なくとも一方を含む酸化物、窒化物または酸窒化物である
上記（１）記載の薄膜トランジスタ。
（３）
前記酸化物半導体層は、亜鉛（Ｚｎ），インジウム（Ｉｎ），ガリウム（Ｇａ），ジルコニウム（Ｚｒ）および錫（Ｓｎ）のうちの少なくとも１つの元素を含む酸化物を有する
上記（１）または（２）に記載の薄膜トランジスタ。
（４）
前記第２の保護膜は、前記ソース電極と重複する領域、前記ドレイン電極と重複する領域、および前記ソース電極と前記ドレイン電極との隙間と重複する領域の全てを一体に覆うように形成されている
上記（１）から（３）のいずれか１つに記載の薄膜トランジスタ。
（５）
前記第１の保護膜は気相成長法により形成されたものであり、
前記第２の保護膜はスパッタ成膜法により形成されたものである
上記（１）から（４）のいずれか１つに記載の薄膜トランジスタ。
（６）
前記酸化物半導体層上の、前記ソース電極と前記ドレイン電極との隙間に対応する領域を覆う第３の保護層をさらに有する
上記（１）から（５）のいずれか１つに記載の薄膜トランジスタ。
（７）
前記ソース電極および前記ドレイン電極は、
モリブデン（Ｍｏ）を含む一以上の第１の金属膜と、アルミニウム（Ａｌ）を含む一以上の第２の金属膜とが積層された多層構造を有する
上記（１）から（６）のいずれか１つに記載の薄膜トランジスタ。
（８）
前記金属層は、
モリブデン（Ｍｏ）を含む一以上の第１の金属膜と、アルミニウム（Ａｌ）を含む一以上の第２の金属膜とが積層された多層構造を有する
上記（１）から（７）のいずれか１つに記載の薄膜トランジスタ。
（９）
薄膜トランジスタと、
前記薄膜トランジスタにより駆動される表示素子と
を備え、
前記薄膜トランジスタは、
ゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられた酸化物半導体層と、
前記酸化物半導体層と各々接続されると共に、互いに離間して隣り合うように設けられたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極を覆うと共に前記ソース電極と前記ドレイン電極との隙間に充填され、かつ、シリコン（Ｓｉ）化合物を含む材料からなる第１の保護膜と、
前記第１の保護膜を覆うと共に金属化合物を含む材料からなる第２の保護膜と、
前記第２の保護膜上の、前記ソース電極と前記ドレイン電極との隙間と重複する領域を覆う金属層と
を有する表示装置。
（１０）
薄膜トランジスタと、前記薄膜トランジスタにより駆動される表示素子とを有する表示装置を備え、
前記薄膜トランジスタは、
ゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられた酸化物半導体層と、
前記酸化物半導体層と各々接続されると共に、互いに離間して隣り合うように設けられたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極を覆うと共に前記ソース電極と前記ドレイン電極との隙間に充填され、かつ、シリコン化合物を含む材料からなる第１の保護膜と、
前記第１の保護膜を覆うと共に金属化合物を含む材料からなる第２の保護膜と、
前記第２の保護膜上の、前記ソース電極と前記ドレイン電極との隙間と重複する領域を覆う金属層と
を有する電子機器。
（１１）
基板上にゲート電極を形成することと、
前記ゲート電極を覆うゲート絶縁膜を形成することと、
前記ゲート絶縁膜の上に酸化物半導体層を形成することと、
前記酸化物半導体層と各々接続されると共に、互いに離間して隣り合うようにソース電極およびドレイン電極を形成することと、
前記ソース電極および前記ドレイン電極を覆うと共に前記ソース電極と前記ドレイン電極との隙間に充填され、かつ、シリコン化合物を含む材料を用いて第１の保護膜を形成することと、
前記第１の保護膜を覆うように、金属化合物を含む材料を用いて第２の保護膜を形成することと、
前記第２の保護膜上の、前記ソース電極と前記ドレイン電極との隙間と重複する領域を覆うように金属層を形成することと
を含む薄膜トランジスタの製造方法。
１，１Ａ，２…ＴＦＴ、１１，２１…基板、１２，２２…ゲート電極、１３，２３…ゲート絶縁膜、１４，２４…酸化物半導体層、１６…チャネル保護膜、１７Ｓ，２７Ｓ…ソース電極、１７Ｄ，２７Ｄ…ドレイン電極、１８，２８…第１の保護膜、１９，２９…第２の保護膜、２０，３０…金属層、５０…表示領域。

Claims (11)

  1. ゲート電極と、
    前記ゲート電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜の上に設けられた酸化物半導体層と、
    前記酸化物半導体層と各々接続されると共に、互いに離間して隣り合うように設けられたソース電極およびドレイン電極と、
    前記ソース電極および前記ドレイン電極を覆うと共に前記ソース電極と前記ドレイン電極との隙間に充填され、かつ、シリコン（Ｓｉ）化合物を含む材料からなる第１の保護膜と、
    前記第１の保護膜を覆うと共に金属化合物を含む材料からなる第２の保護膜と、
    前記第２の保護膜上の、前記ソース電極と前記ドレイン電極との隙間と重複する領域を覆う金属層と
    を有する薄膜トランジスタ。
  2. 前記シリコン化合物を含む材料は、シリコン酸化物、シリコン窒化物またはシリコン酸窒化物であり、
    前記金属化合物は、アルミニウム（Ａｌ）およびチタン（Ｔｉ）のうちの少なくとも一方を含む酸化物、窒化物または酸窒化物である
    請求項１記載の薄膜トランジスタ。
  3. 前記酸化物半導体層は、亜鉛（Ｚｎ），インジウム（Ｉｎ），ガリウム（Ｇａ），ジルコニウム（Ｚｒ）および錫（Ｓｎ）のうちの少なくとも１つの元素を含む酸化物を有する
    請求項１記載の薄膜トランジスタ。
  4. 前記第２の保護膜は、前記ソース電極と重複する領域、前記ドレイン電極と重複する領域、および前記ソース電極と前記ドレイン電極との隙間と重複する領域の全てを一体に覆うように形成されている
    請求項１記載の薄膜トランジスタ。
  5. 前記第１の保護膜は気相成長法により形成されたものであり、
    前記第２の保護膜はスパッタ成膜法により形成されたものである
    請求項１記載の薄膜トランジスタ。
  6. 前記酸化物半導体層上の、前記ソース電極と前記ドレイン電極との隙間に対応する領域を覆う第３の保護層をさらに有する
    請求項１記載の薄膜トランジスタ。
  7. 前記ソース電極および前記ドレイン電極は、
    モリブデン（Ｍｏ）を含む一以上の第１の金属膜と、アルミニウム（Ａｌ）を含む一以上の第２の金属膜とが積層された多層構造を有する
    請求項１記載の薄膜トランジスタ。
  8. 前記金属層は、
    モリブデン（Ｍｏ）を含む一以上の第１の金属膜と、アルミニウム（Ａｌ）を含む一以上の第２の金属膜とが積層された多層構造を有する
    請求項１記載の薄膜トランジスタ。
  9. 薄膜トランジスタと、
    前記薄膜トランジスタにより駆動される表示素子と
    を備え、
    前記薄膜トランジスタは、
    ゲート電極と、
    前記ゲート電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜の上に設けられた酸化物半導体層と、
    前記酸化物半導体層と各々接続されると共に、互いに離間して隣り合うように設けられたソース電極およびドレイン電極と、
    前記ソース電極および前記ドレイン電極を覆うと共に前記ソース電極と前記ドレイン電極との隙間に充填され、かつ、シリコン（Ｓｉ）化合物を含む材料からなる第１の保護膜と、
    前記第１の保護膜を覆うと共に金属化合物を含む材料からなる第２の保護膜と、
    前記第２の保護膜上の、前記ソース電極と前記ドレイン電極との隙間と重複する領域を覆う金属層と
    を有する表示装置。
  10. 薄膜トランジスタと、前記薄膜トランジスタにより駆動される表示素子とを有する表示装置を備え、
    前記薄膜トランジスタは、
    ゲート電極と、
    前記ゲート電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜の上に設けられた酸化物半導体層と、
    前記酸化物半導体層と各々接続されると共に、互いに離間して隣り合うように設けられたソース電極およびドレイン電極と、
    前記ソース電極および前記ドレイン電極を覆うと共に前記ソース電極と前記ドレイン電極との隙間に充填され、かつ、シリコン化合物を含む材料からなる第１の保護膜と、
    前記第１の保護膜を覆うと共に金属化合物を含む材料からなる第２の保護膜と、
    前記第２の保護膜上の、前記ソース電極と前記ドレイン電極との隙間と重複する領域を覆う金属層と
    を有する電子機器。
  11. 基板上にゲート電極を形成することと、
    前記ゲート電極を覆うゲート絶縁膜を形成することと、
    前記ゲート絶縁膜の上に酸化物半導体層を形成することと、
    前記酸化物半導体層と各々接続されると共に、互いに離間して隣り合うようにソース電極およびドレイン電極を形成することと、
    前記ソース電極および前記ドレイン電極を覆うと共に前記ソース電極と前記ドレイン電極との隙間に充填され、かつ、シリコン化合物を含む材料を用いて第１の保護膜を形成することと、
    前記第１の保護膜を覆うように、金属化合物を含む材料を用いて第２の保護膜を形成することと、
    前記第２の保護膜上の、前記ソース電極と前記ドレイン電極との隙間と重複する領域を覆うように金属層を形成することと
    を含む薄膜トランジスタの製造方法。
JP2014242366A 2014-11-28 2014-11-28 薄膜トランジスタおよびその製造方法、ならびに表示装置および電子機器 Pending JP2016103605A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014242366A JP2016103605A (ja) 2014-11-28 2014-11-28 薄膜トランジスタおよびその製造方法、ならびに表示装置および電子機器
US14/747,579 US20160155848A1 (en) 2014-11-28 2015-06-23 Thin film transistor and method of manufacturing the same, and display unit and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014242366A JP2016103605A (ja) 2014-11-28 2014-11-28 薄膜トランジスタおよびその製造方法、ならびに表示装置および電子機器

Publications (1)

Publication Number Publication Date
JP2016103605A true JP2016103605A (ja) 2016-06-02

Family

ID=56079678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014242366A Pending JP2016103605A (ja) 2014-11-28 2014-11-28 薄膜トランジスタおよびその製造方法、ならびに表示装置および電子機器

Country Status (2)

Country Link
US (1) US20160155848A1 (ja)
JP (1) JP2016103605A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113985667A (zh) * 2021-10-12 2022-01-28 Tcl华星光电技术有限公司 阵列基板及其制备方法、液晶显示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220254897A1 (en) * 2021-02-09 2022-08-11 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a compositionally-graded gate dielectric and methods for forming the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102067122B1 (ko) * 2012-01-10 2020-01-17 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
CN105793995A (zh) * 2013-11-29 2016-07-20 株式会社半导体能源研究所 半导体装置、半导体装置的制造方法以及显示装置
KR102203388B1 (ko) * 2014-03-24 2021-01-19 삼성디스플레이 주식회사 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113985667A (zh) * 2021-10-12 2022-01-28 Tcl华星光电技术有限公司 阵列基板及其制备方法、液晶显示面板
CN113985667B (zh) * 2021-10-12 2023-08-01 Tcl华星光电技术有限公司 阵列基板及其制备方法、液晶显示面板

Also Published As

Publication number Publication date
US20160155848A1 (en) 2016-06-02

Similar Documents

Publication Publication Date Title
JP5679143B2 (ja) 薄膜トランジスタならびに表示装置および電子機器
JP5668917B2 (ja) 薄膜トランジスタおよびその製造方法
KR101690799B1 (ko) 박막 트랜지스터 및 표시 장치 및 전자 기기
JP6019329B2 (ja) 表示装置および電子機器
JP5766481B2 (ja) 表示装置および電子機器
US9312279B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same
US20120001167A1 (en) Thin film transistor and display device
US20100182223A1 (en) Organic light emitting display device
JP6111458B2 (ja) 半導体装置、表示装置および電子機器
JP2011187506A (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
US9053984B2 (en) Thin-film transistor, display unit, and electronic apparatus
JP2012169344A (ja) 薄膜トランジスタならびに表示装置および電子機器
US9698273B2 (en) Thin film transistor, method of manufacturing the same, display unit, and electronic apparatus
US20160149042A1 (en) Semiconductor device and method of manufacturing the same, and display unit and electronic apparatus
US8981368B2 (en) Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
JP2016103605A (ja) 薄膜トランジスタおよびその製造方法、ならびに表示装置および電子機器
US20170363926A1 (en) Active matrix substrate, method of manufacturing active matrix substrate, and display device
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
JP2013080769A (ja) 薄膜トランジスタならびに表示装置および電子機器
KR20220073547A (ko) 표시 장치