KR102203388B1 - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR102203388B1 KR102203388B1 KR1020140034244A KR20140034244A KR102203388B1 KR 102203388 B1 KR102203388 B1 KR 102203388B1 KR 1020140034244 A KR1020140034244 A KR 1020140034244A KR 20140034244 A KR20140034244 A KR 20140034244A KR 102203388 B1 KR102203388 B1 KR 102203388B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- conductive
- display area
- substrate
- conductive wiring
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 239000010408 film Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 12
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 description 13
- 239000011810 insulating material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
표시 장치가 제공된다. 본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 표시 영역과 인접한 비표시 영역을 포함하는 기판, 기판의 비표시 영역 상에 위치하는 제1 도전성 배선, 및 기판의 비표시 영역 상에 위치하고, 제1 도전성 배선 상에 위치하는 제2 도전성 배선을 포함하되, 제2 도전성 배선은 제1 도전성 배선의 적어도 일부를 둘러싼다.
Description
본 발명은 표시 장치에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Displayl), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 및 음극선관 표시 장치(Cathode Ray Display) 등이 있을 수 있다.
이러한 표시 장치는 화상이 표시 되는 표시 영역뿐만 아니라, 화상이 표시 되지 않는 비표시 영역 상에 많은 배선들을 포함한다. 이러한 많은 배선들은 스위칭 신호 및 화상 신호 등을 비표시 영역 상의 구동부로부터 표시 영역 상의 화소로 전달하는 기능 등을 수행하는 중요한 구성요소이다.
최근, 표시 장치가 집적화됨에 따라, 표시 장치에 포함되는 많은 배선들 사이의 간격도 감소하고 있다. 예를 들어, 네로우 베젤(Narrow bezel)을 가지는 표시 장치에서는 비표시 영역 상에 위치하는 복수의 배선 사이의 간격이 매우 좁아지게 된다. 이때, 복수의 배선이 밀집된 부분에 ESD(ElectroStatic Discharge)가 발생할 경우, 복수의 배선에 단선 또는 단락 등과 같은 손상이 발생할 수 있고, 이는 표시 장치의 표시 품질에 직접적인 악영향을 미치게 된다.
이에, 본 발명이 해결하고자 하는 과제는 복수의 배선을 ESD로부터 보호할 수 있는 구조를 가지는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 표시 영역과 인접한 비표시 영역을 포함하는 기판, 기판의 비표시 영역 상에 위치하는 제1 도전성 배선, 및 기판의 비표시 영역 상에 위치하고, 제1 도전성 배선 상에 위치하는 제2 도전성 배선을 포함하되, 제2 도전성 배선은 제1 도전성 배선의 적어도 일부를 둘러싼다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 제1 도전성 배선에는 게이트 전압이 인가되고, 제2 도전성 배선에는 전원 전압이 인가될 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 제2 도전성 배선의 비저항은 제1 도전성 배선의 비저항보다 낮을 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 제1 도전성 배선은 몰리브덴을 포함하고, 제2 도전성 배선은 알루미늄을 포함할 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 기판과 연결되는 가요성 필름을 더 포함하고, 제2 도전성 필름은 가요성 필름과 인접하는 제1 도전성 배선의 일부를 둘러쌀 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 제2 도전성 배선은, 기판의 에지를 따라 연장되어 배치되는 제1 배선, 및 제1 배선의 내측에 위치하고, 양단이 제1 배선과 연결된 제2 배선을 포함할 수 있고, 제1 배선 및 제2 배선은 제1 도전성 배선의 적어도 일부를 둘러쌀 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 제2 배선의 적어도 일부는 제1 도전성 배선과 중첩할 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 제1 배선과 연결되는 제2 배선의 양단은 표시 영역의 하측에 위치할 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 제1 배선 및 제2 배선이 이루는 폐루프는 기판의 모서리부에 위치할 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 제1 배선 및 제2 배선은 표시 영역을 둘러쌀 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 제2 도전성 배선은 제1 배선 및 제2 배선 사이를 연결하는 브릿지 배선을 더 포함할 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 기판의 표시 영역 상에 위치하고, 일 방향으로 연장되어 배치되는 게이트 배선, 및 게이트 배선 상에 위치하며, 게이트 배선과 교차하는 데이터 배선을 더 포함하되, 제1 도전성 배선은 게이트 배선과 연결되고, 제2 도전성 배선은 데이터 배선과 동일한 평면 상에 위치할 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 기판의 표시 영역 상에 위치하는 박막 트랜지스터를 더 포함하되, 박막 트랜지스터는, 기판 상에 위치하는 게이트 전극, 게이트 전극 상에 위치하는 반도체 패턴, 반도체 패턴 상에 위치하는 소스 및 드레인 전극을 포함하고, 제1 도전성 배선은 게이트 전극과 동일한 평면 상에 위치하고, 제2 도전성 배선은 소스 및 드레인 전극과 동일한 평면 상에 위치할 수 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치에 있어서, 기판의 표시 영역 상에 위치하고, 박막 트랜지스터와 연결되는 발광 소자를 더 포함하되, 발광 소자는, 소스 및 드레인 전극 상에 위치하고, 드레인 전극과 연결되는 제1 전극, 제1 전극 상에 위치하는 유기 발광층, 및 유기 발광층 상에 위치하는 제2 전극을 포함하고, 제2 도전성 배선은 제2 전극과 전기적으로 연결될 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치는 표시 영역 및 표시 영역과 인접한 비표시 영역을 포함하는 기판, 기판의 비표시 영역 상에 위치하는 제1 도전성 배선, 및 기판의 비표시 영역 상에 위치하고, 제1 도전성 배선 상에 위치하는 제2 도전성 배선을 포함하되, 제2 도전성 배선은 확장부를 포함하고, 확장부는 제1 도전성 배선의 적어도 일부와 중첩할 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치에 있어서, 제1 도전성 배선에는 게이트 전압이 인가되고, 제2 도전성 배선에는 전원 전압이 인가될 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치에 있어서, 제2 도전성 배선의 비저항은 제1 도전성 배선의 비저항보다 낮을 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치에 있어서, 확장부는 기판의 모서리부에 위치할 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치에 있어서, 확장부는 표시 영역을 둘러쌀 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치에 있어서, 기판과 연결되는 가요성 필름을 더 포함하고, 확장부는 가요성 필름과 인접한 영역 상에 위치할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
즉, 표시 장치 내부의 복수의 배선을 ESD로부터 보호할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 표시 장치에 포함되는 화소의 등가 회로도이다.
도 3은 도 1의 표시 장치에 포함되는 화소의 단면도이다.
도 4는 도 1의 Ⅳ 부분의 확대 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ'선을 따라 절단한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 일부의 확대 평면도이다.
도 7은 도 6의 Ⅶ-Ⅶ'선을 따라 절단한 단면도이다.
도 8 내지 도 10은 본 발명의 또 다른 실시예들에 따른 표시 장치들의 평면도들이다.
도 2는 도 1의 표시 장치에 포함되는 화소의 등가 회로도이다.
도 3은 도 1의 표시 장치에 포함되는 화소의 단면도이다.
도 4는 도 1의 Ⅳ 부분의 확대 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ'선을 따라 절단한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 일부의 확대 평면도이다.
도 7은 도 6의 Ⅶ-Ⅶ'선을 따라 절단한 단면도이다.
도 8 내지 도 10은 본 발명의 또 다른 실시예들에 따른 표시 장치들의 평면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
표시 장치는 화상을 디스플레이하는 장치로서, 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Displayl), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등 일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않으며, 다양한 방식의 표시 장치가 사용될 수 있다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 표시 패널(100), 가요성 필름(210) 및 구동부(220)를 포함하는 가요성 회로 필름(200), 및 기판부(310) 및 전원 공급부(320)를 포함하는 회로 기판(300)을 포함할 수 있다.
표시 패널(100)은 화상을 표시하는 패널이다. 도 1에 도시된 예시적인 실시예에서, 표시 패널(100)은 직사각형 형상을 가지지만, 이에 한정되는 것은 아니고, 원형 또는 타원형 등의 다양한 형상을 가질 수도 있다. 이러한 표시 패널(100)은 기판(110) 및 기판(110) 상에 위치하는 복수의 배선을 포함할 수 있다.
기판(110)은 표시 패널(100)에 포함되는 여러 구성 요소들을 지지하는 기능을 수행할 수 있다. 기판(110)은 직사각형 형상을 가질 수 있다. 이러한 기판(110)은 강성(Rigid) 기판일 수 있지만, 이에 한정되는 것은 아니고, 가요성(Flexible) 기판일 수도 있다. 예시적인 실시예에서, 기판(110)은 절연성 물질, 예컨대, 유리 또는 플라스틱 재료로 이루어질 수 있다.
기판(110)은 표시 영역(DA) 및 표시 영역(DA)과 인접하는 비표시 영역(NDA)을 포함할 수 있다. 여기에서, 표시 영역(DA)은 화상이 표시되는 영역일 수 있고, 비표시 영역(NDA)은 화상이 표시되지 않는 영역일 수 있다. 표시 영역(DA) 상에는 광을 방출하는 복수의 화소가 배치될 수 있다. 예시적인 실시예에서, 표시 영역(DA)은 비표시 영역(NDA)에 의하여 둘러싸일 수 있다. 즉, 표시 영역(DA)이 기판(110)의 중심부 상에 위치하고, 비표시 영역(NDA)이 기판(110)의 에지부 상에 위치할 수 있다. 그러나, 이에 한정되는 것은 아니고, 표시 영역(DA) 및 비표시 영역(NDA)이 나란히 배치될 수도 있다.
기판(110) 상에는 복수의 배선이 배치될 수 있다. 복수의 배선은 기판(110)의 표시 영역(DA) 상에 위치하는 게이트 배선(120) 및 데이터 배선(140)을 포함할 수 있다. 또한, 복수의 배선은 기판(110)의 비표시 영역(NDA) 상에 위치하는 제1 도전성 배선(122), 제2 도전성 배선(145), 및 제3 도전성 배선(144)을 더 포함할 수 있다. 또한, 복수의 배선은 상술한 배선 외에도 다양한 배선을 포함할 수 있다.
게이트 배선(120)은 기판(110)의 표시 영역(DA) 상에 위치할 수 있다. 게이트 배선(120)은 표시 영역(DA)의 가로 방향으로 연장되어 형성될 수 있다. 게이트 배선(120)은 구동부(220)로부터 전달된 게이트 신호를 표시 영역(DA) 상의 화소에 전달하는 기능을 수행할 수 있다. 이러한 게이트 배선(120)은 몰리브덴을 포함할 수 있다.
데이터 배선(140)은 기판(110)의 표시 영역(DA) 상에 위치할 수 있다. 데이터 배선(140)은 게이트 배선(120) 상에 위치할 수 있다. 게이트 배선(120)과 데이터 배선(140) 사이에는 절연성 물질이 개재될 수 있다. 데이터 배선(140)은 표시 영역(DA)의 세로 방향으로 연장되어 게이트 배선(120)과 교차할 수 있다. 데이터 배선(140)은 구동부(220)로부터 전달된 데이터 신호를 표시 영역(DA) 상의 화소에 전달하는 기능을 수행할 수 있다. 이러한 데이터 배선(140)은 몰리브덴보다 비저항이 낮은 금속, 예컨데, 알루미늄을 포함할 수 있다.
제1 도전성 배선(122)은 기판(110)의 비표시 영역(NDA) 상에 위치할 수 있다. 예시적인 실시예에서, 제1 도전성 배선(122)은 게이트 배선(120)과 구동부(220)를 연결하는 배선일 수 있다. 즉, 제1 도전성 배선(122)은 구동부(220)로부터 게이트 신호를 인가받아 이를 게이트 배선(120)으로 전달하는 기능을 수행할 수 있다. 다른 예시적인 실시예에서, 도 1에 구체적으로 도시되지는 않았지만, 제1 도전성 배선(122)은 플로팅(floating)된 더미 배선을 포함할 수도 있다. 이러한 더미 배선은 표시 패널(100)의 제조 공정 중간에 표시 패널(100)의 작동 여부를 판단하는 점등회로 배선일 수 있다. 또 다른 예시적인 실시예에서, 도 1에 구체적으로 도시되지는 않았지만, 제1 도전성 배선(122)은 클록(clock) 신호 등을 전달하는 신호 전달 배선을 포함할 수도 있다.
제1 도전성 배선(122)은 게이트 배선(120)과 동일한 물질로 이루어질 수 있다. 즉, 제1 도전성 배선(122)은 몰리브덴을 포함할 수 있다. 또한, 제1 도전성 배선(122)은 게이트 배선(120)과 동시에 형성될 수 있다. 또한, 제1 도전성 배선(122)은 게이트 배선(120)과 동일한 평면 상에 위치할 수 있다.
제2 도전성 배선(145)은 기판(110)의 비표시 영역(NDA) 상에 위치할 수 있다. 제2 도전성 배선(145)은 기판(110)의 에지를 따라 연장되어 배치될 수 있다. 또한, 제2 도전성 배선(145)은 표시 영역(DA)을 둘러쌀 수 있다. 또한, 제2 도전성 배선(145)의 적어도 일부는 제1 도전성 배선(122) 및 기판(110)의 에지 사이에 배치될 수 있다. 이러한 제2 도전성 배선(145)은 전원 공급부(320)와 연결될 수 있다. 또한, 제2 도전성 배선(145)은 후술하는 제2 전극(190, 도 3 참조)과 연결되어, 제2 전극(190)에 전원 전압을 인가할 수 있다.
제2 도전성 배선(145)은 데이터 배선(140)과 동일한 물질로 이루어질 수 있다. 즉, 제2 도전성 배선(145)은 몰리브덴보다 비저항이 낮은 금속, 예컨대, 알루미늄을 포함할 수 있다. 또한, 제2 도전성 배선(145)은 데이터 배선(140)과 동시에 형성될 수 있다. 또한, 제2 도전성 배선(145)은 데이터 배선(140)과 동일한 평면 상에 위치할 수 있다. 즉, 제2 도전성 배선(145)은 제1 도전성 배선(122)과 상이한 층에 형성될 수 있다.
제2 도전성 배선(145)은 제1 배선(145a) 및 제2 배선(145b)을 포함할 수 있다.
제1 배선(145a)은 기판(110)의 에지를 따라 배치될 수 있다. 또한, 제1 배선(145a)은 표시 영역(DA)을 둘러쌀 수 있다. 또한, 제1 배선(145a)의 양단은 전원 공급부(320)와 연결될 수 있다. 즉, 제1 배선(145a)은 전원 공급부(320)와 직접적으로 연결될 수 있다.
제2 배선(145b)은 제1 배선(145a)의 내측에 위치할 수 있다. 또한, 제2 배선(145b)은 제1 배선(145a)과 달리 표시 영역(DA)을 둘러싸지 않을 수 있다. 또한, 제2 배선(145b)의 양단은 제1 배선(145a)과 연결될 수 있다. 여기에서, 제1 배선(145a)과 연결되는 제2 배선(145b)의 양단은 표시 영역(DA)의 하측에 위치할 수 있다. 또한, 제2 배선(145b)의 적어도 일부는 제1 도전성 배선(122)과 중첩할 수 있다. 또한, 제2 배선(145b)의 적어도 일부는 제1 도전성 배선(122)과 직교할 수 있다. 또한, 제2 배선(145b)은 기판(110)의 모서리부에 위치할 수 있다. 또한, 제2 배선(145b)은 가요성 회로 필름(200)과 인접한 영역 상에 위치할 수 있다. 또한, 제2 배선(145b)은 제1 도전성 배선(122)이 가요성 회로 필름(200)과 연결되는 부분, 즉, 제1 도전성 배선(122)의 인입부와 인접한 영역 상에 형성될 수 있다.
제1 배선(145a) 및 제2 배선(145b)은 제1 도전성 배선(122)의 적어도 일부를 둘러쌀 수 있다. 즉, 제1 배선(145a) 및 제2 배선(145b)은 폐루프(closed loop)를 형성할 수 있고, 이러한 폐루프 내에 제1 도전성 배선(122)이 위치할 수 있다. 여기에서, 이러한 폐루프는 가요성 회로 필름(200)과 인접한 기판(110)의 모서리부 상에 형성될 수 있다.
제2 도전성 배선(145)에 대한 더욱 구체적인 설명은 후술하도록 한다.
제3 도전성 배선(144)은 기판(110)의 비표시 영역(NDA) 상에 위치할 수 있다. 제3 도전성 배선(144)은 데이터 배선(140)과 구동부(220)를 연결하는 배선일 수 있다. 즉, 제3 도전성 배선(144)은 구동부(220)로부터 데이터 신호를 인가받아 이를 데이터 배선(140)으로 전달하는 기능을 수행할 수 있다.
제3 도전성 배선(144)은 데이터 배선(140) 및 제2 도전성 배선(145)과 동일한 물질로 이루어질 수 있다. 즉, 제3 도전성 배선(144)은 몰리브덴보다 비저항이 낮은 금속, 예컨대, 알루미늄을 포함할 수 있다. 또한, 제3 도전성 배선(144)은 데이터 배선(140) 및 제2 도전성 배선(145)과 동시에 형성될 수 있다. 또한, 제3 도전성 배선(144)은 데이터 배선(140) 및 제2 도전성 배선(145)과 동일한 평면 상에 위치할 수 있다.
가요성 회로 필름(200)은 기판(110)의 하부에 연결될 수 있다. 가요성 회로 필름(200)은 상술한 바와 같이 가요성 필름(210) 및 구동부(220)를 포함할 수 있다.
가요성 필름(210)은 표시 패널(100)과 회로 기판(300)을 연결함과 동시에, 구동부(220)를 지지하는 기능을 수행할 수 있다. 가요성 필름(210)은 플라스틱 재질로 이루어질 수 있다. 예시적인 실시예에서, 가요성 필름(210)은 폴리이미드 재질로 이루어질 수 있지만, 이에 한정되는 것은 아니다.
구동부(220)는 가요성 필름(210) 상에 위치할 수 있다. 구동부(220)는 집적 회로 형태일 수 있고, 게이트 신호 및 데이터 신호를 생성하여 이들을 표시 패널(100)에 전달하는 기능을 수행할 수 있다. 이를 위하여, 구동부(220)는 게이트 배선(120)과 연결된 제1 도전성 배선(122) 및 데이터 배선(140)과 연결된 제3 도전성 배선(144)과 직접적으로 연결될 수 있다.
회로 기판(300)은 가요성 회로 필름(200)의 일단과 연결될 수 있다. 회로 기판(300)은 상술한 바와 같이 기판부(310) 및 전원 공급부(320)를 포함할 수 있다.
기판부(310)는 인쇄 회로 기판일 수 있다. 기판부(310)는 가요성 회로 필름(200)과 달리 강성을 가질 수 있다.
전원 공급부(320)는 기판부(310) 상에 위치할 수 있다. 전원 공급부(320)는 집적 회로 형태일 수 있고, 전원 전압을 생성하여 이를 표시 패널(100)에 전달하는 기능을 수행할 수 있다. 이를 위하여, 전원 공급부(320)는 제2 도전성 배선(145)과 직접적으로 연결될 수 있다.
이하, 본 발명의 일 실시예에 따른 표시 장치의 화소의 등가 회로도를 살펴보도록 한다. 도 2는 도 1의 표시 장치에 포함되는 화소의 등가 회로도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치의 화소는 유기 발광 다이오드(OLED) 및 유기 발광 다이오드(OLED)를 제어하기 위한 화소 회로를 포함한다. 화소 회로는 스위칭 트랜지스터(T1), 구동 트랜지스터(T2) 및 유지 커패시터(C)를 포함한다.
스위칭 트랜지스터(T1)는 게이트 라인(GL)에 연결되는 게이트 전극, 데이터 라인(DL)에 연결되는 일단 및 구동 트랜지스터(T2)의 게이트 전극에 연결되는 타단을 포함한다. 여기에서, 게이트 라인(GL)은 도 1의 게이트 배선(120)일 수 있고, 데이터 라인(DL)은 도 1의 데이터 배선(140)일 수 있다.
구동 트랜지스터(T2)는 스위칭 트랜지스터(T1)의 타단에 연결되는 게이트 전극, 화소 전원 전압(ELVDD)이 인가되는 화소 전원 라인에 연결되는 일단 및 유기 발광 다이오드(OLED)의 애노드 전극에 연결되는 타단을 포함한다. 여기에서, 화소 전원 라인은, 도 1에 도시되지는 않았지만, 도 1의 전원 공급부(320)로부터 연장되어 표시 영역(DA) 상의 복수의 화소 각각에 연결될 수 있다.
유지 커패시터(C)는 구동 트랜지스터(T2)의 게이트 전극에 연결되는 일단 및 화소 전원 라인에 연결되는 타단을 포함한다. 유지 커패시터(C)는 구동 트랜지스터(T2)의 게이트 전극에 인가되는 데이터 전압을 충전하고 스위칭 트랜지스터(T1)가 턴-오프된 뒤에도 이를 유지한다.
유기 발광 다이오드(OLED)는 구동 트랜지스터(T2)의 타단에 연결되는 애노드 전극 및 공통 전원 전압(ELVSS)이 인가되는 공통 전원 라인에 연결되는 캐소드 전극을 포함한다. 여기에서, 공통 전원 라인은 도 1의 제2 도전성 배선(145)일 수 있다.
이하, 본 발명의 일 실시예에 따른 표시 장치의 화소의 단면도를 살펴보도록 한다. 도 3은 도 1의 표시 장치에 포함되는 화소의 단면도이다. 여기에서, 도 3은 도 2의 유지 커패시터(C)를 생략하고, 스위칭 트랜지스터(T1) 및 구동 트랜지스터(T2)를 하나의 트랜지스터로 표현하며, 화소 전원 라인 및 공통 전원 라인을 생략한 개념도이다.
도 3을 참조하면, 기판(110) 상에 게이트 전극(121)이 위치할 수 있다. 게이트 전극(121)은 도 1의 게이트 배선(120)과 동일한 물질로 이루어질 수 있다. 즉, 게이트 전극(121)은 몰리브덴을 포함할 수 있다. 또한, 게이트 전극(121)은 게이트 배선(120)과 동시에 형성될 수 있다. 또한, 게이트 전극(121)은 게이트 배선(120)과 동일한 평면 상에 위치할 수 있다.
게이트 전극(121) 상에는 게이트 절연막(130)이 위치할 수 있다. 게이트 절연막(130)은 절연성 물질로 이루어질 수 있다.
게이트 절연막(130) 상에는 반도체 패턴(141)이 형성될 수 있다. 반도체 패턴(141)은 게이트 전극(121)과 중첩되게 형성될 수 있다. 예시적인 실시예에서, 반도체 패턴(141)의 중심부는 게이트 전극(121)과 중첩하고, 반도체 패턴(141)의 에지부는 게이트 전극(121)과 중첩하지 않을 수 있다.
게이트 절연막(130) 및 반도체 패턴(141) 상에는 소스 전극(142) 및 드레인 전극(143)이 형성될 수 있다. 소스 전극(142) 및 드레인 전극(143)은 반도체 패턴(141)의 양측 상에 서로 이격되어 배치될 수 있다. 소스 전극(142) 및 드레인 전극(143)은 도 1의 데이터 배선(140)과 동일한 물질로 이루어질 수 있다. 즉, 소스 전극(142) 및 드레인 전극(143)은 몰리브덴보다 비저항이 낮은 금속, 예컨대, 알루미늄을 포함할 수 있다. 또한, 소스 전극(142) 및 드레인 전극(143)은 데이터 배선(140)과 동시에 형성될 수 있다. 또한, 소스 전극(142) 및 드레인 전극(143)은 데이터 배선(140)과 동일한 평면 상에 위치할 수 있다.
이와 같이, 기판(110)의 표시 영역(DA) 상에 위치하는 화소는 게이트 전극(121), 반도체 패턴(141), 소스 전극(142), 및 드레인 전극(143)을 포함하는 박막 트랜지스터를 포함할 수 있다. 도 3에는 바텀 게이트 방식의 박막 트랜지스터만 도시하였으나, 이에 한정되는 것은 아니고, 탑 게이트 방식의 박막 트랜지스터도 이용될 수 있다.
소스 전극(142) 및 드레인 전극(143) 상에는 평탄화층(150)이 위치할 수 있다. 평탄화 층은 절연성 물질로 이루어질 수 있다.
평탄화층(150) 상에는 제1 전극(160)이 위치할 수 있다. 제1 전극(160)은 평탄화층(150)에 형성된 콘택홀을 통하여 드레인 전극(143)과 연결될 수 있다. 제1 전극(160)은 일함수가 높은 도전성 물질로 이루어질 수 있다. 이러한 제1 전극(160)은 도 2에 대한 설명 부분에서 상술한 유기 발광 다이오드(OLED)의 애노드 전극일 수 있다.
평탄화층(150) 및 제1 전극(160)의 에지부 상에는 화소 정의막(170)이 위치할 수 있다. 바꾸어 말하면, 화소 정의막(170)은 제1 전극(160)의 중심부를 노출시키는 개구부를 포함할 수 있다. 화소 정의막(170)은 절연성 물질로 이루어질 수 있다.
제1 전극(160) 상에는 유기 발광층(180)이 위치할 수 있다. 즉, 유기 발광층(180)은 화소 정의막(170)에 의하여 노출된 제1 전극(160) 상에 위치할 수 있다. 유기 발광층(180)에 전류가 인가되면, 유기 발광층(180) 내의 전자와 정공이 재결합(recombination)하여 여기자(exciton)을 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생한다.
유기 발광층(180)은 저분자 유기물 또는 고분자 유기물로 이루어질 수 있다. 이러한 유기 발광층(180)은 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 정공 저지층(hole blocking layer, HBL), 발광층(Emitting layer, EML), 전자 수송층(electron-transporting layer, ETL), 전자 주입층(electron-injection layer, EIL) 및 전자 저지층(electron blocking layer, EBL) 등을 포함할 수 있다.
화소 정의막(170) 및 유기 발광층(180) 상에는 제2 전극(190)이 위치할 수 있다. 제2 전극(190)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 이러한 제2 전극(190)은 도 2에 대한 설명 부분에서 상술한 유기 발광 다이오드(OLED)의 캐소드 전극일 수 있다.
이하, 본 발명의 일 실시예에 따른 제2 도전성 배선(145)을 더욱 구체적으로 설명하기 위하여 도 4 및 도 5를 참조한다. 도 4는 도 1의 Ⅳ 부분의 확대 평면도이다. 도 5는 도 4의 Ⅴ-Ⅴ'선을 따라 절단한 단면도이다.
도 4 및 도 5를 참조하면, 기판(110) 상에 제1 도전성 배선(122)이 위치할 수 있다. 제1 도전성 배선(122)은 도 3의 게이트 전극(121)과 동일한 물질로 이루어질 수 있다. 또한, 제1 도전성 배선(122)은 게이트 전극(121)과 동시에 형성될 수 있다. 또한, 제1 도전성 배선(122)은 게이트 전극(121)과 동일 평면 상에 위치할 수 있다.
제1 도전성 배선(122) 상에는 제1 절연층(131)이 위치할 수 있다. 제1 절연층(131)은 절연성 물질로 이루어질 수 있다. 또한, 제1 절연층(131)은 도 3의 게이트 절연막(130)과 동일한 물질로 이루어질 수 있다. 또한, 제1 절연층(131)은 게이트 절연막(130)과 동시에 형성될 수 있다. 또한, 제1 절연층(131)은 게이트 절연막(130)과 동일 평면 상에 위치할 수 있다. 즉, 제1 절연층(131)은 게이트 절연막(130)이 기판(110)의 비표시 영역(NDA) 상으로 연장된 것일 수 있다.
제1 절연층(131) 상에는 제2 도전성 배선(145)이 위치할 수 있다. 제2 도전성 배선(145)은 도 3의 소스 전극(142) 및 드레인 전극(143)과 동일한 물질로 이루어질 수 있다. 또한, 제2 도전성 배선(145)은 소스 전극(142) 및 드레인 전극(143)과 동시에 형성될 수 있다. 또한, 제2 도전성 배선(145)은 소스 전극(142) 및 드레인 전극(143)과 동일 평면 상에 위치할 수 있다. 이러한 제2 도전성 배선(145)은 콘택홀(미도시)를 통하여 도 3의 제2 전극(190)과 전기적으로 연결될 수 있다.
제2 도전성 배선(145) 상에는 제2 절연층(151)이 위치할 수 있다. 제2 절연층(151)은 절연성 물질로 이루어질 수 있다. 또한, 제2 절연층(151)은 도 3의 평탄화층(150)과 동일한 물질로 이루어질 수 있다. 또한, 제2 절연층(151)은 평탄화층(150)과 동시에 형성될 수 있다. 또한, 제2 절연층(151)은 평탄화층(150)과 동일 평면 상에 위치할 수 있다. 즉, 제2 절연층(151)은 평탄화층(150)이 기판(110)의 비표시 영역(NDA) 상으로 연장된 것일 수 있다.
제2 절연층(151) 상에는 제3 절연층(171)이 위치할 수 있다. 제3 절연층(171)은 절연성 물질로 이루어질 수 있다. 도한, 제3 절연층(171)은 도 3의 화소 정의막(170)과 동일한 물질로 이루어질 수 있다. 또한, 제3 절연층(171)은 화소 정의막(170)과 동시에 형성될 수 있다. 또한, 제3 절연층(171)은 화소 정의막(170)과 동일 평면 상에 위치할 수 있다. 즉, 제3 절연층(171)은 화소 정의막(170)이 기판(110)의 비표시 영역(NDA) 상으로 연장된 것일 수 있다.
이와 같은 본 발명의 일 실시예에 따른 표시 장치에 따르면, 기판(110)의 비표시 영역(NDA) 상에 위치하는 제2 도전성 배선(145)에 의하여 ESD로부터 제2 도전성 배선(145) 내부의 배선들이 손상을 입는 것을 방지할 수 있다.
먼저, 제2 도전성 배선(145)의 제1 배선(145a)이 표시 영역(DA)뿐만 아니라 표시 영역(DA)과 인접한 배선들, 예컨대, 제1 도전성 배선(122) 및 제3 도전성 배선(144)을 둘러쌈으로써, ESD가 표시 패널(100) 내부로 전달되는 것을 방지할 수 있다.
다음으로, 제2 도전성 배선(145)의 제2 배선(145b)이 ESD에 특히 취약한 부분에 배치됨으로써, 이중 ESD 방지 구조를 형성할 수 있다. 구체적으로, 가요성 회로 필름(200)과 인접한 기판(110)의 모서리부는 ESD에 특히 취약한 부분으로, 제1 배선(145a)만으로 ESD를 방지하는 것은 한계가 있을 수 있다. 따라서, 양단이 제1 배선(145a)과 연결된 제2 배선(145b)은 가요성 회로 필름(200)과 인접한 기판(110)의 모서리부에 배치하여, 제1 배선(145a) 및 제2 배선(145b)이 폐루프를 이루게 함으로써, 폐루프 내부의 제1 도전성 배선(122)을 더욱 안정적으로 보호할 수 있다.
또한, 제2 도전성 배선(145)의 비저항은 제1 도전성 배선(122)의 비저항보다 낮아 외부에서 인가된 ESD를 제1 도전성 배선(122)에 비하여 멀리 퍼트릴 수 있으므로, 국소적으로 발생할 수 있는 큰 손상도 방지할 수 있다. 특히, 제2 도전성 배선(145)은 기판(110)의 에지를 따라 표시 영역(DA)을 둘러싸도록 배치되기 때문에, 이러한 ESD의 확산 기능을 더욱 잘 수행할 수 있다.
또한, 제2 도전성 배선(145)에는 전원 전압이 인가됨으로써, 더욱 효과적인 ESD 방지 구조를 형성할 수 있다. 만약, 제2 도전성 배선(145)이 플로팅된 금속이라면, 외부의 ESD가 내부로 전달되는 징검다리 역할을 할 수 있으나, 제2 도전성 배선(145)에 전원 전압이 인가됨으로써, 제2 도전성 배선(145)이 징검다리 역할을 하는 것을 방지할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 일부의 확대 평면도이다. 즉, 도 6은 도 4의 변형 실시예를 도시한 도면이다. 도 7은 도 6의 Ⅶ-Ⅶ'선을 따라 절단한 단면도이다. 설명의 편의 상, 도 4 및 도 5에 도시된 도면에 나타낸 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.
도 6 및 도 7을 참조하면, 제2 도전성 배선(146)은 확장부(146a)를 포함할 수 있다. 도 6에 도시된 바와 같이, 확장부(146a)는 직사각형 형상을 가질 수 있지만, 이에 한정되는 것은 아니다. 이러한 확장부(146a)는 가요성 회로 필름(200)과 인접한 기판(110)의 모서리부에 위치하는 제1 도전성 배선(122)과 중첩할 수 있다.
이와 같이, 확장부(146a)가 제1 도전성 배선(122)의 일부를 커버함으로써, 외부의 ESD가 제1 도전성 배선(122)으로 전달되는 것을 방지할 수 있다. 즉, 확장부(146a)는 ESD 방지 쉴드(Shield) 기능을 수행할 수 있다. 또한, 외부에서 전달된 ESD는 넓은 면적의 확장부(146a)에서 확산됨으로써, 그 세기가 감소할 수 있다. 즉, 확장부(146a)는 ESD의 세기를 감소시키는 기능을 수행할 수 있다. 이 뿐만 아니라, 확장부(146a)는 도 1의 제2 배선(145b)이 수행하는 기능을 모두 수행할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 평면도이다. 설명의 편의 상, 도 1에 도시된 도면에 나타낸 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.
도 8을 참조하면, 제2 도전성 배선(147)의 제1 배선(147a)뿐만 아니라 제2 배선(147b)도 표시 영역(DA)을 둘러쌀 수 있다. 여기에서, 제2 배선(147b)의 일단은 기판(110)의 좌측 하부에 위치하는 제1 배선(147a)과 연결될 수 있고, 제2 배선(147b)의 타단은 기판(110)의 우측 하부에 위치하는 제1 배선(147a)과 연결될 수 있다. 즉, 제1 배선(147a) 및 제2 배선(147b)이 이루는 폐루프는 표시 영역(DA)을 둘러쌀 수 있다.
이와 같이, 본 발명의 또 다른 실시예에 따른 표시 장치에 따르면, 제1 배선(147a) 및 제2 배선(147b)이 이루는 폐루프는 가요성 회로 필름(200)과 인접한 부분의 제1 도전성 배선(122)뿐만 아니라, 표시 영역(DA)의 양 측부에 위치하는 제1 도전성 배선(122)까지 둘러쌀 수 있다. 따라서, ESD로부터 제1 도전성 배선(122)을 더욱 안정적으로 보호할 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 평면도이다. 설명의 편의 상, 도 1에 도시된 도면에 나타낸 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.
도 9를 참조하면, 제2 도전성 배선(148)의 제1 배선(148a) 및 제2 배선(148b)은 모두 표시 영역(DA)을 둘러쌀 수 있다. 또한, 제2 도전성 배선(148)은 제1 배선(148a) 및 제2 배선(148b) 사이를 연결하는 브릿지 배선(148c)을 더 포함할 수 있다. 이러한 브릿지 배선(148c)의 적어도 일부는 제1 도전성 배선(122)과 중첩할 수 있다. 또한, 브릿지 배선(148c)은 제1 도전성 배선(122)과 직교할 수 있다.
이와 같이, 본 발명의 또 다른 실시예에 따른 표시 장치에 따르면, 제1 배선(148a) 및 제2 배선(148b) 사이에 브릿지 배선(148c)을 추가함으로써, 제1 배선(148a) 및 제2 배선(148b) 사이에 전압차가 발생하는 것을 방지할 수 있을 뿐만 아니라, ESD가 확산할 수 있는 경로를 추가로 만들어 ESD 확산 기능을 향상시킬 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 표시 장치의 평면도이다. 설명의 편의 상, 도 1에 도시된 도면에 나타낸 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.
도 10를 참조하면, 제2 도전성 배선(149)의 확장부(149a)는 표시 영역(DA)을 둘러쌀 수 있다. 즉, 제2 도전성 배선(149)의 확장부(149a)는 가요성 회로 필름(200)과 인접한 영역에만 형성되는 것이 아니라, 표시 영역(DA)을 전체적으로 둘러쌀 수 있다.
이와 같이, 본 발명의 또 다른 실시예에 따른 표시 장치에 따르면, 확장부(149a)가 가요성 회로 필름(200)과 인접한 제1 도전성 배선(122)뿐만 아니라, 표시 영역(DA)의 양 측부에 위치하는 제1 도전성 배선(122)까지 둘러쌀 수 있다. 따라서, ESD로부터 제1 도전성 배선(122)을 더욱 안정적으로 보호할 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 패널 110: 기판
120: 게이트 배선 121: 게이트 전극
122: 제1 도전성 배선 130: 게이트 절연막
131: 제1 절연층 140: 데이터 배선
141: 반도체 패턴 142: 소스 전극
143: 드레인 전극 144: 제3 도전성 배선
145, 146, 147, 148, 149: 제2 도전성 배선
145a, 147a, 148a: 제1 배선 145b, 147b, 148b: 제2 배선
146a, 149a: 확장부 148c: 브릿지 배선
150: 평탄화층 151: 제2 절연층
160: 제1 전극 170: 화소 정의막
171: 제3 절연층 180: 유기 발광층
190: 제2 전극 200: 가요성 회로 필름
210: 가요성 필름 220: 구동부
300: 회로 기판 310: 기판부
320: 전원 공급부 DA: 표시 영역
NDA: 비표시 영역
120: 게이트 배선 121: 게이트 전극
122: 제1 도전성 배선 130: 게이트 절연막
131: 제1 절연층 140: 데이터 배선
141: 반도체 패턴 142: 소스 전극
143: 드레인 전극 144: 제3 도전성 배선
145, 146, 147, 148, 149: 제2 도전성 배선
145a, 147a, 148a: 제1 배선 145b, 147b, 148b: 제2 배선
146a, 149a: 확장부 148c: 브릿지 배선
150: 평탄화층 151: 제2 절연층
160: 제1 전극 170: 화소 정의막
171: 제3 절연층 180: 유기 발광층
190: 제2 전극 200: 가요성 회로 필름
210: 가요성 필름 220: 구동부
300: 회로 기판 310: 기판부
320: 전원 공급부 DA: 표시 영역
NDA: 비표시 영역
Claims (20)
- 표시 영역 및 상기 표시 영역과 인접한 비표시 영역을 포함하는 기판;
상기 기판의 상기 표시 영역 상에 위치하고, 일 방향으로 연장되어 배치되는 게이트 배선;
상기 기판의 상기 비표시 영역 상에 위치하며, 상기 게이트 배선과 연결된 제1 도전성 배선;
상기 기판의 상기 표시 영역에 위치하며, 상기 게이트 배선 상에서 상기 게이트 배선과 교차하는 데이터 배선;
상기 기판의 상기 비표시 영역 상에 위치하고, 상기 제1 도전성 배선 상에 위치하며, 상기 데이터 배선과 동일한 평면 상에 위치하되, 상기 데이터 배선과 전기적으로 연결되지 않는 제2 도전성 배선을 포함하되,
상기 제2 도전성 배선은 상기 제1 도전성 배선의 적어도 일부를 둘러싸며,
상기 제2 도전성 배선은,
상기 기판의 에지를 따라 연장되어 배치되는 제1 배선, 및
상기 제1 배선의 내측에 위치하고, 양단이 상기 제1 배선과 연결된 제2 배선을 포함하고,
상기 제1 배선 및 상기 제2 배선은 상기 제1 도전성 배선의 적어도 일부를 둘러싸고,
상기 제1 배선 및 상기 제2 배선이 이루는 폐루프는 상기 기판의 모서리부에 위치하는 표시 장치. - 제 1항에 있어서,
상기 제1 도전성 배선에는 게이트 전압이 인가되고,
상기 제2 도전성 배선에는 전원 전압이 인가되는 표시 장치. - 제 1항에 있어서,
상기 제2 도전성 배선의 비저항은 상기 제1 도전성 배선의 비저항보다 낮은 표시 장치. - 제 1항에 있어서,
상기 제1 도전성 배선은 몰리브덴을 포함하고,
상기 제2 도전성 배선은 알루미늄을 포함하는 표시 장치. - 제 1항에 있어서,
상기 기판과 연결되는 가요성 필름을 더 포함하고,
상기 제2 도전성 배선은 상기 가요성 필름과 인접하는 상기 제1 도전성 배선의 일부를 둘러싸는 표시 장치. - 삭제
- 제 1항에 있어서,
상기 제2 배선의 적어도 일부는 상기 제1 도전성 배선과 중첩하는 표시 장치. - 제 1항에 있어서,
상기 제1 배선과 연결되는 상기 제2 배선의 양단은 상기 표시 영역의 하측에 위치하는 표시 장치. - 삭제
- 제 1항에 있어서,
상기 제1 배선 및 상기 제2 배선은 상기 표시 영역을 둘러싸는 표시 장치. - 제 10항에 있어서,
상기 제2 도전성 배선은 상기 제1 배선 및 상기 제2 배선 사이를 연결하는 브릿지 배선을 더 포함하는 표시 장치. - 삭제
- 제 1항에 있어서,
상기 기판의 상기 표시 영역 상에 위치하는 박막 트랜지스터를 더 포함하되,
상기 박막 트랜지스터는,
상기 기판 상에 위치하는 게이트 전극,
상기 게이트 전극 상에 위치하는 반도체 패턴,
상기 반도체 패턴 상에 위치하는 소스 및 드레인 전극을 포함하고,
상기 제1 도전성 배선은 상기 게이트 전극과 동일한 평면 상에 위치하고,
상기 제2 도전성 배선은 상기 소스 및 드레인 전극과 동일한 평면 상에 위치하는 표시 장치. - 제 13항에 있어서,
상기 기판의 상기 표시 영역 상에 위치하고, 상기 박막 트랜지스터와 연결되는 발광 소자를 더 포함하되,
상기 발광 소자는,
상기 소스 및 드레인 전극 상에 위치하고, 상기 드레인 전극과 연결되는 제1 전극;
상기 제1 전극 상에 위치하는 유기 발광층; 및
상기 유기 발광층 상에 위치하는 제2 전극을 포함하고,
상기 제2 도전성 배선은 상기 제2 전극과 전기적으로 연결되는 표시 장치. - 표시 영역 및 상기 표시 영역과 인접한 비표시 영역을 포함하는 기판;
상기 기판의 상기 표시 영역 상에 위치하고, 일 방향으로 연장되어 배치되는 게이트 배선;
상기 기판의 상기 표시 영역 상에 위치하는 다수의 화소;
상기 기판의 상기 비표시 영역 상에 위치하며, 상기 게이트 배선과 연결된 제1 도전성 배선;
상기 기판의 상기 표시 영역 상에 위치하며, 상기 게이트 배선 상에서 상기 게이트 배선과 교차하는 데이터 배선; 및
상기 기판의 상기 비표시 영역 상에 위치하고, 상기 제1 도전성 배선 상에 위치하며, 상기 데이터 배선과 동일한 평면 상에 위치하되, 상기 데이터 배선과 전기적으로 연결되지 않는 제2 도전성 배선을 포함하되,
상기 제2 도전성 배선은 공통 전원 전압이 인가되는 공통 전원 라인을 포함하고,
상기 제2 도전성 배선은 상기 제1 도전성 배선과 절연되어 있고,
상기 제2 도전성 배선은 확장부를 포함하고,
상기 확장부는 상기 제1 도전성 배선의 적어도 일부와 중첩하는 표시 장치. - 제 15항에 있어서,
상기 제1 도전성 배선에는 게이트 전압이 인가되고,
상기 제2 도전성 배선에는 전원 전압이 인가되는 표시 장치. - 제 15항에 있어서,
상기 제2 도전성 배선의 비저항은 상기 제1 도전성 배선의 비저항보다 낮은 표시 장치. - 제 15항에 있어서,
상기 확장부는 상기 기판의 모서리부에 위치하는 표시 장치. - 제 15항에 있어서,
상기 확장부는 상기 표시 영역을 둘러싸는 표시 장치. - 제 15항에 있어서,
상기 기판과 연결되는 가요성 필름을 더 포함하고,
상기 확장부는 상기 가요성 필름과 인접한 영역 상에 위치하는 표시 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140034244A KR102203388B1 (ko) | 2014-03-24 | 2014-03-24 | 표시 장치 |
| US14/498,113 US10361223B2 (en) | 2014-03-24 | 2014-09-26 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140034244A KR102203388B1 (ko) | 2014-03-24 | 2014-03-24 | 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150111022A KR20150111022A (ko) | 2015-10-05 |
| KR102203388B1 true KR102203388B1 (ko) | 2021-01-19 |
Family
ID=54142866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140034244A KR102203388B1 (ko) | 2014-03-24 | 2014-03-24 | 표시 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10361223B2 (ko) |
| KR (1) | KR102203388B1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016103605A (ja) * | 2014-11-28 | 2016-06-02 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタおよびその製造方法、ならびに表示装置および電子機器 |
| KR102426120B1 (ko) * | 2015-12-23 | 2022-07-27 | 엘지디스플레이 주식회사 | 미러 디스플레이 장치 |
| KR102568631B1 (ko) * | 2016-04-15 | 2023-08-21 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN107393906B (zh) * | 2017-07-28 | 2019-06-04 | 上海天马有机发光显示技术有限公司 | 一种有机发光显示面板及其制作方法、有机发光显示装置 |
| KR102304367B1 (ko) * | 2017-07-31 | 2021-09-17 | 엘지디스플레이 주식회사 | 표시 장치 |
| CN108717939B (zh) * | 2018-06-01 | 2020-06-12 | 京东方科技集团股份有限公司 | 静电释放保护电路、阵列基板和显示装置 |
| KR20200078805A (ko) | 2018-12-21 | 2020-07-02 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN112782884A (zh) * | 2021-01-11 | 2021-05-11 | 远峰科技股份有限公司 | 一种防静电显示面板及显示装置 |
| KR102610008B1 (ko) * | 2022-08-18 | 2023-12-07 | 삼성디스플레이 주식회사 | 마스크 및 이를 이용한 표시 패널의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100830331B1 (ko) * | 2007-07-23 | 2008-05-16 | 삼성에스디아이 주식회사 | 유기발광 표시 장치 및 그의 제조 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101069194B1 (ko) * | 2003-12-30 | 2011-09-30 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판의 제조 방법 |
| US7105367B2 (en) * | 2003-12-30 | 2006-09-12 | Lg.Philips Lcd Co., Ltd. | Method of manufacturing array substrate for liquid crystal display device |
| KR100822524B1 (ko) | 2005-08-02 | 2008-04-15 | 엡슨 이미징 디바이스 가부시키가이샤 | 전기 광학 장치 및 전자기기 |
| KR20080000097A (ko) | 2006-06-26 | 2008-01-02 | 삼성전자주식회사 | 어레이 기판 및 이를 구비한 표시 장치 |
| JP2007122071A (ja) | 2006-12-04 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| KR101301155B1 (ko) * | 2006-12-12 | 2013-09-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조방법 |
| KR20080078089A (ko) | 2007-02-22 | 2008-08-27 | 삼성전자주식회사 | 표시기판 및 이의 제조 방법, 표시장치 |
| TWI339434B (en) | 2007-06-29 | 2011-03-21 | Chimei Innolux Corp | Display panel and electric apparatus with esd protection effect |
| KR100840090B1 (ko) * | 2007-08-17 | 2008-06-20 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그의 모기판 |
| KR101842537B1 (ko) | 2010-11-25 | 2018-03-28 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 액정 표시 장치의 어레이 기판 |
| JP5995435B2 (ja) * | 2011-08-02 | 2016-09-21 | ローム株式会社 | 半導体装置およびその製造方法 |
| US8698137B2 (en) * | 2011-09-14 | 2014-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2014
- 2014-03-24 KR KR1020140034244A patent/KR102203388B1/ko active IP Right Grant
- 2014-09-26 US US14/498,113 patent/US10361223B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100830331B1 (ko) * | 2007-07-23 | 2008-05-16 | 삼성에스디아이 주식회사 | 유기발광 표시 장치 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10361223B2 (en) | 2019-07-23 |
| US20150270287A1 (en) | 2015-09-24 |
| KR20150111022A (ko) | 2015-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102203388B1 (ko) | 표시 장치 | |
| US10909930B2 (en) | Display apparatus | |
| US11963415B2 (en) | Display device including a power supply line that overlaps a driving circuit | |
| US9647046B2 (en) | Organic light emitting diode display having high aperture ratio and method for manufacturing the same | |
| KR102242214B1 (ko) | 표시 장치 및 그 제조 방법 | |
| US10720599B2 (en) | Organic light-emitting display device having a partition wall | |
| KR102214476B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| EP3301731B1 (en) | Organic light emitting display device | |
| JP6417017B2 (ja) | 高開口率を有する超高解像度平板表示装置 | |
| KR20110070383A (ko) | 유기발광다이오드 표시장치 및 그 제조 방법 | |
| KR102491881B1 (ko) | 디스플레이 장치 | |
| KR20180118857A (ko) | 유기 발광 표시 장치 | |
| CN110890405A (zh) | 显示装置 | |
| KR102247825B1 (ko) | 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법 | |
| KR102519823B1 (ko) | 정전기 보호용 더미 화소를 구비한 평판 표시장치 | |
| KR20160039092A (ko) | 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR102427712B1 (ko) | 유기 발광 표시 장치 | |
| KR102269099B1 (ko) | 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| US7193858B2 (en) | Organic electroluminescent display device in which an electromagnetic field preventing and protecting circuit is easily arranged | |
| KR20170050365A (ko) | 유기 발광 표시 장치 | |
| KR102201530B1 (ko) | 유기 발광 표시 장치 | |
| KR20160008068A (ko) | 유기발광 디스플레이 장치 | |
| KR100739645B1 (ko) | 유기 발광 표시 장치 | |
| KR20230000510A (ko) | 디스플레이 장치 및 그 제조방법 | |
| KR20230041916A (ko) | 디스플레이 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |