KR20080000097A - 어레이 기판 및 이를 구비한 표시 장치 - Google Patents

어레이 기판 및 이를 구비한 표시 장치 Download PDF

Info

Publication number
KR20080000097A
KR20080000097A KR1020060057384A KR20060057384A KR20080000097A KR 20080000097 A KR20080000097 A KR 20080000097A KR 1020060057384 A KR1020060057384 A KR 1020060057384A KR 20060057384 A KR20060057384 A KR 20060057384A KR 20080000097 A KR20080000097 A KR 20080000097A
Authority
KR
South Korea
Prior art keywords
protection circuit
static electricity
electrostatic protection
extension wiring
electrostatic
Prior art date
Application number
KR1020060057384A
Other languages
English (en)
Inventor
신애
정영배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060057384A priority Critical patent/KR20080000097A/ko
Publication of KR20080000097A publication Critical patent/KR20080000097A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

정전기 불량을 방지를 위한 어레이 기판 및 이를 구비한 표시 장치가 개시된다. 어레이 기판은 베이스 기판, 리페어 링, 제1 정전 보호 회로부, 제1 연장배선, 제2 정전 보호 회로부, 제2 연장 배선 및 중첩부를 포함한다. 베이스 기판은 복수의 화소부들이 형성된 표시영역과 표시영역을 둘러싸는 주변영역으로 이루어진다. 리페어 링은 주변영역에 형성되어, 신호라인을 리페어한다. 제1 정전 보호 회로부 및 제2 정전 보호 회로부는 주변영역에 형성되어 화소부들을 정전기로부터 보호한다. 제1 연장배선 및 제2 연장배선은 각각 제1 정전 보호 회로부와 제2 정전 보호 회로부로부터 연장되어 금속층으로 형성된다. 중첩부는 제1 연장배선과 제2 연장배선이 교차한다. 따라서, 리페어 링을 통해 유입된 정전기를 제1 정전 보호 회로부와 제2 정전 보호 회로부로 누설하여 표시영역을 보호할 수 있다.
정전기, 리페어 링, 정전 보호 회로부, 어레이 기판

Description

어레이 기판 및 이를 구비한 표시 장치{ARRAY SUBSTRATE AND DISPLAY DEVICE HAVING THE SAME}
도 1은 본 발명의 실시예에 따른 어레이 기판의 평면도이다.
도 2는 도 1의 부분 확대도이다.
도 3은 도 1의 중첩부에 대한 확대도이다.
도 4는 도 3의 I-I'선을 따라 절단한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 모기판 200 : 어레이 기판
210 : 리페어 링 240, 250 : 제1 정전 보호 회로부
260, 270 : 제2 정전 보호 회로부 241, 251 : 제1 연장배선
261, 271 : 제2 연장배선 262, 272 : 제3 연장배선
280 : 정전 다이오드
본 발명은 어레이 기판 및 이를 구비한 표시 장치에 관한 것으로, 보다 상세 하게는 정전기 불량을 방지를 위한 어레이 기판 및 이를 구비한 표시 장치에 관한 것이다.
일반적으로 액정표시장치는 서로 마주하는 어레이 기판 및 대향 기판과, 상기 기판들 사이에 개재된 액정층을 포함하는 액정표시패널과, 상기 액정표시패널을 구동하는 구동 장치를 포함한다.
상기 어레이 기판은 복수의 게이트 배선들, 복수의 데이터 배선들 및 상기 게이트 배선들과 데이터 배선들이 각각 연결된 박막트랜지스터(TFT)들을 포함한다. 또한, 상기 데이터 배선과 전기적으로 연결되어 데이터 배선이 단절되는 경우 정상적인 영상을 표시할 수 있도록 데이터 신호를 전송하는 리페어 라인을 포함한다. 상기 리페어 라인은 화소들을 둘러싸도록 위치하며, 상기 게이트 배선들과 동일한 층에 구비된다.
상기 어레이 기판 및 액정표시패널의 제조 공정 중 정전기가 발생하게 되는데, 이러한 정전기는 집적도 높은 새로운 기술의 적용을 위해 금속 밀도가 높은 패턴을 사용함에 따라 증가한다. 공정 중 발생된 정전기는 상기 리페어 라인을 따라 주로 유입되며, 상기 어레이 기판에 형성된 금속 배선들은 정전기에 노출되게 된다. 이러한 정전기는 상기 배선들의 단선 및 단락과 같은 배선 불량을 발생시키고, 나아가, 상기 박막트랜지스터(TFT)를 손상시키는 문제점을 야기한다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 제조 공정시 유입되는 정전기에 의한 불량을 방지하기 위한 어레이 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 정전기 불량 방지를 위한 어레이 기판을 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 어레이 기판은 베이스 기판, 리페어 링, 제1 정전 보호 회로부, 제1 연장배선, 제2 정전 보호 회로부, 제2 연장배선 및 중첩부를 포함한다. 상기 베이스 기판은 복수의 화소부들이 형성된 표시영역과 상기 표시영역을 둘러싸는 주변영역으로 이루어진다. 상기 리페어 링은 상기 주변영역에 형성되어, 신호라인을 리페어한다. 상기 제1 정전 보호 회로부는 상기 리페어 링의 주변부에 형성되고, 상기 리페어 링으로부터 연장되어 상기 화소부들을 정전기로부터 보호한다. 상기 제1 연장배선은 상기 제1 정전 보호 회로부로부터 연장되어 금속층으로 형성된다. 상기 제2 정전 보호 회로부는 상기 리페어 링의 외부에 형성되고, 정전기를 누설하여 상기 화소부들을 정전기로부터 보호한다. 상기 제2 연장배선은 상기 제2 정전 보호 회로부의 일측으로부터 연장되어 금속층으로 형성된다. 상기 중첩부에서는 상기 제1 연장배선과 상기 제2 연장배선이 서로 교차한다. 상기 어레이 기판은 상기 주변영역에 형성되어 상기 정전기가 상기 표시영역에 유입되는 것을 방지하기 위한 정전 다이오드를 더 포함한다. 상기 중첩부는 상기 제1 연장배선과 상기 제1 연장배선 위에 형성된 채널패턴 및 상기 채널패턴 위에 형성된 상기 제2 연장배선으로 형성된 복수의 캐패시터들을 포함한다. 상기 제2 정전 보호 회로부는 적어도 두 개 이상의 더미 라인을 구비하는 복수 의 박막 트랜지스터들을 포함하며, 제2 정전 보호 회로부의 타측으로부터 연장되어 금속층으로 형성되며, 상기 정전 다이오드와 전기적으로 연결되어 상기 정전기를 누설하는 제3 연장배선을 포함한다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 표시 장치는 제1 기판 및 제2 기판을 포함한다. 상기 제2 기판은 상기 제1 기판과 결합되어 액정층을 수용하고, 복수의 화소부들이 형성된 표시영역과, 상기 표시영역을 둘러싸는 주변영역에 신호라인을 리페어 하기 위한 리페어 링과, 상기 리페어 링의 주변부에 형성되어 상기 리페어 링으로부터 연장되어 상기 화소부들을 정전기로부터 보호하는 제1 정전 보호 회로부와, 상기 제1 정전 보호 회로부로부터 연장되어 금속층으로 형성된 제1 연장배선과, 상기 리페어 링의 외부에 형성되어 정전기를 누설하여 상기 화소부들을 정전기로부터 보호하는 제2 정전 보호 회로부와, 상기 제2 정전 보호 회로부의 일측으로부터 연장되어 금속층으로 형성된 제2 연장배선 및 상기 제1 연장배선과 상기 제2 연장배선이 서로 교차하는 중첩부를 포함한다. 상기 제2 기판은 상기 정전기가 상기 표시영역에 유입되는 것을 방지하는 정전 다이오드를 더 포함한다. 상기 중첩부는 복수의 캐패시터들을 포함한다. 상기 제2 정전 보호 회로부는 적어도 두 개 이상의 더미라인에 복수의 박막 트랜지스터들을 포함하며, 상기 제2 정전 보호 회로부의 타측으로부터 연장되어 금속층으로 형성되어 상기 정전 다이오드와 전기적으로 연결되어 상기 정전기를 누설하는 제3 연장배선을 포함한다.
이러한 어레이 기판 및 이를 구비한 표시 장치에 의하면, 상기 리페어 라인을 통해 유입되는 정전기를 상기 제1 정전 보호 회로부를 통해 분산시키거나, 상기 제2 정전 보호 회로부를 통해 상기 정전 다이오드로 유출시켜 상기 표시영역을 정전기로부터 보호할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 어레이 기판의 평면도이고, 도 2는 도 1의 부분 확대도이다.
도 1 및 도 2를 참조하면, 어레이 기판(100)은 모기판(200) 상에 복수 개 형성된다. 상기 어레이 기판(100)은 표시 영역(DA)과 상기 표시영역(DA)을 둘러싸는 제1, 제2, 제3 및 제4 주변영역(PA1, PA2, PA3, PA4)으로 이루어진다.
상기 표시영역(DA)에는 복수의 게이트 배선(GL)들과, 복수의 소스 배선(DL)들 및 상기 게이트 배선(GL)들과 소스 배선(DL)들에 의해 정의되는 복수의 화소부들이 형성된다. 각 화소부(P)에는 게이트 배선(GL)과 소스 배선(DL)에 연결된 스위칭 소자(TFT)와, 상기 스위칭 소자(TFT)에 연결된 화소 전극(PE)이 형성된다. 도시되지는 않았으나, 상기 화소부(P)에는 스토리지 캐패시터가 형성된다.
또한, 상기 표시영역(DA)의 일 단부에는 정전기로부터 상기 화소부들을 보호하기 위한 더미 화소부(220)가 형성된다. 상기 더미 화소부(220)는 영상이 표시되지 않는 화소부로서, 복수의 화소부들의 일 단부에 형성되어 외부로부터 유입되는 정전기로부터 상기 화소부들을 보호한다.
상기 제1 주변영역(PA1)에는 한 쌍의 리페어 링(210) 및 복수의 패드(231)들로 이루어진 패드부(230)가 형성된다. 상기 한 쌍의 리페어 링(210)은 상기 제1 주 변영역(PA1) 및 상기 제3 및 제4 주변영역(PA3, PA4)에 걸쳐 배선되며, 상기 소스 배선(DL)들과 전기적으로 연결되어 상기 소스 배선(DL)들이 단절되는 경우 정상적인 영상을 표시할 수 있도록 데이터 신호를 전송한다. 한편, 상기 어레이 기판을 제조하는 제조 공정 중에 발생하는 정전기는 주로 상기 리페어 링(210)을 통해 인입된다. 상기 패드부(230)에는 상기 화소부들을 구동하기 위한 구동신호를 출력하는 구동 칩이 실장된다.
상기 제2 주변영역(PA2)에는 정전기 다이오드부(280), 제1 쇼트 포인트(290) 및 제2 쇼트 포인트(291)가 형성된다.
상기 정전기 다이오드부(280)는 상기 소스 배선(DL)들을 통해 상기 정전기가 상기 표시영역(DA)에 유입되는 것을 방지하기 위해 형성되며, 상기 소스 배선(DL)의 일 단부에 연결된 하나 이상의 다이오드들로 이루어져 정전기의 유입을 방지한다.
상기 제1 및 제2 쇼트 포인트(290, 291)는 상기 어레이 기판(200)과 대향하는 대향 기판(미도시)의 공통 전극층과 쇼트되어 공통전압(Vcom)을 상기 대향 기판의 공통 전극층에 전달한다.
상기 제3 주변영역(PA3)에는 상기 한 쌍의 리페어 링(210), 제1 게이트 회로부(211), 제1 정전 보호 회로부(240), 제1 연장배선(241), 제2 연장 배선(261), 중첩부(245), 제2 정전 보호 회로부(260) 및 제3 연장배선(262)이 형성된다.
상기 한 쌍의 리페어 링(210)은 앞에서 언급한 바와 같이 신호라인을 리페어 한다.
상기 제1 게이트 회로부(211)는 상기 게이트 배선(GL)들 중 제1 그룹의 게이트 배선들에 순차적으로 게이트 신호들을 출력한다. 예컨대, 상기 제1 그룹은 홀수 번째 게이트 배선들이다.
상기 제1 정전 보호 회로부(240)는 상기 한 쌍의 리페어 링(210)의 주변부에 형성된다. 상기 제1 정전 보호 회로부(240)는 상기 한 쌍의 리페어 링(210)에 의해 인입된 정전기가 상기 표시 영역(DA)으로 유입되어 표시 에러가 발생하는 것을 방지하기 위해 정전기의 흐름을 분산시키며, 상기 정전기의 흐름을 분산시키기 위해 상기 리페어 링(210)과 전기적으로 연결된다. 구체적으로, 상기 제1 정전 보호 회로부(240)와 상기 리페어 링(210)은 모두 금속층으로 형성되어 있으며, 상기 제1 정전 보호 회로부(240)와 상기 리페어 링(210)의 연결부에는 상기 두 금속층과 두 금속층 사이에 개재된 채널층으로 이루어진 복수의 정전기 캐패시터들이 형성된다. 그리하여, 복수의 정전기 캐패시터들로 정전기가 분산되어 표시 에러의 발생을 줄일 수 있게 된다.
상기 제1 연장배선(241)은 제1 금속층으로 형성되고, 상기 제1 정전 보호 회로부(240)로부터 연장되어 상기 유입된 정전기를 분산시키며, 상기 제2 연장배선(261)과 상기 중첩부(245)에서 전기적으로 연결된다.
상기 제2 연장배선(261)은 제2 금속층으로 형성되고, 상기 제2 정전 보호 회로부(260)로부터 연장되어 상기 제1 연장배선(241)과 상기 중첩부(245)에서 전기적으로 연결된다. 상기 제2 연장배선(261)은 상기 중첩부(245)를 통해 유입된 정전기를 상기 제2 정전 보호 회로부로 연결하는 누설 패스를 형성한다. 도 1 및 도 2에 도시된 제2 연장배선(261)은 2개의 배선(261a, 261b)으로 형성되나, 복수의 배선이 형성될 수 있다.
상기 중첩부(245)는 상기 리페어 라인(210)의 주변부에 형성되고, 상기 제1 정전 보호 회로부(240)에서 연장된 제1 연장배선(241)과 상기 제2 정전 보호 회로부(260)에서 연장된 제2 연장배선(261)이 서로 교차되는 중첩 영역이다. 바람직하게 상기 중첩부(245)에는 제1 금속층으로 형성된 상기 제1 연장배선(241a, 241b, 241c, 241d, 241e, 241f)과, 제2 금속층으로 형성된 상기 제2 연장배선(261a, 261b)을 양단 전극으로 하고, 상기 제1 및 제2 금속층 사이에 개재된 채널층으로 이루어진 복수의 정전기 캐패시터들이 형성된다. 그리하여, 상기 제1 정전 보호 회로부(240)로부터 유입되는 정전기는 상기 중첩부(245)의 정전기 캐패시터들에서 충전된다. 또한, 유입된 정전기 중 충전량을 초과하는 정전기는 제2 연장배선(261)을 통해 제2 정전 보호 회로부(260)로 유입된다. 도 1 및 도 2에서는 제1 연장배선(241)과 제2 연장배선(261)은 총 12개의 중첩 영역을 형성하고 있으나, 상기 중첩 영역은 유입되는 정전기의 양에 따라 다르게 형성할 수 있다.
상기 제2 정전 보호 회로부(260)는 상기 제1 게이트 회로부(211)의 주변부에 형성되어, 상기 제2 연장배선(261)을 통하여 상기 중첩부(245)에서 상기 제1 연장배선(241)과 전기적으로 연결되며, 상기 제3 연장배선(262)을 통하여 상기 정전기 다이오드부(280)와 전기적으로 연결된다. 상기 제2 정전 보호 회로부는 복수의 박막 트랜지스터(TFT)들을 포함하며, 상기 복수의 박막 트랜지스터들은 적어도 두 개 이상의 더미 라인을 형성한다. 상기 제2 정전 보호 회로부(260)는 상기 제1 정전 보호 회로부(240)와 더불어 상기 어레이 기판의 제조 공정 중 발생한 정전기로부터 상기 표시 영역(DA)을 보호하는 역할을 한다. 구체적으로, 상기 정전기는 상기 제1 정전 보호 회로부(240) 및 상기 중첩부(245)로 분산되어 표시 영역(DA)에 유입되는 양이 줄어들 수 있으나, 제1 정전 보호 회로부(240) 및 중첩부(245)의 정전기 캐패시터들의 용량을 초과하는 정전기가 유입되면 문제가 발생한다. 이렇게 초과 유입된 정전기는 제1 정전 보호 회로부(240)로부터 연장된 상기 제1 연장배선(241), 상기 중첩부(245) 및 상기 제2 연장배선(261)을 통해 상기 제2 정전 보호 회로부(260)로 분산되며, 상기 제2 정전 보호 회로부(260)는 유입된 정전기를 제3 연장배선(262)을 통해 상기 정전기 다이오드부(280)로 분산 누설시킨다. 그리하여, 표시 영역(DA)으로 유입되는 정전기의 양을 최소화할 수 있게 된다.
상기 제3 연장배선(262)은 상기 제2 정전 보호 회로부(260)로부터 연장되어 상기 정전기 다이오드부(280)와 전기적으로 연결된다. 구체적으로 상기 제3 연장배선(262)은 금속층으로 형성되지만, 상기 정전기 다이오드부(280)의 일측으로부터 연장된 배선과 다른 재료의 금속층으로 형성되므로, 브릿지 연결(263)을 형성한다.
상기 제4 주변영역(PA4)에는 상기 한 쌍의 리페어 링(210), 제2 게이트 회로부(212), 제1 정전 보호 회로부(250), 제1 연장배선(251), 제2 연장 배선(271), 중첩부(255), 제2 정전 보호 회로부(270) 및 제3 연장배선(272)이 형성된다.
상기 한 쌍의 리페어 링(210)은 앞에서 언급한 바와 같이 신호라인을 리페어 한다.
상기 제2 게이트 회로부(212)는 상기 게이트 배선(GL)들 중 제2 그룹의 게이 트 배선들에 순차적으로 게이트 신호들을 출력한다. 예컨대, 상기 제2 그룹은 짝수 번째 게이트 배선들이다.
상기 제1 정전 보호 회로부(250)는 상기 한 쌍의 리페어 링(210)의 주변부에 형성되어, 상기 리페어 링(210)과 전기적으로 연결되며, 상기 한 쌍의 리페어 링(210)에 의해 인입된 정전기가 상기 표시 영역(DA)으로 유입되어 표시 에러가 발생하는 것을 방지하기 위해 정전기의 흐름을 분산시킨다. 구체적으로, 상기 제1 정전 보호 회로부(250)와 상기 리페어 링(210)은 모두 금속층으로 형성되어 있으며, 상기 제1 정전 보호 회로부(250)와 상기 리페어 링(210)의 연결부에는 상기 두 금속층과 두 금속층 사이에 개재된 채널층으로 이루어진 복수의 정전기 캐패시터들이 형성된다. 그리하여, 복수의 정전기 캐패시터들로 정전기가 분산되어 표시 에러의 발생을 줄일 수 있게 된다.
상기 제1 연장배선(251)은 제1 금속층으로 형성되고, 상기 제1 정전 보호 회로부(250)로부터 연장되어 상기 유입된 정전기를 분산시키며, 상기 제2 연장배선(271)과 상기 중첩부(255)에서 전기적으로 연결된다.
상기 제2 연장배선(271)은 제2 금속층으로 형성되고, 상기 제2 정전 보호 회로부(270)로부터 연장되어 상기 제1 연장배선(251)과 상기 중첩부(255)에서 전기적으로 연결된다. 상기 제2 연장배선(271)은 상기 중첩부(255)를 통해 유입된 정전기를 상기 제2 정전 보호 회로부로 연결하는 누설 패스를 형성한다. 도 1 및 도 2에 도시된 제2 연장배선(271)은 2개의 배선(271a, 271b)으로 형성되나, 복수의 배선이 형성될 수 있다.
상기 중첩부(255)는 상기 리페어 라인(210)의 주변부에 형성되어, 상기 제1 정전 보호 회로부(250)에서 연장된 제1 연장배선(251)과 상기 제2 정전 보호 회로부(270)에서 연장된 제2 연장배선(271)이 서로 교차되는 중첩 영역이다. 바람직하게 상기 중첩부(255)에는 제1 금속층으로 형성된 상기 제1 연장배선(251a, 251b, 251c, 251d, 251e, 251f)과, 제2 금속층으로 형성된 상기 제2 연장배선(271a, 271b)을 양단 전극으로 하고, 상기 제1 및 제2 금속층 사이에 개재된 채널층으로 이루어진 복수의 정전기 캐패시터들이 형성된다. 그리하여, 상기 제1 정전 보호 회로부(250)로부터 유입되는 정전기는 상기 중첩부(255)의 정전기 캐패시터들에서 충전된다. 또한, 유입된 정전기 중 충전량을 초과하는 정전기는 제2 연장배선(271)을 통해 제2 정전 보호 회로부(270)로 유입된다. 도 1 및 도 2에서는 제1 연장배선(251)과 제2 연장배선(271)은 총 12개의 중첩 영역을 형성하고 있으나, 상기 중첩 영역은 유입되는 정전기의 양에 따라 다르게 형성할 수 있다.
상기 제2 정전 보호 회로부(270)는 상기 제2 게이트 회로부(212)의 주변부에 형성되어, 상기 제2 연장배선(271)을 통하여 상기 중첩부(255)에서 상기 제1 연장배선(251)과 전기적으로 연결되며, 상기 제3 연장배선(272)을 통하여 상기 정전기 다이오드부(280)와 전기적으로 연결된다. 상기 제2 정전 보호 회로부는 복수의 박막 트랜지스터(TFT)들을 포함하며, 상기 복수의 박막 트랜지스터들은 적어도 두 개 이상의 더미 라인을 형성한다. 상기 제2 정전 보호 회로부(270)는 상기 제1 정전 보호 회로부(250)와 더불어 상기 어레이 기판의 제조 공정 중 발생한 정전기로부터 상기 표시 영역(DA)을 보호하는 역할을 한다. 구체적으로, 상기 정전기는 상기 제1 정전 보호 회로부(250) 및 상기 중첩부(255)로 분산되어 표시 영역(DA)에 유입되는 양이 줄어들 수 있으나, 제1 정전 보호 회로부(250) 및 중첩부(255)의 정전기 캐패시터들의 용량을 초과하는 정전기가 유입되면 문제가 발생한다. 이렇게 초과 유입된 정전기는 제1 정전 보호 회로부(250)로부터 연장된 상기 제1 연장배선(251), 상기 중첩부(255) 및 상기 제2 연장배선(271)을 통해 상기 제2 정전 보호 회로부(270)로 분산되며, 상기 제2 정전 보호 회로부(270)는 유입된 정전기를 제3 연장배선(272)을 통해 상기 정전기 다이오드부(280)로 분산 누설시킨다. 그리하여, 표시 영역(DA)으로 유입되는 정전기의 양을 최소화할 수 있게 된다.
상기 제3 연장배선(272)은 상기 제2 정전 보호 회로부(270)로부터 연장되어 상기 정전기 다이오드부(280)와 전기적으로 연결된다. 구체적으로 상기 제3 연장배선(272)은 금속층으로 형성되지만, 상기 정전기 다이오드부(280)의 일측으로부터 연장된 배선과 다른 재료의 금속층으로 형성되므로, 브릿지 연결(273)을 형성한다.
도 3은 도 1의 중첩부에 대한 확대도이고, 도 4는 도 3의 I-I'선을 따라 절단한 단면도이다.
도 2 내지 도 4를 참조하면, 상기 중첩부(245)는 적어도 하나 이상의 제2 연장배선들(261a, 261b)를 포함하며, 각각의 제2 연장배선은 적어도 하나 이상의 제1 연장배선들(241a, 241b, 241c, 241d, 241e, 241f)과 적어도 하나 이상의 중첩 영역들(RA1, RA2, RA3, RA4, RA5, RA6)에서 중첩된다. 각 중첩 영역에는 각각 정전기 캐패시터(CSE)가 형성된다.
구체적으로 상기 제1 중첩 영역(RA1)에는 제1 금속층으로 형성되고 상기 제1 정전 보호 회로부(240)로부터 연장된 제1 연장배선(241a)과, 제2 금속층으로 형성되고 상기 제2 정전 보호 회로부(260)로부터 연장된 제2 연장배선(261b)이 서로 교차하여 중첩되며, 정전기 캐패시터(CSE)가 형성된다. 상기 각각의 중첩 영역들(RA1, RA2, RA3, RA4, RA5, RA6)에 형성된 각각의 정전기 캐패시터(CSE)는 상기 각각의 제1 연장배선들(241a, 241b, 241c, 241d, 241e, 241f)이 패터닝 된 각각의 전극 패턴들(242a, 242b, 242c, 242d, 242e, 242f) 위에 형성된 각각의 채널 패턴들(243a, 243b, 243c, 243d, 243e, 243f) 및 상기 각각의 채널 패턴들(243a, 243b, 243c, 243d, 243e, 243f) 위에 형성된 상기 제2 연장배선(261b)에 의해 정의된다. 이 때, 상기 제1 금속층은 게이트 금속층이며, 상기 제2 금속층은 소스 금속층이다.
도 4를 참조하면, 상기 어레이 기판(200)은 제3 주변영역(PA3)에 형성되어 베이스 기판(201)을 포함하는 중첩부(245)를 포함한다.
상기 게이트 금속층으로 상기 제3 주변영역(PA3)에는 제1 연장배선들(241a, 241b, 241c, 241d, 241e, 241f)이 형성된다. 상기 제1 연장배선들 각각은 상기 중첩부(245)에 대응하여 복수의 전극 패턴들(242a, 242b, 242c, 242d, 242e, 242f)로 패터닝 된다. 상기 복수의 전극 패턴들 위에는 상기 게이트 절연층(202)이 형성된다.
이어, 상기 게이트 금속층이 형성된 베이스 기판(201) 위에 게이트 절연층(202)을 형성하고, 상기 게이트 절연층(202) 위에 채널층을 형성한다. 상기 채널층은 비정질 실리콘층으로 형성된 활성층들(243a-1, 243b-1, 243c-1, 243d-1, 243e-1, 243f-1)과 불순물이 고농도로 도핑된 n+비정질 실리콘층으로 형성된 저항성 접촉층들(243a-2, 243b-2, 243c-2, 243d-2, 243e-2, 243f-2)을 포함한다.
상기 채널층은 패터닝되어, 상기 제3 주변영역(PA3)에 상기 전극 패턴들(242a, 242b, 242c, 242d, 242e, 242f) 위에 채널 패턴들(243a, 243b, 243c, 243d, 243e, 243f)을 형성한다.
상기 채널 패턴들(243a, 243b, 243c, 243d, 243e, 243f)이 형성된 베이스 기판(201) 위에 제2 금속층인 소스 금속층으로 상기 제2 연장배선(261b)을 형성한다.
결과적으로, 상기 제3 주변영역(PA)에는 제1 연장배선들(241a, 241b, 241c, 241d, 241e, 241f) 상에 형성된 전극 패턴들(242a, 242b, 242c, 242d, 242e, 242f)과 채널 패턴들(243a, 243b, 243c, 243d, 243e, 243f) 및 제2 연장배선(261b)에 의해 복수의 정전기 캐패시터(CSE)들이 형성된다. 이 후, 상기 베이스 기판(201) 위에는 보호 절연막(203)이 형성된다.
상기 중첩부(245)에 형성된 복수의 정전기 캐패시터(CSE)들은 상기 제1 정전 보호 회로부(240)로부터 정전기를 유입시키고 필요한 경우 제2 정전 보호 회로부(260)로 정전기를 누설시켜 상기 표시영역(DA)의 화소부(P)를 보호한다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다.
도 1 및 도 5를 참조하면, 상기 표시 장치는 표시 패널과 상기 표시 패널을 구동하는 구동 장치를 포함한다.
상기 표시 패널은 도 1에 도시된 어레이 기판(200)과, 상기 어레이 기판(200)에 대향하는 대향 기판(300)과, 상기 기판들(200, 300) 사이에 개재된 액정 층(미도시)을 포함한다. 상기 표시 패널은 복수의 화소부(P)들이 형성된 표시영역(DA)과 상기 표시영역(DA)을 둘러싸는 제1, 제2, 제3 및 제4 주변영역(PA1, PA2, PA3 및 PA4)으로 이루어진다. 각 화소부(P)는 스위칭 소자(TFT), 상기 스위칭 소자(TFT)와 연결된 액정 캐패시터(CLC) 및 상기 액정 캐패시터(CLC)와 전기적으로 연결된 스토리지 캐패시터(CST)를 포함한다.
상기 제1 주변영역(PA1)에는 구동 칩(410)이 실장된다. 상기 제2 주변영역(PA2)에는 정전기 다이오드부(280), 제1 쇼트 포인트(290) 및 제2 쇼트 포인트(291)가 형성된다. 상기 제3 주변영역(PA3)에는 상기 한 쌍의 리페어 링(210), 제1 게이트 회로부(211), 제1 정전 보호 회로부(240), 제1 연장배선(241), 제2 연장 배선(261), 중첩부(245), 제2 정전 보호 회로부(260) 및 제3 연장배선(262)이 형성된다. 상기 제4 주변영역(PA4)에는 상기 한 쌍의 리페어 링(210), 제2 게이트 회로부(212), 제1 정전 보호 회로부(250), 제1 연장배선(251), 제2 연장 배선(271), 중첩부(255), 제2 정전 보호 회로부(270) 및 제3 연장배선(272)이 형성된다.
상기 중첩부(245, 255)는 상기 제1 연장배선(241, 251)과 상기 제2 연장배선(261, 271)이 교차하는 영역이다. 바람직하게는 상기 중첩부(245, 255)에는 복수의 정전기 캐패시터(CSE)들이 형성된다. 상기 복수의 정전기 캐패시터(CSE)들은 상기 제1 정전 보호 회로부(240)로부터 정전기를 유입시키고 필요한 경우 제2 정전 보호 회로부(260)로 정전기를 누설시켜 상기 표시영역(DA)의 화소부(P)를 보호한다.
상기 구동 장치는 상기 어레이 기판(200)의 제1 주변영역(PA1)에 실장된 구동 칩(410)과, 상기 구동 칩(410)과 외부 장치를 전기적으로 연결하는 연성인쇄회로기판(450)을 포함한다. 또한, 상기 구동 장치는 상기 구동 칩(410)으로부터 제공된 구동신호에 의해 구동하는 상기 제1 및 제2 게이트 회로부(211, 212)를 포함한다.
이상의 실시예들에서는 바람직한 실시예로서, 제3 및 제4 주변영역에 형성된 게이트 회로부들, 배선들, 정전 보호 회로부들, 연장 배선들 및 중첩부들이 서로 대칭인 어레이 기판을 예로 하였으나, 제3 주변영역에만 게이트 회로부, 배선들, 정전 보호 회로부들, 연장 배선들 및 중첩부를 형성할 수도 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 표시영역의 주변부에 형성된 리페어 링을 포함하는 어레이 기판에서, 상기 리페어 링의 주변에 제1 정전 보호 회로부, 제2 정전 보호 회로부, 제1 및 제2 정전 보호 회로부에서 연장된 복수의 연장 배선을 형성함으로써, 상기 리페어 링을 통해 유입된 정전기를 표시영역으로 누설시키지 않고 제1 정전 보호 회로부 및 제2 정전 보호 회로부를 통하여 정전 다이오드로 누설되도록 하여, 상기 정전기가 표시영역으로 유입되는 것을 차단하여 화소부의 손상을 방지한다.
또한, 상기 제1 및 제2 정전 보호 회로부의 각각에서 연장된 제1 및 제2 연장배선들은 중첩부에서 복수의 캐패시터를 형성하여 정전기를 제2 정전 보호 회로부로 유입될 수 있도록 한다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (14)

  1. 복수의 화소부들이 형성된 표시영역과 상기 표시영역을 둘러싸는 주변영역으로 이루어진 베이스 기판;
    상기 주변영역에 형성되어, 신호라인을 리페어하기 위한 리페어 링;
    상기 리페어 링의 주변부에 형성되고, 상기 리페어 링으로부터 연장되어 상기 화소부들을 정전기로부터 보호하는 제1 정전 보호 회로부;
    상기 제1 정전 보호 회로부로부터 연장되어 금속층으로 형성된 제1 연장배선;
    상기 리페어 링의 외부에 형성되고, 정전기를 누설하여 상기 화소부들을 정전기로부터 보호하는 제2 정전 보호 회로부;
    상기 제2 정전 보호 회로부의 일측으로부터 연장되어 금속층으로 형성된 제2 연장배선; 및
    상기 제1 연장배선과 상기 제2 연장배선이 서로 교차하는 중첩부를 포함하는 어레이 기판.
  2. 제1항에 있어서, 상기 중첩부는 복수의 캐패시터들을 포함하는 것을 특징으로 하는 어레이 기판.
  3. 제2항에 있어서, 상기 캐패시터들은 상기 제1 연장배선과 상기 제1 연장배선 위에 형성된 채널패턴 및 상기 채널패턴 위에 형성된 상기 제2 연장배선으로 형성된 것을 특징으로 하는 어레이 기판.
  4. 제1항에 있어서, 상기 주변영역에 형성되어 상기 정전기가 상기 표시영역에 유입되는 것을 방지하는 정전 다이오드를 더 포함하는 것을 특징으로 하는 어레이 기판.
  5. 제1항에 있어서, 상기 제2 정전 보호 회로부는 복수의 박막 트랜지스터들이 형성된 것을 특징으로 하는 어레이 기판.
  6. 제5항에 있어서, 상기 제2 정전 보호 회로부는 적어도 두 개 이상의 더미 라인을 구비하는 것을 특징으로 하는 어레이 기판.
  7. 제1항에 있어서, 상기 제2 정전 보호 회로부의 타측으로부터 연장되어 금속층으로 형성된 제3 연장배선을 포함하는 것을 특징으로 하는 어레이 기판.
  8. 제7항에 있어서, 상기 제3 연장배선은 상기 정전 다이오드와 전기적으로 연결되어 상기 정전기를 누설하는 것을 특징으로 하는 어레이 기판.
  9. 제1 기판; 및
    상기 제1 기판과 결합되어 액정층을 수용하고, 복수의 화소부들이 형성된 표시영역과, 상기 표시영역을 둘러싸는 주변영역에 신호라인을 리페어 하기 위한 리페어 링과, 상기 리페어 링의 주변부에 형성되어 상기 리페어 링으로부터 연장되어 상기 화소부들을 정전기로부터 보호하는 제1 정전 보호 회로부와, 상기 제1 정전 보호 회로부로부터 연장되어 금속층으로 형성된 제1 연장배선과, 상기 리페어 링의 외부에 형성되어 정전기를 누설하여 상기 화소부들을 정전기로부터 보호하는 제2 정전 보호 회로부와, 상기 제2 정전 보호 회로부의 일측으로부터 연장되어 금속층으로 형성된 제2 연장배선 및 상기 제1 연장배선과 상기 제2 연장배선이 서로 교차하는 중첩부가 형성된 제2 기판을 포함하는 표시 장치
  10. 제9항에 있어서, 상기 중첩부에는 복수의 캐패시터들이 형성된 것을 특징으로 하는 표시 장치.
  11. 제9항에 있어서, 상기 제2 기판에 형성되어 상기 정전기가 상기 표시영역에 유입되는 것을 방지하는 정전 다이오드를 더 포함하는 것을 특징으로 하는 표시 장치.
  12. 제9항에 있어서, 상기 제2 정전 보호 회로부는 적어도 두 개 이상의 더미라인에 복수의 박막 트랜지스터들이 형성된 것을 특징으로 하는 표시 장치.
  13. 제9항에 있어서, 상기 제2 정전 보호 회로부는 타측으로부터 연장되어 금속층으로 형성된 제3 연장배선을 포함하는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 제3 연장배선은 상기 정전 다이오드와 전기적으로 연결되어 상기 정전기를 누설하는 것을 특징으로 하는 표시 장치.
KR1020060057384A 2006-06-26 2006-06-26 어레이 기판 및 이를 구비한 표시 장치 KR20080000097A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060057384A KR20080000097A (ko) 2006-06-26 2006-06-26 어레이 기판 및 이를 구비한 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060057384A KR20080000097A (ko) 2006-06-26 2006-06-26 어레이 기판 및 이를 구비한 표시 장치

Publications (1)

Publication Number Publication Date
KR20080000097A true KR20080000097A (ko) 2008-01-02

Family

ID=39212459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060057384A KR20080000097A (ko) 2006-06-26 2006-06-26 어레이 기판 및 이를 구비한 표시 장치

Country Status (1)

Country Link
KR (1) KR20080000097A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100105935A (ko) * 2009-03-23 2010-10-01 삼성전자주식회사 정전기 방지 패턴을 가지는 표시 패널
KR20110045119A (ko) * 2009-10-26 2011-05-04 삼성전자주식회사 표시 장치용 모기판 및 이의 제조 방법
US10361223B2 (en) 2014-03-24 2019-07-23 Samsung Display Co., Ltd. Display device
USRE49484E1 (en) 2013-05-22 2023-04-04 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of repairing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100105935A (ko) * 2009-03-23 2010-10-01 삼성전자주식회사 정전기 방지 패턴을 가지는 표시 패널
KR20110045119A (ko) * 2009-10-26 2011-05-04 삼성전자주식회사 표시 장치용 모기판 및 이의 제조 방법
USRE49484E1 (en) 2013-05-22 2023-04-04 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of repairing the same
US10361223B2 (en) 2014-03-24 2019-07-23 Samsung Display Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
KR101229881B1 (ko) 어레이 기판 및 이를 구비한 표시 장치
US10989952B2 (en) Display device
KR102145390B1 (ko) 정전기 방전 회로를 포함하는 표시 장치
US8400575B1 (en) Pixel array substrate
US9171866B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
US20060289939A1 (en) Array substrate and display device having the same
KR102381850B1 (ko) 표시장치
US20090310051A1 (en) Array substrate for liquid crystal display device
KR20070119344A (ko) 액정표시장치용 어레이 기판
JP2010122675A (ja) 表示基板及びこれを備える表示装置
JPWO2011067963A1 (ja) 液晶表示装置
KR20130063886A (ko) 액정 표시장치 및 그 제조방법
KR20080020168A (ko) 어레이 기판 및 이를 갖는 표시패널
JP6518117B2 (ja) 表示装置
KR20080000097A (ko) 어레이 기판 및 이를 구비한 표시 장치
KR20070120266A (ko) 표시 기판 및 이를 포함하는 표시 장치
KR101427135B1 (ko) 씨오지 타입 액정표시장치용 어레이 기판
KR101784445B1 (ko) 액정표시장치용 어레이 기판
JP2008216997A (ja) 液晶表示装置
CN113204145A (zh) 显示基板、显示装置
KR20070016602A (ko) 표시 장치
KR20160043205A (ko) 액정표시장치
KR101241759B1 (ko) 어레이 기판 및 이를 구비한 표시 장치
CN215895192U (zh) 显示基板、显示装置
CN114994993B (zh) 阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination