KR20100105935A

KR20100105935A - 정전기 방지 패턴을 가지는 표시 패널

Info

Publication number: KR20100105935A
Application number: KR1020090024299A
Authority: KR
Inventors: 김유진; 김범준; 김성만
Original assignee: 삼성전자주식회사
Priority date: 2009-03-23
Filing date: 2009-03-23
Publication date: 2010-10-01
Also published as: US20100238368A1; KR101579853B1; US8525945B2

Abstract

표시 패널은 하부 기판, 상부 기판 및 이들 사이에 개재된 액정층을 포함한다. 상기 하부 기판은 화소가 형성된 표시영역과 상기 표시영역을 둘러싸고 있는 주변영역으로 정의되며, 상기 화소와 전기적으로 연결되는 신호 라인과 상기 제1 주변영역에 형성되어 정전기 해소 경로를 제공하는 정전기 제어 패턴과 상기 표시영역과 상기 정전기 제어 패턴의 사이에 형성되어 상기 신호 라인과 오버랩된 수리 라인을 포함한다. 따라서 이격거리가 좁아짐에 따라 발생할 수 있는 정전기로 인한 손상이 방지된다.

정전기 방지 패턴, 수리 라인, 테스트 라인

Description

정전기 방지 패턴을 가지는 표시 패널{DISPLAY PANEL}

본 발명은 표시 패널에 관한 것이다. 보다 상세하게는 정전기 방지 패턴이 형성된 표시 패널에 관한 것이다.

액정표시패널은 평판 패널 디스플레이 중의 하나로 화소들이 형성된 어레이 기판, 상기 어레이 기판과 마주보는 대향 기판과 상기 어레이 기판과 대향 기판 사이에 개재된 액정층을 포함한다.

상기 액정표시패널의 제조공정 중에는 상기 액정표시패널들의 화소가 정상 동작 여부를 확인하기 위해서 여러 가지 테스트를 수행한다.

상기 테스트를 위해 상기 액정표시패널 영역의 주변에는 여러 가지 배선들이 형성된다. 예를 들어, 화소의 수리를 위한 수리 라인, 신호 인가을 위한 패드들 상기 패드들과 상기 액정표시패널 영역에 형성된 소자를 연결하는 회로 배선들 및 상기 액정표시패널 영역 및 회로 배선들을 포위하는 정전기 방지 라인 등이 형성될 수 있다.

한편, 노트북 모니터 등 고효율제품의 경우 이격거리가좁아짐에 따라, 제조공정진행 시정전기가상기 표시패널 영역으로 유입되는경우가있는데 이러한 정전기 는 화소의 라인 불량을 유발하는 문제점이 있다.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하는 것으로, 본 발명의 실시예들은 정전기의 흐름의 제어 및 정전기를 감쇄시켜 정전기로 인한 손상을 방지하는 표시 패널을 제공한다.

상기한 본 발명의 기술적 과제를 해결하기 위하여, 본 발명의 일 특징에 따른 표시 패널은 하부 기판, 상기 하부 기판과 마주보는 상부 기판 및 이들 사이에 개재된 액정을 포함한다. 상기 하부 기판은 화소가 형성된 표시영역과 표시영역을 둘러싸고 있는 주변영역으로 정의된다. 상기 하부 기판은 상기 화소와 전기적으로 연결되는 신호 라인, 정전기 제어 패턴 및 수리 라인을 포함한다. 상기 정전기 제어 패턴은 상기 표시영역에 접하는 제1 주변영역에 형성되며 상기 제1 주변영역으로 연장된 상기 신호 라인의 단부와 연관되어 정전기 해소 경로를 제공한다. 상기 수리 라인은 상기 표시영역과 상기 정전기 제어 패턴의 사이에 형성되어 상기 신호 라인과 오버랩 된다.

실시예에서, 상기 하부 기판은 게이트 구동부, 제1 패드, 제2 패드 및 제3 패드를 더 포함할 수 있다. 상기 게이트 구동부는 상기 표시영역 옆의 제2 주변영역으로 연장된 상기 수리 라인 및 상기 표시영역의 사이에 형성되며, 상기 화소에 게이트 신호를 제공한다. 상기 제1 패드에는 상기 게이트 신호의 생성을 위한 게이 트 구동신호가 인가된다. 상기 제2 패드에는 상기 화소에 전달되는 데이터 신호가 인가된다. 상기 제3 패드에는 상기 신호 라인에 전달되는 공통 신호가 인가된다. 상기 정전기 제어 패턴은 상기 제1 주변영역에서 제1 벌집형 패턴으로 형성되고, 상기 수리 라인을 따라 상기 제2 주변영역으로 라인 형태로 연장될 수 있다.

상기한 표시 패널에 의하면, 액정 표시 패널의 제조 공정 중 발생하는 정전기로 인해 화소나 배선이 손상되는 것을 방지할 수 있다. 따라서 액정 표시 패널의 수율이 향상된다.

이하, 첨부한 도면들을 참조하여 본 발명의 예시적인 실시예들을 상세히 설명한다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

또한, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

도 1은 실시예 1에 따른 패널(101)의 평면도이다. 도 2는 도 1에 도시된 제1 영역(B1)의 확대도이다.

도 1 및 도 2를 참조하면, 본 실시예에 따른 패널(101)은 하부 기판(100)과, 상기 하부 기판(100)과 대향하는 상부 기판(200)과, 상기 하부 기판(100)과 상기 상부 기판(200)의 사이에 개재된 액정층을 포함한다.

상기 하부 기판에는 표시영역(AT01)이 형성된다. 상기 표시영역(AT01)은 가로 방향(D2)으로 더 긴 직사각 형상을 갖는다. 상기 표시영역(AT01)에는 대략 상기 가로 방향(D2)으로 게이트 라인들이 형성되며, 상기 게이트 라인과 교차하며 상기 세로 방향(D1)으로 연장된 데이터 라인(113)들이 형성되어 있다.

상기 하부 기판은 상기 표시영역(AT01)을 포위하는 주변영역을 형성한다. 상기 주변영역은 상기 표시영역(AT01)의 상측변에 접하는 제1 주변영역, 상기 표시영역(AT01)의 좌측변에 접하는 제2 주변영역, 상기 표시영역(AT01)의 하측변에 접하는 제3 주변영역과 상기 표시영역(AT01)의 우측변에 접하는 제4 주변영역으로 이루어진다. 상기 하부 기판은 화소, 신호 라인(31, 33), 정전기 제어 패턴(70), 수리 라인(50), 정전기 방지 라인(90)을 포함한다.

상기 상부 기판(200)은 상기 화소 전극과 마주보는 공통전극을 포함할 수 있다.

도 3은 도 2에 도시된 제2 영역(B2)의 확대도이다.

도 2 및 도 3을 참조하면, 상기 화소는 상기 게이트 라인(111) 및 상기 데이터 라인(113)에 연결되는 스위칭 소자(120) 및 상기 스위칭 소자(120)에 연결된 화소 전극을 포함할 수 있다.

상기 신호 라인(31, 33)은 상기 화소 전극과 유지용량을 형성한다. 상기 신호 라인(31, 33)은 도 2에 도시된 것과 같이 상기 제1 주변영역으로 연장되어 있다.

상기 게이트 라인(111)은 상기 스위칭 소자(120)의 게이트 전극에 연결된다. 상기 게이트 라인(111)은 상기 제2 주변영역으로 연장되어 있다.

상기 하부 기판(100)은 게이트 구동부(105)를 포함할 수 있다. 상기 게이트 구동부(105)는 상기 하부 기판(100) 상에 직접 집적되어 형성될 수 있다. 상기 게이트 구동부(105)는 외부로부터 전달된 게이트 구동신호에 의해 상기 게이트 전극에 게이트 신호를 인가한다. 상기 게이트 구동부(105)는 상기 제2 주변영역에 형성되며 상기 게이트 라인(111)에 연결되어 있다.

상기 데이터 라인(113)은 상기 스위칭 소자(120)의 소스전극에 연결된다. 일실시예에서, 상기 데이터 라인(113)은 상기 제3 주변영역으로 연장되어 있다. 상기 게이트 전극이 턴온되면 외부로부터 상기 소스전극에 전달된 데이터 신호가 드레인 전극에 연결된 상기 화소 전극에 인가된다. 상기 데이터 신호는 상기 신호 라인(31, 33)과 상기 화소 전극 사이에 형성된 유지용량에 의해 한 프레임 동안 일정하게 유지될 수 있다.

도 4는 도 3에 도시된 패널(101)을 I-I' 선을 따라 절단한 단면도이다.

도 3 및 도 4를 참조하면, 상기 스위칭 소자(120)는 게이트 절연막(121) 및 반도체 패턴(131)을 포함한다. 상기 게이트 절연막(121)은 상기 게이트 라인(111)이 형성된 하부 베이스 기판(110) 상에 형성되어 있다. 상기 반도체 패턴(131)은 상기 게이트 전극(112)에 대응하는 상기 게이트 절연막(121) 상에 섬 형태로 형성되어 있다. 상기 소스 전극(141) 및 상기 드레인 전극(143)은 상기 반도체 패턴(131) 상에 서로 마주보게 형성되어 있다.

상기 하부 기판(100)은 패시배이션막(151), 유기 절연막(153) 및 제1 배향막(171)을 더 포함할 수 있다. 상기 패시배이션막(151)은 상기 스위칭 소자(120) 위에 형성되어 있다. 상기 유기 절연막(153)은 상기 패시배이션막(151) 위에 형성되어 있다.

상기 화소 전극(161)은 상기 유기 절연막(153) 위에 화소 영역에 대응하여 형성되어 있다. 상기 제1 배향막(171)은 상기 화소 전극(161) 위에 형성되어 있다.

상기 상부 기판(200)은 상부 베이스 기판(210), 상기 스위칭 소자(120)와 상기 신호 라인(31, 33)을 가리는 광차단 패턴(221), 상기 화소 전극(161)에 대응하여 형성된 칼라필터(231), 상기 칼라필터(231)를 덮는 오버 코팅층(241), 상기 오버 코팅층(241) 위에 형성된 상기 공통 전극(251) 및 상기 공통 전극(251) 위에 형성된 제2 배향막(261)을 포함할 수 있다. 상기 칼라필터(231)는 상기 하부 기판(100)에 형성될 수도 있다.

상기 액정층(180)은 상기 제1 배향막(171)과 상기 제2 배향막(261)의 사이에 개재된다. 본 실시예에서, 시야각을 향상시키기 위해 상기 표시 패널에는 시야각 향상 기술이 적용될 수 있다. 예를 들어, 상기 표시 패널을 사용하여 제조된 표시패널의 시야각을 향상시키기 위해, 상기 화소 영역을 액정(181)의 배향 방향이 서로 다른 복수의 도메인들로 분할하는 기술이 사용될 수 있다.

복수의 도메인을 얻기 위해 상기 화소 전극(161)에 도메인 별로 방향이 다른 미세한 마이크로 슬릿이 형성되어 있을 수 있다. 또한, 액정층(180)은 PVA 모드로 구동될 수 있고, 이를 위해 상기 화소 전극(161) 및 공통 전극(251)에 슬릿 패턴이 형성될 수 있다.

도 5는 도 2에 도시된 제3 영역(B3)의 확대도이다.

도 2 및 도 5를 참조하면, 상기 수리 라인(50)은 상기 표시영역(AT01)에 인접하여 상기 표시영역(AT01)의 변들을 따라 상기 제1 주변영역, 상기 제2 주변영역 및 상기 제4 주변영역에 형성된다. 상기 수리 라인(50)은 2개의 독립 배선들을 포함할 수 있다. 상기 수리 라인(50)은 상기 제2 주변영역에서 상기 게이트 구동부(105)보다 외곽에 형성되어 있다. 상기 수리 라인(50)은 상기 데이터 라인(113) 불량을 수리하는 데 사용될 수 있다. 예를 들어, 상기 데이터 라인(113)이 오픈 되는 등의 불량이 발생한 경우, 상기 수리 라인(50)은 오픈된 데이터 라인(113)의 단부에 연결되어 화소에 필요한 데이터 신호를 인가한다.

상기 정전기 제어 패턴(70)은 상기 수리 라인(50)을 따라 상기 수리 라인(50)보다 외곽에 형성된다. 본 실시예에서 상기 정전기 제어 패턴(70)은 상기 제1 주변영역 및 상기 제2 주변영역에 형성되어 있다. 또한, 상기 정전기 제어 패턴(70)은 상기 제4 주변영역으로 연장될 수 있다. 상기 정전기 제어 패턴(70)은 상기 제1 주변영역에서 제1 벌집형 패턴(73)으로 형성되고, 상기 제2 주변영역에서 상기 수리 라인(50)을 따라 라인형으로 형성되어 있다.

도 6은 도 5에 도시된 제4 영역(B4)의 확대도이다.

도 5 및 도 6을 참조하면, 상기 정전기 제어 패턴(70)은 상기 게이트 라인(111)과 동일한 층 및 동일한 재질로 형성될 수 있다. 상기 신호 라인(31, 33)은 상기 표시영역(AT01)에서 상기 게이트 라인(111)과 동일한 층에 형성될 수 있다. 상기 하부 기판(100)은 상기 주변영역에서 상기 수리 라인(50) 및 상기 정전기 제어 라인 위에 형성된 절연층을 더 포함할 수 있다. 또한, 상기 정전기 제어 패턴(70)은 상기 데이터 라인(113)과 동일한 층 및 동일한 재질로 형성될 수도 있다.

상기 신호 라인(31, 33)은 상기 제1 주변영역으로 연장되어 상기 절연층 위에 형성된다. 상기 신호 라인(31, 33)의 단부는 상기 수리 라인(50) 및 상기 정전기 제어 패턴(70)과 오버랩된다. 본 실시예에서 상기 신호 라인(31, 33)의 상기 단부는 제2 벌집형 패턴(35)으로 형성되어 있다. 따라서 상기 제1 벌집형 패턴(73)과 상기 제2 벌집형 패턴(35)은 서로 오버랩되어 있다.

본 실시예에서 상기 정전기 제어 패턴(70)은 상기 수리 라인(50)에 유입된 정전기의 확산 경로를 제공하여 해소시키며, 상기 정전기 제어 패턴(70) 이외의 상기 데이터 라인(113)과 같은 도전체로 정전기가 유입되는 것을 방지한다.

정전기는 상기 제1 벌집형 패턴(73)을 따라 확산되며 전기적 에너지가 소모되어 에너지 레벨이 낮아질 수 있다. 또한, 과도한 정전기가 발생되면, 상기 수리 라인(50) 및 상기 제1 벌집형 패턴(73)으로부터 상기 제2 벌집형 패턴(35)으로 상기 티크(ticks)가 발생하여 정전기가 상기 신호 라인(31, 33)으로 확산될 수 있다. 상기 신호 라인(31, 33)은 상기 표시영역(AT01)에 충분한 면적으로 형성되어 있어서 상기 정전기를 해소할 수 있다. 따라서 상기 정전기 또는 임의의 전기적 충격으로 인해 상기 데이터 라인(113) 또는 상기 화소가 손상되는 것이 방지된다.

다시, 도 2 및 도 3을 참조하면, 상기 하부 기판(100)은 제1 테스트 라인(20), 제2 테스트 라인(10) 및 제3 테스트 라인(30)을 더 포함할 수 있다. 상기 제1 테스트 라인(20)은 시작전압패드(Stvp, 21), 제1 클럭 신호(Ckv, 23), 제2 클럭 신호(Ck, 25)와 접지전압(Vss, 27)을 포함하는 제1 패드로 이루어지고, 제2 테스트라인(10)은 2D(11, 13)로 이루어지는 제2 패드로 이루어진다. 제3 테스트 라인(30)은 공통전압(Vcst, 30)을 인가하는 제3 패드로 이루어진다.

상기 패널(101)을 절단하여 표시패널을 제조하기 전이나 후에 상기 화소 등에 대한 테스트를 실시할 수 있다. 상기 제1 내지 제3 패드는 상기 테스트를 위한 신호들을 상기 화소 및 상기 신호 라인(31, 33)에 인가하는 데 사용된다. 예를 들어, 프루브(probe)를 상기 제1 내지 제3 패드에 접촉시켜 필요한 신호를 인가할 수 있다.

상기 제1, 제2, 제3 패드는 상기 제2 주변영역에서 상기 정전기 방지 라인(90)과 라인 형상의 상기 정전기 제어 패턴(70) 사이에 배치되어 있다. 본 실시예에서 상측으로부터 하측으로 상기 제2 패드(11, 13), 상기 제3 패드(30) 및 상기 제1 패드(21, 23, 25, 27)가 형성되어 있다.

상기 제1 테스트 라인(20)은, 도 2에 도시된 것과 같이, 상기 제1 패드(21, 23, 25, 27)와 상기 게이트 구동부(105)를 연결한다. 외부로부터 상기 제1 패드(21, 23, 25, 27)에 게이트 구동신호가 인가되면 상기 게이트 구동부(105)는 상기 게이트 신호를 상기 게이트 라인(111)에 출력할 수 있다.

상기 제2 테스트 라인(10)은 상기 2개의 제2 패드(11, 13)로부터 각각 상기 제3 주변영역으로 연장되어 있다. 상기 제2 테스트 라인(10)은 상기 제1 테스트 라인(20)보다 외곽에 배치되며, 이웃한 표시영역(AT01)의 제1 주변영역에 형성된 다 른 정전기 제어 패턴(70)에 매우 근접하게 배치된다.

상기 하부 기판(100)은, 도 3에 도시된 것과 같이, 데이터 쇼팅 다이오드(134) 및 데이터 보호 다이오드(138)를 더 포함할 수 있다. 상기 데이터 라인(113)들은 각기 상기 데이터 쇼팅 다이오드(134)에 의해 상기 제2 테스트 라인(10)에 전기적으로 병렬 연결되어 있다. 따라서 상기 제2 테스트 라인(10)에 테스트 신호, 예를 들어, 상기 데이터 신호가 인가되면, 상기 데이터 신호는 상기 데이터 쇼팅 다이오드(134)에 의해 상기 데이터 라인(113)을 통해 상기 소스 전극에 인가될 수 있다. 상기 제2 테스트 라인(10)에 인가된 상기 데이터 신호는 각 데이터 라인(113)에 연결된 데이터 쇼팅 다이오드(134)에 동시에 동일하게 인가되므로, 복수의 데이터 라인(113)들에 동시에 동일한 데이터 신호가 인가될 수 있다.

한편, 외부로부터 정전기가 상기 데이터 라인(113)에 입력되면 상기 정전기는 상기 데이터 보호 다이오드(138)에 의해 상기 데이터 쇼팅 라인(118)에 인가된다. 따라서 상기 정전기는 상기 데이터 쇼팅 라인(118)에 의해 복수의 상기 데이터 라인(113)으로 분산된다. 그 결과 상기 데이터 라인(113) 및 상기 화소가 손상되는 것이 방지된다.

상기 제3 패드(30)에는 공통신호가 인가된다. 상기 공통신호는 상기 상부 기판의 상기 공통전극에 인가되는 공통 전압과 동일한 신호일 수 있다. 상기 제3 테스트 라인(30)은 상기 제3 패드(30)로부터 상기 제1 테스트 라인(20) 및 상기 제2 테스트 라인(10) 사이로 연장되며, 상기 게이트 구동부(105)의 하측 인근에서 절곡되어 신호 라인(31, 33)에 연결된다.

본 실시예에서, 외부로부터 유입되는 정전기는 상기 정전기 방지 라인(90)에 의해 1차적으로 해소되며, 상기 정전기 방지 라인(90)을 경유하여 내측으로 유입되는 정전기는 상기 주변영역에서 최외각에 배치된 상기 제2 테스트 라인(10) 및 상기 수리 라인(50)을 따라 확산될 수 있다. 전술한 것과 같이 상기 3 주변영역으로 연장된 상기 제2 테스트 라인(10)은 이웃한 표시영역(AT01)의 제1 주변영역에 형성된 정전기 제어 패턴(70)과 인접한다. 따라서 상기 제2 테스트 라인(10)을 따라 확산되는 정전기는 상기 정전기 제어 패턴(70)의 상기 제2 벌집형 패턴(35)으로 유입될 수 있다. 상기 수리 라인(50) 및 상기 제2 테스트 라인(10)을 따라 전달된 정전기는 상기 제1 벌집형 패턴(73)에서 일부가 해소되며, 일부가 전술한 것과 같이 상기 신호 라인(31, 33)의 상기 제2 벌집형 패턴(35)을 통해 상기 표시영역(AT01) 전체의 신호 라인(31, 33)으로 확산되어 해소될 수 있다.

정전기로 인한 손상을 방지하기 위해 상기 정전기가 상기 신호 라인(31, 33)으로 유입되기 전에 상기 정전기의 전위 레벨을 감소시키는 것이 바람직하다. 이를 위해 본 실시예에서, 도 5에 도시된 것과 같이, 상기 하부 기판(100)은 제2 다이오드(71), 제3 다이오드(53) 및 제5 다이오드(51)를 더 포함할 수 있다.

상기 제2 다이오드(71)는 입력단 및 출력단이 각각 상기 수리 라인(50)및 상기 제1 벌집형 패턴(73)에 연결되어 있다. 상기 제3 다이오드(53)는 입력단 및 출력단이 각각 상기 수리 라인(50) 및 상기 신호 라인(31, 33)의 단부에 연결되어 있다. 따라서 상기 제2 다이오드(71)의 방향성으로 인해 상기 수리 라인(50)으로부터 상기 제1 벌집형 패턴(73)으로 정전기가 흐르며, 상기 수리 라인(50)으로부터 상기 표시영역(AT01)으로 직접 정전기가 유입되는 것이 방지된다. 또한 상기 제3 다이오드(53)의 방향성으로 인해 상기 수리 라인(50)으로부터 상기 신호 라인(31, 33)으로 정전기가 흐르며, 주변의 다른 회로 배선으로 정전기가 튀는 것이 방지된다.

상기 제5 다이오드(51)는 입력단 및 출력단이 모두 상기 수리 라인(50)에 연결되어 있다. 따라서 상기 수리 라인(50)에 흐르는 정전기도 방향성을 갖고 주변부로 유출되는 것이 억제된다.

테스트는 상기 표시영역(AT01)및 일부의 주변영역을 포함하도록 상기 패널(101)을 절단하기 전에 또는 절단 후에도 진행할 수 있다. 절단 후의 상기 주변영역은 상기 제1 내지 제3 패드가 포함될 수 있고, 상기 제1 내지 제3 테스트 라인(30)이 상기 표시패널이 가장자리에 배치되어 있을 수 있다. 상기 표시패널에는 상기 수리 라인(50) 및 상기 정전기 제어 패턴(70)이 포함될 수 있다.

본 실시예에 의하면, 표시 패널의 표시영역(AT01)들 간의 이격 간격이 작아지는 추세에 따라 정전기로 인한 손상의 발생이 증가하는 것을 방지할 수 있다.

도 7은 실시예 2에 따른 패널의 제4 영역의 확대도이다.

도 7을 참조하면, 상기 신호 라인(31, 33)과 상기 정전기 제어 패턴(70)은 절연층을 사이에 두고 오버랩되어 형성된다. 상기 절연층은 상기 제1 벌집형 패턴(73)의 일부를 노출시키는 접촉홀을 형성한다. 도전체가 상기 접촉홀에 형성되어 상기 신호 라인(31, 33)과 상기 정전기 제어 패턴(70)은 전기적으로 연결된다. 상기 도전체는 상기 화소전극과 같은 재질의 도전성 물질로 형성될 수 있다. 상기 정전기 제어 패턴(70)으로 포집된 정전기는 상기 제1 벌집형 패턴(73)을 따라 확산 되면 전기적 에너지가 소모되어 에너지 레벨이 낮아지면, 상기 도전체를 통해 용이하게 상기 제2 벌집형 패턴(35) 및 신호 라인으로 확산될 수 있다.

도 8은 실시예 3에 따른 패널의 제4 영역의 확대도이다.

도 8을 참조하면, 본 실시예의 표시 패널은 제1 벌집형 패턴(1473) 내에 정전 다이오드(1476)를 더 형성한다. 상기 정전 다이오드(1476)는 상기 제2 벌집형 패턴에도 형성될 수 있다.

본 실시예에서, 상기 정전 다이오드(1476)의 입력단 및 출력단이 모두 상기 제1 벌집형 패턴(1473)에 연결되어 있다. 따라서 상기 제1 벌집형 패턴(1473)에 포집된 정전기가 상기 정전 다이오드(1476)를 통과하면서 정전기의 에너지 레벨이 낮아질 수 있다.

도 9는 실시예 4에 따른 패널의 수리 배선을 나타내는 평면도이다.

도 9를 참조하면, 본 실시예의 표시 패널은 수리 라인(1750)이 표시 영역(AT01)의 경계를 형성하는 실링부재(1885)에 의해 커버된다.

본 실시예에서, 상기 실링부재(1885)는 액정층을 어레이 기판과 대향기판의 사이에 봉입한다. 표시 패널에서 생산성 향상을 위해 상기 표시영역(AT01)들 사이의 이격 간격이 매우 좁아지는 경우, 상기 표시영역(AT01) 주변에 배선들이 배치될 수 있는 면적이 좁아진다. 본 실시예에서는 상기 수리 라인(50)은 상기 표시영역(AT01)의 주변에서 상기 실링부재(1885)에 대응하는 영역으로 위치가 변경된다. 따라서 본 실시예에 의하면, 상기 표시영역(AT01)들 사이의 간격을 감소시키는 더욱 유리하다.

도 10는 도 9에 도시된 표시 패널을 II-II’ 선을 따라 절단한 단면도이다. 도 11은 수리 라인의 단부에 형성된 패드를 도시한 평면도이다.

도 10 및 도 11를 참조하면, 상기 수리 라인(1750)은 동일 층에서 서로 이격된 2개의 개별적인 독립 라인들(1751, 1753)을 포함한다. 각 상기 독립 라인(1751, 1753)은 복층으로 배열된 제1 서브 라인들(1752, 1754) 및 제2 서브 라인들(1756, 1758)을 갖는다. 상기 제1 서브 라인들(1752, 1754) 및 제2 서브 라인들(1756, 1758)은 도 13에 도시된 것과 같이 패드부(1757, 1759)들을 통해 각기 전기적으로 연결되어 있다.

상기 실링부재(1885)와 상기 수리 라인(1750) 간의 상호작용으로 인해 상기 수리 라인(1750)에 인가된 신호가 지연될 수 있다. 본 실시예에서는 상기 실링부재(1885)의 폭이 좁아도 상기 제1 서브 라인들(1752, 1754) 및 제2 서브 라인들(1756, 1758)이 복층으로 배열되어 전기저항을 크게 낮추어 상기 실링부재(1885)가 상기 신호지연에 미치는 영향을 차단한다.

본 발명의 실시예에 따른 표시 패널에 의하면, 액정표시패널의 제조 공정 중 발생하는 정전기로 인해 화소나 배선이 손상되는 것을 방지할 수 있다. 따라서 액정표시패널의 수율이 향상된다. 따라서 본 발명은 표시 패널의 제조에 적용될 수 있다.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통 상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 실시예 1에 따른 패널의 평면도이다.

도 2는 도 1에 도시된 제1 영역의 확대도이다.

도 3은 도 2에 도시된 제2 영역의 확대도이다.

도 4는 도 3에 도시된 패널을 I-I' 선을 따라 절단한 단면도이다.

5는 도 2에 도시된 제3 영역의 확대도이다.

도 6은 도 5에 도시된 제4 영역의 확대도이다.

도 7은 실시예 2에 따른 패널의 제4 영역의 확대도이다.

도 8은 실시예 3에 따른 패널의 제4 영역의 확대도이다.

도 10는 도 9에 도시된 패널을 II-II'선을 따라 절단한 단면도이다.

도 11은 수리 라인의 단부에 형성된 패드를 도시한 평면도이다.

<도면의 주요 부분에 대한 부호의 설명>

10: 제2 테스트 라인 20: 제1 테스트 라인

30: 제3 테스트 라인 35: 제2 벌집형 패턴

50: 수리 라인 70: 정전기 제어 패턴

73: 제1 벌집형 패턴 90: 정전기 방지 라인

100: 하부 기판 101: 패널

105: 게이트 구동부 180: 액정층

200: 상부 기판 AT01: 표시영역

Claims

화소가 형성된 표시영역과 상기 표시영역을 둘러싸고 제1, 제2, 제3, 제4 주변영역들로 이루어지는 주변영역으로 정의되며, 상기 화소와 전기적으로 연결되는 신호 라인과, 상기 제1 주변영역에 형성되어 정전기 해소 경로를 제공하는 정전기 제어 패턴과, 상기 표시영역과 상기 정전기 제어 패턴의 사이에 형성되어 상기 신호 라인과 오버랩된 수리 라인을 포함하는 하부 기판;

상기 하부 기판과 마주보는 상부 기판; 및

상기 하부 기판 및 상기 상부 기판의 사이에 배치된 액정층을 포함하는 표시 패널.
제1항에 있어서, 상기 하부 기판은

상기 제2 주변영역으로 연장된 상기 수리 라인 및 상기 표시영역 사이에 형성되며, 상기 화소에 게이트 신호를 제공하는 게이트 구동부;

상기 게이트 신호의 생성을 위한 게이트 구동신호가 인가되는 제1 패드;

상기 화소에 전달되는 데이터 신호가 인가되는 제2 패드; 및

상기 신호 라인에 전달되는 공통 신호가 인가되는 제3 패드를 더 포함하는 것을 특징으로 하는 표시 패널.
제2항에 있어서, 상기 정전기 제어 패턴은 상기 제1 주변영역에서 제1 벌집 형 패턴으로 형성되고, 상기 수리 라인을 따라 상기 제2 주변영역으로 라인 형태로 연장된 것을 특징으로 하는 표시 패널.
제3항에 있어서, 상기 제1 주변영역으로 연장된 상기 신호 라인의 단부는 상기 제1 벌집형 패턴과 오버랩되는 제2 벌집형 패턴으로 형성되는 것을 특징으로 하는 표시 패널.
제4항에 있어서, 상기 하부 기판은 상기 제1 벌집형 패턴 및 상기 제2 벌집형 패턴의 사이에 개재된 절연층을 더 포함하여, 상기 제1 및 제2 벌집형 패턴은 서로 절연된 것을 특징으로 하는 표시 패널.
제4항에 있어서, 상기 하부 기판은

상기 제1 벌집형 패턴과 상기 제2 벌집형 패턴의 사이에 개재되며, 상기 제1 벌집형 패턴의 일부를 노출하는 접촉홀이 형성된 절연층; 및

상기 접촉홀을 통하여 상기 제1 벌집형 패턴 및 상기 제2 벌집형 패턴을 전기적으로 연결하는 도전체를 더 포함하는 것을 특징으로 하는 표시 패널.
제4항에 있어서, 상기 하부 기판은 입력단 및 출력단이 각각 상기 제1 벌집형 패턴 및 상기 제2 벌집형 패턴에 연결된 제1 다이오드를 더 포함하는 것을 특징으로 하는 표시 패널.
제4항에 있어서, 상기 하부 기판은 입력단 및 출력단이 각각 상기 수리 라인 및 상기 제1 벌집형 패턴에 연결된 제2 다이오드를 더 포함하는 것을 특징으로 하는 표시 패널.
제4항에 있어서, 상기 하부 기판은 입력단 및 출력단이 각각 상기 수리 라인 및 상기 신호 라인의 단부에 연결된 제3 다이오드를 더 포함하는 것을 특징으로 하는 표시 패널.
제4항에 있어서, 상기 하부 기판은 입력단 및 출력단이 각각 상기 제1 벌집형 패턴에 연결된 제4 다이오드를 더 포함하는 것을 특징으로 하는 표시 패널.
화소가 형성된 표시영역과 상기 표시영역을 둘러싸고 있는 주변영역으로 정의되며, 상기 화소와 전기적으로 연결되는 신호 라인과, 상기 제1 주변영역에 형성되어 정전기 해소 경로를 제공하는 정전기 제어 패턴과, 상기 표시영역과 상기 정전기 제어 패턴의 사이에 형성되는 수리 라인을 포함하고, 상기 신호 라인이 상기 정전기 제어 패턴과 상기 수리 라인과 오버랩되는 것을 특징으로 어레이 기판.
제11항에 있어서, 상기 신호 라인과 상기 정전기 제어 패턴 사이에 형성되며, 상기 정전기 제어 패턴의 일부를 노출하는 접촉홀이 형성된 절연층; 및

상기 접촉홀을 통하여 상기 정전기 제어 패턴 및 상기 신호 라인을 전기적으로 연결하는 도전체를 더 포함하는 것을 특징으로 하는 어레이 기판.
화소가 형성된 표시영역과 상기 표시영역을 둘러싸고 제1, 제2, 제3, 제4 주변영역들로 이루어지는 주변영역으로 정의되며, 상기 화소화 전기적으로 연결되는 신호 라인과, 상기 표시영역에 접하는 제1 주변영역에 형성되며 상기 제1 주변영역으로 연장된 상기 신호 라인의 단부와 연관되어 정전기 해소 경로를 제공하는 정전기 제어 패턴과, 상기 표시영역과 상기 정전기 제어 패턴의 사이에 형성되어 상기 신호 라인과 오버랩된 수리 라인과, 상기 제1 주변영역을 포위하는 정전기 방지 라인을 포함하는 하부 기판;

상기 하부 기판과 마주보는 상부 기판; 및

상기 하부 기판 및 상기 상부 기판의 사이에 배치된 액정층을 포함하는 액정표시패널.
제13항에 있어서, 상기 하부 기판은

상기 표시영역 옆의 제2 주변영역으로 연장된 상기 수리 라인 및 상기 표시영역의 사이에 형성되며, 상기 화소에 게이트 신호를 제공하는 게이트 구동부;

상기 게이트 신호의 생성을 위한 게이트 구동신호가 인가되는 제1 패드;

상기 화소에 전달되는 데이터 신호가 인가되는 제2 패드; 및

상기 신호 라인에 전달되는 공통 신호가 인가되는 제3 패드를 더 포함하는 것을 특징으로 하는 액정표시패널.
제14항에 있어서, 상기 정전기 제어 패턴은 상기 제1 주변영역에서 제1 벌집형 패턴으로 형성되고, 상기 수리 라인을 따라 상기 제2 주변영역으로 라인 형태로 연장된 것을 특징으로 하는 액정표시패널.
제15항에 있어서, 상기 제1 주변영역으로 연장된 상기 신호 라인의 단부는 상기 제1 벌집형 패턴과 오버랩되는 제2 벌집형 패턴으로 형성된 것을 특징으로 하는 액정표시패널.
제16항에 있어서, 상기 하부 기판은 상기 하부 기판은 상기 제1 벌집형 패턴 및 상기 제2 벌집형 패턴의 사이에 개재된 절연층을 더 포함하며, 상기 제1 및 제2 벌집형 패턴은 서로 절연된 것을 특징으로 하는 액정표시패널.
제13항에 있어서, 상기 하부 기판은

상기 제1 벌집형 패턴과 상기 제2 벌집형 패턴의 사이에 개재되며, 상기 제1 벌집형 패턴의 일부를 노출하는 접촉홀이 형성된 절연층; 및

상기 접촉홀 및 상기 접촉홀 인근 절연층 상에 형성되어 상기 제1 벌집형 패턴 및 상기 제2 벌집형 패턴을 전기적으로 연결하는 도전체를 더 포함하는 것을 특징으로 하는 액정표시패널.
제13항에 있어서, 상기 하부 기판은 입력단 및 출력단이 각각 상기 제1 벌집형 패턴 및 상기 제2 벌집형 패턴에 연결된 제1 다이오드를 더 포함하는 것을 특징으로 하는 액정표시패널.
제13항에 있어서, 상기 제1 패드와 상기 게이트 구동부를 연결하는 제1 테스트 라인;

제1 표시영역의 상기 제1 주변영역과 대향 하는 제3 주변영역으로 연장된 데이터 라인과 상기 제2 패드를 연결하는 제2 테스트 라인; 및

상기 제3 패드와 상기 신호 라인을 연결하는 제3 테스트 라인을 더 포함하는 것을 특징으로 하는 액정표시패널.