CN106405889B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN106405889B
CN106405889B CN201610602375.4A CN201610602375A CN106405889B CN 106405889 B CN106405889 B CN 106405889B CN 201610602375 A CN201610602375 A CN 201610602375A CN 106405889 B CN106405889 B CN 106405889B
Authority
CN
China
Prior art keywords
transmission line
display area
signal transmission
test
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610602375.4A
Other languages
English (en)
Other versions
CN106405889A (zh
Inventor
崔淳铉
辛基泽
卢泰允
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN106405889A publication Critical patent/CN106405889A/zh
Application granted granted Critical
Publication of CN106405889B publication Critical patent/CN106405889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

公开了一种显示装置，该显示装置包括：阵列基板，该阵列基板包括显示区域和第一非显示区域，并且包括连接至所述显示区域中的像素的信号线；第一信号传送线和第二信号传送线，该第一信号传送线处于所述第一非显示区域处并且传送测试信号，该第二信号传送线传送测试使能信号；连接图案，该连接图案连接至所述第一信号传送线；测试晶体管，该测试晶体管连接在所述信号线与所述连接图案之间，并且连接至所述第二信号传送线；以及静电感应元件，该静电感应元件包括虚设图案和/或虚设测试晶体管，该虚设图案包括连接至所述第一信号传送线的虚设连接图案，该虚设测试晶体管连接至所述第二信号传送线。

Description

显示装置
技术领域
本发明涉及显示装置。具体地，本发明涉及一种能够改进在按单元区域的切割工序之后发生的静电缺陷的显示装置。
背景技术
面对信息社会，显示信息的显示领域已迅速地进步，并且因此，已经广泛地使用了诸如液晶显示装置(LCD)、等离子体显示面板装置(PDP)、有机发光二极管显示装置(OLED)这样的各种平板显示装置。
在平板显示装置当中，LCD被最广泛地使用，因为它们具有外形薄、重量轻和功耗低的优点。
LCD被配置有阵列基板、作为相对基板的滤色器基板以及位于这两个基板之间的液晶层。
阵列基板和滤色器基板中的每一个被制造在母基板的单元区域中，然后母基板被按单元区域进行切割，并且然后经切割的阵列基板和经切割的滤色器基板利用位于它们之间的液晶层彼此附接以形成液晶面板，并且然后进行针对液晶面板的包括自动探头测试的测试工序。
通过这些工序，LCD得以制造。然而，当LCD的制造工序的时候，静电电荷在LCD内部频繁地流动。具体地，阵列基板非常易受静电的影响，因为各种驱动元件形成在阵列基板中。因此，在阵列基板中包括用于防止静电电荷的流入的结构。
图1是例示了根据相关技术的具有静电感应线的阵列基板的母基板以及通过按单元区域的切割工序而形成的阵列基板的示意图。
参照图1，在阵列基板的母基板MG中，阵列基板区域被限定在单元区域CA中，并且形成了作为用于向其引入静电电荷的放电线的静电感应线EDL。静电感应线EDL沿着单元区域CA与母基板MG的外围空间之间的空间进行布置，延伸至单元区域CA中的外围区域，并且连接至接地端子GND。
因此，即使静电电荷在母基板MG的状态下制造阵列基板AS的工序中在单元区域CA内部流动，静电电荷也通过静电感应线EDL被带到外部，并且因此能够防止由静电对阵列基板AS导致的缺陷。
然而，在完成在母基板MG的状态下制造阵列基板AS之后，进行按单元区域CA的切割。因此，位于处于切割状态的阵列基板AS中的静电感应线EDL处于浮置状态。
因此，切割工序之后的阵列基板AS的静电感应线EDL失去其静电感应功能，并且阵列基板AS以及包括该阵列基板AS的液晶面板易受静电的影响。
因此，当静电电荷在静电感应线EDL所处的非显示区域内部流动时，在以下工序中，显示区域中的驱动元件或信号线出现缺陷，并且液晶面板变得有缺陷。
此外，当位于靠近静电感应线EDL的用于自动探头测试的元件和线的缺陷由于静电而出现时，不能够进行自动探头测试，并且因此甚至在显示区域中的驱动元件或信号线没有缺陷的液晶面板也被视为有缺陷的产品。
发明内容
因此，本发明涉及一种显示装置，该显示装置基本上消除了由于相关技术的局限性和缺点而导致的问题中的一个或更多个。
本发明的一个目的是为了提供一种能够改进在按单元区域的切割工序之后出现的静电缺陷的显示装置。
本公开的附加特征和优点将在下面的描述中进行阐述，并且部分地从本说明书将是显而易见的，或者可以通过本公开的实践来了解。本公开的优点将通过所撰写的说明书和权利要求以及附图中具体地指出的结构来实现和获得。
为了实现这些和其它优点并且根据本发明的目的，如本文中所具体实现和广义描述的，一种显示装置包括：阵列基板，该阵列基板包括显示区域和第一非显示区域，并且包括连接至所述显示区域中的像素的信号线；第一信号传送线和第二信号传送线，该第一信号传送线处于所述第一非显示区域处并且传送测试信号，该第二信号传送线传送测试使能信号；连接图案，该连接图案连接至所述第一信号传送线；测试晶体管，该测试晶体管连接在所述信号线与所述连接图案之间，并且连接至所述第二信号传送线；以及静电感应元件，该静电感应元件包括虚设图案和/或虚设测试晶体管，该虚设图案包括连接至所述第一信号传送线的虚设连接图案，该虚设测试晶体管连接至所述第二信号传送线。
要理解的是，前面的简要描述和下面的详细描述二者是示例性和说明性的，并且旨在提供对如要保护的本发明的进一步说明。
附图说明
附图被包括进来以提供对本公开的进一步理解，并且被并入本说明书并构成本说明书的一部分，附图例示了本公开的实施方式，并且与本说明书一起用来说明本公开的原理。在附图中：
图1是例示了根据相关技术的具有静电感应线的阵列基板的母基板以及通过按单元区域的切割工序而形成的阵列基板的示意图；
图2是例示了根据本发明的第一实施方式的LCD的阵列基板的示意图；
图3是例示了根据本发明的第一实施方式的将静电电荷引入到LCD中的虚设图案中的视图；
图4是将根据本发明的第一实施方式的LCD的阵列基板的第一非显示区域的一部分进行放大的视图；
图5是例示了本发明的相关技术和第一实施方式的阵列基板的第一非显示区域的公共电压线的布置的示意图；
图6是例示了根据本发明的第一实施方式的LCD的像素结构的示意图；
图7是例示了根据本发明的第二实施方式的LCD的阵列基板的示意图；
图8是将根据本发明的第二实施方式的LCD的阵列基板的第一非显示区域的一部分进行放大的视图；
图9是例示了根据本发明的第三实施方式的LCD的阵列基板的示意图；以及
图10是将根据本发明的第三实施方式的LCD的阵列基板的第一非显示区域的一部分进行放大的视图。
具体实施方式
现在将详细地参考实施方式，其示例被例示在附图中。可以在所有附图中使用相同或相似的附图标记来指代相同或相似的部分。
出于说明的目的，通过示例的方式使用LCD及其阵列基板作为显示装置及其阵列基板来对本发明的实施方式进行描述。
图2是例示了根据本发明的第一实施方式的LCD的阵列基板的示意图。
参照图2，在阵列基板AS中，限定了显示区域AA以及包围该显示区域AA的非显示区域NA。
阵列基板AS包括在第一方向上延伸并且横越显示区域AA的多条选通线GL、以及在和第一方向交叉的第二方向上延伸并且横越显示区域AA的多条数据线DL。选通线GL和数据线DL在显示区域AA中按照矩阵形式限定像素区域P。
关于阵列基板AS的像素结构，进一步参照图6，在每个像素区域P中，形成了作为连接至对应的选通线GL和数据线DL的开关元件的薄膜晶体管T以及连接至该薄膜晶体管T的像素电极130。
薄膜晶体管T包括基板110上的栅极111、栅极111上的栅绝缘层113、栅绝缘层113上的半导体层115、以及半导体层115上的彼此间隔开的源极121和漏极123。
选通线GL可以在与栅极111相同的工序中形成并且由与栅极111相同的材料形成，并且数据线DL可以在与源极121和漏极123相同的工序中形成并且由与源极121和漏极123相同的材料形成。
钝化层125形成在源极121和漏极123上，并且使漏极123暴露的漏极接触孔127形成在钝化层125中。像素电极130经由漏极接触孔127连接至漏极123。
尽管在附图中未示出，然而与像素电极130对应的公共电极可以形成在相对基板(例如，面对阵列基板以产生电场的滤色器基板)中，并且液晶分子的排列可以通过电场而改变。
在像素电极130和公共电极形成在不同的基板中的情况下，液晶分子通过与基板垂直的电场而操作。
在另一示例中，公共电极可以与像素电极130一起形成在阵列基板AS中，并且在这种情况下，液晶分子通过与基板基本上平行的电场而操作。
参照图2，在非显示区域NA中，形成了传送用于操作像素P的驱动信号的各种线和焊盘。
出于说明的目的，位于图2上的顶部处的非显示区域P被称为第一非显示区域NA1，并且位于图2上的底部处的非显示区域P被称为第二非显示区域NA2。
在第二非显示区域NA2中，可以限定安装有用于操作液晶面板的驱动电路(例如，驱动IC)的IC区域ICA。在IC区域ICA中，可以形成联接至驱动IC的凸块(bump)的焊盘。换句话说，可以形成与驱动IC的输入焊盘对应的输入焊盘IP以及与驱动IC的输出焊盘对应的输出焊盘OP。
尽管在附图中未示出，然而通过柔性印刷电路膜连接至液晶面板的用于接收从驱动板输出的驱动信号的连接焊盘可以形成在第二非显示区域NA2中。所述连接焊盘可以被配置为联接至柔性印刷电路板的连接端子并且通过对应的线连接至对应的输入焊盘IP。
输出焊盘OP连接至对应的数据线DL的一端。因此，从驱动IC输出的数据信号通过输出焊盘OP被传送到数据线DL并且施加到对应的像素区域P。
选通线GL的一端连接至位于非显示区域NA中的对应的选通焊盘GP，并且被供应有用于操作选通线GL的选通信号。
在第二非显示区域NA2的一部分中(例如，在IC区域ICA外部的区域中)，可以形成用于进行自动探头测试的测试焊盘AP。在另一示例中，测试焊盘AP可以位于与第二非显示区域NA不同的其它非显示区域NA中。
在自动探头测试中，测试焊盘AP与对应的探头接触，并且被供应有测试信号。测试焊盘AP可以包括例如被供应有测试数据信号的第一测试焊盘AP、以及被供应有测试使能信号以控制测试数据信号到显示区域AA中的输出的第二测试焊盘AP2。
在自动探头测试中，可以将测试选通信号直接供应给选通焊盘GP。换句话说，选通焊盘GP可以被配置为使得它用作测试焊盘并因此与对应的探头接触以接收测试选通信号。
在另一示例中，还可以形成被供应有测试选通信号的测试焊盘以及被供应有测试使能信号以控制测试选通信号到显示区域AA中的输出的测试焊盘。
在与第二非显示区域NA2相对的第一非显示区域NA1中，其中显示区域AA在第一非显示区域NA1与第二非显示区域NA2之间，布置有用于自动探头测试的信号线和元件。在这方面，在第二非显示区域NA2中，形成有用于操作液晶面板的各种信号线和元件并安装有驱动IC，具体地，非显示区域的宽度非常小，以便实现窄边框，并且因此第二非显示区域NA2缺少将测试元件和信号线布置在该第二非显示区域NA2中的空间。因此，优选但不局限的是，用于自动探头测试的信号线和元件被布置在具有相对更自由的空间的第一非显示区域NA1中。
在第一非显示区域NA1中，信号传送线AL被形成并且沿着第一非显示区域NA1的长度方向(即，附图上的水平方向)延伸。信号传送线AL可以被配置为在第一非显示区域NA1与第二非显示区域NA2之间的非显示区域中延伸，以连接至对应的测试焊盘AP。
信号传送线AL可以包括连接至第一测试焊盘AP1以传送测试数据信号的第一信号传送线AL1、以及连接至第二测试焊盘AP2以传送测试使能信号的第二信号传送线AL2。
可以使用多条第一信号传送线AL1以及多个对应的第一测试焊盘AP1，并且出于说明的目的，通过示例的方式利用三条第一信号传送线AL1和三个第一测试焊盘AP1来描述该实施方式。
三条第一信号传送线AL1可以交替地连接至数据线DL的另一端。换句话说，三条第一信号传送线AL1可以与三条邻近的数据线分别对应。
为了将第一信号传送线AL1连接至对应的数据线DL，可以形成在一方向上从对应的第一信号传送线AL1延伸至显示区域AA的引导线ALL。引导线ALL的一端可以通过连接图案CP与对应的第一信号传送线AL1接触。
此外，引导线ALL的另一端连接至信号输入端子，即，形成在第一非显示区域NA1中的测试晶体管ATr的源极端子。测试晶体管ATr的输出端子(即，漏极端子)连接至数据线DL的另一端。因此，测试晶体管ATr位于引导线ALL与数据线DL之间。
测试晶体管ATr的控制端子(即，栅极端子)连接至第二信号传送线AL2。因此，测试晶体管ATr被操作以根据通过第二信号传送线AL2传送的测试使能信号而导通或者截止，并且控制测试数据信号的输出。
多个虚设图案DP形成在第一非显示区域NA1中，并且用作静电感应元件。虚设图案DP形成在第一信号传送线AL1的一个端部EA处(即，在信号传送线AL1的在信号传送方向上的端接部处)。
虚设图案DP利用与连接图案CP相同的布置连接至第一信号传送线AL1，但是与连接图案CP不同与显示区域AA的内部没有电连接。换句话说，虚设图案DP被配置为与第一信号传送线AL1连接并且不输出测试数据信号。
虚设图案DP是导体，并且固有地用来将电荷带到其中。此外，关于第一非显示区域NA1中的电组件，从电路的观点来看，虚设图案是位于最末端部处的导体，并且因此电荷流入虚设图案DP比流入与显示区域AA具有电连接关系的其它电组件多得多。
因此，参照图3，流入第一非显示区域NA1的静电电荷能够被大部分引入到虚设图案DP中。因此，能够防止由于静电而出现测试信号传送线AL或测试晶体管ATr的缺陷或者显示区域AA中的信号线或驱动元件的缺陷。
此外，即使过度的静电电荷流入虚设图案DP并且发生静电突发，这也基本上不会影响测试信号的传送，因为虚设图案DP位于信号传送线AL的端部EA处。
进一步参照图4来详细地说明布置在第一非显示区域NA1中的组件的结构。
将彼此对应的第一信号传送线AL1和引导线ALL连接的连接图案CP可以经由第一接触孔CH1与第一信号传送线AL1接触，并且经由第二接触孔CH2与引导线ALL接触。
在这方面，布置有第一信号传送线AL1和引导线ALL，其中在截面图中至少一个绝缘层位于第一信号传送线AL1与引导线ALL之间。例如，第一信号传送线AL1可以按与选通线GL相同的工序形成并且由与选通线GL相同的材料形成，引导线ALL可以按与数据线DL相同的工序形成并且由与数据线DL相同的材料形成，并且栅绝缘层(图6的113)可以位于第一信号传送线AL1与引导线ALL之间。连接图案CP可以按与像素电极(图6的130)相同的工序形成并且由与像素电极(图6的130)相同的材料形成，并且钝化层(图6的125)可以位于连接图案CP与引导线ALL之间。
可以利用第二信号传送线AL2的一部分作为栅极端子(即，栅极)、引导线ALL的一部分作为源极端子(即，源极)以及数据线DL的一部分作为漏极端子(即，漏极)来配置测试晶体管ATr。尽管在附图中未示出，然而半导体层也可以位于栅极上面。可以按与像素区域P中的薄膜晶体管(图6的T)相同的工序形成测试晶体管ATr。
虚设图案DP位于相对于测试信号传送方向最后定位的连接图案CP的外部处(即，第一信号传送线AL1的端部EA处)。
虚设图案DP可以被配置有虚设连接图案DCP和虚设引导线DLL。虚设连接图案DCP是用于连接图案CP的虚设图案，并且基本上按照与虚设图案CP相同的形状形成。虚设引导线DLL是用于引导线ALL的虚设线，并且可以具有引导线ALL的至少一部分的形状，并且在该实施方式中，通过示例方式示出形状为引导线ALL的焊盘的虚设引导线DLL。
在该实施方式中，优选但不局限的是，邻近的虚设图案DP之间的布局间隔(即，虚设图案DP的间距pd)小于与虚设图案DP对应的用于测试的图案的间距pa。具体地，当虚设图案DP的间距pd小于对应的连接图案CP或引导线线ALL的间距pa时，每单位面积的虚设图案DP的数目增加，并且因此能够进一步改进静电感应效果。
如上所述，通过将虚设图案DP形成为静电感应元件，不需要相关技术的静电感应线，并且因此能够实现用于第一非显示区域NA1的空间的更好使用。具体地，能够以更大面积形成位于第一非显示区域NA1中的公共电压线。
进一步参照图5对此进行说明。图5是例示了本发明的相关技术和第一实施方式的阵列基板的第一非显示区域的公共电压线的布置的示意图。出于说明的目的，在附图中主要示出了公共电压线CL。公共电压线CL位于用于测试的线和元件的外部。
参照图5，在相关技术中，因为静电感应线EDL形成在第一非显示区域NA1中，所以公共电压线CL被布置在第一非显示区域NA1的除了静电感应线EDL的区域以外的区域处，并且因此由公共电压线CL占据的区域相对较小。因此，用于在显示区域AA内部保持公共电压的能力相对地减小，并且可能出现诸如闪烁这样的显示质量缺陷。
相比之下，在该实施方式中，因为虚设图案DP被用作静电感应元件，所以能够消除相关技术的静电感应线EDL，并且用于形成公共电压线CL的区域能够增加。因此，能够改进用于在显示区域AA内部保持公共电压的能力，并且能够防止诸如闪烁这样的显示质量缺陷。
该实施方式能够被应用于以下的示例：在该示例中，为了向显示区域输出测试选通信号，使用测试焊盘、测试信号传送线和测试晶体管。
图7是例示了根据本发明的第二实施方式的LCD的阵列基板的示意图，并且图8是将根据本发明的第二实施方式的LCD的阵列基板的第一非显示区域的一部分进行放大的视图。
除了用作静电感应元件的组件以外，第二实施方式的阵列基板AS与第一实施方式的阵列基板AS相似，并且可以省去相似部件的说明。
参照图7，在阵列基板AS中，限定了显示区域AA以及包围该显示区域AA的非显示区域NA，并且非显示区域NA包括彼此相对定位的第一非显示区域NA1和第二非显示区域NA2中，其中显示区域AA位于第一非显示区域NA1与第二非显示区域NA2之间。
在第二非显示区域NA2中，可以限定安装有用于操作液晶面板的驱动电路(例如，驱动IC)的IC区域ICA。在IC区域ICA中，可以形成联接至驱动IC的凸块的焊盘。换句话说，可以形成与驱动IC的输入焊盘对应的输入焊盘IP以及与驱动IC的输出焊盘对应的输出焊盘OP。
尽管在附图中未示出，然而通过柔性印刷电路膜连接至液晶面板的用于接收从驱动板输出的驱动信号的连接焊盘可以形成在第二非显示区域NA2中。连接焊盘可以被配置为联接至柔性印刷电路板的连接端子并且通过对应的线连接至对应的输入焊盘IP。
输出焊盘OP连接至对应的数据线DL的一端。因此，从驱动IC输出的数据信号通过输出焊盘OP被传送到数据线DL并且施加到对应的像素区域P。
选通线GL的一端连接至位于非显示区域NA中的对应的选通焊盘GP，并且被供应有用于操作选通线GL的选通信号。
在第二非显示区域NA2的一部分中，例如，在IC区域ICA外部的区域中，可以形成用于进行自动探头测试的测试焊盘AP。在另一示例中，测试焊盘AP可以位于与第二非显示区域NA不同的其它非显示区域NA中。
在自动探头测试中，测试焊盘AP与对应的探头接触，并且被供应有测试信号。测试焊盘AP可以包括例如被供应有测试数据信号的第一测试焊盘AP、以及被供应有测试使能信号以控制测试数据信号到显示区域AA中的输出的第二测试焊盘AP2。
在自动探头测试中，可以将测试选通信号直接供应给选通焊盘GP。换句话说，选通焊盘GP可以被配置为使得它用作测试焊盘并因此与对应的探头接触以接收测试选通信号。
在另一示例中，还可以形成被供应有测试选通信号的测试焊盘以及被供应有测试使能信号以控制测试选通信号到显示区域AA中的输出的测试焊盘。
在第一非显示区域NA1中，信号传送线AL被形成并且沿着第一非显示区域NA1的长度方向(即，附图上的水平方向)延伸。信号传送线AL可以被配置为在第一非显示区域NA1与第二非显示区域NA2之间的非显示区域中延伸以连接至对应的测试焊盘AP。
信号传送线AL可以包括连接至第一测试焊盘AP1以传送测试数据信号的第一信号传送线AL1、以及连接至第二测试焊盘AP2以传送测试使能信号的第二信号传送线AL2。
可以使用多条第一信号传送线AL1以及多个对应的第一测试焊盘AP1，并且出于说明的目的，通过示例方式利用三条第一信号传送线AL1和三个第一测试焊盘AP1来描述该实施方式。
三条第一信号传送线AL1可以交替地连接至数据线DL的另一端。换句话说，三条第一信号传送线AL1可以与三条邻近的数据线分别对应。
为了将第一信号传送线AL1连接至对应的数据线DL，可以形成在一方向上从对应的第一信号传送线AL1延伸至显示区域AA的引导线ALL。引导线ALL的一端可以通过连接图案CP与对应的第一信号传送线AL1接触。
此外，引导线ALL的另一端连接至信号输入端子，即，形成在第一非显示区域NA1中的测试晶体管ATr的源极端子。测试晶体管ATr的输出端子(即，漏极端子)连接至数据线DL的另一端。因此，测试晶体管ATr位于引导线ALL与数据线DL之间。
测试晶体管ATr的控制端子(即，栅极端子)连接至第二信号传送线AL2。因此，测试晶体管ATr被操作以根据通过第二信号传送线AL2传送的测试使能信号而导通或者截止，并且控制测试数据信号的输出。
多个虚设测试晶体管DATr形成在第一非显示区域NA1中并且用作静电感应元件。虚设测试晶体管DATr形成在第二信号传送线AL2的端部EA处(即，在信号传送线AL2的在信号传送方向上的端接部处)。
虚设测试晶体管DATr具有与测试晶体管ATr基本上相同的结构，但是与测试晶体管ATr不同与显示区域AA的内部没有电连接。换句话说，虚设测试晶体管DATr被配置为与第二信号传送线AL2连接但是不具有用于测试数据信号的输入和输出结构。
虚设测试晶体管DATr是导体和电容器，并且固有地用来将电荷带入其中。此外，关于第一非显示区域NA1中的电组件，从电路的观点来看，虚设测试晶体管DATr是位于最末端部处的导体和电容器，并且因此电荷流入虚设测试晶体管DATr比流入与显示区域AA具有电连接关系的其它电组件多得多。
因此，流入第一非显示区域NA1的静电电荷能够被大部分引入到虚设测试晶体管DATr中。因此，能够防止由于静电而出现测试信号传送线AL或测试晶体管ATr的缺陷或者显示区域AA中的信号线或驱动元件的缺陷。
此外，即使过度的静电电荷流入虚设测试晶体管DATr并且发生静电突发，这也基本上不会影响测试信号的传送，因为虚设测试晶体管DATr位于信号传送线AL的端部EA处。
进一步参照图8来详细地说明布置在第一非显示区域NA1中的组件的结构。
将彼此对应的第一信号传送线AL1和引导线ALL连接的连接图案CP可以经由第一接触孔CH1与第一信号传送线AL1接触，并且经由第二接触孔CH2与引导线ALL接触。
在这方面，布置有第一信号传送线AL1和引导线ALL，其中在截面图中至少一个绝缘层位于第一信号传送线AL1与引导线ALL之间。例如，第一信号传送线AL1可以按与选通线GL相同的工序形成并且由与选通线GL相同的材料形成，引导线ALL可以按与数据线DL相同的工序形成并且由与数据线DL相同的材料形成，并且栅绝缘层(图6的113)可以位于第一信号传送线AL1与引导线ALL之间。连接图案CP可以按与像素电极(图6的130)相同的工序形成并且由与像素电极(图6的130)相同的材料形成，并且钝化层(图6的125)可以位于连接图案CP与引导线ALL之间。
可以利用第二信号传送线AL2的一部分作为栅极端子(即，栅极)、引导线ALL的一部分作为源极端子(即，源极)以及数据线DL的一部分作为漏极端子(即，漏极)来配置测试晶体管ATr。尽管在附图中未示出，然而半导体层也可以位于栅极上面。可以按与像素区域P中的薄膜晶体管(图6的T)相同的工序形成测试晶体管ATr。
虚设测试晶体管DATr位于相对于测试信号传送方向最后定位的测试晶体管ATr的外部处(即，第二信号传送线AL2的端部EA处)。
虚设测试晶体管DATr可以包括在第二信号传送线AL2上面彼此间隔开的虚设引导线DLL和虚设数据线DDL。虚设引导线DLL是用于引导线ALL的虚设线，并且可以具有引导线ALL的至少一部分的形状，并且在该实施方式中，通过示例方式示出具有小于引导线ALL的长度的虚设引导线DLL。虚设数据线DDL是用于数据线DL的虚设线，并且可以具有数据线DL的至少一部分的形状，并且在该实施方式中，通过示例方式示出具有小于数据线DL的长度的虚设数据线DDL。
在该实施方式中，优选但不局限的是，邻近的虚设测试晶体管DATr之间的布局间隔(即，虚设测试晶体管DATr的间距pd)小于对应的测试晶体管ATr的间距pa。具体地，当虚设测试晶体管DATr的间距pd小于测试晶体管ATr的间距pa时，每单位面积的虚设测试晶体管DATr的数目增加，并且因此能够进一步改进静电感应效果。
此外，参照图8中的对区域“A”进行放大的图，示出了测试晶体管ATr的半导体层SEa以及虚设测试晶体管DATr的SEd。优选但不局限的是，虚设测试晶体管DATr的半导体层SEd的沟道宽度wd大于测试晶体管ATr的半导体层SEa的沟道宽度wa。具体地，当虚设测试晶体管DATr的半导体层SEd的沟道宽度wd大于测试晶体管ATr的半导体层SEa的沟道宽度wa时，虚设测试晶体管DATr的沟道电流特性提高，并且能够进一步改进静电感应效果。
如上所述，通过将虚设测试晶体管DATr形成为静电感应元件，不需要相关技术的静电感应线，并且因此能够实现用于第一非显示区域NA1的空间的更好使用。具体地，能够以更大面积形成位于第一非显示区域NA1中的公共电压线。因此，能够改进用于在显示区域AA内部保持公共电压的能力，并且能够防止诸如闪烁这样的显示质量缺陷。
该实施方式能够被应用于以下的示例：在该示例中，为了向显示区域输出测试选通信号，使用测试焊盘、测试信号传送线和测试晶体管。
图9是例示了根据本发明的第三实施方式的LCD的阵列基板的示意图，并且图10是将根据本发明的第三实施方式的LCD的阵列基板的第一非显示区域的一部分进行放大的视图。
除了用作静电感应元件的组件以外，第三实施方式的阵列基板AS与第一实施方式或第二实施方式的阵列基板AS相似，并且可以省去相似部件的说明。
参照图9，在阵列基板AS中，限定了显示区域AA以及包围该显示区域AA的非显示区域NA，并且非显示区域NA包括彼此相对定位的第一非显示区域NA1和第二非显示区域NA2中，其中显示区域AA位于第一非显示区域NA1与第二非显示区域NA2之间。
在第二非显示区域NA2中，可以限定安装有用于操作液晶面板的驱动电路(例如，驱动IC)的IC区域ICA。在IC区域ICA中，可以形成联接至驱动IC的凸块的焊盘。换句话说，可以形成与驱动IC的输入焊盘对应的输入焊盘IP以及与驱动IC的输出焊盘对应的输出焊盘OP。
尽管在附图中未示出，然而通过柔性印刷电路膜连接至液晶面板的用于接收从驱动板输出的驱动信号的连接焊盘可以形成在第二非显示区域NA2中。连接焊盘可以被配置为联接至柔性印刷电路板的连接端子并且通过对应的线连接至对应的输入焊盘IP。
输出焊盘OP连接至对应的数据线DL的一端。因此，从驱动IC输出的数据信号通过输出焊盘OP被传送到数据线DL并且施加到对应的像素区域P。
选通线GL的一端连接至位于非显示区域NA中的对应的选通焊盘GP，并且被供应有用于操作选通线GL的选通信号。
在第二非显示区域NA2的一部分中，例如，在IC区域ICA外部的区域中，可以形成用于进行自动探头测试的测试焊盘AP。在另一示例中，测试焊盘AP可以位于与第二非显示区域NA不同的其它非显示区域NA中。
在自动探头测试中，测试焊盘AP与对应的探头接触，并且被供应有测试信号。测试焊盘AP可以包括例如被供应有测试数据信号的第一测试焊盘AP、以及被供应有测试使能信号以控制测试数据信号到显示区域AA中的输出的第二测试焊盘AP2。
在自动探头测试中，可以将测试选通信号直接供应给选通焊盘GP。换句话说，选通焊盘GP可以被配置为使得它用作测试焊盘并因此与对应的探头接触以接收测试选通信号。
在另一示例中，还可以形成被供应有测试选通信号的测试焊盘以及被供应有测试使能信号以控制测试选通信号到显示区域AA中的输出的测试焊盘。
在第一非显示区域NA1中，信号传送线AL被形成并且沿着第一非显示区域NA1的长度方向(即，附图上的水平方向)延伸。信号传送线AL可以被配置为在第一非显示区域NA1与第二非显示区域NA2之间的非显示区域中延伸以连接至对应的测试焊盘AP。
信号传送线AL可以包括连接至第一测试焊盘AP1以传送测试数据信号的第一信号传送线AL1、以及连接至第二测试焊盘AP2以传送测试使能信号的第二信号传送线AL2。
可以使用多条第一信号传送线AL1以及多个对应的第一测试焊盘AP1，并且出于说明的目的，通过示例方式利用三条第一信号传送线AL1和三个第一测试焊盘AP1来描述该实施方式。
三条第一信号传送线AL1可以交替地连接至数据线DL的另一端。换句话说，三条第一信号传送线AL1可以与三条邻近的数据线分别对应。
为了将第一信号传送线AL1连接至对应的数据线DL，可以形成在一方向上从对应的第一信号传送线AL1延伸至显示区域AA的引导线ALL。引导线ALL的一端可以通过连接图案CP与对应的第一信号传送线AL1接触。
此外，引导线ALL的另一端连接至信号输入端子，即，形成在第一非显示区域NA1中的测试晶体管ATr的源极端子。测试晶体管ATr的输出端子(即，漏极端子)连接至数据线DL的另一端。因此，测试晶体管ATr位于引导线ALL与数据线DL之间。
测试晶体管ATr的控制端子(即，栅极端子)连接至第二信号传送线AL2。因此，测试晶体管ATr被操作以根据通过第二信号传送线AL2传送的测试使能信号而导通或者截止，并且控制测试数据信号的输出。
多个虚设图案DP以及连接至相应的虚设图案DP的多个虚设测试晶体管DATr形成在第一非显示区域NA1中，并且用作静电感应元件。虚设图案DP和虚设测试晶体管DATr形成在第一信号传送线AL1和第二信号传送线AL2的相应端部EA处(即，第一信号传送线AL1和第二信号传送线AL2的在信号传送方向上的端接部处)。
彼此连接的虚设图案DP和虚设测试晶体管DATr具有与彼此连接的连接图案CP、引导线ALL和测试晶体管ATr基本上相同的结构，但是与显示区域AA的内部没有电连接。换句话说，彼此连接的虚设图案DP和虚设测试晶体管DATr的结构被配置为与第一信号传送线AL1和第二信号传送线AL2连接，并且不具有用于测试数据信号的输出结构。
彼此连接的虚设图案DP和虚设测试晶体管DATr的结构是导体和电容器，并且固定地用来将电荷带到其中。此外，关于非显示区域NA1中的电组件，从电路的观点来看，虚设图案DP和虚设测试晶体管DATr的结构是位于最末端部处的导体和电容器，并且因此电荷流入虚设图案DP和虚设测试晶体管DATr的这种结构比流入与显示区域AA具有电连接关系的其它电组件多得多。
因此，流入第一非显示区域NA1的静电电荷能够被大部分引入到虚设图案DP和虚设测试晶体管DATr的结构中。因此，能够防止由于静电而出现测试信号传送线AL或测试晶体管ATr的缺陷或者显示区域AA中的信号线或驱动元件的缺陷。
此外，即使过度的静电电荷流入虚设图案DP和虚设测试晶体管DATr并且发生静电突发，这也基本上不会影响测试信号的传送，因为虚设图案DP和虚设测试晶体管DATr位于信号传送线AL的端部EA处。
进一步参照图10来详细地说明布置在第一非显示区域NA1中的组件的结构。
将彼此对应的第一信号传送线AL1和引导线ALL连接的连接图案CP可以经由第一接触孔CH1与第一信号传送线AL1接触，并且经由第二接触孔CH2与引导线ALL接触。
在这方面，布置有第一信号传送线AL1和引导线ALL，其中在截面图中至少一个绝缘层位于第一信号传送线AL1与引导线ALL之间。例如，第一信号传送线AL1可以按与选通线GL相同的工序形成并且由与选通线GL相同的材料形成，引导线ALL可以按与数据线DL相同的工序形成并且由与数据线DL相同的材料形成，并且栅绝缘层(图6的113)可以位于第一信号传送线AL1与引导线ALL之间。连接图案CP可以按与像素电极(图6的130)相同的工序形成并且由与像素电极(图6的130)相同的材料形成，并且钝化层(图6的125)可以位于连接图案CP与引导线ALL之间。
可以利用第二信号传送线AL2的一部分作为栅极端子(即，栅极)、引导线ALL的一部分作为源极端子(即，源极)以及数据线DL的一部分作为漏极端子(即，漏极)来配置测试晶体管ATr。尽管在附图中未示出，然而半导体层也可以位于栅极上面。可以按与像素区域P中的薄膜晶体管(图6的T)相同的工序形成测试晶体管ATr。
虚设图案DP和虚设测试晶体管DATr位于相对于测试信号传送方向最后定位的连接图案CP的外部处(即，第一信号传送线AL1和第二信号传送线AL2的端部EA处)。
虚设图案DP可以包括虚设连接图案DCP，虚设测试晶体管DATr可以包括虚设引导线DLL和虚设数据线DDL，并且虚设图案DP和虚设测试晶体管DATr可以通过虚设引导线DLL彼此连接。
虚设数据线DDL是用于数据线DL的虚设线，并且可以具有数据线DL的至少一部分的形状，并且在该实施方式中，通过示例方式示出具有小于数据线DL的长度的虚设数据线DDL。
在该实施方式中，优选但不局限的是，各自具有彼此连接的虚设图案DP和虚设测试晶体管DATr的结构的间距pd(即，虚设测试结构的间距pd)小于对应的测试结构的间距pa。具体地，当虚设测试结构的间距pd小于测试结构的间距pa时，每单位面积的虚设测试结构的数目增加，并且因此能够进一步改进静电感应效果。
此外，如在以上第二实施方式中说明的，优选但不局限的是，虚设测试晶体管DATr的半导体层(图8的SEd)的沟道宽度(图8的wd)大于测试晶体管ATr的半导体层(图8的SEa)的沟道宽度(图8的wa)。具体地，当虚设测试晶体管DATr的沟道宽度大于测试晶体管ATr的沟道宽度时，虚设测试晶体管DATr的沟道电流特性提高，并且能够进一步改进静电感应效果。
如上所述，通过将虚设图案DP和虚设测试晶体管DATr的结构形成为静电感应元件，不需要相关技术的静电感应线，并且因此能够实现用于第一非显示区域NA1的空间的更好使用。具体地，能够以更大面积形成位于第一非显示区域NA1中的公共电压线。因此，能够改进用于在显示区域AA内部保持公共电压的能力，并且能够防止诸如闪烁这样的显示质量缺陷。
该实施方式能够被应用于以下的示例：在该示例中，为了向显示区域输出测试选通信号，使用测试焊盘、测试信号传送线和测试晶体管。
根据上述实施方式，在具有测试晶体管以及用于传送测试信号的信号传送线的非显示区域中，包括将测试信号从信号传送线传送到显示区域中的结构的至少一部分的虚设结构被形成为静电感应元件。
因此，流入非显示区域中的静电电荷被大部分引入到虚设结构中。因此，能够防止在相关技术的按单元区域的切割之后由于静电而出现信号传送线或测试晶体管的缺陷或者显示区域中的信号线或驱动元件的缺陷。
此外，在非显示区域中不需要相关技术的静电感应线，并且因此能够实现用于非显示区域的空间的更好使用。具体地，能够以更大面积形成位于非显示区域中的公共电压线。因此，能够改进用于在显示区域内部保持公共电压的能力，并且能够防止诸如闪烁这样的显示质量缺陷。
以上实施方式能够被应用于包括LCD的所有类型的显示装置。
对于本领域技术人员而言将显而易见的是，能够在不脱离本公开的精神或范围的情况下对本发明的显示装置做出各种修改和改变。因此，本发明旨在涵盖对本公开的落入所附权利要求及其等同物的范围内的修改和改变。
本申请要求于2015年7月30日在韩国提交的韩国专利申请No.10-2015-0108130的优先权权益，该韩国专利申请出于用于所有目的通过引用方式全部被并入本文中，如同在本文中充分阐述一样。

Claims (10)

1.一种显示装置，该显示装置包括：
阵列基板，该阵列基板包括显示区域和第一非显示区域，并且包括连接至所述显示区域中的像素的信号线；
第一信号传送线和第二信号传送线，该第一信号传送线处于所述第一非显示区域处并且传送测试信号，该第二信号传送线传送测试使能信号；
连接图案，该连接图案连接至所述第一信号传送线；
测试晶体管，该测试晶体管连接在所述信号线与所述连接图案之间，并且连接至所述第二信号传送线；以及
静电感应元件，该静电感应元件包括虚设图案和/或虚设测试晶体管，该虚设图案包括连接至所述第一信号传送线的虚设连接图案，该虚设测试晶体管连接至所述第二信号传送线，
其中，所述虚设图案位于所述第一信号传送线的相对于传送所述测试信号的方向的端部处，并且
其中，所述虚设测试晶体管位于所述第二信号传送线的相对于传送所述测试使能信号的方向的端部处。
2.根据权利要求1所述的显示装置，该显示装置还包括引导线，该引导线将所述连接图案和所述测试晶体管相连接，其中，所述虚设图案还包括连接至所述虚设连接图案的虚设引导线。
3.根据权利要求2所述的显示装置，其中，所述虚设引导线被配置为具有所述引导线的至少一部分的形状。
4.根据权利要求1所述的显示装置，其中，所述静电感应元件还包括连接至所述虚设测试晶体管的虚设信号线。
5.根据权利要求4所述的显示装置，其中，所述虚设信号线被配置为具有所述信号线的至少一部分的形状。
6.根据权利要求1所述的显示装置，其中，所述虚设图案的间距小于所述连接图案的间距。
7.根据权利要求1所述的显示装置，其中，所述虚设测试晶体管的间距小于所述测试晶体管的间距。
8.根据权利要求1所述的显示装置，其中，所述虚设测试晶体管的半导体层的沟道宽度大于所述测试晶体管的半导体层的沟道宽度。
9.根据权利要求1所述的显示装置，该显示装置还包括焊盘，该焊盘位于与所述第一非显示区域相对的第二非显示区域处，连接至所述信号线，并且被供应有用于显示图像的信号，其中，所述显示区域位于该第二非显示区域与所述第一非显示区域之间。
10.根据权利要求1所述的显示装置，其中，所述连接图案被设置在与所述第一信号传送线不同的层处并且通过接触孔连接至所述第一信号传送线，并且
其中，所述虚设连接图案被设置在与所述第一信号传送线不同的层处并且通过接触孔连接至所述第一信号传送线。
CN201610602375.4A 2015-07-30 2016-07-27 显示装置 Active CN106405889B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150108130A KR102381850B1 (ko) 2015-07-30 2015-07-30 표시장치
KR10-2015-0108130 2015-07-30

Publications (2)

Publication Number Publication Date
CN106405889A CN106405889A (zh) 2017-02-15
CN106405889B true CN106405889B (zh) 2019-11-08

Family

ID=57882543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610602375.4A Active CN106405889B (zh) 2015-07-30 2016-07-27 显示装置

Country Status (3)

Country Link
US (2) US9768068B2 (zh)
KR (1) KR102381850B1 (zh)
CN (1) CN106405889B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106444189A (zh) * 2016-10-13 2017-02-22 京东方科技集团股份有限公司 一种阵列基板、其检测方法及显示装置
CN106681044B (zh) * 2017-03-27 2020-02-18 厦门天马微电子有限公司 触控显示面板及触控显示装置
CN108873506B (zh) * 2017-05-10 2021-01-22 京东方科技集团股份有限公司 母板和母板的测试方法
KR102508468B1 (ko) 2018-02-08 2023-03-10 삼성디스플레이 주식회사 표시 장치
KR102610925B1 (ko) * 2018-06-14 2023-12-06 엘지디스플레이 주식회사 신호 패드와 나란히 위치하는 더미 패드를 포함하는 디스플레이 장치
KR20200053716A (ko) * 2018-11-08 2020-05-19 삼성디스플레이 주식회사 표시 장치
CN110187531B (zh) * 2019-05-29 2020-12-08 深圳市华星光电半导体显示技术有限公司 显示面板及其检测方式
CN113196159B (zh) * 2019-11-29 2023-07-14 京东方科技集团股份有限公司 显示基板和显示装置
CN112927637A (zh) * 2019-12-06 2021-06-08 群创光电股份有限公司 电子装置的制造方法以及电子装置
KR20210099234A (ko) * 2020-02-03 2021-08-12 삼성디스플레이 주식회사 표시 장치
KR20210103040A (ko) 2020-02-12 2021-08-23 삼성디스플레이 주식회사 표시 장치
TWI783491B (zh) * 2021-05-21 2022-11-11 友達光電股份有限公司 超音波偵測裝置
CN114660863A (zh) * 2022-03-04 2022-06-24 滁州惠科光电科技有限公司 阵列基板、驱动方法、设计方法及显示面板
CN117008382A (zh) * 2022-04-29 2023-11-07 南京京东方显示技术有限公司 阵列基板、显示装置及显示母板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1482508A (zh) * 2002-09-10 2004-03-17 株式会社日立显示器 液晶显示装置
CN101551964A (zh) * 2009-04-26 2009-10-07 友达光电（苏州）有限公司 显示面板
CN101763817A (zh) * 2008-12-24 2010-06-30 乐金显示有限公司 包含静电保护电路的平板显示器
CN103163670A (zh) * 2011-12-19 2013-06-19 上海中航光电子有限公司 一种液晶显示装置的检测开关

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148206B1 (ko) * 2005-11-29 2012-05-24 삼성전자주식회사 표시 기판과, 이의 검사 방법
DE102006033794B3 (de) * 2006-07-19 2008-03-06 BEGO Bremer Goldschlägerei Wilh. Herbst GmbH & Co. KG Elementesatz zur Herstellung einer dentalen Prothese, System zur Herstellung einer dentalen Prothese oder eines Elementesatzes sowie entsprechende Herstellverfahren
US9076362B2 (en) * 2006-09-22 2015-07-07 Samsung Display Co., Ltd. Display substrate and method of manufacturing a motherboard for the same
KR101791577B1 (ko) * 2011-01-17 2017-10-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20140094723A (ko) * 2013-01-21 2014-07-31 삼성디스플레이 주식회사 박막 트랜지스터 기판, 그것의 검사 방법 및 그것을 포함하는 액정 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1482508A (zh) * 2002-09-10 2004-03-17 株式会社日立显示器 液晶显示装置
CN101763817A (zh) * 2008-12-24 2010-06-30 乐金显示有限公司 包含静电保护电路的平板显示器
CN101551964A (zh) * 2009-04-26 2009-10-07 友达光电（苏州）有限公司 显示面板
CN103163670A (zh) * 2011-12-19 2013-06-19 上海中航光电子有限公司 一种液晶显示装置的检测开关

Also Published As

Publication number Publication date
KR102381850B1 (ko) 2022-04-01
US20170031191A1 (en) 2017-02-02
US10546781B2 (en) 2020-01-28
CN106405889A (zh) 2017-02-15
US9768068B2 (en) 2017-09-19
US20170352594A1 (en) 2017-12-07
KR20170015698A (ko) 2017-02-09

Similar Documents

Publication Publication Date Title
CN106405889B (zh) 显示装置
CN107968099B (zh) 柔性显示器
KR102107383B1 (ko) 디스플레이 장치용 어레이 기판
KR101579853B1 (ko) 정전기 방지 패턴을 가지는 표시 패널
US9835884B2 (en) Array substrate and method for manufacturing the same, a display panel and method for testing the same, and a display apparatus
US9898943B2 (en) Liquid crystal display module
KR102203281B1 (ko) 디스플레이 장치와 이의 제조방법
US9947694B2 (en) Structure of signal lines in the fan-out region of an array substrate
CN108919535A (zh) 显示基板母板、显示基板及其制造方法、显示装置
CN105607316A (zh) 一种阵列基板母板和显示面板母板
CN104134429A (zh) 一种液晶显示器
CN104916242B (zh) 显示装置及其测试垫
US10325534B2 (en) Display device
TW200411191A (en) Array testing system on array substrate having multiple cells
US20160103378A1 (en) Array substrate and liquid crystal display panel including the same
CN110376807A (zh) 显示装置
CN109188812A (zh) 一种阵列基板、其测试方法、显示面板及显示装置
JP2002090424A (ja) マトリクスアレイ基板
CN110277365A (zh) 电子装置与拼接电子系统
KR101842537B1 (ko) 액정 표시 장치 및 액정 표시 장치의 어레이 기판
JP2007219046A (ja) 液晶表示パネル
TW201024874A (en) Thin film transistor array substrate of liquid crystal display module and method for repairing the same
CN107578732A (zh) 印刷电路板封装和包括该印刷电路板封装的显示装置
CN101726943B (zh) 主动元件阵列基板、液晶显示面板及两者的检测方法
CN108010475B (zh) 一种显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant