KR101670165B1 - 표시장치의 제조 방법, 표시장치 및 표시장치 형성 기판 - Google Patents

표시장치의 제조 방법, 표시장치 및 표시장치 형성 기판 Download PDF

Info

Publication number
KR101670165B1
KR101670165B1 KR1020150025486A KR20150025486A KR101670165B1 KR 101670165 B1 KR101670165 B1 KR 101670165B1 KR 1020150025486 A KR1020150025486 A KR 1020150025486A KR 20150025486 A KR20150025486 A KR 20150025486A KR 101670165 B1 KR101670165 B1 KR 101670165B1
Authority
KR
South Korea
Prior art keywords
panel
disposed
pad
wiring layer
transistor
Prior art date
Application number
KR1020150025486A
Other languages
English (en)
Other versions
KR20150105203A (ko
Inventor
히로시 오오오카
토시히로 사토
Original Assignee
가부시키가이샤 재팬 디스프레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 재팬 디스프레이 filed Critical 가부시키가이샤 재팬 디스프레이
Publication of KR20150105203A publication Critical patent/KR20150105203A/ko
Application granted granted Critical
Publication of KR101670165B1 publication Critical patent/KR101670165B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3248—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/3262—
    • H01L2227/32—
    • H01L2251/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Abstract

표시장치의 제조 방법은, 패널의 표시 영역에 화소를 형성하고, 표시 영역의 주변에 위치하는 패널의 주변 영역에 트랜지스터 회로를 형성하고, 주변 영역의 일부분에 재1 패드를 형성하고, 패널의 일부분에 인접하는 패널의 주변 영역에 트랜지스터 회로에 전기적으로 접속된 제2 패드를 형성하고, 제2 패드를 이용하여 트랜지스터 회로의 구동 검사를 하고, 구동 검사 후에, 제1 패드와 제2 패드를 분리한다.

Description

표시장치의 제조 방법, 표시장치 및 표시장치 형성 기판{Manufacturing method of display device, display device and display forming substrate}
본 발명은 표시장치의 제조 방법, 표시장치 및 표시장치 형성 기판에 관한 것이며, 특히, 외부 단자와 표시장치의 접속 단자의 접속부의 구조에 관한 것이다.
최근, 모바일 용도의 발광 표시장치에 있어서, 고정세화나 저소비 전력화에 대한 요구가 강해 지고 있다. 모바일 용도의 디스플레이로는, 액정 디스플레이나, 유기 EL 디스플레이 등의 자발광 소자(OLED: Organic Light-Emitting Diode)를 이용한 디스플레이나, 전자 페이퍼 등이 채용되고 있다.
유기 EL 디스플레이나 전자 페이퍼는 액정표시장치에서 필요로 했던 백라이트나 편광판이 불필요 하므로, 박막만으로 디스플레이를 형성할 수 있다. 따라서, 구부릴 수 있는(플렉시블한) 표시장치를 실현할 수 있다. 또한, 유리 기판을 사용하지 않기 때문에, 가볍고, 잘 깨지지 않는 표시장치를 실현하는 것이 가능하다. 상기의 이유로, 유기 EL 표시장치는 매우 주목을 모으고 있다. 특히, 유기 EL 디스플레이에 있어서, 고정세한 소형의 디스플레이가 요구되고 있다.
디스플레이 제조 과정에 있어서, 디스플레이에 배치된 구동 검사용 회로의 검사를 하기(테스팅)위해, 패널의 주변 영역에 배치되고, 테스팅용 배선부를 개재하여 회로에 접속된 테스팅용 패드부에 외부로부터의 프로빙에 의해 신호가 입력된다. 또한, 기판에 형성된 패널을 모듈화 하기 위해, 씰재에 의해 당해 기판과 대향 기판이 접합된다. 또한, 외부 단자용 배선부를 개재하여 패널의 구동 회로에 접속된 외부 단자용 패드에 LSI팁이나 FPC 등의 외부 단자가 장착된다. 종래의 디스플레이에 있어서는, 예를 들어, 일본특허공개 제2006-330711호에 개시된 바와 같이, 테스팅용 패드, 외부 단자용 패드는 서로 인접하여 배치되었다.
그러나, 일본특허공개 제2006-330711호에 도시하는 디스플레이가 소형화하면, 이들 패드 크기가 작아 지고, 패드 간의 간격이 좁아 지기 때문에, 레이 아웃 설계가 곤란해 진다. 또한, 플렉시블 기판과 같이, 테스팅용 패드부의 하방에 프로빙 등의 외압으로 용이하게 변형하는 재료가 배치되어 있는 경우는, 프로빙에 의해 패드부 뿐만 아니라 패드부의 주변도 변형해 버린다. 그 영향으로, 인접하는 외부 단자용 패드도 변형하기 때문에, 모듈화 공정에 있어서의 외부 단자의 장착에 악영향을 미치는 것이 문제가 된다. 나아가, 패드 간의 간격이 좁아 지기 때문에, 테스팅 시의 프로빙의 위치 맞춤에 정도가 높은 고가의 얼라인먼트 기구가 필요해 진다. 또한, 높은 얼라인먼트 정도가 요구되기 때문에, 얼라인먼트에 필요한 시간이 길어 지고, 생산성이 저하한다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명은 패널의 주변 영역의 레이 아웃 설계의 자유도를 향상시킬 수 있는 표시장치의 제조방법, 표시장치 및 표시장치 형성기판을 제공한다.
본 발명의 일 실시예에 따른 표시장치의 제조 방법은, 패널의 표시 영역에 화소를 형성하고, 표시 영역의 주변에 위치하는 패널의 주변 영역에 트랜지스터 회로를 형성하고, 주변 영역의 일부분에 제1 패드를 형성하고, 패널의 일부분에 인접하는 패널의 주변 영역에 트랜지스터 회로에 전기적으로 접속된 제2 패드를 형성하고, 제2 패드를 이용하여 트랜지스터 회로의 구동 검사를 하고, 구동 검사 후에, 제1 패드와 제2 패드를 분리한다.
또한, 다른 특징에 있어서, 인접하는 패널에 있어서, 제2 패드를 덮도록 씰재를 더 형성할 수도 있다.
또한, 다른 특징에 있어서, 제2 패드는 복수 형성되고, 복수의 제2 패드는, 복수의 제2 배선을 개재하여 트랜지스터 회로에 전기적으로 접속되고, 제1 패드는, 복수의 제2 배선 중 어느 2개의 사이에 형성될 수도 있다.
또한, 다른 특징에 있어서, 제1 패드 및 제2 패드는 각각 복수 형성되고, 복수의 제2 패드는, 복수의 제2 배선을 개재하여 트랜지스터 회로에 전기적으로 접속되고, 복수의 제2 배선은, 상기 복수의 제1 패드의 외측에 형성될 수 있다.
또한, 다른 특징에 있어서, 구동 검사는, 제2 패드에 프로빙함으로써 이루어 질 수도 있다.
또한, 다른 특징에 있어서, 제2 패드가 형성되는 기판은 수지를 포함될 수도 있다.
본 발명의 일 실시예에 따른 표시장치는, 패널의 표시 영역에 배치된 화소와, 표시 영역의 주변에 위치하는 패널의 주변 영역에 배치된 트랜지스터 회로와, 주변 영역의 일부분에 배치된 제1 패드와, 주변 영역에 위치하고, 표시 영역을 개재하여 상기 일부분과 대향하는 주변 영역의 다른 일부분에 배치되고, 씰재에 의해 덮여진 제2 패드를 포함한다.
또한, 다른 특징에 있어서, 제1 패드와 트랜지스터 회로를 전기적으로 접속하는 제1 배선을 더 갖고, 씰재와 겹치는 영역의 제1 배선의 일부와 제2 패드의 일부가 동일한 단면 구조를 가질 수도 있다.
또한, 다른 특징에 있어서, 제1 배선 및 제2 패드는 각각 복수 배치되고, 제1 배선은, 일부분의 중앙을 기준으로 양측에 적어도 한 개씩 배치되고, 제2 패드는, 다른 일부분의 중앙을 기준으로 양측에 적어도 한 개씩 배치될 수도 있다.
본 발명의 일 실시예에 따른 표시장치 형성 기판은, 제1 패널의 표시 영역에 배치된 화소와, 표시 영역의 주변에 위치하는 제1 패널의 주변 영역에 배치된 트랜지스터 회로와, 주변 영역의 일부분에 배치된 제1 패드와, 제1 패널의 일부분에 인접하는 제2 패널의 주변 영역에 배치되고, 제1 패널의 트랜지스터 회로에 전기적으로 접속된 제2 패드를 갖는다.
또한, 다른 특징에 있어서, 제2 패드와 트랜지스터 회로를 전기적으로 접속하는 제2배선을 더 갖고, 제2 패드 및 제2 배선은, 각각 복수 배치되고, 복수의 제2 배선 중 어느 2개의 사이에 제1 패드가 배치될 수도 있다.
또한, 다른 특징에 있어서, 제2 패드와 트랜지스터 회로를 전기적으로 접속하는 제2 배선을 더 갖고, 제1 패드는 복수 배치되고, 제2 배선은, 복수의 제1 패드의 외측에 배치될 수도 있다.
또한, 다른 특징에 있어서, 제2 패드가 형성되는 기판은 수지를 포함할 수도 있다.
본 발명에 의하면, 패널의 구동 검사용 회로에 전기적으로 접속된 배선의 패드를, 인접하는 패널의 주변부에 구비함으로써, 패널 주변부에 있어서 단자부의 스페이스를 넓게 사용할 수 있고, 패널의 주변 영역의 레이 아웃의 설계의 자유도가 향상된다. 또한, 플렉시블 기판과 같이, 테스팅용 패드부의 하방이 부드러운 재료로 구성되어 있는 경우에도, 프로빙에 의한 패드부나 패드부 주변의 변형을 억제할 수 있고, 다른 외부 단자용 패드나 배선 등으로의 영향을 억제할 수 있다. 그 결과, 구동 검사 공정에 있어서의 불량 발생율을 저감할 수 있다. 또한, 테스팅을 위한 프로빙 시의 위치 맞춤을 위한 정확도가 높은 고가의 얼라인먼트 기구가 불필요 해진다. 또한, 얼라인먼트에 필요한 시간이 짧아 지기 때문에, 생산성이 향상하는 이점도 있다. 또한, 단자부에 있어서, 패드가 점유하는 면적이 작아 지기 때문에, 패널 사이즈를 작게 할 수 있다.
도 1은 본 발명의 실시예1에 따른 표시장치의 표시장치 형성 기판에 있어서의 배치를 도시하는 도면이다.
도 2는, 본 발명의 실시예1에 따른 표시장치의 인접하는 패널 간의 확대도이다.
도 3은, 본 발명의 실시예1에 따른 표시장치의 분단된 후의 1패널의 평면도이다.
도 4는, 본 발명의 실시예1에 따른 패널의 주변 영역 및 표시 영역의 단면도이다.
도 5는, 본 발명의 실시예1에 따른 표시장치의 배선부 A-B단면도이다.
도 6은, 본 발명의 실시예1에 따른 패드부 C-D단면도이다.
도 7은, 본 발명의 실시예1에 따른 표시장치의 모듈화된 패널의 사시도이다.
도 8A는, 본 발명의 실시예1에 따른 표시장치의 모듈화된 패널의 단면도이다.
도 8B는, 본 발명의 실시예1의 변형예에 따른 표시장치의 모듈화된 패널의 단면도이다.
도 9는, 본 발명의 실시예1에 따른 표시장치의 제조 공정의 프로세스 플로이다.
도 10은, 본 발명의 실시예1에 따른 표시장치의 제조 프로세스를 도시하는 단면도이다.
도 11은, 본 발명의 실시예1에 따른 표시장치의 트랜지스터 회로 구동 검사 공정을 도시하는 단면도이다.
도 12는, 본 발명의 실시예1에 따른 표시장치의 발광층 형성 공정을 도시하는 도면이다.
도 13은, 본 발명의 실시예1에 따른 표시장치의 보호층 형성 공정을 도시하는 도면이다.
도 14는, 본 발명의 실시예1에 따른 표시장치의 패널 분할 공정을 도시하는 도면이다.
도 15는, 본 발명의 실시예1에 따른 표시장치의 패널 분할 공정을 도시하는 도면이다.
도 16은, 본 발명의 실시예1에 따른 표시장치의 모듈화 공정을 도시하는 도면이다.
도 17은, 본 발명의 실시예2에 따른 표시장치의 인접하는 패널 간의 확대도이다.
도 18은, 본 발명의 실시예2에 따른 표시장치가 분할된 후의 1패널의 외관도이다.
도 19는, 본 발명의 실시예2에 따른 표시장치의 횡방향에 인접하는 패널 간의 확대도이다.
도 20은, 본 발명의 실시예3에 따른 표시장치의 제조 공정 프로세서 플로이다.
도 21은, 본 발명의 실시예3에 따른 표시장치의 지지 기판 박리 공정을 도시하는 도면이다.
도 22는, 본 발명의 실시예3에 따른 표시장치의 지지 기판 박리 공정을 도시하는 도면이다.
도 23은, 본 발명의 실시예4에 따른 플렉시블 기판의 제조 방법을 도시하는 도면이다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 또한, 개시된 내용은 어디까지나 일 예에 지나지 않고, 당업자에 있어서, 발명의 주지를 유지하면서 적절한 변경에 있어서 용이하게 상도할 수 있는 것에 대해서는, 당연히 본 발명의 범위에 함유되는 것이다. 또한, 도면은 설명을 보다 명확히 하기 위해, 실제의 모습에 비해, 각 부의 폭, 두께, 형상 등에 대해서 모식적으로 나타내는 경우가 있지만, 어디까지나 일 예이며, 본 발명의 해석을 한정하는 것은 아니다. 또한, 본 명세서와 각 도에 있어서, 동일한 요소에는 동일의 부호를 부여하고, 상세한 설명을 적절히 생략하는 경우가 있다.
<실시예 1>
도 1 내지 도 8을 이용하여, 본 발명의 실시예1에 따른 표시장치의 구성을 설명한다. 도 1은, 본 발명의 실시예1에 따른 표시장치의 표시장치 형성 기판에 있어서의 배치를 도시하는 도면이다.
도 1에 도시하는 바와 같이, 표시장치 형성 기판(1) 상에는, 종횡으로 복수의 패널이 배치된 패널 영역(2)이 구비되어 있다. 각각의 패널은, 화상을 표시하는 표시 영역(4)과, 표시 영역(4)의 주변에 위치하는 주변 영역(5)을 갖는다. 주변 영역(5)의 일측부에는, 외부 소자와 접속하기 위한 단자가 구비된 단자부(6)가 구비되어 있다. 또한, 표시 영역(4)은, 화상을 표시하는 화소 및 화소를 발광시키기 위한 화소 회로를 가질 수 있다. 또한, 주변 영역(5)은, 화소 회로를 제어하는 구동 회로와, 모듈화하기 전에 패널의 동작 여부를 확인하기 위한 검사용 회로를 포함할 수도 있다. 구동 회로와 검사용 회로는 트랜지스터로 구성되기 때문에, 트랜지스터 회로라고 할 수도 있다.
도 2는, 본 발명의 실시예1에 따른 표시장치의 인접하는 패널 간의 확대도이다. 도 2에 도시하는 확대도는, 도 1의 패널(7)과 패널(8)의 사이의 영역(9)의 확대도에 해당한다.
패널(7)의 주변 영역(5)의 일측부에 구비된 단자부(6)에는, 외부 단자용 배선부(11)와 테스팅용 배선부(21)가 번갈아 배치되어 있다. 외부 단자용 배선부(11)는 패널(7)의 화소를 구동하기 위한 트랜지스터 회로에 전기적으로 접속되어 있다. 또한, 외부 단자용 배선부(11)는, 패널(7)의 단자부(6)에 배치된 외부 단자용 패드(12)에 접속되어 있다. 테스팅용 배선부(21)는 구동 검사용의 트랜지스터 회로 또는 화소를 구동하기 위한 트랜지스터 회로에 전기적으로 접속되어 있다. 또한, 테스팅용 배선부(21)는, 패널(7)에 대하여 패널(7)의 단자부(6) 측에 인접하는 패널(8)의 주변 영역(5)의 일측부에 배치된 테스팅용 패드(22)에 접속되어 있다. 도 2에서는 단자부(6)에 있어서, 인접하는 외부 단자용 패드(12) 사이에 테스팅용 배선부(21)가 배치되어 있지만, 이 구성에 한정되지 않고, 외부 단자용 패드(12)는 복수의 테스티용 배선부(21)의 어느 2개의 사이에 형성되어 있으면 된다. 또한, 외부 단자용 배선부(11)의 일부는 드라이버 IC(14)와 접속될 수도 있다.
여기에서, 테스팅용 패드(22)가 배치된 곳은, 후의 공정에서 발광층을 봉지하기 위한 필재를 유지하는 댐재(씰재)가 배치되는 영역에 포함된다. 즉, 패널(7)의 테스팅용 패드(22)는, 후의 공정에서, 패널(8)의 주변 영역(5)에서 댐재로 덮여 있다. 여기에서, 댐재는 트랜지스터가 형성된 기판과 대향 기판을 접합시키는 씰재로의 역할도 한다. 도 2에서는, 테스팅용 패드(22)가 패널(8)의 주변 영역(5)에 배치되는 댐재에 완전히 덮이는 배치로 되어 있으나, 테스팅용 패드(22)의 일부가 패널(7)의 단자부(6)에 위치할 수도 있다.
상기와 같이, 패널(7)의 테스팅용 패드(22)를 인접하는 패널(8)의 주변 영역(5)에 구비함으로써, 패널(7)의 단자부(6)의 스페이스를 넓게 사용할 수 있기 때문에, 레이 아웃의 자유도가 높아 진다. 그 결과, 테스팅 시의 프로빙의 위치 맞춤 시에, 정확도가 높은 고가의 얼라인먼트 기구가 불필요하게 된다. 또한, 정확도가 높은 얼라인먼트가 불필요해 지기 때문에, 얼라인먼트에 필요한 시간이 짧아지고, 생산성이 향상하는 이점도 있다. 또한, 단자부(6)에 있어서, 패드가 점유하는 면적이 작아 지기 때문에, 패널 사이즈를 작게 할 수 있다.
또한, 예를 들어, 플렉시블 기판과 같이, 테스팅용 패드부의 하방이 수지와 같이 외압으로 용이하게 변형하는 재료로 구성되어 있어, 테스팅의 프로빙 시에 패드부 및 패드 주변이 변형하는 구조여도, 패널(7)의 테스팅용 패드(22)를 인접하는 패널(8)의 주변 영역(5)에 구비함으로써, 다른 외부 단자용 패드나 배선 등으로의 영향을 억제할 수 있다.
표시장치 형성 기판(1)은 발광층을 형성한 후에, 각각의 패널로 분할된다. 도 2를 이용하여 설명하면, 패널(7)과 패널(8)의 사이에서 기판이 분단되고, 패널(7)과 패널(8)로 분할된다, 보다 상세하게 설명하면, 기판은 패널(7)의 외부 단자용 패드(12)와 패널(7)의 테스팅용 패드(22) 사이에서 분단된다. 분단된 후의 1패널의 평면도를 도 3에 도시한다.
도 3은, 본 발명의 실시예1에 따른 표시장치의 분단된 후의 1패널의 평면도이다. 상기와 같이, 각 패널은 각각의 패널의 외부 단자용 패드(12)와 테스팅용 패드(22)의 사이에서 분할된다. 그 결과, 도 3에 도시하는 바와 같이, 테스팅용 배선부(21)는 패널(8)의 단자부(6)에서 절단되어 있다. 또한, 패널(8)의 표시 영역(4)을 개재하여 단자부(6)와 대향하는 측부에 있는 주변 영역(5)에는, 표시장치 형성 기판 상에서 패널(8)에 인접한 패널(7)의 테스팅용 배선부(24)의 일부와 테스팅용 패드(25)가 배치되어 있다. 여기서, 외부 단자용 배선부(11)는 주변 영역(5-1)의 횡방향의 중앙을 기준으로 양측에 적어도 하나씩 배치될 수도 있다. 또한, 테스팅용 패드(25)는 주변 영역(5-2)의 횡방향의 중앙을 기준으로 양측에 적어도 하나씩 배치될 수도 있다.
도 4는, 본 발명의 실시예1에 따른 패널(8)의 주변 영역 및 표시 영역의 단면도이다. 도 4에서는, 표시 영역(4), 단자부(6) 측의 주변 영역(5-1), 및 표시 영역(4)을 개재하여 단자부(6)와 대향하는 측부의 주변 영역(5-2)의 각각의 단면도이다. 실시예1의 표시장치는, 기판(30) 상에 하지층(32)이 배치되어 있다. 또한, 표시 영역(4)에는, 구동 회로나 구동 검사용 회로를 구성하는 트랜지스터를 포함하는 트랜지스터층(33)과, 트랜지스터에 전압을 공급하는 소스·드레인 전극으로 기능하는 트랜지스터 배선층(34)이 배치되어 있다. 또한, 주변 영역(5-1, 5-2)에는, 트랜지스터층은 배치되어 있지 않다. 주변 영역(5-1)에는, 도 3에 도시하는 패널(8)의 테스팅용 배선부(21)나 외부 단자용 배선부(11)의 일부에 해당하는 제1 배선층(35) 및 제2 배선층(42)이 배치되어 있다. 주변 영역(5-2)에는, 표시장치 형성 기판 상에서 패널(8)에 인접한 패널(7)의 테스팅용 배선부(24)의 일부와 테스팅용 패드(25)에 해당하는 제1 배선층(36) 및 제2 배선층(43)이 배치되어 있다.
트랜지스터 배선층(34) 및 제1 배선층(35, 36) 상에 층간막(37)이 배치되어 있다. 또한, 표시 영역(4)에서는, 층간막(37) 상에 화소 전극(41)이 배치되어 있다. 층간막(37)은, 트랜지스터층(33), 트랜지스터 배선층(34) 및 제1 배선층(35, 36)의 단차를 완화하는 평탄화막을 이용할 수 있다. 또한, 주변 영역(5-1)에 배치된 제1 배선층(35) 및 제2 배선층(42)은, 단자부(6)에 배치된 외부 단자용 패드(12)에 해당하는 제1 배선층(38) 및 제2 배선층(40)에 접속된다. 도 4에서는, 주변 영역(5-1,5-2)에 있어서, 제1 배선층(35) 및 제2 배선층(42)과, 제1 배선층(36) 및 제2 배선층(43)이, 각각 일부에서 적층된 구조를 도시하지만, 이에 한정되지 않고, 제1 배선층 또는 제2 배선층 중 어느 한 쪽의 구조일 수도 있다. 또는, 다른 층이 더 추가된 적층 구조일 수도 있다.
화소 전극(41) 및 제2 배선층(42,43) 상에 표시 영역의 각 화소를 획정하는 격벽층(50)이 배치된다. 격벽층(50)은 주로 표시 영역(4)에 배치되고, 화소의 발광 영역에 해당하는 영역이 개구되어 있다. 개구부에는 전류를 공급함으로써 발광하는 발광층(51), 발광층(51)의 캐소드로 기능하는 공통 전극(52)이 각각 배치된다. 표시 영역(4)의 공통 전극(52), 주변 영역(5-1,5-2)의 제2 배선층(42,43)을 덮도록 보호막(53)이 배치된다. 보호막(53)은, 수분이나 불순물에 대한 블로킹 능력이 높은 재질을 사용할 수 있다. 예를 들어, 보호막(53)으로 질화 실리콘이나 산화 실리콘, 또는 이들의 적층막을 사용할 수 있다.
보호막(53) 상에 댐재(54) 및 필재(55)가 배치되고, 이들 위에 대향 기판(31)이 배치된다. 주변 영역(5-1,5-2)에 있어서, 댐재(54)의 하방에 배치된 외부 단자용 패드(12)의 일부 및 테스팅용 패드(22)의 일부가 동일한 단면 구조로 할 수 있다. 단, 주변 영역(5-1,5-2)에 배치된 댐재(54)의 높이가 대략 동일하면, 반드시 상기의 단면 구조가 동일한 층 구조일 필요는 없다. 또한, 대향 기판(31)의 단자부(6) 측의 단부와 보호막(53)의 단자부(6) 측의 단부가 대략 일치한다. 또한, 대향기판(31)이 존재하지 않는 단자부(6)에서는, 보호막(53)은 존재하지 않고, 제2 배선층(40)이 노출되어 있다.
다음으로, 도 2에 도시하는 패널(7)의 주변 영역(5)에 있어서 배선부의 A-B단면도를 도 5에서 도시한다. 도 5에서는, 외부 단자용 배선부(11) 및 테스팅용 배선부(21)에 있어서, 층간막(37) 상에 배치된 제2 배선층(42)의 패턴을 반영하여, 보호막(53)에도 요철이 형성되어 있다. 그리고, 요철 형상의 보호막(53) 상에 댐재(54)가 형성되어 있다.
또한, 도 2에 도시하는 패널(8)의 주변 영역(5)에 있어서의 패드부의 C-D단면도를 도 6에 도시한다. 도 6은, 도 5와 마찬가지로, 테스팅용 패드(22)에 있어서, 층간막(37) 상에 배치된 제2 배선층(43)의 패턴을 반영하여, 보호막(53)에도 요철이 형성되어 있다. 그리고, 요철 형상의 보호막(53) 상에 댐재(54)가 형성되어 있다.
상기와 같이, 각 패널의 주변 영역(5)에 있어서, 보호막(53)에 요철을 형성하고, 그 위에 댐재(54)를 형성함으로써, 보호막(53)과 댐재(54)의 접촉면적을 증가시킬 수 있다. 그 결과, 보호막(53)과 댐재(54)의 밀착성을 향상시킬 수 있다. 종래의 구조에서는, 도 3의 패널의 단면도에 있어서, 주변 영역(5-2)에는, 테스팅용 배선부(24)나 테스팅용 패드(25)와 같은 구조물은 배치되어 있지 않다. 한편, 종래의 구조에 있어서도, 주변 영역(5-1)에 배치된 외부 단자용 배선부(11)나 테스팅용 배선부(21)는 존재한다. 즉, 종래의 구조에서는, 주변 영역(5-1)에 있어서의 기판과 댐재의 밀착성과 주변 영역(5-2)에 있어서의 기판과 댐재의 밀착성이 다른 문제가 있었다. 그러나, 도 3과 같은 레이 아웃으로 함으로써, 상기의 문제는 해소되고, 기판과 댐재의 밀착성이 표시 영역(4)의 상측과 하측으로 균등화된다.
또한, 도 4의 주변 영역(5-1)에 있어서의 댐재(54)의 하방에 배치된 층 구조와, 주변 영역(5-2)에 있어서의 댐재(54)의 하방에 배치된 층 구조가 각각 동일하다. 또는, 각각의 보호막(53)의 높이가 대략 동일함으로써, 표시 영역(4)에 배치된 복수의 화소 각각에 있어서, 발광층(51)과 대향 기판(31)의 거리를 일정하게 유지할 수 있다. 그 결과, 간섭 얼룩을 억제하는 효과를 얻을 수 있다. 여기에서 주변 영역(5-1, 5-2)의 각각에 배치된 댐재(54)의 하방의 층 구조가 달라도, 층간막(37)에 의해 평탄화함으로써 댐재(54)를 대략 동일한 높이로 할 수 있다.
도 7은 본 발명의 실시예1에 있어서의 표시장치가 모듈화된 패널의 사시도이다. 도 7에 도시하는 모듈화된 패널은, 도 3의 패널과 대향 기판을 댐재에 의해 접합시키고, 드라이버 IC, FPC(Flexible Printed Circuits) 등을 설치하여 얻을 수 있다. 또한, 도 8A에는 모듈화된 패널의 단면도를 도시한다. 도시하지 않았지만, 도 8A의 기판(30) 상에는 트랜지스터층이나 발광층이 배치되어 있다. 도 7에 있어서, 대향 기판(31)은, 드라이버 IC(14) 및 FPC(16)를 설치 가능하도록 하기 위해, 기판(30)의 단자부(6)를 노출하도록 기판(30)과 접합된다. 외부 단자용 배선부(11)는 주변 영역(5-1)의 댐재(54)의 하방에 배치되어 단자부(6)에 연장되어 있고, 단자부(6)에 있어서 드라이버 IC(14)나 FPC(16)와 접속된다. 드라이버 IC(14)나 FPC(16)는 외부 단자용 패드(12)에 이방성 도전 필름 등을 개재하여 압착된다. 그리고, FPC(16)는 구동 회로나 구동 검사용 회로를 제어하는 컨트롤러 회로에 접속되는 단자부(18)를 구비한다. 도 8A에 있어서, 패널의 주변 영역(5-2)에 배치된 테스팅용 패드(25)는 댐재(54)에 덮여 있다.
도 8A에서는, 대향 기판(31), 댐재(54), 필재(55)를 이용하고, 발광층을 봉지하는 구조에 대하여 설명했지만, 이 구조에 한정되지 않고, 도 8B에 도시하는 바와 같이, 봉지 부재(58)만을 이용하여 발광층을 봉지할 수도 있다. 도시하지 않지만, 도 8B의 기판(30) 상에는 트랜지스터층이나 발광층이 배치되어 있다. 도 8B의 구조의 경우는, 테스팅용 패드(25)를 덮도록 봉지 부재(58)를 형성할 수 있다.
상기와 같이, 주변 영역(5-1)의 댐재(54)의 하방에 배치된 외부 단자용 배선부(11), 및, 주변 영역(5-2)의 댐재(54)의 하방에 배치된, 인접하는 패널의 테스팅용 패드(25)는, 도 5 및 6에 도시하는 바와 같이, 보호막(53)과 댐재(54)의 접촉 면적을 증가시키고, 보호막(53)과 댐재(54)의 밀착성을 향상시킨다. 또한, 기판(30) 상에 배치된 발광층과 대향 기판의 거리를 일정하게 유지할 수 있고, 간섭 얼룩을 억제할 수 있다.
다음으로, 본 발명의 실시예1에 따른 표시장치의 제조 프로세스에 대하여, 도 9 ~ 16을 이용하여 설명한다. 먼저, 도 9에 본 발명의 실시예1에 있어서의 표시장치의 제조 공정의 프로세스 플로우를 도시한다. 도 9는, 플렉시블 디스플레이의 프로세스 플로우를 예시하고 있고, 기판에 플라스틱 기판을 사용한 프로세스 플로우를 예시한다. 또한, 도 10 ~ 16은, 도 9에 도시한 플렉시블 디스플레이 프로세스 플로우의 각 공정에 있어서의 표시장치 주변 영역 및 표시 영역의 단면도이다. 이후, 도 9 및 도 10 ~ 16을 이용하여, 본 발명의 실시예1에 따른 표시장치의 제조 프로세스를 설명한다.
먼저, 플라스틱 기판(60)을 준비하고(S901), 그 위에 하지층(32)을 개재하여 트랜지스터층(33), 트랜지스터 배선층(34), 및 제1 배선층(35,36)을 형성하고, 패널의 표시 영역에 화소를 형성하고, 표시 영역의 주변에 위치하는 패널의 주변 영역에 트랜지스터 회로를 형성한다(S902). 여기서, 도 10에는, 본 발명의 실시예1에 있어서의 표시장치 제조 프로세스를 도시하는 단면도를 도시한다. 도 10에서는, 인접하는 제1 패널(100)과 제2 패널(200)을 도시한다. 제1 패널(100)은 도 2의 패널(7)에 상당하고, 제2 패널(200)은 도 2의 패널(8)에 상당한다. 트랜지스터층(33)에 형성된 트랜지스터로는, 일반적인 것을 사용할 수 있다. 예를 들어, 트랜지스터층(33)으로 바텀 게이트형 트랜지스터 또는 탑 게이트형 트랜지스터를 사용할 수 있다.
트랜지스터를 형성한 후에, 층간막(37)을 형성하고, 층간막(37)의 개구부에 있어서 각 배선층에 전기적으로 접속된 화소 전극(41) 및 배선층(42,43)을 형성한다. 여기에서, 제2 배선층(42)은 주변 영역(5-1)에 있어서, 외부 단자용 배선부(11) 및 외부 단자용 패드(12)를 구성하고, 제2 배선층(43)은, 주변 영역(5-2)에 있어서, 테스팅용 배선부(21) 및 테스팅용 패드(22)를 구성한다. 그리고, 화소 전극(41) 및 제2 배선층(42,43) 상에 표시 영역의 각 화소를 획정하는 격벽층(50)을 형성한다. 여기서, 제1 패널(100)의 주변 영역(5-1)에 배치된 제1 배선층(35) 및 제2 배선층(42)은 제2 패널을 향해 연장되어 있고, 제2 패널(200)의 주변 영역(5-2)에 배치된 제1 배선층(36) 및 제2 배선층(43)에 접속되어 있다.
다음으로, 테스팅용 패드(22)에 트랜지스터 회로를 동작시키는 신호를 입력하여 구동 검사를 행한다(S903). 이 구동 검사는 실제 동작용 구동 회로에 대하여 행할 수도 있고, TEG(Test Element Group)와 같은 테스트용 회로에 대하여 행할 수도 있다. 이 구동 검사용 회로는 공지의 회로가 트랜지스터 회로에 내장될 수도 있고, 드라이버 IC(14)에 내장될 수도 있다. 도 11은, 본 발명의 실시예1에 있어서의 표시장치의 트랜지스터 회로 구동 검사 공정을 도시하는 단면도이다. 제1 패널(100)의 트랜지스터 회로의 구동 검사는, 제2 패널(200)의 주변 영역(5-2)에 배치된 테스트용 패드(22)에 프로브(62)를 프로빙함으로써 실시된다. 도 11에서는, 테스팅용 패드(22)는 제1 배선층(36)과 제2 배선층(43)이 층간막(37)을 개재하여 적층된 구조를 하고 있지만, 이에 한정되지 않고, 층간막(37)이 없고, 제1 배선층(36)과 제2 배선층(43)이 직접 접하여 적층된 구조일 수도 있다. 또한, 테스팅용 패드(22)는 제1 배선층(36) 또는 제2 배선층(43) 중 어느 한 쪽으로 구성될 수도 있다. 이 구동 검사의 결과를, 그 후의 모듈화 공정의 실시 유무에 반영시킬 수 있다.
트랜지스터 회로의 구동 검사(S903)는, 각 패널의 구동 회로가 정상적으로 동작하는지 아닌지를 체크하기 위해, 트랜지스터 회로를 동작시키는 신호를 테스팅용 패드(22)에 입력함으로써 실시된다. 트랜지스터 회로의 구동 검사에서 동작 이상이 있는 패널은, 그 후의 모듈화 공정은 행하지 않고, 정상 동작하는 패널 만을 모듈화하는, 즉 스크리닝 역할을 할 수도 있다.
다음으로, 발광층(51) 및 공통 전극(52)을 형성한다(S904). 도 12는, 본 발명의 실시예1에 있어서의 표시장치의 발광층 형성 공정을 도시하는 도이다. 도 12에서는, 발광층(51) 및 공통 전극(52)을 메탈 마스크를 이용하여, 화소 영역 만을 형성하는 예를 도시했지만, 이 실시예에 한정되지 않고, 예를 들어, 기판 전면에 발광층(51) 및 공통 전극(52)을 형성할 수도 있다.
다음으로, 도 13에 도시하는 바와 같이, 발광층(51) 및 공통 전극(52) 상에 보호막(53)을 형성한다(S904). 도 13은, 본 발명의 실시예1에 있어서의 표시장치의 보호층 형성 공정을 도시하는 도면이다. 보호막(53)은 기판 전면에 형성되고, 수분이나 불순물에 대한 블로킹 능력이 높은 재료를 사용할 수 있다. 예를 들어, 보호막으로 질화 실리콘이나 산화 실리콘, 또는 이들의 적층막을 사용할 수 있다. 질화 실리콘이나 산화 실리콘과 같은 무기 재료에 의한 보호막(53)은, 하방 구조의 단차 부분에 있어서 막 밀도가 낮은 영역에 형성될 수 있다. 또한, 상기의 트랜지스터 회로 구동 검사에서의 프로빙에 의해, 막 표면의 요철이 커져 있는 곳이 존재한다. 막 밀도가 낮은 영역은, 거기서 수분이나 불순물이 혼입하고, 트랜지스터 특성의 변동이나, 발광층의 열화 등을 일으키기 때문에, 그와 같은 곳에 있어서도 피복성 좋은 보호막을 형성하는 것이 중요하다.
다음으로, 도 14에 도시하는 바와 같이, 제1 패널(100)과 제2 패널(200)을 분할하기 위해, 기판(60)을 분단한다(S905). 도 14는, 본 발명의 실시예1에 있어서의 표시장치의 패널 분할 공정을 도시하는 도면이다. 기판(60)은, 도 2 및 3에 도시하는 바와 같이, 제1 패널(100)의 주변 영역(5-1)에 배치된 외부 단자용 패드(12)와 제2 패널(200)의 주변 영역(5-2)에 배치된 테스팅용 패드(22)의 사이에서 분단된다. 도 14에서는, 외부 단자용 패드(12)와 테스팅용 패드(22)의 사이의 테스팅용 배선부(21)를 분단하는 예를 도시했지만, 테스팅용 패드(22)의 일부를 분단할 수도 있다. 분단된 기판(60)은, 도 15와 같이 테스팅용 배선부(21)가 분단됨으로써, 외부 단자용 패드(12)와 테스팅용 패드(22)가 분리되고, 제1 패널(100)과 제2 패널(200)이 분할된다. 도 14에서는, 기판(60)을 분단하는 방법의 일 예로, 레이저(64)에 의한 스크라이브의 예를 도시했다.
다음으로, 도 16에 도시하는 바와 같이, 분할된 각각의 패널은, 댐재(54)에 의해 대향 기판(61)과 접합된다(S906). 도 16은, 본 발명의 실시예1에 있어서의 표시장치 모듈화 공정을 도시하는 도이다. 기판(60), 대향기판(61), 댐재(54)에 의해 닫혀진 공간에 필재(55)가 충전된다. 여기서 도 2에 도시하는 바와 같이, 테스팅용 패드(22)는 댐재(54)에 의해 덮여질 수도 있다. 단자부(6)는, 드라이버 IC(14)나 FPC(16)를 장착할 필요가 있기 때문에, 단자부(6) 영역의 제1 배선층(35)과 제2 배선층(42)이 적층된 외부 단자용 패드(12)는 노출된다. 대향 기판(51)은 단자부를 노출하도록 접합되어 있고, 이 대향 기판(61)을 마스크로, 상방에서 에칭하고, 단자부(6) 영역의 보호막(53)을 제거함으로써, 외부 단자용 패드(12)를 노출한다. 이어서, 단자부(6)의 외부 단자용 패드(12)에 드라이버 IC(14)나 FPC(16)를 장착함으로써, 도 7에 도시하는 모듈화된 패널을 완성시킨다(S906). 그 후, 모듈화된 패널의 표시 검사가 이루어진다(S907).
이 패널의 표시 검사는 외부 단자용 패드(12)에 프로브 등을 대어 외부로부터 테스트 신호를 입력함으로써 실시된다. 이 표시 검사에 있어서는 TEG 등의 테스트 전용부를 구비할 수도 있고, 테스트 전용의 회로나 발광층을 구비해서 행할 수가 있다. 또한, 표시장치로 사용하는 각종 회로나 발광층의 테스트를 행할 수도 있다. 이 구동 검사용 회로는 공지의 회로가 트랜지스터 회로에 내장될 수도 있고, 드라이버 IC(14)에 내장될 수도 있다. 또한, 외부 단자용 패드(12)는 패널의 표시 검사에도 사용되지만, 표시장치로 화상이 표시될 때에도 사용되는 것이다.
여기서, 트랜지스터 회로 구동 검사(S903)의 공정에 있어서, 프로빙 시에 패드의 하방에 배치된 층이 외압으로 용이하게 변형하는 재료로 구성되어 있으면, 패드부나 패드부 주변이 변형한다. 본 실시예에 있어서도, 프로빙된 패드부와 그 주변은 변형할 가능성이 있지만, 그 패드부는 인접하는 제2 패널에 배치되어 있기 때문에, 예를 들어, 패드부와 그 주변이 변형해도, 다른 외부 단자용 패드나 배선 등에 영향을 미치지 않는다.
이상과 같이, 패널의 구동 검사용 회로에 전기적으로 접속된 배선의 패드를, 인접하는 패널의 주변부에 구비함으로써, 패널 주변부에 있어서 단자부의 스페이스를 넓게 사용할 수 있고, 패널의 주변 영역의 레이 아웃의 설계의 자유도가 향상한다. 또한, 플렉시블 기판과 같이, 테스팅용 패드부의 하방이 부드러운 재료로 구성되어 있는 경우에도, 프로빙에 의한 패드부나 패드부 주변의 변형을 억제할 수 있고, 다른 외부 단자용 패드나 배선 등으로의 영향을 억제할 수 있다. 그 결과, 구동 검사 공정에 있어서의 불량 발생율을 저감할 수 있다. 또한, 테스팅을 위한 프로빙 시의 위치 맞춤을 위한 정확도가 높은 고가의 얼라인먼트 기구가 불필요 해진다. 또한, 얼라인먼트에 필요한 시간이 짧아 지기 때문에, 생산성이 향상하는 이점도 있다. 또한, 단자부(6)에 있어서, 패드가 점유하는 면적이 작아 지기 때문에, 패널 사이즈를 작게 할 수 있다.
또한, 본 실시예에 있어서 서술한 특징에 의해 초래되는 다른 작용 효과에 대해서, 본 명세서의 기재로부터 명확한 것, 또는 당업자에 있어서 적절히 생각이 미칠 수 있는 것에 대해서는, 당연히 본 발명에 의해 초래되는 것으로 이해된다.
<실시예 2>
도 17 내지 19를 이용하여, 본 발명의 실시예2에 따른 표시장치의 구성을 설명한다. 도 17은, 본 발명의 실시예2에 있어서 표시장치의 인접하는 패널 간의 확대도이다. 도 17에 도시하는 확대도는, 도1 의 패널(7)과 패널(8)의 사이의 영역(9)의 확대도에 해당한다.
도 17에 있어서, 패널(7)의 단자부(6)에는, 외부 단자용 배선부(11)와 외부 단자용 배선부(11)가 배치된 영역의 외측에 테스팅용 배선부(21)가 배치되어 있다. 외부 단자용 배선부(11)는, 패널(7)의 화소를 구동하기 위한 트랜지스터 회로에 전기적으로 접속되어 있다. 테스팅용 배선부(21)는, 구동 검사용 트랜지스터 회로에 전기적으로 접속되고, 패널(8)을 향해서 연장되어 있다. 도 18은, 본 발명의 실시예2에 있어서의 표시장치의 분단된 후의 1패널의 외관도이다. 도 18에 도시하는 바와 같이, 테스팅용 배선부(21)는, 복수의 외부 단자용 배선부(11)가 배치된 영역의 양측에 배치되어 있다. 외부 단자용 배선부(11)는, 패널(8)의 단자부(6)에 배치된 외부 단자용 패드(12)에 접속되어 있다. 외부 단자용 배선부(11)의 일부는 드라이버 IC(14)와 접속될 수도 있다.
한 편, 패널(7)의 테스팅용 배선부(24)는, 패널(8)의 주변 영역(5)에 배치된 테스팅용 패드(25)에 접속되어 있다. 여기서, 테스팅용 패드(25)가 배치된 곳은, 후의 공정에서 발광층을 봉지하기 위한 필재를 보호하기 위한 댐재가 배치되는 영역에 포함된다. 즉, 패널(7)의 테스팅용 패드(25)는, 후의 공정에서 패널(8)의 주변 영역(5)에 있어서, 댐재로 덮여진다. 여기서, 댐재는 트랜지스터가 형성된 기판과 대향 기판을 접합시키는 씰재로의 역할도 한다. 도 17에서는, 테스팅용 패드(22)가 패널(8)의 주변 영역(5)에 완전히 덮힌 배치로 되어 있지만, 테스팅용 패드(22)의 일부가 패널(7)의 단자부(6)에 위치할 수도 있다.
도 19는, 본 발명의 실시예2에 있어서의 표시장치의 횡방향에 인접하는 패널(71,72)(도 1 참조)의 사이 영역(70)의 확대도이다. 패널(71)의 테스팅용 패드(73)과 패널(72)의 테스팅용 패드(74)는, 서로 인접하여 배치되어 있고, 구동 검사용 회로의 구동 검사를 행할 때에 이용되는 탐침 부착 기판(프로브 가드)을 이용함으로써, 패널(71)과 패널(72)의 구동 검사를 동시에 행할 수 있다. 이와 같이, 도 19와 같이, 패널(71,72)의 테스팅용 패드(73,74)를 인접하여 배치함으로써, 구동 검사에 필요한 시간을 반 이하로 단축할 수 있고, 생산성을 향상시킬 수 있다.
<실시예 3>
도 20 내지 22를 이용하여, 본 발명의 실시예3에 따른 표시장치의 제조 방법 및 구성을 설명한다. 도 20은, 본 발명의 실시예3에 있어서의 표시장치의 제조 공정의 프로세스 플로우이다. 도 20에서는, 플렉시블 디스플레이의 프로세스 플로우를 도시하고 있지만, 도 9와는 달리, 유리 기판 상에 플라스틱 층을 형성하고, 트랜지스터층이나 발광층을 형성한 후에 플라스틱층을 유리 기판에서 박리한다. 즉, 전사 방식에 의한 플렉시블 디스플레이의 예를 도시한다. 도 21, 22는, 각각 본 발명의 실시예3에 있어서의 표시장치의 지지 기판 박리 공정을 도시하는 도이다.
도 20의 프로세스 플로우에 대하여, 도 9와는 다른 점을 도 21,22를 참조하여 상세하게 설명한다. 도 20에서는, 먼저, 지지용 기판인 유리 기판(80)을 준비하고(S2001), 그 위에 플라스틱층(81) 또는 플라스틱 기판(83)을 형성한다(S2002). 플라스틱층(81)을 형성하는 경우는, 폴리 이미드 등의 유기 수지막을 도포법 등에 의해 유리 기판(80) 상에 형성한다. 또한, 플라스틱 기판(83)을 형성하는 경우는, 유리 기판에 접착용 수지(82)를 개재하여 플라스틱 기판(83)을 접합한다. 이후의 트랜지스터 회로 형성(S2003), 트랜지스터 회로 구동 검사(S2004), 발광층 형성 공정(S2005)은 도 9와 동일한 프로세스로 형성한다.
다음으로, 유리 기판(80)에서 플라스틱층(81) 또는 플라스틱 기판(83)을 박리한다(S2006). 이 박리 공정에 의해, 트랜지스터층(84) 및 발광층(85)이 형성된 플라스틱 기판을 얻을 수 있다. 이후, 도 21,22에 도시한 박리 공정의 상세에 대하여 설명한다.
도 21은 유리 기판(80) 상에 플라스틱층(81)을 형성하고, 박리하는 프로세스를 도시한다. 먼저, 폴리 이미드 등의 유기 수지막을 도포법에 의해 유리 기판(80) 상에 형성한다. 그리고, 폴리 이미드 상에 도 9의 S903, S904의 공정과 마찬가지로 트랜지스터층(84), 발광층(85)를 형성한다. 이어서, 유리 기판(80)의 이면측에서 레이저 조사(86)를 행하고, 플라스틱층(81)의 유리 기판 측을 국소적으로 가열함으로써, 트랜지스터층(84), 발광층(85)이 형성된 플라스틱층(81)을 유리 기판(80)에서 박리한다.
도 22는, 유리 기판(80) 상에 접착용의 수지(82)를 개재하여 플라스틱 기판(83)을 접합하고, 박리하는 프로세스를 도시한다. 먼저, 유리 기판(80) 상에 접착용 수지(82)를 도포하고, 그 위에 플라스틱 기판(83)을 접합한다. 그리고, 플라스틱 기판(83) 상에 도 9의 S903, S904의 공정과 마찬가지로 트랜지스터층(84), 발광층(85)을 형성한다. 이어서, 유리 기판(80)의 이면 측에서 UV조사(87)를 행하고, 접착용의 수지(82)를 변질시킴으로써 접착력을 저하시키고, 트랜지스터층(84), 발광층(85)이 형성된 플라스틱 기판(83)을 유리 기판(80)에서 박리한다.
도 21, 22에 도시한 어떤 방법에 있어서도, 트랜지스터층(84)의 하층에는 부드러운 플라스틱층 또는 플라스틱 기판이 존재한다. 따라서, 트랜지스터 회로 구동 검사(S2004)의 공정에 있어서, 프로빙에 의해 패드부나 패드부 주변이 변하고 만다. 즉, 지지 기판으로부터 박리함으로써 플라스틱 기판을 얻는 프로세서에 있어서도, 실시예1,2와 같이, 패널의 구동 검사용 회로에 전기적으로 접속된 테스팅용 패드(22)를 인접하는 패널의 주변부에 구비함으로써, 다른 외부 단자용 패드나 배선 등으로의 영향을 억제하는 효과가 매우 유효하다.
<실시예 4>
도 23을 이용하여, 본 발명의 실시예4에 따른 플렉시블 기판의 제조 방법을 설명한다. 도 23은, 본 발명의 실시예4에 있어서의 플렉시블 기판의 제조 방법을 도시하는 도이다. 도 23에 도시하는 플렉시블 디스플레이는 롤 to 롤 방식에 의해 제조된다. 롤 to 롤 방식에서는, 제1 롤(91)에 감겨져 있는 플라스틱 필름(95)이 제2 롤(92)에 감긴다. 플라스틱 필름(95)은, 제1 지지롤(93)과 제2 지지롤(94)에 의해 성막 장치(97)의 성막원으로부터의 거리가 조정되고, 양 지지롤의 사이를 이동하면서, 박막 재료(96)가 성막된다.
상기와 같이, 롤 to 롤 방식으로 제작된 플라스틱 필름 상에 형성된 패널에 있어서도, 실시예1,2와 같이, 패널 구동 검사용 회로에 전기적으로 접속된 테스팅용 패드(22)를 인접하는 패널의 주변부에 구비함으로써, 다른 외부 단자용 패드나 배선 등으로의 영향을 억제하는 효과가 매우 유효하다.
또한, 본 발명자에 의해 이루어진 발명을, 상기 실시예를 토대로 구체적으로 설명하였으나, 본 발명은, 상기 실시예에 한정되는 것은 아니며, 그 요지를 이탈하지 않는 범위에서 다양하게 변경 가능한 것은 당연한 것이다.
이상과 같이, 패널의 구동 검사용 회로에 전기적으로 접속된 배선의 패드를, 인접하는 패널의 주변부에 구비함으로써, 패널 주변부에 있어서의 단자부의 스페이스를 넓게 사용할 수 있기 때문에, 패널의 주변 영역의 레이 아웃의 설계의 자유도가 향상한다. 또한, 플렉시블 기판과 같이, 테스팅용 패드부의 하방이 부드러운 재료로 구성되어 있는 경우에도, 프로빙에 의한 패드부나 패드 주변부의 변형을 억제할 수 있고, 다른 외부 단자용 패드나 배선 등으로의 영향을 억제할 수 있다. 그 결과, 테스팅을 위한 프로빙 시의 위치 맞춤을 위한 정확도가 높은 고가의 얼라인먼트 기구가 불필요하게 된다. 또한, 얼라인먼트에 필요한 시간이 짧아지기 때문에, 생산성이 향상하는 이점도 있다. 또한, 단자부(6)에 있어서, 패드가 점유하는 면적이 작아 지기 때문에, 패널 사이트를 작게 할 수 있다.
1: 기판 2: 패널 영역
4: 표시 영역 5-1: 주변 영역
5-2: 주변 영역 6: 단자부
7: 패널 11: 외부 단자용 배선부
12: 외부 단자용 패드 21: 테스팅용 배선부
22: 테스팅용 패드 24: 테스팅용 배선부
25: 테스팅용 패드 30: 기판
31: 대향 기판 32: 하지층
33: 트랜지스터층 34: 트랜지스터 배선층
35: 제1 배선층 36: 제1 배선층
37: 층간막 40: 제2 배선층
41: 화소전극 42: 제2 배선층
43: 제2 배선층 51: 발광층
52: 공통 전극 53: 보호막
54: 댐재 55: 필재
58: 봉지 부재 60: 플라스틱 기판
61: 대향 기판 64: 레이저
71: 패널 72: 패널
73: 테스팅용 패드 74: 테스팅용 패드
80: 유리 기판 83: 플라스틱 기판
84: 트랜지스터층 85: 발광층
86: 레이저 조사 91: 제1 롤
92: 제2 롤 93: 제1 지지롤
94: 제2 지지롤 95: 플라스틱 필름
96: 박막 재료 97: 성막 장치

Claims (15)

  1. 패널의 표시 영역에 화소를 형성하고,
    상기 표시 영역의 주변에 위치하는 상기 패널의 주변 영역에 제1 트랜지스터 회로를 형성하고,
    상기 제1 트랜지스터 회로에 전압을 공급하는 트랜지스터 배선층을 형성하고,
    상기 주변 영역의 일부분에, 복수의 제1 패드를 형성하고,
    상기 패널의 상기 일부분에 인접하는 패널의 주변 영역에, 상기 제1 트랜지스터 회로에 전기적으로 접속된 복수의 제2 패드를 형성하고,
    상기 복수의 제2 패드의 각각과 상기 제1 트랜지스터 회로를 전기적으로 연결하는 복수의 적층 배선 중의 제1 배선층을 형성하고,
    상기 트랜지스터 배선층 및 상기 제1 배선층 위에 층간막을 형성하고,
    상기 트랜지스터 배선층과 전기적으로 접속된 화소 전극을 상기 층간막 위에 형성하고,
    상기 복수의 적층 배선 중의 제2 배선층을 상기 층간막 위에 형성하고,
    상기 제2 패드를 이용하여 상기 제1 트랜지스터 회로의 구동 검사를 하고,
    상기 구동 검사 후에, 상기 제1 패드와 상기 제2 패드를 분리하는 것을 특징으로 하는 표시장치의 제조 방법.
  2. 제1항에 있어서,
    상기 인접하는 패널에 있어서, 상기 복수의 제2 패드를 덮도록 씰재를 더 형성하는 것을 특징으로 하는 표시장치의 제조 방법.
  3. 제1항에 있어서,
    상기 복수의 적층 배선의 각각은, 인접한 상기 제1 패드 사이를 통과하여 복수의 제2 패드의 각각과 상기 제1 트랜지스터 회로를 전기적으로 연결하는 것을 특징으로 하는 표시장치의 제조 방법.
  4. 제1항에 있어서,
    상기 복수의 제1 패드는, 상기 패널의 제1 측면에 형성된 복수의 상기 적층 배선과 상기 패널의 상기 제1 측면과 반대인 제2 측면에 형성된 복수의 상기 적층 배선 사이에 배치되는 것을 특징으로 하는 표시장치의 제조 방법.
  5. 제1항에 있어서,
    상기 구동 검사는, 상기 제2 패드에 프로빙함으로써 이루어 지는 것을 특징으로 하는 표시장치의 제조 방법.
  6. 제5항에 있어서,
    상기 제2 패드가 형성되는 기판은 수지를 포함하는 것을 특징으로 하는 표시장치의 제조 방법.
  7. 패널의 표시 영역에 배치된 화소와,
    상기 표시 영역의 주변에 위치하는 상기 패널의 주변 영역에 배치된 제1 트랜지스터 회로와,
    상기 제1 트랜지스터 회로에 전압을 공급하는 트랜지스터 배선층과,
    상기 주변 영역의 일부분에 배치된 복수의 제1 패드와,
    상기 주변 영역에 위치하고, 상기 표시 영역을 개재하여 상기 일부분과 대향하는 상기 주변 영역의 다른 일부분에 배치되고, 씰재에 의해 덮여진 복수의 제2 패드와,
    상기 복수의 제2 패드의 각각과 상기 제1 트랜지스터 회로를 전기적으로 연결하는 제1 배선층 및 제2 배선층을 포함하는 복수의 적층 배선과,
    상기 트랜지스터 배선층 및 상기 제1 배선층 위에 배치된 층간막과,
    상기 트랜지스터 배선층과 전기적으로 연결되어 상기 층간막 상에 배치된 화소 전극을 포함하고,
    상기 제2 배선층은 상기 층간막 상에 배치되는 것을 특징으로 하는 표시장치.
  8. 제7항에 있어서,
    상기 씰재와 겹치는 영역의 상기 복수의 적층 배선의 일부와 상기 제2 패드의 일부가 동일한 단면 구조를 갖는 것을 특징으로 하는 표시장치.
  9. 제8항에 있어서,
    상기 복수의 적층 배선은, 상기 일부분의 중앙을 기준으로 양측에 적어도 한 개씩 배치되고,
    상기 제2 패드는, 상기 다른 일부분의 중앙을 기준으로 양측에 적어도 한 개씩 배치되는 것을 특징으로 하는 표시장치.
  10. 제1 패널의 표시 영역에 배치된 화소와
    상기 표시 영역의 주변에 위치하는 상기 제1 패널의 주변 영역에 배치된 제1 트랜지스터 회로와,
    상기 제1 트랜지스터 회로에 전압을 공급하는 트랜지스터 배선층과,
    상기 주변 영역의 일부분에 배치된 복수의 제1 패드와,
    상기 제1 패널의 상기 일부분에 인접하는 제2 패널의 주변 영역에 배치되고, 상기 제1 패널의 상기 트랜지스터 회로에 전기적으로 접속된 복수의 제2 패드와,
    상기 복수의 제2 패드의 각각과 상기 제1 트랜지스터 회로를 전기적으로 연결하는 제1 배선층 및 제2 배선층을 포함하는 복수의 적층 배선과,
    상기 트랜지스터 배선층 및 상기 제1 배선층 위에 배치된 층간막과,
    상기 트랜지스터 배선층과 전기적으로 연결되어 상기 층간막 상에 배치된 화소 전극을 포함하며,
    상기 제2 배선층은 상기 층간막 상에 배치되는 것을 특징으로 하는 표시장치 형성 기판.
  11. 제10항에 있어서,
    상기 복수의 적층 배선의 각각은, 인접한 상기 제1 패드 사이를 통과하여 복수의 제2 패드의 각각과 상기 제1 트랜지스터 회로를 전기적으로 연결하는 것을 특징으로 하는 표시장치 형성 기판.
  12. 제10항에 있어서,
    상기 복수의 제1 패드는, 상기 패널의 제1 측면에 형성된 복수의 상기 적층 배선과 상기 패널의 상기 제1 측면과 반대인 제2 측면에 형성된 복수의 상기 적층 배선 사이에 배치되는 것을 특징으로 하는 표시장치 형성 기판.
  13. 제10항에 있어서,
    상기 제2 패드가 형성되는 기판은 수지를 포함하는 것을 특징으로 하는 표시장치 형성 기판.
  14. 제1항에 있어서,
    상기 제1 패드에 전기적으로 접속된 제2 트랜지스터 회로를 더 형성하고,
    상기 제2 트랜지스터 회로는 상기 패널의 상기 화소를 구동하는 회로이며,
    상기 제1 트랜지스터 회로는 상기 제2 트랜지스터 회로와는 다른 구동 검사용 회로인 것을 특징으로 하는 표시장치의 제조 방법.
  15. 제10항에 있어서,
    상기 제1 패드에 전기적으로 접속된 제2 트랜지스터 회로를 더 포함하고,
    상기 제2 트랜지스터 회로는 상기 제1 패널의 상기 화소를 구동하는 회로이며,
    상기 제1 트랜지스터 회로는 상기 제2 트랜지스터 회로와는 다른 구동 검사용 회로인 것을 특징으로 하는 표시장치 형성 기판.

KR1020150025486A 2014-03-06 2015-02-24 표시장치의 제조 방법, 표시장치 및 표시장치 형성 기판 KR101670165B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014043727A JP2015169760A (ja) 2014-03-06 2014-03-06 表示装置の製造方法、表示装置および表示装置形成基板
JPJP-P-2014-043727 2014-03-06

Publications (2)

Publication Number Publication Date
KR20150105203A KR20150105203A (ko) 2015-09-16
KR101670165B1 true KR101670165B1 (ko) 2016-10-27

Family

ID=54018182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150025486A KR101670165B1 (ko) 2014-03-06 2015-02-24 표시장치의 제조 방법, 표시장치 및 표시장치 형성 기판

Country Status (4)

Country Link
US (1) US9640600B2 (ko)
JP (1) JP2015169760A (ko)
KR (1) KR101670165B1 (ko)
CN (1) CN104900674A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102098220B1 (ko) * 2013-11-28 2020-04-07 엘지디스플레이 주식회사 표시장치용 표시패널
CN105517337B (zh) * 2015-11-25 2018-03-27 武汉光迅科技股份有限公司 一种高可靠性柔性板及其装配系统
KR102568631B1 (ko) * 2016-04-15 2023-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102654925B1 (ko) * 2016-06-21 2024-04-05 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR102595086B1 (ko) * 2016-07-08 2023-10-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102553910B1 (ko) * 2016-08-31 2023-07-07 엘지디스플레이 주식회사 표시장치와 그의 검사방법
WO2018211376A1 (ja) * 2017-05-18 2018-11-22 株式会社半導体エネルギー研究所 表示装置の作製方法、表示装置、表示モジュール、及び、電子機器
EP3680932A4 (en) * 2017-09-04 2021-06-02 Seoul Semiconductor Co., Ltd. DISPLAY DEVICE AND ITS MANUFACTURING PROCESS
JP7001398B2 (ja) * 2017-09-07 2022-01-19 株式会社ジャパンディスプレイ 表示装置の製造方法及び多面取り基板
KR102322135B1 (ko) 2017-09-15 2021-11-08 삼성디스플레이 주식회사 표시 장치 제조 방법
JP7096721B2 (ja) * 2018-07-13 2022-07-06 株式会社ジャパンディスプレイ 表示装置
CN108983461B (zh) * 2018-08-22 2021-04-27 惠科股份有限公司 阵列基板及液晶模组
US11016139B2 (en) * 2018-09-14 2021-05-25 Chongqing Hkc Optoelectronics Technology Co., Ltd. Test assembly and test device
KR102599507B1 (ko) * 2018-09-17 2023-11-09 삼성디스플레이 주식회사 디스플레이 장치
KR20200108200A (ko) 2019-03-08 2020-09-17 삼성디스플레이 주식회사 표시 셀, 이의 제조 방법 및 이에 의해 제조된 표시 장치
CN110190106B (zh) * 2019-06-13 2022-01-28 京东方科技集团股份有限公司 一种显示面板及其制备方法、检测方法、显示装置
CN111354744B (zh) 2020-04-03 2021-04-27 武汉华星光电技术有限公司 阵列基板检测键及显示面板
CN111367111B (zh) * 2020-04-30 2022-08-23 厦门天马微电子有限公司 显示面板母板及显示面板的制备方法
KR20220007810A (ko) * 2020-07-10 2022-01-19 삼성디스플레이 주식회사 표시 장치
WO2022041281A1 (zh) * 2020-08-31 2022-03-03 京东方科技集团股份有限公司 一种显示面板及显示装置
CN114203890B (zh) * 2021-12-10 2024-01-26 Tcl华星光电技术有限公司 显示面板及显示面板的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004287059A (ja) * 2003-03-20 2004-10-14 Fujitsu Display Technologies Corp 液晶表示装置
JP2006162701A (ja) * 2004-12-02 2006-06-22 Sony Corp 液晶表示パネル、液晶表示装置および液晶表示パネルの製造方法
JP2006330711A (ja) 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 半導体装置及び液晶表示装置
JP2010102237A (ja) * 2008-10-27 2010-05-06 Mitsubishi Electric Corp 表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2820233B2 (ja) * 1993-06-11 1998-11-05 シャープ株式会社 表示装置の検査装置および検査方法
JP3608613B2 (ja) * 2001-03-28 2005-01-12 株式会社日立製作所 表示装置
KR100777724B1 (ko) * 2002-02-07 2007-11-19 삼성에스디아이 주식회사 유기전자 발광소자와, 이의 기판 및 그 절단방법
US7710739B2 (en) 2005-04-28 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP5194382B2 (ja) * 2005-08-18 2013-05-08 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100736575B1 (ko) * 2006-04-28 2007-07-06 엘지전자 주식회사 디스플레이 소자용 모기판 및 이를 이용한 디스플레이 장치
JP4890100B2 (ja) * 2006-05-25 2012-03-07 ゲットナー・ファンデーション・エルエルシー 画像表示装置
JP2008134073A (ja) * 2006-11-27 2008-06-12 Sharp Corp 検査ユニット、表示装置及びその製造方法
JP4254851B2 (ja) * 2006-12-06 2009-04-15 セイコーエプソン株式会社 表示装置、集積回路装置及び電子機器
JP4488011B2 (ja) * 2007-02-26 2010-06-23 エプソンイメージングデバイス株式会社 電気光学装置、半導体装置、表示装置およびこれを備える電子機器
KR100884455B1 (ko) * 2007-06-05 2009-02-20 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그 모기판
EP2230658A4 (en) * 2008-01-09 2011-09-14 Sharp Kk DISPLAY DEVICE
JP5433309B2 (ja) * 2009-06-03 2014-03-05 株式会社ジャパンディスプレイ 表示装置
JP2010286617A (ja) * 2009-06-10 2010-12-24 Hitachi Displays Ltd 液晶表示装置
JP2011053614A (ja) * 2009-09-04 2011-03-17 Toshiba Mobile Display Co Ltd マザー基板および表示装置
JP2013011663A (ja) * 2011-06-28 2013-01-17 Kyocera Corp 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004287059A (ja) * 2003-03-20 2004-10-14 Fujitsu Display Technologies Corp 液晶表示装置
JP2006162701A (ja) * 2004-12-02 2006-06-22 Sony Corp 液晶表示パネル、液晶表示装置および液晶表示パネルの製造方法
JP2006330711A (ja) 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 半導体装置及び液晶表示装置
JP2010102237A (ja) * 2008-10-27 2010-05-06 Mitsubishi Electric Corp 表示装置

Also Published As

Publication number Publication date
JP2015169760A (ja) 2015-09-28
CN104900674A (zh) 2015-09-09
KR20150105203A (ko) 2015-09-16
US9640600B2 (en) 2017-05-02
US20150255527A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
KR101670165B1 (ko) 표시장치의 제조 방법, 표시장치 및 표시장치 형성 기판
US11556199B2 (en) Display device with sensor
KR101869669B1 (ko) 복수 타입들의 마이크로 코팅층들을 갖는 플렉서블 디스플레이 디바이스
JP5690916B2 (ja) ディスプレイ装置用アレイ基板
KR101866705B1 (ko) 마이크로 커버층을 갖는 디스플레이 디바이스 및 이의 제조 방법
US8772780B2 (en) Array substrate structure of display panel and method of making the same
JP5161263B2 (ja) 平板表示装置及びその製造方法
US9240149B2 (en) Liquid crystal display device and method of fabricating the same
JP5834133B2 (ja) アクティブマトリクス基板及びそれを備えた表示パネル
KR20170093869A (ko) 브리지된 배선 트레이스들 갖는 플렉서블 디스플레이 디바이스
KR20170095809A (ko) 게이트-인-패널 회로를 갖는 플렉서블 디스플레이 디바이스
KR20170094266A (ko) 내부식성 인쇄 회로 필름을 갖는 플렉서블 디스플레이 디바이스
KR102204976B1 (ko) 표시 장치 및 그것의 제조 방법
KR20110034564A (ko) 표시장치
TWI671572B (zh) 顯示面板及其製造方法
KR20100022762A (ko) 액정 표시 장치
KR20140032773A (ko) 폴더블 멀티 디스플레이 장치 및 제조 방법
JP2005536768A (ja) 液晶表示装置
KR20130001585A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP4737009B2 (ja) ディスプレイ基板およびディスプレイ基板の製造方法
US20160141315A1 (en) Display device and method for fabricating the same
KR20120050147A (ko) 박막 트랜지스터 표시판
TWI467522B (zh) 積體顯示模組
JP2011164361A (ja) 表示装置
JP2013025125A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant