JP2011053614A - マザー基板および表示装置 - Google Patents

マザー基板および表示装置 Download PDF

Info

Publication number
JP2011053614A
JP2011053614A JP2009204870A JP2009204870A JP2011053614A JP 2011053614 A JP2011053614 A JP 2011053614A JP 2009204870 A JP2009204870 A JP 2009204870A JP 2009204870 A JP2009204870 A JP 2009204870A JP 2011053614 A JP2011053614 A JP 2011053614A
Authority
JP
Japan
Prior art keywords
array
pad group
connection
switching circuit
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009204870A
Other languages
English (en)
Inventor
Akira Tomita
暁 富田
Katsuhiko Inada
克彦 稲田
Masakatsu Kitani
正克 木谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mobile Display Co Ltd filed Critical Toshiba Mobile Display Co Ltd
Priority to JP2009204870A priority Critical patent/JP2011053614A/ja
Publication of JP2011053614A publication Critical patent/JP2011053614A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】低コストで信頼性の高い表示装置およびそのマザー基板を提供する。
【解決手段】マトリクス状に配置された複数の表示画素PXからなる表示部DYPと、表示部DYPの一部となるアレイ表示部10Dと、アレイ表示部10Dを囲む周辺部とを備えたアレイ基板10と、を備え、周辺部は、表示部DYPを駆動する駆動手段GD,SDと、駆動手段GD、SDに信号を供給する外部信号源が接続される接続部30と、複数のスイッチング素子42を備えたスイッチング回路40と、検査用パッド群CNTと、を備え、接続部30は、少なくとも複数の表示画素PXの列数に対応する複数の接続端子TAを備え、スイッチング回路42は、複数の接続端子TAと同数のスイッチング素子42を備え、検査用パッド群CNTは、複数の接続端子TA数よりも少ない複数の検査用パッドTBを備えている表示装置PNL。
【選択図】図1

Description

本発明は、表示装置および表示装置のマザー基板に関し、特に、アクティブマトリクス型の表示装置およびそのマザー基板に関する。
表示装置を製造する場合、大型基板上に複数の基板の回路や表示素子を形成して、大型基板から複数の表示装置の基板を形成することがある。
例えば、表示装置として例えば液晶表示装置の製造工程は、1枚のマザー基板上に画素電極や内蔵回路等を形成して、複数のアレイ基板を製作するアレイ工程、複数のアレイ基板となるマザー基板と複数の対向基板となるマザー基板とを貼り合せ、2枚のマザー基板間の領域に液晶材料を充填し、液晶表示装置を切り出すセル工程、および、液晶表示装置に外部回路やバックライトなどの部品を取り付けて液晶表示モジュールを製作するモジュール工程に大別される。
上記各工程において種々の検査が実施され、アレイ工程により複数のアレイ基板が形成された後のアレイ検査では、各アレイ基板に電気信号(検査信号)を印加して動作させることにより、表示不良の有無が検査される。
このようなアレイ検査では、各アレイ基板上の外部回路接続用端子に、検査装置のプローブを接触させて、検査対象であるアレイ基板と、検査装置とを電気的に接続して、検査信号を印加している。
例えば、特許文献1には、ガラス基板の表面に複数のLCDモジュールを形成し、LCDモジュールの各々の検査時に使用される端子をガラス基板の一辺に対向して配置し、1回のプロービングで複数のLCDモジュールを検査する技術が開示されている。
しかし、近年、表示装置は高精細化(多画素化)が進み、それに応じて、外部回路接続用端子の端子数も増加している。外部回路接続用端子数が増加すると、検査装置のプローブ本数も増加し、プローブを用意するためのコストが増加することがあった。
また、外部回路接続用端子数が増えると、検査装置のプローブ本数だけでなく、検査装置の測定回路のチャンネル数も増加させる必要が生じ、検査装置のコストを増加させる原因となることがあった。
さらに、外部回路接続用端子数が増えると、外部回路接続用端子間のピッチも小さくなるため、プローブを所定の端子に接触させることが困難になり、プローブのコンタクトエラーが発生する確率が高くなった。その結果、正確なアレイ検査が実施できず、表示装置としての信頼性を確保することが困難であった。
特開2007−233391号公報
本発明は、上記事情に鑑みて成されたものであって、低コストで信頼性の高い表示装置およびそのマザー基板を提供することを目的とする。
本発明の第1態様による表示装置は、マトリクス状に配置された複数の表示画素からなる表示部を有する表示装置であって、前記表示部の一部となるアレイ表示部と、前記アレイ表示部を囲む周辺部とを備えたアレイ基板と、を備え、前記周辺部は、前記表示部を駆動する駆動手段と、前記駆動手段に信号を供給する外部信号源が接続される接続部と、複数のスイッチング素子を備えたスイッチング回路と、検査用パッド群と、を備え、前記接続部は、少なくとも前記複数の表示画素の列数に対応する複数の接続端子を備え、前記スイッチング回路は、前記複数の端子と同数のスイッチング素子を備え、前記検査用パッド群は、前記複数の接続端子数よりも少ない複数の検査用パッドを備えている表示装置である。
本発明の第2態様によるマザー基板は、アレイ表示部と、前記アレイ表示部を囲む周辺部と、を含み、割断によりアレイ基板となるアレイ領域を複数備えるマザー基板であって、前記マザー基板は、前記周辺部に配置され外部信号源が接続される接続部と、前記アレイ表示部に検査信号を供給するための検査用パッド群と、複数のスイッチング素子を備えたスイッチング回路と、を備え、前記接続部は複数の接続端子を備え、前記検査用パッド群は複数の検査用パッドを備え、前記複数のスイッチング素子は、2以上の接続端子と1つの前記検査用パッドとの接続を切り替えるように配置されているマザー基板である。
本発明によれば、低コストで信頼性の高いマザー基板および表示装置およびそのマザー基板を提供することができる。
本発明の一実施形態に係る表示装置の一構成例を概略的に示す図である。 本発明の第1実施形態に係る表示装置のアレイ基板を形成するマザー基板の一構成例を概略的に示す図である。 本発明の第1実施形態に係る表示装置のアレイ基板の検査工程の一例について説明するための図である。 本発明の第2実施形態に係る表示装置の一構成例を概略的に示す図である。 本発明の第2実施形態に係る表示装置のアレイ基板を形成するマザー基板の一構成例を概略的に示す図である。 本発明の第3実施形態に係る表示装置の一構成例を概略的に示す図である。 本発明の第3実施形態に係る表示装置のアレイ基板を形成するマザー基板の一構成例を概略的に示す図である。 本発明の他の実施形態に係る表示装置について、スイッチング回路と検査用パッドの位置の組合せを説明するための図である。
以下、本発明の第1実施形態に係るマザー基板および表示装置について図面を参照して説明する。図1に示すように、本実施形態に係る表示装置は、アレイ基板10と、アレイ基板10に対向して配置された対向基板20と、アレイ基板10と対向基板20との間に挟持された液晶層LQと、マトリクス状に配置された表示画素PXからなる表示部DYPと、を備えた液晶表示装置PNLである。
アレイ基板10は、表示部DYPにおいて、各表示画素PXに配置された画素電極PEと、画素電極PEが配列する行に沿って配置された走査線GLと、画素電極PEが配列する列に沿って配置された信号線SLと、走査線GLと信号線SLとが交差する位置近傍に配置された画素スイッチSWと、を備えている。
アレイ基板10は、その表示部DYPの周囲の領域(周辺部)に配置された、複数の走査線GLを順次駆動する走査線駆動回路GDと、複数の信号線SLに映像信号を供給する信号線駆動回路SDと、回路基板(図示せず)が接続される接続部30と、を備えている。接続部30には、例えば、回路基板としてのフレキシブル基板の一端が電気的に接続される。フレキシブル基板の他端は例えばタイミングコントローラ(図示せず)と電気的に接続される。
対向基板20は、複数の画素電極PEに対向した対向電極CEを備えている。画素電極PEと対向電極CEとは、液晶層LQに含まれる液晶分子(図示せず)の配向状態を規制する、一対の配向膜によって覆われている。対向電極CEには、図示しない対向電極駆動回路により対向電圧が印加される。
タイミングコントローラは、フレキシブル基板を介して、外部信号源(図示せず)から入力される同期信号に基づいて発生される制御信号を走査線駆動回路GDおよび信号線駆動回路SDに出力するとともに、外部信号源から入力される映像信号を信号線駆動回路SDに出力する。さらに、タイミングコントローラは、対向電極CEに印加される対向電圧を対向基板20の対向電極CEに対して出力する。
走査線駆動回路GDは、供給された制御信号に基づいて、複数の走査線GLを順次駆動する。信号線駆動回路SDは、供給された制御信号に基づいて、供給された映像信号を複数の信号線SLに対して並列的に供給する。信号線SLに供給された映像信号は、駆動された走査線GLによりゲート−ドレイン間が導通した画素スイッチSWを介して、画素電極PEに供給される。
液晶層LQに含まれる液晶分子は、映像信号が供給された画素電極PEの画素電位と、対向電極CEに印加された対向電圧との電位差により、その配向状態を制御される。
次に、上記液晶表示装置PNLの製造工程における、検査工程について説明する。上記液晶表示装置PNLを製造する際には、まず、複数のアレイ基板10となるマザー基板10Mを用意する。マザー基板10Mは、透光性の絶縁基板であって、例えばガラス基板である。
マザー基板10M上には、所定の形状にパターンニングされた複数の導電層および絶縁層が積層される。図2に示すように、マザー基板10Mのアレイ基板10となる各領域(アレイ領域)には、接続部30と、表示部DYPに対応し走査線GLや信号線SL等の各種配線、これら配線の交差部に設けられたスイッチング素子SW、このスイッチング素子SWに接続されている画素電極PEが、それぞれ設けられているアレイ表示部10Dがある。アレイ基板10となる領域を囲む外部領域10Eには、接続部30と並んで配置されたスイッチング回路40と、検査用パッド群CNTが設けられている。
図3に示すように、接続部30は、複数の接続端子(外部回路接続用端子)TA(TA1乃至TAn)を備えている。接続端子TAの数は、表示画素PX数が多いほど多くなる。すなわち表示装置の高精細化に伴って多くの接続端子TAが必要となる。
検査用パッド群CNTは、複数の検査用パッドTB(TB1乃至TBn/3)を備えている。各検査用パッドTBはスイッチング回路40を介して3つの接続端子TAに接続されている。例えば、検査用パッドTB1は、スイッチング回路40を介して、接続端子TA1、TA2、TA3と接続可能となるように構成されている。検査用パッドTBk(kは1以上の整数)は、接続端子TA3k−2、TA3k−1、TA3kと接続可能となるように構成されている。
スイッチング回路40は、接続端子TAと検査用パッドTBとの間の接続を切り替えるスイッチング素子42を備えている。一端が接続端子TA3k−2、TA3k−1、TA3kと接続された3つのスイッチング素子42は、その他端が、検査用パッドTBkに接続されている。
したがって、検査用パッドTBの数は、接続端子TAの3分の1となる。このことにより、検査用パッドTB間のピッチLBを接続端子TA間のピッチLAよりも大きくすることができる。
この検査用パッドTBを用いて検査を行なう場合、検査用パッドTBに検査装置50のプローブを接触させて検査信号を供給する。したがって、検査装置50の測定回路52の数も検査用パッドTBと同数でよく、接続端子TAの数の3分の1とすることができる。
その結果、高精細化により接続端子TAの数が多くなった場合であっても、検査用パッドTB間のピッチLBを十分に大きくすることができるため、検査の際に検査用パッドTBにプローブを接触させることが容易になり、プローブと検査用パッドTBとの接触不良によるエラーの発生率を低減させることができる。すなわち、液晶表示装置PNLの不良を発見する信頼性を向上させることができる。
さらに、検査に用いるプローブの数や測定回路52の数を接続端子TAの3分の1とすることができるため、検査のための費用を削減することができる。
検査を行なう際には、例えば検査装置50から供給する制御信号によりスイッチング素子42を制御することにより、検査装置50のプローブを検査用パッドTBに接触させたままの状態で、検査信号を供給する接続端子TAを切り替える。
例えばカラー表示タイプの液晶表示装置PNLの場合、複数の表示画素PXは、赤色を表示する赤色表示画素、緑色を表示する緑色表示画素、および青色を表示する青色表示画素を備えている。
赤色表示画素、緑色表示画素、および青色表示画素は、各色の表示画素が信号線SLの延びる方向と略平行なストライプ状となるように周期的に並んでいる。したがって、各信号線SLは、赤色表示画素、緑色表示画素、および青色表示画素のいずれか1種類の表示画素に映像信号を供給することになる。
例えば接続端子TA1は、赤色表示画素に映像信号を供給する信号線SLに電気的に接続され、接続端子TA2は、緑色表示画素に映像信号を供給する信号線SLに電気的に接続され、接続端子TA3は、青色表示画素に映像信号を供給する信号線SLに電気的に接続されている。
したがって、スイッチング素子42を切り替えて、接続端子TA3k−2に接続されたスイッチング素子42のみを導通させることにより、赤色表示画素に映像信号を供給する配線の検査を行うことができる。同様に、接続端子TA3k−1に接続されたスイッチング素子42のみを導通させることにより、緑色表示画素に映像信号を供給する配線の検査を行なうことができる。接続端子TA3kに接続されたスイッチング素子42のみを導通させることにより、青色表示画素に映像信号を供給する配線の検査を行なうことができる。
上記のように、映像信号等を供給する配線の検査を行った結果、不良が見つかった場合には不良部分が修復される。不良の修復の後、マザー基板10Mと、複数の対向基板20となるマザー基板(図示せず)とを対向させてシール部材により貼り合せ、シール部材によって囲まれたマザー基板10Mと複数の対向基板20となるマザー基板との間の間隙に液晶材料を注入する。液晶材料の注入が終了した後に、マザー基板10Mおよび対向基板20となるマザー基板を割断し、液晶材料を注入するための注入口を封止する。
注入口を封止した後、信号線駆動回路SDやフレキシブル基板等を実装して、液晶表示装置PNLを形成する。
すなわち、本実施形態に係る液晶表示装置PNLおよびそのマザー基板10Mによれば、低コストで信頼性の高い表示装置およびマザー基板を提供することができる。
次に、本発明の第2実施形態に係る表示装置およびそのマザー基板について、図面を参照して説明する。なお、以下の説明において、上述の第1実施形態に係る表示装置およびそのマザー基板と同様の構成については、同一の符号を付して説明を省略する。
図4に示すように、本実施形態に係る表示装置は、上述の第1実施形態に係る液晶表示装置PNLと同様に、アレイ基板10と、アレイ基板10と対向するように配置された対向基板20と、アレイ基板10と対向基板20との間に挟持された液晶層LQと、走査線GLや信号線SL等の各種配線、および、スイッチング素子等が設けられ、マトリクス状に配置された表示画素PXからなる表示部DYPと、を備えた液晶表示装置PNLである。
本実施形態では、アレイ基板10は、スイッチング回路40と、検査用パッド群CNTとを備えている。スイッチング回路40と、検査用パッド群CNTとは、表示部DYPの周囲を囲むアレイ基板10の領域(周辺部)に配置されている。スイッチング回路40および検査用パッド群CNTが配置された位置と、接続部30が配置された位置とは、信号線SLが延びる方向における、表示部DYPの両脇に位置している。本実施形態に係る液晶表示装置PNLは、上記アレイ基板10の構成以外は上述の第1実施形態に係る液晶表示装置PNLと同様である。
次に、本実施形態に係る液晶表示装置PNLの製造工程における、検査工程について説明する。上記液晶表示装置PNLを製造する際には、まず、複数のアレイ基板10となるマザー基板10Mを用意する。マザー基板10Mは、透光性の絶縁基板であって、例えばガラス基板である。
マザー基板10M上には、所定の形状にパターンニングされた複数の導電層および絶縁層が積層される。図5に示すように、マザー基板10Mのアレイ基板10となる各領域(アレイ領域)には、表示部DYPに対応し走査線GLや信号線SL等の各種配線、これら配線の交差部に設けられたスイッチング素子SW、このスイッチング素子SWに接続された画素電極PEを備えたアレイ表示部10Dと、接続部30が配置されている。
本実施形態では、アレイ基板10となる領域間の隙間がなく、アレイ基板10となる領域(アレイ領域)は互いに隣接してマトリクス状に配置されている。したがって、接続部30と並んで配置されたスイッチング回路40と、検査用パッド群CNTとは、隣接したアレイ基板10の領域内のアレイ表示部10Dの周囲の領域(周辺部)に配置されている。
すなわち、マザー基板10Mは、第1アレイ領域とこの第1アレイ領域に配置された走査線と平行に配置されている第2アレイ領域において、第1アレイ領域には、第1アレイ領域を検査するための接続部30が配置されている。また、第2アレイ領域の周辺部には、第1アレイ領域を検査するためのスイッチング回路40および、スイッチング回路40を介して接続部30に接続された検査用パッド群CNTが配置されている。
このようにスイッチング回路40および検査用パッド群CNTを配置すると、切り出された後の液晶表示装置PNLは、図4に示すように、隣接したアレイ基板10の検査に用いられたスイッチング回路40および検査用パッド群CNTを含むものとなる。
上記のようにスイッチング回路40および検査用パッド群CNTを配置した場合であっても、上述の第1実施形態に係る液晶表示装置およびマザー基板と同様の効果を得ることができる。
さらに、1枚のマザー基板10Mから多くのアレイ基板10を形成するために、アレイ基板10となる領域を隙間なく並べた場合であっても、スイッチング回路40および検査用パッド群CNTを配置することが可能となり、より製造コストを削減することができる。また、信頼性を担保した液晶表示装置PNLおよびマザー基板を提供することが可能となる。すなわち、本実施形態に係る液晶表示装置PNLおよびそのマザー基板10Mによれば、低コストで信頼性の高い表示装置およびマザー基板を提供することができる。
次に、本発明の第3実施形態に係る表示装置およびマザー基板について図面を参照して説明する。図6に示すように、本実施形態に係る表示装置は、上述の第1実施形態に係る液晶表示装置PNLと同様に、アレイ基板10と、アレイ基板10と対向するように配置された対向基板20と、アレイ基板10と対向基板20との間に挟持された液晶層LQと、マトリクス状に配置された表示画素PXからなる表示部DYPと、を備えた液晶表示装置PNLである。
本実施形態では、アレイ基板10は、スイッチング回路40と、検査用パッド群CNTとを備えている。スイッチング回路40と、検査用パッド群CNTとは、表示部DYPの周囲を囲むアレイ基板10の領域に配置されている。
検査用パッド群CNTは、走査線YLが延びる方向において、接続部30を挟むように配置された、第1パッド群CNTLと、第2パッド群CNTRとを備えている。スイッチング回路40が配置された位置と、接続部30が配置された位置とは、信号線SLが延びる方向において、表示部DYPの両脇に位置している。
本実施形態に係る液晶表示装置PNLは、上記アレイ基板10の構成以外は上述の第1実施形態に係る液晶表示装置PNLと同様である。
次に、本実施形態に係る液晶表示装置PNLの製造工程における、検査工程について説明する。上記液晶表示装置PNLを製造する際には、まず、複数のアレイ基板10となるマザー基板10Mを用意する。マザー基板10Mは、透光性の絶縁基板であって、例えばガラス基板である。
マザー基板10M上には、所定の形状にパターンニングされた複数の導電層および絶縁層が積層される。図7に示すように、マザー基板10Mのアレイ基板10となる各領域(アレイ領域)には、表示部DYPに対応するアレイ表示部10D、接続部30、走査線GLや信号線SL等の各種配線、および、スイッチング素子等が設けられている。
本実施形態では、アレイ基板10となる領域間の隙間がなく、アレイ基板10となる領域は互いに隣接してマトリクス状に配置されている。したがって、接続部30と並んで配置されたスイッチング回路40は、信号線SLが延びる方向において隣接したアレイ基板10の領域内のアレイ表示部10Dの周囲の領域に配置されている。
検査用パッド群CNTの第1パッド群CNTLと第2パッド群CNTRとは、走査線GLが延びる方向において、接続部30を挟むように配置されている。したがって、接続部30、第1パッド群CNTL、および、第2パッド群CNTRとは、アレイ基板10となる領域の、走査線GLが延びる方向と略平行に延びた端縁に沿って配置されている。
すなわち、マザー基板10Mは、並んで配置された第1アレイ領域と第2アレイ領域において、第1アレイ領域を検査するための検査用パッド群CNTは、第1アレイ領域の周辺部に配置されているとともに、1以上の検査用パッドTBを含む第1パッド群CNTLおよび第2パッド群CNTRを備えている。第1アレイ領域に配置された接続部30に接続された、スイッチング回路40は第2アレイ領域の周辺部に配置され、接続部30の複数の接続端子TAが並ぶ方向において、接続部30は、第1パッド群CNTLと第2パッド群CNTRとの間に配置されている。
スイッチング回路40と第1パッド群CNTLとは、第1パッド群CNTLの各パッドとスイッチング回路40のスイッチング素子42とを接続する複数の接続配線により接続されている。同様にスイッチング回路40と第2パッド群CNTRとは、第2パッド群CNTRの各パッドとスイッチング回路40のスイッチング素子42とを接続する複数の接続配線により接続されている。
これらの接続配線は、隣接したアレイ基板10の領域内において、スイッチング回路40と第1パッド群CNTLおよび第2パッド群CNTRとの間に延びている。
このようにスイッチング回路40および検査用パッド群CNTを配置すると、切り出された後の液晶表示装置PNLは、図6に示すように、接続部30と並んで配置された第1パッド群CNTLおよび第2パッド群CNTRを含むとともに、隣接したアレイ基板10の検査に用いられたスイッチング回路40を含むものとなる。
上記のようにスイッチング回路40および検査用パッド群CNTを配置した場合であっても、上述の第1実施形態に係る液晶表示装置およびマザー基板と同様の効果を得ることができる。
さらに、1枚のマザー基板10Mから多くのアレイ基板10を形成するために、アレイ基板10となる領域を隙間なく並べた場合であっても、スイッチング回路40および検査用パッド群CNTを配置することが可能となり、より製造コストを削減することができる。また、信頼性を担保した液晶表示装置PNLおよびマザー基板を提供することが可能となる。
また、第1パッド群CNTLおよび第2パッド群CNTRは対向基板20と対向した領域の周囲に配置されるため、プローブが検査用パッドTBおよびその近傍に接触することによりアレイ基板10の表面が変形した場合であっても、アレイ基板10と対向基板20との貼り合わせの信頼性が低下することがない。また、プローブによりアレイ基板10の表面が削られた場合であっても、液晶層LQ内に異物が混入することが無くなる。
すなわち、本実施形態に係る液晶表示装置PNLおよびそのマザー基板10Mによれば、低コストで信頼性の高い表示装置およびマザー基板を提供することができる。
なお、上記第1乃至第3実施形態に係る表示装置およびマザー基板における、スイッチング回路40と検査用パッド群CNTとの配置位置は一例であって、図8に示すように、スイッチング回路40と検査用パッド群CNTとの配置位置について種々の組み合わせが考えられる。
図8に示すアレイ基板外の領域とは、アレイ基板10となる領域(アレイ領域)の外の領域、すなわち外部領域10Eである。また、自身のアレイ基板とは、スイッチング回路40を介して検査用パッド群CNTが電気的に接続されるアレイ基板10となる領域であって、隣接アレイ基板とは、自身のアレイ基板と並んで配置されたアレイ基板10となる領域である。
例えば、スイッチング回路40をアレイ基板外の領域に配置するとともに、検査用パッド群CNTを自身のアレイ基板10となる領域に配置してもよい。スイッチング回路40をアレイ基板外の領域に配置するとともに、検査用パッド群CNTを隣接アレイ領域の周辺部に配置してもよい。スイッチング回路40を自身のアレイ基板10となる領域内に配置するとともに、検査用パッド群CNTを隣接したアレイ基板10となる領域あるいは、アレイ基板外の領域に配置してもよい。
図8に示すいずれの組み合わせについても、上述の第1乃至第3実施形態に係る表示装置およびマザー基板と同様の効果を得ることができる。
以上説明した通り、接続部30の接続端子TAとは別に検査用パッドTBを設け、接続端子TAのなかの複数の端子と、検査用パッドTBのうちの1つのパッドとの接続を切り替えるように構成されたスイッチング回路40を設ける。
このようにスイッチング回路40と検査用パッド群CNTとを設けると、マザー基板10Mのアレイ検査において、プローブの本数や検査装置の測定回路52の数を削減し、検査に必要なコストを低減することができる。
さらに、検査用パッドTB間の距離は、接続端子TA間の距離よりも長くすることができるため、プローブを所定の検査用パッドTBに接触させることが容易になり、プローブのコンタクトエラーの発生確率を下げることができる。以上によって、低コストで信頼性の高い表示装置を提供することができる。
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。
また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
LQ…液晶層、PX…表示画素、DYP…表示部、PNL…表示装置(液晶表示装置)、PE…画素電極、GL…走査線、SL…信号線、SW…画素スイッチ、GD…走査線駆動回路、SD…信号線駆動回路、CE…対向電極、TA…接続端子、CNT、CNTL、CNTR…検査用パッド群、TB…検査用パッド、TA…接続端子、10…アレイ基板、10M…マザー基板、10D…アレイ表示部、10E…外部領域、20…対向基板、30…接続部、40…スイッチング回路、42…スイッチング素子。

Claims (5)

  1. マトリクス状に配置された複数の表示画素からなる表示部を有する表示装置であって、
    前記表示部の一部となるアレイ表示部と、前記アレイ表示部を囲む周辺部とを備えたアレイ基板と、を備え、
    前記周辺部は、前記表示部を駆動する駆動手段と、前記駆動手段に信号を供給する外部信号源が接続される接続部と、複数のスイッチング素子を備えたスイッチング回路と、検査用パッド群と、を備え、
    前記接続部は、少なくとも前記複数の表示画素の列数に対応する複数の接続端子を備え、
    前記スイッチング回路は、前記複数の接続端子と同数のスイッチング素子を備え、
    前記検査用パッド群は、前記複数の接続端子数よりも少ない複数の検査用パッドを備えている表示装置。
  2. アレイ表示部と、前記アレイ表示部を囲む周辺部と、を含み、割断によりアレイ基板となるアレイ領域を複数備えるマザー基板であって、
    前記マザー基板は、前記周辺部に配置され外部信号源が接続される接続部と、前記アレイ表示部に検査信号を供給するための検査用パッド群と、複数のスイッチング素子を備えたスイッチング回路と、を備え、
    前記接続部は複数の接続端子を備え、
    前記検査用パッド群は複数の検査用パッドを備え、
    前記複数のスイッチング素子は、2以上の接続端子と1つの前記検査用パッドとの接続を切り替えるように配置されているマザー基板。
  3. 複数の前記アレイ領域は、互いに間隔を置いて配置され、
    前記検査用パッド群および前記スイッチング回路は前記アレイ領域の外に配置されている請求項2記載のマザー基板。
  4. 複数の前記アレイ領域は、並んで配置された第1アレイ領域と第2アレイ領域とを備え、
    前記第1アレイ領域に配置された前記接続部に接続された、前記スイッチング回路および、前記スイッチング回路を介して前記接続部に接続された前記検査用パッド群は、前記第2アレイ領域の周辺部に配置されている請求項2記載のマザー基板。
  5. 複数の前記アレイ領域は、並んで配置された第1アレイ領域と第2アレイ領域とを備え、
    前記検査用パッド群は、前記第1アレイ領域の周辺部に配置されているとともに、1以上の前記検査用パッドを含む第1パッド群および第2パッド群を備え、
    前記第1アレイ領域に配置された前記接続部に接続された、前記スイッチング回路は、前記第2アレイ領域の周辺部に配置され、
    前記接続部の複数の接続端子が並ぶ方向において、前記接続部は、前記第1パッド群と前記第2パッド群との間に配置されている請求項2記載のマザー基板。
JP2009204870A 2009-09-04 2009-09-04 マザー基板および表示装置 Withdrawn JP2011053614A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009204870A JP2011053614A (ja) 2009-09-04 2009-09-04 マザー基板および表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009204870A JP2011053614A (ja) 2009-09-04 2009-09-04 マザー基板および表示装置

Publications (1)

Publication Number Publication Date
JP2011053614A true JP2011053614A (ja) 2011-03-17

Family

ID=43942646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009204870A Withdrawn JP2011053614A (ja) 2009-09-04 2009-09-04 マザー基板および表示装置

Country Status (1)

Country Link
JP (1) JP2011053614A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015169760A (ja) * 2014-03-06 2015-09-28 株式会社ジャパンディスプレイ 表示装置の製造方法、表示装置および表示装置形成基板
JP2020012869A (ja) * 2018-07-13 2020-01-23 株式会社ジャパンディスプレイ 表示装置及び表示装置の基板
CN111462666A (zh) * 2020-05-20 2020-07-28 京东方科技集团股份有限公司 阵列基板母板及其检测方法、阵列基板、显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015169760A (ja) * 2014-03-06 2015-09-28 株式会社ジャパンディスプレイ 表示装置の製造方法、表示装置および表示装置形成基板
JP2020012869A (ja) * 2018-07-13 2020-01-23 株式会社ジャパンディスプレイ 表示装置及び表示装置の基板
US11340505B2 (en) 2018-07-13 2022-05-24 Japan Display Inc. Display device and substrate of display device
JP7096721B2 (ja) 2018-07-13 2022-07-06 株式会社ジャパンディスプレイ 表示装置
US11656510B2 (en) 2018-07-13 2023-05-23 Japan Display Inc. Display device and substrate of display device
US12007654B2 (en) 2018-07-13 2024-06-11 Japan Display Inc. Display device and substrate of display device
CN111462666A (zh) * 2020-05-20 2020-07-28 京东方科技集团股份有限公司 阵列基板母板及其检测方法、阵列基板、显示装置
CN111462666B (zh) * 2020-05-20 2023-11-03 京东方科技集团股份有限公司 阵列基板母板及其检测方法、阵列基板、显示装置

Similar Documents

Publication Publication Date Title
US9835884B2 (en) Array substrate and method for manufacturing the same, a display panel and method for testing the same, and a display apparatus
KR101137863B1 (ko) 박막트랜지스터 어레이 기판
US8582068B2 (en) Active matrix substrate with connections of switching elements and inspecting wirings, display device, method for inspecting active matrix substrate, and method for inspecting display device
WO2013011855A1 (ja) アクティブマトリクス型表示装置
US20130265069A1 (en) Liquid Crystal Panel, Liquid Crystal Module, and Method Of Determining Reason Behind Bad Display
JP2004212931A (ja) 表示装置用基板及びその製造方法
US20060170447A1 (en) Electronics device, optical panel, inspection probe, inspection device for the optical panel and inspection method for the optical panel
US20060028414A1 (en) Display device, inspection method for display device, and inspection device for display device
KR20060133836A (ko) 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치
US20140184966A1 (en) Active matrix display device
KR20140098937A (ko) 액정표시장치 및 그의 제조방법
JP2007219046A (ja) 液晶表示パネル
JP2011053614A (ja) マザー基板および表示装置
US20070235888A1 (en) Film type package and display apparatus having the same
KR101174156B1 (ko) 평판 표시장치
JP2007225953A (ja) カラー液晶表示パネル
JP2006276368A (ja) アレイ基板とその検査方法
KR20150077778A (ko) 디스플레이 장치의 검사 방법
CN101726943A (zh) 主动元件阵列基板、液晶显示面板及两者的检测方法
JP2010286617A (ja) 液晶表示装置
JP2009103872A (ja) アクティブマトリクス基板及び液晶表示装置、並びにアクティブマトリクス基板の製造方法
JP5138999B2 (ja) 表示装置
JP2000276073A (ja) 平面表示装置
JP2011013626A (ja) 表示装置の製造方法
JP2009092695A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20121106