JP7096721B2 - 表示装置 - Google Patents

Description

本発明は、表示装置及び表示装置の基板に関する。

近年、液晶表示パネルや有機ＥＬディスプレイパネル（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｉｓｐｌａｙ）、マイクロＬＥＤやＭｉｎｉＬＥＤを用いた表示装置において、画素の高密度化（高精細化）が求められている。このような表示装置の高精細化に伴い、映像信号線や走査線の数も増加し、これら映像信号線や走査線を駆動するドライバＩＣのピン数も増加している。例えば、下記特許文献１には、アレイ基板に複数のドライバＩＣが設けられている。複数のドライバＩＣは、基板辺に設けられたノッチを挟んで、基板辺に沿って配置される。

また、下記特許文献２には、小型化や、表示装置を他の機器に組み込む場合の制約を少なくするため、表示装置の一方側と他方側にそれぞれＦＰＣが接続される接続端子を設けた構造が開示されている。

米国特許出願公開第２０１３／０３２８０５１号明細書 特開２０１６－４０７１号公報

表示装置には、さらに検査用の端子や回路が設けられる。検査用の端子により、信号線等の各種配線や、複数の信号線に接続された接続回路の検査を行うことができる。一方で、スマートフォンのような携帯端末装置において、高精細化と共に狭額縁化の要望がある。このため、パネル検査用の端子や回路を効率的に配置することが困難となる可能性がある。

本発明は、検査用の端子や回路を効率的に配置することができる表示装置及び表示装置の基板を提供することを目的とする。

本発明の一態様の表示装置は、第１辺と、前記第１辺と対向する第２辺とを有する第１基板と、複数の画素が設けられた表示領域と、前記第１基板の前記第１辺と前記表示領域との間の第１部分周辺領域と、前記第１基板の前記第２辺と前記表示領域との間の第２部分周辺領域と、複数の前記画素に設けられたスイッチング素子にそれぞれ信号を供給する複数の信号線と、前記第１部分周辺領域に設けられ、ドライバＩＣに電気的に接続される複数の第１端子と、前記第２部分周辺領域に設けられ、検査用の信号が供給される複数の第２端子と、前記第１部分周辺領域において、複数の前記第１端子と前記表示領域との間に設けられ、複数の前記信号線と前記第２端子との接続と遮断とを切り替える第１接続回路と、を有する。

本発明の一態様の表示装置の基板は、第１辺と、前記第１辺と対向する第２辺とを有する第１基板と、前記第１基板と対向する第２基板と、複数の画素が設けられた表示領域と、前記第１基板の前記第１辺と前記表示領域との間の第１部分周辺領域と、複数の前記画素に設けられたスイッチング素子にそれぞれ信号を供給する複数の信号線と、前記第１部分周辺領域に設けられ、ドライバＩＣに電気的に接続される複数の第１端子と、前記第１辺と複数の前記第１端子との間に設けられ、検査用の信号が供給される複数の第２端子と、前記第１端子と前記第２端子との接続と遮断とを切り替える第１接続回路と、を有する。

本発明の一態様の表示装置は、第１辺と、前記第１辺と対向する第２辺とを有する第１基板と、複数の画素が設けられた表示領域と、前記第１基板の前記第１辺と前記表示領域との間の第１部分周辺領域と、前記第１基板の前記第２辺と前記表示領域との間の第２部分周辺領域と、複数の前記画素に設けられたスイッチング素子にそれぞれ信号を供給する複数の信号線と、前記第１部分周辺領域に設けられ、ドライバＩＣに電気的に接続される複数の第１端子と、前記第２部分周辺領域に設けられ、検査用の信号が供給される複数の第２端子と、前記第２部分周辺領域において、複数の前記第２端子と前記表示領域との間に設けられ、複数の前記信号線と前記第２端子との接続と遮断とを切り替える第１接続回路と、を有する。

図１は、第１実施形態に係る表示装置を模式的に示す平面図である。 図２は、図１のＩＩ－ＩＩ’断面図である。 図３は、図２の領域Ａを拡大して示す断面図である。 図４は、表示領域の画素配列を表す回路図である。 図５は、アレイ基板を模式的に示す平面図である。 図６は、第１実施形態に係る第１端子、第２端子、第１接続回路及び第２接続回路を示す回路図である。 図７は、第１接続回路を示す回路図である。 図８は、第２接続回路を示す回路図である。 図９は、第２実施形態に係る積層体の平面図である。 図１０は、第２実施形態に係る表示装置を模式的に示す平面図である。 図１１は、第２実施形態に係る第１端子、第２端子及び第１接続回路を示す回路図である。 図１２は、第３実施形態に係るアレイ基板を模式的に示す平面図である。 図１３は、第３実施形態に係る第１端子、第２端子及び第１接続回路を示す回路図である。 図１４は、第４実施形態に係るアレイ基板を模式的に示す平面図である。

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（第１実施形態）
図１は、第１実施形態に係る表示装置を模式的に示す平面図である。図２は、図１のＩＩ－ＩＩ’断面図である。図３は、図２の領域Ａを拡大して示す断面図である。図１に示すように、表示装置１は、アレイ基板ＳＵＢ１と、対向基板ＳＵＢ２とを備えている。表示装置１において、表示領域ＤＡの外側に周辺領域ＢＥが設けられている。表示領域ＤＡは、角部が曲線状に設けられた略四角形状に形成されているが、表示領域ＤＡの外形の形状は限定されない。例えば、表示領域ＤＡには、切り欠きがあってもよく、あるいは表示領域ＤＡが他の多角形状に形成されてもよいし、表示領域ＤＡが円形状あるいは楕円形状などの他の形状に形成されてもよい。

本実施形態において、第１方向Ｄｘは、表示領域ＤＡの短辺に沿った方向である。第２方向Ｄｙは、第１方向Ｄｘと交差（又は直交）する方向である。これに限定されず、第２方向Ｄｙは第１方向Ｄｘに対して９０°以外の角度で交差していてもよい。第１方向Ｄｘと第２方向Ｄｙとで規定される平面は、アレイ基板ＳＵＢ１の面と平行となる。また、第１方向Ｄｘ及び第２方向Ｄｙに直交する第３方向Ｄｚは、アレイ基板ＳＵＢ１の厚み方向である。

表示領域ＤＡは、画像を表示させるための領域であり、複数の画素ＰＸと重なる領域である。周辺領域ＢＥは、アレイ基板ＳＵＢ１の外周よりも内側で、かつ、表示領域ＤＡよりも外側の領域を示す。なお、周辺領域ＢＥは表示領域ＤＡを囲う枠状であってもよく、その場合、周辺領域ＢＥは額縁領域ともいえる。

アレイ基板ＳＵＢ１が有する第１絶縁基板１０は、第１辺１０ｓ１と、第２辺１０ｓ２と、第３辺１０ｓ３と、第４辺１０ｓ４と、を有する。第１辺１０ｓ１は、平面視において、第１方向Ｄｘに沿って延びる。第２辺１０ｓ２は、第１辺１０ｓ１と対向する。第３辺１０ｓ３は、第２方向Ｄｙに沿って延びる。第４辺１０ｓ４は、第３辺１０ｓ３と対向する。また、対向基板ＳＵＢ２が有する第２絶縁基板２０も同様に、第１辺２０ｓ１と、第２辺２０ｓ２と、第３辺２０ｓ３と、第４辺２０ｓ４と、を有する。

周辺領域ＢＥは、第１部分周辺領域ｓＢＥ１、第２部分周辺領域ｓＢＥ２、第３部分周辺領域ｓＢＥ３及び第４部分周辺領域ｓＢＥ４を含む。本実施形態では、第１部分周辺領域ｓＢＥ１は、第１辺１０ｓ１と、表示領域ＤＡの短辺の直線部分を延長した仮想線（二点鎖線で示す）との間の領域である。第２部分周辺領域ｓＢＥ２は、第２辺１０ｓ２と、表示領域ＤＡの短辺の直線部分を延長した仮想線との間の領域である。第３部分周辺領域ｓＢＥ３及び第４部分周辺領域ｓＢＥ４は、第１部分周辺領域ｓＢＥ１と第２部分周辺領域ｓＢＥ２との間の領域であり、それぞれ、第３辺１０ｓ３及び第４辺１０ｓ４に沿って設けられる。

図１及び図２に示すように、アレイ基板ＳＵＢ１の第２方向Ｄｙの長さは、対向基板ＳＵＢ２の第２方向Ｄｙの長さよりも長い。第２絶縁基板２０の第１辺２０ｓ１及び第２辺２０ｓ２は、第２方向Ｄｙにおいて第１絶縁基板１０の第１辺１０ｓ１と第２辺１０ｓ２との間に配置される。すなわち、第１絶縁基板１０は、第１張出部１０Ａと、第２張出部１０Ｂとを有する。第１張出部１０Ａは、平面視で、第２絶縁基板２０の第１辺２０ｓ１よりも外側に張り出した部分である。第２張出部１０Ｂは、第２絶縁基板２０に対して第１張出部１０Ａの反対側において、第２絶縁基板２０の第２辺２０ｓ２よりも外側に張り出した部分である。

複数の第１端子Ｔ１は、第１張出部１０Ａに設けられる。複数の第２端子Ｔ２は、第２張出部１０Ｂに設けられる。複数の第１端子Ｔ１は、第１部分周辺領域ｓＢＥ１において、第１辺１０ｓ１に沿って第１方向Ｄｘに配列される。また、第１張出部１０Ａには配線基板１０１が設けられている。配線基板１０１は、例えばフレキシブル配線基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ）によって構成される。配線基板１０１は、例えば異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いたＦＯＧ（Ｆｉｌｍ Ｏｎ Ｇｌａｓｓ）によって第１絶縁基板１０の複数の第１端子Ｔ１と接続される（以下、「ＦＯＧ実装」と称する）。これにより、第１絶縁基板１０の各配線と、配線基板１０１の各配線とがそれぞれ電気的に接続される。

ドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）１１０は、配線基板１０１に設けられている。ドライバＩＣ１１０は、表示装置１の表示を制御する制御回路、検出回路、アナログフロントエンド等を含む。ドライバＩＣ１１０は、例えばＡＣＦを用いたＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）によって配線基板１０１に実装される（以下、「ＣＯＦ実装」と称する）。また、この例に限らず、ドライバＩＣ１１０は、第１絶縁基板１０にＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｒｌａｓｓ）実装されたものであっても良い。この場合、ドライバＩＣ１１０は、配線基板１０１が接続される第１端子Ｔ１と、信号線接続回路３０（図５参照）との間に設けられる。ドライバＩＣ１１０の配置は、これに限定されず、例えばモジュール外部の制御基板やフレキシブル基板上に備えられていてもよい。

このように、複数の第１端子Ｔ１は、ドライバＩＣ１１０に電気的に接続される端子である。また、複数の第２端子Ｔ２は、パネル検査用の端子であり、検査の際に、検査装置２００（図６参照）が接続されて検査用の信号（検査信号ＴＳＩＧ）が供給される。

図２及び図３に示すように、対向基板ＳＵＢ２は、アレイ基板ＳＵＢ１の表面に垂直な方向に対向して配置される。また、液晶層ＬＣはアレイ基板ＳＵＢ１と対向基板ＳＵＢ２との間に設けられる。

図３において、アレイ基板ＳＵＢ１は、ガラス基板や樹脂基板などの透光性を有する第１絶縁基板１０を基体としている。アレイ基板ＳＵＢ１は、第１絶縁基板１０の対向基板ＳＵＢ２と対向する側に、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、第５絶縁膜１５、第６絶縁膜１６、信号線ＳＬ、画素電極ＰＥ、検出電極ＤＥ、第１配向膜ＡＬ１などを備えている。

なお、本明細書において、第１絶縁基板１０に垂直な方向において、第１絶縁基板１０から第２絶縁基板２０に向かう方向を「上側」又は単に「上」とする。また、第２絶縁基板２０から第１絶縁基板１０に向かう方向を「下側」又は単に「下」とする。また、「平面視」とは、第１絶縁基板１０に垂直な方向から見た場合をいう。

第１絶縁膜１１は、第１絶縁基板１０の上に位置している。第２絶縁膜１２は、第１絶縁膜１１の上に位置している。第３絶縁膜１３は、第２絶縁膜１２の上に位置している。信号線ＳＬは、第３絶縁膜１３の上に位置している。第４絶縁膜１４は、第３絶縁膜１３の上に位置し、信号線ＳＬを覆っている。

センサ配線５１は、第４絶縁膜１４の上に位置している。また、センサ配線５１は、第４絶縁膜１４を介して信号線ＳＬと対向している。つまり、センサ配線５１は、信号線ＳＬの上に重畳している。センサ配線５１は、第５絶縁膜１５によって覆われている。第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、及び、第６絶縁膜１６は、例えば、シリコン酸化物やシリコン窒化物などの透光性を有する無機系材料によって形成されている。第４絶縁膜１４及び第５絶縁膜１５は、透光性を有する樹脂材料によって形成され、無機系材料によって形成された他の絶縁膜と比べて厚い膜厚を有している。ただし、第５絶縁膜１５については無機系材料によって形成されたものであってもよい。

検出電極ＤＥは、第５絶縁膜１５の上に位置している。また、検出電極ＤＥは、第５絶縁膜１５を介してセンサ配線５１と対向している。検出電極ＤＥのスリットＳＰＡは、センサ配線５１の直上に位置している。検出電極ＤＥは、第６絶縁膜１６によって覆われている。第６絶縁膜１６は、例えば、シリコン酸化物やシリコン窒化物などの透光性を有する無機系材料によって形成されている。

画素電極ＰＥは、第６絶縁膜１６の上に位置し、第６絶縁膜１６を介して検出電極ＤＥと対向している。画素電極ＰＥ及び検出電極ＤＥは、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）やＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透光性を有する導電材料によって形成されている。画素電極ＰＥは、第１配向膜ＡＬ１によって覆われている。第１配向膜ＡＬ１は、第６絶縁膜１６も覆っている。

対向基板ＳＵＢ２は、ガラス基板や樹脂基板などの透光性を有する第２絶縁基板２０を基体としている。対向基板ＳＵＢ２は、第２絶縁基板２０のアレイ基板ＳＵＢ１と対向する側に、遮光層ＢＭ、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。対向基板ＳＵＢ２は、第２絶縁基板２０のアレイ基板ＳＵＢ１と反対側に導電層２１を備えている。

遮光層ＢＭは、第２絶縁基板２０のアレイ基板ＳＵＢ１と対向する側に位置している。そして、遮光層ＢＭは、画素電極ＰＥとそれぞれ対向する開口部を規定している。遮光層ＢＭは、黒色の樹脂材料や、遮光性の金属材料によって形成されている。

カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢのそれぞれは、第２絶縁基板２０のアレイ基板ＳＵＢ１と対向する側に位置し、それぞれの端部が遮光層ＢＭに重なっている。一例では、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、それぞれ青色、赤色、緑色に着色された樹脂材料によって形成されている。

オーバーコート層ＯＣは、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢを覆っている。オーバーコート層ＯＣは、透光性を有する樹脂材料によって形成されている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、例えば、水平配向性を示す材料によって形成されている。

アレイ基板ＳＵＢ１及び対向基板ＳＵＢ２は、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。液晶層ＬＣは、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に封入されている。液晶層ＬＣは、誘電率異方性が負のネガ型液晶材料、あるいは、誘電率異方性が正のポジ型液晶材料によって構成されている。

アレイ基板ＳＵＢ１がバックライトユニットＩＬと対向し、対向基板ＳＵＢ２が表示面側に位置する。バックライトユニットＩＬとしては、種々の形態のものが適用可能であるが、その詳細な構造については説明を省略する。

導電層２１は、第２絶縁基板２０の上に設けられる。導電層２１は、例えばＩＴＯ等の透光性の導電性材料である。外部から印加される静電気、偏光板ＰＬ２に帯電した静電気は、導電層２１を流れる。表示装置１は、静電気を短時間に除去することができ、表示層である液晶層ＬＣに加えられる静電気を低減することができる。これにより、表示装置１は、ＥＳＤ耐性を向上させることができる。

偏光板ＰＬ１を含む光学素子は、第１絶縁基板１０の外面、あるいは、バックライトユニットＩＬと対向する面に配置される。偏光板ＰＬ２を含む光学素子は、第２絶縁基板２０の外面、あるいは、観察位置側の面に配置される。偏光板ＰＬ１の第１偏光軸及び偏光板ＰＬ２の第２偏光軸は、例えばＸ－Ｙ平面においてクロスニコルの位置関係にある。なお、偏光板ＰＬ２及び偏光板ＰＬ２を含む光学素子は、位相差板などの他の光学機能素子を含んでいてもよい。

例えば、液晶層ＬＣがネガ型液晶材料である場合であって、液晶層ＬＣに電圧が印加されていない状態では、液晶分子ＬＭは、Ｘ－Ｙ平面内において、その長軸が第１方向Ｄｘに沿う方向に初期配向している。一方、液晶層ＬＣに電圧が印加された状態、つまり、画素電極ＰＥと検出電極ＤＥとの間に電界が形成されたオン時において、液晶分子ＬＭは、電界の影響を受けてその配向状態が変化する。オン時において、入射した直線偏光は、その偏光状態が液晶層ＬＣを通過する際に液晶分子ＬＭの配向状態に応じて変化する。

図４は、表示領域の画素配列を表す回路図である。アレイ基板ＳＵＢ１には、図４に示す各副画素ＳＰＸのスイッチング素子Ｔｒ、信号線ＳＬ、走査線ＧＬ等が形成されている。信号線ＳＬは、各画素電極ＰＥ（図３参照）に画素信号を供給するための配線である。走査線ＧＬは、各スイッチング素子Ｔｒを駆動するゲート信号を供給するための配線である。

画素ＰＸは、複数の副画素ＳＰＸが含まれる。副画素ＳＰＸは、それぞれスイッチング素子Ｔｒ及び液晶層ＬＣの容量を備えている。スイッチング素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のＴＦＴで構成されている。図３に示す画素電極ＰＥと検出電極ＤＥとの間に第６絶縁膜１６が設けられ、これらによって図４に示す保持容量Ｃｓが形成される。

図３に示すカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域が周期的に配列されている。各副画素ＳＰＸに、Ｒ、Ｇ、Ｂの３色の色領域が１組として対応付けられる。そして、３色の色領域に対応する副画素ＳＰＸを１組として画素ＰＸが構成される。なお、カラーフィルタは、４色以上の色領域を含んでいてもよい。この場合、画素ＰＸは、４つ以上の副画素ＳＰＸを含んでいてもよい。

図５は、アレイ基板を模式的に示す平面図である。画像を表示する表示領域ＤＡは、静電容量を検出する検出装置に含まれるセンサ領域を含む。図５に示すように、検出電極ＤＥは、表示領域ＤＡにおいて、第１方向Ｄｘ及び第２方向Ｄｙに行列状に配列される。複数の検出電極ＤＥは、スリットＳＰＡにより第１方向Ｄｘ及び第２方向Ｄｙに分けられる。それぞれの検出電極ＤＥは、平面視で矩形状、又は正方形状で模式的に示すが、これに限定されず、多角形状や、平行四辺形状や、切り欠き等が設けられた異形状であってもよい。検出電極ＤＥは、例えば、ＩＴＯ等の透光性を有する導電性材料で構成されている。

表示装置１は、さらに信号線接続回路３０と、複数の接続配線３１を有する配線領域ＬＡと、第１接続回路３５と、第２接続回路３６と、ＧＮＤ電極３９とを有する。信号線接続回路３０、複数の接続配線３１を有する配線領域ＬＡ、第１接続回路３５及び第２接続回路３６は、第１絶縁基板１０の第１部分周辺領域ｓＢＥ１に設けられる。第１辺１０ｓ１から表示領域ＤＡに向かって複数の第１端子Ｔ１、第１接続回路３５、接続配線３１、信号線接続回路３０、信号線ＳＬの順に接続される。ＧＮＤ電極３９は、第２部分周辺領域ｓＢＥ２に設けられる。

複数のセンサ配線５１はそれぞれ、複数の検出電極ＤＥのそれぞれに電気的に接続され、周辺領域ＢＥまで引き出されている。複数のセンサ配線５１のそれぞれは第２方向Ｄｙに沿って延出し、複数のセンサ配線５１は第１方向Ｄｘに亘って並んで配置されている。複数のセンサ配線５１はそれぞれ、一端側が検出電極ＤＥに接続され、他端側が第１接続回路３５に電気的に接続される。具体的には、複数のセンサ配線５１の他端側は信号線接続回路３０、接続配線３１、第１接続回路３５を介して第１端子Ｔ１に接続される。このように、検出電極ＤＥは、ドライバＩＣ１１０（図１参照）と電気的に接続される。

また、画素電極ＰＥ（図３参照）は、信号線ＳＬ及び信号線接続回路３０を介して、ドライバＩＣ１１０と電気的に接続される。複数の信号線ＳＬはそれぞれ、第１方向Ｄｘに並ぶ複数の画素電極ＰＥのそれぞれに電気的に接続され、周辺領域ＢＥまで引き出されている。複数の信号線ＳＬのそれぞれは第２方向Ｄｙに沿って延出し、複数の信号線ＳＬは第１方向Ｄｘに亘って並んで配置されている。なお、図５では、図面を見やすくするために、複数の信号線ＳＬ及び複数のセンサ配線５１のうち、一部のみ示している。

信号線接続回路３０は、表示領域ＤＡと第１部分周辺領域ｓＢＥ１との境界に沿って設けられ、かつ、表示領域ＤＡの曲線部に沿って設けられる。複数の信号線ＳＬ及び複数のセンサ配線５１は、信号線接続回路３０に接続される。また、信号線接続回路３０は、配線領域ＬＡに設けられた複数の接続配線３１、第１接続回路３５及び第１端子Ｔ１を介して配線基板１０１（図１参照）と電気的に接続される。信号線接続回路３０は、信号線ＳＬと接続配線３１との接続と遮断とを切り替える回路である。また、信号線接続回路３０は、センサ配線５１と接続配線３１との接続と遮断とを切り替える。

第１接続回路３５は、第１部分周辺領域ｓＢＥ１において、複数の第１端子Ｔ１と、表示領域ＤＡとの間に設けられる。第１接続回路３５は、複数の第１端子Ｔ１と、接続配線３１及び信号線接続回路３０との間に設けられ、接続配線３１及び信号線接続回路３０を介して信号線ＳＬと接続される。第１接続回路３５は、複数の信号線ＳＬと複数の第２端子Ｔ２との接続と遮断とを切り替える回路である。

第１接続回路３５は、第１配線ＷＬ１ａ、第２接続回路３６及び第１配線ＷＬ１を介して第２端子Ｔ２と接続される。第１配線ＷＬ１は、第４部分周辺領域ｓＢＥ４に設けられ、ゲートスキャナ回路１８と第４辺１０ｓ４との間を通って第２方向Ｄｙに延出する。ゲートスキャナ回路１８は、走査線ＧＬ（図４参照）を順次選択し、選択された走査線ＧＬにゲート信号を供給する回路である。また、第１接続回路３５は、第２配線ＷＬ２ａ、第２接続回路３６及び第２配線ＷＬ２を介して第２端子Ｔ２と接続される。第２配線ＷＬ２は、第３部分周辺領域ｓＢＥ３に設けられ、ゲートスキャナ回路１８と第３辺１０ｓ３との間を通って第２方向Ｄｙに延出する。このように、第１配線ＷＬ１、第２配線ＷＬ２は、ゲートスキャナ回路１８よりも外側に設けられている。これにより、第１配線ＷＬ１、第２配線ＷＬ２と、ゲートスキャナ回路１８を構成する複数の転送回路や、走査線ＧＬとの干渉を抑制できる。

第２接続回路３６は、表示の際に、第１配線ＷＬ１及び第２配線ＷＬ２を第３配線ＷＬ３（図６参照）に接続する回路である。第１配線ＷＬ１及び第２配線ＷＬ２は、検査信号ＴＳＩＧを信号線ＳＬに供給する検査信号供給配線である。第３配線ＷＬ３は、第１配線ＷＬ１及び第２配線ＷＬ２にグランド電位を供給する配線である。又は、第３配線ＷＬ３は、第１配線ＷＬ１及び第２配線ＷＬ２に、後述するガード信号を供給するガード信号供給配線である。

図５に示すように、ＧＮＤ電極３９は、第２部分周辺領域ｓＢＥ２に設けられ、第８配線ＷＬ８を介して第１端子Ｔ１と接続される。ＧＮＤ電極３９は、導電層２１（図３参照）と電気的に接続され、導電層２１にグランド電位を供給する。導電層２１とＧＮＤ電極３９との接続方法は、公知の方法を適用できる。例えば、第２絶縁基板２０に貫通孔を形成し、貫通孔の内部に設けられた導電ペースト等を介して導電層２１とＧＮＤ電極３９とが接続されていてもよく、第２絶縁基板２０の側面に沿って形成された導電ペースト等の導電体により導電層２１とＧＮＤ電極３９とが接続されていてもよい。

図６は、第１実施形態に係る第１端子、第２端子、第１接続回路及び第２接続回路を示す回路図である。なお、図６では、説明を分かりやすくするために複数の第１端子Ｔ１－１、Ｔ１－２、Ｔ１－３、Ｔ１－４、Ｔ１－５と、複数の第２端子Ｔ２－１、Ｔ２－２、Ｔ２－３、Ｔ２－４を示している。これらを区別して説明する必要がない場合には、単に第１端子Ｔ１、第２端子Ｔ２と表す。また、図６では、第２配線ＷＬ２（図１参照）を省略しているが、第１配線ＷＬ１の説明は第２配線ＷＬ２にも適用できる。図６に示すように、検査の際に、第２端子Ｔ２には検査装置２００が接続される。検査装置２００は、制御部２０１と、検出部２０２と、処理部２０３と、駆動回路２０４とを含む。なお、検査装置２００は、あくまで一例であり、これらの機能の一部を有していなくてもよく、他の機能を有していてもよい。検査装置２００の機能の一部は、ドライバＩＣ１１０（図１参照）が有していてもよい。

制御部２０１は、検出部２０２、処理部２０３、駆動回路２０４を制御して、表示装置１の検査を行う回路である。検出部２０２は、信号線ＳＬ及びセンサ配線５１から出力される信号を検出する回路である。検出部２０２は、例えば、電圧検出回路、電流検出回路等である。処理部２０３は、検出部２０２の検出信号に基づいて、信号線ＳＬ及びセンサ配線５１の短絡、断線等の判定を行う判定回路である。駆動回路２０４は、検査制御信号ＴＳＷ、検査信号ＴＳＩＧ等の各種信号を生成して、表示装置１に出力する。

第１接続回路３５は、第１配線ＷＬ１及び第３配線ＷＬ３と、複数のスイッチＳＷ２、ＳＷ４を有する。複数の第１配線ＷＬ１－１、ＷＬ１－２、…、ＷＬ１－６は、検査信号ＴＳＩＧを信号線ＳＬに供給する配線である。複数の第１配線ＷＬ１－１、ＷＬ１－２、…、ＷＬ１－６の一端側は、それぞれ、複数の第２端子Ｔ２－２（１）、Ｔ２－２（２）、…、Ｔ２－２（６）に接続される。複数のスイッチＳＷ２は、複数の第１配線ＷＬ１－１、ＷＬ１－２、…、ＷＬ１－６のそれぞれに設けられ、複数の第１配線ＷＬ１－１、ＷＬ１－２、…、ＷＬ１－６と、複数の接続配線３１－１、３１－２、…３１－６との接続と遮断とを切り替える。複数の第３配線ＷＬ３－１、ＷＬ３－２の一端側は、それぞれ第２端子Ｔ２－３（１）、Ｔ２－３（２）に接続される。複数の第３配線ＷＬ３－１、ＷＬ３－２の他端側は、それぞれ第１端子Ｔ１－４（１）、Ｔ１－４（２）に接続される。スイッチＳＷ４は、複数の第３配線ＷＬ３－１、ＷＬ３－２のそれぞれに設けられ、複数の第３配線ＷＬ３－１、ＷＬ３－２と複数の接続配線３２との接続と遮断とを切り替える。

複数の接続配線３１－１、３１－２、…３１－６の一端側は、第１端子Ｔ１－２（１）、Ｔ１－２（２）、…、Ｔ１－３（６）にそれぞれ接続される。また、複数の接続配線３１－１、３１－２、…３１－６の他端側は、信号線接続回路３０のスイッチＳＷ９を介して信号線ＳＬに接続される。信号線接続回路３０において、信号線ＳＬごとにスイッチＳＷ９が設けられ、複数の信号線ＳＬ及び複数のスイッチＳＷ９が１つの接続配線３１に接続される。信号線接続回路３０は、複数の信号線ＳＬのうち、選択された少なくとも１つの信号線ＳＬと接続配線３１とを接続する。図６では、１つの接続配線３１に、３つのスイッチＳＷ９及び３つの信号線ＳＬが接続される。これに限定されず、１つの接続配線３１に、４つ以上のスイッチＳＷ９及び４つ以上の信号線ＳＬが接続されてもよい。

複数の第６配線ＷＬ６は、スイッチＳＷ９に選択信号Ｓｓｅｌを供給する配線である。複数の第６配線ＷＬ６は、１つの接続配線３１に接続された複数のスイッチＳＷ９及び複数の信号線ＳＬに対応して設けられる。つまり、複数の第６配線ＷＬ６の本数は、１つの接続配線３１に接続された複数のスイッチＳＷ９の数と等しい。複数の第６配線ＷＬ６の一端側は、それぞれ第２端子Ｔ２－１（１）、Ｔ２－１（２）、Ｔ２－１（３）に接続される。また、複数の第６配線ＷＬ６は、それぞれ第１端子Ｔ１－１（１）、Ｔ１－１（２）、Ｔ１－１（３）にも接続される。

接続配線３２の一端側は、それぞれ第１端子Ｔ１－３（１）、Ｔ１－３（２）に接続される。また、接続配線３２の他端側は、表示領域ＤＡのセンサ配線５１に接続される。接続配線３２は、センサ配線５１と共通の配線で構成されていてもよく、接続配線３２とセンサ配線５１とを含めて、センサ配線５１と表す場合がある。

第２接続回路３６は、複数のスイッチＳＷ６を有する。スイッチＳＷ６は、第１配線ＷＬ１と、第３配線ＷＬ３（第２端子Ｔ２－３）との接続と遮断とを切り替える。複数のスイッチＳＷ２及び複数のスイッチＳＷ６は、検査装置２００から、第２端子Ｔ２－４及び第５配線ＷＬ５を介して供給される検査制御信号ＴＳＷに基づいてオン、オフが切り替えられる。第５配線ＷＬ５は、検査制御信号ＴＳＷを第１接続回路３５及び第２接続回路３６に供給する検査制御信号供給配線である。

表示の際には、検査装置２００は接続されず、ドライバＩＣ１１０からの制御信号に基づいて、スイッチＳＷ２、ＳＷ４がオフになる。これにより、信号線ＳＬは、第２端子Ｔ２と遮断され、信号線接続回路３０及び接続配線３１を介して第１端子Ｔ１－２に接続される。ドライバＩＣ１１０は、第１端子Ｔ１－１及び第６配線ＷＬ６を介してスイッチＳＷ９に選択信号Ｓｓｅｌを供給する。信号線接続回路３０は、選択信号Ｓｓｅｌに基づいて、信号線ＳＬを順次選択する。これにより、ドライバＩＣ１１０は、第１端子Ｔ１－２及び接続配線３１を介して映像信号を信号線ＳＬに供給する。

また、表示の際には、センサ配線５１は、信号線接続回路３０、接続配線３２を介して第１端子Ｔ１－３に接続される。これにより、ドライバＩＣ１１０は、接続配線３２を介して表示駆動信号をセンサ配線５１に供給する。検出電極ＤＥは、表示の際に表示駆動信号が供給され、複数の画素電極ＰＥに対する共通電極として機能する。

また、表示の際に、第２接続回路３６において、スイッチＳＷ６がオンになる。これにより、周辺領域ＢＥに設けられた第１配線ＷＬ１は、第３配線ＷＬ３に接続され、第１端子Ｔ１－４を介してＧＮＤ電位が供給される。

タッチ検出の際に、ドライバＩＣ１１０は、第１端子Ｔ１－３を介して、検出用のタッチ駆動信号を検出電極ＤＥに供給する。また、ドライバＩＣ１１０は、第１端子Ｔ１－４を介して第３配線ＷＬ３に、タッチ駆動信号と同じ波形で、かつタッチ駆動信号と同期したガード信号を供給してもよい。これにより、第１配線ＷＬ１及び第３配線ＷＬ３にガード信号が供給され、各配線と検出電極ＤＥとの容量結合を抑制できる。タッチ検出において、検出電極ＤＥの容量変化に応じた検出信号が、接続配線３２を介してドライバＩＣ１１０の検出回路に供給される。これにより、表示装置１は、複数の検出電極ＤＥ毎に接触状態あるいは近接状態の被検出体を検出することができる。

検査の際には、第１接続回路３５において、検査制御信号ＴＳＷに基づいて、スイッチＳＷ２、ＳＷ４がオンになる。これにより、信号線ＳＬは、信号線接続回路３０、接続配線３１、スイッチＳＷ２を介して第１配線ＷＬ１と接続される。また、第２接続回路３６において、検査制御信号ＴＳＷに基づいて、スイッチＳＷ６がオフになる。

センサ配線５１も同様に、接続配線３２、スイッチＳＷ４を介して第３配線ＷＬ３と接続される。複数の第３配線ＷＬ３－１、ＷＬ３－２は、検査信号ＴＳＩＧをセンサ配線５１に供給する検査信号供給配線を兼ねる。

図６に示すように、第２端子Ｔ２－１は、検査の際に、第６配線ＷＬ６を介して、選択信号Ｓｓｅｌを信号線接続回路３０に供給する端子である。第２端子Ｔ２－２は、検査の際に、第１配線ＷＬ１を介して、検査信号ＴＳＩＧを信号線ＳＬに供給する端子である。第２端子Ｔ２－３は、検査の際に、第３配線ＷＬ３を介して、検査信号ＴＳＩＧをセンサ配線５１に供給する端子である。第２端子Ｔ２－４は、第５配線ＷＬ５を介して、検査制御信号ＴＳＷを第１接続回路３５及び第２接続回路３６に供給する端子である。

このように、検査の際に、複数の信号線ＳＬ及び複数のセンサ配線５１は、第２端子Ｔ２に接続される。表示装置１は、検査装置２００から供給される検査信号ＴＳＩＧに基づいて、複数の信号線ＳＬ及び複数のセンサ配線５１の、短絡や断線等を検査することができる。また、信号線接続回路３０は、表示領域ＤＡと第１接続回路３５との間に設けられており、検査信号ＴＳＩＧの給電経路に含まれる。このため、表示装置１は、信号線接続回路３０の接続検査も行うことができる。

図７は、第１接続回路を示す回路図である。図７に示すように、複数の接続配線３１－１、３１－２、…、３１－９は、並んで配置される。複数のスイッチＳＷ２は、複数の接続配線３１－１、３１－２、…、３１－９のそれぞれに接続される。スイッチＳＷ２は、ＴＦＴで構成されている。また、複数の第１配線ＷＬ１－１、ＷＬ１－２、…、ＷＬ１－６及び第５配線ＷＬ５は、並んで配置される。

第５配線ＷＬ５は、複数のスイッチＳＷ２のゲートに接続される。接続配線３１－１から接続配線３１－６のそれぞれに接続されたスイッチＳＷ２は、第１配線ＷＬ１－１から第１配線ＷＬ１－６のそれぞれに接続される。また、接続配線３１－７に接続されたスイッチＳＷ２は、第１配線ＷＬ１－１に接続され、接続配線３１－８に接続されたスイッチＳＷ２は、第１配線ＷＬ１－２に接続される。このように、繰り返し接続配線３１及びスイッチＳＷ２が配置されて、第１接続回路３５は、スイッチＳＷ２の動作により、複数の接続配線３１を１つの第１配線ＷＬ１に接続する。これにより、接続配線３１の数に対して、第１配線ＷＬ１等の周辺領域ＢＥに設けられる配線の数を少なくすることができる。

図８は、第２接続回路を示す回路図である。図８に示すように、複数の第１配線ＷＬ１－１、ＷＬ１－２、…、ＷＬ１－６のそれぞれにスイッチＳＷ６が接続される。スイッチＳＷ６は、例えば、ＰチャネルトランジスタとＮチャネルトランジスタとを組み合わせたＣＭＯＳ（相補型ＭＯＳ）トランジスタで構成される。

上述したように、検査の際には、スイッチＳＷ６には、第５配線ＷＬ５を介して検査制御信号ＴＳＷが供給され、スイッチＳＷ６はオフになる。また、表示の際には、ドライバＩＣ１１０は、第１端子Ｔ１－５及び第５配線ＷＬ５を介して、制御信号ＶＧＬを各スイッチＳＷ６に供給する。制御信号ＶＧＬは、検査制御信号ＴＳＷよりも小さい電位を有する低レベル電圧信号である。制御信号ＶＧＬに基づいて、スイッチＳＷ６はオンになる。これにより、複数の第１配線ＷＬ１－１、ＷＬ１－３、ＷＬ１－５は、第３配線ＷＬ３－１に接続され、複数の第１配線ＷＬ１－２、ＷＬ１－４、ＷＬ１－６は、第３配線ＷＬ３－２に接続される。第３配線ＷＬ３－１、ＷＬ３－２は、図５に示すＧＮＤ電極３９に電気的に接続される。

以上説明したように、表示装置１は、第１絶縁基板１０（第１基板）と、表示領域ＤＡと、周辺領域ＢＥと、複数の信号線ＳＬと、複数の第１端子Ｔ１と、複数の第２端子Ｔ２と、第１接続回路３５と、を有する。第１絶縁基板１０は、第１辺１０ｓ１と、第１辺１０ｓ１と対向する第２辺１０ｓ２とを有する。表示領域ＤＡには複数の画素ＰＸが設けられる。周辺領域ＢＥは、第１絶縁基板１０の第１辺１０ｓ１と表示領域ＤＡとの間の第１部分周辺領域ｓＢＥ１と、第１絶縁基板１０の第２辺１０ｓ２と表示領域ＤＡとの間の第２部分周辺領域ｓＢＥ２と、を含む。複数の信号線ＳＬは、複数の画素ＰＸに設けられたスイッチング素子Ｔｒにそれぞれ信号を供給する。複数の第１端子Ｔ１は、第１部分周辺領域ｓＢＥ１に設けられ、ドライバＩＣ１１０に電気的に接続される。複数の第２端子Ｔ２は、第２部分周辺領域ｓＢＥ２に設けられ、検査用の信号（検査信号ＴＳＩＧ）が供給される。第１接続回路３５は、第１部分周辺領域ｓＢＥ１において、複数の第１端子Ｔ１と、表示領域ＤＡとの間に設けられ、複数の信号線ＳＬと第２端子Ｔ２との接続と遮断とを切り替える。

これによれば、第１端子Ｔ１及び第２端子Ｔ２は、それぞれ第１部分周辺領域ｓＢＥ１及び第２部分周辺領域ｓＢＥ２に設けられる。このため、多数の第１端子Ｔ１が第１部分周辺領域ｓＢＥ１に設けられ、配線基板１０１と第１端子Ｔ１とを接続するための領域が大きくなった場合でも、検査用の第２端子Ｔ２や第１接続回路３５等を効率的に配置することができる。

（第２実施形態）
図９は、第２実施形態に係る積層体の平面図である。図１０は、第２実施形態に係る表示装置を模式的に示す平面図である。図１１は、第２実施形態に係る第１端子、第２端子及び第１接続回路を示す回路図である。なお、以下の説明では、上述した実施形態で説明した構成要素については、同じ符号を付して、説明を省略する場合がある。

図９に示す積層体１３０は、アレイ基板ＳＵＢ１と対向基板ＳＵＢ２とが積層されたマザー基板である。個別積層体１３１（表示装置の基板）は、積層体１３０から切断線ＣＬ１及び切断線ＣＬ２で切断された部分であり、１つの積層体１３０から複数の個別積層体１３１が形成される。図９では、積層体１３０は１２個の個別積層体１３１を有するが、これに限定されず、積層体１３０は１１個以下又は１３個以上の個別積層体１３１を有していてもよい。個別積層体１３１のそれぞれが表示装置１Ａとして形成される。

図１０に示すように、第１絶縁基板１０は、平面視で矩形状を有している。切断線ＣＬ３は、第１絶縁基板１０が切断される予定の切断仮想線である。個別積層体１３１の第１張出部１０Ａは、切断線ＣＬ３に沿って切断されて、第１部分周辺領域ｓＢＥ１のうち切断線ＣＬ３よりも第１辺１０ｓ１側の部分が除去される。これにより、個別積層体１３１は、表示装置１Ａとして形成される。

本実施形態では、第１端子Ｔ１は、第１部分周辺領域ｓＢＥ１に設けられる。第２端子Ｔ２は、第１辺１０ｓ１と、複数の第１端子Ｔ１との間に設けられる。第１接続回路３５は、第１端子Ｔ１と第２端子Ｔ２との間に設けられる。また、ＧＮＤ電極３９は、第１部分周辺領域ｓＢＥ１に設けられる。

複数の第１端子Ｔ１は、切断線ＣＬ３と表示領域ＤＡとの間に設けられる。複数の第２端子Ｔ２及び第１接続回路３５は、切断線ＣＬ３と第１辺１０ｓ１との間に設けられる。すなわち、表示装置１Ａとして出荷される際に、複数の第２端子Ｔ２及び第１接続回路３５は、アレイ基板ＳＵＢ１に残らない。

このため、切断線ＣＬ３で切断された表示装置１Ａは、第１実施形態に比べ、第１接続回路３５及び第２接続回路３６が設けられていないため、第１部分周辺領域ｓＢＥ１の面積を小さくできる。また、第２部分周辺領域ｓＢＥ２、第３部分周辺領域ｓＢＥ３及び第４部分周辺領域ｓＢＥ４も、第１配線ＷＬ１、第２配線ＷＬ２及び第３配線ＷＬ３等の各種配線や、第２端子Ｔ２が設けられていないため、第１実施形態に比べ、狭額縁化が可能である。本実施形態の表示装置１Ａは、第２張出部１０Ｂを設ける必要がなく、第４部分周辺領域ｓＢＥ４の第２方向Ｄｙの幅を小さくできる。

図１１に示すように、本実施形態の第１接続回路３５は、複数の第１端子Ｔ１と複数の第２端子Ｔ２との接続と遮断とを切り替える回路である。なお、図１１は、説明を分かりやすくするために、第１端子Ｔ１－１、Ｔ１－２、Ｔ１－３、第２端子Ｔ２－１、Ｔ２－２、Ｔ２－３を１つずつ示している。ただし、本実施形態においても、図６と同様に複数の第１端子Ｔ１－１、Ｔ１－２、Ｔ１－３、及び複数の第２端子Ｔ２－１、Ｔ２－２、Ｔ２－３が設けられる。第１接続回路３５は、スイッチＳＷ２、ＳＷ４を有する。スイッチＳＷ２は、第１端子Ｔ１－２と第２端子Ｔ２－２との接続と遮断とを切り替える。スイッチＳＷ４は、第１端子Ｔ１－３と第２端子Ｔ２－３との接続と遮断とを切り替える。第１端子Ｔ１－１は、信号線接続回路３０に、選択信号Ｓｓｅｌを供給するための端子である。また、第２端子Ｔ２－４は、第１接続回路３５に、検査制御信号ＴＳＷを供給するための端子である。

検査の際に、検査制御信号ＴＳＷに基づいて、第１接続回路３５のスイッチＳＷ２、ＳＷ４がオンになる。これにより、第１端子Ｔ１と第２端子Ｔ２とが接続されて、検査装置２００は、信号線ＳＬ及びセンサ配線５１の検査を行う。

本実施形態では、第１端子Ｔ１及び第２端子Ｔ２は、同じ第１部分周辺領域ｓＢＥ１に設けられ、第１配線ＷＬ１は、第１端子Ｔ１と第２端子Ｔ２との間に設けられる。このため、第１実施形態に比べて第１配線ＷＬ１の長さを短くすることができ、第１接続回路３５の構成を簡略化できる。また、第１接続回路３５は、図７と同様の構成を適用することができる。すなわち、１つの第１配線ＷＬ１に、複数の接続配線３１を束ねて接続することで、第１配線ＷＬ１及び第２端子Ｔ２の数を少なくすることができる。

（第３実施形態）
図１２は、第３実施形態に係るアレイ基板を模式的に示す平面図である。図１３は、第３実施形態に係る第１端子、第２端子及び第１接続回路を示す回路図である。本実施形態の表示装置１Ｂにおいて、第１接続回路３５は、第２部分周辺領域ｓＢＥ２に設けられる。第１接続回路３５は、第２部分周辺領域ｓＢＥ２において、複数の第２端子Ｔ２と、表示領域ＤＡとの間に設けられる。第１接続回路３５は、複数の信号線ＳＬと第２端子Ｔ２との接続と遮断とを切り替える回路である。

複数の信号線ＳＬの、第１辺１０ｓ１側の一端は信号線接続回路３０に接続され、第２辺１０ｓ２側の他端は第１接続回路３５に接続される。また、複数のセンサ配線５１の一端は信号線接続回路３０に接続され、検出電極ＤＥのそれぞれとコンタクト部ＣＨで接続される。センサ配線５１は、コンタクト部ＣＨとの接続箇所から第２辺１０ｓ２側に向かって第２方向Ｄｙに延出し、他端が第１接続回路３５に接続される。

本実施形態では、第２端子Ｔ２と第１接続回路３５とを接続する第１配線ＷＬ１は、第２部分周辺領域ｓＢＥ２に設けられる。このため、表示装置１Ｂは、第３部分周辺領域ｓＢＥ３及び第４部分周辺領域ｓＢＥ４の狭額縁化に有利である。また、表示装置１Ｂは、第２接続回路３６を有さないため、第１部分周辺領域ｓＢＥ１の狭額縁化に有利である。

図１３に示すように、第１接続回路３５は、スイッチＳＷ２、ＳＷ４を有する。なお、図１３は、説明を分かりやすくするために、第１端子Ｔ１－１及び第２端子Ｔ２－１を省略して示している。また、第１端子Ｔ１－２、Ｔ１－３及び第２端子Ｔ２－２、Ｔ２－３を１つずつ示している。ただし、本実施形態においても、図６と同様に複数の第１端子Ｔ１－１、Ｔ１－２、Ｔ１－３、及び複数の第２端子Ｔ２－１、Ｔ２－２、Ｔ２－３が設けられる。スイッチＳＷ２は、信号線ＳＬと第２端子Ｔ２－２との接続と遮断を切り替える。本実施形態では、第１接続回路３５は、信号線接続回路３０を介さずに信号線ＳＬと接続される。このため、複数のスイッチＳＷ２は、信号線ＳＬごとに設けられる。なお、第１接続回路３５は、信号線接続回路３０と同様に、複数の信号線ＳＬを束ねて１つのスイッチＳＷ２に接続してもよい。

検査の際に、検査制御信号ＴＳＷに基づいて、第１接続回路３５のスイッチＳＷ２、ＳＷ４がオンになる。第２端子Ｔ２－２と信号線ＳＬとが接続され、第２端子Ｔ２－３とセンサ配線信号線ＳＬとが接続される。これにより、検査装置２００は、信号線ＳＬ及びセンサ配線５１の検査を行うことができる。なお、本実施形態では、信号線接続回路３０及び接続配線３１は、検査信号ＴＳＩＧの給電経路に含まれない。

（第４実施形態）
図１４は、第４実施形態に係るアレイ基板を模式的に示す平面図である。本実施形態の表示装置１Ｃにおいて、第１絶縁基板１０は、第１辺１０ｓ１から表示領域ＤＡに向かって凹む凹部５を有する。凹部５は、ノッチともいう。凹部５は、第５辺５ａと、第６辺５ｂと、隅部５ｃとを有する。第５辺５ａは、第１方向Ｄｘに平行な辺である。第６辺５ｂは、第２方向Ｄｙに平行な辺であり、２つの第６辺５ｂが第１方向Ｄｘに並ぶ。隅部５ｃは、第５辺５ａと第６辺５ｂとを接続する部分である。隅部５ｃは、曲線となっている。

凹部５と隣接する検出電極ＤＥは、矩形状の検出電極ＤＥとは、形状及び大きさ（面積）が異なっている。なお、図１４では図示を省略するが、対向基板ＳＵＢ２（図１参照）も、平面視で矩形ではなく、異形状となっている。例えば、対向基板ＳＵＢ２の外周は、曲線を含む角部と、凹部５に対応して設けられた凹部とを有する。

本実施形態は、第１実施形態と同様に、第１端子Ｔ１、第１接続回路３５、第２接続回路３６、配線領域ＬＡ及び信号線接続回路３０は、第１部分周辺領域ｓＢＥ１に設けられ、第２端子Ｔ２及びＧＮＤ電極３９は、第２部分周辺領域ｓＢＥ２に設けられる。本第４実施形態は、第１実施形態、第２実施形態及び第３実施形態に比べ、第１端子Ｔ１にドライバＩＣ１１０が実装されている、いわゆるＣＯＧ構造である点で異なる。第１接続回路３５、第２接続回路３６等の構成や、ドライバＩＣ１１０が実装される第１端子Ｔ１及び第２端子Ｔ２と、第１接続回路３５及び第２接続回路３６との接続は、第１実施形態と同様であり、詳細な説明は省略する。

ドライバＩＣ１１０が実装される複数の第１端子Ｔ１は、凹部５を挟んで第１方向Ｄｘに並んで配置され、凹部５が設けられていない部分の第１辺１０ｓ１に沿って設けられる。つまり、凹部５を挟むように２つのドライバＩＣ１１０が設けられている。２つの第１接続回路３５は、複数の第１端子Ｔ１に対応して、凹部５を挟んで第１方向Ｄｘに並んで配置される。２つの第１接続回路３５は、凹部５に沿って設けられた第７配線ＷＬ７によって電気的に接続される。

配線領域ＬＡ及び信号線接続回路３０は、凹部５に沿って設けられている。これにより、信号線接続回路３０は、凹部５の第５辺５ａに隣り合う信号線ＳＬと接続配線３１とを接続できる。このような構成により、アレイ基板ＳＵＢ１が凹部５を有する構成であっても、検査用の第２端子Ｔ２や第１接続回路３５等の回路を効率的に配置することができる。

また、凹部５を設ける位置は、第１辺１０ｓ１に限定されず、第２辺１０ｓ２に凹部５が形成されていてもよい。また、第２及び第３実施形態の表示装置１Ａ、１Ｂにおいても、本実施形態と同様に、アレイ基板ＳＵＢ１に凹部５が形成されていてもよい。

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。

１ 表示装置
５ 凹部
１０ 第１絶縁基板
１０Ａ 第１張出部
１０Ｂ 第２張出部
１０ｓ１、２０ｓ１ 第１辺
１０ｓ２、２０ｓ２ 第２辺
１０ｓ３、２０ｓ３ 第３辺
１０ｓ４、２０ｓ４ 第４辺
１８ ゲートスキャナ回路
２０ 第２絶縁基板
２１ 導電層
３０ 信号線接続回路
３１、３２ 接続配線
３５ 第１接続回路
３６ 第２接続回路
３９ ＧＮＤ電極
５１ センサ配線
１０１ 配線基板
１１０ ドライバＩＣ
１３０ 積層体
１３１ 個別積層体
２００ 検査装置
ＢＥ 周辺領域
ＤＡ 表示領域
ＤＥ 検出電極
ＳＵＢ１ アレイ基板
ＳＵＢ２ 対向基板
Ｔ１、Ｔ１－１、Ｔ１－２、Ｔ１－３、Ｔ１－４、Ｔ１－５ 第１端子
Ｔ２、Ｔ２－１、Ｔ２－２、Ｔ２－３、Ｔ２－４ 第２端子

Claims (9)

1. 第１辺と、前記第１辺と対向する第２辺とを有する第１基板と、
   複数の画素が設けられた表示領域と、
   前記第１基板の前記第１辺と前記表示領域との間の第１部分周辺領域と、前記第１基板の前記第２辺と前記表示領域との間の第２部分周辺領域と、
   複数の前記画素に設けられたスイッチング素子にそれぞれ信号を供給する複数の信号線と、
   前記第１部分周辺領域に設けられ、ドライバＩＣに電気的に接続される複数の第１端子と、
   前記第２部分周辺領域に設けられ、検査用の信号が供給される複数の第２端子と、
   前記第１部分周辺領域において、複数の前記第１端子と前記表示領域との間に設けられ、複数の前記信号線と前記第２端子との接続と遮断とを切り替える第１接続回路と、を有する
   表示装置。
2. 前記表示領域と前記第１接続回路との間に設けられた信号線接続回路を有し、
   前記第１辺から前記表示領域に向かって複数の前記第１端子、前記第１接続回路、接続配線、前記信号線接続回路、前記信号線の順に接続され、
   前記信号線接続回路は、複数の信号線のうち、選択された少なくとも１つの前記信号線と前記接続配線とを接続する
   請求項１に記載の表示装置。
3. 前記第１接続回路は、
   前記信号線に検査用の信号を供給する複数の検査信号供給配線と、
   複数の前記信号線と複数の前記検査信号供給配線との接続と遮断とを切り替える複数のスイッチとを有し、
   前記第１接続回路は、前記スイッチの動作により、複数の前記信号線を１つの前記検査信号供給配線に接続する
   請求項１又は請求項２に記載の表示装置。
4. 前記第１部分周辺領域と前記第２部分周辺領域との間に第３部分周辺領域と第４部分周辺領域と、を有し、
   前記スイッチング素子に接続された複数の走査線と、
   前記第３部分周辺領域及び前記第４部分周辺領域の少なくとも一方に設けられ、複数の前記走査線を走査するゲートスキャナ回路とを有し、
   前記第１接続回路は、前記ゲートスキャナ回路と前記第１基板の端部との間に設けられた複数の配線を介して複数の前記第２端子と接続される
   請求項１から請求項３のいずれか１項に記載の表示装置。
5. 前記第１部分周辺領域に設けられた第２接続回路を有し、
   前記第２接続回路は、検査を行う期間と異なる期間に、前記第１接続回路と前記第２端子とを接続する配線を、グランド電位又はタッチ検出の際に前記ドライバＩＣから供給される検出用のタッチ駆動信号と同じ波形を有するガード信号を供給するガード信号供給配線に接続する
   請求項１から請求項４のいずれか１項に記載の表示装置。
6. 前記第１基板の前記表示領域に設けられた複数の検出電極と、
   一端側が複数の前記検出電極のそれぞれに接続され、他端側が前記第１接続回路に電気的に接続される複数のセンサ配線と、を有する
   請求項１から請求項５のいずれか１項に記載の表示装置。
7. 前記第１基板と対向する第２基板を有し、
   前記第１基板は、平面視で、前記第２基板の外周よりも外側に張り出した第１張出部と、前記第２基板に対して前記第１張出部の反対側において前記第２基板の外周から外側に張り出した第２張出部と、を有し、
   前記第１端子は、前記第１張出部に設けられ、
   前記第２端子は、前記第２張出部に設けられる
   請求項１から請求項６のいずれか１項に記載の表示装置。
8. 前記第２基板に設けられた導電層と、
   前記第２部分周辺領域に設けられ、前記導電層と電気的に接続されたＧＮＤ電極と、を有する
   請求項７に記載の表示装置。
9. 前記第１基板は、平面視で、前記第１基板の前記第１辺から前記表示領域側に凹んだ凹部を有し、
   複数の前記第１端子及び前記第１接続回路は、前記凹部を挟んで前記第１辺に沿って設けられる
   請求項１から請求項８のいずれか１項に記載の表示装置。

Images