KR20220052390A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220052390A
KR20220052390A KR1020200135809A KR20200135809A KR20220052390A KR 20220052390 A KR20220052390 A KR 20220052390A KR 1020200135809 A KR1020200135809 A KR 1020200135809A KR 20200135809 A KR20200135809 A KR 20200135809A KR 20220052390 A KR20220052390 A KR 20220052390A
Authority
KR
South Korea
Prior art keywords
layer
disposed
substrate
insulating layer
edge protection
Prior art date
Application number
KR1020200135809A
Other languages
English (en)
Inventor
김경준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200135809A priority Critical patent/KR20220052390A/ko
Priority to US17/379,912 priority patent/US11985860B2/en
Priority to CN202111220841.XA priority patent/CN114388594A/zh
Publication of KR20220052390A publication Critical patent/KR20220052390A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H01L51/5246—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H01L27/3246—
    • H01L27/3258—
    • H01L51/0097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1641—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being formed by a plurality of foldable display components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • H01L2251/5338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/12—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시 장치를 개시한다. 본 발명은, 제1영역과 제2영역 사이에 위치하는 벤딩영역을 가져 벤딩축을 중심으로 벤딩되는 기판과, 상기 기판의 테두리 끝단에 배치되는 유기절연층을 포함하고, 평면 상에서 상기 벤딩영역의 폭은 상기 제1영역의 폭보다 작다.

Description

표시 장치{Display device}
본 발명의 실시예들은 장치에 관한 것으로서, 더 상세하게는 표시 장치에 관한 것이다.
이동성을 기반으로 하는 전자 기기가 폭 넓게 사용되고 있다. 이동용 전자 기기로는 모바일 폰과 같은 소형 전자 기기 이외에도 최근 들어 태블릿 PC가 널리 사용되고 있다.
이와 같은 이동형 전자 기기는 다양한 기능을 지원하기 위하여, 이미지 또는 영상과 같은 시각 정보를 사용자에게 제공하기 위하여 표시부를 포함한다. 최근, 표시부를 구동하기 위한 기타 부품들이 소형화됨에 따라, 표시부가 전자 기기에서 차지하는 비중이 점차 증가하고 있는 추세이며, 평평한 상태에서 소정의 각도를 갖도록 구부릴 수 있는 구조도 개발되고 있다.
그러나 종래의 디스플레이 장치의 경우 이와 같이 벤딩된 디스플레이 장치를 제조하는 과정에서 또는 제조 이후 사용 과정에서 벤딩부 또는 그 인접부에서 불량이 발생할 수 있다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 제조 과정 또는 제조 이후 사용 과정에서의 불량 발생을 최소화할 수 있는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는 제1영역과 제2영역 사이에 위치하는 벤딩영역을 가져 벤딩축을 중심으로 벤딩되는 기판과, 상기 기판의 테두리 끝단에 배치되는 유기절연층을 포함하고, 평면 상에서 상기 벤딩영역의 폭은 상기 제1영역의 폭보다 작은 표시 장치를 개시한다.
또한, 상기 유기절연층은 평탄화층, 화소정의막층 및 스페이서 중 적어도 하나의 층과 동일한 층을 포함할 수 있다.
또한, 상기 기판과 상기 유기절연층 사이에 배치되는 무기절연층을 더 포함할 수 있다.
또한, 상기 제2영역에서 상기 유기절연층은 상기 무기절연층 상에 배치될 수 있다.
또한, 상기 기판과 상기 유기절연층 사이에 배치되는 버퍼층을 더 포함할 수 있다.
또한, 상기 제2영역에서 상기 유기절연층의 적어도 일부분은 상기 버퍼층 상에 배치될 수 있다.
또한, 상기 제1영역은 표시 영역 및 상기 표시 영역을 둘러 싸는 주변 영역을 포함할 수 있다.
또한, 상기 주변 영역에 배치되며, 상기 표시 영역의 적어도 일부를 감싸도록 배치되는 크랙차단부를 더 포함할 수 있다.
또한, 상기 유기절연층의 적어도 일부분은 상기 크랙차단부를 차폐하도록 배치될 수 있다.
또한, 상기 벤딩영역에 배치되는 벤딩보호층을 더 포함할 수 있다.
본 발명의 다른 실시예는, 서로 연결되는 제1변, 제2변 및 제3변, 제2변 및 제3변과 연결되며, 적어도 일부분이 라운드진 한쌍의 제4변과 상기 각 제4변과 연결되는 제5변을 포함하는 기판과, 상기 제1변 내지 제5변의 적어도 일부분에 배치되며, 상기 기판 상에 배치된 유기절연층을 포함하는 표시 장치를 개시한다.
본 실시예에 있어서, 상기 제4변 사이의 간격 중 일부는 상기 제1변에서 상기 제5변으로 갈수록 작아질 수 있다.
본 실시예에 있어서, 상기 제1변, 상기 제2변, 상기 제3변의 적어도 일부분에 대응되도록 상기 기판 상에 배치된 크랙차단부를 더 포함할 수 있다.
본 실시예에 있어서, 상기 유기절연층의 적어도 일부분은 상기 크랙차단부 상에 배치될 수 있다.
본 실시예에 있어서, 상기 기판은 상기 제4변의 적어도 일부분에서 벤딩될 수 있다.
본 실시예에 있어서, 상기 기판의 배딩되는 부분 상에 배치된 벤딩보호층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 유기절연층은 평면 상에서 볼 때 상기 벤딩보호층과 중첩되도록 상기 기판 상에 배치될 수 있다.
본 실시예에 있어서, 상기 유기절연층은 상기 제1변 내지 상기 제5변을 따라 폐루프 형태로 배치될 수 있다.
본 실시예에 있어서, 상기 유기절연층의 두께는 상기 제1변, 상기 제2변 및 상기 제3변에서 서로 동일할 수 있다.
본 실시예에 있어서, 상기 제4변 또는 상기 5변 중 하나의 변 상의 상기 유기절연층의 두께는 상기 제1변, 상기 제2변 또는 상기 제3변 중 하나에서의 상기 유기절연층의 두께와 서로 상이할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 관한 표시 장치는 파손이나 손상되지 않을 수 있다. 본 발명의 실시예들은 제1영역과 제2영역의 연결 부위가 파손되는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 보여주는 평면도이다.
도 2는 도 1에 도시된 표시패널을 보여주는 사시도이다.
도 3은 도 1의 표시패널을 제조하는 방법을 보여주는 평면도이다.
도 4 내지 도 6은 표시패널의 제조하는 방법을 보여주는 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 표시패널의 일부를 보여주는 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시패널의 일부를 보여주는 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시패널의 일부를 보여주는 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 표시패널의 일부를 보여주는 단면도이다.
도 11은 도 3의 Ⅱ-Ⅱ′선을 따라 취한 단면도이다.
도 12는 도 3의 Ⅲ-Ⅲ′선을 따라 취한 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 표시패널을 보여주는 사시도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 보여주는 평면도이다. 도 2는 도 1에 도시된 표시패널을 보여주는 사시도이다.
도 1 및 도 2를 참고하면, 표시 장치(1)는 표시패널(10A) 및 연결 필름(CFM)을 포함할 수 있다.
표시패널(10A)은 이미지가 표시되는 표시영역(DA)과, 표시영역(DA) 외측에 위치하는 주변영역(PA)을 갖는다. 이는 표시패널(10A)에 구비된 기판(100)이 표시영역(DA) 및 주변영역(PA)을 갖는 것으로 이해될 수도 있다.
또한, 상기와 같은 기판(100)은 제1영역(1A), 제2영역(2A) 및 벤딩영역(BA)을 포함할 수 있다. 이때, 제1영역(1A)은 표시영역(DA)과 주변영역(PA) 중 일부를 포함할 수 있다. 또한, 제2영역(2A)은 주변영역(PA)만을 포함할 수 있으며, 후술할 패드영역(PADA)이 배치될 수 있다. 벤딩영역(BA)은 제1영역(1A)과 제2영역(2A)을 서로 연결하는 영역으로 접철되는 영역일 수 있다. 이러한 벤딩영역(BA)에는 각 배선이 통과하도록 배치될 수 있다.
표시패널(10A)이 구비하는 기판(100은 제1방향(DI1)으로 연장된 벤딩영역(BA)을 가져, 벤딩영역(BA)에서 벤딩된 형상을 갖는다. 표시 장치의 제조과정에서는 도 1에 도시된 것과 같은 표시 장치가, 도 1에 도시된 것과 같이 벤딩영역(BA)에서 벤딩될 수 있다. 기판(100)은 표시패널(10A) 제조과정에서 벤딩되기 전에는 대략 평평한 형상을 갖는데, 기판(100)이 그러한 평평한 형상을 가질 시, 벤딩영역(BA)은 제1방향과 교차하는 제2방향(DI2)에 있어서, 제1영역(1A)과 제2영역(2A) 사이에 위치한다. 기판(100)은 도 1에 도시된 것과 같이 제1방향D1)으로 연장된 벤딩축(BAX)을 중심으로 벤딩되어 있다. 도 1에서는 제1영역(1A)이 제1방향(DI1)과 제2방향(DI2)가 형성하는 평면에서 대략 모서리가 라운드진 직사각형과 같은 형상을 갖는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 제1영역(1A)은 대략 원형 형상을 가질 수도 있는 등 다양한 변형이 가능하다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
상기와 같은 기판(100)은 복수개의 변들을 포함할 수 있다. 예를 들면, 기판(100)은 제1영역(1A)의 일부를 정의하는 제1변(PAE1), 제2변(PAE2) 및 제3변(PAE3)과 제1영역(1A)과 제2영역(2A)을 연결하는 한쌍의 제4변(PAE4), 각 제4변(PAE4)과 연결되는 제5변(PAE5)을 포함할 수 있다. 이러한 경우 제1변(PAE1), 제2변(PAE2), 제3변(PAE3) 및 제5변(PAE5)은 각각 직선일 수 있다. 이때, 제1변(PAE1)과 제2변(PAE2)이 만나는 코너, 제1변(PAE1)과 제3변(PAE3)이 만나는 코너는 곡률질 수 있다. 제4변(PAE4)은 적어도 일부분은 곡률질 수 있다. 예를 들면, 제4변(PAE4) 중 제2변(PAE2) 또는 제3변(PAE3) 중 하나와 제4변(PAE4)이 연결되는 부분 및 제4변(PAE4)의 직선 부분의 방향이 전환되는 부분 중 적어도 하나는 곡률질 수 있다. 특히 서로 마주보는 제4변(PAE4) 사이의 거리는 제4변(PAE4)의 직선 부분의 배열된 방향이 서로 다른 부분을 연결하는 제4변(PAE4) 부분에서 가변할 수 있다. 예를 들면, 제4변(PAE4) 사이의 거리는 제4변(PAE4)의 직선 부분이 배열된 방향이 서로 다른 부분을 연결하는 제4변(PAE4) 부분에서 표시영역(DA)으로부터 패드영역(PADA)으로 갈수록 작아질 수 있다. 이때, 서로 마주보는 제4변(PAE4) 사이의 거리는 제1방향(DI1)으로 측정될 수 있다.
제1영역(1A)에 배치된 표시영역(DA)의 가장자리는 전체적으로는 직사각형 또는 정사각형과 동일 또는 유사한 형상을 가질 수 있다. 일 실시예로써 표시영역(DA)의 가장자리의 코너는 직각을 형성할 수 있다. 다른 실시예로써 도 1 및 도 2에 도시된 것과 같이, 표시영역(DA)은 가장자리의 제1코너(CN1)가 라운드 형상을 가질 수 있다. 이하에서는 설명의 편의를 위하여 표시영역(DA)의 가장자리의 코너는 도 1 및 도 2에 도시된 바와 같이 라운드 형상을 가진 경우를 중심으로 상세히 설명하기로 한다.
구체적으로, 표시영역(DA)은 상호 마주보는 제1가장자리(E1)와 제2가장자리(E2)와, 제1가장자리(E1)와 제2가장자리(E2) 사이에 위치하고 상호 마주보는 제3가장자리(E3)와 제4가장자리(E4)를 포함할 수 있다.
패드영역(PADA)은 제1가장자리(E1) 내지 제4가장자리(E4) 중 제4가장자리(E4)에 인접한다. 이때, 제1가장자리(E1)와 제2가장자리(E2) 중 하나와 제3가장자리(E3)와 제4가장자리(E4) 중 하나가 연결되는 코너는 라운드 형상을 가질 수 있다. 상기와 같은 표시영역(DA)은 가장자리의 그 외의 부분에서도 라운드 형상을 가질 수도 있다.
표시영역(DA)에는 복수의 화소(PX)들과 복수의 화소(PX)들로 전기적인 신호를 인가할 수 있는 배선들이 위치할 수 있다.
복수의 화소(PX)들 각각은, 표시소자와 표시소자를 구동하기 위한 회로부를 포함할 수 있다. 일 예로, 표시소자는 유기발광소자일 수 있으며, 회로부는 복수의 트랜지스터들과 커패시터 등을 포함할 수 있다.
복수의 화소(PX)들로 전기적인 신호를 인가할 수 있는 신호선들은, 복수의 스캔선(SL)들, 복수의 데이터선(DL)들 등을 포함할 수 있다. 복수의 스캔선(SL)들 각각은 제1방향(DI1)으로 연장되고, 복수의 데이터선(DL)들 각각은 제2방향(DI2)으로 연장될 수 있다. 복수의 스캔선(SL)들은, 일 예로 복수의 행으로 배열되어 스캔신호를 화소(PX)들에 전달하고, 복수의 데이터선(DL)들은, 일 예로 복수의 열로 배열되어 데이터신호를 화소(PX)들에 전달할 수 있다. 복수의 화소(PX)들 각각은 복수의 스캔선(SL)들 중 대응하는 하나의 스캔선(SL)과 복수의 데이터선(DL)들 중 대응하는 데이터선(DL)에 연결될 수 있다.
주변영역(PA)은 표시영역(DA)을 둘러쌀 수 있다. 주변영역(PA)은 화소(PX)들이 배치되지 않은 영역으로, 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착되는 영역인 패드영역(PADA)을 포함하고, 표시소자를 구동시키기 위한 전원을 공급하는 전압선 등이 위치할 수 있다.
이러한 주변영역(PA)에는 표시영역(DA)의 적어도 일부에 대응되도록 크랙차단부(DMU)가 배치될 수 있다. 이때, 크랙차단부(DMU)는 표시영역(DA)의 테두리로부터 이격되도록 배치될 수 있다.
일 실시예로써 크랙차단부(DMU)는 도 1에 도시된 바와 같이 일체로 형성될 수 있다. 이때, 크랙차단부(DMU)는 패드영역(PADA)과 마주보는 부분은 개방됨으로써 전압선 등이 통과할 수 있는 공간을 제공할 수 있다. 다른 실시예로써 크랙차단부(DMU)는 도 1에 도시되어 있지는 않지만 평면 상에서 볼 때 서로 이격되도록 배치되는 복수개의 블록 형태일 수 있다. 이러한 경우 복수개의 크랙차단부(DMU)는 표시영역(DA)의 제1가장자리(E1), 제2가장자리(E2) 및 제3가장자리(E3)를 마주보도록 배치될 수 있다. 이하에서는 설명의 편의를 위하여 크랙차단부(DMU)가 일체로 형성되어 표시영역(DA)의 테두리의 일부에 대응되도록 배치되는 경우를 중심으로 상세히 설명하기로 한다.
상기와 같은 크랙차단부(DMU)는 벤딩영역(BA)에는 배치되지 않을 수 있다. 이때, 크랙차단부(DMU)는 표시패널(10A)이 벤딩될 때 표시패널(10A)의 각 층이 서로 분리되거나 표시패널(10A)의 테두리 부분에서 생성된 크랙이 표시영역(DA)으로 전달되는 것을 방지할 수 있다.
패드영역(PADA)의 복수의 패드들은 구동 IC(D_IC)가 배치된 연결 필름(CFM)과 전기적으로 연결될 수 있다. 도 1은 기판(100) 상부에 배치된 패드들과 전기적으로 연결된 연결 필름(CFM) 상에 구동 IC(D_IC)가 배치되는 COF(Chip On Film) 방식을 도시한다. 다른 실시예에 따르면, 구동 IC(D_IC)는 COG(Chip On Glass) 또는 COP(Chip On Plastic) 방식으로 기판(100) 상부에 직접 배치될 수 있다.
또한, 도 1에 도시된 바와 같이, 주변영역(PA)은 벤딩영역(BA)을 포함하고, 벤딩영역(BA)이 패드영역(PADA)과 표시영역(DA) 사이에 위치할 수 있다. 이 경우 벤딩영역(BA)에서 기판이 벤딩되도록 하여, 패드영역(PADA)의 적어도 일부가 표시영역(DA)과 중첩하여 위치하도록 할 수 있다. 물론 패드영역(PADA)이 표시영역(DA)을 가리는 것이 아니라 패드영역(PADA)이 표시영역(DA)의 뒤쪽에 위치하도록, 벤딩방향이 설정된다. 이에 따라 사용자는 표시영역(DA)이 표시패널(10A)의 대부분을 차지하는 것으로 인식하게 된다.
도 3은 도 1의 표시패널을 제조하는 방법을 보여주는 평면도이다. 도 4 내지 도 6은 표시패널의 제조하는 방법을 보여주는 단면도이다.
도 3 내지 도 6을 참고하면, 표시 장치(1)는 표시패널(10A)을 제조한 후 표시패널(10A)과 연결 필름(CFM)을 서로 결합하여 제조할 수 있다. 이때, 하나의 표시패널(10A)은 하나의 모재(MA)에 후술할 각 층을 형성하여 제조하거나 서로 이격되도록 배치된 모재(MA)의 적어도 2개 이상의 영역에 각 층을 적층하여 복수개의 표시패널(10A)을 제조한 후 모재(MA)를 분리하여 하나의 표시패널(10A)을 제조하는 것도 가능하다. 이하에서는 설명의 편의를 위하여 하나의 모재(MA)로 복수개의 표시패널(10A)을 제조하는 경우를 중심으로 상세히 설명하기로 한다.
모재(MA)에 각 층을 형성하여 표시패널(10A)을 제조한 후 모재(MA)로부터 표시패널(10A)을 분리할 수 있다. 이때, 각 표시패널(10A) 주변을 먼저 제1커팅라인(CL1)을 형성하여 모재(MA)로부터 분리할 수 있다. 이러한 경우 제1커팅라인(CL1)은 각 표시패널(10A)를 감싸도록 배치될 수 있으며, 폐루프(Closed-loop)를 형성할 수 있다. 표시패널(10A)은 더미부(DMA)를 포함할 수 있다. 이때, 더미부(DMA)는 제1커팅라인(CL1)과 제2커팅라인(CL2) 사이에 배치될 수 있으며, 제1커팅라인(CL1)을 형성하거나 제1커팅라인(CL1)을 통하여 모재(MA)와 표시패널(10A)을 분리할 때 제1커팅라인(CL1) 측에서 크랙이 발생하여 표시패널(10A)의 내측으로 이동하는 것을 방지할 수 있다.
상기와 같은 표시패널(10A)을 제1커팅라인(CL1)을 따라 모재(MA)로부터 분리하는 방법은 다양할 수 있다. 일 실시예로써 제1커팅라인(CL1)은 휠 형태의 칼날을 통하여 표시패널(10A)의 표면에 제1커팅라인(CL1)을 따라 홈 형태로 형성될 수 있다. 이후 이러한 제1커팅라인(CL1)에 칼날 등과 같은 장치를 통하여 물리적 힘을 가함으로써 더미부(DMA)를 포함한 표시패널(10A)을 모재(MA)로부터 분리할 수 있다. 다른 실시예로써 제1커팅라인(CL1)은 표시패널(10A)의 표면을 따라 홈 형태로 형성될 수 있으며, 이러한 레이저를 제1커팅라인(CL1)을 따라 표시패널(10A)에 조사하여 모재(MA)로부터 표시패널(10A)을 분리하는 것도 가능하다.
상기와 같이 더미부(DMA)를 포함한 표시패널(10A)을 모재(MA)로부터 분리한 후 제2커팅라인(CL2)에 상기에서 설명한 것과 같이 물리적 힘을 가하거나 레이저를 조사함으로써 표시패널(10A)에서 더미부(DMA)를 완전히 제거할 수 있다. 이때, 상기와 같은 제2커팅라인(CL2)에 형성되는 홈은 제1커팅라인(CL1)에 형성되는 홈을 형성할 때 동시에 형성되거나 표시패널(10A)이 모재(MA)로부터 분리된 후 형성되는 것도 가능하다.
더미부(DMA)가 제거된 표시패널(10A)은 도 2에 도시된 바와 같이 벤딩될 수 있다. 이때, 표시패널(10A)은 연결 필름(CFM)을 연결한 후 벤딩되거나 벤딩된 후 연결 필름(CFM)과 연결되는 것도 가능하다.
상기와 같은 표시패널(10A)은 기판(100), 무기절연층(ILD), 유기절연층(109,111,112), 박막트랜지스터(미표기), 유기발광소자(300), 봉지층(500), 터치스크린층(700), 격벽(120), 크랙차단부(DMU) 및 에지보호부(미표기)를 포함할 수 있다.
기판(100)은 표시영역(DA)과 이 표시영역(DA) 외측의 주변영역(PA)을 갖는다.
기판(100)의 표시영역(DA)에는 복수의 화소가 배치되어 화상을 표시할 수 있다. 표시영역(DA)에는 유기발광소자(300, organic light-emitting device, OLED)와 같은 다양한 디스플레이 소자, 박막트랜지스터, 캐패시터 등이 배치될 수 있으며, 상기 디스플레이 소자, 박막트랜지스터, 캐패시터 등의 전기적 결합에 의해서 화소가 형성되어 화상을 표시할 수 있다. 상기 화소로 공급된 게이트 신호, 데이터 신호, 구동 전압(ELVDD), 및 공통 전압(ELVSS) 등에 따라 디스플레이 소자를 통하는 구동 전류가 발생하게 되고, 상기 디스플레이 소자는 구동 전류에 대응하는 휘도로 발광할 수 있다.
주변영역(PA)은 표시영역(DA)의 외측에 배치된다. 주변영역(PA)에는 표시영역(DA)에 인가되는 다양한 신호 및/또는 전원을 공급하는 배선부가 배치될 수 있다. 이때, 상기 배선부는 구동 회로(drive circuit)를 포함할 수 있다. 예컨대 구동 회로는 스캔 구동회로(미표기), 단자부(미도시), 구동전원공급배선(미도시) 및 제2배선(210) 중 적어도 하나를 포함할 수 있으며, 표시영역(DA) 내에 인가되는 전기적 신호를 제어하기 위한 박막트랜지스터(T3)를 더 포함할 수 있다. 또한, 주변영역(PA)에는 표시패널을 제조할 때 사용되는 유기막의 흐름을 저지하기 위한 격벽 또는 트렌치(trench) 등이 배치될 수 있다. 상기와 같은 경우 상기 스캔 구동회로, 상기 단자부, 상기 구동전원공급배선 및 제2배선(210), 박막트랜지스터(T3) 중 적어도 하나는 표시패널(10A)의 장변에 배치된 주변영역(PA) 또는 단변에 배치된 주변영역(PA) 중 하나에 배치될 수 있다.
표시패널(10A)는 표시영역(DA) 및 주변영역(PA)를 포함하는 기판(100), 및 표시영역(DA) 및 주변영역(PA)을 밀봉하는 봉지층(500)을 포함한다.
기판(100)은 다양한 소재를 포함할 수 있다. 예를 들어, 기판(100)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 그러나, 기판(100)은 반드시 이에 한정되는 것은 아니며, 투명한 플라스틱 재질로 형성할 수도 있다. 플라스틱 재질은 절연성 유기물인 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)로 이루어진 그룹으로부터 선택되는 유기물일 수 있다. 또한, 기판(100)은 전술한 플라스틱 재질을 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
버퍼층(101)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100)상에 평탄면을 제공할 수 있다. 버퍼층(101)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
제1박막트랜지스터(T1)는 반도체층(A1), 제1게이트전극(G1), 소스전극(S1), 드레인전극(D1)을 포함하고, 제2박막트랜지스터(T2) 반도체층(A2), 제2게이트전극(G2), 소스전극(S2), 드레인전극(D2)을 포함한다.
이하에서는 박막트랜지스터(T1, T2)가 탑 게이트 타입(top gate type)인 경우를 도시하고 있다. 그러나 본 실시예는 이에 한정되지 않고 바텀 게이트 타입(bottom gate type) 등 다양한 타입의 박막트랜지스터가 채용될 수 있다.
또한, 이하에서는 박막트랜지스터(T1, T2)가 두 개인 경우를 도시하고 있으나, 이에 한정되지 않는다. 본 발명의 실시예들에 있어서, 표시패널은 하나의 화소에 대해서 박막트랜지스터(T1, T2)를 두 개 이상 채용할 수 있다. 일부 실시예에서, 박막트랜지스터((T1, T2)는 하나의 화소에 대해서 여섯 개 내지 일곱 개를 채용될 수 있는 등 다양한 변형이 가능하다.
반도체층(A1, A2)은 비정질 실리콘을 포함하거나, 다결정 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(A1, A2)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(A1, A2)은 채널영역과 상기 채널영역보다 캐리어 농도가 높은 소스 영역 및 드레인 영역을 포함할 수 있다.
반도체층(A1) 상에는 제1게이트절연층(103)을 사이에 두고 제1게이트전극(G1)이 배치된다. 제1게이트전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 예로, 제1게이트전극(G1)은 Mo의 단층일 수 있다.
무기절연층(ILD)은 베리어층(미도시), 버퍼층(101), 제1게이트절연층(103), 제2게이트절연층(105) 및 층간절연층(107) 중 적어도 하나의 층을 포함할 수 있다.
제1게이트절연층(103)은 반도체층(A1)과 제1게이트전극(G1)을 절연하기 위한 것으로, 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
반도체층(A2) 상에는 제1게이트절연층(103)과 제2게이트절연층(105)을 사이에 두고 제2게이트전극(G2)가 배치된다. 제2게이트전극(G2)는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제2게이트전극(G2)은 Mo의 단층이거나 또는 Mo/Al/Mo 구조의 다층일 수 있다.
제2게이트절연층(105)은 산화물 또는 질화물을 포함하는 무기물을 포함할 수 있다. 예를 들어, 제2게이트절연층(105)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
소스전극(S1, S2) 및 드레인전극(D1, D2)은 층간절연층(107) 상에 배치된다. 소스전극(S1, S2) 및 드레인전극(D1, D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스전극(S1, S2)과 드레인전극(D1, D2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
층간절연층(107)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
상기와 같이, 제1박막트랜지스터(T1)의 제1게이트전극(G1)과 제2박막트랜지스터(T2)의 제2게이트전극(G2)은 서로 다른 층에 배치될 수 있다. 이에 따라, 제1박막트랜지스터(T1)과 제2박막트랜지스터(T2)의 구동범위를 다르게 조절할 수 있다.
스토리지 캐패시터(Cst)의 제1전극(CE1)은 제1게이트전극(G1)과 동일한 층에 동일 물질로 형성될 수 있다. 스토리지 캐패시터(Cst)의 제2전극(CE2)은 제2게이트절연층(105)을 사이에 두고 제1전극(CE1)과 중첩한다. 제2전극(CE2)은 제2게이트전극(G2)와 동일한 층에 동일 물질로 형성될 수 있다.
도 4에 있어서, 스토리지 캐패시터(Cst)는 제1박막트랜지스터(T1) 및 제2박막트랜지스터(T2)와 중첩하지 않는 것으로 도시되고 있다. 그러나, 이에 한정되지 않는다. 예컨대, 스토리지 캐패시터(Cst)는 제1박막트랜지스터(T1)과 중첩하여 배치될 수 있다. 일부 실시예에서, 스토리지 캐패시터(Cst)의 제1전극(CE1)은 제1게이트전극(G1)과 일체(一體)로 형성될 수 있다. 즉, 제1박막트랜지스터(T1)의 제1게이트전극(G1)은 스토리지 커패시터(Cst)의 제1전극(CE1)으로의 기능을 수행할 수 있다.
유기절연층(미표기)은 평탄화층(109,111) 및 화소정의막(112)을 포함할 수 있다. 다른 실시예로써 상기 유기절연층은 평탄화층(109,111) 및 화소정의막(112)을 포함하고, 스페이서(170) 및 유기물층(160) 중 적어도 하나를 포함하는 것도 가능하다. 이하에서는 설명의 편의를 위하여 상기 유기절연층은 평탄화층(109,111), 화소정의막(112) 및 스페이서(170)를 포함하는 경우를 중심으로 상세히 설명하기로 한다.
소스전극(S1, S2)과 드레인전극(D1, D2) 상에는 평탄화층(109,111)이 위치하며, 평탄화층(109,111) 상에 유기발광소자(OLED)가 위치할 수 있다. 평탄화층(109,111)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 유기 물질은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 평탄화층(109,111)은 무기 절연막과 유기 절연막의 복합 적층체로 형성될 수 있다. 이하에서는 설명의 편의를 위하여 평탄화층(109,111)이 제1평탄화층(109)와 제2평탄화층(111)을 포함하는 경우를 중심으로 상세히 설명하기로 한다.
기판(100)의 표시영역(DA) 내의 제2평탄화층(111) 상에는 유기발광소자가 배치될 수 있다. 유기발광소자는 화소전극(310), 대향전극(330) 및 그 사이에 개재되며 중간층(320)을 포함할 수 있다.
화소전극(310)은 제1박막트랜지스터(T1) 또는 제2박막트랜지스터(T2)와 전기적으로 연결될 수 있다. 다만 이하에서는 설명의 편의를 위하여 화소전극(310)은 제2박막트랜지스터(T2)와 전기적으로 연결되는 경우를 중심으로 상세히 설명하기로 한다.
화소전극(310)은 평탄화층(109,111) 등에 형성된 개구부를 통해 제2박막트랜지스터(T2)의 소스전극(S2) 및 드레인전극(D2) 중 어느 하나와 컨택하여 제2박막트랜지스터(T2)와 전기적으로 연결된다. 예를 들면, 화소전극(310)은 제2박막트랜지스터(T2)의 드레인전극(D2)과 전기적으로 연결될 수 있다. 이때, 평탄화층(109,111)이 상기에서 설명한 것과 같이 다층으로 형성되는 경우 화소전극(310)은 제2박막트랜지스터(T2)의 드레인전극(D2)과 연결전극(130)을 통하여 연결될 수 있다. 이때, 연결전극(130)은 제1평탄화층(109) 상에 배치될 수 있다. 이러한 연결전극(130)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 콘택메탈층(CM)은 티타늄층, 알루미늄층, 및 티타늄층이 순차적으로 적층된 다층(Ti/Al/Ti)으로 형성될 수 있다. 일 실시예로서, 평탄화층(109,111)이 단층이 경우 콘택메탈층(CM)은 생략될 수 있다.
화소전극(310)은 반사 전극일 수 있다. 예를 들어, 화소전극(310)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.
제2평탄화층(111) 상부에는 화소정의막(112)이 배치될 수 있다. 이 화소정의막(112)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 화소정의막(112)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)과의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 이와 같은 화소정의막(112)은 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
화소정의막(112) 상에는 스페이서(170)가 배치될 수 있다. 스페이서(170)는 화소정의막(112) 상에 배치되거나 화소정의막(112)과 일체로 형성될 수 있다. 스페이서(170)는 다양한 형태를 가질 수 있다. 예를 들면, 스페이서(170)는 돌기 형태로 형성되어 복수개 구비되며, 복수개의 스페이서(170)는 화소정의막(112)에 서로 이격되도록 배치될 수 있다. 다른 실시예로써 스페이서(170)는 서로 인접하는 부화소 사이(또는 서로 인접하는 중간층 사이)의 공간에 하나가 구비되는 것도 가능하다. 이때, 스페이서(170)는 상기에 한정되는 것은 아니며, 각 마스크 시트가 화소정의막(112)의 개구 내부로 진입하거나 기판(100)에 증착물질을 증착 시 상기 각 마스크 시트가 화소정의막(112)에 밀착하여 기판(100)에 상기 각 마스크 시트가 접촉함으로써 기판(100)의 일부를 손상시키거나 파손시키는 찍힘 불량이 발생하는 것을 방지할 수 있다. 특히 스페이서(170)는 각 마스크 조립체를 기판(100)에 밀착 시 화소정의막(112)의 개구영역의 끝단과 각 마스크 조립체 사이의 간격을 유지시킬 수 있다. 상기와 같은 경우 스페이서(170)는 각 중간층과 중첩되지 않도록 배치될 수 있다.
상기와 같은 스페이서(170)는 화소정의막(112)의 형성 시 화소정의막(112)과 일체로 동시에 형성하거나 화소정의막(112)을 형성한 후 화소정의막(112) 상에 별도로 형성할 수 있다. 이러한 경우 스페이서(170)는 화소정의막(112)과 동일하거나 상이한 물질을 사용할 수 있다. 이하에서는 설명의 편의를 위하여 스페이서(170)가 화소정의막(112)과 동일한 물질을 사용하는 경우를 중심으로 상세히 설명하기로 한다.
유기발광소자의 중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(320)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging), 마스크를 사용한 진공증착방법(Vacuum deposition) 등으로 형성할 수 있다.
물론 중간층(320)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(320)은 복수개의 화소전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(330)은 표시영역(DA) 상부에 배치되는데, 일 실시예로서 대향전극(330)은 표시영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(330)은 복수개의 유기발광소자들에 있어서 일체(一體)로 형성되어 복수개의 화소전극(310)들에 대응되록 배치될 수 있다. 이때, 대향전극(330)은 표시영역(DA)의 상부 및 주변영역(PA)의 일부의 상부를 덮도록 배치되는 것도 가능하다. 이하에서는 설명의 편의를 위하여 대향전극(330)은 표시영역(DA)의 상부 및 주변영역(PA)의 일부의 상부를 덮도록 배치되는 경우를 중심으로 상세히 설명하기로 한다.
대향전극(330)은 투광성 전극일 수 있다. 예컨대, 대향전극(330)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다.
화소전극(310)이 반사전극, 대향전극(330)이 투광성 전극으로 구비됨에 따라, 중간층(320)에서 방출되는 광은 대향전극(330) 측으로 방출되는 전면(全面) 발광형일 수 있다. 그러나, 본 실시예는 이에 제한되지 않으며, 중간층(320)에서 방출된 광이 기판(100) 측으로 방출되는 배면 발광형일 수도 있다. 이 경우, 화소전극(310)은 투면 또는 반투명 전극으로 구성되고, 대향전극(330)은 반사 전극으로 구성될 수 있다. 또한, 본 실시예의 표시패널은 전면 및 배면 양 방향으로 광을 방출하는 양면 발광형일 수도 있다.
대향전극(330) 상부에는 캐핑층(400)이 배치될 수 있다. 이때, 캐핑층(400)은 대향전극(330)에 직접 접촉할 수 있다. 캐핑층(400)은 대향전극(330)보다 낮은 굴절률을 가지며 제1무기봉지층(510)보다 높은 굴절률을 가질 수 있다. 캐핑층(400)은 상기 유기 발광층을 포함하는 중간층(320)에서 발생된 빛이 전반사되어 외부로 방출되지 않는 비율을 감소시켜 광효율을 향상시키는 역할을 할 수 있다.
상기와 같은 캐핑층(400)은 무기물을 포함할 수 있다. 예를 들면, 상기 무기물은 산화 아연(zinc oxide), 산화 티타늄(titanium oxide), 산화 지르코늄(zirconium oxide), 산화 질소(silicon nitride), 산화 나이오븀(niobium oxide), 산화 탄탈(tantalum oxide), 산화 주석(tin oxide), 산화 니켈(nickel oxide), 질화 인듐(indium nitride) 및 질화 갈륨(gallium nitride)과 같은 무기물을 포함할 수 있다.
캐핑층(400)은 굴절률이 제1무기봉지층(510)보다 클 수 있다. 예를 들면, 캐핑층(400)의 굴절률은 제1무기봉지층(510)의 굴절률보다 0.24이상 클 수 있다. 이때, 캐핑층(400)의 굴절율이 제1무기봉지층(510)의 굴절률의 차가 0.24미만인 경우 캐핑층(400)과 제1무기봉지층(510)의 경계에서 전반사가 많이 발생하거나 상기 발광층의 공진주파수에 대응하는 빛이 통과하지 함으로써 휘도가 낮아질 수 있다. 이러한 경우 캐핑층(400)의 굴절률은 1.8 이상일 수 있다. 캐핑층(400)의 굴절률이 1.8 미만인 경우 상기에서 설명한 바와 같이 제1무기봉지층(510)과 캐핑층(400) 사이에서 광이 반사됨으로써 상기 발광층의 휘도가 낮아질 수 있다.
또한, 상기와 같은 경우 캐핑층(400)의 두께는 1000Å이하일 수 있다. 구체적으로 캐핑층(400)은 도 4의 Z축 방향을 기준으로 측정될 수 있다. 이때, 캐핑층(400)의 두께가 1000Å를 초과하는 경우 캐핑층(400)의 형성 시 많은 시간과 에너지가 소요될 수 있다. 뿐만 아니라 캐핑층(400)의 두께가 1000Å를 초과하는 경우 발광층에서 발광하는 광이 통과하지 못하거나 파장이 가변함으로써 선명한 이미지를 구현하는 것이 어려울 수 있다.
봉지층(500)은 표시영역(DA) 및 주변영역(PA)의 일부를 덮어, 외부의 습기 및 산소의 침투를 방지할 수 있다. 봉지층(500)은 적어도 하나의 유기봉지층과 적어도 하나의 무기봉지층을 구비할 수 있다. 도 4에서는, 봉지층(500)이 두 개의 무기봉지층(510,530)과 하나의 유기봉지층(520)을 포함하는 예를 도시하고 있으나, 적층 순서 및 적층 횟수는 도 4에 도시된 실시예로 제한되지 않는다.
제1무기봉지층(510)은 대향전극(330)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 물론 필요에 따라 제1무기봉지층(510)과 대향전극(330) 사이에 캐핑층(400) 등의 다른 층들이 개재될 수도 있다. 이러한 제1무기봉지층(510)은 그 하부의 구조물을 따라 형성되기에, 도 4에 도시된 것과 같이 그 상면이 평탄하지 않게 된다. 유기봉지층(520)은 이러한 제1무기봉지층(510)을 덮는데, 제1무기봉지층(510)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(520)은 표시영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 이러한 유기봉지층(520)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(530)은 유기봉지층(520)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다.
이와 같이 봉지층(500)은 제1무기봉지층(510), 유기봉지층(520) 및 제2무기봉지층(530)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(500) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(510)과 유기봉지층(520) 사이에서 또는 유기봉지층(520)과 제2무기봉지층(530) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 표시영역(DA) 및 주변영역(PA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다. 이러한 제2무기봉지층(530)은 표시영역(DA) 외측에 위치한 그 가장자리에서 제1무기봉지층(510)과 컨택함으로써, 유기봉지층(520)이 외부로 노출되지 않도록 할 수 있다.
상기와 같은 경우 격벽(120) 상에서는 제1무기봉지층(510)은 캐핑층(400)과 직접 접촉할 수 있다. 구체적으로 격벽(120) 상에는 캐핑층(400), 제1무기봉지층(510) 및 제2무기봉지층(530)이 순차적으로 적층될 수 있다.
제1배선(116)은 화소전극(310)과 동일한 층으로 형성되어 도 4에 도시된 바와 같이 제2평탄화층(111) 상의 평평한 면 및 격벽(120) 상에 배치되는 것도 가능하다. 이때, 제1배선(116)은 화소전극(310)과 동일물질로 동시에 형성될 수 있다. 이러한 경우 제1배선(116)은 대향전극(330)과 연결될 수 있으며, 대향전극(330)과 접촉면적을 높임으로써 제2배선(210)과 함께 대향전극(330)에 안정적으로 공통전원(ELVSS)를 제공할 수 있다. 이때, 제1배선(116)의 적어도 일부분은 제2배선(210)의 일부 또는 전부를 차폐할 수 있다. 특히 제1배선(116)은 제2배선(210)의 전면을 차폐하고, 격벽(120)의 일부 층의 상부까지 연장되도록 배치될 수 있다.
기판(100)의 주변영역(PA)에는 상기의 경우 이외에도 제2배선(210), 격벽(120) 및 클래딩층(CCL)이 배치된다. 제2배선(210)은 표시영역(DA)에 전원을 공급하기 위한 배선일 수 있으며, 소스전극(S1, S2) 및 드레인전극(D1, D2)와 동일한 층에 동일한 물질로 구비될 수 있다. 일부 실시예에서, 제2배선(210)은 유기발광소자(300)의 대향전극(330)과 연결되어 공통 전압(ELVSS)을 전달하는 배선으로 기능할 수 있다. 일 실시예로서 제2배선(210)은 연장된 대향전극(330)을 통하여 대향전극(330)에 직접 접속될 수 있다. 다른 실시예로서 도 4에 도시된 바와 같이 제2배선(210)은 제1배선(116)에 의해서 대향전극(330)과 접속되는 것도 가능하다. 이 경우, 제1배선(116)은 화소전극(310)과 동일물질로 동시에 형성될 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 제2배선(210)은 다양한 방식으로 대향전극(330)과 접할 수 있다. 이하에서는 설명의 편의를 위하여 제2배선(210)은 제1배선(116)을 통하여 대향전극(330)과 접속하는 경우를 중심으로 상세히 설명하기로 한다.
격벽(120)은 제2배선(210)의 적어도 일부를 덮으며 배치될 수 있다. 일부 실시예에서, 격벽(120)은 제2배선(210) 중 상기 표시영역(DA)과 먼 가장자리 영역을 덮으며 배치되며, 표시영역(DA)과 인접한 가장자리 영역은 덮지 않으며 배치될 수 있다. 그러나, 이에 한정되지 않는다. 격벽(120)은 제2배선(210)의 전체를 덮으며 배치될 수 있는 등 다양한 변형이 가능하다.
격벽(120)은 표시영역(DA) 및 주변영역(PA)를 밀봉하기 위한 봉지층(500)의 유기봉지층(520)의 형성 시, 유기물이 기판(100)의 가장자리 방향으로 흐르는 것을 차단하여, 유기봉지층(520)의 에지 테일이 형성되는 것을 방지할 수 있다.
상기와 같은 격벽(120)은 적어도 하나 구비될 수 있다. 이하에서는 설명의 편의를 위하여 격벽(120)이 2개 구비되는 경우를 중심으로 상세히 설명하기로 한다.
격벽(120)은 서로 이격된 제1격벽(120a) 및 제2격벽(120b)를 포함한다.
제1격벽(120a) 및 제2격벽(120b)은 주변영역(PA)에서 제2배선(210) 상에 배치될 수 있으며, 제1격벽(120a) 및 제2격벽(120b) 중 하나는 제2배선(210)의 가장자리를 덮으며 형성될 수 있다. 또한, 제1격벽(120a) 및 제2격벽(120b) 중 적어도 하나는 복수의 층으로 형성될 수 있다. 도 2에 있어서, 제1격벽(120a)은 제1평탄화층(109)과 동일한 물질로 형성된 제1층(121a), 제2평탄화층(111)과 동일한 물질로 형성된 제2층(122a) 및 화소정의막(112)과 동일한 물질로 형성된 제3층(123a)이 적층된 구조로 도시되고 있으며, 제2격벽(120b)은 제1평탄화층(109)과 동일한 물질로 형성된 제1층(121b), 제2평탄화층(111)과 동일한 물질로 형성된 제2층(123b), 화소정의막(112)과 동일한 물질로 형성된 제3층(124b), 및 스페이서(170)와 동일한 물질로 형성된 제4층(125b)이 적층된 구조를 도시하고 있다. 그러나, 이에 한정되지 않는다. 제1격벽(120a) 및 제2격벽(120b) 중 하나는 단일층으로 형성되거나, 둘 다 이층 구조를 갖거나, 둘 다 삼층 구조를 갖는 등 다양한 변형이 가능하다. 또한, 제1격벽(120a) 및 제2격벽(120b)과 이격되어 배치되는 추가적인 격벽을 더 포함될 수 있다.
격벽(120)에 복수의 격벽이 포함됨에 따라, 유기봉지층(520)의 형성시 유기물의 넘침 현상을 보다 효과적으로 방지할 수 있다.
제2배선(210)과 연결되는 제1배선(116)은 제2격벽(120b)의 제2층(122b)의 상부까지 연장되어 배치될 수 있다. 이에 따라, 제1배선(116)은 제2배선(210)과의 접촉면적이 넓어지게 되어, 제2배선(210)과 제1배선(116)의 접촉저항을 줄일 수 있다.
한편, 제1격벽(120a)의 제1층(121a)과 제2격벽(120b)의 제1층(121b)이 제1평탄화층(109)과 동일물질로 형성되고 제2격벽(120b)의 제2층(122a)와 제2격벽(120b)의 제2층(123b)가 제2평탄화층(111)과 동일한 물질로 형성되는 경우, 제1배선(116)은 제1평탄화층(109) 및 제2평탄화층(111)을 관통하는 관통홀을 통해서 제2배선(210)과 연결되는 것으로 이해될 수 있다.
크랙차단부(DMU)는 클래딩층(CCL)과 슬릿(SL)을 포함할 수 있다. 이때, 클래딩층(CCL)이 슬릿(SL)을 덮도록 기판(100)상에 형성될 수 있다. 다른 실시예로써 클래딩층(CCL)은 기판(100) 상의 버퍼층(101) 상에 형성되는 것도 가능하다. 이하에서는 설명의 편의를 위하여 클래딩층(CCL)이 기판(100) 상에 형성되는 경우를 중심으로 상세히 설명하기로 한다.
선택적 실시예로서 클래딩층(CCL)의 폭은 슬릿(SL)의 폭보다 크고, 클래딩층(CCL)의 길이는 슬릿(SL)의 길이보다 길 수 있다. 이를 통하여 클래딩층(CCL)은 슬릿(SL)이 노출되지 않도록 완전히 덮을 수 있다.
클래딩층(CCL)은 다양한 재질로 형성될 수 있다. 즉, 무기물 또는 유기물로 형성될 수 있다.
선택적 실시예로서 클래딩층(CCL)은 유기물로 형성할 수 있다. 이를 통하여 클래딩층(CCL)의 적절한 두께 및 폭을 용이하게 확보할 수 있고, 결과적으로 슬릿(SL)을 용이하게 덮을 수 있다.
선택적 실시예로서 클래딩층(CCL)은 기판(100)의 주변영역(PA)에 형성될 수 있는 유기절연층과 동일한 재료로 형성할 수 있다. 또한, 기판(100)의 표시 영역(DA)에 형성될 수 있는 유기절연층과 동시에 클래딩층(CCL)을 형성할 수도 있다. 예를 들면, 클래딩층(CCL)은 평탄화층(109,111), 스페이서(170) 또는/및 화소정의막(112)과 동일한 물질을 포함할 수 있다.
클래딩층(CCL)은 주변영역(PA)에 형성될 수 있다.
선택적 실시예로서 클래딩층(CCL)은 기판(100)의 가장자리 또는 절단선(CL)과 표시영역(DA)의 경계선 사이에 배치될 수 있다.
클래딩층(CCL)은 길게 연장된 형태를 가질 수 있다. 즉, 도 1에 도시한 것과 같이 기판(100)의 절단선(CL)(또는 기판(100)의 장변 또는 단변)과 나란한 방향으로 길게 연장된 형태를 가질 수 있다. 이 때 클래딩층(CCL)의 길이는 다양할 수 있는데, 표시 영역(DA)의 길이보다 작을 수도 있고, 클 수도 있다.
표시패널(10A)의 주변영역(PA)에는 슬릿(SL)이 구비될 수 있다. 이때, 슬릿(SL)은 기판(100) 상의 무기층 및 유기층 중 적어도 하나의 일부를 제거하여 형성할 수 있다. 이러한 슬릿(SL)은 기판(100)의 가장자리로부터 전파되는 크랙을 차단한다. 예를 들면 기판(100)의 절단선(CL)과 인접한 슬릿(SL)은 마더 기판으로부터 개별 표시패널(10A)를 절단하여 분리할 때 기판(100)상에 발생할 수 있는 크랙의 전파를 1차적으로 방지한다.
특히, 도면에 도시되어 있지 않지만 슬릿(SL)은 버퍼층(101) 상에 형성될 수 있다. 이러한 경우 기판(100)상의 버퍼층(101)이 주변영역(PA)에 형성되고, 선택적으로 절단선(CL)에까지 연장될 수 있어 기판(100)의 상면을 보호할 수 있다. 또한, 슬릿(SL)은 버퍼층(101)에 가해지는 압력에 의하여 발생할 수 있는 버퍼층(101)에 발생할 수 있는 크랙 또는 크랙의 전파를 슬릿(SL)이 차단하거나 감소할 수 있다.
클래딩층(CCL)은 슬릿(SL)상에 형성된다. 클래딩층(CCL)을 통하여 슬릿(SL)상에 형성될 수 있는 이물 또는 파티클의 이동을 방지할 수 있다. 선택적 실시예로서 클래딩층(CCL)을 슬릿(SL)을 덮도록 형성하여 슬릿(SL)내에 잔존하는 이물 또는 파티클을 노출하지 않을 수 있다.
표시패널(10A)의 형성 시 슬릿(SL)내에 이물 또는 파티클이 발생할 수 있다. 예를 들면 표시패널(10A)의 형성 과정 중 전극(미표기)형성 시 사용한 도전 물질이 슬릿(SL)에 잔존할 수 있다. 이러한 슬릿(SL)에 잔존한 도전 물질은 추후 공정에서 표시패널(10A)의 불량을 발생할 수 있고, 예를 들면 잔존한 도전 물질이 표시 영역(DA)으로 이동하여 표시 영역(DA)의 전기적 불량을 발생할 수 있고, 이는 표시패널(10A)의 전기적 특성 및 화질 특성을 감소 시킬 수 있다.
클래딩층(CCL)은 슬릿(SL)상에 형성되어 이러한 잔존하는 이물 및 파티클의 이동을 차단할 수 있어서 표시 영역(DA)등에서 발생할 수 있는 불량을 억제 및 감소할 수 있다.
또한, 상기와 같은 슬릿(SL)으로 인하여 클래딩층(CCL)이 기판(100)으로부터 박리되는 것을 방지할 수 있다.
터치스크린층(700)은 제1터치도전층(711), 제1절연층(712), 제2터치도전층(713), 제2 절연층(714)이 순차 적층된 구조를 가질 수 있다. 터치전극(710)은 제1터치도전층(711) 및 제2터치도전층(713)을 포함할 수 있다.
일부 실시예에서, 제2터치도전층(713)은 접촉 여부를 감지하는 센서부로 작용하고, 제1터치도전층(711)은 패터닝된 제2터치도전층(713)을 일 방향으로 연결하는 연결부의 역할을 할 수 있다.
일부 실시예에서, 제1터치도전층(711) 및 제2터치도전층(713) 모두 센서부로 작용할 수 있다. 예컨대, 제1절연층(712)은 상기 제1터치도전층(711)의 상면을 노출 시키는 비아홀을 포함하고, 상기 비아홀을 통해서 제1터치도전층(711)과 상기 제2터치도전층(713)이 연결될 수 있다. 이와 같이 제1터치도전층(711)과 제2터치도전층(713)을 사용함에 따라서, 터치전극(710)의 저항이 감소하여, 터치스크린층(700)의 응답 속도가 향상될 수 있다.
일부 실시예에서, 터치전극(710)은 유기발광소자(300)로부터 방출되는 빛이 통과할 수 있도록 메쉬구조로 형성될 수 있다. 이에 따라, 터치전극(710)의 제1터치도전층(711) 및 제2터치도전층(713)은 유기발광소자(300)의 발광영역과 중첩되지 않도록 배치될 수 있다.
제1터치도전층(711) 및 제2터치도전층(713)은 각각 전도성이 좋은 도전물질로 이루어진 단일막 또는 다층막일 수 있다. 예를 들어, 제1터치도전층(711) 및 제2터치도전층(713)은 각각 투명 도전층, 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti) 등을 포함하는 도전 물질로 이루어진 단일막 또는 다층막일 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그래핀 등을 포함할 수 있다. 일부 실시예에서, 제1터치도전층(711) 및 제2터치도전층(713)은 각각 Ti/Al/Ti의 적층 구조를 가질 수 있다.
제1절연층(712) 및 제2 절연층(714)는 각각 무기물 또는 유기물로 구비될 수 있다. 상기 무기물은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물 또는 실리콘 산화질화물 중 적어도 어느 하나일 수 있다. 상기 유기물은 아크릴계 수지, 메타크릴계 수지,폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 및 페릴렌계 수지 중 적어도 어느 하나일 수 있다.
도시되지 않았지만, 봉지층(500)과 터치스크린층(700) 사이에는 터치 버퍼층이 더 구비될 수 있다. 터치 버퍼층은 봉지층(500)의 손상을 방지하며, 터치스크린층(700)의 구동시 발생할 수 있는 간섭 신호를 차단하기 위한 역할을 할 수 있다. 터치 버퍼층은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 형성될 수 있다.
터치 버퍼층 및/또는 터치스크린층(700)은 봉지층(500) 상에 증착 등에 의해 직접 형성되므로, 봉지층(500) 상에 별도의 접착층을 필요로 하지 않는다. 따라서, 디스플레이 장치의 두께가 감소할 수 있다.
커버층(730)은 플렉서블한 특성을 갖는 것으로서, 폴리메틸메타아크릴레이트(polymethylmethacrylate), 폴리디메틸실록산(Polydimethylsiloxane), 폴리이미드(Polyimide), 아크릴레이트(Acrylate), 폴리에틸렌테레프탈레이트(Polyethylen terephthalate), 폴리에틸렌나프탈레이트(Polyethylen naphthalate) 등으로 형성될 수 있다. 상기 커버층(730)은 터치스크린층(700) 상에 배치되어, 터치스크린층(700)을 보호하는 역할을 할 수 있다. 커버층(730)은 도 4 내지 도 6에 도시된 바와 같이, 주변영역(PA)까지 연장되어 형성될 수 있다. 그러나, 이에 한정되지 않는다. 커버층(730)은 표시영역(DA) 상에만 배치될 수 있는 등 다양한 변형이 가능하다.
표시패널(10A)의 끝단에는 에지보호부(미표기)가 배치될 수 있다. 특히 도 4 내지 도 6에 도시된 부분은 표시패널(10A)의 제1변(PAE1), 제2변(PAE2) 및 제3변(PAE3)을 의미할 수 있다. 이때, 상기 에지보호부는 유기절연층 중 적어도 하나를 포함할 수 있다. 예를 들면, 상기 에지보호부는 제1에지보호층(109-1), 제2에지보호층(111-1), 제3에지보호층(112-1) 및 제4에지보호층(170-1) 중 적어도 하나를 포함할 수 있다. 이러한 경우 제1에지보호층(109-1)은 제1평탄화층(109)과 동일한 물질로 형성되며, 제2에지보호층(111-1)은 제2평탄화층(111) 또는 유기물층(160)과 동일한 물질로 형성될 수 있다. 제3에지보호층(112-1)은 화소정의막(112)과 동일한 물질일 수 있다. 제4에지보호층(170-1)은 스페이서(170)와 동일한 물질일 수 있다.
또한, 상기 에지보호부는 복수개 이격될 수 있으며, 상기 복수개의 에지보호부 중 하나는 더미부(DMA) 상에 배치될 수 있고, 상기 복수개의 에지보호층 중 다른 하나는 더미부(DMA)의 경계에 배치될 수 있다. 구체적으로 상기 복수개의 에지보호부 중 하나는 제2커팅라인(CL2)보다 외곽에 배치될 수 있으며, 상기 복수개의 에지보호부 중 다른 하나는 제2커팅라인(CL2) 상에 배치될 수 있다. 이러한 경우 제1커팅라인(CL1)은 서로 인접하는 상기 에지보호부 사이에 형성될 수 있다. 또한, 제2커팅라인(CL2)은 상기 복수개의 에지보호부 중 다른 하나의 중심을 관통하도록 형성될 수 있다. 즉, 제2커팅라인(CL2)과 중첩되는 상기 에지보호부는 제2커팅라인(CL2)을 중심으로 제2커팅라인(CL2)의 양측이 서로 대칭되도록 형성될 수 있다.
상기 에지보호부 중 적어도 하나는 더미부(DMA) 상에 배치되는 무기절연층(ILD-1)의 적어도 일부분을 감싸도록 배치될 수 있다. 즉, 이러한 경우 더미부(DMA)를 순차적으로 제거할 때 무기절연층(ILD-1)에서 발생하는 크랙이나 기판(100)에서 발생한 크랙이 표시패널(10A)의 다른 부분으로 전이되는 것을 방지할 수 있다.
한편, 상기와 같은 표시패널(10A)은 상기에서 설명한 바와 같이 모재(MA)에서 분리한 후 더미부(DMA)를 제거하여 완성할 수 있다. 이러한 경우 표시패널(10A)은 서로 인접하는 상기 에지보호부 사이에 배치된 제1커팅라인(CL1)을 기준으로 도 4를 기준으로 기판(100)의 오른쪽 부위를 제거할 수 있다. 이러한 경우 도 5에 도시된 바와 같이 도 4에 도시된 오른쪽 상기 에지보호부가 제거될 수 있다. 이러한 경우 더미부(DMA)에 배치된 무기절연층(ILD-1) 중 일부가 남을 수 있다.
상기의 과정이 완료되면, 더미부(DMA) 상에 잔존하는 상기 에지보호부 상에 제2커팅라인(CL2)이 배치되도록 하여 더미부(DMA)를 완전히 제거할 수 있다. 이때, 제2커팅라인(CL2)을 따라 상기 에지보호부를 제거하는 경우 기판(100)에서 크랙 발생이 최소화될 수 있다. 즉, 제2커팅라인(CL2) 상에 상기 에지보호부가 배치되지 않는 경우 기판(100)에 물리적 힘을 바로 가하면 크랙이 발생할 수 있으며, 레이저를 기판(100)에 직접 조사하는 경우 기판(100)이 열변형이 발생하거나 기판(100)을 통하여 열이 표시영역(DA)으로 전달될 수 있다. 그러나 상기와 같이 상기 에지보호부 상에 제2커팅라인(CL2)을 형성하는 경우 물리적 힘 일부를 지지할 수 있을 뿐만 아니라 열에너지의 일부를 흡수함으로써 상기와 같은 문제를 저감시키는 것이 가능하다.
따라서 표시패널(10A)의 제1변(PAE1), 제2변(PAE2) 및 제3변(PAE3)을 따라 기판(100)을 모재로부터 분리하거나 기판(100)의 일부를 제거하는 경우에 이러한 작업으로 인하여 표시패널(10A)이 파손되거나 손상되는 것을 저감시킬 수 있다.
도 7은 본 발명의 다른 실시예에 따른 표시패널의 일부를 보여주는 단면도이다.
도 7을 참고하면, 표시패널(10A)은 무기절연층(ILD), 유기절연층(109,111,112,170), 박막트랜지스터(T1,T2), 유기발광소자(300), 봉지층(500), 터치스크린층(700), 격벽(120), 크랙차단부(DMU) 및 에지보호부(미표기)를 포함할 수 있다. 이때, 무기절연층(ILD), 유기절연층(109,111,112,170), 박막트랜지스터(T1,T2), 유기발광소자(300), 봉지층(500), 터치스크린층(700) 및 격벽(120)은 상기 도 4 내지 도 6에서 설명한 것과 동일 또는 유사할 수 있다.
크랙차단부(DMU)는 슬릿(SL)을 포함할 수 있다. 이때, 상기 도 3 내지 도 6에서 설명한 클래딩층(CCL)은 슬릿(SL) 상에 배치되지 않을 수 있으며, 클래딩층(CCL)은 상기 에지보호부의 제2에지보호층(111-1)과 일체로 형성될 수 있다. 즉, 상기 에지보호부의 제2에지보호층(111-1)은 상기 에지보호부로부터 슬릿(SL) 상으로 연장되도록 형성될 수 있다. 이러한 경우 상기 에지보호부의 제2에지보호층(111-1)은 상기 에지보호부의 제1에지보호층(109-1)의 일단을 감싸면서 슬릿(SL) 상에 배치될 수 있다.
다른 실시예로써 도면에 도시되어 있지는 않지만 슬릿(SL)은 상기 에지보호부의 제1에지보호층(109-1)에 의해 차폐되는 것도 가능하다. 또 다른 실시예로써 슬릿(SL)은 상기 에지보호부의 제1에지보호층(109-1) 및 제2에지보호층(111-1)이 배치되어 차폐되는 것도 가능하다. 따라서 표시패널(10A)의 제1변(PAE1), 제2변(PAE2) 및 제3변(PAE3)은 상기 에지보호부에 의해 더미제거부(미도시)의 제거 시 기판(100)이 파손되거나 기판(100)의 파손으로 인한 크랙이 표시영역(DA)의 다른 층에 영향을 미치는 것을 저감시킬 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 표시패널의 일부를 보여주는 단면도이다.
도 8을 참고하면, 표시패널(10A)은 무기절연층(ILD), 유기절연층(109,111,112,170), 박막트랜지스터(T1,T2), 유기발광소자(300), 봉지층(500), 터치스크린층(700), 격벽(120), 크랙차단부(DMU) 및 에지보호부(미표기)를 포함할 수 있다. 이때, 무기절연층(ILD), 유기절연층(109,111,112,170), 박막트랜지스터(T1,T2), 유기발광소자(300), 봉지층(500) 및 터치스크린층(700)은 상기 도 4 내지 도 6에서 설명한 것과 동일 또는 유사할 수 있다.
격벽(120a)은 상기 에지보호부와 스페이서(170) 사이에 하나만 구비될 수 있다. 이때, 격벽(120a)은 도 4에 도시된 제1격벽(120a) 또는 제2격벽(120b)과 동일하거나 유사하게 형성될 수 있다. 다만, 이하에서는 설명의 편의를 위하여 격벽(120a)는 도 4의 제1격벽(120a)과 동일한 형태로 형성되는 경우를 중심으로 상세히 설명하기로 한다.
크랙차단부(DMU)는 슬릿(SL)을 포함할 수 있다. 이때, 슬릿(SL)은 도 4 내지 도 7에 도시된 슬릿(SL)과 동일 또는 유사한 형태로 형성되므로 상세한 설명은 생략하기로 한다.
상기 에지보호부는 제1에지보호층(109-1), 제2에지보호층(111-1), 제3에지보호층(112-1) 및 제4에지보호층(170-1) 중 적어도 하나를 포함할 수 있다. 다만, 이하에서는 설명의 편의를 위하여 상기 에지보호부는 제1에지보호층(109-1), 제2에지보호층(111-1), 제3에지보호층(112-1) 및 제4에지보호층(170-1)를 포함하는 경우를 중심으로 상세히 설명하기로 한다.
상기와 같은 상기 에지보호부 중 적어도 하나는 슬릿(SL) 상에 배치될 수 있으며, 주변영역(PA)에 배치된 무기절연층(ILD) 상을 차폐하도록 배치될 수 있다. 예를 들면, 제2에지보호층(111-1)은 슬릿(SL) 상에 배치될 수 있다. 이러한 경우 제2에지보호층(111-1)은 도 7과 상이하게 슬릿(SL)로부터 연장될 수 있으며, 제2에지보호층(111-1)의 상면은 평탄하게 형성될 수 있다. 이러한 경우 제2에지보호층(111-1)의 두께는 슬릿(SL) 부분에서 가장 두껍게 배치됨으로써 절단 시 충격의 일부가 슬릿(SL)로 전달되는 것을 차단할 수 있다.
한편, 상기와 같은 표시패널(10A)은 도 3 내지 도 6에 도시된 순서에 의하여 제조될 수 있다. 이때, 표시 패널(10A)은 도면에 도시되어 있지 않지만 제1커팅라인(미도시)를 통하여 모재(미도시)로부터 분리될 수 있다. 또한, 제2커팅라인(CL2)을 통하여 더미제거부(미도시)를 제거할 수 있다. 이러한 경우 제2커팅라인(CL2)은 상기 에지보호부를 관통하도록 형성될 수 있다.
제2커팅라인(CL2)을 통하여 상기 더미제거부를 제거하는 경우 표시패널(10A)의 제1변(PAE1), 제2변(PAE2) 및 제3변(PAE3) 중 적어도 하나는 기판(100)의 끝단, 상기 에지보호부의 끝단이 외부로 노출될 수 있다.(도 1참고)
따라서 표시패널(10A)의 제1변(PAE1), 제2변(PAE2) 및 제3변(PAE3)은 상기 에지보호부에 의해 더미제거부(미도시)의 제거 시 기판(100)이 파손되거나 기판(100)의 파손으로 인한 크랙이 표시영역(DA)의 다른 층에 영향을 미치는 것을 저감시킬 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 표시패널의 일부를 보여주는 단면도이다.
도 9를 참고하면, 표시패널(10A)은 무기절연층(ILD), 유기절연층(109,111,112,170), 박막트랜지스터(T1,T2), 유기발광소자(300), 봉지층(500), 터치스크린층(700), 격벽(120), 크랙차단부(DMU) 및 에지보호부(미표기)를 포함할 수 있다. 이때, 표시 패널(10A)은 도 8에 도시된 표시 패널(10A)와 유사하므로 이하에서는 차이점에 대해서 상세히 설명하기로 한다.
크랙차단부(DMU)는 슬릿(SL)을 포함하며, 슬릿(SL) 상에는 상기 에지보호부의 제2에지보호층(111-1), 제3에지보호층(112-1) 및 제4에지보호층(170-1)이 배치될 수 있다. 이러한 제2에지보호층(111-1), 제3에지보호층(112-1) 및 제4에지보호층(170-1)은 표시패널(10A)의 끝단으로부터 슬릿(SL)까지 연장되어 일체로 형성될 수 있다. 이때, 상기 에지보호층은 제1에지보호층(109-1), 제2에지보호층(111-1), 제3에지보호층(112-1) 및 제4에지보호층(170-1)을 포함할 수 있다.
다른 실시예로써 도면에 도시되어 있지는 않지만 슬릿(SL) 상에는 제2에지보호층(111-1) 및 제3에지보호층(112-1)만 배치되거나 제2에지보호층(111-1) 및 제4에지보호층(170-1)만 배치되는 것도 가능하다.
따라서 표시패널(10A)의 제1변(PAE1), 제2변(PAE2) 및 제3변(PAE3)은 상기 에지보호부에 의해 더미제거부(미도시)의 제거 시 기판(100)이 파손되거나 기판(100)의 파손으로 인한 크랙이 표시영역(DA)의 다른 층에 영향을 미치는 것을 저감시킬 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 표시패널의 일부를 보여주는 단면도이다.
도 10을 참고하면, 표시패널(10A)은 무기절연층(ILD), 유기절연층(109,111,112,170), 박막트랜지스터(T1,T2), 유기발광소자(300), 봉지층(500), 터치스크린층(700), 격벽(120), 크랙차단부(DMU) 및 에지보호부(미표기)를 포함할 수 있다. 이때, 무기절연층(ILD), 유기절연층(109,111,112,170), 박막트랜지스터(T1,T2), 유기발광소자(300), 봉지층(500) 및 터치스크린층(700)은 상기 도 4 내지 도 6에서 설명한 것과 동일 또는 유사할 수 있다.
격벽(120a)은 상기 에지보호부와 스페이서(170) 사이에 하나만 구비될 수 있다. 이때, 격벽(120a)은 도 4에 도시된 제1격벽(120a) 또는 제2격벽(120b)과 동일하거나 유사하게 형성될 수 있다. 다만, 이하에서는 설명의 편의를 위하여 격벽(120a)는 도 4의 제1격벽(120a)과 동일한 형태로 형성되는 경우를 중심으로 상세히 설명하기로 한다.
크랙차단부(DMU)는 슬릿(SL)을 포함할 수 있다. 이때, 슬릿(SL)은 도 4 내지 도 7에 도시된 슬릿(SL)과 동일 또는 유사한 형태로 형성되므로 상세한 설명은 생략하기로 한다.
상기 에지보호부는 제1에지보호층(109-1), 제2에지보호층(111-1), 제3에지보호층(112-1) 및 제4에지보호층(170-1) 중 적어도 하나를 포함할 수 있다. 다만, 이하에서는 설명의 편의를 위하여 상기 에지보호부는 제1에지보호층(109-1), 제2에지보호층(111-1), 제3에지보호층(112-1) 및 제4에지보호층(170-1)를 포함하는 경우를 중심으로 상세히 설명하기로 한다.
상기와 같은 상기 에지보호부는 슬릿(SL) 상에 배치될 수 있으며, 주변영역(PA)에 배치된 무기절연층(ILD) 상을 차폐하도록 배치될 수 있다. 특히 제1에지보호층(109-1)과 제2에지보호층(111-1)은 제2배선(210)의 적어도 일부를 차페하도록 배치될 수 있다. 이러한 경우 상기 에지보호부는 도 4 내지 도 6에 도시된 제2격벽(120b)과 동일한 역할을 수행할 수 있다.
한편, 상기와 같은 표시패널(10A)은 도면에 도시되어 있지 않지만 제1커팅라인(미도시)를 통하여 모재(미도시)로부터 분리될 수 있다. 또한, 제2커팅라인(CL2)을 통하여 더미제거부(미도시)를 제거할 수 있다. 이러한 경우 제2커팅라인(CL2)은 상기 에지보호부를 관통하도록 형성될 수 있다.
제2커팅라인(CL2)을 통하여 상기 더미제거부를 제거하는 경우 표시패널(10A)의 제1변(PAE1), 제2변(PAE2) 및 제3변(PAE3) 중 적어도 하나는 기판(100)의 끝단, 상기 에지보호부의 끝단이 외부로 노출될 수 있다.
따라서 표시패널(10A)의 제1변(PAE1), 제2변(PAE2) 및 제3변(PAE3)은 상기 에지보호부에 의해 더미제거부(미도시)의 제거 시 기판(100)이 파손되거나 기판(100)의 파손으로 인한 크랙이 표시영역(DA)의 다른 층에 영향을 미치는 것을 저감시킬 수 있다.
도 11은 도 3의 Ⅱ-Ⅱ′선을 따라 취한 단면도이다.
도 11을 참고하면, 표시패널(10A)은 상기에서 설명한 바와 같이 벤딩영역(BA)을 포함할 수 있다. 이때, 제4변(PAE4)는 도 2 내지 도 10에 도시된 바와 같이 격벽(120) 및 크랙차단부(DMU)가 배치되지 않을 수 있다.
기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 도 1에 도시된 것과 상이하게, 이와 같은 고분자 수지를 포함하는 두 개의 층들(100a, 100c)과 그 층들(100a, 100c) 사이에 개재된 무기물을 포함하는 베리어층(100b)을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다. 이 경우 베리어층(100b)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다.
박막트랜지스터(미표기)와 기판(100) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 베리어층(110a)과 버퍼층(101)이 개재될 수 있다. 이때, 베리어층(110a)은 기판(100)과 버퍼층(101) 사이에 개재될 수 있다. 베리어층(110a)과 버퍼층(101)은 기판(100)의 상면의 평활성을 높이거나 기판(100) 등으로부터의 불순물이 상기 박막트랜지스터의 반도체층(미도시)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
도 1 내지 도 10에 도시된 표시패널(10A)은 연결배선(215)을 구비하는데, 이 연결배선(215)은 제1영역(1A)에서 벤딩영역(BA)을 거쳐 제2영역(2A)으로 연장될 수 있다. 이때, 연결배선(215)은 유기물층(160) 상에 위치한다. 물론 유기물층(160)이 존재하지 않는 곳에서는 연결배선(215)은 층간절연층(107) 등의 무기절연막 상에 위치할 수 있다. 이러한 연결배선(215)은 상기에서 설명한 소스전극이나 드레인전극과 동일한 물질로 동시에 형성될 수 있다.
상기와 같은 표시패널의 제4변(PAE4)에는 상기 에지보호부가 배치될 수 있다. 이때, 상기 에지보호부는 유기절연층(미도시) 중 적어도 하나를 포함할 수 있다. 상기와 같은 제4변(PAE4)의 주변에는 상기 도 4 내지 도 7에 도시된 크랙차단부(DMU)가 배치되지 않을 수 있다.
상기 에지보호부는 평면 상으로 볼 때 도 1에 도시된 벤딩영역(BA) 전체를 덮도록 배치될 수 있다. 이러한 경우 상기 에지보호부는 도 8의 제1방향(DI1)으로 연장될 수 있다. 다른 실시예로써 상기 에지보호부는 제4변(PAE4)에 중첩되도록 아일랜드 형태로 형성될 수 있다. 이러한 경우 상기 에지보호부는 도 4 내지 도 10에 도시된 에지보호부와 유사한 형태를 가질 수 있다. 다만, 이하에서는 설명의 편의를 위하여 상기 에지보호부가 제4변(PAE4) 주위 이외에도 벤딩영역(BA)으로 연장되어 후술할 상부유기물층(260)의 적어도 일부 층과 연결되는 경우를 중심으로 상세히 설명하기로 한다.
상기와 같은 제1변(PAE1), 제2변(PAE2) 및 제3변(PAE3) 중 적어도 하나에서 측정된 상기 에지보호부의 두께는 제4변(PAE4) 중 적어도 일부분에서 측정된 상기 에지보호부의 두께와 상이할 수 있다. 예를 들면, 제4변(PAE4) 중 적어도 일부분에서 측정된 상기 에지보호부의 두께는 제1변(PAE1), 제2변(PAE2) 및 제3변(PAE3) 중 적어도 하나에서 측정된 상기 에지보호부의 두께보다 작을 수 있다. 또한, 제4변(PAE4) 중 적어도 일부분에서 측정된 상기 에지보호부의 두께는 제4변(PAE4) 중 나머지 부분에서 측정된 상기 에지보호보의 두께와 상이할 수 있다. 예를 들면, 벤딩영역(BA)와 중첩되는 제4변(PAE4) 부분에서 측정된 상기 에지보호부의 두께는 제4변(PAE4) 중 다른 부분에서 측정된 상기 에지보호부의 두께보다 클 수 있다. 상기와 같은 경우 상기 에지보호부의 두께는 상기 에지보호부가 배치되는 영역에 배치되는 에지보호층의 개수를 조절하여 조절할 수 있다. 이러한 경우 상기 에지보호부의 두께는 적층된 에지보호층의 전체 두께를 의미할 수 있다. 다만, 이하에서는 설명의 편의를 위하여 제4변(PAE4)에 배치된 상기 에지보호부의 두께는 제4변(PAE4) 전체에서 일정하며, 제1변(PAE1), 제2변(PAE2), 제3변(PAE3) 및 제5변(PAE5) 중 적어도 하나에서 측정된 상기 에지보호부의 두께보다 작은 경우를 중심으로 상세히 설명하기로 한다.
제4변(PAE4)에 배치된 상기 에지보호부는 제1에지보호층(109-1) 및 제2에지보호층(111-1) 중 적어도 하나를 포함할 수 있다. 다만, 이하에서는 설명의 편의를 위하여 상기 에지보호부가 제1에지보호층(109-1)과 제2에지보호층(111-1)을 포함하는 경우를 중심으로 상세히 설명하기로 한다.
상기와 같은 제4변(PAE4)의 경우 곡률지게 형성되면서 벤딩되는 영역에 배치됨으로서 기판(100)의 벤딩 시 제4변(PAE4)의 곡률진 부분 또는 제4변(PAE4)의 직선인 구간에서 직선이 아닌 구간으로 연결되는 제4변(PAE4)의 부분 등에서 응력이 집중될 수 있다. 이때, 기판(100), 무기절연층(미도시) 중 적어도 하나에 크랙이 존재하는 경우 기판(100)의 벤딩 시 기판(100) 및 상기 무기절연층 중 적어도 하나가 파손되거나 크랙이 표시 영역(미도시) 등으로 전이될 수 있다. 이때, 상기 에지보호부는 상기와 같은 문제를 저감시킬 수 있다.
구체적으로 도 3에 도시된 바와 같이 제1커팅라인(미도시)을 통하여 모재(미도시)로부터 표시패널을 분리한 후 제2커팅라인(CL2)을 통하여 더미제거부(미도시)를 제거하여 표시패널을 제조하는 경우 기판(100) 및 상기 무기절연층 중 적어도 하나에 과도한 힘이 가해지는 것을 방지할 수 있다.
따라서 상기 표시패널은 벤딩영역에서 기판(100)을 벤딩하는 경우라고 하더라도 기판(100)이 파손되거나 기판(100)의 파손으로 인한 크랙이 표시영역(DA)의 다른 층에 영향을 미치는 것을 저감시킬 수 있다.
도 12는 도 3의 Ⅲ-Ⅲ′선을 따라 취한 단면도이다.
도 12를 참고하면, 표시패널(10A)은 도 2 내지 도 10에 도시된 형태일 수 있다. 이때, 제5변(PAE5) 주변에는 도 2 내지 도 10에 도시된 바와 같이 격벽(120) 및 크랙차단부(DMU)가 배치되지 않을 수 있다.
봉지층(500) 상에는 터치스크린 기능을 위한 다양한 패턴의 터치전극(710)을 포함하는 터치스크린층(700)이 구비된다. 터치전극(710)은 상기에서 설명한 것과 같이 제1 방향을 따라 서로 연결된 제1터치도전층(711)과, 제1 방향과 교차하는 제2 방향을 따라 서로 연결된 제2 터치도전층(713)을 포함한다.
터치전극(710)은 상기 터치전극(710)에 감지되는 신호를 전달하기 위한 터치배선(미도시)과 연결되며, 상기 터치배선은 봉지층(500) 상부에서부터 봉지층(500)의 일측면을 따라 주변영역(PA) 및 제2영역(2A)으로 연장될 수 있다.
주변영역(PA) 및 제2영역(2A)에는 패드영역(PADA), 구동전압공급라인(30), 및 연결배선(215)이 배치될 수 있다. 또한, 도시는 되지 않았지만, 주변영역(PA)에는 공통전원라인, 게이트 구동부, 데이터 구동부 등이 더 배치될 수도 있다.
상기 패드영역은 제1영역(1A)의 주변영역(PA)의 일 단부에 배치되며, 복수의 단자를 포함한다. 상기 패드영역은 절연층에 의해 덮이지 않고 노출되어, 플렉서블 인쇄회로기판 또는 드라이버 IC 등과 같은 제어부(미도시)와 전기적으로 연결될 수 있다. 제어부는 데이터 신호, 게이트 신호, 구동전압(ELVDD), 공통전압(ELVSS) 등을 제공할 수 있다. 또한, 제어부는 상기 터치배선을 통해 터치스크린층(700)에 신호를 제공하거나, 터치스크린층(700)에서 감지되는 신호를 받을 수 있다.
구동전압공급라인(30)은 구동단자를 통해서 제어부와 연결될 수 있으며, 제어부로부터 제공되는 구동전압(ELVDD)을 화소들에게 제공할 수 있다. 구동전압공급라인(30)은 표시영역(DA)의 일측면을 커버하도록 주변영역(PA)에 배치될 수 있다.
연결배선(215)은 주변영역(PA)에 배치되며, 표시영역(DA)에 배치된 박막트랜지스터 또는 디스플레이소자에 전기적 신호를 인가하는 신호 배선과 연결된다. 신호 배선은 전술한 바와 같이, 게이트선, 데이터선, 구동 전원선, 공통 전원선 등 표시영역(DA) 내부에 배치되는 다양한 배선에 해당될 수 있다.
연결배선(215)은 표시영역(DA)의 신호 배선들과 연결되는 내부배선(213i), 패드영역(PADA)과 연결되는 외부배선(213o), 및 내부배선(213i)과 외부배선(213o)을 연결하는 연결배선(215)으로 구성될 수 있다.
연결배선(215)은 벤딩영역(BA)에 적어도 일부 배치될 수 있다. 예컨대, 연결배선(215)은 벤딩영역(BA)과 중첩되어 형성될 수 있다. 일부 실시예에서, 연결배선(215)은 제1영역(1A)으로부터 연장되어 벤딩영역(BA)을 가로질러 제2영역(2A)까지 배치될 수 있다. 즉, 연결배선(215)은 벤딩축(BAX)과 교차하여 연장될 수 있다. 예컨대, 연결배선(215)은 벤딩축(BAX)과 소정의 각도를 가지고 비스듬히 연장될 수 있는 등 다양한 변형이 가능하다. 또한, 연결배선(215)은 직선 형상이 아닌 곡선 형상, 지그재그 형상 등 다양한 형상을 가질 수 있다. 연결배선(215)은 패드영역(PADA)의 구동단자와 연결되어 표시영역(DA)에 전기적 신호를 전달할 수 있다.
내부배선(213i)은 연결배선(215)이 위치한 층과 상이한 층에 위치하도록 제1영역(1A)에 배치되며, 내부배선(213i)은 컨택홀을 통해서 연결배선(215)과 연결될 수 있다. 상기 컨택홀은 표시영역(DA)과 벤딩영역(BA) 사이에 배치될 수 있다. 내부배선(213i)은 표시영역(DA) 내의 박막트랜지스터 등에 전기적으로 연결되는 신호 배선들과 연결되는 바, 이에 따라 연결배선(215)은 표시영역(DA) 내의 박막트랜지스터 등에 전기적으로 연결될 수 있다.
연결배선(215)의 외부배선(213o)은 연결배선(215)이 위치한 층과 상이한 층에 위치하도록 제2영역(2A)에 배치되며, 외부배선(213o)는 컨택홀을 통해서 연결배선(215)과 연결될 수 있다. 상기 컨택홀은 벤딩영역(BA)와 패드영역 사이에 배치될 수 있다. 외부배선(213o)의 일단은 패드영역의 구동단자와 연결되는 바, 이에 따라 연결배선(215)은 패드영역에 연결되는 제어부의 전기적 신호를 표시영역(DA)에 전달할 수 있다.
한편, 유기물층(160)은 벤딩영역(BA)을 중심으로 배치되어, 벤딩영역(BA)에서 유기물층(160)은 연결배선(215)의 하부에 배치될 수 있다.
이와 같이, 연결배선(215)이 내부배선(213i), 연결배선(215), 및 외부배선(213o)으로 구성되는 것은 벤딩영역(BA)에서 발생하는 인장 스트레스 등을 고려하여 설계된 것일 수 있다.
상기 터치배선은 표시영역(DA)의 터치스크린층(700)의 터치전극(710)과 연결되며, 봉지층(500)의 상부에서부터 연장되어 벤딩영역(BA)에 적어도 일부 배치될 수 있다. 상기 터치배선은 제1영역(1A)으로부터 연장되어 벤딩영역(BA)을 가로질러 제2영역(2A)까지 배치될 수 있다. 즉, 터치배선(720)은 벤딩축(BAX)과 교차하여 연장될 수 있다. 예컨대, 터치배선(720)은 벤딩축(BAX)과 소정의 각도를 가지고 비스듬히 연장될 수 있는 등 다양한 변형이 가능하다. 또한, 터치배선(720)은 직선 형상이 아닌 곡선 형상, 지그재그 형상 등 다양한 형상을 가질 수 있다. 터치배선(720)은 패드영역의 터치 단자와 연결되어 터치스크린층(700)과 전기적 신호를 주고 받을 수 있다.
터치배선(720)은 연결배선(215)과는 달리 하나의 연속적인 배선으로 표시영역(DA)에서부터 연장되어 벤딩영역(BA)를 가로질러 패드영역(PADA)에 연결될 수 있다. 즉, 터치배선(720)은 서로 다른 층에 배치된 배선들이 서로 연결되어 형성되지 않는 바, 터치배선(720)은 표시영역(DA)과 벤딩영역(BA) 사이에서 컨택홀을 구비하지 않을 수 있다.
상기와 같은 경우 무기절연층(ILD)은 벤딩영역(BA)에 대응하는 개구(OP)를 갖는다. 즉, 버퍼층(101), 제1게이트절연층(103), 제2게이트절연층(105) 및 층간절연층(107) 각각이 벤딩영역(BA)에 대응하는 개구들(101a, 103a, 105a, 107a)을 가질 수 있다. 이러한 개구(OP)가 벤딩영역(BA)에 대응한다는 것은, 개구(OP)가 벤딩영역(BA)과 중첩하는 것으로 이해될 수 있다. 이때 개구(OP)의 면적은 벤딩영역(BA)의 면적보다 넓을 수 있다.
상기 터치배선 및 연결배선(215) 상부에는 기판(100)의 상면에 벤딩영역(BA)과 중첩하여 벤딩보호층(600, BPL; bending protection layer)을 형성할 수 있다. 벤딩보호층(600)은 적어도 벤딩영역(BA)에 대응하여 상기 터치배선 및 연결배선(215) 상에 위치하도록 할 수 있다.
어떤 적층체를 벤딩할 시 그 적층체 내에는 스트레스 중성 평면(stress neutral plane)이 존재하게 된다. 만일 이 벤딩보호층(600)이 존재하지 않는다면, 추후 기판(100) 등의 벤딩에 따라 벤딩영역(BA) 내에서 상기 터치배선 및 연결배선(215)에 과도한 인장 스트레스 등이 인가될 수 있다. 터치배선(720) 및 연결배선(215)의 위치가 스트레스 중성 평면에 대응하지 않을 수 있기 때문이다. 하지만 벤딩보호층(600)이 존재하도록 하고 그 두께 및 모듈러스 등을 조절함으로써, 기판(100), 상기 터치배선, 연결배선(215) 및 벤딩보호층(600) 등을 모두 포함하는 적층체에 있어서 스트레스 중성 평면의 위치를 조정할 수 있다.
일 실시예로써 상기와 같은 경우 벤딩영역(BA)에서 벤딩보호층(600)과 연결배선(215) 및 상기 터치배선 사이에 도 10에 도시된 바와 같이 별도의 상부유기물층(260)이 배치되는 것도 가능하다. 예를 들면, 상부유기물층(260)은 도 10에 도시된 바와 같이 벤딩영역(BA)의 상부에 적층되는 제1상부유기물층(109a), 제2상부유기물층(111a), 제3상부유기물층(112a) 및 제4상부유기물층(170a) 중 적어도 하나를 포함할 수 있다. 이러한 경우 제1상부유기물층(109a)은 제1평탄화층(109), 제2상부유기물층(111a)은 제2평탄화층(111), 제3상부유기물층(112a)은 화소정의막(112), 제4상부유기물층(170a)은 스페이서(170)와 동일한 층일 수 있다. 다른 실시예로써 상부유기물층(260)이 배치되지 않는 것도 가능하다. 이러한 경우 상기 터치배선 및 연결배선(215) 상에 커버층(730)과 벤딩보호층(600)이 배치되거나 벤딩보호층(600)만 배치될 수 있다. 다만, 이하에서는 설명의 편의를 위하여 상기 터치배선 및 연결배선(215) 상에 상부유기물층(260)이 배치되고, 상부유기물층(260)은 제1상부유기물층(109a), 제2상부유기물층(111a), 제3상부유기물층(112a) 및 제4상부유기물층(170a)를 포함하는 경우를 중심으로 상세히 설명하기로 한다.
상기와 같은 경우 제5변(PAE5)은 제2영역(2A)의 끝단에 배치될 수 있다. 에지보호부(미도시)의 적어도 일부분은 제5변(PAE5) 상에 배치될 수 있다. 상기 에지보호부는 다양한 형태로 배열될 수 있다. 예를 들면, 상기 에지보호부는 상기에서 설명한 상부유기물층(260)과 일체로 형성되어 벤딩영역(BA) 및 제2영역(2A)의 끝단까지 연장되는 형태일 수 있다. 이때, 상기 에지보호부는 제2방향(DI2)으로 연장될 수 있다. 다른 실시예로써 상기 에지보호부는 상부유기물층(260)과 서로 분리되도록 형성될 수 있다. 이때, 상기 에지보호부는 아일랜드 형태이면서 상부유기물층(260)으로부터 제2방향(DI2)으로 이격되도록 배치될 수 있다. 이러한 경우 상기 에지보호부의 끝단은 제5변(PAE5)을 형성할 수 있다. 다만, 이하에서는 설명의 편의를 위하여 상기 에지보호부가 상부유기물층(260)의 일부 층과 일체로 형성되는 경우를 중심으로 상세히 설명하기로 한다.
상기와 같은 경우 상기 에지보호부는 제1에지보호층(109-1), 제2에지보호층(111-1), 제3에지보호층(미도시) 및 제4에지보호층(미도시) 중 적어도 하나를 포함할 수 있다. 이때, 제5변(PAE5)에 배치된 상기 에지보호부의 두께는 제1변(PAE1), 제2변(PAE2), 제3변(PAE3) 및 제4변(PAE4) 중 하나에 배치된 에지보호부의 두께와 동일하거나 상이할 수 있다. 특히 제5변(PAE5)에 배치된 상기 에지보호부의 두께는 제1변(PAE1), 제2변(PAE2) 및 제3변(PAE3) 중 하나에 배치된 에지보호부의 두께와 상이하고, 제5변(PAE5)에 배치된 상기 에지보호부의 두께는 제4변(PAE4)에 배치된 에지보호부의 두께와 동일하거나 상이할 수 있다. 이하에서는 설명의 편의를 위하여 상기 에지보호부는 제1에지보호층(109-1)과 제2에지보호층(111-1)을 포함하는 경우를 중심으로 상세히 설명하기로 한다. 또한, 제5변(PAE5)에 배치된 상기 에지보호부의 두께는 제4변(PAE4)에 배치된 에지보호부의 두께는 서로 동일하며, 제5변(PAE5)에 배치된 상기 에지보호부의 두께는 제1변(PAE1), 제2변(PAE2) 및 제3변(PAE3)에 배치된 에지보호부의 두께보다 작은 경우를 중심으로 상세히 설명하기로 한다.
상기 에지보호부는 모재(미도시)에서 표시패널(10A)을 분리하는 경우 기판(100) 및 무기절연층(ILD)에 크랙이 발생되거나 크랙이 커팅라인 주변으로부터 표시패널(10A)의 다른 부분으로 이동하는 것을 방지할 수 있다.
따라서 상기 표시패널은 벤딩영역에서 기판(100)을 벤딩하는 경우라고 하더라도 기판(100)이 파손되거나 기판(100)의 파손으로 인한 크랙이 표시영역(DA)의 다른 층에 영향을 미치는 것을 저감시킬 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 표시패널을 보여주는 사시도이다.
도 13을 참고하면, 표시패널(10B)은 제1영역(1A), 벤딩영역(BA) 및 제2영역(2A)을 포함할 수 있다. 이때, 제1영역(1A)은 사각형 형태를 가질 수 있다. 또한, 벤딩영역(BA)은 적어도 일부분이 곡률지게 형성될 수 있다. 이러한 경우 표시패널(10A)의 벤딩 시 벤딩영역(BA)에 응력이 집중될 수 있다.
특히 표시패널(10B)의 제조 시 벤딩영역(BA) 주변에 크랙이 생성된 경우 벤딩영역(BA)의 벤딩으로 인하여 표시패널(10A)이 파손되는 문제가 발생할 수 있다. 이때, 표시패널(10B)의 각변에는 상기에서 설명한 에지보호부(미도시)가 배치됨으로써 상기와 같은 문제가 발생하는 것을 방지할 수 있다. 이때, 제1변(PAE1), 제2변(PAE2) 및 제3변(PAE3)에 배치된 상기 에지보호부는 상기 도 4 내지 도 8에 도시된 형태, 도 9에 도시된 형태 및 도 10에 도시된 형태 중 하나일 수 있다. 또한, 제4변(PAE4) 및 제5변(PAE5)에 배치된 상기 에지보호부는 각각 상기 도 4 내지 도 8에 도시된 형태, 도 9에 도시된 형태, 도 10에 도시된 형태, 상기 도 11 및 도 12에 도시된 형태 중 하나의 형태일 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 참고하면, 표시 장치 170: 스페이서
10A,10B: 표시패널 210: 제2배선
100: 기판 215: 연결배선
101: 버퍼층 260: 상부유기물층
103: 제1게이트절연층 300: 유기발광소자
105: 제2게이트절연층 310: 화소전극
107: 층간절연층 320: 중간층
109-1: 제1에지보호층 330: 대향전극
111-1: 제2에지보호층 400: 캐핑층
112-1: 제3에지보호층 500: 봉지층
112: 화소정의막 510: 제1무기봉지층
116: 제1배선 520: 유기봉지층
120: 격벽 530: 제2무기봉지층
130: 연결전극 600: 벤딩보호층
160: 유기물층 700: 터치스크린층

Claims (20)

  1. 제1영역과 제2영역 사이에 위치하는 벤딩영역을 가져 벤딩축을 중심으로 벤딩되는 기판; 및
    상기 기판의 테두리 끝단에 배치되는 유기절연층;을 포함하고,
    평면 상에서 상기 벤딩영역의 폭은 상기 제1영역의 폭보다 작은 표시 장치.
  2. 제 1 항에 있어서,
    상기 유기절연층은 평탄화층, 화소정의막층 및 스페이서 중 적어도 하나의 층과 동일한 층을 포함하는 표시 장치.
  3. 제 1 항에 있어서,
    상기 기판과 상기 유기절연층 사이에 배치되는 무기절연층;을 더 포함하는 표시 장치.
  4. 제 3 항에 있어서,
    상기 제2영역에서 상기 유기절연층은 상기 무기절연층 상에 배치되는 표시 장치.
  5. 제 1 항에 있어서,
    상기 기판과 상기 유기절연층 사이에 배치되는 버퍼층;을 더 포함하는 표시 장치.
  6. 제 5 항에 있어서,
    상기 제1영역에서 상기 유기절연층의 적어도 일부분은 상기 버퍼층 상에 배치되는 표시 장치.
  7. 제 1 항에 있어서,
    상기 제1영역은 표시 영역; 및
    상기 표시 영역을 둘러 싸는 주변 영역;을 포함하는 표시 장치.
  8. 제 7 항에 있어서,
    상기 주변 영역에 배치되며, 상기 표시 영역의 적어도 일부를 감싸도록 배치되는 크랙차단부;를 더 포함하는 표시 장치.
  9. 제 8 항에 있어서,
    상기 유기절연층의 적어도 일부분은 상기 크랙차단부를 차폐하도록 배치된 표시 장치.
  10. 제 1 항에 있어서,
    상기 벤딩영역에 배치되는 벤딩보호층;을 더 포함하는 표시 장치.
  11. 서로 연결되는 제1변, 제2변 및 제3변, 제2변 및 제3변과 연결되며, 적어도 일부분이 라운드진 한쌍의 제4변과 상기 각 제4변과 연결되는 제5변을 포함하는 기판; 및
    상기 제1변 내지 제5변의 적어도 일부분에 배치되며, 상기 기판 상에 배치된 유기절연층;을 포함하는 표시 장치.
  12. 제 11 항에 있어서,
    상기 제4변 사이의 간격 중 일부는 상기 제1변에서 상기 제5변으로 갈수록 작아지는 표시 장치.
  13. 제 11 항에 있어서,
    상기 제1변, 상기 제2변, 상기 제3변의 적어도 일부분에 대응되도록 상기 기판 상에 배치된 크랙차단부;를 더 포함하는 표시 장치.
  14. 제 13 항에 있어서,
    상기 유기절연층의 적어도 일부분은 상기 크랙차단부 상에 배치된 표시 장치.
  15. 제 11 항에 있어서,
    상기 기판은 상기 제4변의 적어도 일부분에서 벤딩되는 표시 장치.
  16. 제 15 항에 있어서,
    상기 기판의 배딩되는 부분 상에 배치된 벤딩보호층;을 더 포함하는 표시 장치.
  17. 제 16 항에 있어서,
    상기 유기절연층은 평면 상에서 볼 때 상기 벤딩보호층과 중첩되도록 상기 기판 상에 배치되는 표시 장치.
  18. 제 11 항에 있어서,
    상기 유기절연층은 상기 제1변 내지 상기 제5변을 따라 폐루프 형태로 배치된 표시 장치.
  19. 제 11 항에 있어서,
    상기 유기절연층의 두께는 상기 제1변, 상기 제2변 및 상기 제3변에서 서로 동일한 표시 장치.
  20. 제 11 항에 있어서,
    상기 제4변 또는 상기 5변 중 하나의 변 상의 상기 유기절연층의 두께는 상기 제1변, 상기 제2변 또는 상기 제3변 중 하나에서의 상기 유기절연층의 두께와 서로 상이한 표시 장치.
KR1020200135809A 2020-10-20 2020-10-20 표시 장치 KR20220052390A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200135809A KR20220052390A (ko) 2020-10-20 2020-10-20 표시 장치
US17/379,912 US11985860B2 (en) 2020-10-20 2021-07-19 Display device including narrow bent area
CN202111220841.XA CN114388594A (zh) 2020-10-20 2021-10-20 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200135809A KR20220052390A (ko) 2020-10-20 2020-10-20 표시 장치

Publications (1)

Publication Number Publication Date
KR20220052390A true KR20220052390A (ko) 2022-04-28

Family

ID=81185565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200135809A KR20220052390A (ko) 2020-10-20 2020-10-20 표시 장치

Country Status (3)

Country Link
US (1) US11985860B2 (ko)
KR (1) KR20220052390A (ko)
CN (1) CN114388594A (ko)

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9535522B2 (en) 2014-12-22 2017-01-03 Lg Display Co., Ltd. Flexible organic light emitting diode display device
US10210798B2 (en) * 2016-07-04 2019-02-19 Samsung Display Co., Ltd. Display device having protective structure
KR101929452B1 (ko) * 2016-07-29 2018-12-17 삼성디스플레이 주식회사 표시 장치
KR20180018966A (ko) * 2016-08-12 2018-02-22 삼성디스플레이 주식회사 디스플레이 장치
KR102651056B1 (ko) * 2016-08-18 2024-03-26 삼성디스플레이 주식회사 디스플레이 장치
KR20180082688A (ko) * 2017-01-10 2018-07-19 삼성디스플레이 주식회사 표시 장치
KR102373441B1 (ko) * 2017-03-31 2022-03-14 삼성디스플레이 주식회사 디스플레이 장치
KR102343794B1 (ko) * 2017-05-24 2021-12-28 삼성디스플레이 주식회사 표시 장치
KR102370450B1 (ko) * 2017-07-07 2022-03-04 삼성디스플레이 주식회사 표시 장치
KR102281226B1 (ko) 2017-07-18 2021-07-22 엘지디스플레이 주식회사 표시장치
KR102377527B1 (ko) 2017-09-01 2022-03-24 삼성디스플레이 주식회사 입력감지유닛 및 이를 구비한 표시장치
JP2019050136A (ja) * 2017-09-11 2019-03-28 株式会社ジャパンディスプレイ 表示装置、および表示装置の製造方法
KR102427667B1 (ko) * 2017-09-26 2022-08-02 삼성디스플레이 주식회사 디스플레이 장치
CN108155219A (zh) * 2018-01-04 2018-06-12 京东方科技集团股份有限公司 一种显示面板、其弯折方法及显示装置
US11227911B2 (en) * 2018-01-04 2022-01-18 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
JP7144170B2 (ja) * 2018-03-27 2022-09-29 株式会社ジャパンディスプレイ タッチセンサ及びタッチセンサ付き表示装置
KR102547209B1 (ko) * 2018-04-11 2023-06-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7085915B2 (ja) * 2018-06-25 2022-06-17 株式会社ジャパンディスプレイ 表示装置
JP7096721B2 (ja) * 2018-07-13 2022-07-06 株式会社ジャパンディスプレイ 表示装置
KR20200029681A (ko) * 2018-09-10 2020-03-19 삼성디스플레이 주식회사 표시장치
JP7086822B2 (ja) * 2018-11-08 2022-06-20 株式会社ジャパンディスプレイ 表示装置、及びその製造方法
KR102573919B1 (ko) * 2018-12-05 2023-09-04 엘지디스플레이 주식회사 표시 장치
KR20200113108A (ko) * 2019-03-22 2020-10-06 삼성디스플레이 주식회사 터치 감지 장치와 이를 포함하는 표시 장치
KR20200140439A (ko) 2019-06-05 2020-12-16 삼성디스플레이 주식회사 표시장치
KR20200145922A (ko) * 2019-06-20 2020-12-31 삼성디스플레이 주식회사 표시 장치
KR20210012086A (ko) * 2019-07-23 2021-02-03 삼성디스플레이 주식회사 표시 장치
KR20210018723A (ko) * 2019-08-09 2021-02-18 삼성디스플레이 주식회사 터치 구동 회로 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US11985860B2 (en) 2024-05-14
US20220123076A1 (en) 2022-04-21
CN114388594A (zh) 2022-04-22

Similar Documents

Publication Publication Date Title
KR102633850B1 (ko) 디스플레이 장치 및 이의 제조 방법
KR102595357B1 (ko) 디스플레이 장치 및 이의 제조 방법
CN109560109B (zh) 显示装置
KR102651056B1 (ko) 디스플레이 장치
KR102639568B1 (ko) 디스플레이 장치 및 그 제조 방법
CN107025875B (zh) 显示装置
CN107799015B (zh) 显示设备
KR102592956B1 (ko) 디스플레이 장치
KR20200046221A (ko) 디스플레이 장치 및 디스플레이 장치를 제조하기 위한 마스크
KR102541447B1 (ko) 유기 발광 표시 장치
KR102482331B1 (ko) 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102665320B1 (ko) 디스플레이 장치
KR20180066378A (ko) 디스플레이 장치
KR20180018966A (ko) 디스플레이 장치
KR20150085668A (ko) 디스플레이 장치
KR20200058643A (ko) 유기발광표시장치
KR102653424B1 (ko) 표시 패널
EP3731293A1 (en) Display apparatus
KR102610026B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20210072198A (ko) 표시 장치
KR20210157947A (ko) 디스플레이 장치
CN112086465A (zh) 显示装置
US11302767B2 (en) Display panel with shielded signal lines routed around an opening area in the display panel
KR20220030433A (ko) 디스플레이 장치 및 그 제조방법
KR20220004892A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal