KR102218049B1 - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR102218049B1 KR102218049B1 KR1020140147696A KR20140147696A KR102218049B1 KR 102218049 B1 KR102218049 B1 KR 102218049B1 KR 1020140147696 A KR1020140147696 A KR 1020140147696A KR 20140147696 A KR20140147696 A KR 20140147696A KR 102218049 B1 KR102218049 B1 KR 102218049B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- pixel
- substrate
- shielding electrode
- data line
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 124
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 67
- 238000002161 passivation Methods 0.000 claims description 48
- 239000010409 thin film Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 17
- 230000005684 electric field Effects 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 230000001154 acute effect Effects 0.000 claims description 4
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 71
- 229910018904 PSV1 Inorganic materials 0.000 description 10
- 229910018888 PSV2 Inorganic materials 0.000 description 10
- 239000003921 oil Substances 0.000 description 10
- 101100366322 Arabidopsis thaliana ADC1 gene Proteins 0.000 description 9
- 101150032645 SPE1 gene Proteins 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 8
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 8
- 229910004444 SUB1 Inorganic materials 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910004438 SUB2 Inorganic materials 0.000 description 7
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 7
- 101150018444 sub2 gene Proteins 0.000 description 7
- 101100366333 Arabidopsis thaliana ADC2 gene Proteins 0.000 description 6
- 101150089804 SPE2 gene Proteins 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 206010000117 Abnormal behaviour Diseases 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
Abstract
액정 표시 장치는 복수의 화소 영역들을 포함하는 제1 기판, 공통 전극을 구비하며, 상기 제1 기판과 마주하는 제2 기판, 및 상기 제1 기판 및 상기 제2 기판 사이에 배치되는 액정층을 포함한다. 여기서, 상기 제1 기판은 각 화소 영역의 일측에서, 일방향으로 연장된 데이터 라인, 상기 화소 영역에 배치되고 육각 형상의 제1 화소 전극, 상기 데이터 라인과 중첩하도록 연장되며, 상기 제1 화소 전극과 동일층 상에 배치되는 차폐 전극, 및 상기 제1 화소 전극 상에 배치되는 제2 화소 전극을 포함하고, 상기 차폐 전극 및 상기 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리는 상기 차폐 전극 및 인접하는 화소 영역의 상기 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리보다 클 수 있다.
Description
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 표시 품질이 향상된 표시 장치에 관한 것이다.
일반적으로, 액정 표시 장치에 의해 구현되는 이미지는 액정의 이방성 특성 때문에 이미지를 바라보는 각도에 따라 시야각이 제한되고, 영상이 왜곡되는 현상이 발생한다. 상기 영상의 왜곡은 화소 전극 및 공통 전극의 패턴에 의해 극복될 수 있다.
한편, 상기 액정에 전계가 인가되면, 복수의 방향으로 액정 분자를 정렬하는 패턴 전극의 모서리 영역에서 프린지 전계가 발생한다.
최근에, 상기 시야각 문제를 해결하기 위하여, 상기 화소 전극의 구조를 다양하게 변경하였다. 그러나, 시야각을 향상시키기 위하여 상기 화소 전극의 구조를 변경하는 경우, 제조 공정 기술에 제약이 발생하고, 상기 액정 표시 장치의 투과율이 저하된다. 상기 투과율의 저하는 상기 액정 표시 장치의 표시 품질 저하로 이어질 수 있다.
본 발명의 일 목적은 표시 품질이 향상된 표시 장치를 제공하는 것이다.
본 발명의 일 예에 따른 액정 표시 장치는 복수의 화소 영역들을 포함하는 제1 기판, 공통 전극을 구비하며, 상기 제1 기판과 마주하는 제2 기판, 및 상기 제1 기판 및 상기 제2 기판 사이에 배치되는 액정층을 포함한다. 여기서, 상기 제1 기판은 각 화소 영역의 일측에서, 일방향으로 연장된 데이터 라인, 상기 화소 영역에 배치되고 육각 형상의 제1 화소 전극, 상기 데이터 라인과 중첩하도록 연장되며, 상기 제1 화소 전극과 동일층 상에 배치되는 차폐 전극, 및 상기 제1 화소 전극 상에 배치되는 제2 화소 전극을 포함하고, 상기 차폐 전극 및 상기 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리는 상기 차폐 전극 및 인접하는 화소 영역의 상기 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리보다 클 수 있다.
상기 차폐 전극 및 상기 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리는 6㎛ 내지 10㎛이며, 상기 차폐 전극 및 인접하는 화소 영역의 상기 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리는 4㎛ 내지 8㎛일 수 있다.
상기 차폐 전극 및 상기 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리와 상기 차폐 전극 및 인접하는 화소 영역의 상기 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리의 비율은 3:2 내지 5:4일 수 있다.
상기 차폐 전극의 폭은 상기 데이터 라인의 폭보다 클 수 있다.
상기 제1 화소 전극은 내부에 마름모 형상의 오픈부를 구비할 수 있다.
상기 제2 화소 전극은 상기 제1 화소 전극의 오픈부와 영역과 중첩하는 제1 부화소 전극, 및 상기 제1 부화소 전극 외곽에서, 상기 제1 부화소 전극과 이격되어 배치되는 제2 부화소 전극을 포함하고, 상기 제2 화소 전극의 형상은 상기 화소 영역을 커버하는 판 형상일 수 있다.
상기 제1 부화소 전극의 에지 영역은 상기 제1 화소 전극과 중첩할 수 있다. 상기 제1 부화소 전극은 십자형의 줄기부, 및 상기 줄기부에서 연장되는 복수의 제1 가지부들을 포함하고, 상기 가지부들이 상기 줄기부와 형성하는 예각의 크기는 35° 내지 55°일 수 있다.
상기 제2 부화소 전극의 내부 에지 영역은 상기 제1 화소 전극과 중첩할 수 있다. 상기 제2 부화소 전극은 판 형상의 모서리를 포함하는 둘레부, 및 상기 둘레부에서 연장된 복수의 제2 가지부들을 포함할 수 있다. 상기 제2 가지부들이 상기 둘레부와 형성하는 각의 크기는 35° 내지 55°일 수 있다.
또한, 본 발명의 일 예의 액정 표시 장치에서, 상기 제1 기판은 제1 베이스 기판 상에 배치되는 게이트 라인, 상기 게이트 라인과 절연되어 교차하는 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인에 접속하는 복수의 박막 트랜지스터들, 상기 박막 트랜지스터들을 커버하는 제1 보호막, 상기 보호막 상에 배치되고, 상기 박막 트랜지스터들 중 하나에 접속하는 제1 화소 전극, 상기 보호막 상에 배치되고, 상기 데이터 라인과 중첩하도록 연장되어 전계를 차단하는 차폐 전극, 상기 제1 화소 전극 및 상기 차폐 전극을 커버하는 제2 보호막, 및 상기 제2 보호막 상에 배치되고, 상기 제1 화소 전극의 오픈된 영역과 중첩하는 제1 부화소 전극, 및 상기 제1 부화소 전극의 외곽에 배치되는 제2 부화소 전극을 포함하며, 상기 박막 트랜지스터들 중 다른 하나에 접속하는 제2 화소 전극을 포함한다. 여기서, 상기 차폐 전극 및 상기 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리는 상기 차폐 전극 및 인접하는 화소 영역의 상기 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리보다 클 수 있다.
또한, 본 발명의 다른 예에 따른 액정 표시 장치는 복수의 화소 영역들을 포함하는 제1 기판, 공통 전극을 구비하며, 상기 제1 기판과 마주하는 제2 기판, 및 상기 제1 기판 및 상기 제2 기판 사이에 배치되는 액정층을 포함한다. 상기 제1 기판은 각 화소 영역의 일측에서, 일방향으로 연장된 데이터 라인, 상기 화소 영역에 배치되고, 육각 형상의 제1 화소 전극, 상기 데이터 라인과 중첩하도록 연장되며, 상기 제1 화소 전극과 동일층 상에 배치되는 차폐 전극, 및 상기 제1 화소 전극 상에 배치되는 제2 화소 전극을 포함한다. 상기 차폐 전극의 폭은 상기 데이터 라인의 폭보다 크며, 상기 차폐 전극에서 상기 데이터 라인과 중첩하지 않는 좌우 영역의 폭은 서로 다를 수 있다.
상기 차폐 전극에서 상기 데이터 라인과 중첩하지 않는 상기 화소 영역 방향의 폭은 상기 차폐 전극에서 상기 데이터 라인과 중첩하지 않는 인접 화소 영역 방향의 폭보다 클 수 있다.
상기 차폐 전극에서 상기 데이터 라인과 중첩하지 않는 상기 화소 영역 방향의 폭은 2.5㎛ 내지 3.5㎛이며, 상기 차폐 전극에서 상기 데이터 라인과 중첩하지 않는 인접 화소 영역 방향의 폭은 1.5 내지 2.5㎛일 수 있다.
상기 차폐 전극에서 상기 데이터 라인과 중첩하지 않는 상기 화소 영역 방향의 폭과, 상기 차폐 전극에서 상기 데이터 라인과 중첩하지 않는 인접 화소 영역 방향의 폭의 비율은 5:3 내지 7:5일 수 있다.
상기 차폐 전극 및 상기 제2 화소 전극이 중첩되는 폭은 상기 차폐 전극 및 상기 인접 화소 영역의 상기 제2 전극과 중첩하는 제2 전극의 폭보다 클 수 있다.
또한, 본 발명의 다른 예의 액정 표시 장치에서, 상기 제1 기판은 제1 베이스 기판 상에 배치되는 게이트 라인, 상기 게이트 라인과 절연되어 교차하는 데이터 라인, 상기 게이트 라인 및 상기 데이터 라인에 접속하는 복수의 박막 트랜지스터들, 상기 박막 트랜지스터들을 커버하는 제1 보호막, 상기 보호막 상에 배치되고, 상기 박막 트랜지스터들 중 하나에 접속하는 제1 화소 전극, 상기 보호막 상에 배치되고, 상기 데이터 라인과 중첩하도록 연장되어 전계를 차단하는 차폐 전극, 상기 제1 화소 전극 및 상기 차폐 전극을 커버하는 제2 보호막, 및 상기 제2 보호막 상에 배치되고, 상기 제1 화소 전극의 오픈된 영역과 중첩하는 제1 부화소 전극, 및 상기 제1 부화소 전극의 외곽에 배치되는 제2 부화소 전극을 포함하며, 상기 박막 트랜지스터들 중 다른 하나에 접속하는 제2 화소 전극을 포함한다. 여기서, 상기 차폐 전극의 폭은 상기 데이터 라인의 폭보다 크며, 상기 차폐 전극에서 상기 데이터 라인과 중첩하지 않는 좌우 영역의 폭은 서로 다를 수 있다.
상술한 바와 같은 표시 장치는 텍스쳐 현상을 방지하여 표시 품질이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 분해 사시도이다.
도 2는 도 1에 도시된 액정 표시 패널의 일 화소를 설명하기 위한 평면도이다.
도 3은 도 2의 I-I' 라인에 따른 단면도이다.
도 4는 도 2의 II-II' 라인에 따른 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 액정 표시 패널을 설명하기 위한 평면도이다.
도 6은 도 5의 III-III'에 따른 단면도이다.
도 2는 도 1에 도시된 액정 표시 패널의 일 화소를 설명하기 위한 평면도이다.
도 3은 도 2의 I-I' 라인에 따른 단면도이다.
도 4는 도 2의 II-II' 라인에 따른 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 액정 표시 패널을 설명하기 위한 평면도이다.
도 6은 도 5의 III-III'에 따른 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 분해 사시도이다.
도 1을 참조하면, 표시 장치는 액정 표시 패널(100), 백라이트 유닛(200), 상부 커버(410) 및 하부 커버(420)를 포함한다.
상기 액정 표시 패널(100)은 장변 및 단변을 가지는 직사각형의 판상을 가지며, 화상을 표시하는 표시 영역(DA), 및 상기 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함한다. 또한, 상기 액정 표시 패널(100)은 제1 기판(110), 상기 제1 기판(110)에 대향되는 제2 기판(120) 및 상기 제1 기판(110)과 상기 제2 기판(120) 사이에 형성된 액정층(미도시)을 포함한다. 또한, 상기 액정 표시 패널(100)의 양면, 즉, 상기 제1 기판(110) 및 상기 제2 기판(120) 각각의 외부면에는 편광 필름(미도시)이 부착될 수 있다.
상기 제1 기판(110)의 상기 표시 영역(DA)에는 매트릭스 형태로 배열된 복수의 화소들(미도시)이 배치될 수 있다. 여기서, 각 화소는 다수의 서브 화소를 포함할 수 있으며, 각 서브 화소는 서로 다른 색상을 가질 수 있다. 예를 들면, 상기 각 서브 화소는 적색, 녹색, 청색, 시안, 마젠타 및 황색 중 어느 하나의 색상을 가질 수 있다. 따라서, 상기 각 서브 화소에서 출사되는 광은 상기 적색, 녹색, 청색, 시안, 마젠타 및 황색 중 어느 하나의 색상을 가질 수 있다. 또한, 상기 각 화소는 게이트 라인(미도시), 상기 게이트 라인과 절연되게 교차하는 데이터 라인(DL)(미도시), 및 화소 전극(미도시)을 구비할 수 있다. 또한, 상기 각 화소에는 상기 게이트 라인 및 상기 데이터 라인(DL)에 전기적으로 연결되며, 상기 화소 전극에 대응하여 전기적으로 연결된 박막 트랜지스터(미도시)가 구비될 수 있다. 상기 박막 트랜지스터는 대응하는 화소 전극 측으로 제공되는 구동 신호를 스위칭할 수 있다.
상기 제1 기판(110)의 상기 비표시 영역(NDA)에는 상기 제1 기판(110) 및 상기 제2 기판(120)을 합착시키는 봉지 패턴(미도시)이 배치될 수 있다.
상기 제2 기판(120)은 그 일면 상에 상기 백라이트 유닛(200)에서 제공되는 광을 이용하여 소정의 색을 구현하는 컬러 필터(미도시) 및 상기 컬러 필터 상에 형성되어 상기 화소 전극(미도시)과 대향하는 공통 전극(미도시)을 구비할 수 있다. 여기서 상기 컬러 필터는 적색, 녹색, 청색, 시안, 마젠타 및 황색 중 어느 하나의 색상을 가지며, 증착 또는 코팅과 같은 공정을 통하여 형성될 수 있다. 한편, 본 실시예에서는 상기 제2 기판(120)에 상기 컬러 필터가 형성된 것을 예를 들어 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 컬러 필터는 상기 제1 기판(110) 상에 형성될 수도 있다.
상기 액정층은 상기 화소 전극 및 상기 공통 전극에 인가되는 전압에 의하여 특정 방향으로 배열됨으로써, 상기 백라이트 유닛(200)으로부터 제공되는 상기 광의 투과도를 조절하여, 상기 액정 표시 패널(100)이 영상을 표시할 수 있도록 한다.
한편, 상기 비표시 영역(NDA)에서, 상기 제1 기판(110) 및 상기 제2 기판(120) 중 어느 하나의 외부면 상에는 신호 입력 패드(미도시)가 배치될 수 있다. 상기 신호 입력 패드는 드라이버 IC(141)가 실장된 연성 회로 기판(140)과 연결되며, 상기 연성 회로 기판(140)은 외부 회로 모듈(미도시)과 연결될 수 있다. 상기 드라이버 IC(141)는 상기 외부 회로 모듈로부터 각종 제어 신호를 입력받으며, 입력된 각종 제어 신호에 응답하여 상기 액정 표시 패널(100)을 구동하는 구동 신호를 상기 박막 트랜지스터 측으로 출력한다.
상기 백라이트 유닛(200)은 상기 액정 표시 패널(100)에서 영상이 출사되는 방향의 반대 방향에 배치된다. 상기 백라이트 유닛(200)은 도광판(210), 복수의 광원을 포함하는 광원 유닛(220), 광학 부재(230) 및 반사 시트(240)를 포함한다.
상기 도광판(210)은 상기 액정 표시 패널(100)의 하부에 위치하며, 상기 광원 유닛(220)에서 방출되는 상기 광을 가이드하여 상기 액정 표시 패널(100) 방향으로 상기 광을 출사시킨다. 특히, 상기 도광판(210)은 적어도 상기 액정 표시 패널(100)의 표시 영역(DA)과 중첩된다. 여기서, 상기 도광판(210)은 상기 광을 출사하는 출사면, 상기 출사면에 대향하는 하면, 및 상기 출사면과 상기 하면을 연결하는 측면들을 포함한다. 또한, 상기 측면들 중 적어도 어느 하나는 상기 광원 유닛(220)과 대향하여 상기 광원 유닛(220)에서 방출하는 광이 입사되는 입사면일 수 있으며, 상기 입사면에 대향하는 측면은 광을 반사하는 대광면일 수 있다.
상기 광원 유닛(220)은 복수의 광원들(221), 예를 들면 복수의 발광 다이오드(light-emitting diode)가 인쇄 회로 기판(222, printed circuit board, PCB)에 실장된 형태일 수 있다.
여기서, 상기 광원들(221)은 모두 동일한 색상의 광을 방출할 수 있다. 예를 들면, 상기 광원들(221)은 백색 광을 방출할 수 있다.
또한, 상기 광원들(221)은 서로 다른 색상의 광을 방출할 수 있다. 예를 들면, 상기 광원들(221) 중 일부는 적색광을 방출할 수 있으며, 상기 광원들(221) 중 다른 일부는 녹색광을 방출할 수 있으며, 상기 광원들(221) 중 나머지는 청색광을 방출할 수 있다.
상기 광원 유닛(220)은 상기 도광판(210)의 측면들 중 적어도 어느 하나를 마주하여 광을 방출하도록 배치되어, 상기 액정 표시 패널(100)이 영상을 표시하는데 사용되는 광을 상기 도광판(210)을 통하여 제공한다.
상기 광학 부재(230)는 상기 도광판(210) 및 상기 액정 표시 패널(100) 사이에 제공된다. 상기 광학 부재(230)는 상기 광원 유닛(220)에서 제공되어 상기 도광판(210)을 통해 출사되는 광을 제어하는 역할을 수행한다. 또한, 상기 광학 부재(230)은 순차적으로 적층된 확산 시트(236), 프리즘 시트(234) 및 보호 시트(232)를 포함한다.
상기 확산 시트(236)는 상기 도광판(210)에서 출사된 광을 확산하는 역할을 수행한다. 상기 프리즘 시트(234)는 상기 확산 시트(236)에서 확산된 빛을 상부의 액정 표시 패널(100)의 평면에 수직한 방향으로 집광하는 역할을 수행한다. 상기 프리즘 시트(234)를 통과한 빛은 거의 대부분 상기 액정 표시 패널(100)에 수직하게 입사된다. 상기 보호 시트(232)는 상기 프리즘 시트(234) 상에 위치한다. 상기 보호 시트(232)는 상기 프리즘 시트(234)를 외부의 충격으로부터 보호한다.
본 실시예에서는 상기 광학 부재(230)가 상기 확산 시트(236), 상기 프리즘 시트(234), 및 상기 보호 시트(232)가 한 매씩 구비된 것을 예로 들었으나 이에 한정되는 것은 아니다. 상기 광학 부재(230)는 상기 확산 시트(236), 상기 프리즘 시트(234), 및 상기 보호 시트(232) 중 적어도 어느 하나를 복수 매 겹쳐서 사용할 수 있으며, 필요에 따라 어느 하나의 시트를 생략할 수도 있다.
상기 반사 시트(240)는 상기 도광판(210)의 하부에 배치되어, 상기 광원 유닛(220)에서 출사된 광 중 상기 액정 표시 패널(100) 방향으로 제공되지 않고 누설되는 광을 반사시켜 상기 액정 표시 패널(100) 방향으로 광의 경로를 변경시킬 수 있다. 상기 반사 시트(240)는 광을 반사하는 물질을 포함한다. 상기 반사 시트(240)는 상기 하부 커버(420) 상에 구비되어 상기 광원 유닛(220)로부터 발생된 광을 반사시킨다. 그 결과, 상기 반사 시트(240)는 상기 액정 표시 패널(100) 측으로 제공되는 광의 양을 증가시킨다.
한편, 본 실시예에서는 상기 광원 유닛(220)이 상기 도광판(210)의 측면 방향으로 광을 제공하도록 배치된 것을 예로서 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 광원 유닛(220)은 상기 도광판(210)의 하면 방향으로 광을 제공하도록 배치될 수도 있다. 또한, 상기 백라이트 유닛(200)에서 상기 도광판(210)이 생략되고 상기 광원 유닛(220)이 상기 액정 표시 패널(100)의 하부에 위치하여, 상기 광원 유닛(220)에서 출사된 광이 상기 액정 표시 패널(100)로 직접 광을 제공될 수도 있다.
상기 상부 커버(410)는 상기 액정 표시 패널(100)의 상부에 구비된다. 상기 상부 커버(410)는 상기 액정 표시 패널(100)의 상기 표시 영역(DA)을 노출시키는 표시창(411)을 포함한다. 상기 상부 커버(410)는 상기 하부 커버(420)와 결합하여 상기 액정 표시 패널(100)의 전면 가장자리를 지지한다.
상기 하부 커버(420)는 백라이트 유닛(200)의 하부에 구비된다. 상기 하부 커버(420)는 상기 액정 표시 패널(100) 및 상기 백라이트 유닛(200)를 수용할 수 있는 공간을 포함한다. 또한, 상기 하부 커버(420)는 상기 상부 커버(410)와 결합되어 그 내부 공간에 상기 액정 표시 패널(100) 및 백라이트 유닛(200)를 수납하고 지지한다.
도 2는 도 1에 도시된 액정 표시 패널의 일 화소를 설명하기 위한 평면도이며, 도 3은 도 2의 I-I' 라인에 따른 단면도이며, 도 4는 도 2의 II-II' 라인에 따른 단면도이다.
도 2 내지 도 4를 참조하면, 액정 표시 패널은 제1 기판(110), 상기 제1 기판(110)에 대향하는 제2 기판(120), 및 상기 두 기판(110, 120) 사이에 형성된 액정층(LC)을 포함한다.
상기 제1 기판(110)은 상기 액정층(LC)의 액정 분자들을 구동하기 위한 박막 트랜지스터들이 형성된 박막 트랜지스터 어레이 기판일 수 있다.
상기 제1 기판(110)은 복수의 화소 영역들을 가지는 제1 베이스 기판(SUB1)을 포함한다. 상기 제1 베이스 기판(SUB1)은 리지드 타입(Rigid type)의 베이스 기판일 수 있으며, 플렉서블 타입(Flexible type)의 베이스 기판일 수도 있다. 상기 리지드 타입의 베이스 기판은 유리 베이스 기판, 석영 베이스 기판, 유리 세라믹 베이스 기판 및 결정질 유리 베이스 기판 중 하나일 수 있다. 상기 플렉서블 타입의 베이스 기판은 고분자 유기물을 포함하는 필름 베이스 기판 및 플라스틱 베이스 기판 중 하나일 수 있다. 상기 제1 베이스 기판(SUB1)에 적용되는 물질은 제조 공정시 높은 처리 온도에 대해 저항성(또는 내열성)을 갖는 것이 바람직하다.
상기 제1 베이스 기판(SUB1) 상에는 게이트 라인(GL)이 배치될 수 있다. 상기 게이트 라인(GL)은 게이트 신호를 전달하며, 제1 방향으로 연장될 수 있다. 상기 게이트 라인(GL)의 일부는 제1 내지 제3 게이트 전극(미도시)일 수 있다.
또한, 상기 제1 베이스 기판(SUB1) 상에는 제2 방향으로 연장된 광 차단 패턴(LBP)이 배치될 수 있다. 여기서, 상기 제2 방향은 상기 제1 방향과 교차하는 방향일 수 있다. 상기 광 차단 패턴(LBP)은 상기 게이트 라인(GL)과 동일한 물질을 포함할 수 있다. 상기 광 차단 패턴(LBP)은 상기 게이트 라인(GL)과 전기적으로 절연될 수 있다.
상기 게이트 라인(GL) 및 상기 광 차단 패턴(LBP) 상에는 게이트 절연막(GI)이 배치될 수 있다. 상기 게이트 절연막(GI)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx) 중 적어도 하나를 포함할 수 있다.
상기 게이트 절연막(GI) 상에는 제1 내지 제3 반도체층(SA1, SA2, SA3)이 배치될 수 있다. 한편, 도면 상에는 도시하지 않았으나, 상기 제1 내지 제3 반도체층(SA1, SA2, SA3)의 표면 상에는 오믹 콘택층이 배치될 수도 있다.
상기 게이트 절연막(GI) 및 상기 제1 내지 제3 반도체층(SA1, SA2, SA3) 상에는 데이터 라인(DL), 기준 전압 라인(VL), 제1 내지 제3 소스 전극(SE1, SE2, SE3), 및 제1 내지 제3 드레인 전극(DE1, DE2, DE3)이 배치될 수 있다.
상기 데이터 라인(DL)은 각 화소 영역의 일측에서, 상기 제2 방향으로 연장될 수 있으며, 외부 구동 회로와 접속할 수 있다.
상기 기준 전압 라인(VL)은 상기 제2 방향으로 연장될 수 있으며, 상기 광 차단 패턴(LBP)과 중첩될 수 있다.
상기 데이터 라인(DL), 상기 기준 전압 라인(VL), 상기 제1 내지 제3 소스 전극(SE1, SE2, SE3), 및 상기 제1 내지 제3 드레인 전극(DE1, DE2, DE3) 상에는 제1 보호막(PSV1)이 배치될 수 있다. 상기 제1 보호막(PSV1)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx) 중 적어도 하나를 포함할 수 있다.
상기 제1 보호막(PSV1) 상에는 유기 절연막(OIL)이 배치될 수 있다. 상기 유기 절연막(OIL)은 표면을 평탄화할 수 있다. 또한, 상기 유기 절연막(OIL)은 염료를 포함하는 컬러 필터일 수 있다. 상기 컬러 필터는 적색, 녹색, 및 청색 중 하나일 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 컬러 필터는 시안, 마젠타 및 황색 중 하나일 수도 있다.
상기 유기 절연막(OIL) 상에는 제2 보호막(PSV2)이 배치될 수 있다. 상기 제2 보호막(PSV2)은 상기 유기 절연막(OIL)이 노출되는 것을 방지할 수 있다. 상기 제2 보호막(PSV2)은 상기 제1 보호막(PSV1)과 동일한 물질을 포함할 수 있다. 즉, 상기 제2 보호막(PSV2)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx) 중 적어도 하나를 포함할 수 있다.
상기 제2 보호막(PSV2) 상에는 제1 화소 전극(PE1) 및 차폐 전극(S_com)이 배치될 수 있다. 여기서, 상기 제1 화소 전극(PE1) 및 상기 차폐 전극(S_com)은 동일한 물질을 포함할 수 있다. 예를 들면, 상기 제1 화소 전극(PE1) 및 상기 차폐 전극(S_com)은 투명 도전성 산화물을 포함할 수 있다. 상기 투명 도전성 산화물은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), GZO(gallium doped zinc oxide), ZTO(zinc tin oxide), GTO(Gallium tin oxide) 및 FTO(fluorine doped tin oxide) 중 하나일수 있다.
상기 제1 화소 전극(PE1)은 상기 제1 보호막(PSV1), 상기 유기 절연막(OIL) 및 상기 제2 보호막(PSV2)을 관통하는 콘택 홀들을 통하여 상기 제1 드레인 전극(DE)에 접속할 수 있다.
상기 제1 화소 전극(PE1)은 육각형 형상을 가질 수 있다. 이를 보다 상세히 설명하면, 상기 제1 화소 전극(PE1)은 6개의 변들을 구비할 수 있다. 즉, 상기 제1 화소 전극(PE1)은 상기 화소 영역의 일변에 평행한 제1 변과 제2 변, 상기 제1 변과 상기 제2 변의 일측에서 연장되고 상기 제1 변과 상기 제2 변에 경사지고 서로 평행한 제3 변과 제4 변, 및 상기 제1 및 제2 변과 상기 제3 및 제4 변을 연결하고 서로 평행한 제5 변과 제6 변을 구비할 수 있다. 본 실시예에서, 상기 제1 내지 제6 변의 길이가 동일할 수 있다.
또한, 상기 제1 화소 전극(PE1)은 내부에 마름모 형상의 오픈부(OP), 및 상기 오픈부(OP)를 가로지르는 연결부(CP)를 구비할 수 있다. 상기 연결부(CP)는 상기 기준 전압 라인(VL)과 중첩될 수 있다.
상기 연결부(CP)는 상기 제1 보호막(PSV1), 상기 유기 절연막(OIL) 및 상기 제2 보호막(PSV2)을 관통하는 콘택 홀을 통하여 상기 기준 전압 라인(VL)에 접속할 수 있다.
상기 차폐 전극(S_com)은 상기 데이터 라인(DL)과 중첩하고, 상기 제2 방향으로 연장될 수 있다. 상기 차폐 전극(S_com)은 상기 데이터 라인(DL)과 중첩하여 상기 데이터 라인(DL) 및 공통 전극(CE) 사이의 커플링을 방지할 수 있다. 따라서, 상기 차폐 전극(S_com)은 상기 화소 영역 내에서 액정 분자들의 이상 거동을 방지할 수 있다. 또한, 상기 차폐 전극(S_com)은 상기 화소 영역의 스토리지 캐패시턴스를 증가시킬 수 있다.
상기 차폐 전극(S_com) 및 상기 제1 화소 전극(PE1)의 상기 차폐 전극(S_com)과 평행한 변 사이의 거리(d1)는 상기 차폐 전극(S_com) 및 인접하는 화소 영역의 상기 제1 화소 전극(PE1)의 상기 차폐 전극(S_com)과 평행한 변 사이의 거리(d2)보다 클 수 있다. 여기서, 상기 차폐 전극(S_com) 및 상기 제1 화소 전극(PE1)의 상기 차폐 전극(S_com)과 평행한 변 사이의 거리(d1)는 6㎛ 내지 10㎛일 수 있다. 또한, 상기 차폐 전극(S_com) 및 인접하는 화소 영역의 상기 제1 화소 전극(PE1)의 상기 차폐 전극(S_com)과 평행한 변 사이의 거리(d2)는 4㎛ 내지 8㎛일 수 있다.
상기 차폐 전극(S_com) 및 상기 제1 화소 전극(PE1)의 상기 차폐 전극(S_com)과 평행한 변 사이의 거리(d1)와 상기 차폐 전극(S_com) 및 인접하는 화소 영역의 상기 제1 화소 전극(PE1)의 상기 차폐 전극(S_com)과 평행한 변 사이의 거리(d2)의 비율은 3:2 내지 5:4일 수 있다.
즉, 상기 차폐 전극(S_com) 및 상기 제1 화소 전극(PE1)들 사이의 거리는 비대칭일 수 있다. 이에 따라, 상기 차폐 전극(S_com)은 상기 데이터 라인(DL)에서 발생하는 전계를 보다 효과적으로 차단할 수 있다. 따라서, 상기 차폐 전극(S_com)은 상기 화소 영역 내에서 액정 분자들의 이상 거동을 방지할 수 있다.
상기 제1 화소 전극(PE1) 및 상기 차폐 전극(S_com) 상에는 제3 보호막(PSV3)이 배치될 수 있다. 즉, 상기 제3 보호막(PSV3)은 상기 제1 화소 전극(PE1) 및 상기 차폐 전극(S_com)을 커버할 수 있다. 또한, 상기 제3 보호막(PSV3)은 상기 제1 보호막(PSV1)과 동일한 물질을 포함할 수 있다. 즉, 상기 제3 보호막(PSV3)은 실리콘 산화물(SiOx) 및 실리콘 질화물(SiNx) 중 적어도 하나를 포함할 수 있다.
상기 제3 보호막(PSV3) 상에는 제2 화소 전극(PE2)이 배치될 수 있다. 상기 제2 화소 전극(PE2)은 상기 제1 화소 전극(PE1)과 동일한 물질을 포함할 수 있다.
또한, 상기 제2 화소 전극(PE2)은 판(plate) 형상을 가지고, 상기 화소 영역의 대부분을 커버할 수 있다. 상기 제2 화소 전극(PE2)은 상기 제1 화소 전극(PE1)의 마름모 형상의 오픈부(OP)에 대응하는 형상의 제1 부화소 전극(SPE1), 및 상기 제1 부화소 전극(SPE1) 외곽의 제2 부화소 전극(SPE2)을 포함할 수 있다. 상기 제1 부화소 전극(SPE1) 및 상기 제2 부화소 전극(SPE2)은 서로 이격될 수 있다.
상기 제1 부화소 전극(SPE1)의 에지 영역은 상기 제1 화소 전극(PE1)과 중첩할 수 있다. 상기 제1 부화소 전극(SPE1)은 가로 줄기부 및 세로 줄기부를 포함하는 십자형 줄기부(SPE1-1), 및 상기 줄기부(SPE1-1)에서 연장되는 복수의 제1 가지부(B1)들을 포함할 수 있다. 또한, 상기 제1 부화소 전극(SPE1)은 상기 제3 보호막(PSV3)을 관통하는 콘택 홀을 통하여, 상기 제1 화소 전극(PE1)에 접속할 수 있다.
상기 십자형 줄기부(SPE1-1)에 의해 상기 제1 부화소 전극(SPE1)은 네 개의 부영역(sub-region)들로 구분될 수 있다. 또한, 상기 제1 가지부(B1)들은 상기 부영역들에 배치될 수 있다. 상기 제1 가지부(B1)들이 상기 줄기부(SPE1-1)와 형성하는 예각의 크기는 약 35° 내지 55°일 수 있다.
상기 제2 부화소 전극(SPE2)의 내부 에지 영역은 상기 제1 화소 전극(PE1)과 중첩할 수 있다. 상기 제2 부화소 전극(SPE2)은 상기 제1 부화소 전극(SPE1)과 이격되어 상기 제1 부화소 전극(SPE1)의 외곽에 배치될 수 있다. 여기서, 상기 제2 부화소 전극(SPE2)은 상기 제1 보호막(PSV1), 상기 유기 절연막(OIL), 상기 제2 보호막(PSV2), 및 상기 제3 보호막(PSV3)을 관통하는 콘택 홀을 통하여 상기 제2 드레인 전극(DE2)에 접속할 수 있다.
또한, 상기 제2 부화소 전극(SPE2)은 판(plate) 형상의 모서리에 대응하는 둘레부(SPE2-1), 및 상기 둘레부(SPE2-1)에서 연장되는 복수의 제2 가지부(B2)들을 포함할 수 있다. 상기 제2 가지부(B2)들이 상기 둘레부(SPE2-1)와 형성하는 예각의 크기는 약 35° 내지 55°일 수 있다.
상기 제2 기판(120)은 상기 제1 기판(110)에 대향하는 대향 기판일 수 있다. 상기 제2 기판(120)은 제2 베이스 기판(SUB2) 및 공통 전극(CE)을 포함할 수 있다.
상기 제2 베이스 기판(SUB2)은 상기 제1 베이스 기판(SUB1)과 동일한 물질을 포함할 수 있다.
상기 공통 전극(CE)은 상기 제2 베이스 기판(SUB2) 상에 배치될 수 있다. 상기 공통 전극(CE)은 상기 화소 영역에서 통판(plate) 형상을 가질 수 있다.
또한, 상기 공통 전극(CE)은 상기 제1 화소 전극(PE1) 및 상기 제2 화소 전극(PE2)과 동일한 물질을 포함할 수 있다. 즉, 상기 공통 전극(CE)은 투명 도전성 산화물을 포함할 수 있다.
상기 제2 베이스 기판(SUB2) 및 상기 공통 전극(CE) 사이에는 오버 코트층(미도시)이 배치될 수도 있다. 상기 오버 코트층은 상기 제2 베이스 기판(SUB2)의 상기 제1 기판(110)과 마주하는 방향의 면상에 배치될 수 있다. 상기 오버 코트층은 상기 제2 베이스 기판(SUB2)의 표면을 평탄화시킬 수 있다.
상기 액정층(LC)은 유전율 이방성을 가지는 복수의 액정 분자들을 포함한다. 상기 액정 분자들은 상기 제1 기판(110)과 상기 제2 기판(120) 사이에 배열될 수 있다. 예를 들면, 상기 액정 분자들은 상기 제1 기판(110)과 상기 제2 기판(120) 사이에서 상기 두 기판(110, 120)에 수직한 방향으로 배열된 수직 배향형 액정 분자들이다. 상기 제1 기판(110)과 상기 제2 기판(120) 사이에 전계가 인가되면 상기 액정 분자들이 상기 제1 기판(110)과 상기 제2 기판(120) 사이에서 특정 방향으로 회전함으로써 광을 투과시키거나 차단한다. 여기서, 상기 본 명세서에서 사용된 회전이라는 용어는 주로 상기 액정 분자들이 상기 제1 기판(110) 또는 상기 제2 기판(120)과 수평한 방향으로 눕는 것을 의미한다. 그 외에, 상기 액정 분자들이 회전한다는 용어는 상기 액정 분자들이 실제로 회전하는 것뿐만 아니라, 상기 전계에 의해 액정 분자들의 배향이 바뀐다는 의미를 포함할 수 있다.
이하, 도 5 및 도 6을 통하여 본 발명의 다른 실시예를 설명한다. 도 5 및 도 6에 있어서, 도 1 내지 도 4에 도시된 구성 요소와 동일한 구성 요소는 동일한 참조번호를 부여하고, 그에 대한 구체적인 설명은 생략한다. 또한, 도 5 및 도 6에서는 중복된 설명을 피하기 위하여 도 1 내지 도 4와 다른 점을 위주로 설명한다.
도 5는 본 발명의 다른 실시예에 따른 액정 표시 패널을 설명하기 위한 평면도이며, 도 6은 도 5의 III-III'에 따른 단면도이다.
도 5 및 도 6을 참조하면, 액정 표시 패널은 제1 기판(110), 상기 제1 기판(110)에 대향하는 제2 기판(120), 및 상기 두 기판(110, 120) 사이에 형성된 액정층(LC)을 포함한다.
상기 제1 기판(110)은 복수의 화소 영역들을 가지는 제1 베이스 기판(SUB1)을 포함한다.
상기 제1 베이스 기판(SUB1) 상에는 서로 교차하는 게이트 라인(GL) 및 데이터 라인(DL)이 배치될 수 있다. 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)은 복수의 박막 트랜지스터들과 접속할 수 있다.
상기 데이터 라인(DL) 및 상기 박막 트랜지스터들 상에는 제1 보호막(PSV1)이 배치되고, 상기 제1 보호막(PSV1) 상에는 유기 절연막(OIL)이 배치될 수 있다. 상기 유기 절연막(OIL) 상에는 제2 보호막(PSV2)이 배치될 수 있다.
상기 제2 보호막(PSV2) 상에는 제1 화소 전극(PE1) 및 차폐 전극(S_com)이 배치될 수 있다.
상기 차폐 전극(S_com)은 상기 데이터 라인(DL)과 중첩하고, 상기 제2 방향으로 연장될 수 있다. 상기 차폐 전극(S_com)은 상기 데이터 라인(DL)과 중첩하여 상기 데이터 라인(DL) 및 공통 전극(CE) 사이의 커플링을 방지할 수 있다. 따라서, 상기 차폐 전극(S_com)은 상기 화소 영역 내에서 액정 분자들의 이상 거동을 방지할 수 있다. 또한, 상기 차폐 전극(S_com)은 상기 화소 영역의 스토리지 캐패시턴스를 증가시킬 수 있다.
상기 차폐 전극(S_com)의 폭은 상기 데이터 라인(DL)의 폭보다 클 수 있다. 또한, 상기 차폐 전극(S_com)에서 상기 데이터 라인(DL)과 중첩하지 않는 상기 화소 영역 방향의 폭(d3)은 상기 차폐 전극(S_com)에서 상기 데이터 라인(DL)과 중첩하지 않는 인접 화소 영역 방향의 폭(d4)보다 클 수 있다. 즉, 상기 차폐 전극(S_com)의 중심 라인 및 상기 데이터 라인(DL)의 중심 라인은 중첩하지 않는다. 또한, 상기 데이터 라인(DL)의 중심 라인이 인접하는 상기 화소 영역으로 치우쳐지며, 상기 차폐 전극(S_com) 및 상기 데이터 라인(DL)이 중첩한다.
여기서, 상기 차폐 전극(S_com)에서 상기 데이터 라인(DL)과 중첩하지 않는 상기 화소 영역 방향의 폭(d3)은 2.5㎛ 내지 3.5㎛이며, 상기 차폐 전극(S_com)에서 상기 데이터 라인(DL)과 중첩하지 않는 인접 화소 영역 방향의 폭(d4)은 1.5 내지 2.5㎛일 수 있다. 또한, 상기 차폐 전극(S_com)에서 상기 데이터 라인(DL)과 중첩하지 않는 상기 화소 영역 방향의 폭(d3)과, 상기 차폐 전극(S_com)에서 상기 데이터 라인(DL)과 중첩하지 않는 인접 화소 영역 방향의 폭(d4)의 비율은 5:3 내지 7:5일 수 있다.
상기 차폐 전극(S_com) 및 상기 데이터 라인(DL)은 비대칭으로 중첩한다. 이에 따라, 상기 차폐 전극(S_com)은 상기 데이터 라인(DL)에서 발생하는 전계를 보다 효과적으로 차단할 수 있다. 따라서, 상기 차폐 전극(S_com)은 상기 화소 영역 내에서 액정 분자들의 이상 거동을 방지할 수 있다.
상기 제1 화소 전극(PE1) 및 상기 차폐 전극(S_com) 상에는 제3 보호막(PSV3)이 배치될 수 있다. 상기 제3 보호막(PSV3) 상에는 제2 화소 전극(PE2)이 배치될 수 있다.
상기 제2 기판(120)은 상기 제1 기판(110)에 대향하는 대향 기판일 수 있다. 상기 제2 기판(120)은 제2 베이스 기판(SUB2) 및 공통 전극(CE)을 포함할 수 있다.
이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한, 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100; 표시 패널 110; 제1 기판
120; 제2 기판 PE1; 제1 화소 전극
PE2; 제2 화소 전극 S_com; 차폐 전극
DL; 데이터 라인 GL; 게이트 라인
120; 제2 기판 PE1; 제1 화소 전극
PE2; 제2 화소 전극 S_com; 차폐 전극
DL; 데이터 라인 GL; 게이트 라인
Claims (20)
- 복수의 화소 영역들을 포함하는 제1 기판;
공통 전극을 구비하며, 상기 제1 기판과 마주하는 제2 기판; 및
상기 제1 기판 및 상기 제2 기판 사이에 배치되는 액정층을 포함하고,
상기 제1 기판은
각 화소 영역의 일측에서, 일방향으로 연장된 데이터 라인;
상기 화소 영역에 배치되고 육각 형상의 제1 화소 전극;
상기 데이터 라인과 중첩하도록 연장되며, 상기 제1 화소 전극과 동일층 상에 배치되는 차폐 전극; 및
상기 제1 화소 전극 상에 배치되는 제2 화소 전극을 포함하고,
상기 차폐 전극 및 상기 차폐 전극과 동일층에 인접하여 배치되는 상기 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리는 상기 차폐 전극 및 상기 화소 영역에 인접한 화소 영역에 위치하며 상기 차폐 전극과 동일층에 인접하여 배치되는 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리보다 큰 표시 장치. - 제1 항에 있어서,
상기 차폐 전극 및 상기 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리는 6㎛ 내지 10㎛이며, 상기 차폐 전극 및 인접하는 화소 영역의 상기 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리는 4㎛ 내지 8㎛인 표시 장치. - 제2 항에 있어서,
상기 차폐 전극 및 상기 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리와 상기 차폐 전극 및 인접하는 화소 영역의 상기 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리의 비율은 3:2 내지 5:4인 표시 장치. - 제3 항에 있어서,
상기 차폐 전극의 폭은 상기 데이터 라인의 폭보다 큰 표시 장치. - 제4 항에 있어서,
상기 제1 화소 전극은 내부에 마름모 형상의 오픈부를 구비하는 표시 장치. - 제5 항에 있어서,
상기 제2 화소 전극은
상기 제1 화소 전극의 상기 오픈부와 중첩하는 제1 부화소 전극; 및
상기 제1 부화소 전극 외곽에서, 상기 제1 부화소 전극과 이격되어 배치되는 제2 부화소 전극을 포함하고,
상기 제2 화소 전극의 형상은 상기 화소 영역을 커버하는 판 형상인 표시 장치. - 제6 항에 있어서,
상기 제1 부화소 전극의 에지 영역은 상기 제1 화소 전극과 중첩하는 표시 장치. - 제7 항에 있어서,
상기 제1 부화소 전극은
십자형의 줄기부; 및
상기 줄기부에서 연장되는 복수의 제1 가지부들을 포함하고,
상기 제1 가지부들이 상기 줄기부와 형성하는 예각의 크기는 35° 내지 55°인 표시 장치. - 제8 항에 있어서,
상기 제2 부화소 전극의 내부 에지 영역은 상기 제1 화소 전극과 중첩하는 표시 장치. - 제9 항에 있어서,
상기 제2 부화소 전극은
판 형상의 모서리를 포함하는 둘레부; 및
상기 둘레부에서 연장된 복수의 제2 가지부들을 포함하는 표시 장치. - 제10 항에 있어서,
상기 제2 가지부들이 상기 둘레부와 형성하는 각의 크기는 35° 내지 55°인 표시 장치. - 복수의 화소 영역들을 포함하는 제1 기판;
공통 전극을 구비하며, 상기 제1 기판과 마주하는 제2 기판; 및
상기 제1 기판 및 상기 제2 기판 사이에 배치되는 액정층을 포함하고,
상기 제1 기판은
제1 베이스 기판 상에 배치되는 게이트 라인;
상기 게이트 라인과 절연되어 교차하는 데이터 라인;
상기 게이트 라인 및 상기 데이터 라인에 접속하는 복수의 박막 트랜지스터들;
상기 박막 트랜지스터들을 커버하는 제1 보호막;
상기 제1 보호막 상에 배치되고, 상기 박막 트랜지스터들 중 하나에 접속하는 제1 화소 전극;
상기 제1 보호막 상에 배치되고, 상기 데이터 라인과 중첩하도록 연장되어 전계를 차단하는 차폐 전극;
상기 제1 화소 전극 및 상기 차폐 전극을 커버하는 제2 보호막; 및
상기 제2 보호막 상에 배치되고, 상기 제1 화소 전극의 오픈된 영역과 중첩하는 제1 부화소 전극, 및 상기 제1 부화소 전극의 외곽에 배치되는 제2 부화소 전극을 포함하며, 상기 박막 트랜지스터들 중 다른 하나에 접속하는 제2 화소 전극을 포함하고,
상기 차폐 전극 및 상기 차폐 전극과 동일층에 인접하여 배치되는 상기 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리는 상기 차폐 전극 및 상기 화소 영역에 인접한 화소 영역에 위치하며 상기 차폐 전극과 동일층에 인접하여 배치되는 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리보다 큰 표시 장치. - 제12 항에 있어서,
상기 차폐 전극 및 상기 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리는 6㎛ 내지 10㎛이며, 상기 차폐 전극 및 인접하는 화소 영역의 상기 제1 화소 전극의 상기 차폐 전극과 평행한 변 사이의 거리는 4㎛ 내지 8㎛인 표시 장치. - 복수의 화소 영역들을 포함하는 제1 기판;
공통 전극을 구비하며, 상기 제1 기판과 마주하는 제2 기판; 및
상기 제1 기판 및 상기 제2 기판 사이에 배치되는 액정층을 포함하고,
상기 제1 기판은
각 화소 영역의 일측에서, 일방향으로 연장된 데이터 라인;
상기 화소 영역에 배치되고, 육각 형상의 제1 화소 전극;
상기 데이터 라인 상에 배치되어 상기 데이터 라인과 중첩하도록 연장되며, 상기 제1 화소 전극과 동일층에 배치되는 차폐 전극; 및
상기 제1 화소 전극 상에 배치되는 제2 화소 전극을 포함하고,
상기 차폐 전극의 폭은 상기 데이터 라인의 폭보다 크며,
상기 차폐 전극에서 상기 차폐 전극 하부에 배치되는 상기 데이터 라인과 중첩하지 않는 영역의 일 측 폭은 그의 타 측 폭과 다른 표시 장치. - 제14 항에 있어서,
상기 차폐 전극에서 상기 데이터 라인과 중첩하지 않는 상기 화소 영역 방향의 폭은 상기 차폐 전극에서 상기 데이터 라인과 중첩하지 않는 인접 화소 영역 방향의 폭보다 큰 표시 장치. - 제15 항에 있어서,
상기 차폐 전극에서 상기 데이터 라인과 중첩하지 않는 상기 화소 영역 방향의 폭은 2.5㎛ 내지 3.5㎛이며, 상기 차폐 전극에서 상기 데이터 라인과 중첩하지 않는 인접 화소 영역 방향의 폭은 1.5 내지 2.5㎛인 표시 장치. - 제16 항에 있어서,
상기 차폐 전극에서 상기 데이터 라인과 중첩하지 않는 상기 화소 영역 방향의 폭과, 상기 차폐 전극에서 상기 데이터 라인과 중첩하지 않는 인접 화소 영역 방향의 폭의 비율은 5:3 내지 7:5인 표시 장치. - 제17 항에 있어서,
상기 차폐 전극 및 상기 제2 화소 전극이 중첩되는 폭은 상기 차폐 전극 및 상기 인접 화소 영역의 제2 화소 전극과 중첩하는 폭보다 큰 표시 장치. - 복수의 화소 영역들을 포함하는 제1 기판;
공통 전극을 구비하며, 상기 제1 기판과 마주하는 제2 기판; 및
상기 제1 기판 및 상기 제2 기판 사이에 배치되는 액정층을 포함하고,
상기 제1 기판은
제1 베이스 기판 상에 배치되는 게이트 라인;
상기 게이트 라인과 절연되어 교차하는 데이터 라인;
상기 게이트 라인 및 상기 데이터 라인에 접속하는 복수의 박막 트랜지스터들;
상기 박막 트랜지스터들을 커버하는 제1 보호막;
상기 제1 보호막 상에 배치되고, 상기 박막 트랜지스터들 중 하나에 접속하는 제1 화소 전극;
상기 제1 보호막 상에 배치되고, 상기 데이터 라인 상에 배치되어 상기 데이터 라인과 중첩하도록 연장되어 전계를 차단하는 차폐 전극;
상기 제1 화소 전극 및 상기 차폐 전극을 커버하는 제2 보호막; 및
상기 제2 보호막 상에 배치되고, 상기 제1 화소 전극의 오픈된 영역과 중첩하는 제1 부화소 전극, 및 상기 제1 부화소 전극의 외곽에 배치되는 제2 부화소 전극을 포함하며, 상기 박막 트랜지스터들 중 다른 하나에 접속하는 제2 화소 전극을 포함하고,
상기 차폐 전극의 폭은 상기 데이터 라인의 폭보다 크며,
상기 차폐 전극에서 상기 차폐 전극 하부에 배치되는 상기 데이터 라인과 중첩하지 않는 영역의 일 측 폭은 그의 타 측 폭과 다른 표시 장치. - 제19 항에 있어서,
상기 차폐 전극에서 상기 데이터 라인과 중첩하지 않는 상기 화소 영역 방향의 폭은 상기 차폐 전극에서 상기 데이터 라인과 중첩하지 않는 인접 화소 영역 방향의 폭보다 큰 표시 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140147696A KR102218049B1 (ko) | 2014-10-28 | 2014-10-28 | 표시 장치 |
| US14/755,569 US9563085B2 (en) | 2014-10-28 | 2015-06-30 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140147696A KR102218049B1 (ko) | 2014-10-28 | 2014-10-28 | 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160050193A KR20160050193A (ko) | 2016-05-11 |
| KR102218049B1 true KR102218049B1 (ko) | 2021-02-22 |
Family
ID=55791899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140147696A KR102218049B1 (ko) | 2014-10-28 | 2014-10-28 | 표시 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9563085B2 (ko) |
| KR (1) | KR102218049B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6494341B2 (ja) * | 2015-03-13 | 2019-04-03 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102471130B1 (ko) * | 2016-02-17 | 2022-11-29 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| KR102508967B1 (ko) * | 2016-05-20 | 2023-03-13 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 표시 장치 |
| CN113936564B (zh) * | 2021-10-09 | 2023-12-19 | 惠州华星光电显示有限公司 | 显示面板及显示终端 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011013694A (ja) * | 2006-03-30 | 2011-01-20 | Sharp Corp | 表示装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW588171B (en) * | 2001-10-12 | 2004-05-21 | Fujitsu Display Tech | Liquid crystal display device |
| KR20100054344A (ko) | 2008-11-14 | 2010-05-25 | 삼성전자주식회사 | 액정 표시 장치 및 이의 제조 방법 |
| KR101693367B1 (ko) | 2009-09-02 | 2017-01-06 | 삼성디스플레이 주식회사 | 유기막 조성물 및 이를 포함하는 액정 표시 장치 |
| US9250486B2 (en) * | 2011-09-08 | 2016-02-02 | Japan Display Inc. | Liquid crystal display device |
| US8976329B2 (en) | 2012-08-07 | 2015-03-10 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Array substrate and LCD panel |
| KR101973009B1 (ko) * | 2012-11-13 | 2019-04-29 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101969954B1 (ko) * | 2012-12-17 | 2019-04-18 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR20140111870A (ko) * | 2013-03-12 | 2014-09-22 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR102147520B1 (ko) * | 2013-07-29 | 2020-08-25 | 삼성디스플레이 주식회사 | 곡면표시장치 |
| KR102129291B1 (ko) * | 2013-10-08 | 2020-07-03 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR102159774B1 (ko) * | 2014-03-19 | 2020-09-25 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR20150132610A (ko) * | 2014-05-15 | 2015-11-26 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
| KR102218043B1 (ko) * | 2014-10-28 | 2021-02-22 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102268555B1 (ko) * | 2015-01-20 | 2021-06-23 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR20160090974A (ko) * | 2015-01-22 | 2016-08-02 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
-
2014
- 2014-10-28 KR KR1020140147696A patent/KR102218049B1/ko active IP Right Grant
-
2015
- 2015-06-30 US US14/755,569 patent/US9563085B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011013694A (ja) * | 2006-03-30 | 2011-01-20 | Sharp Corp | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160116805A1 (en) | 2016-04-28 |
| US9563085B2 (en) | 2017-02-07 |
| KR20160050193A (ko) | 2016-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11294211B2 (en) | Display device | |
| KR101960652B1 (ko) | 어레이 기판 및 이를 구비하는 액정 표시 장치 | |
| KR102401213B1 (ko) | 액정 표시 장치 | |
| KR20170126051A (ko) | 표시 장치 | |
| US9470942B2 (en) | Pixel structure comprising a black matrix having first and second portions wherein the second portion is in exact alignment with an edge of a pixel electrode and liquid crystal display panel having same | |
| JP6257259B2 (ja) | 表示装置 | |
| JP7096721B2 (ja) | 表示装置 | |
| TW202014776A (zh) | 顯示裝置 | |
| JP2014032346A (ja) | 液晶表示パネル | |
| US9971207B2 (en) | Liquid crystal display device | |
| KR102218049B1 (ko) | 표시 장치 | |
| KR102218043B1 (ko) | 표시 장치 | |
| US9897871B2 (en) | Liquid crystal display device | |
| JP2017090502A (ja) | 液晶表示装置 | |
| KR102023737B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR20130037961A (ko) | 액정 표시 장치 | |
| JP3194456U (ja) | 表示パネルおよび表示装置 | |
| KR102179555B1 (ko) | 액정 표시 장치 | |
| KR20160050190A (ko) | 액정 표시 장치 | |
| US11340503B2 (en) | Display device | |
| US10274777B2 (en) | Display device, method for manufacturing display device and color filter substrate | |
| JP2017097291A (ja) | 表示装置及び表示装置のカラーフィルタ基板 | |
| JP6476269B2 (ja) | 表示装置 | |
| JP2017129615A (ja) | 表示装置 | |
| JP2021124575A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |