CN113936564B - 显示面板及显示终端 - Google Patents

显示面板及显示终端 Download PDF

Info

Publication number
CN113936564B
CN113936564B CN202111175070.7A CN202111175070A CN113936564B CN 113936564 B CN113936564 B CN 113936564B CN 202111175070 A CN202111175070 A CN 202111175070A CN 113936564 B CN113936564 B CN 113936564B
Authority
CN
China
Prior art keywords
sub
pixel
data line
display panel
pixel units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111175070.7A
Other languages
English (en)
Other versions
CN113936564A (zh
Inventor
严允晟
曲凯莉
刘菁
梁楚尉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Huizhou China Star Optoelectronics Display Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Huizhou China Star Optoelectronics Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd, Huizhou China Star Optoelectronics Display Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202111175070.7A priority Critical patent/CN113936564B/zh
Priority to PCT/CN2021/126750 priority patent/WO2023056672A1/zh
Publication of CN113936564A publication Critical patent/CN113936564A/zh
Application granted granted Critical
Publication of CN113936564B publication Critical patent/CN113936564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请涉及一种显示面板及显示终端，其中显示面板包括控制单元以及子像素单元阵列，控制单元包括多条扫描线以及多条数据线，子像素单元阵列包括多个以行列形式排列的子像素单元，其中，子像素单元阵列包括至少一个子像素分组，每个子像素分组包括至少两列子像素单元；多条数据线包括至少一个数据线分组，每个数据线分组包括至少两条数据线；每个数据线分组与一个子像素分组相对应，每个数据线分组设置在对应的子像素分组中任意一列子像素单元上。通过将每个数据线分组设置在与该数据线分组对应的子像素分组中的任意一列子像素单元上，本申请能够增加显示面板的开口率，进而提升显示面板的穿透率，同时降低了串扰的影响。

Description

显示面板及显示终端
技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板及显示终端。
背景技术
相关技术中，采用1G1D像素驱动架构来驱动显示面板进行显示。例如，在分辨率为8K的显示面板中，设置有多个按照行列形式排列的子像素单元，组成子像素单元阵列。在每行子像素单元的一侧设置有一条扫描线(Gate Line)，每行子像素单元与对应的一条扫描线相连；在每列子像素单元的一侧设置有一条数据线(Data Line)，每列子像素单元与对应的一条数据线相连。多条扫描线可以轮流逐行对每行子像素单元进行扫描，控制数据线上的数据信号是否加载到对应的子像素单元中，以实现显示面板的画面显示。
然而，相关技术中采用的1G1D像素驱动架构，由于在数据线的上方设置了屏蔽电极，像素的开口率较低，导致显示面板的穿透率也较低。此外，相关技术中采用的1G1D像素驱动架构，在显示彩色画面时，由于串扰因素的影响，显示面板的色度变化超过规定值较为严重，使得显示画面的质量较低。
发明内容
有鉴于此，本申请提出了一种显示面板及显示终端，能够增加显示面板的开口率，进而提升显示面板的穿透率，同时降低了串扰的影响。
根据本申请的一方面，提供了一种显示面板，所述显示面板包括控制单元以及子像素单元阵列，所述控制单元包括多条扫描线以及多条数据线，所述子像素单元阵列包括多个以行列形式排列的子像素单元，其中，所述子像素单元阵列包括至少一个子像素分组，每个子像素分组包括至少两列子像素单元；所述多条数据线包括至少一个数据线分组，每个数据线分组包括至少两条数据线；其中，每个数据线分组与一个子像素分组相对应，每个数据线分组设置在对应的子像素分组中任意一列子像素单元上。
进一步地，每行子像素单元的一侧设置有与该行子像素单元对应的至少两条扫描线，每行子像素单元与对应的至少两条扫描线电连接，且每个子像素单元与所述多条数据线中的一条数据线电连接，每个子像素分组与所述至少一个数据线分组中的一个数据线分组电连接。
进一步地，所述子像素单元阵列包括多个像素，所述多个像素以行列形式排列，每个像素包括多种不同类型的子像素单元，其中，位于同一列的子像素单元的类型相同。
进一步地，每条数据线上的数据信号包括正极性信号及负极性信号，其中，在同一时刻，每个数据线分组中任意两个相邻的数据线上的数据信号的极性不同，且所述子像素单元阵列中任意两个相邻的子像素单元从与各自子像素单元电连接的数据线上接收的数据信号的极性均不相同。
进一步地，每个子像素分组包括相邻的至少两列子像素单元，每个子像素分组中各列子像素单元的类型不同。
进一步地，每个子像素分组包括不相邻的至少两列子像素单元，每个子像素分组中各列子像素单元的类型相同。
进一步地，每个子像素单元中设置有像素电极，所述像素电极包括呈十字交叉形状的主干电极和分支电极，其中，所述主干电极沿相互垂直的第一方向和第二方向设置，每个数据线分组中的任意一条数据线与所述主干电极的第一方向相互平行。
进一步地，每个数据线分组包括两条数据线，所述主干电极包括第一分段和第二分段，所述第一分段和所述第二分段相互平行，且所述第一分段和所述第二分段之间设置有间隔，其中，每个数据线分组中的其中一条数据线在所述主干电极上的正投影与所述第一分段重合，每个数据线分组中的另外一条数据线在所述主干电极上的正投影与所述第二分段重合。
进一步地，所述显示面板中第一开口区域大于第二开口区域，其中，所述第一开口区域包括设置有任意一个数据线分组的子像素单元的开口区域，所述第二开口区域包括未设置数据线分组的子像素单元的开口区域。
进一步地，所述显示终端包括终端主体和所述显示面板，所述终端主体与所述显示面板相连接。
通过设置每个子像素分组包括至少两列子像素单元以及每个数据线分组包括至少两条数据线，并将每个数据线分组设置在与该数据线分组对应的子像素分组中的任意一列子像素单元上，根据本申请的各方面能够增加显示面板的开口率，进而提升显示面板的穿透率，同时降低了串扰的影响。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1示出相关技术的显示面板的驱动架构的示意图。
图2a示出相关技术的显示面板的像素单元的俯视图。
图2b示出相关技术的显示面板的像素单元的剖视图。
图3示出相关技术的串扰测试的示意图。
图4示出本申请实施例的显示面板的示意图。
图5示出本申请实施例的第一种显示面板的驱动架构的示意图。
图6示出本申请实施例的第一种显示面板的像素单元的示意图。
图7示出本申请实施例的第一种串扰测试的示意图。
图8示出本申请实施例的第二种显示面板的驱动架构的示意图。
图9示出本申请实施例的第二种显示面板的像素单元的示意图。
图10示出本申请实施例的第二种串扰测试的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接连接，也可以通过中间媒介间接连接，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本申请的主旨。
图1示出相关技术的显示面板的驱动架构的示意图。
如图1所示，相关技术中，显示面板的分辨率为8K，显示面板的驱动架构为1G1D架构，即，在每行子像素单元的一侧设置有一条扫描线，每行子像素单元与对应的一条扫描线相连；在每列子像素单元的一侧设置有一条数据线，每列子像素单元与对应的一条数据线相连。
在图1中，红色子像素单元11、绿色子像素单元12和蓝色子像素单元13可组成一个像素单元，数据线14可以是相关技术中显示面板的任意一条数据线。数据线14设置在一列子像素单元的一侧，或者设置在任意两列子像素单元之间。
图2a示出相关技术的显示面板的像素单元的俯视图。
如图2a所示，相关技术中，显示面板的像素单元可包括红色子像素单元11、绿色子像素单元12和蓝色子像素单元13，数据线14设置在两个子像素单元之间。显示面板的像素单元可设置在显示面板中的阵列驱动层上。
相关技术中，显示面板可依次层叠设置有第一基板、阵列驱动层、液晶层、公共电极层、彩膜层和第二基板。其中，阵列驱动层可包括像素驱动电路、像素电极和辅助电极。显示面板通过像素电极和公共电极之间形成的垂直方向电场而驱动液晶层内的液晶进行适当排列或旋转，从而使背光能够穿过显示面板实现显示。
其中，每个像素驱动电路可以包括薄膜晶体管以及走线，设置在对应的像素电极的上方；每个像素电极可以包括主干电极和分支电极。主干电极呈十字交叉形状，即两条直线垂直相交；分支电极可以与主干电极电连接，呈倾斜条纹形状。在图2a中，分支电极被十字形的主干电极分成四个区域，每个区域中分支电极倾斜的方向可以不同。每个区域对应一个显示畴，每个显示畴的液晶分子的排列方向不同。
图2b示出相关技术的显示面板的像素单元的剖视图。
在图2a中，选取两个像素单元的边缘部分(例如，虚线框15)剖开并进行放大，得到图2b中显示面板的像素单元的剖视图。可以看出，在两个像素单元之间的空隙上，设置有一条数据线16(Data Line)；该数据线的正上方设置有屏蔽电极17(即，DBS)，采用氧化铟锡(即，ITO)材质，目的是为了减小阵列驱动层上的数据线与部分公共电极之间的电场对液晶层的影响，避免漏光；在数据线的两侧以及DBS屏蔽电极的两侧，还可根据预先设置的距离参数(单位为微米)设置其他类型的电极。在图2a中，像素的开口率为51.19％。
图3示出相关技术的串扰测试的示意图。
如图3所示，基于图1和图2a的1G1D架构，可以对显示面板中存在的串扰进行测试。其中，在图3中，31和32可以都表示四条数据线，即data1-data4；33可表示一个显示为白色的像素单元，基于31的四条数据线进行显示；34可表示一个显示为蓝色的像素单元(即，上方的像素单元)，35可表示一个显示为绿色的像素单元(即，下方的像素单元)，基于32的四条数据线进行显示；扫描方向从上到下进行逐行扫描，灰阶为64(即，L64)。
参见图3中的情形36，对于显示为白色的像素单元(即，白框)，数据线data1上的波形和数据线data2上的波形极性总是相反，即，数据线data1上为高电平时，数据线data2上为低电平；数据线data1上为低电平时，数据线data2上为高电平。此时，对于每个像素而言，该像素与位于该像素两侧的数据线之间形成的耦合电容作用相互抵消，串扰影响小。
继续参见图3中的情形37，对于显示为蓝色的像素单元(即，蓝框)，数据线data1上的波形和数据线data2上的波形极性总是相同，即，数据线data1上为高电平时，数据线data2上为高电平；数据线data1上为低电平时，数据线data2上为低电平。此时，对于每个像素而言，该像素与位于该像素两侧的数据线之间形成的耦合电容作用相互叠加，串扰影响大。
需要说明的是，图3中左侧的白框可以是显示面板正常显示(即，黑白显示)下的测试结果，图3中右侧的蓝框可以是显示面板彩色显示下的测试结果。因此，无论是对于64灰阶还是255灰阶，串扰测试结果均不理想，导致显示面板的色度等参数也超出规定范围。
有鉴于此，本申请提出了一种显示面板，所述显示面板包括控制单元以及子像素单元阵列，所述控制单元包括多条扫描线以及多条数据线，所述子像素单元阵列包括多个以行列形式排列的子像素单元，其中，所述子像素单元阵列包括至少一个子像素分组，每个子像素分组包括至少两列子像素单元；所述多条数据线包括至少一个数据线分组，每个数据线分组包括至少两条数据线；其中，每个数据线分组与一个子像素分组相对应，每个数据线分组设置在对应的子像素分组中任意一列子像素单元上。
通过设置每个子像素分组包括至少两列子像素单元以及每个数据线分组包括至少两条数据线，并将每个数据线分组设置在与该数据线分组对应的子像素分组中的任意一列子像素单元上，本申请能够增加显示面板的开口率，进而提升显示面板的穿透率，同时降低了串扰的影响。
图4示出本申请实施例的显示面板的示意图。
如图4所示，所述显示面板40包括控制单元以及子像素单元阵列41。其中，子像素单元43可以是子像素单元阵列41中的任意一个子像素单元。为了便于描述，本申请的以下实施例以最左侧的一列子像素单元为第一列子像素单元，以最上侧的一行子像素单元为第一行子像素单元，位于第一行和第一列的子像素单元可记为子像素单元(1,1)，依次类推。
进一步地，所述子像素单元阵列包括至少一个子像素分组，每个子像素分组包括至少两列子像素单元。例如，在图4中，一个子像素分组可包括第一列子像素单元和第二列子像素单元。当然，一个子像素分组也可包括第一列子像素单元、第二列子像素单元和第三列子像素单元。可以理解，本申请对于每个子像素分组中的子像素单元的列的数量并不限定。
进一步地，所述多条数据线包括至少一个数据线分组，每个数据线分组包括至少两条数据线。例如，在图4中，数据线分组42可包括两条数据线，用于为第一列子像素单元和第二列子像素单元提供数据信号。当然，数据线分组42还可包括三条数据线，用于为第一列子像素单元、第二列子像素单元和第三列子像素单元提供数据信号。可以理解，本申请对于每个数据线分组中的数据线的数量并不限定。
进一步地，每个数据线分组与一个子像素分组相对应，每个数据线分组设置在对应的子像素分组中任意一列子像素单元上。即，每个数据线分组中的所有数据线均可以位于与该数据线分组对应的子像素分组中的任意一列子像素单元的正上方。例如，数据线分组42可与第一列子像素单元和第二列单元组成的一个子像素分组相对应，数据线分组42既可以设置在第一列子像素单元的上方，也可以设置在第二列子像素单元的上方。当然，数据线分组42中的其中一条数据线可以设置在第一列子像素单元的上方，数据线分组42中的另一条数据线可以设置在第二列子像素单元的上方。
进一步地，所述子像素单元阵列包括多个像素，所述多个像素以行列形式排列，每个像素包括多种不同类型的子像素单元，其中，位于同一列的子像素单元的类型相同。例如，每个像素可包括红色子像素单元、蓝色子像素单元和绿色子像素单元。在图4中，第一列子像素单元可以都为红色子像素单元，第二列子像素单元可以都为蓝色子像素单元，第三列子像素单元可以都为绿色子像素单元。一个像素可包括子像素单元(1,1)、子像素单元(1,2)和子像素单元(1,3)。
进一步地，每行子像素单元的一侧设置有与该行子像素单元对应的至少两条扫描线，每行子像素单元与对应的至少两条扫描线电连接。例如，在图4中，在第一行子像素单元的一侧，可设置有两条扫描线，这两条扫描线可共同控制第一行子像素单元中各个子像素单元的薄膜晶体管的工作状态。示例性的，第一行子像素单元中，所有的红色子像素单元可与对应该行子像素单元的两条扫描线中的一条扫描线电连接，所有的蓝色子像素单元以及所有的绿色子像素单元可与对应该行子像素单元的两条扫描线中的另一条扫描线电连接。
进一步地，每个子像素单元与所述多条数据线中的一条数据线电连接。即，每个子像素单元，都设置有一条数据线与该子像素单元电连接。当与该子像素单元电连接的扫描线上的扫描信号使得该子像素单元中的薄膜晶体管开启时，与该子像素单元电连接的数据线上的数据信号便送至该子像素单元中，从而使显示面板实现显示。
进一步地，每个子像素分组与所述至少一个数据线分组中的一个数据线分组电连接。即，每个子像素分组均可与一个对应的数据线分组电连接，每个数据线分组中的所有数据线用于为与该数据线分组对应的子像素分组内的所有子像素单元提供数据信号。
进一步地，每条数据线上的数据信号包括正极性信号及负极性信号，其中，在同一时刻，每个数据线分组中任意两个相邻的数据线上的数据信号的极性不同，且所述子像素单元阵列中任意两个相邻的子像素单元从与各自子像素单元电连接的数据线上接收的数据信号的极性均不相同。示例性的，所述正极性信号可以是高电平信号，所述负极性信号。每条数据线上加载的数据信号可以预先配置。
图5示出本申请实施例的第一种显示面板的驱动架构的示意图。
如图5所示，一个像素单元可包括红色子像素单元51、蓝色子像素单元52和绿色子像素单元53，数据线分组54设置在第一列子像素单元上。
进一步地，每个子像素分组包括相邻的至少两列子像素单元，每个子像素分组中各列子像素单元的类型不同。例如，在图5中，一个子像素分组可包括第一列子像素单元和第二列子像素单元，数据线分组54中的两条数据线用于为第一列子像素单元和第二列子像素单元提供数据信号。
其中，数据线分组中的两条数据线包括加载正极性信号的数据线和加载负极性信号的数据线。加载正极性信号的数据线既可以为第一列子像素单元中需要加载正极性信号的子像素单元加载正极性信号，也可以为第二列子像素单元中需要加载正极性信号的子像素单元加载正极性信号；同样，加载负极性信号的数据线既可以为第一列子像素单元中需要加载负极性信号的子像素单元加载负极性信号，也可以为第二列子像素单元中需要加载负极性信号的子像素单元加载负极性信号。
图6示出本申请实施例的第一种显示面板的像素单元的示意图。
如图6所示，基于图5的第一种显示面板的驱动架构来设置像素单元。其中，每个子像素单元中设置有像素电极，所述像素电极包括呈十字交叉形状的主干电极和分支电极，其中，所述主干电极沿相互垂直的第一方向和第二方向设置，每个数据线分组中的任意一条数据线与所述主干电极的第一方向相互平行。
进一步地，在图6中，所述第一方向可以是竖直方向，所述第二方向可以是水平方向。沿所述第二方向，所述主干电极的形状可以是一条直线；沿所述第一方向，所述主干电极的形状可以是一条包括弯折的曲线。
进一步地，每个数据线分组包括两条数据线，所述主干电极包括第一分段和第二分段，所述第一分段和所述第二分段相互平行，且所述第一分段和所述第二分段之间设置有间隔。在图6中，所述第一分段和所述第二分段可以用倾斜的折线相连。
进一步地，每个数据线分组中的其中一条数据线在所述主干电极上的正投影与所述第一分段重合，每个数据线分组中的另外一条数据线在所述主干电极上的正投影与所述第二分段重合。
图7示出本申请实施例的第一种串扰测试的示意图。
如图7所示，基于图5的第一种显示面板的驱动架构来进行串扰测试。图7中的71和72各自代表图5架构中的四条数据线，这四根数据线可以设置在同一列子像素的单元的两侧。73可以表示白框，74可以表示蓝框，75可以表示绿框。图7中的其他部分与图3类似，不再赘述。
参见图7，采用图5中的驱动架构，对于与白框73对应的情形76，数据线data1和数据线data2上的信号极性大部分相反；对于与蓝框74对应的情形77，数据线data1和数据线data2的信号极性在阴影部分完全相反，其他部分的信号极性大部分相反。数据线data3和数据线data4的情况与数据线data1和数据线data2类似。
因此，采用图5中的驱动架构，对于每个像素而言，该像素与位于该像素两侧的数据线之间形成的耦合电容作用相互抵消，降低了串扰的影响。
图8示出本申请实施例的第二种显示面板的驱动架构的示意图。
如图8所示，一个像素单元可包括红色子像素单元81、蓝色子像素单元82和绿色子像素单元83，数据线分组84设置在第一列子像素单元上。
进一步地，每个子像素分组包括不相邻的至少两列子像素单元，每个子像素分组中各列子像素单元的类型相同。例如，在图8中，一个子像素分组可包括第二列子像素单元和第五列子像素单元，第二列子像素单元和第五列子像素单元可以都是蓝色子像素单元，类型相同。设置在第三列子像素单元上的数据线分组中的两条数据线用于为第二列子像素单元和第五列子像素单元提供数据信号。
其中，数据线分组中的两条数据线包括加载正极性信号的数据线和加载负极性信号的数据线。加载正极性信号的数据线既可以为第二列子像素单元中需要加载正极性信号的子像素单元加载正极性信号，也可以为第五列子像素单元中需要加载正极性信号的子像素单元加载正极性信号；同样，加载负极性信号的数据线既可以为第二列子像素单元中需要加载负极性信号的子像素单元加载负极性信号，也可以为第五列子像素单元中需要加载负极性信号的子像素单元加载负极性信号。
需要说明的是，无论是图5中的架构还是图8中的架构，均可以在每行子像素单元的一侧设置有与该行子像素单元对应的至少两条扫描线，每行子像素单元与对应的至少两条扫描线电连接。例如，在图8中，G11和G12可以是设置在第一行子像素单元与第二行子像素单元之间的两条扫描线。每行子像素单元的一侧设置有与该行子像素单元对应的两条扫描线，其中该行子像素单元中加载正极性信号的子像素单元可以与对应的两条扫描线中的一条扫描线电连接，该行子像素单元中加载负极性信号的子像素单元可以与对应的两条扫描线中的另一条扫描线电连接。
图9示出本申请实施例的第二种显示面板的像素单元的示意图。
如图9所示，基于图8的第二种显示面板的驱动架构来设置像素单元。可以看出，图9中的像素单元以及数据线组中的数据线的设置与图6类似，不再赘述。
进一步地，所述显示面板中第一开口区域大于第二开口区域，其中，所述第一开口区域包括设置有任意一个数据线分组的子像素单元的开口区域，所述第二开口区域包括未设置数据线分组的子像素单元的开口区域。由于本申请实施例的数据线分组设置在一列子像素单元上，而非两列子像素单元之间，因此，无论是基于图5还是图8的架构，都可以适当增加设置有任意一个数据线分组的子像素单元的开口区域，提高显示面板的开口率。相比于相关技术中图1架构的开口率，图5或图8的架构至少能够提升12％的开口率。
需要说明的是，本申请实施例的第一种架构和第二种架构，在任意数据线组的上方都不需要设置DBS屏蔽电极，因此可以进一步增加开口区域横向的大小，从而提高有效开口率，提升驱动液晶的效率。
图10示出本申请实施例的第二种串扰测试的示意图。
如图10所示，基于图8的第二种显示面板的驱动架构来进行串扰测试。图10中的91和92各自代表图8架构中的四条数据线，这四根数据线可以设置在同一列子像素的单元的两侧。93可以表示白框，94可以表示蓝框，95可以表示绿框。图10中的其他部分与图7类似，不再赘述。
参见图10，采用图5中的驱动架构，对于与白框93对应的情形96，数据线data1和数据线data2上的信号极性完全相反；对于与蓝框94对应的情形97，数据线data1和数据线data2的信号极性大部分相反。数据线data3和数据线data4的情况与数据线data1和数据线data2类似。
因此，采用图8中的驱动架构，对于每个像素而言，该像素与位于该像素两侧的数据线之间形成的耦合电容作用相互抵消，降低了串扰的影响。
需要说明的是，从图7和图10可以看出，对于不同的驱动方式和驱动架构，图7和图10中的串扰测试结果有区别。在实际应用中，可根据实际需要来选择采用何种驱动架构和驱动方式，本申请并不限定。
本申请还提供了一种显示终端，所述显示终端包括终端主体和所述显示面板，所述终端主体与所述显示面板相连接。
综上所述，本申请实施例通过设置每个子像素分组包括至少两列子像素单元以及每个数据线分组包括至少两条数据线，并将每个数据线分组设置在与该数据线分组对应的子像素分组中的任意一列子像素单元上，能够增加显示面板的开口率，进而提升显示面板的穿透率，同时降低了串扰的影响。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的显示面板及显示终端进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (9)

1.一种显示面板，其特征在于，所述显示面板包括控制单元以及子像素单元阵列，所述控制单元包括多条扫描线以及多条数据线，所述子像素单元阵列包括多个以行列形式排列的子像素单元，其中，
所述子像素单元阵列包括至少一个子像素分组，每个子像素分组包括至少两列子像素单元；
所述多条数据线包括至少一个数据线分组，每个数据线分组包括至少两条数据线；
其中，每个数据线分组与一个子像素分组相对应，每个数据线分组设置在对应的子像素分组中任意一列子像素单元的正上方；
每个子像素单元中设置有像素电极，所述像素电极包括呈十字交叉形状的主干电极和分支电极，其中，所述主干电极沿相互垂直的第一方向和第二方向设置，每个数据线分组中的任意一条数据线与所述主干电极的第一方向相互平行。
2.根据权利要求1所述的显示面板，其特征在于，每行子像素单元的一侧设置有与该行子像素单元对应的至少两条扫描线，每行子像素单元与对应的至少两条扫描线电连接，且每个子像素单元与所述多条数据线中的一条数据线电连接，每个子像素分组与所述至少一个数据线分组中的一个数据线分组电连接。
3.根据权利要求2所述的显示面板，其特征在于，所述子像素单元阵列包括多个像素，所述多个像素以行列形式排列，每个像素包括多种不同类型的子像素单元，其中，位于同一列的子像素单元的类型相同。
4.根据权利要求3所述的显示面板，其特征在于，每条数据线上的数据信号包括正极性信号及负极性信号，其中，在同一时刻，每个数据线分组中任意两个相邻的数据线上的数据信号的极性不同，且所述子像素单元阵列中任意两个相邻的子像素单元从与各自子像素单元电连接的数据线上接收的数据信号的极性均不相同。
5.根据权利要求4所述的显示面板，其特征在于，每个子像素分组包括相邻的至少两列子像素单元，每个子像素分组中各列子像素单元的类型不同。
6.根据权利要求4所述的显示面板，其特征在于，每个子像素分组包括不相邻的至少两列子像素单元，每个子像素分组中各列子像素单元的类型相同。
7.根据权利要求1所述的显示面板，其特征在于，每个数据线分组包括两条数据线，所述主干电极包括第一分段和第二分段，所述第一分段和所述第二分段相互平行，且所述第一分段和所述第二分段之间设置有间隔，
其中，每个数据线分组中的其中一条数据线在所述主干电极上的正投影与所述第一分段重合，每个数据线分组中的另外一条数据线在所述主干电极上的正投影与所述第二分段重合。
8.根据权利要求1所述的显示面板，其特征在于，所述显示面板中第一开口区域大于第二开口区域，其中，所述第一开口区域包括设置有任意一个数据线分组的子像素单元的开口区域，所述第二开口区域包括未设置数据线分组的子像素单元的开口区域。
9.一种显示终端，其特征在于，所述显示终端包括终端主体和如权利要求1至8中任一项权利要求所述的显示面板，所述终端主体与所述显示面板相连接。
CN202111175070.7A 2021-10-09 2021-10-09 显示面板及显示终端 Active CN113936564B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111175070.7A CN113936564B (zh) 2021-10-09 2021-10-09 显示面板及显示终端
PCT/CN2021/126750 WO2023056672A1 (zh) 2021-10-09 2021-10-27 显示面板、显示终端及显示面板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111175070.7A CN113936564B (zh) 2021-10-09 2021-10-09 显示面板及显示终端

Publications (2)

Publication Number Publication Date
CN113936564A CN113936564A (zh) 2022-01-14
CN113936564B true CN113936564B (zh) 2023-12-19

Family

ID=79278336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111175070.7A Active CN113936564B (zh) 2021-10-09 2021-10-09 显示面板及显示终端

Country Status (2)

Country Link
CN (1) CN113936564B (zh)
WO (1) WO2023056672A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1487346A (zh) * 2002-10-04 2004-04-07 Lg.飞利浦Lcd有限公司 面内切换模式液晶显示器件及其制造方法
KR20040049569A (ko) * 2002-12-06 2004-06-12 엘지.필립스 엘시디 주식회사 액정 표시 패널
CN101997008A (zh) * 2010-09-16 2011-03-30 友达光电股份有限公司 像素结构
CN107153308A (zh) * 2017-06-19 2017-09-12 深圳市华星光电技术有限公司 阵列基板及制作方法
CN109164653A (zh) * 2018-09-20 2019-01-08 深圳市华星光电技术有限公司 一种液晶显示面板及其驱动方法
CN110764329A (zh) * 2019-10-31 2020-02-07 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示面板、显示装置
CN111142298A (zh) * 2020-01-20 2020-05-12 合肥鑫晟光电科技有限公司 阵列基板及显示装置
CN113325644A (zh) * 2021-05-31 2021-08-31 Tcl华星光电技术有限公司 显示面板和电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399028A (zh) * 2008-11-04 2009-04-01 矽创电子股份有限公司 显示面板的画素电路
KR20150017041A (ko) * 2013-08-05 2015-02-16 삼성디스플레이 주식회사 표시 장치
KR102218049B1 (ko) * 2014-10-28 2021-02-22 삼성디스플레이 주식회사 표시 장치
TWI605283B (zh) * 2015-12-28 2017-11-11 群創光電股份有限公司 顯示裝置
KR102556273B1 (ko) * 2016-08-23 2023-07-17 삼성디스플레이 주식회사 곡면형 표시 장치
KR102549924B1 (ko) * 2018-09-11 2023-06-30 삼성디스플레이 주식회사 액정 표시 장치
US10741617B2 (en) * 2018-10-09 2020-08-11 HKC Corporation Limited Pixel structure, array substrate and display device
CN109634012B (zh) * 2019-01-25 2021-07-23 深圳市华星光电半导体显示技术有限公司 显示面板
CN111308811B (zh) * 2020-04-02 2022-10-04 Tcl华星光电技术有限公司 阵列基板及显示面板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1487346A (zh) * 2002-10-04 2004-04-07 Lg.飞利浦Lcd有限公司 面内切换模式液晶显示器件及其制造方法
KR20040049569A (ko) * 2002-12-06 2004-06-12 엘지.필립스 엘시디 주식회사 액정 표시 패널
CN101997008A (zh) * 2010-09-16 2011-03-30 友达光电股份有限公司 像素结构
CN107153308A (zh) * 2017-06-19 2017-09-12 深圳市华星光电技术有限公司 阵列基板及制作方法
CN109164653A (zh) * 2018-09-20 2019-01-08 深圳市华星光电技术有限公司 一种液晶显示面板及其驱动方法
CN110764329A (zh) * 2019-10-31 2020-02-07 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示面板、显示装置
CN111142298A (zh) * 2020-01-20 2020-05-12 合肥鑫晟光电科技有限公司 阵列基板及显示装置
CN113325644A (zh) * 2021-05-31 2021-08-31 Tcl华星光电技术有限公司 显示面板和电子设备

Also Published As

Publication number Publication date
WO2023056672A1 (zh) 2023-04-13
CN113936564A (zh) 2022-01-14

Similar Documents

Publication Publication Date Title
JP5314155B2 (ja) 液晶表示装置
US9019186B2 (en) Liquid crystal display device
US20050190138A1 (en) LCD and method of driving the same
TWI420213B (zh) 液晶顯示面板
KR101410503B1 (ko) 표시 기판 및 이를 갖는 표시 장치
US8319918B2 (en) Multi-domain display using fringe fields
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
US11841596B2 (en) Array substrate, display panel and display device
US20210405485A1 (en) Display panel and display device
KR20090013102A (ko) 액정 표시 장치
US11262627B2 (en) Liquid crystal display panel and display device
CN113936564B (zh) 显示面板及显示终端
TWI406038B (zh) 應用具有極性延伸部之畫素之多域垂直配向液晶顯示器
CN113589608B (zh) 显示面板及显示终端
US8339529B2 (en) Pixels having polarity extension regions for multi-domain vertical alignment liquid crystal displays
US8427593B2 (en) Multi-domain vertical alignment liquid crystal displays using pixels having fringe field amplifying regions
US9207486B2 (en) Liquid crystal display apparatus comprising a light shielding layer overlapping outermost conductive patterns of an electrode
US20090073333A1 (en) Liquid crystal display
US8446536B2 (en) Pixels having extra-planar fringe field amplifiers for multi-domain vertical alignment liquid crystal displays
WO2022193440A1 (zh) 显示面板及显示装置
US8427592B2 (en) Pixels having fringe field amplifying regions for multi-domain vertical alignment liquid crystal displays
CN114660867A (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant