CN113589608B - 显示面板及显示终端 - Google Patents

Abstract

本申请涉及一种显示面板及显示终端，该显示面板包括控制单元以及子像素单元阵列，控制单元包括多条扫描线以及多条数据线，每相邻两行子像素单元之间设有一条扫描线，每个子像素单元与一条数据线相连；多条扫描线中设有至少一组扫描线，每组扫描线包括至少一条扫描线，同一组扫描线中的各条扫描线均相互连接，至少存在一组所述扫描线包括至少四条扫描线。通过设置同一组扫描线中的各条扫描线均相互连接，且至少存在一组扫描线包括至少四条扫描线，本申请能够增加显示面板中子像素充电时间，满足高解析度和高刷新率显示面板的充电需求，提升显示面板的显示效果。

Description

显示面板及显示终端

技术领域

本申请涉及显示技术领域，尤其涉及一种显示面板及显示终端。

背景技术

液晶显示(Liquid crystal display，LCD)面板是一种被广泛应用的平板显示器，主要通过液晶开关调制背光源光场强度来实现画面显示。其中，液晶开关一般采用薄膜晶体管(Thin Film Transistor，TFT)实现。

目前，高解析度和高刷新率是高阶TFT-LCD产品的发展趋势。高解析度(例如，8K/4K)能显示更丰富的画面细节，使画质更加真实，无颗粒感；对于液晶显示器尤其是电竞显示器，刷新率与扫描频率有关，扫描频率越高，越能满足动态显示的需求，保证画面足够流畅。然而，高解析度(例如，8K/4K)和高刷新率(例如，240Hz/480Hz)下显示器中的TFT充电时间非常短，尤其是当TFT采用迁移率只有0.5cm²/(V·s)的基于非晶硅的TFT(即，a-Si TFT)时，在常规电路架构下无法完成显示面板的充电过程。

为解决上述问题，可采用HG2D电路架构实现显示面板的充电需求。HG2D(HalfGate，2Data)电路架构将栅极线的数量减半，将数据线的数量增加到原来的2倍。例如，对于解析度为8K和刷新率为120Hz的显示面板，在HG2D架构中，每两行栅极线同时开启，每颗TFT实际充电时间理论上为2*(1/120Hz)/4320，即大约3.86us，是常规1G1D架构充电时间的两倍，能够使得充电时间更加充裕，每一像素充电到正确的灰阶，从而保证液晶显示器的显示质量。

然而，对于解析度为8K和刷新率为240Hz的显示面板，即使采用HG2D架构，每颗TFT充电时间理论上为2*(1/240Hz)/4320，即大约1.93us。在TFT如此短的开启时间下，像素单元无法及时充饱电荷，因充电能力不足而导致显示不良及可靠性问题。因此，有必要寻求更好的方案来满足高解析度和高刷新率显示面板的充电需求。

发明内容

有鉴于此，本申请提出了一种显示面板及显示终端，能够增加显示面板中子像素充电时间，满足高解析度和高刷新率显示面板的充电需求，提升显示面板的显示效果。

根据本申请的一方面，提供了一种显示面板，所述显示面板包括控制单元以及子像素单元阵列，所述子像素单元阵列包括多个以行列形式排列的像素单元，所述控制单元包括多条扫描线以及多条数据线，其中，每相邻两行子像素单元之间设置有一条扫描线，每行子像素单元与所述多条扫描线中的任意一条扫描线相连，每个子像素单元与所述多条数据线中的任意一条数据线相连；所述子像素单元阵列包括至少一个驱动单元，每个驱动单元包括至少一个子像素单元，所述多条数据线中设置有两组数据线，每个驱动单元与所述多条数据线中设置的两组数据线相连，一个驱动单元中的每个子像素单元分别连接两组数据线中不同的数据线，且一个驱动单元中的子像素单元的数量等于交叉设置的两组数据线中数据线的数量，其中，与一个驱动单元相连的两组数据线中，其中一组数据线设置在所述子像素单元阵列的行方向上，另外一组数据线设置在所述子像素单元阵列的列方向上；所述多条扫描线中设置有至少一组扫描线，位于同一组扫描线中的各条扫描线均相互连接，至少存在一组所述扫描线包括至少四条扫描线。

进一步地，所述多条数据线中设置有多组数据线，每组数据线包括多条数据线，位于同一组数据线的各条数据线均相互平行，其中，每组数据线中数据线的数量相同，每组扫描线中扫描线的数量相同；每组扫描线中扫描线的数量为每组数据线中数据线的数量的预设倍数。

进一步地，每组扫描线包括至少四条相邻的扫描线，每组数据线包括至少两条相邻的数据线。

进一步地，所述多条扫描线中设置有多组扫描线，每组扫描线包括至少两条相互连接的扫描线。

进一步地，所述子像素单元阵列包括至少一个驱动单元，每个驱动单元包括至少一个子像素单元，每个驱动单元中的子像素单元均与位于同一组扫描线内的扫描线相连，且每个驱动单元中的子像素单元均位于同一列。

进一步地，所述多条数据线中设置有两组数据线，每个驱动单元与所述多条数据线中设置的两组数据线相连，其中，与一个驱动单元相连的两组数据线中，其中一组数据线设置在所述子像素单元阵列的行方向上，另外一组数据线设置在所述子像素单元阵列的列方向上。

进一步地，每个驱动单元包括四个子像素单元，其中，在沿所述子像素单元阵列的列方向上，每个驱动单元中位于中间位置的两个子像素单元分别与所述两组数据线中的其中一组数据线相连，每个驱动单元中位于边缘位置的两个子像素单元分别与所述两组数据线中的另外一组数据线相连。

进一步地，设置在所述子像素单元阵列的行方向上的数据线位于任意一行子像素单元的两侧，设置在所述子像素单元阵列的列方向上的数据线位于任意一列子像素单元的两侧。

进一步地，每个子像素单元包括薄膜晶体管以及像素电极，每个子像素单元中的薄膜晶体管包括栅极、源极和漏极，其中，每行子像素单元中的所有薄膜晶体管的栅极与所述多条扫描线中的任意一条扫描线相连；每个子像素单元中的像素电极与该子像素单元中的薄膜晶体管的漏极相连，每个子像素单元中的薄膜晶体管的源极与所述多条数据线中的任意一条数据线相连。

根据本申请的另一方面，提供了一种显示终端，所述显示终端包括终端主体和所述显示面板，所述显示面板与所述终端主体连接。

通过对显示面板中的多条扫描线进行分组，并设置同一组扫描线中的各条扫描线均相互连接，且至少存在一组扫描线包括至少四条扫描线，根据本申请的各方面能够增加显示面板中子像素充电时间，满足高解析度和高刷新率显示面板的充电需求，提升显示面板的显示效果。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1示出相关技术中HG2D电路架构的示意图。

图2示出本申请实施例的显示面板的示意图。

图3示出本申请实施例的显示面板的结构示意图。

图4示出本申请实施例的显示面板的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。在一些实施例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本申请的主旨。

图1示出相关技术中HG2D电路架构的示意图。

如图1所示，相关技术中，HG2D电路架构10包括多个像素单元，每个像素单元包括三个子像素单元，即红色子像素单元11、绿色子像素单元12以及蓝色子像素单元13。多个子像素单元以行列形式进行设置，组成一个子像素单元阵列。在该阵列的水平方向(即，行方向)上，每个像素单元中的红色子像素单元11、绿色子像素单元12以及蓝色子像素单元13从左向右依次排列；在该阵列的竖直方向(即，列方向)上，同种颜色的子像素单元从上到下依次排列。每个子像素单元均包括薄膜晶体管以及像素电极(未示出)。

参见图1，在所述像素阵列的行方向上，每相邻两行子像素单元之间设置有一条扫描线。由于每条扫描线与对应于该条扫描线的一行子像素单元中的所有薄膜晶体管的栅极相连，因此扫描线也称栅极线。例如，在图1中，第一行子像素单元的下方设置有扫描线G1，依次类推，第二行至第四行子像素单元的下方依次设置有扫描线G2、G3和G4。其中，扫描线G1和扫描线G2相连，扫描线G3和扫描线G4相连。

继续参见图1，每个子像素单元均与一条数据线相连。例如，对于通过扫描线G1和扫描线G2控制的两行子像素单元，第一行第一列(位于左上方)的子像素单元与数据线D1相连，第二行第一列的子像素单元与数据线D2相连，第一行第二列的子像素单元与数据线D3相连，第二行第二列的子像素单元与数据线D4相连，第一行第三列的子像素单元与数据线D5相连，第二行第三列的子像素单元与数据线D6相连。对于通过扫描线G3和扫描线G4控制的另外两行子像素单元也有类似的连接方式。

需要说明的是，图1仅示出了HG2D中子像素单元阵列的一部分，该像素阵列中可以设置有多条栅极线以及多条数据线。在图1中的任意一个子像素单元中，薄膜晶体管的源极可以连接到任意一条数据线，薄膜晶体管的漏极可以连接到该子像素单元中的像素电极。利用扫描线可以控制任意一行子像素单元中的薄膜晶体管的工作状态。在任意一个子像素单元中的薄膜晶体管导通时，与该子像素单元相连的数据线上的数据便可以写入到该子像素单元的像素电极中，进而控制与该子像素单元对应的液晶的透光度，达到控制色彩的效果。

在图1中，由于每相邻两行的扫描线相连，即每相邻两行的扫描线相连合并后的新扫描线可以控制两行的子像素单元，因此相比于1G1D电路架构，HG2D电路架构中的扫描线数量减半；而对于每一列子像素单元，上下相邻的两个子像素单元耦接到不同的数据线，因此相比于1G1D电路架构，HG2D电路架构中的数据线数量倍增。由于HG2D电路架构可以同时扫描两行子像素单元，且对应于HG2D电路架构中合并后的新扫描线可以分别向同列的两行子像素单元写入数据，进行充电，因此HG2D电路架构下子像素单元的充电时间是1G1D电路架构下子像素单元的充电时间的两倍，保证了子像素充电时间，提升了显示效果。

然而，对于解析度为8K和刷新率为240Hz的显示面板，或者更高解析度和更高刷新率的显示面板，即使采用HG2D架构，每个子像素单元充电时间仍然不够，以至于子像素单元无法及时充饱电荷，因充电能力不足而导致显示不良及可靠性问题。

有鉴于此，本申请提供了一种显示面板及显示终端，其中，所述显示面板包括控制单元以及子像素单元阵列，所述子像素单元阵列包括多个以行列形式排列的像素单元，所述控制单元包括多条扫描线以及多条数据线，其中，每相邻两行子像素单元之间设置有一条扫描线，每行子像素单元与所述多条扫描线中的任意一条扫描线相连，每个子像素单元与所述多条数据线中的任意一条数据线相连；所述多条扫描线中设置有至少一组扫描线，位于同一组扫描线中的各条扫描线均相互连接，至少存在一组所述扫描线包括至少四条扫描线。

通过对显示面板中的多条扫描线进行分组，并设置同一组扫描线中的各条扫描线均相互连接，且至少存在一组扫描线包括至少四条扫描线，本申请能够增加显示面板中子像素充电时间，满足高解析度和高刷新率显示面板的充电需求，提升显示面板的显示效果。

图2示出本申请实施例的显示面板的示意图。

如图2所示，所述显示面板20包括控制单元以及子像素单元阵列，所述子像素单元阵列包括多个以行列形式排列的像素单元，所述控制单元包括多条扫描线以及多条数据线，其中，每相邻两行子像素单元之间设置有一条扫描线，每行子像素单元与所述多条扫描线中的任意一条扫描线相连，每个子像素单元与所述多条数据线中的任意一条数据线相连；所述多条扫描线中设置有至少一组扫描线，位于同一组扫描线中的各条扫描线均相互连接，至少存在一组所述扫描线包括至少四条扫描线。

需要说明的是，图2示出的是所述显示面板的一部分。所述显示面板还可包括其他模块，例如电源、接口、处理器等模块。所述子像素单元阵列中的像素单元的数量可以根据实际需要进行设置。子像素单元的数量越多，对应的扫描线和数据线的数量也越多，显示面板的解析度和刷新率也越高。本领域技术人员应当理解的是，本申请对子像素单元的数量并不限定。

进一步地，至少一个子像素单元可组成一个像素单元，所述像素单元可包括不同颜色类型的子像素单元，所述不同颜色类型的子像素单元可包括红色子像素单元、绿色子像素单元以及蓝色子像素单元。

参见图2，像素单元22可包括子像素单元221、子像素单元222及子像素单元223。例如，子像素单元221可以是红色子像素单元，子像素单元222可以是绿色子像素单元，子像素单元223可以是蓝色子像素单元，不同颜色类型的子像素单元用于显示不同的颜色。所述像素单元还可以包括例如白色子像素单元的其他颜色类型的子像素单元，本申请对子像素单元的颜色类型并不限定。

进一步地，对于同一行的所述像素单元，不同颜色类型的子像素单元沿该像素单元所在的行依次排列；对于同一列的所述像素单元，不同像素单元中同种颜色类型的子像素单元位于同一列。例如，在图2中，对于位于最上侧的第一行的像素单元，子像素单元221、子像素单元222及子像素单元223沿所述子像素单元阵列的行方向(即，水平方向)进行排列；对于位于最左侧的一列像素单元，同种颜色类型的子像素单元沿所述子像素单元阵列的列方向(即，竖直方向)进行排列，例如，红色子像素单元221正下方的子像素单元的颜色类型也为红色。

进一步地，每个子像素单元包括薄膜晶体管以及像素电极，每个子像素单元中的薄膜晶体管包括栅极、源极和漏极，其中，每行子像素单元中的所有薄膜晶体管的栅极与所述多条扫描线中的任意一条扫描线相连；每个子像素单元中的像素电极与该子像素单元中的薄膜晶体管的漏极相连，每个子像素单元中的薄膜晶体管的源极与所述多条数据线中的任意一条数据线相连。因此，一条扫描线能够控制连接到该条扫描线的一行子像素单元中所有子像素单元的薄膜晶体管的工作状态。在需要向子像素单元中写入数据时，与该子像素单元相连的扫描线控制该子像素单元中的薄膜晶体管的源极和漏极导通，以使与该子像素单元相连的数据线中的数据能够写入到该子像素单元的像素电极中。

需要说明的是，每个子像素单元的像素电极可包括电容，与一个子像素单元相连的数据线中的不同数据可以使该子像素单元中的电容充电至不同的水平。每个子像素单元中的电容可以不断的进行充放电，以改变所述像素单元中液晶的状态，显示出不同灰阶的颜色。此外，所述子像素单元的类型可以有4畴(即，domain)或8畴等多种类型，本申请对所述子像素单元的结构并不限定。

进一步地，至少存在一组所述扫描线包括至少四条扫描线。例如，在图2中，扫描线231、扫描线232、扫描线233和扫描线234可组成一组扫描线，而除扫描线231、扫描线232、扫描线233和扫描线234之外的其他扫描线，可以每两条扫描线组成一组，也可以每条扫描线单独组成一组。此外，可以选择所述多条扫描线中的部分扫描线形成一组扫描线，而不必对所有的扫描线全部进行分组。本申请对于如何对多条扫描线进行分组并不限定。

例如，图2中的电路架构中设置有8条扫描线，这8条扫描线可以分组为两组扫描线。两组扫描线中的其中一组扫描线可包括扫描线231、扫描线232、扫描线233和扫描线234，该组扫描线中的各条扫描线均相互连接。

又例如，所述多条扫描线中可以设置每八条扫描线均相互连接，形成一组扫描线。进一步地，可以将多条扫描线划分为多组扫描线，每组扫描线均可包括八条扫描线。每组扫描线中的八条扫描线可以从所述多条扫描线中任意选择。优选的，可以选择每八条相邻的扫描线组成一组扫描线。

进一步地，所述多条数据线中设置有至少一组数据线，每组数据线包括至少一条数据线，位于同一组数据线的各条数据线均相互平行。例如，图2中的电路架构还设置有16条数据线，可以分组为8组数据线，每组数据线包括两条数据线。其中，数据线253和数据线254可以组成一组扫描线，两者相互平行；数据线241和数据线242可以组成一组扫描线，两者也相互平行。

进一步地，每组数据线中数据线的数量相同，每组扫描线中扫描线的数量相同；每组扫描线中扫描线的数量为每组数据线中数据线的数量的预设倍数。优选的，所述预设倍数可以是2倍。例如，在图2中，每组扫描线中扫描线的数量可以均为4条，而每组数据线中数据线的数量可以是2条，其中，横向排列的一组数据线可包括数据线253和数据线254，纵向排列的一组数据线可包括数据线241和数据线242。即，图2中每组扫描线中扫描线的数量可以是每组数据线中数据线的数量的2倍。所述预设倍数可以根据需要进行预先设置，本申请对预设倍数的数值并不限定。

进一步地，所述显示面板可以是图2中的电路架构与1G1D电路架构以及HG2D电路架构的混合架构。例如，所述多条扫描线可以总共设置有256条。其中的128条扫描线中，每四条相邻的扫描线相互连接，组成一组扫描线，而256条扫描线中其余的128条扫描线，可以每两条相邻的扫描线相互连接，组成一组扫描线，也可以每一条扫描线单独组成一组扫描线。相应地，对应于所述混合架构中的扫描线的设置方式，所述混合架构中的数据线的设置方式也可以灵活设置。例如，所述混合架构中的部分数据线可以每两条相邻的数据线组成一组，也可每四条相邻的数据线组成一组。

进一步地，每组扫描线包括至少四条相邻的扫描线，每组数据线包括至少两条相邻的数据线。在一个示例中，每组扫描线包括四条相邻的扫描线，每组数据线包括两条相邻的数据线。

需要说明的是，如图2所示，每组扫描线包括四条相邻的扫描线，每组数据线包括两条相邻的数据线，由于每组扫描线中的四条相邻的扫描线均相互连接，因此相比于1G1D电路架构，扫描线的数量减少为1G1D电路架构扫描线数量的1/4；同时，与一组扫描线相连的同列的四个子像素单元上还设置有四条数据线，因此相比于1G1D电路架构，数据线的数量增加为1G1D电路架构扫描线数量的4倍。类似于HG2D电路架构的命名方式，上述电路架构可称为1/4G4D电路架构或者QG4D(即，Quarter Gate，4Data)电路架构。

在QG4D电路架构中，一组扫描线可以同时使四行子像素单元中的薄膜晶体管开启，而一组扫描线内的扫描线由于彼此相互连接，相应地加载一个扫描电压即可。因此，相比于HG2D电路架构，在同样的扫描时间下，可以使显示面板中子像素充电时间增加到HG2D电路架构中子像素充电时间的2倍。例如，对于解析度为8K和刷新率为240Hz的显示面板，采用QG4D电路架构，每颗TFT充电时间理论上为4*(1/240Hz)/4320，即大约3.86us，能够保证子像素充电时间，使数据线上的数据将每一子像素充电到正确的灰阶，从而保证显示面板的显示质量。同时，子像素充电时间的增加能够使得更高解析度和更高刷新率的显示面板的显示效果进一步提升。

进一步地，所述多条扫描线中设置有多组扫描线，每组扫描线包括至少两条相互连接的扫描线。即，每组扫描线中的扫描线可以全部相互连接，也可以部分扫描线相互连接，而其余扫描线不相互连接。此外，可以对所有扫描线进行分组，所述多条扫描线中的扫描线可以均在所述多组扫描线中。由于所述多条扫描线中的扫描线均在所述多组扫描线中，因此全部的扫描线均已进行了分组。全部的扫描线可以按照相同的分组方式进行分组。本申请对于如何对分组方式并不限定。

进一步地，所述子像素单元阵列包括至少一个驱动单元，每个驱动单元包括至少一个子像素单元，每个驱动单元中的子像素单元均与位于同一组扫描线内的扫描线相连，且每个驱动单元中的子像素单元均位于同一列。例如，在图2中，第一列(从最左侧的一列算起，下同)的子像素单元中，第一至四行的四个子像素单元可以组成一个驱动单元；第二列的子像素单元中，第一至四行的四个子像素单元可以组成一个驱动单元。

进一步地，所述多条数据线中设置有两组数据线，每个驱动单元与所述多条数据线中设置的两组数据线相连，其中，与一个驱动单元相连的两组数据线中，其中一组数据线设置在所述子像素单元阵列的行方向上，另外一组数据线设置在所述子像素单元阵列的列方向上。即，与任意一个驱动单元相连的两组数据线中，其中一组数据线中的数据线与另外一组数据线中的数据线可以相互垂直。

例如，在图2中，第一列的子像素单元中，第一至四行的四个子像素单元可以组成一个驱动单元，该驱动单元与一组扫描线(即，扫描线231、扫描线232、扫描线233及扫描线234)相连。扫描线231、扫描线232、扫描线233及扫描线234均设置在相邻两行子像素单元之间。其中，与该驱动单元相连的数据线包括数据线241、数据线242、数据线253和数据线254。数据线253和数据线254可以组成一组数据线，该组数据线设置在所述子像素单元阵列的行方向上；数据线241和数据线242可以组成一组数据线，该组数据线设置在所述子像素单元阵列的列方向上。

进一步地，每个驱动单元包括四个子像素单元，其中，在沿所述子像素单元阵列的列方向上，每个驱动单元中位于中间位置的两个子像素单元分别与所述两组数据线中的其中一组数据线相连，每个驱动单元中位于边缘位置的两个子像素单元分别与所述两组数据线中的另外一组数据线相连。

例如，在图2中，第一列的子像素单元中，第一至四行的四个子像素单元可以组成一个驱动单元。该驱动单元中第一行第一列的子像素单元以及第四行第一列的子像素单元为位于边缘位置的两个子像素单元，这两个子像素单元分别与设置在所述子像素单元阵列的列方向上的数据线241和数据线242相连；第二行第一列的子像素单元以及第三行第一列的子像素单元为位于中间位置的两个子像素单元，这两个子像素单元分别与设置在所述子像素单元阵列的行方向上的数据线253和数据线254相连。

本领域技术人员应当理解的是，所述驱动单元中也可以设置其中三个子像素单元分别与设置在所述子像素单元阵列的行方向上的数据线连接，而另外一个子像素单元与设置在所述子像素单元阵列的列方向上的数据线连接，即所述驱动单元中连接到所述子像素单元阵列的行方向上的数据线的子像素单元的数量以及连接到所述子像素单元阵列的列方向上的数据线的子像素单元的数量可以灵活设置。

进一步地，设置在所述子像素单元阵列的行方向上的数据线位于任意一行子像素单元的两侧，设置在所述子像素单元阵列的列方向上的数据线位于任意一列子像素单元的两侧。

例如，在图2中，数据线253和数据线254设置在该子像素单元阵列的行方向上。其中，数据线253可以设置在第一行子像素单元(从上侧起算)的上侧，也可以设置在第一行子像素单元的下侧。示例性的，数据线253可以设置在第一行子像素单元与第二行子像素单元之间，也可以设置在第二行子像素单元与第三行子像素单元之间。同样，数据线254的位置也可以灵活设置。

又例如，数据线241以及数据线242设置在该子像素单元阵列的列方向上，数据线241既可以设置在第一列子像素单元(从左侧起算)的左侧，也可以设置在第一列子像素单元的右侧。示例性的，数据线241可以设置在第一列子像素单元与第二列子像素单元之间，也可以设置在第二列子像素单元与第三列子像素单元之间。同样，数据线242的位置也可以灵活设置。

本领域技术人员应当理解的是，本申请实施例的数据线以及扫描线的位置均可以根据实际情况灵活设置，本申请对于数据线以及扫描线的位置并不限定。此外，部分组的数据线设置在所述子像素单元阵列的行方向上，而部分组的数据线设置在所述子像素单元阵列的列方向上，因此，不同组的数据线可以设置为相互垂直。

通过对显示面板中与驱动单元相连的多个数据线分为不同组的数据线，并对不同组的数据线设置不同的排列方式，能够在增加显示面板中子像素充电时间的同时不牺牲显示面板的开口率，降低了显示面板整体设计和生产的难度。

图3示出本申请实施例的显示面板的结构示意图。

如图3所示，将图2中左上角的部分像素单元提取出来，形成图3中由一组扫描线控制的一部分子像素单元阵列21。此外，图3中还示出了每个子像素单元的驱动电压的设置情况。

参见图3，每个子像素单元的驱动电压可以有正和负两种情形。沿所述子像素单元阵列的行方向从左侧向右侧看，列方向的数据线上的驱动电压设置依次为正-负-正-负-正-负；沿所述子像素单元阵列的列方向从上侧向下侧看，行方向的数据线上的驱动电压设置依次为负-正。即，数据线241、数据线243、数据线245以及数据线254上的驱动电压设置为正，数据线242、数据线244、数据线246以及数据线253上的驱动电压设置为负。

图4示出本申请实施例的显示面板的结构示意图。

如图4所示，图4示出了更大范围的子像素单元阵列中每个子像素单元的驱动电压的设置情况。

参见图4，可以设置数据线247上的驱动电压的极性与数据线241上的驱动电压的极性相同，例如可以在与第一行第四列的子像素单元相连的数据线247上设置正的驱动电压；对于另一组相互连接的扫描线，在数据线255上设置负的驱动电压，在数据线256上设置正的驱动电压。

因此，在每组扫描线包括四条相邻的扫描线，每组数据线包括两条相邻的数据线的情况下，在所述子像素单元阵列的行方向上可以按照负-正-负-正的顺序交叉设置行方向上的每条数据线的驱动电压的极性，在所述子像素单元阵列的列方向可以按照正-负-正-负的顺序交叉设置列方向上的每条数据线的驱动电压的极性。

例如，在图4中，在一个扫描周期内，当第一行第一列的子像素单元上的驱动电压为正时，第一行第四列的子像素单元上的驱动电压为负。因此，当第一行第一列的子像素单元上的驱动电压从高电平开始下降时，第一行第四列的子像素单元上的驱动电压从低电平开始上升，两者相互抵消，进而避免垂直串扰，防止显示面板出现摇头纹或画面闪烁等显示不良的现象。其他子像素单元的情况与此类似。

本领域技术人员应当理解的是，驱动本申请实施例的任意一种电路架构，均可以有多种驱动方法，图3和图4作为示例而非限定。本申请对于实施例中的任意一种电路架构的驱动方法均不限定。

通过交叉设置所述子像素单元阵列的行方向上的每条数据线的极性，并交叉设置所述子像素单元阵列的列方向上的每条数据线的极性，根据本申请的实施例能够避免驱动过程中显示面板出现摇头纹或画面闪烁等显示不良的现象，提升显示面板的显示效果。

本申请还提供了一种显示终端，所述显示终端包括终端主体和所述显示面板，所述显示面板与所述终端主体连接。

综上所述，通过对显示面板中的多条扫描线进行分组，并设置同一组扫描线中的各条扫描线均相互连接，且至少存在一组扫描线包括至少四条扫描线，根据本申请的显示面板及显示终端能够增加显示面板中子像素充电时间，满足高解析度和高刷新率显示面板的充电需求，提升显示面板的显示效果。

需要说明的是，本申请的显示面板及显示终端不仅适用于4K或8K的显示面板，对于更高解析度和更高刷新率的显示面板也同样适用，本申请对所述显示面板及显示终端的具体应用场景并不限定。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的显示面板及显示终端进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (9)

1.一种显示面板，其特征在于，所述显示面板包括控制单元以及子像素单元阵列，所述子像素单元阵列包括多个以行列形式排列的子像素单元，所述控制单元包括多条扫描线以及多条数据线，

其中，每相邻两行子像素单元之间设置有一条扫描线，每行子像素单元与所述多条扫描线中的任意一条扫描线相连，每个子像素单元与所述多条数据线中的任意一条数据线相连；

所述子像素单元阵列包括至少一个驱动单元，每个驱动单元包括至少一个子像素单元，所述多条数据线中设置有两组数据线，每个驱动单元与所述多条数据线中设置的两组数据线相连，一个驱动单元中的每个子像素单元分别连接两组数据线中不同的数据线，且一个驱动单元中的子像素单元的数量等于交叉设置的两组数据线中数据线的数量，其中，与一个驱动单元相连的两组数据线中，其中一组数据线设置在所述子像素单元阵列的行方向上，另外一组数据线设置在所述子像素单元阵列的列方向上；

所述多条扫描线中设置有至少一组扫描线，位于同一组扫描线中的各条扫描线均相互连接，至少存在一组所述扫描线包括至少四条扫描线。

2.根据权利要求1所述的显示面板，所述多条数据线中设置有多组数据线，每组数据线包括多条数据线，位于同一组数据线的各条数据线均相互平行，

其中，每组数据线中数据线的数量相同，每组扫描线中扫描线的数量相同；每组扫描线中扫描线的数量为每组数据线中数据线的数量的预设倍数。

3.根据权利要求2所述的显示面板，其特征在于，每组扫描线包括至少四条相邻的扫描线，每组数据线包括至少两条相邻的数据线。

4.根据权利要求1所述的显示面板，其特征在于，所述多条扫描线中设置有多组扫描线，每组扫描线包括至少两条相互连接的扫描线。

5.根据权利要求2所述的显示面板，其特征在于，每个驱动单元中的子像素单元均与位于同一组扫描线内的扫描线相连，且每个驱动单元中的子像素单元均位于同一列。

6.根据权利要求5所述的显示面板，其特征在于，每个驱动单元包括四个子像素单元，其中，在沿所述子像素单元阵列的列方向上，每个驱动单元中位于中间位置的两个子像素单元分别与所述两组数据线中的其中一组数据线相连，每个驱动单元中位于边缘位置的两个子像素单元分别与所述两组数据线中的另外一组数据线相连。

7.根据权利要求5所述的显示面板，其特征在于，设置在所述子像素单元阵列的行方向上的数据线位于任意一行子像素单元的两侧，设置在所述子像素单元阵列的列方向上的数据线位于任意一列子像素单元的两侧。

8.根据权利要求1所述的显示面板，其特征在于，每个子像素单元包括薄膜晶体管以及像素电极，每个子像素单元中的薄膜晶体管包括栅极、源极和漏极，其中，

每行子像素单元中的所有薄膜晶体管的栅极与所述多条扫描线中的任意一条扫描线相连；

每个子像素单元中的像素电极与该子像素单元中的薄膜晶体管的漏极相连，每个子像素单元中的薄膜晶体管的源极与所述多条数据线中的任意一条数据线相连。

9.一种显示终端，其特征在于，所述显示终端包括终端主体和如权利要求1至8中任一项权利要求所述的显示面板，所述显示面板与所述终端主体连接。