KR102508967B1

KR102508967B1 - 표시 패널 및 이를 포함하는 표시 장치

Info

Publication number: KR102508967B1
Application number: KR1020160062410A
Authority: KR
Inventors: 김대철; 오진호; 박경원; 박효숙
Original assignee: 삼성디스플레이 주식회사
Priority date: 2016-05-20
Filing date: 2016-05-20
Publication date: 2023-03-13
Also published as: US20200302891A1; US11545106B2; US20170337892A1; US11915665B2; US10699661B2; US20230124180A1; US11211028B2; KR20170131803A; US20220093053A1

Abstract

표시 패널은 제1 기판 및 제2 기판을 포함한다. 상기 제1 기판은 픽셀 전압이 인가되는 픽셀 전극 및 상기 픽셀 전극 사이에 배치되며 쉴드 전압이 인가되는 쉴드 전극을 포함한다. 상기 제2 기판은 상기 제1 기판과 마주본다. 상기 제2 기판은 공통 전압이 인가되는 공통 전극을 포함한다. 상기 쉴드 전압은 상기 공통 전압과 상이할 수 있다. 이에 따라, 선잔상이 방지되어 표시 패널의 표시 품질이 향상될 수 있다.

Description

표시 패널 및 이를 포함하는 표시 장치 {DISPLAY PANEL AND DISPLAY APPARATUS INCLUDING THE SAME}

본 발명은 표시 패널 및 이를 포함하는 표시 장치에 관한 것으로, 보다 상세하게는 표시 품질을 향상시킬 수 있는 표시 패널 및 이를 포함하는 표시 장치에 관한 것이다.

표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러, 게이트 구동부 및 데이터 구동부를 포함한다. 상기 타이밍 컨트롤러는 상기 게이트 구동부 및 상기 데이터 구동부의 구동 타이밍을 조절하고, 상기 게이트 구동부는 게이트 라인에 게이트 신호를 출력하며, 상기 데이터 구동부는 데이터 라인에 데이터 전압을 출력한다.

표시 패널이 특정 패턴을 오랜 시간 동안 표시할 경우, 잔류 DC 성분에 의해 잔상이 발생할 수 있다. 상기 잔류 DC 성분은 액정 층 내의 불순물이 배향막에 흡착되어 발생할 수 있다. 특히, 표시 패널이 블랙 패턴과 화이트 패턴이 혼합된 영상을 표시하는 경우, 블랙 패턴 영역 내의 불순물은 블랙 패턴과 화이트 패턴의 경계 부분으로 모이게 되어, 블랙 패턴과 화이트 패턴의 경계 부분에서 선잔상을 나타내는 문제가 있다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 픽셀 전극 사이에 배치되는 쉴드 전극에 쉴드 전압을 인가하여 선잔상의 발생을 방지하고 표시 품질을 향상시키는 표시 패널을 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 패널을 포함하는 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 제1 기판 및 제2 기판을 포함한다. 상기 제1 기판은 픽셀 전압이 인가되는 픽셀 전극 및 상기 픽셀 전극 사이에 배치되며 쉴드 전압이 인가되는 쉴드 전극을 포함한다. 상기 제2 기판은 상기 제1 기판과 마주본다. 상기 제2 기판은 공통 전압이 인가되는 공통 전극을 포함한다.

본 발명의 일 실시예에 있어서, 상기 쉴드 전압은 상기 공통 전압과 상이할 수 있다.

본 발명의 일 실시예에 있어서, 상기 공통 전압은 직류 전압일 수 있다. 상기 쉴드 전압은 직류 전압일 수 있다.

본 발명의 일 실시예에 있어서, 정극성에서의 블랙 계조의 전압을 제1 블랙 전압, 부극성에서의 블랙 계조의 전압을 제2 블랙 전압, 상기 제1 블랙 전압 및 상기 제2 블랙 전압의 차이를 블랙 갭(BG)이라고 할 때, 상기 공통 전압과 상기 쉴드 전압의 차이의 절대값은 BG/2보다 크거나 같을 수 있다.

본 발명의 일 실시예에 있어서, 상기 쉴드 전압은 상기 공통 전압에서 BG/2를 뺀 값보다 작거나 같을 수 있다.

본 발명의 일 실시예에 있어서, 상기 쉴드 전극은 상기 픽셀 전극과 같은 층에 배치될 수 있다.

본 발명의 일 실시예에 있어서, 상기 쉴드 전극은 상기 픽셀 전극과 같은 금속 층에 의해 형성될 수 있다.

본 발명의 일 실시예에 있어서, 상기 쉴드 전극은 제1 방향으로 연장되는 제1 연장부, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 연장부 및 상기 제1 연장부 및 상기 제2 연장부를 연결하는 교차부를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 기판은 상기 제1 방향으로 연장되는 게이트 라인 및 상기 제2 방향으로 연장되는 데이터 라인을 포함할 수 있다. 상기 쉴드 전극의 상기 제1 연장부는 상기 게이트 라인과 중첩될 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 기판은 상기 제1 방향으로 연장되는 게이트 라인 및 상기 제2 방향으로 연장되는 데이터 라인을 포함할 수 있다. 상기 쉴드 전극의 상기 제2 연장부는 상기 데이터 라인과 중첩될 수 있다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부 및 공통 전압 생성부를 포함한다. 상기 표시 패널은 픽셀 전압이 인가되는 픽셀 전극 및 상기 픽셀 전극 사이에 배치되며 쉴드 전압이 인가되는 쉴드 전극을 포함하는 제1 기판 및 상기 제1 기판과 마주보며 공통 전압이 인가되는 공통 전극을 포함하는 제2 기판을 포함한다. 상기 게이트 구동부는 상기 표시 패널에 게이트 신호를 제공한다. 상기 데이터 구동부는 상기 표시 패널에 상기 픽셀 전압을 제공한다. 상기 공통 전압 생성부는 상기 표시 패널에 상기 공통 전압 및 상기 쉴드 전압을 제공한다.

본 발명의 일 실시예에 있어서, 상기 공통 전압 생성부는 서로 상이한 상기 쉴드 전압 및 상기 공통 전압을 상기 표시 패널에 제공할 수 있다.

이와 같은 표시 패널 및 이를 포함하는 표시 장치에 따르면, 픽셀 전극 사이에 배치되는 쉴드 전극에 쉴드 전압을 인가한다. 상기 쉴드 전압이 인가된 상기 쉴드 전극에 의해 픽셀 영역 내의 불순물이 다른 픽셀 영역으로 이동하는 것을 방지한다. 따라서, 블랙 패턴과 화이트 패턴의 경계에서 발생하는 선잔상이 방지될 수 있다. 결과적으로, 표시 패널의 표시 품질이 향상될 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 패널에 선잔상이 발생하는 경우를 나타내는 개념도이다.
도 3은 도 1의 표시 패널의 제1 기판을 나타내는 평면도이다.
도 4는 도 3의 I-I'라인을 따라 절단한 도 1의 표시 패널을 나타내는 단면도이다.
도 5는 도 1의 표시 패널의 제1 방향의 제1 내지 제6 픽셀이 블랙 계조를 표시하고, 공통 전압과 쉴드 전압이 서로 동일한 경우의 불순물의 이동을 나타내는 개념도이다.
도 6은 도 1의 표시 패널의 제1 방향의 제1 내지 제6 픽셀이 블랙 계조를 표시하고, 공통 전압과 쉴드 전압이 서로 상이한 경우의 불순물의 이동을 나타내는 개념도이다.
도 7은 도 3의 II-II'라인을 따라 절단한 도 1의 표시 패널을 나타내는 단면도이다.
도 8은 도 1의 표시 패널의 제2 방향의 제1 내지 제4 픽셀이 블랙 계조를 표시하고, 공통 전압과 쉴드 전압이 서로 동일한 경우의 불순물의 이동을 나타내는 개념도이다.
도 9는 도 1의 표시 패널의 제2 방향의 제1 내지 제4 픽셀이 블랙 계조를 표시하고, 공통 전압과 쉴드 전압이 서로 상이한 경우의 불순물의 이동을 나타내는 개념도이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 타이밍 컨트롤러(200), 게이트 구동부(300), 감마 기준 전압 생성부(400), 데이터 구동부(500) 및 공통 전압 생성부(600)를 포함한다.

상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다.

상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.

각 픽셀은 스위칭 소자, 상기 스위칭 소자에 전기적으로 연결된 픽셀 전극을 포함할 수 있다. 상기 픽셀들은 매트릭스 형태로 배치될 수 있다.

상기 표시 패널(100)은 제1 기판 및 상기 제1 기판과 마주보는 제2 기판을 포함할 수 있다. 상기 제1 기판은 픽셀 전극 및 쉴드 전극을 포함할 수 있다. 상기 제2 기판은 공통 전극을 포함할 수 있다. 상기 표시 패널(100)은 상기 제1 기판 및 상기 제2 기판 사이에 개제되는 액정층을 포함할 수 있다. 예를 들어, 상기 제1 기판 상에는 제1 배향막이 형성될 수 있다. 예를 들어, 상기 제2 기판 상에는 제2 배향막이 형성될 수 있다.

상기 표시 패널(100)의 구조에 대해서는 도 3 내지 도 9를 참조하여 상세히 후술한다.

상기 타이밍 컨트롤러(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.

상기 타이밍 컨트롤러(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 타이밍 컨트롤러(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다.

상기 타이밍 컨트롤러(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다.

상기 게이트 구동부(300)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력한다.

상기 게이트 구동부(300)는 상기 표시 패널(100)에 직접 실장(mounted)되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 상기 주변부에 집적(integrated)될 수 있다.

상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다.

본 발명의 일 실시예에서, 상기 감마 기준 전압 생성부(400)는 상기 타이밍 컨트롤러(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.

상기 데이터 구동부(500)는 상기 타이밍 컨트롤러(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.

상기 데이터 구동부(500)는 상기 표시 패널(100)에 직접 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 데이터 구동부(500)는 상기 표시 패널(100)의 상기 주변부에 집적될 수도 있다.

상기 공통 전압 생성부(600)는 공통 전압(VCOM)을 생성하여 상기 표시 패널(100)에 제공한다. 상기 공통 전압 생성부(600)는 쉴드 전압(VSCOM)을 생성하여 상기 표시 패널(100)에 제공한다. 상기 공통 전압(VCOM)은 직류 전압일 수 있다. 상기 쉴드 전압(VSCOM)은 직류 전압일 수 있다. 상기 공통 전압(VCOM)은 상기 표시 패널(100)의 공통 전극에 인가될 수 있다. 상기 쉴드 전압(VSCOM)은 상기 표시 패널(100)의 쉴드 전극에 인가될 수 있다. 예를 들어, 상기 공통 전압 생성부(600)는 상기 공통 전압(VCOM)의 레벨을 변경하여 상기 쉴드 전압(VSCOM)을 생성할 수 있다. 예를 들어, 상기 공통 전압 생성부(600)는 상기 공통 전압(VCOM)의 레벨을 변경하여 상기 쉴드 전압(VSCOM)을 생성하기 위한 레벨 조절 저항을 포함할 수 있다.

도 2는 도 1의 표시 패널에 선잔상이 발생하는 경우를 나타내는 개념도이다.

도 1 및 도 2를 참조하여, 본 발명의 선잔상이 발생하는 경우를 설명한다. 상기 표시 패널(100)의 제조 공정에서는 공정 산포에 의해 표시 패널(100)의 위치에 따라 서로 다른 킥백 전압을 가질 수 있다. 예를 들어, 상기 표시 패널(100)의 공정 산포에 의해 상기 표시 패널(100)의 각 픽셀의 스위칭 소자의 게이트-소스 캐패시턴스(Cgs)가 표시 패널(100)의 위치에 따라 달라질 수 있고, 그에 따라 상기 표시 패널(100)은 위치에 따라 서로 다른 킥백 전압을 가질 수 있다.

예를 들어, 킥백 전압이 표시 패널(100)의 일방향을 따라 점점 커지는 값을 갖게 되면, 그에 따라 불순물이 상기 일방향을 따라 이동할 수 있다. 예를 들어, 상기 킥백 전압이 표시 패널(100)의 좌측에서 우측으로 갈수록 점점 커지는 경우, 동일한 계조에 대한 픽셀 전압은 상기 표시 패널(100)의 좌측에서 우측으로 갈수록 점점 작아진다. 이 때, 상기 불순물의 극성이 정극성이라면, 상기 불순물은 상기 표시 패널(100)의 좌측에서 우측으로 이동하게 되고, 상기 불순물의 극성이 부극성이라면, 상기 불순물은 상기 표시 패널(100)의 우측에서 좌측으로 이동하게 된다.

예를 들어, 상기 표시 패널(100)이 화이트 패턴을 표시하는 경우라면, 화이트 계조에 대한 픽셀 전압의 레벨이 매우 크므로, 상기 공정 산포에도 불구하고, 상기 불순물이 일 방향으로 이동하지 않을 수 있다. 반면, 상기 표시 패널(100)이 블랙 패턴을 표시하는 경우라면, 블랙 계조에 대한 픽셀 전압의 레벨은 상기 공통 전압(VCOM)에 매우 가까우므로, 상기 공정 산포에 의해 상기 불순물이 일 방향으로 이동할 가능성이 크다.

예를 들어, 상기 표시 패널(100)은 블랙 직사각형 패턴과 화이트 직사각형 패턴을 포함하는 제1 영상(I1)을 일정 시간 동안 표시한다. 상기 킥백 전압이 상기 표시 패널(100)의 좌측으로부터 우측으로 점점 커진다고 가정하고, 상기 불순물의 극성이 정극성이라고 가정할 때, 상기 블랙 패턴을 표시하는 영역에서 상기 불순물은 상기 블랙 패턴과 상기 화이트 패턴의 경계를 향하여 상기 표시 패널(100)의 좌측으로부터 우측으로 이동하게 된다.

상기 표시 패널(100)이 전면에 25%의 그레이 패턴을 포함하는 제2 영상(I2)을 표시할 때, 상기 표시 패널(100)이 면잔상에 의해 상기 제1 영상(I1)의 블랙 직사각형 패턴을 표시하던 영역의 휘도는 상기 제1 영상(I1)의 화이트 직사각형 패턴을 표시하던 영역의 휘도보다 작다. 또한, 상기 제1 영상(I1)의 블랙 직사각형 패턴 및 상기 화이트 직사각형 패턴의 경계에는 강한 선잔상이 표시된다.

상기 표시 패널(100)이 상기 표시 패널(100)의 중앙 영역에 25%의 그레이 박스를 포함하는 제3 영상(I3)을 표시하면, 상기 강한 블랙 선잔상 중 상기 25%의 그레이 박스 내에 배치되는 블랙 선잔상 영역의 불순물은 다시 상기 25%의 그레이 박스와 화이트 영역의 경계까지 빠르게 이동하게 된다.

결과적으로, 상기 표시 패널(100)이 상기 제3 영상(I3)을 계속하여 표시하고 있으면, 상기 제3 영상(I3)에 상기 표시 패널(100)의 선잔상이 반영된 제4 영상(I4)이 사용자에게 시인되게 된다. 이와 같은 선잔상은 상기 표시 패널(100)의 표시 품질을 악화시키게 된다.

도 3은 도 1의 표시 패널의 제1 기판을 나타내는 평면도이다. 도 4는 도 3의 I-I'라인을 따라 절단한 도 1의 표시 패널을 나타내는 단면도이다. 도 5는 도 1의 표시 패널의 제1 방향의 제1 내지 제6 픽셀이 블랙 계조를 표시하고, 공통 전압과 쉴드 전압이 서로 동일한 경우의 불순물의 이동을 나타내는 개념도이다. 도 6은 도 1의 표시 패널의 제1 방향의 제1 내지 제6 픽셀이 블랙 계조를 표시하고, 공통 전압과 쉴드 전압이 서로 상이한 경우의 불순물의 이동을 나타내는 개념도이다.

도 1 및 도 3을 참조하면, 상기 표시 패널(100)은 제1 기판 및 제2 기판을 포함한다.

상기 제1 기판은 픽셀 전압이 인가되는 픽셀 전극(P11 내지 P46) 및 상기 픽셀 전극(P11 내지 P46) 사이에 배치되며 쉴드 전압(VSCOM)이 인가되는 쉴드 전극(SCE)을 포함한다.

상기 제2 기판은 상기 제1 기판과 마주본다. 상기 제2 기판은 공통 전압(VCOM)이 인가되는 공통 전극(VCE)을 포함한다.

예를 들어, 상기 표시 패널(100)은 복수의 픽셀 행 및 복수의 픽셀 열을 포함한다.

제1 픽셀 행은 상기 제1 방향(D1)을 따라 배치되는 제1 픽셀 전극(P11), 제2 픽셀 전극(P12), 제3 픽셀 전극(P13), 제4 픽셀 전극(P14), 제5 픽셀 전극(P15) 및 제6 픽셀 전극(P16)을 포함한다. 제2 픽셀 행은 상기 제1 방향(D1)을 따라 배치되는 제7 픽셀 전극(P21), 제8 픽셀 전극(P22), 제9 픽셀 전극(P23), 제10 픽셀 전극(P24), 제11 픽셀 전극(P25) 및 제12 픽셀 전극(P26)을 포함한다. 제3 픽셀 행은 상기 제1 방향(D1)을 따라 배치되는 제13 픽셀 전극(P31), 제14 픽셀 전극(P32), 제15 픽셀 전극(P33), 제16 픽셀 전극(P34), 제17 픽셀 전극(P35) 및 제18 픽셀 전극(P36)을 포함한다. 제4 픽셀 행은 상기 제1 방향(D1)을 따라 배치되는 제19 픽셀 전극(P41), 제20 픽셀 전극(P42), 제21 픽셀 전극(P43), 제22 픽셀 전극(P44), 제23 픽셀 전극(P45) 및 제24 픽셀 전극(P46)을 포함한다.

제1 픽셀 열은 상기 제2 방향(D2)을 따라 배치되는 상기 제1 픽셀 전극(P11), 상기 제7 픽셀 전극(P21), 상기 제13 픽셀 전극(P31) 및 상기 제19 픽셀 전극(P41)을 포함한다. 제2 픽셀 열은 상기 제2 방향(D2)을 따라 배치되는 상기 제2 픽셀 전극(P12), 상기 제8 픽셀 전극(P22), 상기 제14 픽셀 전극(P32) 및 상기 제20 픽셀 전극(P42)을 포함한다.

상기 쉴드 전극(SCE)은 상기 제1 방향(D1)으로 연장되는 제1 연장부, 상기 제2 방향(D2)으로 연장되는 제2 연장부 및 상기 제1 연장부 및 상기 제2 연장부를 연결하는 교차부를 포함할 수 있다.

상기 쉴드 전극(SCE)의 상기 제1 연장부는 상기 게이트 라인(GL)과 중첩될 수 있다. 상기 쉴드 전극(SCE)의 상기 제1 연장부는 상기 게이트 라인(GL)과 상기 픽셀 전극(P11 내지 P46) 간의 커플링으로 인한 빛샘을 차단할 수 있다. 상기 쉴드 전극(SCE)의 상기 제1 연장부는 상기 게이트 라인(GL)과 상기 공통 전극(VCE) 간의 커플링으로 인한 빛샘을 차단할 수 있다.

상기 쉴드 전극(SCE)의 상기 제2 연장부는 상기 데이터 라인(DL)과 중첩될 수 있다. 상기 쉴드 전극(SCE)의 상기 제2 연장부는 상기 데이터 라인(DL)과 상기 픽셀 전극(P11 내지 P46) 간의 커플링으로 인한 빛샘을 차단할 수 있다. 상기 쉴드 전극(SCE)의 상기 제2 연장부는 상기 데이터 라인(DL)과 상기 공통 전극(VCE) 간의 커플링으로 인한 빛샘을 차단할 수 있다.

도 4를 보면, 상기 제1 방향(D1)을 따라 배치되는 상기 제1 픽셀 전극(P11) 및 상기 제2 픽셀 전극(P12)은 서로 이격되며, 상기 제1 픽셀 전극(P11) 및 상기 제2 픽셀 전극(P12) 사이에는 제1 쉴드 전극부(SCEV1)가 배치된다. 상기 제1 쉴드 전극부(SCEV1)는 상기 제1 픽셀 전극(P11)과 이격되고 상기 제2 픽셀 전극(P12)과 이격될 수 있다.

상기 제1 방향(D1)을 따라 배치되는 상기 제2 픽셀 전극(P12) 및 상기 제3 픽셀 전극(P13)은 서로 이격되며, 상기 제2 픽셀 전극(P12) 및 상기 제3 픽셀 전극(P13) 사이에는 제2 쉴드 전극부(SCEV2)가 배치된다. 상기 제2 쉴드 전극부(SCEV2)는 상기 제2 픽셀 전극(P12)과 이격되고 상기 제3 픽셀 전극(P13)과 이격될 수 있다. 상기 제2 쉴드 전극부(SCEV2)는 상기 제1 쉴드 전극부(SCEV1)와 연결될 수 있다.

도 4에서 보듯이, 상기 쉴드 전극(SCE)은 상기 픽셀 전극(P11 내지 P46)과 같은 층에 배치될 수 있다. 상기 쉴드 전극(SCE)은 상기 픽셀 전극(P11 내지 P46)과 같은 금속 층에 의해 형성될 수 있다. 따라서, 상기 쉴드 전극(SCE)은 상기 픽셀 전극(P11 내지 P46)과 동일한 물질로 형성될 수 있다. 상기 쉴드 전극(SCE)은 상기 픽셀 전극(P11 내지 P46)과 동일한 패터닝 공정에 의해 형성될 수 있다.

도 5는 상기 공통 전극(VCE)에 인가되는 상기 공통 전압(VCOM) 및 상기 쉴드 전극(SCE)에 인가되는 상기 쉴드 전압(VSCOM)이 동일한 비교예를 도시한다. 도 5에서는 킥백 전압이 상기 표시 패널(100)의 상기 제1 픽셀 전극(P11)으로부터 상기 제6 픽셀 전극(P16)으로 갈수록 점점 증가하는 경우를 예시한다. 또한, 상기 제1 픽셀 전극(P11), 상기 제3 픽셀 전극(P13) 및 상기 제5 픽셀 전극(P15)은 정극성의 픽셀 전압을 갖고, 상기 제2 픽셀 전극(P12), 상기 제4 픽셀 전극(P14) 및 상기 제6 픽셀 전극(P16)은 부극성의 픽셀 전압을 가지며, 상기 제1 내지 제6 픽셀 전극(P11 내지 P16)은 블랙 영상을 표시하는 것을 예시한다. 또한, 상기 불순물의 이동 방향은 상기 제1 방향(D1)을 따라 상기 제1 픽셀 전극(P11)으로부터 상기 제6 픽셀 전극(P16)인 경우를 예시한다. (예를 들어, 상기 불순물의 극성은 정극성일 수 있다.)

도 5에서 상기 공통 전압(VCOM)은 5.4V이고, 상기 쉴드 전압(VSCOM)은 상기 공통 전압(VCOM)과 동일한 5.4V이다. 이상적인 정극성에서의 블랙 계조 전압인 제1 블랙 전압은 6.1V이고, 이상적인 부극성에서의 블랙 계조 전압인 제2 블랙 전압은 4.6V이다. 이 때, 상기 제1 블랙 전압 및 상기 제2 블랙 전압의 차이로 정의되는 블랙 갭(BG)은 1.5V일 수 있다.

도 5에서, 상기 제1 픽셀 전극(P11) 내지 제6 픽셀 전극(P16)이 상기 블랙 영상을 표시할 때, 정극성의 상기 제1 픽셀 전극(P11), 상기 제3 픽셀 전극(P13) 및 상기 제5 픽셀 전극(P15)의 픽셀 전압은 증가하는 킥백 전압에 의해 점점 감소하고, 상기 제1 픽셀 전극(P11) 영역 내의 불순물들은 상기 제5 픽셀 전극(P15) 영역 방향으로 빠르게 이동하게 된다. 또한, 상기 제1 픽셀 전극(P11) 내지 제6 픽셀 전극(P16)이 상기 블랙 영상을 표시할 때, 부극성의 상기 제2 픽셀 전극(P12), 상기 제4 픽셀 전극(P14) 및 상기 제6 픽셀 전극(P16)의 픽셀 전압은 증가하는 킥백 전압에 의해 점점 감소하고, 상기 제2 픽셀 전극(P12) 영역 내의 불순물들은 상기 제6 픽셀 전극(P16) 영역 방향으로 빠르게 이동하게 된다. 상기 이동한 불순물들은 블랙 패턴과 화이트 패턴의 경계에 배치되는 픽셀 영역까지 이동하게 된다.

도 6을 보면, 본 실시예에 따른 상기 쉴드 전극(SCE)에 인가되는 상기 쉴드 전압(VSCOM)은 상기 공통 전압(VCOM)과 상이하다. 상기 공통 전압(VCOM)은 직류 전압일 수 있다. 상기 쉴드 전압(VSCOM)은 직류 전압일 수 있다.

상기 정극성에서의 블랙 계조의 전압을 제1 블랙 전압(예컨대 6.1V), 부극성에서의 블랙 계조의 전압을 제2 블랙 전압(4.6V), 상기 제1 블랙 전압 및 상기 제2 블랙 전압의 차이를 블랙 갭(BG=1.5V)이라고 할 때, 상기 공통 전압(VCOM)과 상기 쉴드 전압(VSCOM)의 차이의 절대값은 BG/2(예컨대 0.75V)보다 크거나 같을 수 있다. 도 6에서는 상기 공통 전압(VCOM)과 상기 쉴드 전압(VSCOM)의 차이의 절대값을 1.5V로 설정한 경우를 예시하였다.

예를 들어, 상기 쉴드 전압(VSCOM)은 상기 공통 전압(VCOM)보다 상기 BG/2만큼 크거나 같을 수 있다. 이와는 달리, 상기 쉴드 전압(VSCOM)은 상기 공통 전압(VCOM)보다 상기 BG/2만큼 작거나 같을 수 있다.

예를 들어, 상기 불순물의 극성이 부극성인 경우에는 상기 쉴드 전압(VSCOM)은 상기 공통 전압(VCOM)보다 크게 설정할 수 있다. 예를 들어, 상기 불순물의 극성이 정극성인 경우에는 상기 쉴드 전압(VSCOM)은 상기 공통 전압(VCOM)보다 작게 설정할 수 있다.

본 실시예에서는 상기 쉴드 전압(VSCOM)은 상기 공통 전압(VCOM)에서 BG/2(예컨대, 0.75V)를 뺀 값보다 작거나 같을 수 있다. 도 6에서는 상기 쉴드 전압(VSCOM)은 상기 공통 전압(VCOM)보다 1.5V 작게 설정한 경우를 예시하였다.

도 6에서, 상기 제1 픽셀 전극(P11) 내지 제6 픽셀 전극(P16)이 상기 블랙 영상을 표시할 때, 정극성의 상기 제1 픽셀 전극(P11), 상기 제3 픽셀 전극(P13) 및 상기 제5 픽셀 전극(P15)의 픽셀 전압은 증가하는 킥백 전압에 의해 점점 감소하지만, 상기 제1 픽셀 전극(P11) 영역 내의 불순물들은 상기 제1 픽셀 전극(P11) 및 상기 제2 픽셀 전극(P12) 사이의 쉴드 전극(SCEV1)에 트랩되고, 상기 제3 픽셀 전극(P13) 영역 내의 불순물들은 상기 제3 픽셀 전극(P13) 및 상기 제4 픽셀 전극(P14) 사이의 쉴드 전극(SCEV3)에 트랩되며, 상기 제5 픽셀 전극(P15) 영역 내의 불순물들은 상기 제5 픽셀 전극(P15) 및 상기 제6 픽셀 전극(P16) 사이의 쉴드 전극(SCEV5)에 트랩된다. 또한, 상기 제1 픽셀 전극(P11) 내지 제6 픽셀 전극(P16)이 상기 블랙 영상을 표시할 때, 부극성의 상기 제2 픽셀 전극(P12), 상기 제4 픽셀 전극(P14) 및 상기 제6 픽셀 전극(P16)의 픽셀 전압은 증가하는 킥백 전압에 의해 점점 감소하지만, 상기 제2 픽셀 전극(P12) 영역 내의 불순물들은 상기 제1 픽셀 전극(P11) 및 상기 제2 픽셀 전극(P12) 사이의 쉴드 전극(SCEV1) 또는 상기 제2 픽셀 전극(P12) 및 상기 제3 픽셀 전극(P13) 사이의 쉴드 전극(SCEV2)에 트랩되고, 상기 제4 픽셀 전극(P14) 영역 내의 불순물들은 상기 제3 픽셀 전극(P13) 및 상기 제4 픽셀 전극(P14) 사이의 쉴드 전극(SCEV3) 또는 상기 제4 픽셀 전극(P14) 및 상기 제5 픽셀 전극(P15) 사이의 쉴드 전극(SCEV4)에 트랩된다. 따라서, 상기 블랙 패턴과 상기 화이트 패턴 사이의 경계에 상기 불순물들이 모여 선잔상을 이루는 현상이 방지되게 된다.

본 실시예에 따르면, 상기 제1 방향(D1)으로 배치되는 상기 픽셀 전극들 사이에 배치되는 쉴드 전극부에 의해 상기 불순물들이 상기 제1 방향(D1)을 따라 이동하여 선잔상을 이루는 현상을 방지한다. 따라서 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.

도 7은 도 3의 II-II'라인을 따라 절단한 도 1의 표시 패널을 나타내는 단면도이다. 도 8은 도 1의 표시 패널의 제2 방향의 제1 내지 제4 픽셀이 블랙 계조를 표시하고, 공통 전압과 쉴드 전압이 서로 동일한 경우의 불순물의 이동을 나타내는 개념도이다. 도 9는 도 1의 표시 패널의 제2 방향의 제1 내지 제4 픽셀이 블랙 계조를 표시하고, 공통 전압과 쉴드 전압이 서로 상이한 경우의 불순물의 이동을 나타내는 개념도이다.

도 1 내지 도 9를 참조하면, 상기 제1 기판은 픽셀 전압이 인가되는 픽셀 전극(P11 내지 P46) 및 상기 픽셀 전극(P11 내지 P46) 사이에 배치되며 쉴드 전압(VSCOM)이 인가되는 쉴드 전극(SCE)을 포함한다.

도 7을 보면, 상기 제2 방향(D2)을 따라 배치되는 상기 제1 픽셀 전극(P11) 및 상기 제7 픽셀 전극(P21)은 서로 이격되며, 상기 제1 픽셀 전극(P11) 및 상기 제7 픽셀 전극(P21) 사이에는 제3 쉴드 전극부(SCEH1)가 배치된다. 상기 제3 쉴드 전극부(SCEH1)는 상기 제1 픽셀 전극(P11)과 이격되고 상기 제7 픽셀 전극(P21)과 이격될 수 있다.

상기 제2 방향(D2)을 따라 배치되는 상기 제7 픽셀 전극(P21) 및 상기 제13 픽셀 전극(P31)은 서로 이격되며, 상기 제7 픽셀 전극(P21) 및 상기 제13 픽셀 전극(P31) 사이에는 제4 쉴드 전극부(SCEH2)가 배치된다. 상기 제4 쉴드 전극부(SCEH2)는 상기 제7 픽셀 전극(P21)과 이격되고 상기 제13 픽셀 전극(P31)과 이격될 수 있다. 상기 제4 쉴드 전극부(SCEH2)는 상기 제3 쉴드 전극부(SCEH1)와 연결될 수 있다.

도 8은 상기 공통 전극(VCE)에 인가되는 상기 공통 전압(VCOM) 및 상기 쉴드 전극(SCE)에 인가되는 상기 쉴드 전압(VSCOM)이 동일한 비교예를 도시한다. 도 8에서는 킥백 전압이 상기 표시 패널(100)의 상기 제1 픽셀 전극(P11)으로부터 상기 제19 픽셀 전극(P41)으로 갈수록 점점 증가하는 경우를 예시한다. 또한, 상기 제1 픽셀 전극(P11) 및 상기 제13 픽셀 전극은 정극성의 픽셀 전압을 갖고, 상기 제7 픽셀 전극(P21) 및 상기 제19 픽셀 전극(P41)은 부극성의 픽셀 전압을 가지며, 상기 제1, 제7, 제13 및 제19 픽셀 전극(P11 내지 P41)은 블랙 영상을 표시하는 것을 예시한다. 또한, 상기 불순물의 이동 방향은 상기 제2 방향(D2)을 따라 상기 제1 픽셀 전극(P11)으로부터 상기 제19 픽셀 전극(P41)인 경우를 예시한다. (예를 들어, 상기 불순물의 극성은 정극성일 수 있다.)

도 8에서 상기 공통 전압(VCOM)은 5.4V이고, 상기 쉴드 전압(VSCOM)은 상기 공통 전압(VCOM)과 동일한 5.4V이다. 이상적인 정극성에서의 블랙 계조 전압인 제1 블랙 전압은 6.1V이고, 이상적인 부극성에서의 블랙 계조 전압인 제2 블랙 전압은 4.6V이다. 이 때, 상기 제1 블랙 전압 및 상기 제2 블랙 전압의 차이로 정의되는 블랙 갭(BG)은 1.5V일 수 있다.

도 8에서, 상기 제1 픽셀 전극(P11) 내지 제19 픽셀 전극(P41)이 상기 블랙 영상을 표시할 때, 정극성의 상기 제1 픽셀 전극(P11) 및 상기 제13 픽셀 전극(P31)의 픽셀 전압은 증가하는 킥백 전압에 의해 점점 감소하고, 상기 제1 픽셀 전극(P11) 영역 내의 불순물들은 상기 제13 픽셀 전극(P31) 영역 방향으로 빠르게 이동하게 된다. 또한, 상기 제1 픽셀 전극(P11) 내지 제19 픽셀 전극(P41)이 상기 블랙 영상을 표시할 때, 부극성의 상기 제7 픽셀 전극(P21) 및 상기 제19 픽셀 전극(P41)의 픽셀 전압은 증가하는 킥백 전압에 의해 점점 감소하고, 상기 제7 픽셀 전극(P21) 영역 내의 불순물들은 상기 제19 픽셀 전극(P41) 영역 방향으로 빠르게 이동하게 된다. 상기 이동한 불순물들은 블랙 패턴과 화이트 패턴의 경계에 배치되는 픽셀 영역까지 이동하게 된다.

도 9를 보면, 본 실시예에 따른 상기 쉴드 전극(SCE)에 인가되는 상기 쉴드 전압(VSCOM)은 상기 공통 전압(VCOM)과 상이하다. 상기 공통 전압(VCOM)은 직류 전압일 수 있다. 상기 쉴드 전압(VSCOM)은 직류 전압일 수 있다.

상기 정극성에서의 블랙 계조의 전압을 제1 블랙 전압(예컨대 6.1V), 부극성에서의 블랙 계조의 전압을 제2 블랙 전압(4.6V), 상기 제1 블랙 전압 및 상기 제2 블랙 전압의 차이를 블랙 갭(BG=1.5V)이라고 할 때, 상기 공통 전압(VCOM)과 상기 쉴드 전압(VSCOM)의 차이의 절대값은 BG/2(예컨대 0.75V)보다 크거나 같을 수 있다. 도 9에서는 상기 공통 전압(VCOM)과 상기 쉴드 전압(VSCOM)의 차이의 절대값을 1.5V로 설정한 경우를 예시하였다.

본 실시예에서는 상기 쉴드 전압(VSCOM)은 상기 공통 전압(VCOM)에서 BG/2(예컨대, 0.75V)를 뺀 값보다 작거나 같을 수 있다. 도 9에서는 상기 쉴드 전압(VSCOM)은 상기 공통 전압(VCOM)보다 1.5V 작게 설정한 경우를 예시하였다. (도 6의 표시 패널은 도 9의 표시 패널과 동일하므로, 도 6의 VSCOM은 도 9의 VSCOM과 동일하다.)

도 9에서, 상기 제1 픽셀 전극(P11) 내지 제19 픽셀 전극(P41)이 상기 블랙 영상을 표시할 때, 정극성의 상기 제1 픽셀 전극(P11) 및 상기 제13 픽셀 전극(P31)의 픽셀 전압은 증가하는 킥백 전압에 의해 점점 감소하지만, 상기 제1 픽셀 전극(P11) 영역 내의 불순물들은 상기 제1 픽셀 전극(P11) 및 상기 제7 픽셀 전극(P21) 사이의 쉴드 전극(SCEH1)에 트랩되고, 상기 제13 픽셀 전극(P31) 영역 내의 불순물들은 상기 제13 픽셀 전극(P31) 및 상기 제19 픽셀 전극(P41) 사이의 쉴드 전극(SCEH3)에 트랩되다. 또한, 상기 제1 픽셀 전극(P11) 내지 제19 픽셀 전극(P41)이 상기 블랙 영상을 표시할 때, 부극성의 상기 제7 픽셀 전극(P21) 및 상기 제19 픽셀 전극(P41)의 픽셀 전압은 증가하는 킥백 전압에 의해 점점 감소하지만, 상기 제7 픽셀 전극(P21) 영역 내의 불순물들은 상기 제1 픽셀 전극(P11) 및 상기 제7 픽셀 전극(P21) 사이의 쉴드 전극(SCEH1) 또는 상기 제7 픽셀 전극(P21) 및 상기 제13 픽셀 전극(P31) 사이의 쉴드 전극(SCEH2)에 트랩된다. 따라서, 상기 블랙 패턴과 상기 화이트 패턴 사이의 경계에 상기 불순물들이 모여 선잔상을 이루는 현상이 방지되게 된다.

본 실시예에 따르면, 상기 제2 방향(D2)으로 배치되는 상기 픽셀 전극들 사이에 배치되는 쉴드 전극부에 의해 상기 불순물들이 상기 제2 방향(D2)을 따라 이동하여 선잔상을 이루는 현상을 방지한다. 따라서 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.

본 실시예에서는 상기 쉴드 전압(SCE)이 상기 제1 방향(D1)으로 연장되어 상기 게이트 라인(GL)과 연장되는 제1 연장부 및 상기 제2 방향(D2)으로 연장되어 상기 데이터 라인(DL)과 연장되는 제2 연장부를 모두 포함하는 것으로 도시하였으나, 본 발명은 이에 한정되지 않으며, 상기 쉴드 전압(SCE)은 상기 제1 방향(D1)으로 연장되어 상기 게이트 라인(GL)과 연장되는 상기 제1 연장부만을 포함하거나, 상기 제2 방향(D2)으로 연장되어 상기 데이터 라인(DL)과 연장되는 상기 제2 연장부만을 포함할 수 있다.

이상에서 설명한 본 발명에 따른 표시 패널 및 이를 포함하는 표시 장치에 따르면, 픽셀 전극 사이에 배치되는 쉴드 전극에 쉴드 전압을 인가하여 선잔상의 발생을 방지하여 표시 패널의 표시 품질을 향상시킬 수 있다.

이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 패널 200: 타이밍 컨트롤러
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부 600: 공통 전압 생성부

Claims

픽셀 전압이 인가되는 픽셀 전극 및 상기 픽셀 전극 사이에 배치되며 쉴드 전압이 인가되는 쉴드 전극을 포함하는 제1 기판; 및
상기 제1 기판과 마주보며 공통 전압이 인가되는 공통 전극을 포함하는 제2 기판을 포함하고,
상기 쉴드 전압은 상기 공통 전압과 상이한 것을 특징으로 하는 표시 패널.
삭제
제1항에 있어서, 상기 공통 전압은 직류 전압이고, 상기 쉴드 전압은 직류 전압인 것을 특징으로 하는 표시 패널.
제3항에 있어서, 정극성에서의 블랙 계조의 전압을 제1 블랙 전압, 부극성에서의 블랙 계조의 전압을 제2 블랙 전압, 상기 제1 블랙 전압 및 상기 제2 블랙 전압의 차이를 블랙 갭(BG)이라고 할 때,
상기 공통 전압과 상기 쉴드 전압의 차이의 절대값은 BG/2보다 크거나 같은 것을 특징으로 하는 표시 패널.
제4항에 있어서, 상기 쉴드 전압은 상기 공통 전압에서 BG/2를 뺀 값보다 작거나 같은 것을 특징으로 하는 표시 패널.
제1항에 있어서, 상기 쉴드 전극은 상기 픽셀 전극과 같은 층에 배치되는 것을 특징으로 하는 표시 패널.
제6항에 있어서, 상기 쉴드 전극은 상기 픽셀 전극과 같은 금속 층에 의해 형성되는 것을 특징으로 하는 표시 패널.
픽셀 전압이 인가되는 픽셀 전극 및 상기 픽셀 전극 사이에 배치되며 쉴드 전압이 인가되는 쉴드 전극을 포함하는 제1 기판; 및
상기 제1 기판과 마주보며 공통 전압이 인가되는 공통 전극을 포함하는 제2 기판을 포함하고,
상기 쉴드 전극은
제1 방향으로 연장되는 제1 연장부;
상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 연장부; 및
상기 제1 연장부 및 상기 제2 연장부를 연결하는 교차부를 포함하는 것을 특징으로 하는 표시 패널.
제8항에 있어서, 상기 제1 기판은 상기 제1 방향으로 연장되는 게이트 라인 및 상기 제2 방향으로 연장되는 데이터 라인을 포함하고,
상기 쉴드 전극의 상기 제1 연장부는 상기 게이트 라인과 중첩되는 것을 특징으로 하는 표시 패널.
제8항에 있어서, 상기 제1 기판은 상기 제1 방향으로 연장되는 게이트 라인 및 상기 제2 방향으로 연장되는 데이터 라인을 포함하고,
상기 쉴드 전극의 상기 제2 연장부는 상기 데이터 라인과 중첩되는 것을 특징으로 하는 표시 패널.
픽셀 전압이 인가되는 픽셀 전극 및 상기 픽셀 전극 사이에 배치되며 쉴드 전압이 인가되는 쉴드 전극을 포함하는 제1 기판 및 상기 제1 기판과 마주보며 공통 전압이 인가되는 공통 전극을 포함하는 제2 기판을 포함하는 표시 패널;
상기 표시 패널에 게이트 신호를 제공하는 게이트 구동부;
상기 표시 패널에 상기 픽셀 전압을 제공하는 데이터 구동부; 및
상기 표시 패널에 상기 공통 전압 및 상기 쉴드 전압을 제공하는 공통 전압 생성부를 포함하고,
상기 공통 전압 생성부는 서로 상이한 상기 쉴드 전압 및 상기 공통 전압을 상기 표시 패널에 제공하는 것을 특징으로 하는 표시 장치.
삭제
제11항에 있어서, 상기 공통 전압은 직류 전압이고, 상기 쉴드 전압은 직류 전압인 것을 특징으로 하는 표시 장치.
제13항에 있어서, 정극성에서의 블랙 계조의 전압을 제1 블랙 전압, 부극성에서의 블랙 계조의 전압을 제2 블랙 전압, 상기 제1 블랙 전압 및 상기 제2 블랙 전압의 차이를 블랙 갭(BG)이라고 할 때,
상기 공통 전압과 상기 쉴드 전압의 차이의 절대값은 BG/2보다 크거나 같은 것을 특징으로 하는 표시 장치.
제11항에 있어서, 상기 쉴드 전극은 상기 픽셀 전극과 같은 층에 배치되는 것을 특징으로 하는 표시 장치.
픽셀 전압이 인가되는 픽셀 전극 및 상기 픽셀 전극 사이에 배치되며 쉴드 전압이 인가되는 쉴드 전극을 포함하는 제1 기판 및 상기 제1 기판과 마주보며 공통 전압이 인가되는 공통 전극을 포함하는 제2 기판을 포함하는 표시 패널;
상기 표시 패널에 게이트 신호를 제공하는 게이트 구동부;
상기 표시 패널에 상기 픽셀 전압을 제공하는 데이터 구동부; 및
상기 표시 패널에 상기 공통 전압 및 상기 쉴드 전압을 제공하는 공통 전압 생성부를 포함하고,
상기 쉴드 전극은
제1 방향으로 연장되는 제1 연장부;
상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 연장부; 및
상기 제1 연장부 및 상기 제2 연장부를 연결하는 교차부를 포함하는 것을 특징으로 하는 표시 장치.
제16항에 있어서, 상기 제1 기판은 상기 제1 방향으로 연장되는 게이트 라인 및 상기 제2 방향으로 연장되는 데이터 라인을 포함하고,
상기 쉴드 전극의 상기 제1 연장부는 상기 게이트 라인과 중첩되는 것을 특징으로 하는 표시 장치.
제16항에 있어서, 상기 제1 기판은 상기 제1 방향으로 연장되는 게이트 라인 및 상기 제2 방향으로 연장되는 데이터 라인을 포함하고,
상기 쉴드 전극의 상기 제2 연장부는 상기 데이터 라인과 중첩되는 것을 특징으로 하는 표시 장치.