JP6494341B2 - 表示装置 - Google Patents

Description

本発明は表示装置に関し、例えば、表示領域に設けられた複数の画素に信号を供給するためのトランジスタを有する表示装置に適用して有効な技術に関する。

表示領域に設けられた複数の画素に、複数の信号線を介して信号を供給し、画像を表示させる表示装置がある。このような表示装置では、表示装置を小型化し、かつ、表示領域を大きくするために、表示領域の周辺の領域の面積を縮小することが求められる。

また、複数の画素の各々は、Ｒ（赤）、Ｇ（緑）及びＢ（青）の各々の色をそれぞれ表示する複数の副画素を含む。各画素に映像信号を供給する信号線は、各画素に含まれる複数の副画素の各々にそれぞれ接続される複数の信号線を含む。各信号線は、映像信号が入力される信号線駆動回路と、各副画素とを接続する。信号線駆動回路と各信号線との間には、信号線スイッチ回路が接続される。

例えば、特開２０１０−１０７８４０号公報（特許文献１）には、表示装置において、基板上に、複数の画素回路がマトリクス状に配置された表示領域と、制御信号によって導通及び非導通が制御され、画素回路に映像信号を供給する複数のスイッチ回路とを有する技術が記載されている。

特開２０１０−１０７８４０号公報

上記した信号線スイッチ回路は、複数の信号線の各々を信号線駆動回路にそれぞれ接続する複数のトランジスタを有する。信号線スイッチ回路に含まれる複数のトランジスタは、表示領域の周辺の領域に、設けられる。また、これらの複数のトランジスタには、比較的大きな電流が流れるため、当該トランジスタのゲート幅は、ゲート長よりも長い。このような、ゲート長よりも長いゲート幅を有する複数のトランジスタを効率よく配置するために、複数のトランジスタは、ゲート長方向に配列されている。

ところが、ゲート長方向に隣り合う２個のトランジスタの各々の、互いに隣り合う側のソース電極又はドレイン電極の間の距離を狭めることは困難である。そのため、当該２個のトランジスタを含み、ゲート長方向に配列された複数個のトランジスタを全体として間隔を詰めて配置することができず、表示領域の周辺の領域の面積を縮小することができない。

あるいは、信号線スイッチ回路に含まれるトランジスタ以外のトランジスタであっても、表示領域の周辺の領域に複数個のトランジスタが設けられる場合には、信号線スイッチ回路に含まれるトランジスタと同様に、表示領域の周辺の領域の面積を縮小することができない。

本発明は、上述のような従来技術の問題点を解決すべくなされたものであって、表示領域の周辺の領域のうち、複数のトランジスタが設けられる部分の面積を縮小し、表示領域の周辺の領域の面積を縮小することができる表示装置を提供することを目的とする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明の一態様としての表示装置は、基板と、画素が形成された画素回路と、画素回路に画像に関する信号を供給する複数の制御回路と、制御回路に設けられたトランジスタと、を有する。トランジスタは、第１方向に延在するゲート線と、開口部が設けられた絶縁膜と、第１方向とは異なる第２方向に配列されたドレイン電極及びソース電極と、絶縁膜を介して、ドレイン電極、ソース電極及びゲート線と重畳する半導体膜と、を含む。また、トランジスタは、半導体膜と、ソース電極又はドレイン電極とを、開口部を介して電気的に接続する導電性配線を含む。当該表示装置は、さらに、トランジスタである第１トランジスタと、トランジスタである第２トランジスタと、を有する。第１トランジスタと第２トランジスタとは、第２方向に隣り合っており、平面視において、第１トランジスタの導電性配線の、第２トランジスタ側の端部と、第１トランジスタの開口部の、第２トランジスタ側の端部と、の間に隙間がある。

また、他の一態様として、第１トランジスタは、第１トランジスタのゲート線に対して第２トランジスタ側に配置された、複数の開口部である第１開口部群を有し、第２トランジスタは、第２トランジスタのゲート線に対して第１トランジスタ側に配置された、複数の開口部である第２開口部群を有してもよい。第１開口部群は、第１トランジスタ内において、第１方向に配列されており、第２開口部群は、第２トランジスタ内において、第１方向に配列されており、第１開口部群と、第２開口部群とは、第１方向において交互に配置されていてもよい。

また、他の一態様として、第１トランジスタのソース電極及びドレイン電極の一方と、第２トランジスタのソース電極及びドレイン電極の一方とが、第２方向において隣り合っており、かつ、第１方向において重ならなくてもよい。

また、他の一態様として、第１トランジスタは、第１トランジスタのゲート線に対して第２トランジスタ側に配置された、複数の開口部である第１開口部群を有し、第２トランジスタは、第２トランジスタのゲート線に対して第１トランジスタ側に配置された、複数の開口部である第２開口部群を有してもよい。第１開口部群は、第１トランジスタ内において、第１方向に配列されており、第２開口部群は、第２トランジスタ内において、第１方向に配列されており、第１開口部群と、第２開口部群とが、第１方向において重なっていてもよい。

また、他の一態様として、画素は、互いに異なる色の第１副画素と第２副画素とを含み、第１トランジスタは、第１副画素を駆動するトランジスタであり、第２トランジスタは、第２副画素を駆動するトランジスタであり、第１副画素と第２副画素とは、第２方向に配列されていてもよい。

また、他の一態様として、画素回路には、画素である、第１画素と第２画素とが形成され、第１画素は、第１副画素を含み、第２画素は、第２副画素を含んでもよい。第１トランジスタは、第１副画素を駆動するトランジスタであり、第２トランジスタは、第２副画素を駆動するトランジスタであり、第１副画素と第２副画素は、互いに異なる色であり、第１トランジスタと第２トランジスタは、同一の制御回路で制御されるものでもよい。

また、他の一態様として、トランジスタである第３トランジスタを有し、第３トランジスタは、第１トランジスタを挟んで第２トランジスタと反対側に配置されていてもよい。第１トランジスタのドレイン電極と、第２トランジスタのソース電極及びドレイン電極の一方とが、第２方向において隣り合っており、第３トランジスタのソース電極は、第１トランジスタのソース電極と共有されていてもよい。

また、他の一態様として、第１トランジスタは、第１トランジスタのゲート線に対して第２トランジスタ側に配置された、複数の開口部である第１開口部群を有し、第２トランジスタは、第２トランジスタのゲート線に対して第１トランジスタ側に配置された、複数の開口部である第２開口部群を有してもよい。第１トランジスタ及び第３トランジスタは、第１トランジスタのゲート線と第３トランジスタのゲート線との間に配置された、共通の複数の開口部である第３開口部群を有してもよい。第１開口部群は、第１トランジスタ内において、第１方向に配列されており、第２開口部群は、第２トランジスタ内において、第１方向に配列されており、第１開口部群と、第２開口部群とは、第１方向において交互に配置されており、第３開口部群は、第１方向に配列されていてもよい。

また、他の一態様として、第１トランジスタのドレイン電極又はソース電極の一方と、第２トランジスタのドレイン電極又はソース電極の一方とが、隣り合っており、第１トランジスタは、第１トランジスタのゲート線に対して第２トランジスタ側に配置された複数の開口部を有してもよい。また、平面視において、第１トランジスタの開口部と、第２トランジスタのドレイン電極又はソース電極の一方とが、離間していてもよい。

実施の形態の表示装置の一例を示す平面図である。 実施の形態の表示装置の一例を示す断面図である。 実施の形態の表示装置の一例を示す断面図である。 実施の形態の表示装置の等価回路を示す図である。 実施の形態の表示装置における信号線スイッチ回路のトランジスタの平面図である。 実施の形態の表示装置における信号線スイッチ回路のトランジスタの平面図である。 実施の形態の表示装置における信号線スイッチ回路のトランジスタの平面図である。 実施の形態の表示装置における信号線スイッチ回路のトランジスタの断面図である。 実施の形態の表示装置における信号線スイッチ回路のトランジスタの断面図である。 実施の形態の表示装置における信号線スイッチ回路のトランジスタの断面図である。 実施の形態の表示装置における信号線スイッチ回路のトランジスタの平面図である。 実施の形態の表示装置における信号線スイッチ回路のトランジスタの平面図である。 比較例１の表示装置における信号線スイッチ回路のトランジスタの平面図である。 比較例１の表示装置における信号線スイッチ回路のトランジスタの平面図である。 比較例２の表示装置における信号線スイッチ回路のトランジスタの平面図である。 比較例２の表示装置における信号線スイッチ回路のトランジスタの平面図である。 比較例２の表示装置における信号線スイッチ回路のトランジスタの断面図である。 実施の形態の変形例の表示装置における信号線スイッチ回路のトランジスタの平面図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。

なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実施の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。

また本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。また、本明細書の表示装置の構造説明において、「上」とは基板ＢＳに対してトランジスタＴｒや制御回路（信号線スイッチ回路ＳＷ）を形成する側を示す。また、「下」は「上」とは反対側を示す。

さらに、実施の形態で用いる図面においては、断面図であっても図面を見やすくするためにハッチングを省略する場合もある。また、平面図であっても図面を見やすくするためにハッチングを付す場合もある。

以下の実施の形態で説明する技術は、表示機能層が設けられた表示領域に設けられた複数の素子に、表示領域の周囲から信号を供給する機構を備える表示装置に広く適用可能である。上記のような表示装置には、例えば、液晶表示装置、あるいは有機ＥＬ（Electro-Luminescence）表示装置など、種々の表示装置が例示できる。以下の実施の形態では、表示装置の代表例として、液晶表示装置を取り上げて説明する。

また、液晶表示装置は、表示機能層である液晶層の液晶分子の配向を変化させるための電界の印加方向により、大きくは以下の２通りに分類される。すなわち、第１の分類として、表示装置の厚さ方向（あるいは面外方向）に電界が印加される、いわゆる縦電界モードがある。縦電界モードには、例えばＴＮ（Twisted Nematic）モードや、ＶＡ（Vertical Alignment）モードなどがある。また、第２の分類として、表示装置の平面方向（あるいは面内方向）に電界が印加される、いわゆる横電界モードがある。横電界モードには、例えばＩＰＳ（In-Plane Switching）モードや、ＩＰＳモードの一つであるＦＦＳ（Fringe Field Switching）モードなどがある。なお、上述の縦電界モードには、表示装置の厚さ方向と平面方向との間である斜め方向に電界を発生させる場合も含まれる。以下で説明する技術は、縦電界モード及び横電界モードのいずれにも適用できるが、以下で説明する実施の形態では、一例として、横電界モードの表示装置を取り上げて説明する。

（実施の形態）
＜表示装置の構成＞
まず、表示装置の構成について説明する。図１は、実施の形態の表示装置の一例を示す平面図である。図２及び図３は、実施の形態の表示装置の一例を示す断面図である。図２は、図１のＡ−Ａ線に沿った断面図である。また、図３は、図２のＢ部の拡大断面図である。

なお、図１では、平面視における表示領域ＤＰＡと額縁領域（周辺領域）ＦＬＡの境界を見易くするため、表示領域ＤＰＡの輪郭を二点鎖線で示している。また、図１に示す複数の信号線ＳＬは、額縁領域ＦＬＡから表示領域ＤＰＡまで延びている。しかし、図１では見易さのため、表示領域ＤＰＡでは、信号線ＳＬの図示を省略している。また、図２は、断面であるが、見易さのためにハッチングは省略した。

図１に示すように、本実施の形態の表示装置ＬＣＤ１は、画像を表示する表示部ＤＰを有する。基板ＢＳの表示面側である前面ＢＳｆ（図２参照）側の領域であって、表示部ＤＰが設けられた領域が、表示領域ＤＰＡである。また、表示装置ＬＣＤ１は、平面視において、表示部ＤＰの周囲の枠状の部分であって、画像を表示しない額縁部（周辺部）ＦＬを有する。額縁部ＦＬが設けられた領域が、額縁領域ＦＬＡである。すなわち、額縁領域ＦＬＡは、表示領域ＤＰＡの周囲の枠状の領域であるが、枠状に限定されるものではない。

なお、本願明細書において、平面視において、とは、基板ＢＳの前面ＢＳｆに垂直な方向から視た場合を意味する。

また、表示装置ＬＣＤ１は、対向配置される一対の基板の間に、表示機能層である液晶層が形成された構造を備える。すなわち、図２に示すように、表示装置ＬＣＤ１は、表示面側の基板ＦＳ、基板ＦＳの反対側に位置する基板ＢＳ、及び、基板ＦＳと基板ＢＳとの間に配置される液晶層ＬＣＬ（図３参照）を有する。

基板ＢＳの前面ＢＳｆ（図２参照）内で、互いに交差、好適には直交する２つの方向を、第１方向としてのＹ軸方向、及び、第２方向としてのＸ軸方向とする。このとき、図１に示す基板ＢＳは、平面視において、Ｘ軸方向に沿って延びる辺ＢＳｓ１、辺ＢＳｓ１に平行してＸ軸方向に沿って延びる辺ＢＳｓ２、Ｘ軸方向に対して交差、好適には直交するＹ軸方向に沿って延びる辺ＢＳｓ３、及び、辺ＢＳｓ３に平行してＹ軸方向に沿って延びる辺ＢＳｓ４を有する。図１に示す基板ＢＳが有する辺ＢＳｓ２、辺ＢＳｓ３、及び辺ＢＳｓ４のそれぞれから表示部ＤＰまでの距離は、同程度であって、辺ＢＳｓ１から表示部ＤＰまでの距離よりも短い。

以下、本願明細書において、基板ＢＳの周縁部と記載した場合には、基板ＢＳの外縁を構成する辺ＢＳｓ１、辺ＢＳｓ２、辺ＢＳｓ３、及び、辺ＢＳｓ４のうちのいずれかを意味する。また、単に周縁部と記載した場合には、基板ＢＳの周縁部を意味する。

表示部ＤＰは、複数の表示素子としての画素Ｐｘ（後述する図４参照）を有する。すなわち、複数の画素Ｐｘは、表示領域ＤＰＡに設けられている。複数の画素Ｐｘは、Ｘ軸方向及びＹ軸方向にマトリクス状に配列されている。本実施の形態では、複数の画素Ｐｘの各々は、基板ＢＳの前面ＢＳｆ側の表示領域ＤＰＡに形成された薄膜トランジスタ（Thin-Film Transistor：ＴＦＴ）を有する。

表示装置ＬＣＤ１は、後述する図４を用いて説明するように、複数の走査線ＧＬと、複数の信号線ＳＬと、を有する。後述する図４を用いて説明するように、複数の走査線ＧＬの各々は、Ｘ軸方向に配列された複数の画素Ｐｘと電気的に接続され、複数の信号線ＳＬの各々は、Ｙ軸方向に配列された複数の画素Ｐｘと電気的に接続されている。

また、表示装置ＬＣＤ１は、回路部ＣＣを有する。回路部ＣＣは、走査線駆動回路ＣＧと、信号線駆動回路ＣＳと、を含む。走査線駆動回路ＣＧは、複数の走査線ＧＬを介して、複数の画素Ｐｘと電気的に接続され、信号線駆動回路ＣＳは、複数の信号線ＳＬを介して、複数の画素Ｐｘと電気的に接続されている。

また、図１に示す例では、額縁領域ＦＬＡのうち、基板ＢＳの辺ＢＳｓ１と表示部ＤＰとの間の部分である、額縁領域ＦＬＡ１には、半導体チップＣＨＰが設けられている。半導体チップＣＨＰ内には、信号線駆動回路ＣＳが設けられている。したがって、信号線駆動回路ＣＳは、基板ＢＳの前面ＢＳｆ側の領域であって、表示領域ＤＰＡに対して、Ｙ軸方向における負側に配置された領域である額縁領域ＦＬＡ１に設けられている。

なお、本願明細書における「Ｙ軸方向における負側」とは、図中のＹ軸方向を示す矢印が延びる側と反対側を示す。

また、半導体チップＣＨＰは、いわゆるＣＯＧ（Chip On Glass）技術を用いて額縁領域ＦＬＡ１に設けられてもよく、あるいは、基板ＢＳの外部に設けられ、ＦＰＣ（Flexible Printed Circuits）を介して表示装置ＬＣＤ１と接続されてもよい。また、信号線ＳＬの配置の詳細については、後述する図４を用いて説明する。

表示装置ＬＣＤ１は、平面視において、額縁領域ＦＬＡに形成されたシール部を有する。シール部は、表示部ＤＰの周囲を連続的に囲むように形成され、図２に示す基板ＦＳと基板ＢＳは、シール部に設けられるシール材により接着固定される。このように、表示部ＤＰの周囲にシール部を設けることで、表示機能層である液晶層ＬＣＬ（図３参照）を封止することができる。なお、表示機能層はこれに限らず、Micro Electro Mechanical System（ＭＥＭＳ）シャッターで光透過量を制御するものであってもよい。

また、図２に示すように、表示装置ＬＣＤ１の基板ＢＳの表示面側と反対側である背面ＢＳｂ側には、光源ＬＳから発生し観者ＶＷ（図３参照）に向かう光を偏光する偏光板ＰＬ２が設けられている。偏光板ＰＬ２は、基板ＢＳに固定されている。一方、基板ＦＳの表示面側である前面ＦＳｆ側には、偏光板ＰＬ１が設けられている。偏光板ＰＬ１は、基板ＦＳに固定されている。

また、図３に示すように、表示装置ＬＣＤ１は、基板ＦＳと基板ＢＳの間に配置される複数の画素電極ＰＥ、及び共通電極ＣＥを有する。本実施の形態の表示装置ＬＣＤ１は、上記したように横電界モードの表示装置なので、複数の画素電極ＰＥ及び共通電極ＣＥは、それぞれ基板ＢＳに形成されている。

図３に示す、基板ＢＳは、ガラス基板などからなる基材ＢＳｇを含み、主として画像表示用の回路が基材ＢＳｇに形成されている。基板ＢＳは、基板ＦＳ側に位置する前面ＢＳｆ及びその反対側に位置する背面ＢＳｂ（図２参照）を有する。また、基板ＢＳの前面ＢＳｆ側には、ＴＦＴなどの表示素子と、複数の画素電極ＰＥがマトリクス状に形成されている。

図３に示す例は、横電界モード（詳しくはＦＦＳモード）の表示装置ＬＣＤ１を示しているので、共通電極ＣＥは、基板ＢＳが備える基材ＢＳｇの前面側に形成され、絶縁層ＯＣ２に覆われる。また、複数の画素電極ＰＥは、絶縁層ＯＣ２を介して共通電極ＣＥと対向するように絶縁層ＯＣ２の基板ＦＳ側に形成される。

また、図３に示す基板ＦＳは、ガラス基板などからなる基材ＦＳｇに、カラー表示の画像を形成するカラーフィルタＣＦが形成された基板であって、表示面側である前面ＦＳｆ（図２参照）及び前面ＦＳｆの反対側に位置する背面ＦＳｂを有する。基板ＦＳのように、カラーフィルタＣＦが形成された基板は、上記したＴＦＴが形成されたＴＦＴ基板としての基板ＢＳと区別する際に、カラーフィルタ基板、あるいは、液晶層を介してＴＦＴ基板と対向するため、対向基板と呼ばれる。なお、図３に対する変形例としては、カラーフィルタＣＦをＴＦＴ基板としての基板ＢＳに設ける構成を採用してもよい。

基板ＦＳは、例えばガラス基板などの基材ＦＳｇの一方の面に、Ｒ（赤）、Ｇ（緑）及びＢ（青）の３色のカラーフィルタ画素ＣＦｒ、ＣＦｇ及びＣＦｂを周期的に配列して構成された力ラーフィルタＣＦが形成されている。カラー表示装置では、例えばこのＲ（赤）、Ｇ（緑）及びＢ（青）の３色のサブピクセルを１組として、１画素（１ピクセルともいう）を構成する。基板ＦＳの複数のカラーフィルタ画素ＣＦｒ、ＣＦｇ及びＣＦｂは、基板ＢＳに形成されている画素電極ＰＥを有するそれぞれのサブピクセルと、互いに対向する位置に配置されている。

また、各色のカラーフィルタ画素ＣＦｒ、ＣＦｇ及びＣＦｂのそれぞれの境界には、遮光膜ＢＭが形成されている。遮光膜ＢＭは、例えば黒色の樹脂や、低反射性の金属からなる。遮光膜ＢＭは、平面視において格子状に形成される。言い換えれば、基板ＦＳは、格子状に形成された遮光膜ＢＭの開口部に形成された、各色のカラーフィルタ画素ＣＦｒ、ＣＦｇ及びＣＦｂを有する。なお、１画素を構成するものはＲ（赤）、Ｇ（緑）、Ｂ（青）の３色に限定されるものではなく、更に透明なフィルタを有するＷ（白）などを有してもよい。また、Ｗ（白）のカラーフィルタは、形成されていなくてもよく、白色又は透明のカラーフィルタでもよい。あるいは、遮光膜ＢＭは格子状に限定されるものでなく、ストライプ状のものであってもよい。

額縁領域ＦＬＡは、遮光膜ＢＭにより覆われている。遮光膜ＢＭは表示領域ＤＰＡ内にも形成されるが、表示領域ＤＰＡでは、遮光膜ＢＭに複数の開口部が形成されている。一般的に、遮光膜ＢＭに形成され、カラーフィルタＣＦが埋め込まれた開口部のうち、周縁部側に形成された開口部の端部が、表示領域ＤＰＡと額縁領域ＦＬＡの境界として規定される。なお、開口部の端部よりも周縁部側にダミーのカラーフィルタを設けてもよい。また、基板ＦＳは、カラーフィルタＣＦを覆う樹脂層ＯＣ１および配向膜ＡＦ１を有してもよく、基板ＢＳは、配向膜ＡＦ２を有してもよい。

また、基板ＦＳと基板ＢＳの間には、画素電極ＰＥと共通電極ＣＥとの間に表示用電圧が印加されることで表示画像を形成する液晶層ＬＣＬが設けられる。液晶層ＬＣＬは、印加された電界の状態に応じてそこを通過する光を変調するものである。

なお、液晶層ＬＣＬの厚さは、基板ＦＳや基板ＢＳの厚さと比較して極端に薄い。例えば、液晶層ＬＣＬの厚さは、基板ＦＳや基板ＢＳの厚さと比較すると、０．１％〜１０％程度の厚さである。

＜表示装置の等価回路＞
次に、表示装置の等価回路について説明する。図４は、実施の形態の表示装置の等価回路を示す図である。

図４に示すように、表示装置ＬＣＤ１の表示部ＤＰは、複数の画素Ｐｘを有する。複数の画素Ｐｘは、Ｘ軸方向及びＹ軸方向にマトリクス状に配列されている。すなわち、表示部ＤＰは、画素Ｐｘが形成された画素回路である。

また、表示装置ＬＣＤ１は、複数の走査線ＧＬと、複数の信号線ＳＬと、を有する。複数の走査線ＧＬは、Ｘ軸方向にそれぞれ延在し、かつ、Ｙ軸方向に配列されている。複数の信号線ＳＬは、Ｙ軸方向にそれぞれ延在し、かつ、Ｘ軸方向に配列されている。複数の信号線ＳＬと、複数の走査線ＧＬとは、互いに交差する。

複数の画素Ｐｘの各々は、Ｒ（赤）、Ｇ（緑）及びＢ（青）の各々の色を表示する副画素Ｓｘを含む。副画素Ｓｘの各々は隣り合う２本の走査線ＧＬと、隣り合う２本の信号線ＳＬとに囲まれた領域に設けられているが、隣り合う２本の走査線ＧＬと、隣り合う２本の信号線ＳＬとに囲まれた領域に２つの副画素を設ける構成であってもよい。

各副画素Ｓｘは、薄膜トランジスタからなるトランジスタＴｒｄと、トランジスタＴｒｄのドレイン電極に接続される画素電極ＰＥと、画素電極ＰＥと液晶層を挟んで対向する共通電極ＣＥと、を有する。なお、Ｃｌｃは液晶層を等価的に示す液晶容量である。さらに、図４では、共通電極ＣＥと画素電極ＰＥとの間に形成される保持容量の図示は省略している。なお、液晶層には極性の異なる電位が供給されるので、薄膜トランジスタのドレイン電極とソース電極は電位の極性によって適宜入れ替わることとなる。

表示装置ＬＣＤ１は、信号線駆動回路ＣＳと、走査線駆動回路ＣＧと、表示制御回路ＣＴＬと、共通電極駆動回路ＣＭと、を有する。

Ｙ軸方向に配列された複数の副画素ＳｘのトランジスタＴｒｄの各々のソース電極は、信号線ＳＬに接続されている。また、複数の信号線ＳＬの各々は、表示データに対応し、各副画素Ｓｘに供給される映像信号が入力される信号線駆動回路ＣＳに接続される。すなわち、複数の信号線ＳＬは、複数の副画素Ｓｘと信号線駆動回路ＣＳとを接続する。

また、Ｘ軸方向に配列された複数の副画素ＳｘのトランジスタＴｒｄの各々のゲート電極は、走査線ＧＬに接続されている。また、各走査線ＧＬは、１水平走査時間、各副画素Ｓｘに供給される走査信号を供給する走査線駆動回路ＣＧに接続される。

表示制御回路ＣＴＬは、表示装置の外部から送信されてくる表示データ、クロック信号、及びディスプレイタイミング信号等の表示制御信号に基づいて、信号線駆動回路ＣＳ、走査線駆動回路ＣＧ、及び共通電極駆動回路ＣＭを、制御する。

表示制御回路ＣＴＬは、表示装置の副画素の配列や、表示方法、あるいはタッチパネルの有無等によって、外部から供給される表示データや表示制御信号を適宜変換して信号線駆動回路ＣＳ、走査線駆動回路ＣＧ、及び共通電極駆動回路ＣＭに出力する。

図４に示す例では、副画素Ｓｘのそれぞれに接続される信号線ＳＬとして、信号線ＳＬＲ、ＳＬＧ及びＳＬＢが設けられている。信号線ＳＬＲ、ＳＬＧ及びＳＬＢは、信号線スイッチ回路ＳＷに接続されている。信号線ＳＬＲは、青及び緑のいずれの色とも異なる赤の色を表示する副画素Ｓｘとしての副画素ＳｘＲと接続された、赤の信号線である。信号線ＳＬＧは、青及び赤のいずれの色とも異なる緑の色を表示する副画素Ｓｘとしての副画素ＳｘＧと接続された、緑の信号線である。信号線ＳＬＢは、赤及び緑のいずれの色とも異なる青の色を表示する副画素Ｓｘとしての副画素ＳｘＢと接続された、青の信号線である。

具体的には、信号線ＳＬＲは、赤の色をそれぞれ表示し、かつ、Ｙ軸方向に配列された複数の副画素ＳｘＲからなる副画素群ＳＧと、接続されている。信号線ＳＬＧは、緑の色をそれぞれ表示し、かつ、Ｙ軸方向に配列された複数の副画素ＳｘＧからなる副画素群ＳＧと、接続されている。信号線ＳＬＢは、青の色をそれぞれ表示し、かつ、Ｙ軸方向に配列された複数の副画素ＳｘＢからなる副画素群ＳＧと、接続されている。

前述したように、複数の信号線ＳＬは、Ｙ軸方向にそれぞれ延在し、かつ、Ｘ軸方向に配列されている。したがって、信号線ＳＬＲ、ＳＬＧ及びＳＬＢの各々は、Ｙ軸方向に延在する。

信号線スイッチ回路ＳＷは、画素回路としての表示部ＤＰに画像に関する信号を供給する制御回路である。信号線スイッチ回路ＳＷは、スイッチング素子としてのトランジスタＴｒＲ、ＴｒＧ及びＴｒＢを有する。すなわち、トランジスタＴｒＲ、ＴｒＧ及びＴｒＢは、制御回路としての信号線スイッチ回路ＳＷに設けられている。トランジスタＴｒＲ、ＴｒＧ及びＴｒＢの各々は、例えば薄膜トランジスタである。

トランジスタＴｒＲは、赤の信号線ＳＬＲと、信号線駆動回路ＣＳとを接続する。トランジスタＴｒＧは、緑の信号線ＳＬＧと、信号線駆動回路ＣＳとを接続する。トランジスタＴｒＢは、青の信号線ＳＬＢと、信号線駆動回路ＣＳとを接続する。

トランジスタＴｒＲ、ＴｒＧ及びＴｒＢは、表示制御回路ＣＴＬから出力されるスイッチ切替信号ＳＳＲ、ＳＳＧ及びＳＳＢの各々により、それぞれオンオフ制御される。トランジスタＴｒＲはスイッチ切替信号ＳＳＲによりオンオフが制御され、トランジスタＴｒＧはスイッチ切替信号ＳＳＧによりオンオフが制御され、トランジスタＴｒＢはスイッチ切替信号ＳＳＢによりオンオフが制御される。

具体的には、１水平走査期間の第１期間に、トランジスタＴｒＲがオン、トランジスタＴｒＧとトランジスタＴｒＢとがオフとなり、信号線駆動回路ＣＳから出力された赤の映像信号を、赤の信号線ＳＬＲに出力する。次に、１水平走査期間の第２期間に、トランジスタＴｒＧがオン、トランジスタＴｒＢとトランジスタＴｒＲとがオフとなり、信号線駆動回路ＣＳから出力された緑の映像信号を、緑の信号線ＳＬＧに出力する。次に、１水平走査期間の第３期間に、トランジスタＴｒＢがオン、トランジスタＴｒＲとトランジスタＴｒＧとがオフとなり、信号線駆動回路ＣＳから出力された青の映像信号を、青の信号線ＳＬＢに出力する。

このようにして、信号線駆動回路ＣＳは、１水平走査期間毎に、表示データに対応する映像信号を信号線ＳＬに供給する。

表示制御回路ＣＴＬは、信号線駆動回路ＣＳが赤の映像信号、緑の映像信号、及び青の映像信号を１水平期間内に時分割で出力するように制御するのに合わせ、信号線スイッチ回路ＳＷのトランジスタＴｒＲ、トランジスタＴｒＧ、及びトランジスタＴｒＢのオンオフを制御する。すなわち、信号線スイッチ回路ＳＷに含まれる各トランジスタＴｒは、時分割で駆動される関係にある。また、表示制御回路ＣＴＬは、各色の映像信号を出力している期間、映像信号が書き込まれる副画素のトランジスタＴｒｄのオン状態を維持するように走査線駆動回路ＣＧを制御する。

なお、信号線スイッチ回路は、単にＲＧＢスイッチ、あるいは時分割スイッチと言われたりすることもある。また、本明細書では、赤、緑、及び青の副画素に接続された３本の信号線に信号線スイッチ回路が一つ設けられているが、２つの副画素に接続された２本の信号線に信号線スイッチ回路を設ける構成であってもよい。あるいは、２画素、つまり、６つの副画素に接続された６本の信号線に一つの信号線スイッチ回路を設けてもよい。この場合、信号線駆動回路は１水平期間に映像信号を６回出力することになる。各副画素への映像信号の書き込み状況や信号線駆動回路の処理能力によって時分割数は任意に設定することが可能である。

走査線駆動回路ＣＧは、１水平走査時間毎に、上から下に向かって、あるいは、下から上に向かって順次走査線ＧＬを選択し、選択した走査線ＧＬに供給される走査信号を出力し、当該選択された走査線ＧＬに接続された複数の副画素ＳｘのトランジスタＴｒｄが、１水平走査期間導通する。そして、信号線ＳＬＲ、ＳＬＧ又はＳＬＢに供給された映像信号は、１水平走査期間導通状態であるトランジスタＴｒｄを経由して、画素電極ＰＥに出力され、最終的に、保持容量（図示せず）と、液晶容量Ｃｌｃに電荷がチャージされ、液晶分子の配向をコントロールする。これにより、表示部ＤＰにおいて、画像が表示される。

＜信号線スイッチ回路のトランジスタの配置＞
次に、信号線スイッチ回路のトランジスタの配置について、説明する。図５〜図７は、実施の形態の表示装置における信号線スイッチ回路のトランジスタの平面図である。図８〜図１０は、実施の形態の表示装置における信号線スイッチ回路のトランジスタの断面図である。図１１及び図１２は、実施の形態の表示装置における信号線スイッチ回路のトランジスタの平面図である。

図５は、６本の信号線及び６個のトランジスタを示す（信号線スイッチ回路は２個）。図６は、図５に示した６本の信号線ＳＬと６個のトランジスタＴｒのうち、３本の信号線ＳＬと３個のトランジスタＴｒとを拡大して示す。図７は、図６のうち二点鎖線で囲まれた領域ＡＲ１を拡大して示す。図８〜図１０は、図７のＣ−Ｃ線に沿った断面図である。図８〜図１０では、絶縁膜ＩＦ２よりも上の部分の図示を省略する。

なお、以下では、各画素Ｐｘが、例えば赤、緑及び青の３つの色の副画素Ｓｘを有する場合を例示して説明する。しかし、図４を用いて説明したように、各画素Ｐｘが赤、緑、青及び白の４つの副画素Ｓｘを有してもよい。

また、本実施の形態では、ある画素に含まれる副画素と別の画素に含まれる副画素との間では、当該副画素に接続されるトランジスタを含む信号線スイッチ回路が入れ替えられていない。しかし、例えば後述する実施の形態の変形例で説明するように、Ｘ軸方向における副画素の配列の順番と、信号線スイッチ回路に含まれるトランジスタのＸ軸方向における配列の順番とが、対応しておらず、入れ替えられていてもよい。

図５に示す例では、表示部ＤＰには、第１画素としての画素Ｐｘ１、及び、第２画素としての画素Ｐｘ２が形成されている。また、第１画素としての画素Ｐｘ１、及び、第２画素としての画素Ｐｘ２の各々は、互いに異なる色の副画素Ｓｘとして、赤の副画素ＳｘＲ（第３副画素）、緑の副画素ＳｘＧ（第１副画素）、及び、青の副画素ＳｘＢ（第２副画素）を含む。副画素ＳｘＲ、ＳｘＧ及びＳｘＢは、Ｘ軸方向に配列されている。

図５に示す例では、信号線スイッチ回路ＳＷは、赤のトランジスタＴｒとしてのトランジスタ（第３トランジスタ）ＴｒＲ、緑のトランジスタＴｒとしてのトランジスタ（第１トランジスタ）ＴｒＧ、及び、青のトランジスタＴｒとしてのトランジスタ（第２トランジスタ）ＴｒＢを有する。

図５〜図８に示すように、トランジスタＴｒは、薄膜トランジスタであり、ゲート電極ＧＥと、ゲート絶縁膜ＧＩと、半導体膜ＳＣと、絶縁膜ＩＦ１と、ソース電極及びドレイン電極としてのソース・ドレイン電極ＥＬ１及びＥＬ２と、導電性配線としての接続配線ＣＷ１及びＣＷ２と、を有する。複数のトランジスタＴｒは、ゲート長方向であるＸ軸方向に配列されている。すなわち、緑のトランジスタＴｒＧと、青のトランジスタＴｒＢとは、ゲート長方向に隣り合い、赤のトランジスタＴｒＲと、緑のトランジスタＴｒＧとは、ゲート長方向に隣り合っている。また、ゲート電極ＧＥは、ゲート線とも称される。

図８に示す例では、トランジスタＴｒは、ボトムゲート型の薄膜トランジスタである。そのため、図８に示すように、基板ＢＳ（図２参照）に含まれる基材ＢＳｇ上には、ゲート電極ＧＥが設けられている。

基材ＢＳｇ上には、ゲート電極ＧＥを覆うように、ゲート絶縁膜ＧＩが、設けられている。ゲート絶縁膜ＧＩは、例えば窒化シリコン（ＳｉＮ）又は酸化シリコン（ＳｉＯ_２）等からなる透明な絶縁膜である。

平面視においてゲート電極ＧＥと重なる部分のゲート絶縁膜ＧＩ上、及び、平面視においてゲート電極ＧＥを挟んで両側の部分のゲート絶縁膜ＧＩ上には、半導体膜ＳＣが設けられている。半導体膜ＳＣは、例えば非晶質シリコン又は多結晶シリコン等からなる。また、ＩＺＯ（Indium Zinc Oxide）やＩＧＺＯ（Indium Gallium Zinc Oxide）等の亜鉛系酸化物に代表される透明酸化物半導体を利用してもよい。

なお、図７及び図８では、トランジスタＴｒＧのゲート電極ＧＥからトランジスタＴｒＢのゲート電極ＧＥにかけての領域を示している。

半導体膜ＳＣのうち、平面視においてゲート電極ＧＥと重なる部分は、チャネル領域ＣＨである。半導体膜ＳＣのうち、ゲート電極ＧＥに対して信号線ＳＬと接続される側に配置された部分は、ソース領域及びドレイン領域の一方として機能するソース・ドレイン領域ＳＤ１である。半導体膜ＳＣのうち、ゲート電極ＧＥに対して、信号線ＳＬと接続される側と反対側、すなわち信号線駆動回路ＣＳ（図４参照）と接続される側に配置された部分は、ソース領域及びドレイン領域の他方として機能するソース・ドレイン領域ＳＤ２である。

ゲート電極ＧＥ及びチャネル領域ＣＨは、例えばＹ軸方向に延在する。このとき、Ｘ軸方向におけるチャネル領域ＣＨの長さが、チャネル長すなわちゲート長であり、Ｙ軸方向におけるチャネル領域ＣＨの幅が、チャネル幅すなわちゲート幅である。ゲート幅は、ゲート長よりも長い。

前述した図４を用いて説明したように、信号線ＳＬは、Ｙ軸方向に配列された複数の副画素Ｓｘからなる副画素群ＳＧと接続されている。そのため、信号線ＳＬ及びトランジスタＴｒには、比較的大きな電流が流れる。したがって、トランジスタＴｒでは、チャネル領域ＣＨのチャネル幅は、チャネル領域ＣＨのチャネル長に比べ、極めて長い。すなわち、ゲート幅は、ゲート長よりも長い。このような、ゲート長よりも長いゲート幅を有する複数のトランジスタＴｒを効率よく配置するためには、前述したように、複数のトランジスタＴｒは、ゲート長方向に配列されている。

チャネル領域ＣＨ、ソース・ドレイン領域ＳＤ１及びＳＤ２、並びに、ゲート絶縁膜ＧＩの露出した部分を覆うように、絶縁膜ＩＦ１が設けられている。絶縁膜ＩＦ１は、例えば窒化シリコン（ＳｉＮ）又は酸化シリコン（ＳｉＯ_２）等からなる透明な絶縁膜である。

ソース・ドレイン領域ＳＤ１上に位置する部分の絶縁膜ＩＦ１には、絶縁膜ＩＦ１を貫通してソース・ドレイン領域ＳＤ１に達する開口部（コンタクトホール）ＯＰ１が設けられている。開口部ＯＰ１の底面には、ソース・ドレイン領域ＳＤ１の上面が露出している。

ソース・ドレイン領域ＳＤ２上に位置する部分の絶縁膜ＩＦ１には、絶縁膜ＩＦ１を貫通してソース・ドレイン領域ＳＤ２に達する開口部（コンタクトホール）ＯＰ２が設けられている。開口部ＯＰ２の底面には、ソース・ドレイン領域ＳＤ２の上面が露出している。

なお、図５〜図７に示す例では、開口部ＯＰ１及びＯＰ２の各々は、平面視において、円形形状を有する。しかし、開口部ＯＰ１及びＯＰ２の各々の平面形状は、円形に限られない。したがって、開口部ＯＰ１及びＯＰ２の各々は、平面視において、例えば正方形形状などの矩形形状を有してもよい。

ソース・ドレイン領域ＳＤ１上に位置する部分の絶縁膜ＩＦ１上には、ソース電極及びドレイン電極の一方として機能するソース・ドレイン電極ＥＬ１が形成されている。ソース・ドレイン領域ＳＤ２上に位置する部分の絶縁膜ＩＦ１上には、ソース電極及びドレイン電極の他方として機能するソース・ドレイン電極ＥＬ２が形成されている。そのため、ソース・ドレイン電極ＥＬ１及びＥＬ２は、ゲート電極ＧＥの延在方向であるＹ軸方向とは異なるＸ軸方向に配列されている。ソース・ドレイン電極ＥＬ１は、信号線ＳＬと電気的に接続され、ソース・ドレイン電極ＥＬ２は、信号線駆動回路ＣＳ（図４参照）と電気的に接続されている。

開口部ＯＰ１の内部、及び、平面視において開口部ＯＰ１と隣り合う部分の絶縁膜ＩＦ１上には、導電性配線としての接続配線ＣＷ１が形成されている。接続配線ＣＷ１は、開口部ＯＰ１の底面に露出したソース・ドレイン領域ＳＤ１と電気的に接続されている。また、接続配線ＣＷ１は、ソース・ドレイン電極ＥＬ１と電気的に接続されている。したがって、接続配線ＣＷ１は、半導体膜ＳＣすなわちソース・ドレイン領域ＳＤ１と、ソース・ドレイン電極ＥＬ１とを、開口部ＯＰ１を介して電気的に接続する。なお、図５〜図８に示すように、接続配線ＣＷ１は、ソース・ドレイン電極ＥＬ１と一体的に形成されていてもよい。

開口部ＯＰ２の内部、及び、平面視において開口部ＯＰ２と隣り合う部分の絶縁膜ＩＦ１上には、導電性配線としての接続配線ＣＷ２が形成されている。接続配線ＣＷ２は、開口部ＯＰ２の底面に露出したソース・ドレイン領域ＳＤ２と電気的に接続されている。また、接続配線ＣＷ２は、ソース・ドレイン電極ＥＬ２と電気的に接続されている。したがって、接続配線ＣＷ２は、半導体膜ＳＣすなわちソース・ドレイン領域ＳＤ２と、ソース・ドレイン電極ＥＬ２とを、開口部ＯＰ２を介して電気的に接続する。なお、図５〜図８に示すように、接続配線ＣＷ２は、ソース・ドレイン電極ＥＬ２と一体的に形成されていてもよい。

ソース・ドレイン電極ＥＬ１及びＥＬ２、並びに、接続配線ＣＷ１及びＣＷ２は、例えば下面から上面に向かって、チタン（Ｔｉ）、アルミニウム（Ａｌ）及びチタン（Ｔｉ）の順に積層された不透明な金属積層膜からなる。

接続配線ＣＷ１のうち、青のトランジスタＴｒＢ側の端部ＥＰ１１が、開口部ＯＰ１の内側に形成されている。そして、平面視において、接続配線ＣＷ１の、青のトランジスタＴｒＢ側の端部ＥＰ１１と、開口部ＯＰ１の、青のトランジスタＴｒＢ側の端部ＥＰ１２と、の間に隙間がある。すなわち、接続配線ＣＷ１の端部ＥＰ１１は、開口部ＯＰ１の端部ＥＰ１２に対して、青のトランジスタＴｒＢ側と反対側に配置されている。

これにより、Ｘ軸方向における緑のトランジスタＴｒＧと青のトランジスタＴｒＢとの間の間隔を狭くすることができる。そのため、信号線スイッチ回路ＳＷに含まれ、Ｘ軸方向に配列されたトランジスタＴｒの中心同士の間隔の平均値を狭くすることができる。したがって、額縁領域ＦＬＡ１（図１参照）の面積を縮小することができる。

なお、青のトランジスタＴｒＢの接続配線ＣＷ２の、緑のトランジスタＴｒＧ側の端部ＥＰ２１と、青のトランジスタＴｒＢの開口部ＯＰ２の、緑のトランジスタＴｒＧ側の端部ＥＰ２２との位置関係も、端部ＥＰ１１と端部ＥＰ１２との位置関係と、同様である。

すなわち、平面視において、接続配線ＣＷ２の端部ＥＰ２１と、開口部ＯＰ２の端部ＥＰ２２と、の間に隙間がある。つまり、接続配線ＣＷ２の端部ＥＰ２１が、開口部ＯＰ２の内側に形成されている。言い換えれば、接続配線ＣＷ２の端部ＥＰ２１は、開口部ＯＰ２の端部ＥＰ２２に対して、緑のトランジスタＴｒＧ側と反対側に配置されている。

なお、本願明細書では、緑のトランジスタＴｒＧの開口部ＯＰ１の、青のトランジスタＴｒＢ側の端部ＥＰ１２とは、開口部ＯＰ１の上面ではなく底面における端部を意味する。また、青のトランジスタＴｒＢの開口部ＯＰ２の、緑のトランジスタＴｒＧ側の端部ＥＰ２２とは、開口部ＯＰ２の上面ではなく底面における端部を意味する。

緑のトランジスタＴｒＧの開口部ＯＰ１の内部、及び、絶縁膜ＩＦ１上には、ソース・ドレイン電極ＥＬ１を覆うように、絶縁膜ＩＦ２が形成されている。絶縁膜ＩＦ２は、例えば有機膜からなる透明な絶縁膜である。

好適には、平面視において、開口部ＯＰ１と、青のトランジスタＴｒＢのソース・ドレイン電極ＥＬ２とが、離間している。接続配線ＣＷ１の端部ＥＰ１１が、エッチング等の製法により除去される際に、接続配線ＣＷ１の一部が開口部ＯＰ１の内部に残渣として残ってしまう恐れがある。しかし、開口部ＯＰ１とソース・ドレイン電極ＥＬ２とが離間していれば、接続配線ＣＷ１と、ソース・ドレイン電極ＥＬ２とが短絡することを、防止することができる。

図９に示す、図８の変形例では、開口部ＯＰ１の内部に形成された接続配線ＣＷ１は、開口部ＯＰ１の側面の下部に露出したソース・ドレイン領域ＳＤ１と電気的に接続されている。そして、接続配線ＣＷ１の端部ＥＰ１１は、開口部ＯＰ１の端部ＥＰ１２よりも内側に形成されている。したがって開口部ＯＰ１の底面のうち、青のトランジスタＴｒＢ側の部分では、ゲート絶縁膜ＧＩは接続配線ＣＷ１に覆われていない。

あるいは、図１０に示すように、トランジスタＴｒは、トップゲート型の薄膜トランジスタであってもよい。図１０に示す例では、基材ＢＳｇ上に、半導体膜ＳＣが形成され、半導体膜ＳＣ上に、ゲート絶縁膜ＧＩを介してゲート電極ＧＥが形成され、ゲート絶縁膜ＧＩ上にゲート電極ＧＥを覆うように絶縁膜ＩＦ１が形成される。また、開口部ＯＰ１は、絶縁膜ＩＦ１及びゲート絶縁膜ＧＩを貫通して半導体膜ＳＣに達する。

すなわち、トランジスタＴｒが、ボトムゲート型の薄膜トランジスタからなる場合でも、トップゲート型の薄膜トランジスタからなる場合でも、半導体膜ＳＣは、絶縁膜ＩＦ１及び絶縁膜としてのゲート絶縁膜ＧＩの一方又は両方を介して、ソース・ドレイン電極ＥＬ１及びＥＬ２、並びに、ゲート電極ＧＥと、重畳する。

好適には、緑のトランジスタＴｒＧは、緑のトランジスタＴｒＧのゲート電極ＧＥに対して青のトランジスタＴｒＢ側に配置された、複数の開口部ＯＰ１を有する。また、青のトランジスタＴｒＢは、青のトランジスタＴｒＢのゲート電極ＧＥに対して緑のトランジスタＴｒＧ側に配置された、複数の開口部ＯＰ２を有する。

このとき、図１１のように、複数の開口部ＯＰ１は、緑のトランジスタＴｒＧ内において、Ｙ軸方向に配列されている。また、複数の開口部ＯＰ２は、青のトランジスタＴｒＢ内において、Ｙ軸方向に配列されている。そして、開口部ＯＰ１と、開口部ＯＰ２とは、Ｙ軸方向において交互に配置されている。

これにより、Ｘ軸方向における緑のトランジスタＴｒＧと青のトランジスタＴｒＢとの間の間隔をさらに狭くすることができる。

図７のように、ソース・ドレイン電極ＥＬ１は、Ｙ軸方向に交互に配置された電極部ＥＬ１１と、電極部ＥＬ１２と、を含んでもよい。電極部ＥＬ１１は、ソース・ドレイン電極ＥＬ１のうち、接続配線ＣＷ１と接続された部分であり、電極部ＥＬ１２は、ソース・ドレイン電極ＥＬ１のうち、接続配線ＣＷ１と接続されていない部分である。電極部ＥＬ１１と接続配線ＣＷ１とにより形成される部分を電極部ＥＬ１３とすると、電極部ＥＬ１２は、電極部ＥＬ１３のＸ軸方向における幅よりも狭い幅を有する。

ソース・ドレイン電極ＥＬ１と、当該ソース・ドレイン電極ＥＬ１と接続された複数の接続配線ＣＷ１とにより、電極部ＥＬ１４が形成されるものとする。このとき、電極部ＥＬ１４は、平面視において、凹凸形状を有する。また、開口部ＯＰ１は、平面視において、凹凸形状における凸部を形成する電極部ＥＬ１３のうち接続配線ＣＷ１と重なる。

ソース・ドレイン電極ＥＬ２は、Ｙ軸方向に交互に配置された電極部ＥＬ２１と、電極部ＥＬ２２と、を含んでもよい。電極部ＥＬ２１は、ソース・ドレイン電極ＥＬ２のうち、接続配線ＣＷ２と接続された部分であり、電極部ＥＬ２２は、ソース・ドレイン電極ＥＬ２のうち、接続配線ＣＷ２と接続されていない部分である。電極部ＥＬ２１と接続配線ＣＷ２とにより形成される部分を電極部ＥＬ２３とすると、電極部ＥＬ２２は、電極部ＥＬ２３のＸ軸方向における幅よりも狭い幅を有する。

ソース・ドレイン電極ＥＬ２と、当該ソース・ドレイン電極ＥＬ２と接続された複数の接続配線ＣＷ２とにより、電極部ＥＬ２４が形成されるものとする。このとき、電極部ＥＬ２４は、平面視において、凹凸形状を有する。また、開口部ＯＰ２は、平面視において、凹凸形状における凸部を形成する電極部ＥＬ２３のうち接続配線ＣＷ２と重なる。

接続配線ＣＷ１と、接続配線ＣＷ２とが、Ｙ軸方向に沿って交互に配置され、開口部ＯＰ１と、開口部ＯＰ２とが、Ｙ軸方向に沿って交互に配置されていてもよい。すなわち、電極部ＥＬ１３と、電極部ＥＬ２３とが、Ｙ軸方向に沿って交互に配置されていてもよい。

このとき、好適には、開口部ＯＰ１と、開口部ＯＰ２とが、Ｙ軸方向において重なっている。すなわち、開口部ＯＰ１と、開口部ＯＰ２とが、Ｙ軸方向から視たときに、重なっている。これにより、Ｘ軸方向における緑のトランジスタＴｒＧと青のトランジスタＴｒＢとの間の間隔を、さらに狭くすることができる。

あるいは、図１１に示すように、緑のトランジスタＴｒＧは、緑のトランジスタＴｒＧのゲート電極ＧＥに対して青のトランジスタＴｒＢ側に配置された、複数の開口部ＯＰ１である開口部群ＯＰＧ１を有してもよい。また、青のトランジスタＴｒＢは、青のトランジスタＴｒＢのゲート電極ＧＥに対して緑のトランジスタＴｒＧ側に配置された、複数の開口部ＯＰ２である開口部群ＯＰＧ２を有してもよい。

このとき、開口部群ＯＰＧ１は、緑のトランジスタＴｒＧ内において、Ｙ軸方向に配列されてもよい。また、開口部群ＯＰＧ２は、青のトランジスタＴｒＢ内において、Ｙ軸方向に配列されてもよい。このような形態で、Ｙ軸方向に沿って、開口部ＯＰ１と開口部ＯＰ２が交互に配列されていてもよい。

このような場合にも、Ｘ軸方向における緑のトランジスタＴｒＧと青のトランジスタＴｒＢとの間の間隔をさらに狭くすることができる。

このとき、開口部群ＯＰＧ１と、開口部群ＯＰＧ２とが、Ｙ軸方向において重なっていてもよい。すなわち、開口部群ＯＰＧ１と、開口部群ＯＰＧ２とが、Ｙ軸方向から視たときに、重なっていてもよい。このような場合にも、Ｘ軸方向における緑のトランジスタＴｒＧと青のトランジスタＴｒＢとの間の間隔を、さらに狭くすることができる。

図６に示すように、緑のトランジスタＴｒＧのソース・ドレイン電極ＥＬ１と、青のトランジスタＴｒＢのソース・ドレイン電極ＥＬ２とが、Ｘ軸方向において隣り合っており、かつ、Ｙ軸方向において重ならない。

あるいは、緑のトランジスタＴｒＧの接続配線ＣＷ１と、青のトランジスタＴｒＢの接続配線ＣＷ２とが、Ｙ軸方向において重ならない。このような場合にも、Ｘ軸方向における緑のトランジスタＴｒＧと青のトランジスタＴｒＢとの間の間隔をさらに狭くすることができる。

赤のトランジスタＴｒＲは、緑のトランジスタＴｒＧを挟んで青のトランジスタＴｒＢと反対側に配置されている。このとき、赤のトランジスタＴｒＲのソース・ドレイン電極ＥＬ２は、緑のトランジスタＴｒＧのソース・ドレイン電極ＥＬ２と共有されていてもよい。

また、緑のトランジスタＴｒＧ及び赤のトランジスタＴｒＲは、平面視において、緑のトランジスタＴｒＧのゲート電極ＧＥと、赤のトランジスタＴｒＲのゲート電極ＧＥとの間に配置された、共通の複数の開口部ＯＰ２を有してもよい。このとき、共通の複数の開口部ＯＰ２は、Ｙ軸方向に配列されていてもよい。

このような配置により、Ｘ軸方向における緑のトランジスタＴｒＧと赤のトランジスタＴｒＲとの間の間隔を狭くすることができる。そのため、信号線スイッチ回路ＳＷに含まれ、Ｘ軸方向に配列されたトランジスタＴｒの中心同士の間隔の平均値を狭くすることができる。したがって、額縁領域の面積を縮小することができる。

あるいは、図１１に示すように、緑のトランジスタＴｒＧ及び赤のトランジスタＴｒＲは、平面視において、緑のトランジスタＴｒＧのゲート電極ＧＥと、赤のトランジスタＴｒＲのゲート電極ＧＥとの間に配置された、共通の複数の開口部ＯＰ２である開口部群ＯＰＧ２を有してもよい。このとき、開口部群ＯＰＧ２は、Ｙ軸方向に配列されていてもよい。このような場合にも、Ｘ軸方向における緑のトランジスタＴｒＧと赤のトランジスタＴｒＲとの間の間隔を狭くすることができる。

なお、図１２に示すように、接続配線ＣＷ１が、ソース・ドレイン電極ＥＬ１に沿って一体的に形成され、接続配線ＣＷ２が、ソース・ドレイン電極ＥＬ２に沿って一体的に形成されていてもよい。このとき、開口部ＯＰ１と、開口部ＯＰ２とが、Ｙ軸方向に沿って交互に配置されていなくてもよく、Ｙ軸方向において同じ位置に配置されていてもよい。

＜トランジスタの中心同士の間隔＞
次に、トランジスタの中心同士の間隔について、図５〜図８、図１２、及び、図１３〜図１７を参照し、実施の形態と比較例１及び比較例２とを比較しながら説明する。図１３及び図１４は、比較例１の表示装置における信号線スイッチ回路のトランジスタの平面図である。図１５及び図１６は、比較例２の表示装置における信号線スイッチ回路のトランジスタの平面図である。図１７は、比較例２の表示装置における信号線スイッチ回路のトランジスタの断面図である。図１３及び図１５は、３本の信号線と３個のトランジスタとを拡大して示す。図１４は、図１３のうち二点鎖線で囲まれた領域ＡＲ１０１を拡大して示し、図１６は、図１５のうち二点鎖線で囲まれた領域ＡＲ１０２を拡大して示す。図１７は、図１６のＣ−Ｃ線に沿った断面図である。図１７では、絶縁膜ＩＦ２よりも上の部分の図示を省略する。

比較例１では、図１３及び図１４に示すように、接続配線ＣＷ１が、ソース・ドレイン電極ＥＬ１に沿って一体的に形成され、接続配線ＣＷ２が、ソース・ドレイン電極ＥＬ２に沿って一体的に形成されている。また、開口部ＯＰ１と、開口部ＯＰ２とが、Ｙ軸方向に沿って交互に配置されておらず、Ｙ軸方向において同じ位置に配置されている。

また、比較例１では、図１３及び図１４に示すように、平面視において、接続配線ＣＷ１の端部ＥＰ１１と、の開口部ＯＰ１の端部ＥＰ１２と、の間に隙間はない。また、平面視において、接続配線ＣＷ２の端部ＥＰ２１と、開口部ＯＰ２の端部ＥＰ２２と、の間に隙間はない。

比較例１におけるトランジスタＴｒの配置では、接続配線ＣＷ１と、接続配線ＣＷ２との間の距離を狭めると、ソース・ドレイン電極ＥＬ１と、ソース・ドレイン電極ＥＬ２との間で短絡不良が発生するおそれがある。そのため、接続配線ＣＷ１と、接続配線ＣＷ２との間の距離を狭めることは困難である。

すなわち、比較例１におけるトランジスタＴｒの配置では、ゲート長方向に隣り合う２個のトランジスタＴｒの各々の、互いに隣り合う側のソース・ドレイン電極の間の距離を狭めることは困難である。そのため、当該２個のトランジスタＴｒを含み、ゲート長方向に配列された複数個のトランジスタＴｒを全体として間隔を詰めて配置することができず、表示領域の周辺の領域の面積を縮小することができない。

また、ゲート長方向に隣り合う２個のトランジスタＴｒの各々の、互いに隣り合う側のソース・ドレイン電極同士が近づいていると、製造ロット間におけるソース・ドレイン電極の形状の差などにより、互いに隣り合う側のソース・ドレイン電極同士の間で短絡不良が発生するおそれがある。

あるいは、信号線スイッチ回路に含まれるトランジスタ以外のトランジスタであっても、表示領域の周辺の領域に複数個のトランジスタが設けられる場合には、信号線スイッチ回路に含まれるトランジスタと同様に、表示領域の周辺の領域の面積を縮小することができない。

一方、本実施の形態で図１２に示した例では、接続配線ＣＷ１が、ソース・ドレイン電極ＥＬ１に沿って一体的に形成され、接続配線ＣＷ２が、ソース・ドレイン電極ＥＬ２に沿って一体的に形成されている。また、開口部ＯＰ１と、開口部ＯＰ２とが、Ｙ軸方向に沿って交互に配置されておらず、Ｙ軸方向において同じ位置に配置されている。

しかし、図１２に示した例では、平面視において、接続配線ＣＷ１の端部ＥＰ１１と、開口部ＯＰ１の端部ＥＰ１２と、の間に隙間がある。また、平面視において、接続配線ＣＷ２の端部ＥＰ２１と、開口部ＯＰ２の端部ＥＰ２２と、の間に隙間がある。

このような場合、Ｘ軸方向において互いに隣り合う開口部ＯＰ１と開口部ＯＰ２とを近づけることができる。したがって、ソース・ドレイン電極ＥＬ１とソース・ドレイン電極ＥＬ２とのＸ軸方向における間隔を狭めることができる。そのため、本実施の形態では、比較例１に比べ、Ｘ軸方向における緑のトランジスタＴｒＧと青のトランジスタＴｒＢとの間の間隔を狭くすることができる。

次に、比較例２でも、比較例１と同様に、図１５及び図１６に示すように、緑のトランジスタＴｒＧにおいて、開口部ＯＰ１の内部、及び、平面視において開口部ＯＰ１と隣り合う部分の絶縁膜ＩＦ１上に形成された接続配線ＣＷ１の端部ＥＰ１１が開口部ＯＰ１の外側に存在している。そして、平面視において、緑のトランジスタＴｒＧの接続配線ＣＷ１の、青のトランジスタＴｒＢ側の端部ＥＰ１１と、緑のトランジスタＴｒＧの開口部ＯＰ１の、青のトランジスタＴｒＢ側の端部ＥＰ１２と、の間に隙間はない。

なお、接続配線ＣＷ２の端部ＥＰ２１と、開口部ＯＰ２の端部ＥＰ２２との位置関係も、同様である。すなわち、平面視において、接続配線ＣＷ２の端部ＥＰ２１と、開口部ＯＰ２の端部ＥＰ２２と、の間に隙間はない。

ここで、実施の形態及び比較例２において、図７及び図１６に示すように、緑のトランジスタＴｒＧのソース・ドレイン電極ＥＬ１に含まれる電極部ＥＬ１１の、青のトランジスタＴｒＢ側と反対側の端部を、端部ＥＰ１３とする。また、緑のトランジスタＴｒＧの開口部ＯＰ１の、青のトランジスタＴｒＢ側と反対側の端部を、端部ＥＰ１４とする。また、青のトランジスタＴｒＢのソース・ドレイン電極ＥＬ２に含まれる電極部ＥＬ２２の、緑のトランジスタＴｒＧ側の端部を、端部ＥＰ２５とする。

また、実施の形態及び比較例２において、電極部ＥＬ１１の端部ＥＰ１３と開口部ＯＰ１の端部ＥＰ１４との間のＸ軸方向における距離を、距離ＤＳＴ１とし、開口部ＯＰ１のＸ軸方向における幅を、幅ＷＰ１１とする。また、電極部ＥＬ２２のＸ軸方向における幅を、幅ＷＤ２１とする。

また、実施の形態では、開口部ＯＰ１の端部ＥＰ１２と、青のトランジスタＴｒＢのソース・ドレイン電極ＥＬ２に含まれる電極部ＥＬ２２の端部ＥＰ２５との間のＸ軸方向における距離を、距離ＤＳＴ２とする。

一方、比較例２では、開口部ＯＰ１の端部ＥＰ１２と、接続配線ＣＷ１の端部ＥＰ１１との間のＸ軸方向における距離を、距離ＤＳＴ１０３とする。また、接続配線ＣＷ１の端部ＥＰ１１と、青のトランジスタＴｒＢのソース・ドレイン電極ＥＬ２に含まれる電極部ＥＬ２２の端部ＥＰ２５との間のＸ軸方向における距離を、距離ＤＳＴ１０４とする。

このような場合、比較例２において、開口部ＯＰ１の端部ＥＰ１２と、電極部ＥＬ２２の端部ＥＰ２５との間のＸ軸方向における距離は、距離ＤＳＴ１０３と距離ＤＳＴ１０４との和に等しく、距離ＤＳＴ１０４よりも長い。距離ＤＳＴ１０４は、接続配線ＣＷ１とソース・ドレイン電極ＥＬ２との間の短絡、すなわちソース・ドレイン電極ＥＬ１とソース・ドレイン電極ＥＬ２との間の短絡を防止するため、一定の距離以下にすることは困難である。

一方、実施の形態において、開口部ＯＰ１の端部ＥＰ１２と、電極部ＥＬ２２の端部ＥＰ２５との間のＸ軸方向における距離ＤＳＴ２は、接続配線ＣＷ１の端部ＥＰ１１と、電極部ＥＬ２２の端部ＥＰ２５との距離ＤＳＴ４よりも短い。距離ＤＳＴ４は、ソース・ドレイン電極ＥＬ１とソース・ドレイン電極ＥＬ２との間の短絡を防止するため、一定の距離以下にすることは困難であるが、距離ＤＳＴ２は、距離ＤＳＴ４よりも短くすることができる。また、Ｘ軸方向における緑のトランジスタＴｒＧと青のトランジスタＴｒＢとの間の間隔は、距離ＤＳＴ２に依存する。したがって、実施の形態では、比較例２に比べても、Ｘ軸方向における緑のトランジスタＴｒＧと青のトランジスタＴｒＢとの間の間隔を狭くすることができる。

すなわち、本実施の形態では、比較例２における距離ＤＳＴ１０３と距離ＤＳＴ１０４との和を、距離ＤＳＴ２に置き換えることができるので、比較例２に比べ、Ｘ軸方向における緑のトランジスタＴｒＧと青のトランジスタＴｒＢとの間の間隔を狭くすることができる。

また、比較例２の形態では、接続配線ＣＷ１と接続配線ＣＷ２とが、Ｙ軸方向において隣り合っており、両者の距離が近すぎる。この結果、両者間の寄生容量が増加して配線抵抗が増加してしまう恐れがある。一方、本実施の形態においては、この不具合を防止できる。

なお、本実施の形態では、比較例１及び比較例２に比べ、接続配線ＣＷ１とソース・ドレイン領域ＳＤ１との間の接触面積が、少なくなり、接続配線ＣＷ１とソース・ドレイン領域ＳＤ１との間の接触抵抗が増加するおそれがある。しかし、接続配線ＣＷ１とソース・ドレイン領域ＳＤ１との間の接触抵抗は、トランジスタＴｒに含まれるチャネル領域ＣＨの抵抗に比べて十分に低い。そのため、接続配線ＣＷ１とソース・ドレイン領域ＳＤ１との間の接触抵抗が増加することは、同一のトランジスタＴｒに含まれるソース・ドレイン電極ＥＬ１とソース・ドレイン電極ＥＬ２との間の全体の抵抗には、ほとんど影響を及ぼさない。

＜本実施の形態の主要な特徴と効果＞
本実施の形態では、平面視において、緑のトランジスタＴｒＧの接続配線ＣＷ１の、青のトランジスタＴｒＢ側の端部ＥＰ１１と、緑のトランジスタＴｒＧの開口部ＯＰ１の、青のトランジスタＴｒＢ側の端部ＥＰ１２と、の間に隙間がある。すなわち、ゲート長方向に隣り合う２個のトランジスタのうち、一方のトランジスタＴｒの接続配線ＣＷ１の、他方のトランジスタＴｒ側の端部ＥＰ１１と、当該一方のトランジスタＴｒの開口部ＯＰ１の、当該他方のトランジスタＴｒ側の端部ＥＰ１２と、の間に隙間がある。

これにより、ゲート長方向に隣り合う２個のトランジスタＴｒの間の間隔を狭くすることができ、当該２個のトランジスタＴｒの中心同士の間隔の平均値を狭くすることができる。したがって、額縁領域の面積、すなわち表示領域の周辺の領域の面積を縮小することができる。

例えば、信号線スイッチ回路ＳＷに含まれるトランジスタＴｒのゲート長方向における間隔が広いと、ゲート幅方向に隣り合う複数の領域に分けてトランジスタＴｒを配置しなければならなくなり、信号線スイッチ回路ＳＷが配置される領域の面積が増加する。しかし、本実施の形態によれば、信号線スイッチ回路ＳＷに含まれるトランジスタＴｒのゲート長方向における間隔を狭くすることができ、ゲート幅方向に隣り合う複数の領域に分けてトランジスタＴｒを配置する必要がない。したがって、額縁領域の面積を縮小することができる。

このように、本実施の形態におけるトランジスタＴｒの配置は、ゲート長方向に隣り合う２個のトランジスタＴｒの各々の、互いに隣り合う側のソース・ドレイン電極の間の距離を狭くすることができる配置である。そのため、当該２個のトランジスタＴｒを含み、ゲート長方向に配列された複数個のトランジスタＴｒを全体として間隔を詰めて配置することができる。また、ゲート長方向に隣り合う２個のトランジスタＴｒの各々の、互いに隣り合う側のソース・ドレイン電極同士が離れているため、製造ロット間におけるソース・ドレイン電極の形状の差などにより、互いに隣り合う側のソース・ドレイン電極同士の間で短絡不良が発生することを、防止又は抑制することができる。

なお、本実施の形態では、ゲート長方向に隣り合う２個のトランジスタのうち一方のトランジスタにおける、接続配線の端部と、開口部の他方のトランジスタ側の端部と、の間に隙間が設けられた配置を、信号線スイッチ回路ＳＷに含まれる２個のトランジスタＴｒの配置について適用した例について、説明した。

しかし、信号線スイッチ回路に含まれるトランジスタ以外のトランジスタであってもよい。例えば、走査線駆動回路ＣＧ内のトランジスタに、本実施の形態の発明を適用しても良い。つまり、額縁領域でゲート長方向に隣り合う２個のトランジスタについて、当該２個のトランジスタのうち一方のトランジスタにおける、他方のトランジスタ側の接続配線の端部と、他方のトランジスタ側の開口部の端部との間に隙間を設けてもよい。このような場合でも、額縁領域の面積を縮小することができる。

＜本実施の形態の変形例＞
次に、本実施の形態の変形例について説明する。図１８は、実施の形態の変形例の表示装置における信号線スイッチ回路のトランジスタの平面図である。

本変形例では、ある画素に含まれる副画素と別の画素に含まれる副画素との間で、当該副画素に接続されるトランジスタを含む信号線スイッチ回路が入れ替えられている。すなわち、Ｘ軸方向における副画素の配列の順番と、信号線スイッチ回路に含まれるトランジスタのＸ軸方向における配列の順番とが、対応しておらず、入れ替えられている。

図１８に示すように、本変形例では、実施の形態とは異なり、表示部ＤＰには、第１画素としての画素Ｐｘ２、及び、第２画素としての画素Ｐｘ１が形成されている。また、画素Ｐｘ１、及び、画素Ｐｘ２の各々は、互いに異なる色の副画素Ｓｘとして、赤の副画素ＳｘＲ、緑の副画素ＳｘＧ、及び、青の副画素ＳｘＢを含む。

信号線スイッチ回路ＳＷ１に含まれる緑のトランジスタ（第１トランジスタ）ＴｒＧは、画素Ｐｘ２に含まれる緑の副画素（第１副画素）ＳｘＧに接続されている。すなわち、信号線スイッチ回路ＳＷ１に含まれる緑のトランジスタＴｒＧは、画素Ｐｘ２に含まれる緑の副画素ＳｘＧを駆動するトランジスタである。つまり、図５と比較して、信号線スイッチ回路ＳＷ１に含まれる緑のトランジスタＴｒＧが接続される画素が、異なっている。

また、信号線スイッチ回路ＳＷ１に含まれる青のトランジスタ（第２トランジスタ）ＴｒＢは、画素Ｐｘ１に含まれる青の副画素（第２副画素）ＳｘＢに接続されている。すなわち、信号線スイッチ回路ＳＷ１に含まれる青のトランジスタＴｒＢは、画素Ｐｘ１に含まれる青の副画素ＳｘＢを駆動するトランジスタである。つまり、同一の信号線スイッチ回路で制御される２つのトランジスタが、互いに異なる画素の副画素を駆動する関係にある。

本変形例では、画素Ｐｘ２に含まれる緑の副画素ＳｘＧを駆動する際、信号線スイッチ回路ＳＷ１に含まれる緑のトランジスタＴｒＧ、及び、青のトランジスタＴｒＢには、互いに同極性の信号が供給される。そして、画素Ｐｘ２に含まれる緑の副画素ＳｘＧ、及び、画素Ｐｘ１に含まれる青の副画素ＳｘＢには、互いに同極性の信号が供給される。

なお、信号線スイッチ回路ＳＷ１に含まれる赤のトランジスタＴｒＲにも、信号線スイッチ回路ＳＷ１に含まれる緑のトランジスタＴｒＧ及び青のトランジスタＴｒＢに供給される信号と同極性の信号が供給される。そして、画素Ｐｘ１に含まれる赤の副画素ＳｘＲにも、画素Ｐｘ２に含まれる緑の副画素ＳｘＧ、及び、画素Ｐｘ１に含まれる青の副画素ＳｘＢに供給される信号と同極性の信号が供給される。

一方、信号線スイッチ回路ＳＷ２に含まれる赤のトランジスタＴｒＲ、緑のトランジスタＴｒＧ及び青のトランジスタＴｒＢには、信号線スイッチ回路ＳＷ１に供給される信号とは反対の極性の信号が供給される。そして、画素Ｐｘ２に含まれる各色の副画素には、画素Ｐｘ１に含まれる各色の副画素に供給される信号とは反対の極性の信号が供給される。そして、信号線スイッチ回路ＳＷ２に含まれる緑のトランジスタＴｒＧは、画素Ｐｘ１に含まれる緑の副画素ＳｘＧに接続されている。

図５に示す実施の形態では、信号線スイッチ回路ＳＷに含まれる各トランジスタＴｒは、時分割で駆動される関係にある。そして、Ｘ軸方向に配列された複数の副画素Ｓｘに対して、Ｘ軸方向に沿って、順次、正極性の信号と負極性の信号とが交互に供給される。そのため、同一の信号線スイッチ回路に含まれる赤のトランジスタＴｒＲ、緑のトランジスタＴｒＧ及び青のトランジスタＴｒＢに順次信号が供給される際に、信号線駆動回路ＣＳ（図４参照）から供給される信号の極性を、例えば正極性、負極性及び正極性と交互に反転させる必要があり、表示装置の消費電力が増加するおそれがある。

図１８に示す本変形例でも、同一の信号線スイッチ回路に含まれる赤のトランジスタＴｒＲ、緑のトランジスタＴｒＧ及び青のトランジスタＴｒＢに同極性の信号が順次供給される。しかし、その際に、隣り合う画素間の信号線（図１８においては、緑の信号線ＳＬＧ）を交差させている。つまり、信号線スイッチ回路ＳＷ１の緑のトランジスタＴｒＧが画素Ｐｘ２に接続されているので、信号線駆動回路ＣＳ（図４参照）から供給される信号の極性を、反転させる必要がない。そのため、表示装置の消費電力を低減することができる。

なお、本変形例では、ある画素に含まれる副画素と別の画素に含まれる副画素との間で、当該副画素に接続されるトランジスタを含む信号線スイッチ回路が入れ替えられた例について説明した。しかし、異なる画素間に限られず、同一の画素内のある副画素と別の副画素との間で、当該副画素に接続されるトランジスタが入れ替えられてもよい。例えば、副画素と信号線スイッチ回路に含まれるトランジスタとを接続する際に、一部の配線間のオーバーラップ量を減らすために、例えば信号線同士を交差させることもあり得る。このような配置にも、ある副画素と別の副画素との間で、当該副画素に接続されるトランジスタが入れ替えられることにより、容易に対応することが可能になる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

また、前記実施の形態においては、開示例として液晶表示装置の場合を例示したが、その他の適用例として、有機ＥＬ表示装置、その他の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能であることはいうまでもない。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

例えば、前述の各実施の形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

本発明は、表示装置に適用して有効である。

ＡＦ１、ＡＦ２ 配向膜
ＡＲ１ 領域
ＢＭ 遮光膜
ＢＳ、ＦＳ 基板
ＢＳｂ、ＦＳｂ 背面
ＢＳｆ、ＦＳｆ 前面
ＢＳｇ、ＦＳｇ 基材
ＢＳｓ１〜ＢＳｓ４ 辺
ＣＣ 回路部
ＣＥ 共通電極
ＣＦ カラーフィルタ
ＣＦｂ、ＣＦｇ、ＣＦｒ カラーフィルタ画素
ＣＧ 走査線駆動回路
ＣＨ チャネル領域
ＣＨＰ 半導体チップ
Ｃｌｃ 液晶容量
ＣＭ 共通電極駆動回路
ＣＳ 信号線駆動回路
ＣＴＬ 表示制御回路
ＣＷ１、ＣＷ２ 接続配線
ＤＰ 表示部
ＤＰＡ 表示領域
ＤＳＴ１、ＤＳＴ２、ＤＳＴ４ 距離
ＥＬ１、ＥＬ２ ソース・ドレイン電極
ＥＬ１１〜ＥＬ１４、ＥＬ２１〜ＥＬ２４ 電極部
ＥＰ１１〜ＥＰ１４、ＥＰ２１、ＥＰ２２、ＥＰ２５ 端部
ＦＬ 額縁部
ＦＬＡ、ＦＬＡ１ 額縁領域
ＧＥ ゲート電極
ＧＩ ゲート絶縁膜
ＧＬ 走査線
ＩＦ１、ＩＦ２ 絶縁膜
ＬＣＤ１ 表示装置
ＬＣＬ 液晶層
ＬＳ 光源
ＯＣ１ 樹脂層
ＯＣ２ 絶縁層
ＯＰ１、ＯＰ２ 開口部
ＯＰＧ１、ＯＰＧ２ 開口部群
ＰＥ 画素電極
ＰＬ１、ＰＬ２ 偏光板
Ｐｘ、Ｐｘ１、Ｐｘ２ 画素
ＳＣ 半導体膜
ＳＤ１、ＳＤ２ ソース・ドレイン領域
ＳＧ 副画素群
ＳＬ、ＳＬＢ、ＳＬＧ、ＳＬＲ 信号線
ＳＳＢ、ＳＳＧ、ＳＳＲ スイッチ切替信号
ＳＷ、ＳＷ１、ＳＷ２ 信号線スイッチ回路
Ｓｘ、ＳｘＢ、ＳｘＧ、ＳｘＲ 副画素
Ｔｒ、ＴｒＢ、Ｔｒｄ、ＴｒＧ、ＴｒＲ トランジスタ
ＶＷ 観者
ＷＤ２１、ＷＰ１１ 幅

Claims (9)

1. 基板と、画素が形成された画素回路と、前記画素回路に画像に関する信号を供給する複数の制御回路と、前記制御回路に設けられたトランジスタと、を有する表示装置であって、
   前記トランジスタは、
   第１方向に延在するゲート線と、
   開口部が設けられた絶縁膜と、
   前記第１方向と交差する第２方向に配列され、且つ、前記第１方向に延びるドレイン電極及びソース電極と、
   前記絶縁膜を介して、前記ドレイン電極、前記ソース電極及び前記ゲート線と重畳する半導体膜と、
   前記半導体膜と、前記ソース電極又は前記ドレイン電極とを、前記開口部を介して電気的に接続する接続配線と、
   を含み、
   前記表示装置は、さらに、前記トランジスタである第１トランジスタと、前記トランジスタである第２トランジスタと、を有し、
   前記第１トランジスタのドレイン電極と前記第２トランジスタのソース電極とは、前記第２方向に隣り合っており、
   前記接続配線は、前記第１トランジスタに接続される第１接続配線と、前記第２トランジスタに接続される第２接続配線と、を含み、
   前記第１接続配線は、前記第１トランジスタのドレイン電極から前記第２トランジスタ側に向かって突出するように形成され、
   前記第２接続配線は、前記第２トランジスタのソース電極から前記第１トランジスタ側に向かって突出するように形成され、
   前記開口部は、前記第１接続配線、および前記第１トランジスタのドレイン電極と重なる位置に配置される第１開口部と、前記第２接続配線、および前記第２トランジスタのソース電極と重なる位置に配置される第２開口部と、を含み、
   前記第２方向において、前記第１接続配線は、前記第２トランジスタのソース電極と対向し、
   前記第２方向において、前記第２接続配線は、前記第１トランジスタのドレイン電極と対向し、
   前記第１方向において、前記第１接続配線と、前記第２接続配線と、は互いに重ならず、
   平面視において、前記第１開口部の前記第２トランジスタ側の端部は、前記第１接続配線の前記第２トランジスタ側の端部と、前記第２トランジスタのソース電極と、の間に配置され、
   平面視において、前記第２開口部の前記第１トランジスタ側の端部は、前記第２接続配線の前記第１トランジスタ側の端部と、前記第１トランジスタのドレイン電極と、の間に配置される、表示装置。
2. 請求項１に記載の表示装置において、
   前記第１接続配線は、前記第１トランジスタのドレイン電極との境界にある仮想線である第１辺と、前記第２方向において前記第１辺の反対側にあり、前記第１接続配線の前記第２トランジスタ側の端部を含む第２辺と、を有し、
   前記第２トランジスタのソース電極は、前記第１トランジスタの前記第１接続配線側にあり、前記第１接続配線の前記第２辺と対向する第３辺を有し、
   平面視において、前記第１接続配線の前記第１辺から前記第２辺までの距離は、前記第２辺から前記第３辺までの距離より小さい、表示装置。
3. 請求項１に記載の表示装置において、
   前記第１トランジスタは、前記第１トランジスタの前記ゲート線に対して前記第２トランジスタ側に配置された、複数の前記第１開口部である第１開口部群を有し、
   前記第２トランジスタは、前記第２トランジスタの前記ゲート線に対して前記第１トランジスタ側に配置された、複数の前記第２開口部である第２開口部群を有し、
   前記第１開口部群は、前記第１トランジスタ内において、前記第１方向に配列されており、
   前記第２開口部群は、前記第２トランジスタ内において、前記第１方向に配列されており、
   前記第１開口部群と、前記第２開口部群とは、前記第１方向において交互に配置されている、表示装置。
4. 請求項１に記載の表示装置において、
   前記第１トランジスタは、前記第１トランジスタの前記ゲート線に対して前記第２トランジスタ側に配置された、複数の前記第１開口部である第１開口部群を有し、
   前記第２トランジスタは、前記第２トランジスタの前記ゲート線に対して前記第１トランジスタ側に配置された、複数の前記第２開口部である第２開口部群を有し、
   前記第１開口部群は、前記第１トランジスタ内において、前記第１方向に配列されており、
   前記第２開口部群は、前記第２トランジスタ内において、前記第１方向に配列されており、
   前記第１開口部群と、前記第２開口部群とが、前記第１方向において重なっている、表示装置。
5. 請求項１ないし４のいずれか一項に記載の表示装置において、
   前記画素は、互いに異なる色の第１副画素と第２副画素とを含み、
   前記第１トランジスタは、前記第１副画素を駆動するトランジスタであり、
   前記第２トランジスタは、前記第２副画素を駆動するトランジスタであり、
   前記第１副画素と前記第２副画素とは、前記第２方向に配列されている、表示装置。
6. 請求項１ないし４のいずれか一項に記載の表示装置において、
   前記画素回路には、前記画素である、第１画素と第２画素とが形成され、
   前記第１画素は、第１副画素を含み、
   前記第２画素は、第２副画素を含み、
   前記第１トランジスタは、前記第１副画素を駆動するトランジスタであり、
   前記第２トランジスタは、前記第２副画素を駆動するトランジスタであり、
   前記第１副画素と前記第２副画素は、互いに異なる色であり、
   前記第１トランジスタと前記第２トランジスタは、同一の制御回路で制御されるものである、表示装置。
7. 請求項１に記載の表示装置において、
   前記トランジスタである第３トランジスタを有し、
   前記第３トランジスタは、前記第１トランジスタを挟んで前記第２トランジスタと反対側に配置されており、
   前記第３トランジスタのソース電極は、前記第１トランジスタのソース電極と共有されている、表示装置。
8. 請求項７に記載の表示装置において、
   前記第１トランジスタは、前記第１トランジスタの前記ゲート線に対して前記第２トランジスタ側に配置された、複数の前記第１開口部である第１開口部群を有し、
   前記第２トランジスタは、前記第２トランジスタの前記ゲート線に対して前記第１トランジスタ側に配置された、複数の前記第２開口部である第２開口部群を有し、
   前記開口部は、前記第１トランジスタと前記第３トランジスタに共有される前記ソース電極と重なる位置に配置される複数の第３開口部を含み、
   前記第１トランジスタ及び前記第３トランジスタは、前記第１トランジスタの前記ゲート線と前記第３トランジスタの前記ゲート線との間に配置された、共通の前記複数の第３開口部である第３開口部群を有し、
   前記第１開口部群は、前記第１トランジスタ内において、前記第１方向に配列されており、
   前記第２開口部群は、前記第２トランジスタ内において、前記第１方向に配列されており、
   前記第１開口部群と、前記第２開口部群とは、前記第１方向において交互に配置されており、
   前記第３開口部群は、前記第１方向に配列されている、表示装置。
9. 請求項７に記載の表示装置において、
   前記第１トランジスタおよび前記第３トランジスタは、前記半導体膜である第１半導体膜を含み、
   前記第２トランジスタは、前記半導体膜である第２半導体膜を含み、
   前記画素回路には、前記画素である、第１画素と、前記第１画素と前記第２方向に隣り合う第２画素とが形成され、
   前記第１画素および前記第２画素のそれぞれは、互いに異なる色の第１副画素と第２副画素と第３副画素とを含み、
   前記第１トランジスタは前記第２画素の前記第１副画素を駆動するトランジスタであり、
   前記第２トランジスタは前記第１画素の前記第２副画素を駆動するトランジスタであり、
   前記第３トランジスタは前記第１画素の前記第３副画素を駆動するトランジスタであり、
   前記第１画素の前記第１副画素と、前記第２画素の前記第１副画素は、互いに同じ色であり、
   前記第１トランジスタと前記第２トランジスタと前記第３トランジスタは、同一の制御回路で制御されるものであり、
   前記第１トランジスタと前記第２トランジスタと前記第３トランジスタには同極性の信号が順次供給され、
   前記表示装置は、さらに、前記トランジスタである第４トランジスタを有し、
   前記第４トランジスタは前記第１画素の前記第１副画素を駆動するトランジスタであり、
   前記第１トランジスタと、前記第４トランジスタとは互いに異なる極性の信号が供給される、表示装置。

Images