JP2006162701A - 液晶表示パネル、液晶表示装置および液晶表示パネルの製造方法 - Google Patents
液晶表示パネル、液晶表示装置および液晶表示パネルの製造方法 Download PDFInfo
- Publication number
- JP2006162701A JP2006162701A JP2004350376A JP2004350376A JP2006162701A JP 2006162701 A JP2006162701 A JP 2006162701A JP 2004350376 A JP2004350376 A JP 2004350376A JP 2004350376 A JP2004350376 A JP 2004350376A JP 2006162701 A JP2006162701 A JP 2006162701A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- data lines
- crystal display
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】液晶表示パネルにおいてデータ線の負荷容量の増大およびバラツキを防止する。
【解決手段】液晶に電界を印加する駆動基板1の一部に対向基板10が重ねられ、当該2枚の基板間に液晶が封入されて表示部が形成されている液晶表示パネルにおいて、駆動基板1は、対向基板10が重ねられていない周辺領域の一方側に形成され、映像信号に応じて液晶に電界を付与する電圧を印加するデータ線ドライバを接続するために、表示部から引き出されている複数N本のデータ線DLのうち対応するデータ線に電気的に接続されている複数のドライバ接続端子2Cと、複数のドライバ接続端子と反対側の周辺領域に形成され、データ線の検査用回路の一部であるがN本のデータ線DLから離れ、電気的に非接続となっている検査用回路3とを有する。
【選択図】図1
【解決手段】液晶に電界を印加する駆動基板1の一部に対向基板10が重ねられ、当該2枚の基板間に液晶が封入されて表示部が形成されている液晶表示パネルにおいて、駆動基板1は、対向基板10が重ねられていない周辺領域の一方側に形成され、映像信号に応じて液晶に電界を付与する電圧を印加するデータ線ドライバを接続するために、表示部から引き出されている複数N本のデータ線DLのうち対応するデータ線に電気的に接続されている複数のドライバ接続端子2Cと、複数のドライバ接続端子と反対側の周辺領域に形成され、データ線の検査用回路の一部であるがN本のデータ線DLから離れ、電気的に非接続となっている検査用回路3とを有する。
【選択図】図1
Description
本発明は、液晶に電界を印加する、いわゆる駆動基板の一部に対向基板が重ねられ、当該2枚の基板間に液晶が封入されて表示部が形成されている液晶表示パネル、液晶表示装置、および、液晶表示パネルの製造方法に関する。
液晶表示パネルは、液晶の配向状態を表示面内で変化させることによって画像または文字の情報を表示する。液晶表示パネルは、液晶が内部に封入され画素がマトリクス状に形成された矩形の表示部を有する。表示部において、液晶に電界を印加する駆動基板の一部に対向基板が重ねられ、当該2枚の基板間に液晶が封入されている。このとき対向基板の周縁側で駆動基板との間に隙間ができて、ここから液晶が漏れないように、駆動基板に予めスペーサをシール剤によって固定しておき、対向基板側にシール剤を塗布し、このスペーサを挟んで2つの基板を張り合わせた後、光または熱によりシール剤を硬化させる。その後、スペーサおよび2つの基板により形成されている表示部内の空間に液晶を封入する。
駆動回路は、その表示部となる領域において一方向に所定間隔で繰り返し形成されている水平画素数Nと同じ本数のデータ線と、N本のデータ線に直交するように他方向に所定間隔で繰り返し形成されている垂直画素数と同じ本数の走査線とを有する。表示部内で、このデータ線と走査線に区切られた微小領域の1つが1画素に対応する。この意味で、表示部は画素部とも称せられる。
駆動基板は対向基板より一回り大きいため、表示部の形成後に、その周囲に駆動基板の一部(周辺領域)が枠状に残される。この周辺領域の対向する2つの側にデータ線駆動回路(水平駆動回路ともいう)あるいはデータ線をプリチャージするためのプリチャージ回路などが予め形成されている。また、周辺領域の互いに対向する残りの2つの側に走査線駆動回路(垂直駆動回路ともいう)などが形成されている。これらの回路の表示部に対する位置は、その回路から各データ線または各走査線に至る配線長を均等として信号遅延や電圧印加タイミングがずれることを防止する意味で、レイアウト変更の自由度が小さい。
ところで、前記の表示部の有効表示領域を構成する各画素は、データ線駆動回路からデータ線によって供給される画像信号、および、走査線駆動回路から走査線によって供給される走査信号に基づいて表示を行う。したがって、データ線または走査線にオープンあるいはショートなどの欠陥があると、欠陥があるデータ線または走査線に接続されている画素全てが表示欠陥となる。
そこで、駆動基板に、この欠陥検出のための検査回路と、検査回路に対し検査用信号を入出力する複数の入出力端子を予め形成することが一般的に行われている(たとえば特許文献1および2参照)。
この検査回路を用いた検査において、駆動基板に対向基板を貼り合わせる前に、検査信号の入出力端子に検査プローブを立ててデータ線や走査線のオープンあるいはショートの検査を行う。特許文献1において、表示部(画素部)のデータ線駆動回路と反対の側に検査回路が設けられ、複数の入出力端子は検査回路の横(一方の走査線駆動回路側)に位置する周縁部に設けられている。なお、特許文献1において、この周縁部は「検査領域」と称し、検査終了後に駆動基板をマザー基板から切り出す際に切り落とされ、本来、画像表示に寄与しない無駄な領域として除去される。
この検査回路を用いた検査において、駆動基板に対向基板を貼り合わせる前に、検査信号の入出力端子に検査プローブを立ててデータ線や走査線のオープンあるいはショートの検査を行う。特許文献1において、表示部(画素部)のデータ線駆動回路と反対の側に検査回路が設けられ、複数の入出力端子は検査回路の横(一方の走査線駆動回路側)に位置する周縁部に設けられている。なお、特許文献1において、この周縁部は「検査領域」と称し、検査終了後に駆動基板をマザー基板から切り出す際に切り落とされ、本来、画像表示に寄与しない無駄な領域として除去される。
この検査信号の入出力端子を切り落とすことは、特許文献2にも記載されている。
特開2003−271067号公報(図2参照)
特開平11−295755号公報(図2および図4参照)
ところが、特許文献1のような背景技術においては、検査回路自体が最後まで駆動基板から切り離されないで残る。このため、N本のデータ線に検査回路に起因した寄生容量が接続されたままの状態で液晶表示パネルが製品化される。
データ線の負荷容量は、近年の画素数の増大によって増加傾向にあり、データ線の負荷容量が増大するとデータ線駆動回路により駆動信号が供給されてから液晶状態が変化するまでの応答時間が長くなるため表示速度の向上を阻害する。また、データ線の負荷容量が増大するとデータ線駆動回路の消費電力も増加する。したがって、データ線の負荷容量はできるだけ小さいことが望ましい。
しかし、たとえば特許文献1のように検査回路がデータ線に接続されたまま製品化された液晶表示パネルは、検査回路に起因して各データ線に不必要に容量が付加されていることになることから、これが液晶表示パネルの高精細化を妨げる要因の1つとなっている。
また、検査回路が接続されていることがデータ線間の容量のバラツキを増大し、これによって画素表示速度にバラツキが生じることがあり、その結果、液晶表示パネルの画像品質が低下することがある。
データ線の負荷容量は、近年の画素数の増大によって増加傾向にあり、データ線の負荷容量が増大するとデータ線駆動回路により駆動信号が供給されてから液晶状態が変化するまでの応答時間が長くなるため表示速度の向上を阻害する。また、データ線の負荷容量が増大するとデータ線駆動回路の消費電力も増加する。したがって、データ線の負荷容量はできるだけ小さいことが望ましい。
しかし、たとえば特許文献1のように検査回路がデータ線に接続されたまま製品化された液晶表示パネルは、検査回路に起因して各データ線に不必要に容量が付加されていることになることから、これが液晶表示パネルの高精細化を妨げる要因の1つとなっている。
また、検査回路が接続されていることがデータ線間の容量のバラツキを増大し、これによって画素表示速度にバラツキが生じることがあり、その結果、液晶表示パネルの画像品質が低下することがある。
一方、とくに特許文献2に記載されている2度のブレイクにより、検査信号の入出力端子だけでなく検査回路を切り落とすことも可能である。仮にこのようなことを行った場合、ブレイク(余分な回路や端子の切り落とし)工程が増えるため煩雑である。また、検査回路を切り落とすと、表示部から駆動回路のエッジまでの距離が短くなることから、スペーサの配置スペース、スペーサを固定するためのシール剤の塗布スペースが不十分となることから表示部の形成が困難となる。
本発明が解決しようとする課題は、液晶表示パネルにおいてデータ線の負荷容量の増大およびバラツキを防止することである。
本発明に係る液晶表示パネルは、液晶に電界を印加する駆動基板の一部に対向基板が重ねられ、当該2枚の基板間に液晶が封入されて表示部が形成されている液晶表示パネルであって、前記駆動基板は、前記対向基板が重ねられていない周辺領域の一方側に形成され、映像信号に応じて前記液晶に電界を付与する電圧を印加するデータ線ドライバを接続するために、前記表示部から引き出されている複数N本のデータ線のうち対応するデータ線に電気的に接続されている複数のドライバ接続端子と、前記複数のドライバ接続端子と反対側の前記周辺領域に形成され、データ線の検査用回路の一部であるが前記N本のデータ線から離れ、当該N本のデータ線と電気的に非接続となっている検査用回路と、を有する。
本発明に係る液晶表示装置は、液晶に電界を印加する駆動基板の一部に対向基板が重ねられ、当該2枚の基板間に液晶が封入されて表示部が形成されている液晶表示パネルを有する液晶表示装置であって、前記駆動基板は、前記対向基板が重ねられていない周辺領域の一方側に形成され、映像信号に応じて前記液晶に電界を付与する電圧を印加するデータ線ドライバを接続するために、前記表示部から引き出されている複数N本のデータ線のうち対応するデータ線に電気的に接続されている複数のドライバ接続端子と、前記複数のドライバ接続端子と反対側の前記周辺領域に形成され、データ線の検査用回路の一部であるが前記N本のデータ線から離れ、当該N本のデータ線と電気的に非接続となっている検査用回路とを有し、前記複数のドライバ接続端子にフレキシブル基板が接続され、当該フレキシブル基板が前記一方側のエッジから外側に延び、前記フレキシブル基板内、または、フレキシブル基板を介して電気的に接続されている他の基板に前記データ線ドライバが実装されている。
本発明に係る液晶表示パネルの製造方法は、液晶に電界を印加する駆動基板を予め形成し、駆動基板の一部に対向基板を重ねて当該2枚の基板間に液晶を封入し表示部を形成する液晶表示パネルの製造方法であって、前記駆動基板の形成時に、前記表示部に対応し複数N本のデータ線を含む表示領域と、前記表示領域の一方側に隣接して前記N本のデータ線が引き出され、映像信号に応じて前記液晶に電界を付与する電圧を印加するデータ線ドライバを接続するために、前記表示領域から引き出されている前記N本のデータ線のうち対応するデータ線に電気的に接続されている複数のドライバ接続端子が配置されている第1周辺領域と、前記表示領域の他方側に隣接し、前記N本のデータ線に接続されている検査用回路が配置されている第2周辺領域とを含むブロックを単位として、複数のブロックを同一基板に形成するマザー基板の形成ステップと、前記マザー基板の前記ブロックごとに、前記第2周辺領域の検査用回路を用いて前記N本のデータ線を含む前記表示領域の電気的検査を行う検査ステップと、同一ブロック内の前記表示領域と前記第1周辺領域、および、隣接ブロックの前記第2周辺領域を一つずつ含む複数の基板片に前記マザー基板を切断し、前記駆動基板を形成する切断ステップと、を含む。
本発明に係る液晶表示パネル、液晶表示装置においては、液晶表示パネルの表示のためにデータを入力するデータ線の負荷容量の増大およびバラツキを防止し、表示能力および表示品質が向上している。
また、本発明に係る液晶表示パネルの製造方法においては、駆動基板をマザー基板から切り出すスクライブ回数に変更を加えることなく、上記利点を有する液晶表示パネルを容易に製造できる。
また、本発明に係る液晶表示パネルの製造方法においては、駆動基板をマザー基板から切り出すスクライブ回数に変更を加えることなく、上記利点を有する液晶表示パネルを容易に製造できる。
図1に、本発明の実施の形態における液晶表示パネルの駆動基板の概略平面図を示す。また、図2に、駆動基板をダイシングにより分離する際のスクライブラインの位置、本来の回路ブロックと、実際に切り出された回路ブロック(図1に示す駆動基板、以下、切り出しブロックともいう)との関係を示す図である。
図1に示す駆動基板1は画像の表示領域4を含む表示回路2と、検査用回路3とから構成されている。表示領域4は、後述するように対向基板が重ねられ、液晶が封入される部分であり、それによって画素がマトリックス状に配置される表示部が形成される。
駆動基板1は、別の見方によると、表示領域4とその周辺領域とから構成されている。周辺領域において、表示領域4の水平方向(図の横方向)の対向する2辺の一方側にドライバ接続部2Aが形成されている。また、この対向する2辺の他方側に水平サンプリングスイッチ(HSW)部2Bが形成されている。
図1に示す駆動基板1は画像の表示領域4を含む表示回路2と、検査用回路3とから構成されている。表示領域4は、後述するように対向基板が重ねられ、液晶が封入される部分であり、それによって画素がマトリックス状に配置される表示部が形成される。
駆動基板1は、別の見方によると、表示領域4とその周辺領域とから構成されている。周辺領域において、表示領域4の水平方向(図の横方向)の対向する2辺の一方側にドライバ接続部2Aが形成されている。また、この対向する2辺の他方側に水平サンプリングスイッチ(HSW)部2Bが形成されている。
ここで、表示領域4の周辺領域のうち水平方向に対向する2辺の一方側の領域を「第1周辺領域」といい、他方側の領域を「第2周辺領域」という。
前記検査用回路3は、この第2周辺領域において、HSW部2Bよりさらに外側に形成されている。検査用回路3は、その構成は後述するが、表示領域4内に配置され画素にデータを供給するデータ線(および表示画素行を選択する走査線)に断線、ショートなどの不良箇所がないかを調べるときに用いる電圧供給用の回路である。したがって、本来なら、検査用回路3は表示領域4と電気的に接続されているべきものである。
前記検査用回路3は、この第2周辺領域において、HSW部2Bよりさらに外側に形成されている。検査用回路3は、その構成は後述するが、表示領域4内に配置され画素にデータを供給するデータ線(および表示画素行を選択する走査線)に断線、ショートなどの不良箇所がないかを調べるときに用いる電圧供給用の回路である。したがって、本来なら、検査用回路3は表示領域4と電気的に接続されているべきものである。
ところが、図1に示す検査用回路3は、図1に示す表示領域4から第2周辺領域に延びているデータ線と電気的に接続されていない。つまり、表示領域4内からデータ線がHSW部2B内に延びているが、検査用回路3は、このデータ線とは空間的に離れ、かつ電気的に未接続である。
これは、図1に示す検査用回路3は他の表示領域の検査に用いられたものだからである。つまり、図2に示すように、本来の駆動基板となる回路ブロックがマトリックス状に形成された基板(以下、マザー基板という)において、上記検査を行った後、マザー基板をスクライブ(ブレイク)して、個々の回路ブロックに切り分ける。このとき、本実施の形態では、検査に用いた検査用回路がドライバ接続部2Aを介して表示領域4と接続されている本来の回路ブロックにおいて、ドライバ接続部2Aと、この検査に用いた検査用回路との境界付近でスクライブを行う。したがって、図2に示すように、図1に示す表示領域4の検査に用いた検査用回路は一方側に隣接する別の駆動基板の一部となり、図1に示す駆動基板1には、切り分け前に他方側に隣接していた他の回路ブロックの検査用回路3が含まれることとなる。
これは、図1に示す検査用回路3は他の表示領域の検査に用いられたものだからである。つまり、図2に示すように、本来の駆動基板となる回路ブロックがマトリックス状に形成された基板(以下、マザー基板という)において、上記検査を行った後、マザー基板をスクライブ(ブレイク)して、個々の回路ブロックに切り分ける。このとき、本実施の形態では、検査に用いた検査用回路がドライバ接続部2Aを介して表示領域4と接続されている本来の回路ブロックにおいて、ドライバ接続部2Aと、この検査に用いた検査用回路との境界付近でスクライブを行う。したがって、図2に示すように、図1に示す表示領域4の検査に用いた検査用回路は一方側に隣接する別の駆動基板の一部となり、図1に示す駆動基板1には、切り分け前に他方側に隣接していた他の回路ブロックの検査用回路3が含まれることとなる。
図3に、完成した表示部の等価回路と、HSW部2Bとの接続関係を示す。
表示部内の有効表示領域には、液晶の配向状態を表示面内で変化させる一単位としての画素21がマトリックス状に配置されている。なお、図3においては水平方向にM個の画素を区切りとして、その先頭の2つの画素を代表して示す。
図3に示すように、表示部の駆動基板1側(表示領域4、図1参照)において、垂直方向に長いデータ線DLが水平方向に所定間隔で繰り返し配置されている。また、水平方向に長い走査線(ゲート線ともいう)GLが垂直方向に所定間隔で繰り返し配置されている。データ線DLと走査線GLとにより区切られた微小領域が1つの画素21に対応する。各画素21は、データ線DLと共通電位線VCOMとの間に直列接続されているスイッチングトランジスタ22および蓄積キャパシタCSを有している。スイッチングトランジスタ22のゲートが走査線GLに接続されている。走査線GLがアクティブにされた状態でデータ線DLにデータ(映像データ)が供給されると、スイッチングトランジスタがその供給時間だけオンし、映像信号のデータレベル(輝度レベル)に応じた電荷が蓄積キャパシタCSに蓄積される。これによって、不図示の液晶層に所定の電界が印加され、映像信号レベルに応じて液晶状態が変化し、映像あるいは文字情報の表示が可能となる。
表示部内の有効表示領域には、液晶の配向状態を表示面内で変化させる一単位としての画素21がマトリックス状に配置されている。なお、図3においては水平方向にM個の画素を区切りとして、その先頭の2つの画素を代表して示す。
図3に示すように、表示部の駆動基板1側(表示領域4、図1参照)において、垂直方向に長いデータ線DLが水平方向に所定間隔で繰り返し配置されている。また、水平方向に長い走査線(ゲート線ともいう)GLが垂直方向に所定間隔で繰り返し配置されている。データ線DLと走査線GLとにより区切られた微小領域が1つの画素21に対応する。各画素21は、データ線DLと共通電位線VCOMとの間に直列接続されているスイッチングトランジスタ22および蓄積キャパシタCSを有している。スイッチングトランジスタ22のゲートが走査線GLに接続されている。走査線GLがアクティブにされた状態でデータ線DLにデータ(映像データ)が供給されると、スイッチングトランジスタがその供給時間だけオンし、映像信号のデータレベル(輝度レベル)に応じた電荷が蓄積キャパシタCSに蓄積される。これによって、不図示の液晶層に所定の電界が印加され、映像信号レベルに応じて液晶状態が変化し、映像あるいは文字情報の表示が可能となる。
HSW部2Bにおいて、各データ線DLに直列に水平サンプリングスイッチHSWが接続されている。各水平サンプリングスイッチHSWは、PMOSデバイスとNMOSデバイスのソース同士、ドレイン同士を接続して構成されているトランスファゲートからなる。このPMOSデバイスのゲート、NMOSデバイスのゲート、および、それらの共通ドレインが、専用の配線によって図1に示すドライバ接続部2Aの接続端子2Cに接続されている。
図1にはとくに図示していないが、ドライバ接続部2Aの接続端子2Cに水平駆動回路(水平ドライバ)が接続され、これにより図3に示すデータ線DLの駆動、すなわち映像信号の供給と水平サンプリングスイッチHSWの制御が行われる。
図1にはとくに図示していないが、ドライバ接続部2Aの接続端子2Cに水平駆動回路(水平ドライバ)が接続され、これにより図3に示すデータ線DLの駆動、すなわち映像信号の供給と水平サンプリングスイッチHSWの制御が行われる。
一方、図1において表示領域4の左右で対向する(垂直方向の)2辺側の周辺領域に、それぞれ垂直駆動回路5が配置されている。垂直駆動回路5は図3に示す走査線GLを順次活性化する走査パルスを供給して表示部を水平画素ラインごとに表示可能な状態に制御する。この垂直駆動回路5は外部から供給されるクロックにより動作する。本例では、このクロックもドライバ接続部2Aの接続端子2Cから与えられる。
ところで、デジタルテレビの市場が立ち上がることにともなって、今後パネルの多画素化が進むと予想される。ところが、水平および垂直の方向に画素数が多い高精細パネルにおいて、従来のように1画素ライン内を点順次で映像信号を供給する点順次駆動方法では、限られた1水平表示時間内に1画素ラインを表示するために、表示パルスの幅を極めて短くする必要がある。したがって、高精細パネルの水平駆動回路において、映像信号の転送速度が限界に達しつつある。これに対処するには、水平方向の画素を複数相、たとえば6相あるいは12相の信号で駆動することによって、水平方向の画素ラインにおいてM個ごとに複数の画素を同時に駆動する方法(線順次駆動)の駆動方法が用いられる。
また、水平駆動回路を液晶表示パネルの駆動基板に内蔵させると能動素子がTFTであることから性能が劣る。
そこで本例では、線順次駆動方法に対応する水平駆動回路が形成されたシリコンチップを駆動基板とは別に設け、これらをSIP(System in package)化している。つまり、図1に示す駆動基板1のドライバ接続部2Aは、別チップである水平駆動回路を接続するために設けられている。
また、水平駆動回路を液晶表示パネルの駆動基板に内蔵させると能動素子がTFTであることから性能が劣る。
そこで本例では、線順次駆動方法に対応する水平駆動回路が形成されたシリコンチップを駆動基板とは別に設け、これらをSIP(System in package)化している。つまり、図1に示す駆動基板1のドライバ接続部2Aは、別チップである水平駆動回路を接続するために設けられている。
データ線DLおよび走査線GLの検査において、線順次駆動を行う場合、「Full HD規格」ではデータ線DLの本数Nが1920となる。したがって、データ線DLごとに検査用信号を供給するための入出力端子(以下、「検査パッド」という)を設けると、それぞれの検査パッドの間隔が狭くなり、このような場合それぞれの検査パッドへのコンタクトが難しくなる。
そこで、本実施の形態においては検査パッド数を削減可能な検査用回路3の好ましい構成を採用している。
図4は、検査用回路3の基本構成図である。ここでは348本のデータ線を駆動する部分を抽出して示している。
検査用回路3は、348本のデータ線DLの各々に検査信号VSIG#1〜VSIG#348を入出力するスイッチ(トランスファゲート)31と、スイッチの制御ライン32と、複数M(ここではM=6)個のスイッチ31で共有される配線33と、配線33に接続され検査信号CSIG#1〜#58を入出力するための入出力端子34とを備える。
図4は、検査用回路3の基本構成図である。ここでは348本のデータ線を駆動する部分を抽出して示している。
検査用回路3は、348本のデータ線DLの各々に検査信号VSIG#1〜VSIG#348を入出力するスイッチ(トランスファゲート)31と、スイッチの制御ライン32と、複数M(ここではM=6)個のスイッチ31で共有される配線33と、配線33に接続され検査信号CSIG#1〜#58を入出力するための入出力端子34とを備える。
図示例の検査用回路3は、1つの入出力端子34に対し6個のスイッチ31の何れか1つが接続され、かつ、この接続を順次切り替えることができるように、制御ライン32から信号CCKiおよびその反転信号CCKiX(i=1〜6)が供給される。信号CCKiはトランスファゲートのNMOSデバイスのゲートに供給され、その反転信号CCKiXはトランスファゲートのPMOSデバイスのゲートに供給される。
制御ライン32を1本とした場合、パネルのデータ線本数Nが1990とした場合、そのピッチが8〜15μmとなり、検査用回路3の入出力端子34のピッチもこれと同じにする必要がある。このような狭ピッチは、入出力端子34にプローブ100を立てるためには狭すぎる。
そこで、図4に示す例では、入出力端子34の数がデータ線本数(N本)に対して1/6に低減され、その端子間隔Dも緩和されている。つまり、制御ライン数を4,6,8と増やすことによって、入出力端子34の数が200〜500程度と、1990より大幅に低減できる。このとき入出力端子34のピッチも30〜80μmと大きくなり、プローブを立てるための十分な余裕が確保できる。
そこで、図4に示す例では、入出力端子34の数がデータ線本数(N本)に対して1/6に低減され、その端子間隔Dも緩和されている。つまり、制御ライン数を4,6,8と増やすことによって、入出力端子34の数が200〜500程度と、1990より大幅に低減できる。このとき入出力端子34のピッチも30〜80μmと大きくなり、プローブを立てるための十分な余裕が確保できる。
つぎに、図5〜図7を用いて液晶表示パネルの形成手順の概略を述べる。図5は、駆動基板と対向基板を別々に形成し、それを張り合わせて液晶表示パネル本体を形成し、これに水平駆動回路を内蔵するフレキシブル基板を接合するまでの手順の概略を示すフロー図である。図6は、駆動基板の切り出し(スクライブ)時のスクライブラインを示すマザー基板の平面図である。また、図7は、対向基板の張り合わせおよびフレキシブル基板の接続を説明するための図である。
図5に示すように、ステップS1A〜S4において駆動基板を形成し、ステップS1B〜S3Bにおいて対向基板を形成する。
駆動基板の形成において、スイッチングトランジスタ、蓄積キャパシタ電極、データ線DL,走査線GLなどをマザー基板に形成し(ステップS1A)、これに配向膜を形成し(ステップS2A)、配向膜に対しラビング処理を行う(ステップS3A)。そして、図7に示すシール剤の塗布領域2Dにシール剤を塗布または印刷する(ステップステップS4)。このときのシール剤の塗布領域は、図7に示すように、検査用回路3の領域を利用して十分広く確保されている。
一方、対向基板10(図7参照)の形成において、図5に示すように、蓄積キャパシタの対向電極などを基板体に形成し(ステップS1B)、これに配向膜を形成し(ステップS2B)、配向膜に対しラビング処理をう(ステップS3B)。
駆動基板の形成において、スイッチングトランジスタ、蓄積キャパシタ電極、データ線DL,走査線GLなどをマザー基板に形成し(ステップS1A)、これに配向膜を形成し(ステップS2A)、配向膜に対しラビング処理を行う(ステップS3A)。そして、図7に示すシール剤の塗布領域2Dにシール剤を塗布または印刷する(ステップステップS4)。このときのシール剤の塗布領域は、図7に示すように、検査用回路3の領域を利用して十分広く確保されている。
一方、対向基板10(図7参照)の形成において、図5に示すように、蓄積キャパシタの対向電極などを基板体に形成し(ステップS1B)、これに配向膜を形成し(ステップS2B)、配向膜に対しラビング処理をう(ステップS3B)。
ステップS5において、このように形成した2枚の基板を、スペーサによって対向間隔を確保しながら張り合わせる。熱またはUVによりシール剤を硬化させ(ステップS6),データ線DLや走査線GLの断線あるいはショートの検査を行う(ステップS7)。
続いて、ステップS8においてスクライブを行う。このスクライブでは、図6に示すスクライブラインでマザー基板を切り離し、個々の駆動基板に分離する。このとき、前述したように本来の回路ブロックではなく、シール剤の塗布領域として使用した隣接回路ブロックの検査用回路3が駆動基板1の一部として含まれることになる。
その後、表示部の内部に液晶を注入して封止し(ステップS9)、任意のステップとして、すなわち省略可能であるが、液晶が駆動できるか否かを検査する(ステップS10)。
そして最後に、ステップS20において予め形成され、内部に水平ドライバを実装しているフレキシブル基板20(図7参照)を、駆動基板1のドライバ接続部における入出力端子2Cに接続する。
その後、表示部の内部に液晶を注入して封止し(ステップS9)、任意のステップとして、すなわち省略可能であるが、液晶が駆動できるか否かを検査する(ステップS10)。
そして最後に、ステップS20において予め形成され、内部に水平ドライバを実装しているフレキシブル基板20(図7参照)を、駆動基板1のドライバ接続部における入出力端子2Cに接続する。
本実施の形態によれば、以下の利益が得られる。
表示領域4に形成されているデータ線DLに対し、検査用回路3が非接続となっていることから、その分、データ線負荷容量が小さく、データ線負荷容量値のバラツキが液晶パネル全体として小さい。また、検査用回路3が接続されると、これがノイズ源となることも考えられるが、本実施の形態では、そのようなことがない。
また、この未接続の検査用回路3がシール剤の塗布領域2Dを確保するために役立ち、シール剤の塗布が容易である。この未接続の検査用回路3をわざわざ切り離す必要がないことから、スクライブ回数が最低限で済み、液晶表示パネルの製造が容易である。また、ドライバ接続部が駆動基板1のエッジに隣接して設けられていることから、フレキシブル基板20の取り付けが容易である。
本実施の形態で用いた検査用回路3は、6本のデータ線DLごとに1つの検査パッドですむことから、検査パッドの個数を58本と、データ線本数の1/6に減らしている。このため検査時のプローブピッチを緩和でき、その分、検査がしやすい。また、さらにデータ線ピッチが狭くなった場合にも対処できる余裕があり、液晶表示パネルのさらなる高精細化が可能である。
表示領域4に形成されているデータ線DLに対し、検査用回路3が非接続となっていることから、その分、データ線負荷容量が小さく、データ線負荷容量値のバラツキが液晶パネル全体として小さい。また、検査用回路3が接続されると、これがノイズ源となることも考えられるが、本実施の形態では、そのようなことがない。
また、この未接続の検査用回路3がシール剤の塗布領域2Dを確保するために役立ち、シール剤の塗布が容易である。この未接続の検査用回路3をわざわざ切り離す必要がないことから、スクライブ回数が最低限で済み、液晶表示パネルの製造が容易である。また、ドライバ接続部が駆動基板1のエッジに隣接して設けられていることから、フレキシブル基板20の取り付けが容易である。
本実施の形態で用いた検査用回路3は、6本のデータ線DLごとに1つの検査パッドですむことから、検査パッドの個数を58本と、データ線本数の1/6に減らしている。このため検査時のプローブピッチを緩和でき、その分、検査がしやすい。また、さらにデータ線ピッチが狭くなった場合にも対処できる余裕があり、液晶表示パネルのさらなる高精細化が可能である。
本発明は、いわゆる駆動基板の一部に対向基板が重ねられ、当該2枚の基板間に液晶が封入されて表示部が形成されている液晶表示パネルと、これを用いた液晶表示装置に広く適用できる。
1…駆動基板、2…表示回路、2A…ドライバ接続部、2B…HSW部、2C…接続端子、2D…シール剤の塗布領域、3…検査用回路、4…表示領域、5…垂直駆動回路、10…対向基板、20…フレキシブル基板、31…スイッチ、32…制御ライン、33…配線、34…入出力端子、100…プローブ
Claims (9)
- 液晶に電界を印加する駆動基板の一部に対向基板が重ねられ、当該2枚の基板間に液晶が封入されて表示部が形成されている液晶表示パネルであって、
前記駆動基板は、
前記対向基板が重ねられていない周辺領域の一方側に形成され、映像信号に応じて前記液晶に電界を付与する電圧を印加するデータ線ドライバを接続するために、前記表示部から引き出されている複数N本のデータ線のうち対応するデータ線に電気的に接続されている複数のドライバ接続端子と、
前記複数のドライバ接続端子と反対側の前記周辺領域に形成され、データ線の検査用回路の一部であるが前記N本のデータ線から離れ、当該N本のデータ線と電気的に非接続となっている検査用回路と、
を有する液晶表示パネル。 - 前記駆動基板において、前記複数のドライバ接続端子が形成されている一方側のエッジに、前記N本のデータ線の切断面が位置し、
前記検査用回路が形成されている他方側のエッジに、当該検査用回路から延び前記N本のデータ線から離れ、当該N本のデータ線と電気的に非接続となっている他のN本のデータ線の切断面が位置している
請求項1に記載の液晶表示パネル。 - 前記非接続の検査用回路は、M(M<N)個の検査信号の入出力端子と、前記他のN本のデータ線ごとに設けられているN個のスイッチと、前記N個のスイッチにおいてN/M個のスイッチを単位として順次オンさせて各検査信号の入出力端子と前記他のN本のデータ線の各々との接続を制御するN/M本の制御ラインとを含む
請求項2に記載の液晶表示パネル。 - 前記複数のドライバ接続端子に、前記データ線ドライバを接続するためのフレキシブル基板が接続され、当該フレキシブル基板が前記一方側のエッジから外側に延びている
請求項1に記載の液晶表示パネル。 - 前記データ線ドライバとしての半導体集積回路が前記フレキシブル基板に実装されている
請求項3に記載の液晶表示パネル。 - 液晶に電界を印加する駆動基板の一部に対向基板が重ねられ、当該2枚の基板間に液晶が封入されて表示部が形成されている液晶表示パネルを有する液晶表示装置であって、
前記駆動基板は、
前記対向基板が重ねられていない周辺領域の一方側に形成され、映像信号に応じて前記液晶に電界を付与する電圧を印加するデータ線ドライバを接続するために、前記表示部から引き出されている複数N本のデータ線のうち対応するデータ線に電気的に接続されている複数のドライバ接続端子と、
前記複数のドライバ接続端子と反対側の前記周辺領域に形成され、データ線の検査用回路の一部であるが前記N本のデータ線から離れ、当該N本のデータ線と電気的に非接続となっている検査用回路とを有し、
前記複数のドライバ接続端子にフレキシブル基板が接続され、当該フレキシブル基板が前記一方側のエッジから外側に延び、
前記フレキシブル基板内、または、フレキシブル基板を介して電気的に接続されている他の基板に前記データ線ドライバが実装されている
液晶表示装置。 - 液晶に電界を印加する駆動基板を予め形成し、駆動基板の一部に対向基板を重ねて当該2枚の基板間に液晶を封入し表示部を形成する液晶表示パネルの製造方法であって、
前記駆動基板の形成時に、
前記表示部に対応し複数N本のデータ線を含む表示領域と、前記表示領域の一方側に隣接して前記N本のデータ線が引き出され、映像信号に応じて前記液晶に電界を付与する電圧を印加するデータ線ドライバを接続するために、前記表示領域から引き出されている前記N本のデータ線のうち対応するデータ線に電気的に接続されている複数のドライバ接続端子が配置されている第1周辺領域と、前記表示領域の他方側に隣接し、前記N本のデータ線に接続されている検査用回路が配置されている第2周辺領域とを含むブロックを単位として、複数のブロックを同一基板に形成するマザー基板の形成ステップと、
前記マザー基板の前記ブロックごとに、前記第2周辺領域の検査用回路を用いて前記N本のデータ線を含む前記表示領域の電気的検査を行う検査ステップと、
同一ブロック内の前記表示領域と前記第1周辺領域、および、隣接ブロックの前記第2周辺領域を一つずつ含む複数の基板片に前記マザー基板を切断し、前記駆動基板を形成する切断ステップと、
を含む液晶表示パネルの製造方法。 - 前記駆動基板において、前記第2周辺領域を含む前記表示領域の周辺にシール材を形成し、表示領域に対向するように対向基板を重ねて固着し、シール材、表示領域および前記対向基板により形成される空間に液晶を封入する表示部形成ステップを、
さらに含む請求項7に記載の液晶表示パネルの製造方法。 - 前記第1周辺領域の前記複数のドライバ接続端子に、前記データ線ドライバを接続するためのフレキシブル基板を接続するフレキシブル基板接続ステップを、
さらに含む請求項7に記載の液晶表示パネルの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004350376A JP2006162701A (ja) | 2004-12-02 | 2004-12-02 | 液晶表示パネル、液晶表示装置および液晶表示パネルの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004350376A JP2006162701A (ja) | 2004-12-02 | 2004-12-02 | 液晶表示パネル、液晶表示装置および液晶表示パネルの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006162701A true JP2006162701A (ja) | 2006-06-22 |
Family
ID=36664831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004350376A Pending JP2006162701A (ja) | 2004-12-02 | 2004-12-02 | 液晶表示パネル、液晶表示装置および液晶表示パネルの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006162701A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008102335A (ja) * | 2006-10-19 | 2008-05-01 | Seiko Epson Corp | アクティブマトリクス基板及び電気光学装置並びに検査方法及び電気光学装置の製造方法 |
JP2010139962A (ja) * | 2008-12-15 | 2010-06-24 | Toshiba Mobile Display Co Ltd | アレイ基板、平面表示装置、マザー基板及びアレイ基板の製造方法 |
US7851986B2 (en) * | 2006-04-28 | 2010-12-14 | Lg Display Co., Ltd. | Light emitting display module incorporating a plurality of panels and method for manufacturing the same |
CN104900674A (zh) * | 2014-03-06 | 2015-09-09 | 株式会社日本显示器 | 显示装置的制造方法、显示装置和显示装置形成基板 |
US11151915B2 (en) | 2019-10-15 | 2021-10-19 | Seiko Epson Corporation | Electro-optical device, electronic apparatus, and inspection method for electro-optical device |
-
2004
- 2004-12-02 JP JP2004350376A patent/JP2006162701A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7851986B2 (en) * | 2006-04-28 | 2010-12-14 | Lg Display Co., Ltd. | Light emitting display module incorporating a plurality of panels and method for manufacturing the same |
US8157605B2 (en) | 2006-04-28 | 2012-04-17 | Lg Display Co., Ltd. | Method for manufacturing display device module |
JP2008102335A (ja) * | 2006-10-19 | 2008-05-01 | Seiko Epson Corp | アクティブマトリクス基板及び電気光学装置並びに検査方法及び電気光学装置の製造方法 |
JP2010139962A (ja) * | 2008-12-15 | 2010-06-24 | Toshiba Mobile Display Co Ltd | アレイ基板、平面表示装置、マザー基板及びアレイ基板の製造方法 |
CN104900674A (zh) * | 2014-03-06 | 2015-09-09 | 株式会社日本显示器 | 显示装置的制造方法、显示装置和显示装置形成基板 |
KR20150105203A (ko) * | 2014-03-06 | 2015-09-16 | 가부시키가이샤 재팬 디스프레이 | 표시장치의 제조 방법, 표시장치 및 표시장치 형성 기판 |
JP2015169760A (ja) * | 2014-03-06 | 2015-09-28 | 株式会社ジャパンディスプレイ | 表示装置の製造方法、表示装置および表示装置形成基板 |
KR101670165B1 (ko) * | 2014-03-06 | 2016-10-27 | 가부시키가이샤 재팬 디스프레이 | 표시장치의 제조 방법, 표시장치 및 표시장치 형성 기판 |
US9640600B2 (en) | 2014-03-06 | 2017-05-02 | Japan Display Inc. | Manufacturing method of display device, display device, and display device formation substrate |
US11151915B2 (en) | 2019-10-15 | 2021-10-19 | Seiko Epson Corporation | Electro-optical device, electronic apparatus, and inspection method for electro-optical device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4006304B2 (ja) | 画像表示装置 | |
TWI269263B (en) | Display device | |
JP5433309B2 (ja) | 表示装置 | |
KR100671211B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
KR101791192B1 (ko) | 디스플레이 장치 및 그 테스트 방법 | |
JP2006309161A (ja) | 電気光学装置及び電子機器 | |
JP2004212931A (ja) | 表示装置用基板及びその製造方法 | |
JPH07333275A (ja) | 液晶表示パネルおよびその検査方法 | |
JP5233080B2 (ja) | 電気光学装置及び電子機器 | |
US7956976B1 (en) | Liquid crystal display device | |
JP4637868B2 (ja) | 画像表示装置 | |
JP2006276368A (ja) | アレイ基板とその検査方法 | |
JP2007225953A (ja) | カラー液晶表示パネル | |
JP2006162701A (ja) | 液晶表示パネル、液晶表示装置および液晶表示パネルの製造方法 | |
JP4886226B2 (ja) | 液晶表示装置 | |
TWI680305B (zh) | 異型顯示面板及其製造方法 | |
JP2011053614A (ja) | マザー基板および表示装置 | |
JP2007248502A (ja) | 表示装置の製造方法及び表示装置 | |
KR101177908B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
KR20080086126A (ko) | 액정표시장치와, 이의 검사공정을 포함하는 액정표시장치의제조방법 | |
KR20230041221A (ko) | 표시 패널 및 이를 포함하는 표시 장치 | |
JPH11316389A (ja) | アレイ基板および液晶表示装置ならびに液晶表示装置の製造方法 | |
JP3520422B2 (ja) | 液晶パネルの製造方法 | |
JP2000338526A (ja) | 電気光学装置用基板の検査方法 | |
JP2006215111A (ja) | 表示装置用マザー基板 |