JP5233080B2 - 電気光学装置及び電子機器 - Google Patents

Description

本発明は、例えば液晶装置等の電気光学装置及びその検査方法、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。

この種の電気光学装置では、通常、製造途中で、後行程に悪影響を及ぼさないように、欠陥の有無を判別する検査が行われる。特に、アクティブマトリクス型の電気光学装置では、素子基板に画素をスイッチングするトランジスタのような能動素子が形成されるので、その欠陥の有無の判別が重要である。更に、駆動回路内蔵型の電気光学装置では、素子基板に、駆動回路の一部又は全部が、画素をスイッチングするための能動素子とともに作り込まれるので、ますます検査が重要視されつつある。

このため、近年では、電気光学装置に、予め検査回路を作り込んでおき、検査時においては、当該検査回路の出力信号をモニタすることで、欠陥の有無を判別する技術が提案されている（例えば特許文献１参照）。

特開平１０−２６０３９１号公報

しかしながら、ハイブリッド型と呼ばれるデマルチプレクサ方式を採用した電気光学装置などにおいては、近年の高精細化にともなって、十分な検査が困難になりつつある、という事情がある。また、検査時において、検査回路自体の欠陥に起因して適切な検査を行うことができないおそれがあるという技術的問題点がある。

本発明は、例えば上述した問題点に鑑みなされたものであり、デマルチプレクサ方式を採用した電気光学装置において、適切な検査を確実に実現可能な電気光学装置及びその検査方法、並びに該電気光学装置を備えた電子機器を提供することを課題とする。

本発明に係る電気光学装置は上記課題を解決するために、一対の基板と、前記一対の基板の一方の基板上に、ｎ（ｎは２以上の整数）本毎にブロック化された複数のデータ線と、前記一方の基板の第１辺に沿って配列され、前記各ブロックに対応したデータ信号を入力するための複数のデータ信号端子と、前記各ブロックに属するｎ本のデータ線のうち、制御信号で指定されたデータ線を選択すると共に、前記複数のデータ信号端子に入力されたデータ信号を前記選択したデータ線に供給するデマルチプレクサと、前記データ線に供給されたデータ信号に応じた表示をする複数の画素と、（ｉ）ｎ本の読出線と、（ｉｉ）前記複数のデータ線の各々に設けられ、一端が対応するデータ線に、他端が前記ｎ本の読出線のいずれかであって、且つ、同一ブロックに属するｎ本のデータ線に対応するもの同士は互いに異なる読出線に、夫々接続された複数の第１スイッチと、（ｉｉｉ）前記各ブロックのいずれかを選択して、当該選択したブロックに属するｎ本のデータ線に他端が接続された前記第１スイッチを導通状態とさせるシフトレジスタとを有する検査回路と、前記シフトレジスタに電気的に接続された検査用端子と、前記一対の基板の他方の基板上に、前記複数の画素が設けられた画像表示領域を囲む額縁遮光膜とを備え、前記検査回路は、前記一方の基板の第１辺と対向する第２辺に沿って、前記額縁遮光膜と重なるように設けられており、前記検査用端子は、前記一方の基板の第２辺に沿う前記額縁遮光膜と、前記一方の基板の第１辺及び第２辺と交差する第３辺に沿う前記額縁遮光膜とが交差する交差部と重なるように設けられる。
本発明に係る電気光学装置の他の態様では、前記検査用端子は、前記検査回路を構成するシフトレジスタの最終段に電気的に接続されてなる。

本発明に係る電気光学装置によれば、その動作時には、外部に設けられた例えばデータ信号供給回路からデータ信号端子にデータ信号が供給される。更に、データ信号端子に供給されたデータ信号は、デマルチプレクサによって選択されたデータ線を介して、各画素に供給される。これと共に、走査線駆動回路により走査線が選択される、即ち、走査線を介して走査信号が各画素に供給される。画素毎に設けられた例えば画素スイッチング用トランジスタは、走査信号に応じてデータ信号を例えば画素電極へ選択的に供給する。これらにより、例えば、画素電極及び対向電極間に挟持された、例えば液晶等の電気光学物質を各画素で駆動することで、アクティブマトリクス駆動が行われる。即ち、複数の画素が、例えばマトリクス状に平面配列された画素領域或いは画素アレイ領域（又は、「画像表示領域」とも呼ぶ）における画像表示が行われる。

本発明では、ｎ本の読出線と、複数の第１スイッチと、シフトレジスタとを有する検査回路を備える。検査回路は、電気光学装置の動作時に先立って行われる検査時に、ブロック毎にシフトレジスタから転送パルスを出力して、各ブロックに対応する第１スイッチを導通状態（即ち、オン状態）とすることで、予め所定の電圧のデータ信号が供給されたデータ線の電位を、ｎ本の読出線に出力する。よって、ｎ本の読出線に電気的に接続された例えば外部の判定手段によってｎ本の読出線が所定の電位であるか否かを判定することで、デマルチプレクサや各データ線の良否を判定することができる。尚、このような検査は、電気光学装置が一対の基板が貼り合わされる前段階である、例えば、素子基板、素子アレイ基板又はＴＦＴアレイ基板などと称される基板が完成した段階で好ましくは実施される。

本発明では特に、検査回路が有するシフトレジスタの最終段の出力側に電気的に接続された検査用端子（或いは検査用ＰＡＤ）を備える。検査用端子は、例えば、素子基板上に、データ線を構成するアルミニウム膜と同一膜、或いは、画素電極を構成するＩＴＯ膜と同一膜から形成される。ここで、「同一膜」とは、製造工程における同一機会に成膜される膜を意味し、同一種類の膜である。検査用端子は、例えば素子基板上の画素領域の周辺に位置する周辺領域に設けられる。検査用端子は、検査回路に隣接して設けてもよいし、データ信号端子を含む外部回路接続端子の一部として或いは外部回路接続端子に並べて設けてもよい。よって、検査時において、検査回路に不具合が発生しているか否か、即ち、検査回路が正常に動作しているか否かを判定或いは確認できる。より具体的には、検査時において、検査用端子の電位をプローブすることで、シフトレジスタの最終段から出力信号（即ち、シフトレジスタの第１段に入力された転送開始パルスが、各段によって順次シフトされた後に、最終段によって更にシフトされた信号）が出力されているか否かを判定できる。よって、シフトレジスタの最終段から出力信号が出力されている場合には、シフトレジスタは、正常に動作していると判定でき、一方、シフトレジスタの最終段から出力信号が出力されていない場合には、シフトレジスタの各段のいずれかにおいて不具合が発生していると判定できる。言い換えれば、シフトレジスタを有する検査回路が正常に動作しているか否かを判定できる（即ち、検査回路を検査することができる）。従って、検査時において、ｎ本の読出線が所定の電位を有していない場合に、デマルチプレクサや各データ線の不具合に起因しているのか、或いは、検査回路の不具合に起因しているのかを判定することができる。或いは、例えば、このような検査回路の検査を、デマルチプレクサや各データ線の検査の前に行い、検査回路に不具合があると判定された場合には、デマルチプレクサや各データ線の検査を行わないようにすることで、不具合のある検査回路による無駄な検査を回避できる。これにより、電気光学装置の検査効率を高めることができ、製造効率の向上にも繋がる。尚、検査用端子は、例えば素子基板上に少なくとも１つ設ければよく、検査用端子にプローブを接触させることにより、その電位を容易に検出することができる。よって、このような検査用端子による検査回路の検査は、容易に実現可能であり、実践上、大変便利である。

以上説明したように、本発明に係る電気光学装置によれば、検査回路によって、デマルチプレクサや各データ線の良否を判定することができると共に、検査回路が有するシフトレジスタの最終段の出力側に電気的に接続された検査用端子の電位を検出することで検査回路が正常に動作しているか否かを判定できる。従って、デマルチプレクサや各データ線の適切な検査を確実に実現することが可能である。

本発明に係る電気光学装置の検査方法は上記課題を解決するために、複数の走査線と、該複数の走査線と互いに交差すると共に、ｎ（ｎは２以上の整数）本毎にブロック化された複数のデータ線と、前記各ブロックに対応したデータ信号を入力するための複数のデータ信号端子と、前記各ブロックに属するｎ本のデータ線のうち、制御信号で指定されたデータ線を選択すると共に、前記複数のデータ信号端子に入力されたデータ信号を前記選択したデータ線に供給するデマルチプレクサと、前記複数の走査線と前記複数のデータ線との交差に対応して設けられ、前記走査線が選択されたときに、前記データ線に供給されたデータ信号に応じた表示をする画素の一部又は全部が形成された複数の画素と、（ｉ）ｎ本の読出線と、（ｉｉ）前記複数のデータ線の各々に設けられ、一端が対応するデータ線に、他端が前記ｎ本の読出線のいずれかであって、且つ、同一ブロックに属するｎ本のデータ線に対応するもの同士は互いに異なる読出線に、夫々接続された複数の第１スイッチと、（ｉｉｉ）前記各ブロックのいずれかを選択して、当該選択したブロックに属するｎ本のデータ線に他端が接続された前記第１スイッチを導通状態とさせるシフトレジスタとを有する検査回路とを備えた電気光学装置の検査方法であって、前記シフトレジスタの第１段に転送開始パルスを入力し、前記シフトレジスタの最終段の出力側に電気的に接続された検査用端子の電位を検出する第１ステップと、該第１ステップによって検出された前記検査用端子の電位に基づいて、前記検査回路に不具合が発生しているか否かを判定する第２ステップと、前記複数のデータ信号端子のうち、少なくとも１個のブロックに対応するデータ信号端子に、所定の電圧のデータ信号を供給する第３ステップと、前記デマルチプレクサに対し、前記制御信号を供給する第４ステップと、前記所定の電圧のデータ信号が供給されたデータ信号端子に対応するブロックに属するｎ本のデータ線に他端が接続された前記第１スイッチを導通状態にする第５ステップと、前記ｎ本の読出線が、前記所定の電圧であるか否かを判定する第６ステップとを含む。

本発明に係る電気光学装置の検査方法によれば、上述した本発明に係る電気光学装置と同様に、検査回路によって、デマルチプレクサや各データ線の良否を判定できると共に、検査回路が有するシフトレジスタの最終段の出力側に電気的に接続された検査用端子の電位をプローブすることで検査回路が正常に動作しているか否かを判定できる。従って、デマルチプレクサや各データ線等を適切に検査することが可能であり、歩留まりが高く、且つ高品位の液晶装置等の電気光学装置を提供できる。

尚、本発明に係る「画素の一部又は全部が形成された複数の画素」は、画素が完成された段階のみならず、画素が表示を行うことができない未完成の段階（即ち、画素の一部しか形成されていない段階）を含む趣旨である。

本発明に係る電気光学装置の製造方法の他の態様では，前記第１及び第２ステップは、前記第３ステップから前記第６ステップのいずれのステップよりも前に行われ、前記第３ステップから前記第６ステップは、前記第２ステップによって前記検査回路に不具合が発生していないと判定された場合に行われる。

この態様によれば、第１及び第２ステップによる検査回路の検査によって、検査回路が正常に動作していると判定された場合には、第３ステップから第６ステップまでのステップによるデマルチプレクサや各データ線等の検査が行われ、第１及び第２ステップによる検査回路の検査によって、検査回路が正常に動作していないと判定された場合には、第３ステップから第６ステップまでのステップによるデマルチプレクサや各データ線等の検査が行われない。よって、不具合のある検査回路による無駄な検査を回避できる。従って、電気光学装置の検査効率を高めることができ、これにより製造効率の向上を図ることができる。

本発明に係る電子機器は上記課題を解決するために、上述した本発明に係る電気光学装置を具備してなる。

本発明に係る電子機器は、上述した本発明に係る電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。本発明に係る電子機器によれば、電気泳動装置、電子放出装置を用いた装置としてＤＬＰ（Digital Light Processing）等を実現することも可能である。本発明に係る電子機器は、上述した電気光学装置を含んでいるため、歩留まりが向上している。

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例であるＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
＜第１実施形態＞
第１実施形態に係る液晶装置及びその検査方法について、図１から図８を参照して説明する。

先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、本実施形態に係る液晶装置の全体構成を示す平面図であり、図２は、図１のＨ−Ｈ´線での断面図である。

図１及び図２において、本実施形態に係る液晶装置１００では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。

図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ信号が供給されるデータ信号端子を含む外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、デマルチプレクサ７が額縁遮光膜５３に覆われるようにして設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。更に、検査回路１６０は、この一辺に対向する辺に沿ったシール領域よりも内側に、額縁遮光膜５３に覆われるようにして設けられている。加えて、検査回路１６０と電気的に接続された本発明に係る「検査用端子」の一例としての検査用ＰＡＤ１７０が、額縁遮光膜５３に覆われるようにして設けられている。ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。ＴＦＴアレイ基板１０上には、外部回路接続端子１０２と、デマルチプレクサ７、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。

図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用ＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａが設けられている。画素電極９ａ上には、配向膜が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して形成されている。対向電極２１上には配向膜が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。

次に、本実施形態に係る液晶装置の電気的な構成について、図３から図６を参照して説明する。ここに図３は、本実施形態に係る液晶装置の電気的な構成を示すブロック図である。図４は、本実施形態に係る液晶装置の画素部の等価回路図である。図５は、本実施形態に係る液晶装置の検査回路に含まれるシフトレジスタの動作を示すタイミングチャートである。図６は、本実施形態に係る液晶装置の検査回路に含まれるシフトレジスタの構成を示す回路図である。

図３において、液晶装置１００は、ＴＦＴアレイ基板１０上に、デマルチプレクサ７、走査線駆動回路１０４及び検査回路１６０を備えている。ＴＦＴアレイ基板１０上の外部回路接続端子１０２のうちデータ信号端子１０２ｄに外部回路としてのデータ信号供給回路４００が接続されている。

ＴＦＴアレイ基板１０上の画像表示領域１０ａには、３２０行の走査線１１ａが行方向（即ち、Ｘ方向）に延在するように設けられ、また、４本毎にブロック化された４８０（＝１２０×４）列のデータ線６ａが、列方向（即ち、Ｙ方向）に延在するように、且つ、各走査線１１ａと互いに電気的な絶縁を保つように、設けられている。尚、走査線１１ａ及びデータ線６ａの本数はそれぞれ３２０本及び４８０本に限定されるものではない。１ブロックを構成するデータ線数は、本実施形態では「４」としたが、「２」以上であればよい。

画素部７００は、３２０本の走査線１１ａと４８０本のデータ線６ａとの交差に対応して、それぞれ配列されている。従って、本実施形態では、画素部７００は、縦３２０行×横４８０列で、所定の画素ピッチでマトリクス状に配列することになる。

図４に示すように、画素部７００は、画素スイッチング用ＴＦＴ３０、液晶素子７２及び蓄積容量７０を備えている。

画素スイッチング用ＴＦＴ３０は、ソースがデータ線６ａに電気的に接続され、ゲートが走査線１１ａに電気的に接続され、ドレインが後述する液晶素子７２の画素電極９ａに電気的に接続されている。画素スイッチング用ＴＦＴ３０は、走査線駆動回路１０４から供給される走査信号によってオンオフが切り換えられる。

液晶素子７２は、画素電極９ａ、対向電極２１並びに画素電極９ａ及び対向電極２１間に狭持された液晶から構成されている。液晶素子７２において、データ線６ａ及び画素電極９ａを介して液晶に書き込まれた所定レベルのデータ信号は、対向電極２１との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からはデータ信号に応じたコントラストをもつ光が出射する。

蓄積容量７０は、保持されたデータ信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に付加されている。

以上のような画素部７００が、画像表示領域１０ａにマトリクス状に配列されているので、アクティブマトリクス駆動が可能となっている。

再び図３において、本実施形態では、１グループを構成する４列のデータ線６ａを区別するために、右から順にそれぞれａ、ｂ、ｃ、ｄ系列と呼ぶ場合がある。詳細には、ａ系列とは１、５、９、…、４７７列目のデータ線６ａであり、ｂ系列とは２、６、１０、…、４７８列目のデータ線６ａであり、ｃ系列とは３、７、１１、…、４７９列目のデータ線６ａであり、ｄ系列とは４、８、１２、…、４８０列目のデータ線６ａである。

走査線駆動回路１０４は、１、２、３、…、３２０行目の走査線１１ａに、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ３２０を供給する。詳細には、走査線駆動回路１０４は、１フレームの期間にわたって１、２、３、…、３２０行目の走査線１１ａを順番に選択するとともに、選択した走査線への走査信号を選択電圧に相当するＨレベルとし、それ以外の走査線への走査信号を非選択電圧に相当するＬレベルとする。

データ信号供給回路４００は、ＴＦＴアレイ基板１０とは別体構成であり、表示動作の際には、データ信号端子１０２ｄを介してＴＦＴアレイ基板１０と接続される。データ信号供給回路４００は、走査線駆動回路１０４によって選択された走査線１１ａと、各ブロックに属する４列のデータ線６ａのうち、デマルチプレクサ７によって選ばれるデータ線６ａとに対応する画素部７００に対し、画素の階調に応じた電圧のデータ信号を出力する。一方、検査時においては、データ信号供給回路４００の代わりに、プローブが接続されて、検査動作に合わせたデータ信号が供給される。

尚、本実施形態では、上述したように、データ線６ａの列数は「４８０」であり、これらが４列毎にブロック化されているので、データ信号端子１０２ｄの個数は「１２０」である。

デマルチプレクサ７は、データ線６ａ毎に設けられたＴＦＴ７１を含んで構成されている。ここで、ＴＦＴ７１はｎチャネル型であり、各ドレインはデータ線６ａの一端に接続され、同一ブロックに属するデータ線６ａに対応する４個のＴＦＴ７１のソースは共通接続されて、当該ブロックに対応するデータ信号が供給される。

即ち、ｍ番目（但し、ｍは１以上１２０以下の整数）のブロックは、ａ系列の（４ｍ−３）列目、ｂ系列の（４ｍ−２）列目、ｃ系列の（４ｍ−１）列目及びｄ系列の（４ｍ）列目のデータ線６ａから構成されるので、これら４列のデータ線６ａに対応するＴＦＴ７１のソースは共通接続されて、データ信号ｄ（ｍ）が供給される。（４ｍ−３）列目のデータ線６ａに対応するＴＦＴ７１のゲートには、制御信号Ｓｅｌ１が供給され、同様に（４ｍ−２）列目、（４ｍ−１）列目及び（４ｍ）列目のデータ線６ａに対応するＴＦＴ７１のゲートには、制御信号Ｓｅｌ２、Ｓｅｌ３及びＳｅｌ４が供給される。尚、制御信号Ｓｅｌ１、Ｓｅｌ２、Ｓｅｌ３及びＳｅｌ４は、図示しない外部回路としてのタイミング制御回路から外部回路接続端子１０２を介して供給される。

図３において、検査回路１６０は、シフトレジスタ１６２、ＴＦＴ１６４、ＴＦＴ１６６及び信号線１６８を備えている。

図３及び図５に示すように、シフトレジスタ１６２は、検査時において、検査制御回路（図示省略）から供給される転送開始パルスＤＸを、クロック信号ＣＬＸに従って順次シフトして、転送パルスＸ１、Ｘ２、…、Ｘ１２０を各ブロックに対応して出力する。

図６に示すように、シフトレジスタ１６２は、１２０段の単位回路Ｅｉ（但し、ｉ＝１、…、１２０）が多段接続（或いは縦続接続）されて構成されている。単位回路Ｅｉは、２つのラッチ回路Ｕｋ及びＵｋ＋１（但し、ｋ＝２ｉ−１、ｉ＝１、…１２０）、論理回路６２４並びにバッファ回路６２６を含んでいる。

ラッチ回路Ｕｋ及びＵｋ−１の各々は、インバータ６３１、６３２及び６３３から構成されている。インバータ６３１は、クロック信号ＣＬＸがＨレベルである場合に入力信号の論理レベルを反転出力し、クロック信号ＣＬＸがＬレベルである場合にハイインピーダンス状態とする。インバータ６３２は、単なるＮＯＴ回路として機能する。インバータ６３３は、クロック信号ＣＬＸと論理反転の関係にあるクロック信号ＣＬＸｉｎｖがＨレベルである場合に入力信号の論理レベルを反転出力し、クロック信号ＣＬＸｉｎｖがＬレベルである場合にハイインピーダンス状態とする。ラッチ回路Ｕｋ及びＵｋ＋１は、ラッチ回路Ｕｋからの出力信号がラッチ回路Ｕｋ＋１の入力となるように互いに接続されている。即ち、ラッチ回路Ｕ１、…、Ｕ２４０は、多段接続されている。

再び図５に示すように、上述のように構成されたラッチ回路Ｕ１、Ｕ２、…、Ｕ２４０は、転送開始パルスＤＸが順次シフトされたシフト信号Ｆ１、Ｆ２、…、Ｆ２４０をそれぞれ出力する。ラッチ回路Ｕ１が出力するシフト信号Ｆ１は、クロック信号ＣＬＸがＨレベルの期間では、転送開始パルスＤＸを正転出力したものであり、クロック信号ＣＬＸがＬレベルの期間では、その直前での正転出力をラッチ（或いは保持）したものである。ラッチ回路Ｕ２が出力する信号Ｆ２は、クロック信号ＣＬＸがＬレベルの期間では、シフト信号Ｆ１の正転出力であり、クロック信号ＣＬＸがＨレベルの期間では、その直前での正転出力をラッチしたものである。以降、ラッチ回路Ｕ３、Ｕ４、…、Ｕ２４０についても同様である。つまり、シフト信号Ｆ１、Ｆ２、…、Ｆ２４０は、クロック信号ＣＬＸ（或いはクロック信号ＣＬＸｉｎｖ）の半周期だけ順次シフトしたものである。

論理回路６２４は、ラッチ回路Ｕｋ及びＵｋ−１の各々からのシフト信号Ｆｋ及びＦｋ−１の論理積信号を出力するように構成されている。

バッファ回路６２６は、論理回路６２４からの論理積信号を、その駆動能力を高めて、転送パルスＸｉとして出力する。

尚、シフトレジスタ１６２が上述のような構成であるので、検査制御回路は、転送開始パルスＤＸをシフトレジスタ１６２に対して出力してから、クロック信号ＣＬＸを何周期分供給したかによって、いずれのシフト信号がＨレベルとなるのかを把握することができる。

ＴＦＴ１６４は、本発明に係る「第１スイッチ」の一例であり、ｎチャネル型のＴＦＴである。各ソースは、データ線６ａの他端（即ち、データ線６ａにおけるデマルチプレクサ７が接続された一端とは反対側である他端）に接続されている。同一ブロックに属するデータ線６ａに対応する４個のＴＦＴ１６４のゲートは共通接続されて、当該ブロックに対応する転送パルスＸｍが供給される。

即ち、ｍ番目のブロックを構成する（４ｍ−３）列目、（４ｍ−２）列目、（４ｍ−１）列目及び（４ｍ）列目のデータ線６ａに対応するＴＦＴ１６４のゲートには、シフトレジスタ１６２による転送パルスＸｍが共通に供給される。

１番目から１２０番目までのブロックにおいてａ系列のデータ線６ａに対応するＴＦＴ１６４のドレインは、ブロックを構成するデータ線６ａの数と同じ本数である４本の読出線１６９のうち、信号Ｃｘ１として読み出す読出線１６９に共通接続されている。同様に、各ブロックにおいて、ｂ、ｃ及びｄ系列のデータ線６ａに対応するＴＦＴ１６４のドレインは、４本の読出線１６９のうち、信号Ｃｘ２、Ｃｘ３、Ｃｘ４として読み出す読出線１６９に共通接続されている。

ＴＦＴ１６６はｎチャネル型であり、各ＴＦＴ１６６のソースは電位ＧＮＤに共通接地される一方、そのドレインはシフトレジスタ１６２の出力端に接続されている。また、各ＴＦＴ１６６のゲートは信号線１６８に共通接続されている。

尚、走査線駆動回路１０４の構成素子、デマルチプレクサ７の構成素子であるＴＦＴ７１、シフトレジスタ１６２の構成素子、及び、ＴＦＴ１６６等は、ＴＦＴアレイ基板１０において、画像表示領域１０ａにおける画素部７００を製造する製造プロセスで形成される。これにより、ＴＦＴアレイ基板１０においては、走査線駆動回路１０４、デマルチプレクサ７及び検査回路１６０を、画像表示領域１０ａの周辺回路として内蔵する構成となっている。

以上のように構成された検査回路１６０によって、検査時には、例えば、データ線６ａのブロック毎にシフトレジスタ１６２から転送パルスＸ１、Ｘ２、…、Ｘ１２０を出力して、各ブロックに対応するＴＦＴ１６４をオン状態とすることで、予め所定の電圧のデータ信号が供給されたデータ線６ａの電位を、４本の読出線１６９に出力する。そして、４本の読出線１６９に電気的に接続された外部の判定手段によって４本の読出線１６９が所定の電位であるか否かを判定することで、デマルチプレクサ７や各データ線６ａの良否を判定する検査が行われる。

次に、本実施形態に係る液晶装置に設けられた検査用ＰＡＤについて、図１、図３及び図６を参照して説明する。

図１及び図３に示すように、本実施形態では特に、検査回路１６０と電気的に接続された検査用ＰＡＤ１７０を備えている。尚、検査用ＰＡＤ１７０は、本発明に係る「検査用端子」の一例である。

図６に示すように、検査用ＰＡＤ１７０は、検査回路１６０の有するシフトレジスタ１６２の最終段である単位回路Ｅ１２０に電気的に接続されている。より詳細には、検査用ＰＡＤ１７０は、単位回路Ｅ１２０を構成するラッチ回路Ｕ２４０の出力側に電気的に接続されており、ラッチ回路Ｕ２４０からのシフト信号Ｆ２４０を検出可能に構成されている。言い換えれば、検査用ＰＡＤ１７０は、シフトレジスタ１６２に含まれる多段接続されたラッチ回路Ｕ１、…、Ｕ２４０の最終段であるラッチ回路２４０の出力端に電気的に接続されている。よって、検査時において、検査回路１６０に不具合が発生しているか否か、即ち、検査回路１６０が正常に動作しているか否かを判定することができる。より具体的には、検査時において、検査用ＰＡＤ１７０の電位をプローブすることで、ラッチ回路Ｕ２４０からシフト信号Ｆ２４０が出力されているか否かを判定できる。ここで、ラッチ回路Ｕ２４０は、ラッチ回路Ｕ１、…、Ｕ２３９によって順次シフトされたシフト信号Ｆ２３９を、更にシフトしてシフト信号Ｆ２４０として出力する。仮に、ラッチ回路Ｕ１、…、Ｕ２３９のいずれかに不具合が生じてしまいラッチ回路Ｕ２４０にシフト信号Ｆ２３９が入力されない場合やラッチ回路２４０に不具合が生じてしまっている場合には、ラッチ回路Ｕ２４０からシフト信号Ｆ２４０は出力されないこととなる。よって、ラッチ回路Ｕ２４０からシフト信号Ｆ２４０が出力されている場合には、シフトレジスタ１６２は、正常に動作していると判定でき、一方、ラッチ回路Ｕ２４０からシフト信号Ｆ２４０が出力されていない場合には、シフトレジスタ１６２におけるラッチ回路Ｕ１、…、Ｕ２４０のいずれかにおいて不具合が発生していると判定できる。即ち、シフトレジスタ１６２を有する検査回路１６０が正常に動作しているか否かを判定できる（即ち、検査回路１６０を検査することができる）。従って、検査時において、例えば、４本の読出線１６９が所定の電位を有していない場合に、それがデマルチプレクサ７や各データ線６ａの不具合に起因しているのか、或いは、検査回路１６０の不具合に起因しているのかを判定することができる。特に、このような検査用ＰＡＤ１７０の電位を検出することによる検査回路１６０の検査を、デマルチプレクサ７や各データ線６ａの検査の前に行い、検査回路１６０に不具合があると判定された場合には、デマルチプレクサ７や各データ線６ａの検査を行わないようにすることで、不具合のある検査回路１６０による無駄な検査を省くことができる。これにより、液晶装置１００の検査効率を高めることができ、製造効率の向上にも繋がる。

尚、検査用ＰＡＤ１７０は、ＴＦＴアレイ基板１０上に少なくとも１つ設ければよく、検査用ＰＡＤ１７０にプローブを接触させることにより、その電位を容易に検出することができる。よって、このような検査用ＰＡＤ１７０による検査回路１６０の検査は、容易に実現可能であり、実践上、大変便利である。また、検査用ＰＡＤ１７０は、検査時に使用できればよいため、ＴＦＴアレイ基板１０と対向基板２０とが貼り合わされる前に検査を行うようにすれば、本実施形態の如く、検査用ＰＡＤ１７０を額縁遮光膜５３に覆われるようにして、検査回路１６０の近傍に設けることができる（図１参照）。

尚、検査用ＰＡＤは、シフトレジスタ１６２から転送パルスＸ１２０が出力される出力端と電気的に接続してもよい。この場合にも、検査用ＰＡＤの電位をプローブすることで、検査回路１６０を検査することができる。

本実施形態では、検査用ＰＡＤ１７０は、画素電極９ａを構成するＩＴＯ膜と同一膜から形成されている。よって、検査用ＰＡＤ１７０を露出させるための開口を設ける必要がないので、製造工程の増加を殆ど或いは全く招かない。尚、検査用ＰＡＤ１７０は、例えば、データ線６ａを構成するアルミニウム膜と同一膜から形成してもよい。

尚、図７に変形例として示すように、検査用ＰＡＤ１７２は、ＴＦＴアレイ基板上の周辺領域における外部回路接続端子１０２が形成された一辺側に設けてもよい。この場合には、検査用ＰＡＤ１７２に、外部回路接続端子１０２と共にプローブを接触させやすいので大変便利である。

次に、本実施形態に係る液晶装置の検査方法について、図８を参照して説明する。ここに図８は、本実施形態に係る液晶装置の検査の流れを示すフローチャートである。尚、ここでは、主として、データ線６ａの断線等の異常を検査する場合について説明する。

本実施形態に係る液晶装置１００のＴＦＴアレイ基板１０上に作りこまれたデータ線６ａ、デマルチプレクサ７等の検査は、上述したように対向基板２０と貼り合わせる前の状態で実行される。詳細には、図３におけるデータ信号供給回路４００は接続されず、代わりに、検査制御回路（図示省略）が、外部回路接続端子１０２に接触させたプローブを介してデータ信号ｄ１〜ｄ１２０を供給すると共に、制御信号Ｓｅｌ１〜Ｓｅｌ４、転送開始パルスＤＸ、クロック信号ＣＬＸ及び信号Ｄｓｐを、それぞれＴＦＴアレイ基板１０上の回路や配線に供給する。更に、検査制御回路は、検査用ＰＡＤ１７０に接触させたプローブを介して、検査用ＰＡＤ１７０の電位を検出可能に構成されている。

図８において、先ず、検査制御回路は、検査回路１６０の検査を行う（ステップＳ１０、Ｓ２０、Ｓ３０及びＳ３１）。即ち、先ず、検査制御回路は、シフトレジスタ１６２に転送開始パルスＤＸを供給する（ステップＳ１０）。次に、検査制御回路は、検査用ＰＡＤ１７０にシフトレジスタ１６２の最終段を構成するラッチ回路Ｕ２４０（図６参照）からシフト信号Ｆ２４０が供給されているか否かを判定する（ステップＳ２０）。ここで、上述したように、仮に、ラッチ回路Ｕ１、…、Ｕ２３９のいずれかに不具合が生じてしまいラッチ回路Ｕ２４０にシフト信号Ｆ２３９が入力されない場合やラッチ回路２４０に不具合が生じてしまっている場合には、ラッチ回路Ｕ２４０からシフト信号Ｆ２４０は出力されないこととなる。一方、ラッチ回路Ｕ２４０からシフト信号Ｆ２４０は出力されている場合には、ラッチ回路Ｕ１、…、Ｕ２３９の全てがそれぞれシフト信号Ｆ１、…、Ｆ２３９を出力していることになる。よって、検査用ＰＡＤ１７０にシフト信号Ｆ２４０が供給されていない場合には（ステップＳ２０：Ｎｏ）、検査制御回路は、シフトレジスタ１６２のラッチ回路Ｕ１、…、Ｕ２４０の少なくとも１つに不具合が生じており、シフトレジスタ１６２(言い換えれば、検査回路１６０）の動作が異常であると判定し（ステップＳ３１）、その後、検査を終了する。よって、本実施形態では、異常のある検査回路による無駄な検査を回避できる。言い換えれば、異常な検査回路が作り込まれたＴＦＴアレイ基板１０を早期に不良品として判別できる。よって、液晶装置１００の検査効率を高めることができ、製造効率の向上にも繋がる。

一方、検査用ＰＡＤ１７０にシフト信号Ｆ２４０が供給されている場合には（ステップＳ２０：Ｙｅｓ）、検査制御回路は、シフトレジスタ１６２(言い換えれば、検査回路１６０）の動作が正常であると判定し（ステップＳ３０）、その後、データ線６ａの検査を行う。尚、データ線６ａの検査を行う前にデマルチプレクサ７の検査を行ってもよい。

データ線６ａの検査では、先ず、検査制御回路は、初期設定動作を実行する（ステップＳ４０）。具体的には、検査制御回路は、データ線６ａのブロック番号に対応する変数ｍを「１」にセットすると共に、データ線６ａの系列に対応する変数ｎに「１」をセットする。更に、検査制御回路は、検査時にわたって信号ＤｓｐをＬレベルに固定する。これにより、ＴＦＴ１６６は、すべてオフとなる。

次に、検査制御回路は、例えば電源電圧である１５ボルトよりもやや低い１２ボルトに設定したデータ信号ｄ１〜ｄ１２０を、プローブを介してデータ信号端子１０２ｄに供給する（ステップＳ５０）。

次に、検査制御回路は、変数ｎに対応する信号Ｓｅｌ（ｎ）のみをＨレベルとする(ステップＳ６０）。例えば変数ｎが初期値の「１」であれば、信号Ｓｅｌ１だけをＨレベルとし、他の信号Ｓｅｌ２〜Ｓｅｌ４をＬレベルとする。

続いて、検査制御回路は、信号Ｃｘ１〜Ｃｘ４のうち、現時点における変数ｎに対応する信号Ｃｘ（ｎ）が１２ボルトであるか否かを判定する（ステップＳ７０）。

検査制御回路から供給されたデータ信号は１２ボルトであって、変数ｍに対応する制御信号Ｓｅｌ(ｎ)のみがＨレベルであるので、現時点の変数ｍに相当するブロックに属するデータ線６ａのうち、変数ｎに対応する系列のデータ線６ａは、正常であれば、１２ボルトのデータ信号がサンプリングされるはずである。このため、現時点における変数ｎに対応する信号Ｃｘ（ｎ）が１２ボルトであれば（ステップＳ７０：Ｙｅｓ）、変数ｎに対応する系列のデータ線は、正常であると判別する（ステップＳ８０）。

一方、現時点における変数ｎに対応する信号Ｃｘ（ｎ）が１２ボルトでなければ（ステップＳ７０：Ｎｏ）、当該変数ｎに対応する系列のデータ線になんらかの欠陥が生じていると考えられるので、データ線が異常であると判別する（ステップＳ８１）。尚、データ線の欠陥としては、例えば、変数ｎに対応する系列のデータ線が途中で断線していたり、他の信号線（例えば、接地電位ＧＮＤである容量線や走査線１１ａ）と短絡（即ち、ショート）していたりするなどのような欠陥が考えられる。

ステップＳ７０及びＳ８０又はＳ８１の処理は、ｍ番目のブロックに属するデータ線６ａであって、現時点における変数ｎに対応する系列のデータ線６ａについての欠陥検査が終了したことを意味する。このため、検査制御回路は、現時点における変数ｎが本実施形態において上限である「４」である否かを判定し（ステップＳ９０）、「４」でなければ（ステップＳ９０：Ｎｏ）、当該変数ｎを「１」だけインクリメントさせて（ステップＳ９１）、処理対象のデータ線６ａを左方向に１列だけ移行させた後、処理手順を上記ステップＳ６０の処理に戻す。これによりインクリメントされた変数ｎのデータ線についても、ステップＳ６０からＳ８１までの処理が実行されて欠陥の有無が検査される。

一方、変数ｎが上限である「４」である場合には（ステップＳ９０：Ｙｅｓ）、変数ｍに対応するブロックにおいて、ａ系列のデータ線（ｎ＝１）からｄ系列のデータ線（ｎ＝４）までのそれぞれについて欠陥検査が実行された状態を意味するので、検査制御回路は、現時点における変数ｍが本実施形態においてブロックの上限である「１２０」である否かを判定する（ステップＳ１００）。「１２０」でなければ（ステップＳ１２０：Ｎｏ）、検査制御回路は、当該変数ｍを「１」だけインクリメントさせて（ステップＳ１０１）、処理対象のブロックを移行させた後、処理手順を上記ステップＳ５０の処理に戻す。これによりインクリメントされた変数ｍのブロックについても、ステップＳ５０からＳ９０までの処理が実行されて、欠陥の有無が検査される。

尚、変数ｍが「１２０」である場合（ステップＳ１００：Ｙｅｓ）、最終１２０番目のブロックについてｄ系列のデータ線までの欠陥の有無が検査された状態を意味するので、検査制御回路は、この検査動作を終了する。

このように、本実施形態では、変数ｍを初期値「１」から「１２０」まで順番に「１」ずつインクリメントして、シフト信号Ｘ１、Ｘ２、…、Ｘ１２０（図３及び図５参照）を順次排他的にＨレベルにする。これと共に、変数ｍに対応するシフト信号Ｘ（ｍ）がＨレベルとなっている場合に、変数ｎを初期値「１」から「４」まで順番に「１」ずつインクリメントして、制御信号Ｓｅｌ１〜Ｓｅｌ４を順番に排他的にＨレベルとすることで、ａ系列からｄ系列までのデータ線６ａを１列ずつ検査対象とする。

このため、本実施形態によれば、いわゆるハイブリッド駆動用のＴＦＴアレイ基板１０について、１列毎にデータ線６ａの欠陥検査を実行して、不良が発生した箇所を特定することが可能となる。

尚、検査をパスして正常であると判別されたＴＦＴアレイ基１０は、検査回路１６０におけるシフトレジスタ１６２への電源の給電線がカットされるとともに、対向基板２０定の間隙を保つように貼り合わせられ、この間隙に液晶が封入される。

ここで、製品段階の液晶装置１００で表示をする場合、信号Ｄｓｐとして、電源電圧ＶＤＤ、即ちＨレベルの論理信号が常に供給される。このため、信号線１６８は抵抗Ｒを介してプルアップされ、これによりＴＦＴ１６６が常にオン状態となる。シフトレジスタ１６２への給電線がカットされると、シフトレジスタ１６２の出力端は、このままではフローティング状態となって電位不確定となるが、ＴＦＴ１６６のオンによって表示時には常に電位ＧＮＤに接地されるので、ＴＦＴ１６４がオフ状態となる。従って、表示時において、検査回路１６０は、画像表示領域１０ａから電気的に切り離されるので、表示動作にはまったく影響を与えることがない。

以上説明したように、本実施形態に係る液晶装置１００によれば、検査回路１６０によって、各データ線６ａの良否を判定することができると共に、検査回路１６０が有するシフトレジスタ１６２の最終段の出力側に電気的に接続された検査用ＰＡＤ１７０の電位を検出することで検査回路１６０が正常に動作しているか否かを判定できる。従って、各データ線６ａの適切な検査を確実に実現することが可能である。
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。

先ず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図９は、プロジェクタの構成例を示す平面図である。この図９に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。

液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、データ信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。

ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。

尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。

尚、図９を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。

また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその検査方法、並びに該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。

第１実施形態に係る液晶装置の全体構成を示す平面図である。 図１のＨ−Ｈ´線断面図である。 第１実施形態に係る液晶装置の電気的な構成を示すブロック図である。 第１実施形態に係る液晶装置の画素部の等価回路図である。 第１実施形態に係る液晶装置の検査回路に含まれるシフトレジスタの動作を示すタイミングチャートである。 第１実施形態に係る液晶装置の検査回路に含まれるシフトレジスタの構成を示す回路図である。 変形例における図１と同趣旨の平面図である。 第１実施形態に係る液晶装置の検査の流れを示すフローチャートである。 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す斜視図である。

符号の説明

６ａ…データ線、７…デマルチプレクサ、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…走査線、２０…対向基板、２１…対向電極、２３…遮光膜、５０…液晶層、５２…シール材、５３…額縁遮光膜、１０２…外部回路接続端子、１０２ｄ…データ信号端子、１０４…走査線駆動回路、１０６…上下導通端子、１０７…上下導通材、１６０…検査回路、１６４、１６６…ＴＦＴ、１６２…シフトレジスタ、１６９…読出線、１７０…検査用ＰＡＤ、６３１、６３２、６３３…インバータ、７００…画素部、Ｅ１〜Ｅ１２０…単位回路、Ｕ１〜Ｕ２４０…ラッチ回路

Claims (3)

1. 一対の基板と、
   前記一対の基板の一方の基板上に、
   ｎ（ｎは２以上の整数）本毎にブロック化された複数のデータ線と、
   前記一方の基板の第１辺に沿って配列され、前記各ブロックに対応したデータ信号を入力するための複数のデータ信号端子と、
   前記各ブロックに属するｎ本のデータ線のうち、制御信号で指定されたデータ線を選択すると共に、前記複数のデータ信号端子に入力されたデータ信号を前記選択したデータ線に供給するデマルチプレクサと、
   前記データ線に供給されたデータ信号に応じた表示をする複数の画素と、
   （ｉ）ｎ本の読出線と、（ｉｉ）前記複数のデータ線の各々に設けられ、一端が対応するデータ線に、他端が前記ｎ本の読出線のいずれかであって、且つ、同一ブロックに属するｎ本のデータ線に対応するもの同士は互いに異なる読出線に、夫々接続された複数の第１スイッチと、（ｉｉｉ）前記各ブロックのいずれかを選択して、当該選択したブロックに属するｎ本のデータ線に他端が接続された前記第１スイッチを導通状態とさせるシフトレジスタとを有する検査回路と、
   前記シフトレジスタに電気的に接続された検査用端子と、
   前記一対の基板の他方の基板上に、
   前記複数の画素が設けられた画像表示領域を囲む額縁遮光膜とを備え、
   前記検査回路は、前記一方の基板の第１辺と対向する第２辺に沿って、前記額縁遮光膜と重なるように設けられており、
   前記検査用端子は、前記一方の基板の第２辺に沿う前記額縁遮光膜と、前記一方の基板の第１辺及び第２辺と交差する第３辺に沿う前記額縁遮光膜とが交差する交差部と重なるように設けられることを特徴とする電気光学装置。
2. 前記検査用端子は、前記検査回路を構成するシフトレジスタの最終段に電気的に接続されてなることを特徴とする請求項１に記載の電気光学装置。
3. 請求項１又は２に記載の電気光学装置を具備してなる電子機器。

Images