JP2004348077A - 駆動回路及びその検査方法、電気光学装置並びに電子機器 - Google Patents

Abstract

【課題】レベルシフタに対する信頼性の高い検査を行う。
【解決手段】電気光学パネルの駆動回路は、シフトレジスタ、レベルシフタ、及び論理演算手段を備えている。シフトレジスタは、複数段より第１転送パルスを順次出力し、レベルシフタは、順次出力される第１転送パルスの電圧レベルを夫々レベルシフトさせて第２転送パルスを駆動信号として順次出力する。論理演算手段は、順次出力される第２転送パルスを論理演算することでシフトレジスタの段数Ｎより少ない数の検査信号を出力する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば液晶パネル等の電気光学パネルを駆動する駆動回路及びその検査方法、該電気光学パネル及び駆動回路を備えてなる例えば液晶装置等の電気光学装置、並びに該電気光学装置を備えてなる例えば液晶プロジェクタ等の電子機器の技術分野に属する。
【０００２】
【背景技術】
この種の駆動回路は、電気光学パネルを構成する基板上に内蔵又は後付けされ、電気光学パネルを駆動する。この駆動回路の検査の一つとして、実際に電気光学パネルを組み上げた後、表示検査するといった手段がある。しかしながら、この手段によれば、何らかの不良を有する電気光学パネルを製造工程の最終工程まで流動させることになるため、製造コスト削減の観点より好ましい検査手段ということはできない。そこで、前述した表示検査に先立って、電気光学パネルの組立前や製造途中にあるアレイ基板上で検査する手段を実施することが一般的となっている。
【０００３】
例えば、外付けＩＣとして構築された駆動回路を有する電気光学装置の検査では、外付けＩＣの取付け前に全品プローブといった手段で線欠陥等を抽出する。
他方、駆動回路内蔵型の電気光学装置の検査では、全品プローブといった手段の実施に先立って、内部回路として構築された駆動回路の動作に係る検査も行う。
【０００４】
ここで、電気光学パネルの駆動回路の主要な構成には、例えば、電気光学パネルのデータ線を駆動するデータ線駆動回路、及び電気光学パネルの走査線を駆動する走査線駆動回路が含まれている。これらデータ線駆動回路及び走査線駆動回路は夫々、データ線を順次駆動するためのサンプリング回路駆動信号や順次走査のための走査信号の元信号となる転送パルスを、各段から順次出力するシフトレジスタを有している。電気光学装置では、低消費電力化のため、内部回路として構築された駆動回路の動作電圧を低電圧化させてある。よって、上述のシフトレジスタについても、その動作電圧が低電圧化されており、転送パルスの電圧レベルは低い。このため、シフトレジスタの転送パルスを高電圧レベルとし、マトリクス駆動電圧とするためのレベルシフタがシフトレジスタの出力側に設けられている。
【０００５】
このようなシフトレジスタ及びレベルシフタを含んでなる内蔵駆動回路或いは回路部分を検査するためには、シフトレジスタの最終段から出力される転送パルスである、所謂「エンドパルス」を確認すると共に、レベルシフタの複数の出力端子のうち、一つの出力端子を「確認ポイント」として、この確認ポイントから出力される信号を確認するといった方式がとられている。
【０００６】
【特許文献１】
特許第３２０３９７１号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の内部回路の検査手段によれば、レベルシフタから出力される全ての出力信号について確認を行うことはできない。即ち、レベルシフタの全体についての検査を行うことはできない。加えて、シフトレジスタの出力とレベルシフタの入力との間に介在する場合がある、バッファ、波形成形回路、インバータなどの他の各種内蔵回路の全部についての検査を行うことも困難である。
よって、従来の内部回路の検査手段によれば、電気光学パネルを組み上げた後の表示検査において、初めてレベルシフタ等の動作不良が確認されるといった事態が生じる恐れがあり、この場合、製造コストの削減を図れなくなってしまう。
【０００８】
本発明は、上記課題に鑑み成されたものであり、レベルシフタに対する信頼性の高い検査を可能ならしめる電気光学パネルの駆動回路及びその検査方法、これらを用いた電気光学装置、並びに、該電気光学装置を備えてなる各種電子機器を提供することを課題とする。
【０００９】
【課題を解決するための手段】
本発明の第１の駆動回路は上記課題を解決するために、複数段から第１転送パルスを順次出力するシフトレジスタと、前記順次出力される第１転送パルスの電圧レベルを夫々レベルシフトすることで、第２転送パルスを駆動信号として順次出力するレベルシフタと、前記順次出力される第２転送パルスを論理演算することで、時間軸上で前記順次出力される第２転送パルスの変化に応じて変化する、前記シフトレジスタの段数Ｎより少ない数の検査信号を出力する論理演算手段とを備える。
【００１０】
本発明の第１の駆動回路では、その駆動動作時には、第２転送パルスが、例えば走査信号、データ線駆動信号或いはサンプリング回路駆動信号などの順次駆動用の駆動信号として出力される。従って、例えばアクティブマトリクス駆動等の順次駆動が可能となる。他方、その検査時にも同様に第２転送パルスが出力されるが、論理演算手段は、例えば駆動信号たる第２転送パルスの一部を分岐して論理演算することで、検査信号を生成する。尚、このような第２転送パルスに対して、検査信号の生成の前段又は後段にて、波形成形等の処理が加えられてもよい。
【００１１】
従って、本発明の第１の駆動回路では、その検査時に、論理演算手段より出力される検査信号を確認することによって、前述した従来例の如くシフトレジスタ及びレベルシフタの一部のみならず、レベルシフタの他の部分や全部の動作が正常に行われているか否かについて検査することも可能となる。
【００１２】
この際特に、論理演算することで、シフトレジスタの段数Ｎより少ない数の検査信号が出力されるので、例えば全段からのＮ個の出力を別々に検査する場合、即ちＮ個の出力を夫々検査信号として用いて検査する場合と比較して、顕著に効率的な検査が可能となる。例えば一つの検査信号の時系列的な並びの中に、レベルシフタの各段に関する検査信号部分が時分割的に含まれた形の当該一つの検査信号を用いて、レベルシフタの全段の検査を実行することが可能となる。或いは、例えばレベルシフタの右側半分の段に関する一の検査信号とレベルシフタの左側半分の段に関する他の検査信号との二つの検査信号を用いて、レベルシフタの全段の検査を実行する事が可能となる。このように論理演算を行うことで、シフトレジスタの段数Ｎやレベルシフタの段数よりも少ない数の検査信号を用いて検査を実行できるので実践上極めて効果的である。特に、例えば、駆動回路が作り込まれる、限られた基板上領域に多数の検査用端子を設ける必要はなく、検査信号の個数に応じて一つ又は複数の検査用端子を設ければ足りる。よって、回路を小型化する上で或いは回路ピッチや配線ピッチを微細化する上でも本発明は極めて有利である。加えて、論理演算手段の入力側にレベルシフタと共に設けられる、例えばバッファ、波形成形回路、インバータなどの他の各種内蔵回路の全部についての検査も含めて当該レベルシフタの全段に係る検査を行うことも可能となる。
【００１３】
以上の結果、本発明の第１の駆動回路によれば、レベルシフタに対する信頼性の高い検査が可能となる。
【００１４】
本発明の第２の駆動回路は上記課題を解決するために、複数段から第１転送パルスを順次出力するシフトレジスタと、前記順次出力される第１転送パルスの電圧レベルを夫々レベルシフトすることで、第２転送パルスを駆動信号として順次出力するレベルシフタとを備えており、前記レベルシフタは、前記順次出力される第２転送パルスを論理演算することで、時間軸上で前記順次出力される第２転送パルスの変化に応じて変化する、前記シフトレジスタの段数Ｎより少ない数の検査信号を出力する論理演算手段を含んでいる。
【００１５】
本発明の第２の駆動回路によれば、レベルシフタに含まれる論理演算手段により出力される検査信号を確認することによって、前述した本発明の第１の駆動回路と同様に、前述した従来例の如くシフトレジスタ及びレベルシフタの一部のみならず、レベルシフタの他の部分や全部の動作が正常に行われているか否かについて検査することも可能となり、レベルシフタに対する信頼性の高い検査が可能となる。
【００１６】
本発明の第１又は第２の駆動回路の一態様では、前記論理演算手段は、前記複数段の並びに対応して配列されており転送信号を順次生成するＮ−１段の論理回路からなり、第１段目の論理回路は、前記レベルシフタの第１段目から出力される第２転送パルスと前記レベルシフタの第２段目から出力される第２転送パルスとを論理演算して第１段目の転送信号を生成し、第ｊ（但し、ｊ＝２、…、Ｎ−１）段目の論理回路は、第ｊ−１段目の論理回路から出力される転送信号と前記レベルシフタの第ｊ＋１段目から出力される第２転送パルスとを論理演算して第ｊ段目の転送信号を生成し、最終的に第Ｎ−２段目の論理回路から出力される転送信号と前記レベルシフタの第Ｎ段目から出力される第２転送パルスとを論理演算して第Ｎ−１段目の転送信号を前記検査信号として生成する。
【００１７】
この態様によれば、その検査時には、シフトレジスタ及びレベルシフタの夫々における全段又は一部の段が正常に動作しているか否かについて、論理演算手段の最終段より出力される検査信号を確認することにより、容易に検査を行うことができる。即ち、このような最終段より出力される検査信号には、第１段目に係る検査信号部分から最終段目に係る検査信号部分までの夫々の段に係る検査信号部分が、時間別に順次現れることになるので、検査信号を用いて一時だけ検査するのではなく、レベルシフタによる順次出力の一サイクル分の時間だけ当該検査信号を検査することで、レベルシフタの全段を検査することが可能となる。
【００１８】
この態様では、前記論理演算手段は、前記シフトレジスタ及び前記レベルシフタの正常時に、前記第１段目の第２転送パルスから前記第Ｎ段目の第２転送パルスまでが連なってなる一つのパルス信号となるように前記検査信号を生成してもよい。
【００１９】
このように構成すれば、シフトレジスタ及びレベルシフタの正常時、検査信号は、時間軸上でレベルシフタから順次出力される第２転送パルスの変化に応じて変化すると共に、第１段目の第２転送パルスから第Ｎ段目の第２転送パルスまでが連なってなる一つのパルス信号として、論理演算手段の最終段より出力される。従って、シフトレジスタ及びレベルシフタに異常がある場合、検査信号の時間的変化或いは時間軸上における異常個所を確認することにより、シフトレジスタ及びレベルシフタの夫々における異常個所、即ちシフトレジスタ及びレベルシフタの夫々におけるいずれの段に異常が発生しているのかを特定することが可能となる。また、この態様によれば、検査信号の信号レベルを確認することにより、シフトレジスタ及びレベルシフタの異常について、その発生原因を特定することも可能となる。
【００２０】
本発明の第１又は第２の駆動回路の他の態様では、前記論理回路はノア（ＮＯＲ）回路を用いて構成されると共に、前記第２転送パルスの正論理信号を用いて前記論理演算を行う。
【００２１】
この態様によれば、シフトレジスタ及びレベルシフタの正常時、論理演算手段から検査信号を、第１段目の第２転送パルスから第Ｎ段目の第２転送パルスまでの夫々の正論理信号が連なってなる一つのパルス信号として得ることができる。
【００２２】
本発明の第１又は第２の駆動回路の他の態様では、前記論理回路はナンド（ＮＡＮＤ）回路を用いて構成されると共に、前記第２転送パルスの負論理信号を用いて前記論理演算を行う。
【００２３】
この態様によれば、シフトレジスタ及びレベルシフタの正常時、論理演算手段から検査信号を、第１段目の第２転送パルスから第Ｎ段目の第２転送パルスまでの夫々の負論理信号が連なってなる一つのパルス信号として得ることができる。
【００２４】
本発明の第１又は第２の駆動回路の他の態様では、前記論理回路は、ノア（ＮＯＲ）回路及びナンド（ＮＡＮＤ）回路を用いて構成されると共に、前記ノア回路は前記第２転送パルスの正論理信号を用いて前記論理演算を行い、前記ナンド回路は前記第２転送パルスの負論理信号を用いて前記論理演算を行う。
【００２５】
この態様によれば、シフトレジスタ及びレベルシフタの正常時、論理演算手段から検査信号を、第１段目の第２転送パルスから第Ｎ段目の第２転送パルスまでの夫々の正論理信号が連なってなるパルス信号、及び第１段目の第２転送パルスから第Ｎ段目の第２転送パルスまでの夫々の負論理信号が連なってなるパルス信号として、夫々得ることができる。
【００２６】
本発明の第１又は第２の駆動回路の他の態様によれば、前記シフトレジスタは、前記第１転送パルスを前記複数段の並びに対して選択的に順方向又は逆方向に順次出力可能に構成されている。
【００２７】
この態様によれば、シフトレジスタにおいて、転送開始パルス等を用いてシフトレジスタが第１転送パルスを順方向に順次出力する順方向動作状態にすれば、論理演算手段から出力される検査信号を確認することで当該順方向動作状態にある際のレベルシフタの全段について検査を行える。或いは、転送開始パルス等を用いてシフトレジスタが第１転送パルスを逆方向に順次出力する逆方向動作状態にすれば、論理演算手段から出力される検査信号を確認することで当該逆方向動作状態にある際のレベルシフタの全段について検査を行える。
【００２８】
本発明の第１又は第２の駆動回路の他の態様では、第ｊ−１番目の前記駆動信号が出力される期間と、第ｊ番目の前記駆動信号が出力される期間と、第ｊ＋１番目の前記駆動信号が出力される期間とが夫々時間軸上で重ならないように、第ｊ−１番目と第ｊ番目と第ｊ＋１番目の前記第１転送パルスに対して波形制御を行うか、これに代えて第ｊ−１番目と第ｊ番目と第ｊ＋１番目の前記駆動信号に対して波形制御を行うイネーブル手段を更に備える。
【００２９】
この態様によれば、駆動動作時に、連続する駆動信号が同時に出力されることに起因したゴースト等の不具合をイネーブル手段による波形成形によって確実に防止することが可能となる。しかも、論理演算手段の入力側にこのようなイネーブル手段を設ければ、その検査時には、レベルシフタと共にイネーブル手段の全段についての検査を行うことも可能となる。
【００３０】
本発明の第１又は第２の駆動回路の他の態様では、電気光学パネルの複数のデータ線の夫々と対応して設けられると共にＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｌｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いて構成されるスイッチング素子を含んでなるサンプリング回路と、出力制御手段とを更に備えており、前記ＣＭＯＳの相異なる導電型の薄膜トランジスタの一方には、前記駆動信号と対応する正サンプリング信号が入力され、該正サンプリング信号の論理反転信号である負サンプリング信号が前記ＣＭＯＳの相異なる導電型の薄膜トランジスタの他方に入力され、前記ＣＭＯＳは、前記正サンプリング信号及び前記負サンプリング信号の入力に応じて、外部から供給される画像信号をサンプリングして、当該ＣＭＯＳと対応する前記データ線に書き込み、前記出力制御手段は、前記ＣＭＯＳに対する前記正サンプリング信号及び前記負サンプリング信号の入力が同期するように、前記正サンプリング信号及び前記負サンプリング信号の出力を制御する。
【００３１】
この態様によれば、サンプリング回路において、スイッチング素子を構成するＣＭＯＳには、正サンプリング信号及び負サンプリングの二つの信号が入力される。これら二つの信号の位相が互いにずれると、ＣＭＯＳを確実にオン、オフさせることができなくなる恐れがある。そこで、出力制御手段によって、正サンプリング信号及び負サンプリングの位相が互いに一致するように調整する。その結果、ＣＭＯＳに対する正サンプリング信号及び負サンプリング夫々の入力を同期させることが可能となる。従って、この態様によれば、ＣＭＯＳを確実にオン、オフさせることができる。そして特に、論理演算手段の入力側にこのような出力制御手段を設ければ、その検査時には、レベルシフタと共に出力制御手段の全段についての検査を行うことも可能となる。
【００３２】
本発明の電気光学装置は、上記課題を解決するために、上述した本発明の第１又は第２の駆動回路（但し、その各種態様も含む）、及び前記順次出力される駆動信号に基づいて駆動される電気光学パネルを備える。
【００３３】
本発明の電気光学装置によれば、上述した本発明の第１又は第２の駆動回路を備えるので、例えばパネルの組み立て前や製造途中でレベルシフタの全段についての検査を実行可能となり、内部回路として構築された駆動回路の動作不良を確認できないまま、電気光学パネルを製造してしまうといった事態を回避することができる。よって、本発明の電気光学装置によれば、製造コストの削減を実現することが可能となる。
【００３４】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備してなる。
【００３５】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、製造コスト削減が可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置を実現することも可能である。
【００３６】
本発明の検査方法は上記課題を解決するために、上述した本発明の第１又は第２の駆動回路（但し、その各種態様も含む）を検査する検査方法であって、前記シフトレジスタによって、前記第１転送パルスを順次出力する工程と、前記レベルシフタによって、前記第２転送パルスを順次出力する工程と、前記論理演算手段によって前記順次出力される第２転送パルスを論理演算することで前記検査信号を出力する工程とを含む。
【００３７】
本発明の検査方法によれば、論理演算することで検査信号を出力する工程で出力される該検査信号を確認することによって、前述した本発明の第１又は第２の駆動回路と同様に、前述した従来例の如くシフトレジスタ及びレベルシフタの一部のみならず、レベルシフタの他の部分や全部の動作が正常に行われているか否かについて検査することも可能となり、レベルシフタに対する信頼性の高い検査が可能となる。
【００３８】
本発明の検査方法の一態様では、前記出力された検査信号の時間軸上における電圧レベルの異常個所に応じて前記レベルシフタの異常個所を特定する工程を更に含む。
【００３９】
この態様によれば、レベルシフタの異常確認後、改めて異常個所の特定を行う手間が不要となり、特定された異常個所を速やかにリペアすることが可能となる。
【００４０】
本発明の検査方法の他の態様では、前記出力された検査信号における異常な電圧レベルに応じて前記レベルシフタの異常原因を特定する工程を含む。
【００４１】
この態様によれば、レベルシフタの異常確認後、改めて異常原因の特定を行う手間が不要となり、その結果レベルシフタの異常個所を速やかにリペアすることが可能となる。
【００４２】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４３】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置を、ＴＦＴアクティブマトリクス駆動形式の液晶装置に適用したものである。
【００４４】
＜１；第１実施形態＞
本発明の電気光学装置に係る第１実施形態について、図１から図７を参照して説明する。
【００４５】
＜１−１；液晶装置の構成＞
先ず本発明に係る電気光学装置の全体構成について、図１を参照して説明する。
図１は、本実施形態に係る液晶装置の全体構成を示すブロック図である。
【００４６】
図１に示すように、液晶装置１は、主要部として、本発明に係る「電気光学パネル」の一例たる液晶パネル１００、画像信号処理回路３００及びタイミングジェネレータ４００を備える。
【００４７】
液晶パネル１００は、その画像表示領域１１０に画素スイッチング用のスイッチング素子としてＴＦＴ１１６、画素電極等を形成した素子基板と、対向電極等を形成した対向基板とを、互いに電極形成面を対向させて且つ一定の間隙を保って貼付し、この間隙に液晶を挟持することで構成されている。
【００４８】
タイミングジェネレータ４００は、各部で使用される各種タイミング信号を出力するように構成されている。タイミングジェネレータ４００の一部であるタイミング信号出力手段により、最小単位のクロックであり各画素を走査するためのドットクロックが作成され、このドットクロックに基づいて、Ｙクロック信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢ、Ｘクロック信号ＸＣＫ、反転Ｘクロック信号ＸＣＫＢ、Ｙ転送開始パルスＹＳＰ及びＸ転送開始パルスＸＳＰが生成される。
【００４９】
画像信号処理回路３００は、外部から入力画像データが入力されると、この入力画像データに基づいて、ＲＧＢ各色に対応するＲ信号、Ｇ信号、Ｂ信号の各々の画像信号を生成する。尚、図では簡略化してあるが、例えば、係る入力画像データを複数相の画像信号にシリアル−パラレル変換して出力するように構成されてもよい。画像信号処理回路３００から出力される画像信号はＲＧＢ各色に対応するＲ信号、Ｇ信号及びＢ信号の各々の画像信号から成る。これらＲ信号、Ｇ信号及びＢ信号の各々は、画像信号処理回路３００より液晶装置１に設けられた３本の画像信号供給線Ｌ１、Ｌ２及びＬ３のいずれかを介して液晶パネル１００に順次供給される。
【００５０】
本実施形態では特に、液晶パネル１００は、駆動回路内蔵型であり、その素子基板上に、本発明に係る「駆動回路」の一例として、Ｘ側シフトレジスタ１５２及びＹ側シフトレジスタ１３２と、Ｘ側論理演算手段付きレベルシフタ１５４及びＹ側論理演算手段付きレベルシフタ１３４と、サンプリング回路２００とを含む駆動回路１２０が構築されている。このような駆動回路１２０は、好ましくは、画像表示領域１１０に作り込まれる各画素に係るＴＦＴ１１６等と共に、素子基板の周辺領域に作り込まれる。但し、このような駆動回路は、少なくとも部分的に外付けＩＣとして構成され、周辺領域に後付けされてもよい。
【００５１】
液晶パネル１００は更に、その素子基板の中央を占める画像表示領域１１０に、縦横に配線されたデータ線１１４及び走査線１１２を備え、それらの交点に対応する各画素に、マトリクス状に配列された画素電極１１８及び画素電極１１８をスイッチング制御するためのＴＦＴ１１６を備える。ここで、液晶装置１の動作について詳細は後述するが、サンプリング回路２００は、後述するＸ側駆動信号に基づいて画像信号供給線Ｌ１、Ｌ２及びＬ３より供給されるＲ信号、Ｇ信号及びＢ信号を夫々サンプリングして各データ線１１４に順次供給する。
【００５２】
ＴＦＴ１１６のソース電極には、このようにＲ信号、Ｇ信号及びＢ信号のいずれかが供給されるデータ線１１４が電気的に接続されている一方、ＴＦＴ１１６のゲート電極には、後述する走査信号が供給される走査線１１２が電気的に接続されるとともに、ＴＦＴ１１６のドレイン電極には、画素電極１１８が接続されている。そして、各画素部は、画素電極１１８と、対向基板に形成された共通電極と、これら両電極間に挟持された液晶とによって構成される結果、走査線１１２とデータ線１１４との各交点に対応して、マトリクス状に配列されることになる。
【００５３】
尚、保持された画像信号がリークするのを防ぐために、蓄積容量１１９が、画素電極１１８と対向電極との間に形成される液晶容量と並列に付加されている。
例えば、画素電極１１８の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量１１９により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００５４】
駆動回路１２０は、画像表示領域１１０の周辺に位置する周辺領域に、Ｘ側シフトレジスタ１５２及びＹ側シフトレジスタ１３２と、Ｘ側論理演算手段付きレベルシフタ１５４及びＹ側論理演算手段付きレベルシフタ１３４と、サンプリング回路２００とを備えて構成されている。これらの回路の能動素子は、いずれもｐチャネル型ＴＦＴおよびｎチャネル型ＴＦＴの組み合わせにより形成可能であるから、画素をスイッチングするＴＦＴ１１６と共通の製造プロセスで形成すると、集積化や、製造コスト、素子の均一性などの点において有利となる。
【００５５】
駆動回路１２０のうち、Ｘ側シフトレジスタ１５２には、タイミングジェネレータ４００からＸクロック信号ＸＣＫ、反転Ｘクロック信号ＸＣＫＢ、及びＸ転送開始パルスＸＳＰが入力される。Ｘ側シフトレジスタ１５２は、Ｘ転送開始パルスＸＳＰが入力されると、Ｘクロック信号ＸＣＫ及び反転Ｘクロック信号ＸＣＫＢに同期して、Ｘ側第１転送パルスＸＰ１、ＸＰ２、ＸＰ３、・・・、ＸＰｎ−２、ＸＰｎ−１、ＸＰｎを順次生成する。
【００５６】
また、図１に示すＸ側論理演算手段つきレベルシフタ１５４は、Ｘ側レベルシフタとＸ側論理演算手段とを備えている。Ｘ側論理演算手段つきレベルシフタ１５４のうち、Ｘ側レベルシフタは、Ｘ側シフトレジスタ１５２から順次出力されるＸ側第１転送パルスＸＰ１、ＸＰ２、ＸＰ３、・・・、ＸＰｎ−２、ＸＰｎ−１、ＸＰｎの電圧レベルを夫々レベルシフトすることで、Ｘ側第２転送パルスをＸ側駆動信号として順次出力する。
【００５７】
また、Ｘ側論理演算手段つきレベルシフタ１５４のうち、Ｘ側論理演算手段は、Ｘ側レベルシフタより順次出力されるＸ側第２転送パルスを論理演算することでＸ側検査信号ＸＬＥＰを生成する。
【００５８】
更に、Ｘ側論理演算手段つきレベルシフタ１５４は、後述するＸ側イネーブル手段を備えており、このＸ側イネーブル手段はＸ側第１転送パルスに対して後述する波形制御を行う。
【００５９】
ここで、本実施形態では、特に画像表示領域１１０はｎ（但し、ｎは２以上の自然数）本のデータ線１１４を備えている。サンプリング回路２００は、これらｎ本のデータ線１１４に対応してｎ個のスイッチング素子２０２（即ち、サンプリングスイッチ）を備えている。これらｎ個のスイッチング素子２０２の各々の入力端側は、画像信号供給線Ｌ１、Ｌ２及びＬ３のいずれかに電気的に接続されている。また、本実施形態では、特に、各スイッチング素子２０２はＣＭＯＳを用いて構成されている。
【００６０】
そして、本実施形態では、Ｘ側レベルシフタから、ｎ個のＣＭＯＳ２０２の各々と対応するＸ側駆動信号が順次出力される。Ｘ側論理演算手段つきレベルシフタ１５４には、更に、Ｘ側レベルシフタから順次出力されたＸ側駆動信号及びその論理反転信号に対して後述する出力制御を行う出力制御手段が設けられている。出力制御手段は出力信号を順次出力するが、この出力信号には２種類の信号が含まれている。
【００６１】
各ＣＭＯＳには、出力制御手段の出力信号が入力される。すなわち本実施形態の構成によれば、Ｘ側論理演算手段つきレベルシフタ１５４より、出力制御手段の出力信号が順次出力され、ｎ個のＣＭＯＳ２０２のいずれかに入力される。図１には、出力制御手段より順次出力される出力信号を、夫々一つのサンプリング信号Ｓｉとして示してある。
【００６２】
本実施形態では、ＣＭＯＳ２０２にサンプリング信号Ｓｉが入力されると、当該ＣＭＯＳ２０２と対応する画像信号供給線Ｌ１、Ｌ２又はＬ３上の画像信号がサンプリングされ、当該ＣＭＯＳ２０２と対応するデータ線１１４に、画像信号が印加される。
【００６３】
尚、上述した、Ｘ側シフトレジスタ１５２、Ｘ側論理演算手段つきレベルシフタ１５４におけるＸ側レベルシフタ及びＸ側論理演算手段、Ｘ側イネーブル手段、出力制御手段の詳細な構成及び動作については後述する。
【００６４】
また、本実施形態では、駆動回路１２０のうち、Ｙ側シフトレジスタ１３２及びＹ側論理演算手段付きレベルシフタ１３４の各々の主要な構成及び動作は、Ｘ側と同様である。
【００６５】
即ち、Ｙ側シフトレジスタ１３２は、Ｙ転送開始パルスＹＳＰが入力されると、Ｙクロック信号ＹＣＫ及び反転Ｙクロック信号ＹＣＫＢに同期して、Ｙ側第１転送パルスＹＰ１、ＹＰ２、・・・、ＹＰｍを順次生成する。
【００６６】
また、Ｙ側シフトレジスタ１３２から順次出力されるＹ側第１転送パルスＹＰ１、ＹＰ２、・・・、ＹＰｍの電圧レベルは、Ｙ側論理演算手段つきレベルシフタ１３４のＹ側レベルシフタによって夫々レベルシフトされる。これにより、Ｙ側レベルシフタはＹ側第２転送パルスをＹ側駆動信号として順次出力する。
【００６７】
ここで、本実施形態では画像表示領域１１０はｍ（但し、ｍは２以上の自然数）本の走査線１１２を備えているとする。Ｙ側レベルシフタは、Ｙ側駆動信号をｍ本の走査線１１２に印加される走査信号Ｙ１、Ｙ２、・・・、Ｙｍとして、順次出力する。
【００６８】
また、Ｙ側論理演算手段つきレベルシフタ１３４のうち、Ｙ側論理演算手段は、Ｙ側レベルシフタより順次出力されるＹ側第２転送パルスを論理演算することでＹ側検査信号ＹＬＥＰを生成する。
【００６９】
尚、Ｘ側と同様、Ｙ側論理演算手段つきレベルシフタ１３４においてもＹ側イネーブル手段によって、Ｙ側第１転送パルスに対して後述する波形制御が行われる。
【００７０】
尚、上述した、Ｙ側シフトレジスタ１３２、Ｙ側論理演算手段つきレベルシフタ１３４におけるＹ側レベルシフタ及びＹ側論理演算手段、Ｙ側イネーブル手段の詳細な構成及び動作については後述する。
【００７１】
＜１−２；Ｘ側シフトレジスタ及びＸ側論理演算手段つきレベルシフタの構成＞
次に、図２及び図３を参照して、Ｘ側シフトレジスタ１５２及びＸ側論理演算手段つきレベルシフタ１５４の詳細な構成について説明する。ここに図２は、Ｘ側シフトレジスタ１５２及びＸ側論理演算手段つきレベルシフタ１５４の詳細な構成を示し、図３は、Ｘ側論理演算手段つきレベルシフタ１５４の詳細な構成を示す。
【００７２】
図２に示すように、Ｘ側シフトレジスタ１５２は、ｎ個の転送単位回路１５６によりｎ段として構成されている。尚、ｎ個の転送単位回路１５６は、夫々、図１及び図２には図示しない高電位電源及び低電位電源からの給電によって駆動される。具体的に、ｎ個の転送単位回路１５６の各々の駆動電位は、高電位電源より供給される高電位Ｖｄｄ、及び低電位電源より供給される低電位Ｖｓｓの２種類の電位となっている。
【００７３】
Ｘ側シフトレジスタ１５２において、第１段目の転送単位回路１５６（１）から第ｎ段目の転送単位回路１５６（ｎ）に向かう転送方向で、各段の転送単位回路１５６（ｉ）（但し、ｉ＝１、２、・・・、ｎ）から、Ｘ側第１転送パルスＸＰ１、ＸＰ２、ＸＰ３、ＸＰ４、・・・、ＸＰｎ−２、ＸＰｎ−１、ＸＰｎが順次出力される。
【００７４】
次に、図２に示すように、Ｘ側論理演算手段つきレベルシフタ１５４はｎ段により構成されており、各段は、波形整形回路、論理演算手段つき増幅単位回路、及び出力制御回路を含むユニット回路１５８により構成されている。
【００７５】
ここで、図２に示す各ユニット回路１５８の詳細な構成について、図３を参照して説明する。図３に、Ｘ側論理演算手段つきレベルシフタ１５４における、第ｉ＋１段目のユニット回路１５８（ｉ＋１）の構成に着目して、その詳細な構成を示してある。
【００７６】
上述したように、Ｘ側論理演算手段つきレベルシフタ１５４は、Ｘ側イネーブル手段及び出力制御手段を備えている。本実施形態では、Ｘ側イネーブル手段５００は、Ｘ側論理演算手段つきレベルシフタ１５４における、各段のユニット回路１５８（ｉ）に含まれる波形整形回路５０２によって構成され、出力制御手段６００は、Ｘ側論理演算手段つきレベルシフタ１５４における、各段のユニット回路１５８（ｉ）に含まれる出力制御回路５０６によって構成されている。
【００７７】
図３に示す第ｉ＋１段目のユニット回路１５８（ｉ＋１）において、波形整形回路５０２（ｉ＋１）は、第ｉ段目の転送単位回路１５６（ｉ）から出力された第ｉ番目のＸ側第１転送パルスＸＰｉ、及び第ｉ＋１段目の転送単位回路１５６（ｉ＋１）から出力された第ｉ＋１番目のＸ側第１転送パルスＸＰｉ＋１に基づいて、第ｉ＋１番目のＸ側第１転送パルスＸＰｉ＋１に対して波形制御を行う。
【００７８】
Ｘ側論理演算手段つきレベルシフタ１５４の各段のユニット回路１５８（ｉ）において、論理演算手段つき増幅単位回路５０４（ｉ）は、図２及び図３には図示しない高電位電源から供給される高電位Ｖｈｈ及び同図中に図示しない低電位電源から供給される低電位Ｖｌｌの２種類の電位の差で示されるマトリクス電圧Ｖｈｈ−Ｖｌｌによって駆動される。尚、本実施形態によれば、論理演算手段つき増幅単位回路５０４（ｉ）の駆動は、高電位にのみレベルシフトし、Ｖｓｓ−Ｖｈｈのマトリクス電圧で駆動させてもよいし、低電位にのみレベルシフトし、ＶＶｌｌ−Ｖｄｄのマトリクス電圧で駆動させてもよい。
【００７９】
第ｉ＋１段目のユニット回路１５８（ｉ＋１）において、論理演算手段つき増幅単位回路５０４（ｉ＋１）は、波形整形回路５０２（ｉ＋１）の出力信号の電圧レベルＶｄｄ−Ｖｓｓを、電圧レベルＶｈｈ−Ｖｌｌにレベルシフトさせて第ｉ＋１番目のＸ側第２転送パルスを生成し、これをＸ側駆動信号Ｑｉ＋１として出力する。また、論理演算手段つき増幅単位回路５０４（ｉ＋１）は、第ｉ＋１番目のＸ側駆動信号Ｑｉ＋１と共にその論理反転信号Ｑｉ＋１’も出力する。
【００８０】
第ｉ＋１段目のユニット回路１５８（ｉ＋１）において、出力制御回路５０６（ｉ＋１）は、論理演算手段つき増幅単位回路５０４（ｉ＋１）から出力された第ｉ＋１番目のＸ側駆動信号Ｑｉ＋１及びその論理反転信号Ｑｉ＋１’の夫々の位相が互いに一致するように調整した後、第ｉ＋１番目のＸ側駆動信号Ｑｉ＋１と対応する出力信号として第ｉ＋１番目の正サンプリング信号Ｓｉ＋１と、第ｉ＋１番目のＸ側駆動信号Ｑｉ＋１の論理反転信号Ｑｉ＋１’と対応する出力信号として第ｉ＋１番目の負サンプリング信号Ｓｉ＋１’とを生成する。
【００８１】
尚、Ｘ側論理演算手段つきレベルシフタ１５４の第ｉ＋２段目を構成するユニット回路１５８（ｉ＋２）は、第ｉ＋１段目のユニット回路（ｉ＋１）と同様の構成及び動作を有している。
【００８２】
再び図２に示すように、Ｘ側論理演算手段つきレベルシフタ１５４の各段を構成するユニット回路１５８から、１段目からｎ段目に向かう方向で、正サンプリング信号Ｓ１、Ｓ２、Ｓ３、Ｓ４、・・・、Ｓｎ−１、Ｓｎが順次出力されるとともに、負サンプリング信号Ｓ１’、Ｓ２’、Ｓ３’、Ｓ４’、・・・、Ｓｎ−１’、Ｓｎ’が順次出力される。
【００８３】
そして、順次出力された正サンプリング信号Ｓ１、Ｓ２、Ｓ３、Ｓ４、・・・、Ｓｎ−１、Ｓｎの各々は、対応するスイッチング素子２０２に入力されるとともに、負サンプリング信号Ｓ１’、Ｓ２’、Ｓ３’、Ｓ４’、・・・、Ｓｎ−１’、Ｓｎ’の各々も、対応するスイッチング素子２０２に入力される。
【００８４】
ここで、同一のＣＭＯＳ２０２に入力される正サンプリング信号Ｓｉ及び負サンプリング信号Ｓｉ’の位相は互いに一致しているため、正サンプリング信号ＳｉのＣＭＯＳ２０２に対する入力、及び負サンプリング信号Ｓｉ’のＣＭＯＳ２０２に対する入力は互いに同期する。よって、本実施形態では、サンプリング回路２００において、各ＣＭＯＳ２０２を確実にオン、オフさせることができる。
【００８５】
図２には、図１に示す３種類の画像信号供給線Ｌ１、Ｌ２、Ｌ３は、一本の画像信号供給線として示されており、且つ同図中には、Ｒ信号、Ｇ信号、Ｂ信号を含む信号がＤＡＴＡとして示されている。
【００８６】
図２に示す構成例によれば、サンプリング回路２００の各スイッチング素子２０２から、画像信号Ｄ１、Ｄ２、Ｄ３、Ｄ４、・・・、Ｄｎ−１、Ｄｎが順次出力される。図１に示すように、画像表示領域１１０において、ｎ本のデータ線１１４には、サンプリング回路２００の各スイッチング素子２００から、画像信号Ｄ１、Ｄ２、Ｄ３、Ｄ４、・・・、Ｄｎ−１、Ｄｎが順次印加される。
【００８７】
＜１−３；Ｙ側シフトレジスタ及びＹ側論理演算手段つきレベルシフタの構成＞
次に、Ｙ側シフトレジスタ１３２及びＹ側論理演算手段つきレベルシフタ１３４の詳細な構成について説明する。図４に、Ｙ側シフトレジスタ１３２及びＹ側論理演算手段つきレベルシフタ１３４の詳細な構成を示す。
【００８８】
Ｙ側シフトレジスタ１３２は、ｍ個の転送単位回路１３６によりｍ段として構成されている。尚、Ｙ側シフトレジスタ１３２における転送単位回路１３６の各々の構成及び動作は、図２を参照して説明したＸ側シフトレジスタ１５２における転送単位回路１５６と同様である。
【００８９】
また、Ｙ側論理演算手段つきレベルシフタ１３４は、図２及び図３を参照して説明したＸ側論理演算手段つきレベルシフタ１５４と同様の構成及び動作を有する。
【００９０】
本実施形態では、Ｙ側論理演算手段つきレベルシフタ１３４は、Ｙ側シフトレジスタ１３２と対応させてｍ段として構成されている。そして、図２を参照して説明したＸ側論理演算手段つきレベルシフタ１５４と同様、Ｙ側論理演算手段つきレベルシフタ１３４の各段はユニット回路１３８により構成されている。このユニット回路１３８は、Ｘ側論理演算手段つきレベルシフタ１５４におけるユニット回路１５８と同様、波形整形回路及び論理演算手段つき増幅単位回路を主要な構成としている。また、Ｙ側論理演算手段つきレベルシフタ１３４の各段のユニット回路１３８において、波形整形回路及び論理演算手段つき増幅単位回路は、図２及び図３を参照して説明した波形整形回路５０２及び論理演算手段つき増幅単位回路５０４と同様の構成及び動作を有する。尚、Ｙ側でもＸ側と同様、Ｙ側論理演算手段つきレベルシフタ１３４の各段の論理演算手段つき増幅単位回路より、Ｙ側第２転送パルスを正論理信号及び負論理信号の両方として出力させてもよい。
【００９１】
よって、本実施形態では、図４に示すように、Ｙ側論理演算手段つきレベルシフタ１３４の各段を構成するユニット回路１３８から、第１段目から第ｍ段目に向かう方向で、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、・・・、Ｙｍ−１、Ｙｍが順次出力される。そして、図１に示すように、画像表示領域１１０において、ｍ本の走査線１１２には、走査信号Ｙ１、Ｙ２、・・・、Ｙｍが順次印加される。
【００９２】
＜１−４；液晶装置の動作例＞
次に、本実施形態の液晶装置の動作について説明する。まず、図５及び図６を参照して、液晶パネル１００の複数のデータ線１１４の駆動について説明する。尚、図５は、液晶パネル１００の複数のデータ線１１４の駆動に係る各構成を示す回路図であり、図６は、夫々、液晶パネル１００の複数のデータ線１１４の駆動に係る各種信号の経時的変化を示すタイミングチャートである。
【００９３】
図５には、Ｘ側シフトレジスタ１５２の具体的な構成を示すとともに、Ｘ側論理演算手段つきレベルシフタ１５４の各段を構成するユニット回路１５８（ｉ）について、このユニット回路１５８（ｉ）に含まれる波形整形回路５０２（ｉ）、及び論理演算手段つき増幅単位回路５０４（ｉ）の具体的な構成を示してある。
【００９４】
図６には、Ｘ転送開始パルスＸＳＰ、Ｘクロック信号ＸＣＫ及び反転Ｘクロック信号ＸＣＫＢの各々の信号波形が示されている。尚、Ｘ側シフトレジスタ１５２の最終段である第ｎ段目の転送単位回路１５６（ｎ）が生成する第ｎ番目のＸ側第１転送パルスＸＰｎは、当該Ｘ側シフトレジスタ１５２からＸ側エンドパルスＸＥＰとして出力される。このＸ側エンドパルスＸＥＰの信号波形も図６に示してある。
【００９５】
Ｘ側論理演算手段つきレベルシフタ１５４において、Ｘ側イネーブル手段５００を構成する各波形整形回路５０２は、図５に示すように、ナンド（ＮＡＮＤ）回路によって構成されており、論理演算手段つき増幅単位回路５０４は、増幅単位回路７０１及び論理回路７０３により構成されている。そして、本実施形態によれば、Ｘ側論理演算手段つきレベルシフタ１５４の各段に含まれる増幅単位回路７０１（ｉ）によってＸ側レベルシフタ７０２が構成される。
【００９６】
また、本実施形態では、Ｘ側論理演算手段つきレベルシフタ１５４において、ｎ個の増幅単位回路７０１に対して、ｎ−１個の論理回路７０３が設けられている。本実施形態によれば、これらｎ−１個の論理回路７０３により、ｎ−１段としてＸ側論理演算手段７０４が構成される。
【００９７】
図５において、Ｘ側レベルシフタ７０２の各増幅単位回路７０１は、インバータ７０５及び増幅回路７０６により構成されている。Ｘ側論理演算手段つきレベルシフタ１５４の各段において、増幅回路７０６は、波形整形回路５０２（ｉ）の出力信号、及びインバータ７０５によって論理反転された波形整形回路５０２（ｉ）の出力信号の電圧レベルを夫々レベルシフトさせる。そして、増幅回路７０６は、Ｘ側第２転送パルスをＸ側駆動信号Ｑｉとして出力し、Ｘ側第２転送パルスの論理反転信号をＸ側駆動信号Ｑｉの論理反転信号Ｑｉ’として出力する。
【００９８】
Ｘ側論理演算手段つきレベルシフタ１５４の第１段目について、波形整形回路５０２（１）の出力信号に基づいて生成される第１番目のＸ側駆動信号Ｑ１は、図６に示すように、時刻ｔ１から時刻ｔ２までの期間にハイレベルとなり、正論理信号として出力される。図５に示すように、第１番目のＸ側駆動信号Ｑ１が出力される期間は、第１段目の波形整形回路５０２（１）が行う前述した波形制御により、Ｘ転送開始パルスＸＳＰがハイレベルとなる期間Ｌの２分の１の長さとなっている。
【００９９】
また、Ｘ側論理演算手段つきレベルシフタ１５４の第２段目について、波形整形回路５０２（２）の出力信号に基づいて生成される第２番目のＸ側駆動信号Ｑ２は、第１番目のＸ側駆動信号Ｑ１の信号レベルがハイレベルからローレベルへ立ち下がる時刻ｔ２において、ローレベルからハイレベルへと立ち上がり、時刻ｔ３から時刻ｔ４までの期間にハイレベルとなり、正論理信号として出力される。第２番目のＸ側駆動信号Ｑ２が出力される期間は、Ｘ転送開始パルスＸＳＰのハイレベルとなる期間Ｌの２分の１の長さとなる。そして、本実施形態では、第１段目の波形整形回路５０２（１）及び第２段目の波形整形回路５０２（２）が夫々行う前述した波形制御により、第１番目のＸ側駆動信号Ｑ１が出力される期間及び第２番目のＸ側駆動信号Ｑ２が出力される期間は、互いに重ならないように、夫々制限される。
【０１００】
さらに、Ｘ側論理演算手段つきレベルシフタ１５４の第３段目以降の各段において、波形整形回路５０２（ｉ）は、第２段目の波形整形回路５０２（２）と同様の波形制御を行う。よって、Ｘ側論理演算手段つきレベルシフタ１５４の第３段目以降の各段における増幅回路７０６からＸ側駆動信号Ｑｉが正論理信号として順次出力される。また、Ｘ側検査手段つきレベルシフタ１５４の各段において、各増幅回路７０６からＸ側駆動信号Ｑｉの論理反転信号Ｑｉ’が負論理信号として順次出力される。
【０１０１】
すなわち、本実施形態では、Ｘ側イネーブル手段５００における波形制御により、第ｉ番目のＸ側駆動信号Ｑｉに応じて画像信号Ｄｉが出力される期間と、第ｉ＋１番目のＸ側駆動信号Ｑｉ＋１に応じて画像信号Ｄｉ＋１が出力される期間とは時間軸上で互いに重複することが無い。従って、本実施形態によれば、データ線１１４に対して連続する画像信号が同時に書き込まれることに起因したゴースト等の不具合を、確実に防止することが可能となる。
【０１０２】
また、図５に示すＸ側論理演算手段７０４において、論理回路７０３はノア（ＮＯＲ）回路７０７及びインバータ７０８を含む構成となっている。
【０１０３】
本実施形態では、Ｘ側論理演算手段７０４の第１段目のノア（ＮＯＲ）回路７０７は、Ｘ側レベルシフタ７０２における、第１番目のＸ側駆動信号Ｑ１として出力される第１段目のＸ側第２転送パルスと、第２番目のＸ側駆動信号Ｑ２として出力される第２段目のＸ側第２転送パルスとを論理演算して転送信号を生成する。
【０１０４】
図６に示す第１番目のＸ側駆動信号Ｑ１が出力される期間、すなわち時刻ｔ１から時刻ｔ２までの期間は、Ｘ側論理演算手段７０４の第１段目のノア（ＮＯＲ）回路７０７は、第１番目のＸ側駆動信号Ｑ１とＸ側レベルシフタ７０２の第２段目のＸ側第２転送パルスとを論理演算し、転送信号を生成して出力する。
【０１０５】
また、Ｘ側論理演算手段７０４の第１段目のノア（ＮＯＲ）回路７０７は、図６に示す第２番目のＸ側駆動信号Ｑ２が出力される期間、すなわち時刻ｔ３から時刻ｔ４までの期間は、Ｘ側レベルシフタ７０２の第１段目のＸ側第２転送パルスと、第２番目のＸ側駆動信号Ｑ２とを論理演算し、転送信号を生成して出力する。
【０１０６】
そして、図６に示す時刻ｔ４より後の期間では、Ｘ側論理演算手段７０４の第１段目のノア（ＮＯＲ）回路７０７は、Ｘ側レベルシフタ７０２における第１段目のＸ側第２転送パルスと、第２段目のＸ側第２転送パルスとを論理演算し、転送信号を生成して出力する。
【０１０７】
Ｘ側論理演算手段７０４の第２段目のノア（ＮＯＲ）回路７０７は、第１段目のインバータ７０８を介して入力される第１段目の転送信号と、第３番目のＸ側駆動信号Ｑ３として出力される、Ｘ側レベルシフタ７０２の第３段目のＸ側第２転送パルスとを論理演算して転送信号を生成する。
【０１０８】
図６に示す第３番目のＸ側駆動信号Ｑ３が出力される期間、すなわち時刻ｔ５から時刻ｔ６までの期間は、Ｘ側論理演算手段７０４の第２段目のノア（ＮＯＲ）回路７０７は、第３番目のＸ側駆動信号Ｑ３と第１段目の転送信号とを論理演算し、転送信号を生成して出力する。また、時刻ｔ５より前の期間、及び時刻ｔ６より後の期間では、Ｘ側論理演算手段７０４の第２段目のノア（ＮＯＲ）回路７０７は、Ｘ側レベルシフタ７０２における第３段目のＸ側第２転送パルスと第１段目の転送信号とを論理演算し、転送信号を生成して出力する。
【０１０９】
Ｘ側論理演算手段７０４の第３段目以降の各段に着目すれば、第ｊ段目のノア（ＮＯＲ）回路７０７は、前段のインバータ７０８を介して入力される第ｊ−１段目の転送信号と、第ｊ＋１番目のＸ側駆動信号Ｑｊ＋１として出力される、第ｊ＋１段目の増幅単位回路７０１（ｊ＋１）のＸ側第２転送パルスとを論理演算し、転送信号を生成して出力する。
【０１１０】
そして、最終的に、Ｘ側論理演算手段７０４において、第ｎ−１段目の論理回路７０３（ｎ−１）は、第ｎ−２段目の論理回路７０３（ｎ−２）から出力される転送信号とＸ側レベルシフタ７０２の第ｎ段目から出力されるＸ側第２転送パルスとを論理演算して、第ｎ−１段目の転送信号をＸ側検査信号ＸＬＥＰとして生成する。このＸ側検査信号ＸＬＥＰは、Ｘ側論理演算手段７０４より、時間軸上で順次出力されるＸ側第２転送パルスの変化に応じて変化する、Ｘ側シフトレジスタ１５２の段数ｎより少ない数の信号として得ることができる。
【０１１１】
図６には、時刻ｔ１から時刻ｔ８までの期間においてＸ側論理演算手段７０４から出力されるＸ側検査信号ＸＬＥＰを示してある。このＸ側検査信号ＸＬＥＰは、Ｘ側シフトレジスタ１５２及びＸ側レベルシフタ７０２の正常時に、時刻ｔ１から時刻ｔ８までの期間にハイレベルとなる信号、即ち一つの正論理信号として時刻ｔ１から時刻ｔ８までの期間にＸ側論理演算手段７０４から出力される。
【０１１２】
このＸ側検査信号ＸＬＥＰは、時間軸上でＸ側レベルシフタ７０２の第１段目から第４段目までの夫々の段から順次出力されるＸ側第２転送パルスの変化に応じて変化する。すなわち、Ｘ側検査信号ＸＬＥＰには、Ｘ側シフトレジスタ１５２及びＸ側レベルシフタ７０２における、第１段目に係る検査信号部分から第４段目に係る検査信号部分までの夫々の段に係る検査信号部分が時間別に順次現れる。
【０１１３】
本実施形態では、特に、Ｘ側レベルシフタ７０２の第３段目を構成する増幅単位回路７０１（３）において増幅回路７０６が正常に動作しないため、図６に示すように時刻ｔ５から時刻ｔ６の期間において第３番目のＸ側駆動信号Ｑ３がローレベルのまま出力される。このとき、図６に示すＸ側検査信号ＸＬＥＰにおいて、時刻ｔ５から時刻ｔ６の期間に相当する部分、即ちＸ側レベルシフタ７０２の第３段目に係る検査信号部分のみがローレベルとなる。
【０１１４】
よって、本実施形態では、Ｘ側検査信号ＸＬＥＰを確認することによって、Ｘ側シフトレジスタ１５２及びＸ側レベルシフタ７０２の一部のみならず、Ｘ側レベルシフタ７０２の他の部分や全部の動作が正常に行われているか否かについて検査することも可能となる。
【０１１５】
この際特に、Ｘ側シフトレジスタ１５２の段数ｎより少ない数のＸ側検査信号ＸＬＥＰが出力されるので、例えば全段からのｎ個の出力を別々に検査する場合、即ちｎ個の出力を夫々Ｘ側検査信号として用いて検査する場合と比較して、顕著に効率的な検査が可能となる。例えば一つのＸ側検査信号ＸＬＥＰの時系列的な並びの中に、Ｘ側レベルシフタ７０２の各段に関する検査信号部分が時分割的に含まれた形の当該一つのＸ側検査信号ＸＬＥＰを用いて、Ｘ側レベルシフタ７０２の全段の検査を実行することが可能となる。或いは、例えば図５に示すＸ側レベルシフタ７０２の右側半分の段に関する一のＸ側検査信号ＸＬＥＰと左側半分の段に関する他のＸ側検査信号ＸＬＥＰとの二つの検査信号を用いて、Ｘ側レベルシフタ７０２の全段の検査を実行可能となる。このように論理演算を行うことで、Ｘ側シフトレジスタ１５２の段数やＸ側レベルシフタ７０２の段数よりも少ない数のＸ側検査信号ＸＬＥＰを用いて検査を実行できるので実践上大変便利である。特に、例えば、駆動回路１２０が作り込まれる、限られた基板上領域に多数の検査用端子を設ける必要はなく、Ｘ側検査信号ＸＬＥＰの個数に応じて一つ又は複数の検査用端子を設ければ足りる。よって、回路を小型化する上で或いは回路ピッチや配線ピッチを微細化する上でも本実施形態は大変有利である。また、本実施形態によれば、Ｘ側イネーブル手段５００を構成する各波形整形回路５０２（ｉ）などの他の各種内蔵回路の全部についての検査を行うことも可能となる。
【０１１６】
更に、本実施形態によれば、Ｘ側シフトレジスタ１５２及びＸ側レベルシフタ７０２の夫々における全段又は一部の段が正常に動作しているか否かについて、Ｘ側検査信号ＸＬＥＰを確認することにより、容易に検査を行うこともできる。
即ち、このＸ側検査信号ＸＬＥＰには、第１段目に係る検査信号部分から最終段目に係る検査信号部分までの夫々の段に係る検査信号部分が、時間別に順次現れることになるので、Ｘ側検査信号ＸＬＥＰを用いて一時だけ検査するのではなく、Ｘ側レベルシフタ７０２による順次出力の一サイクル分の時間だけ当該Ｘ側検査信号ＸＬＥＰを検査することで、Ｘ側レベルシフタ７０２の全段を検査することが可能となる。
【０１１７】
また、Ｘ側検査信号ＸＬＥＰは、Ｘ側シフトレジスタ１５２及びＸ側レベルシフタ７０２の正常時に、Ｘ側レベルシフタ７０２における第１段目のＸ側第２転送パルスから第ｎ段目のＸ側第２転送パルスまでの夫々の正論理信号が連なってなる一つのパルス信号として得ることもできる。
【０１１８】
よって、本実施形態によれば、Ｘ側検査信号ＸＬＥＰを確認することにより、Ｘ側シフトレジスタ１５２及びＸ側レベルシフタ７０２の夫々における異常個所、即ちＸ側シフトレジスタ１５２及びＸ側レベルシフタ７０２の夫々におけるいずれの段に異常が発生しているのかを特定することが可能である。その結果、Ｘ側シフトレジスタ１５２及びＸ側レベルシフタ７０２の異常確認後、改めて異常個所の特定を行う手間が不要となり、特定された異常個所を速やかにリペアすることが可能となる。
【０１１９】
他方、Ｘ側レベルシフタ７０２の第３段目を構成する増幅単位回路７０１（３）に含まれる増幅回路７０６（３）がショートしているため、この増幅単位回路７０１（３）から出力されるＸ側第２転送パルスが常にハイレベルとなってしまうこともある。図７には、図６と同様のタイミングチャートを示してあるが、図７では、第３番目のＸ側駆動信号Ｑ３として出力されるＸ側レベルシフタ７０２の第３段目のＸ側第２転送パルスが常にハイレベルとなっている。
【０１２０】
このとき、図７に示すように、時刻ｔ１から時刻ｔ８までの期間を含む全期間において、Ｘ側論理演算手段７０４から出力されるＸ側検査信号ＸＬＥＰは常にハイレベルとなる。
【０１２１】
即ち、本実施形態では、Ｘ側検査信号ＸＬＥＰの電圧レベルを確認することにより、Ｘ側シフトレジスタ１５２及びＸ側レベルシフタ７０２の異常について、その発生原因を特定することも可能となる。よって、Ｘ側シフトレジスタ１５２及びＸ側レベルシフタ７０２の異常確認後、改めて異常原因の特定を行う手間が不要となり、その結果レベルシフタの異常個所を速やかにリペアすることが可能となる。
【０１２２】
次に、本実施形態の液晶装置の動作について、液晶パネル１００の複数の走査線１１２の駆動は、Ｙ側シフトレジスタ１３２及びＹ側論理演算手段つきレベルシフタ１３４によって行われる。Ｙ側シフトレジスタ１３２及びＹ側論理演算手段つきレベルシフタ１３４は、夫々、既に説明したように、Ｘ側と同様の構成及び動作を有する。よって、本実施形態では、液晶パネル１００の駆動の際、Ｙ側シフトレジスタ１３２及びＹ側論理演算手段つきレベルシフタ１３４は、夫々、Ｘ側と同様の構成において、図５、図６、及び図７を参照して説明したＸ側と同様の動作を行う。その結果、本実施形態では、Ｙ側においてもＸ側と同様の効果を得ることができる。
【０１２３】
＜１−５；変形例＞
＜１−５−１；イネーブル手段＞
上述した本実施形態におけるＸ側イネーブル手段及びＹ側イネーブル手段の変形例について説明する。
【０１２４】
図８を参照して、Ｘ側論理演算手段つきレベルシフタ１５４におけるＸ側イネーブル手段５００の変形例について説明する。図８に、この変形例におけるＸ側イネーブル手段５００’の構成例を示す。尚、この変形例では、Ｙ側イネーブル手段は、以下に説明するＸ側イネーブル手段５００’と同様の構成及び動作を有する。よって、Ｙ側イネーブル手段について、その詳細な説明は省略する。
【０１２５】
この変形例では、Ｘ側イネーブル手段５００’はＸ側駆動信号Ｑｉに対して、波形制御を行う点が上述した本実施形態と異なる。この変形例のＸ側イネーブル手段５００’の構成を、図３に示すＸ側イネーブル手段５００の構成と比較すると、図８に示すように、Ｘ側イネーブル手段５００’を構成する波形整形回路５０２（ｉ＋１）’は、論理演算手段つき増幅単位回路５０４の入力端側ではなく、その出力端側に接続される。
【０１２６】
よって、この変形例では、図８に示す第ｉ＋１段目のユニット回路１５８（ｉ＋１）に着目すれば、波形整形回路５０２（ｉ＋１）’は、第ｉ番目のＸ側駆動信号Ｑｉ及び第ｉ＋１番目のＸ側駆動信号Ｑｉ＋１に基づいて、第ｉ＋１番目のＸ側駆動信号Ｑｉ＋１に対して波形制御を行う。
【０１２７】
従って、この変形例においても、連続する駆動信号が同時に出力されることに起因したゴースト等の不具合を、確実に防止することが可能となる。
【０１２８】
＜１−５−２；論理演算手段＞
上述した本実施形態では、Ｘ側論理演算手段及びＹ側論理演算手段を夫々構成する論理回路をノア（ＯＲ）回路を用いて構成する例について説明したが、これに代えて又は加えてナンド（ＮＡＮＤ）回路を用いてもよい。以下にＸ側論理演算手段について説明する。尚、この変形例ではＹ側論理演算手段もＸ側論理演算手段と同様の構成を有し、同様の動作を行う。よって、Ｙ側論理演算手段について、その詳細な説明は省略する。
【０１２９】
この変形例によれば、Ｘ側論理演算手段の各論理回路において、ナンド（ＮＡＮＤ）回路は、対応する増幅単位回路から負論理信号として入力されるＸ側第２転送パルスを用いて論理演算を行う。
【０１３０】
よって、この変形例では、Ｘ側シフトレジスタ及びＸ側レベルシフタの正常時、Ｘ側論理演算手段からＸ側検査信号を、１段目のＸ側第２転送パルスからｎ段目のＸ側第２転送パルスまでの夫々の負論理信号が連なってなる一つのパルス信号として得ることができる。
【０１３１】
更に、Ｘ側論理演算手段を夫々構成する論理回路をノア（ＯＲ）回路及びナンド（ＮＡＮＤ）回路を用いて構成した場合、Ｘ側シフトレジスタ及びＸ側レベルシフタの正常時、Ｘ側論理演算手段からＸ側検査信号を、１段目のＸ側第２転送パルスからｎ段目のＸ側第２転送パルスまでの夫々の正論理信号が連なってなるパルス信号、及び１段目のＸ側第２転送パルスからｎ段目のＸ側第２転送パルスまでの夫々の負論理信号が連なってなるパルス信号として、夫々得ることができる。
【０１３２】
＜２；第２実施形態＞
本発明の電気光学装置に係る第２実施形態について説明する。本実施形態では、第１実施形態において既に説明したＸ側シフトレジスタ１５２は、更に、各段の並びに対して選択的に順方向又は逆方向に、Ｘ側第１転送パルスを順次出力可能に構成されている。また、第１実施形態において既に説明したＹ側シフトレジスタ１３２は、更に、各段の並びに対して選択的に順方向又は逆方向に、Ｙ側第１転送パルスを順次出力可能に構成されている。
【０１３３】
従って、Ｘ側シフトレジスタ及びＹ側シフトレジスタと、Ｘ側論理演算手段つきレベルシフタ及びＹ側論理演算手段つきレベルシフタを含む駆動回路の構成及びその動作、並びに液晶装置の全体構成については第１実施形態と同様である。
このため以下においては、第１実施形態と異なる構成について説明する。尚、第１実施形態との共通箇所には、同一符号を付して説明を省略する。
【０１３４】
まず、図９を参照して、本実施形態におけるＸ側シフトレジスタ２５２及びＸ側論理演算手段つきレベルシフタ２５４の詳細な構成について説明する。図９は、本実施形態におけるＸ側シフトレジスタ２５２及びＸ側論理演算手段つきレベルシフタ２５４の詳細な構成を示す図である。
【０１３５】
本実施形態では、図１を参照して説明したタイミングジェネレータ４００は、順方向制御信号ＤＩＲ及び逆方向制御信号ＤＩＲＢを生成して、これら順方向制御信号ＤＩＲ及び逆方向制御信号ＤＩＲＢを、Ｘ側シフトレジスタ２５２に供給する。
【０１３６】
本実施形態におけるＸ側シフトレジスタ２５２の構成は、図２、図３、及び図５を参照して説明した第１実施形態のＸ側シフトレジスタ１５２と同様の構成となっている。すなわち、Ｘ側シフトレジスタ２５２は、ｎ個の転送単位回路２５６によりｎ段として構成されている。
【０１３７】
図９に示すように、Ｘ側シフトレジスタ２５２に供給される順方向制御信号ＤＩＲ及び逆方向制御信号ＤＩＲＢは、Ｘ側シフトレジスタ２５２の各段を構成する転送単位回路２５６（ｉ）に入力される。Ｘ側シフトレジスタ２５２に供給される順方向制御信号ＤＩＲ及び逆方向制御信号ＤＩＲＢについて、順方向制御信号ＤＩＲがハイレベル且つ逆方向制御信号ＤＩＲＢがローレベルである場合、Ｘ側シフトレジスタ２５２は、順方向即ち第１段目の転送単位回路２５６（１）から第ｎ段目の転送単位回路２５６（ｎ）に向かう転送方向で、各段の転送単位回路２５６（ｉ）から、Ｘ側第１転送パルスＸＰ１、ＸＰ２、ＸＰ３、ＸＰ４、・・・、ＸＰｎ−２、ＸＰｎ−１、ＸＰｎが順次出力される。
【０１３８】
また、Ｘ側シフトレジスタ２５２に供給される順方向制御信号ＤＩＲ及び逆方向制御信号ＤＩＲＢについて、順方向制御信号ＤＩＲがローレベル且つ逆方向制御信号ＤＩＲＢがハイレベルである場合、Ｘ側シフトレジスタ２５２は、順方向即ち第ｎ段目の転送単位回路２５６（ｎ）から第１段目の転送単位回路２５６（１）に向かう転送方向で、各段の転送単位回路２５６（ｉ）から、Ｘ側第１転送パルスＸＰｎ、ＸＰｎ−１、ＸＰｎ−２、・・・、ＸＰ４、ＸＰ３、ＸＰ２、ＸＰ１が順次出力される。
【０１３９】
本実施形態では、Ｘ側シフトレジスタ２５２において、Ｘ側第１転送パルスＸＰｉが順方向に順次出力される場合のＸ側エンドパルスＸＥＰ１出力側にスイッチ回路２６２が設けられ、Ｘ側第１転送パルスＸＰｉが逆方向に順次出力される場合のＸ側エンドパルスＸＥＰ２出力側にスイッチ回路２６０が設けられている。これらスイッチ回路２６０及び２６２の各々には、順方向制御信号ＤＩＲ及び逆方向制御信号ＤＩＲＢが入力される。
【０１４０】
そして、Ｘ側シフトレジスタ２５２においてＸ側第１転送パルスＸＰｉが順方向に順次出力される場合には、スイッチ回路２６０を介して第１段目の転送単位回路２５６（１）にＸ転送開始パルスＸＳＰが入力され且つ第ｎ段目の転送単位回路２５６（ｎ）からＸ側エンドパルスＸＥＰ１がスイッチ回路２６２を介して出力される。また、Ｘ側シフトレジスタ２５２においてＸ側第１転送パルスＸＰｉが逆方向に順次出力される場合には、スイッチ回路２６２を介して第ｎ段目の転送単位回路２５６（ｎ）にＸ転送開始パルスＸＳＰが入力され且つ第１段目の転送単位回路２５６（１）からＸ側エンドパルスＸＥＰ２がスイッチ回路２６０を介して出力される。
【０１４１】
本実施形態におけるＸ側論理演算手段つきレベルシフタ２５４の構成は、図２、図３、及び図５を参照して説明した第１実施形態のＸ側論理演算手段つきレベルシフタ１５４と同様の構成となっている。Ｘ側論理演算手段つきレベルシフタ２５４は、図９に示すように、ｎ段により構成されており、各段は、ユニット回路２５８により構成されている。
【０１４２】
本実施形態では、Ｘ側論理演算手段つきレベルシフタ２５４における各ユニット回路２５８は、図２、図３及び図５を参照して説明した第１実施形態のユニット回路１５８と同様の構成及び動作を有している。
【０１４３】
よって、Ｘ側シフトレジスタ２５２においてＸ側第１転送パルスＸＰｉが順方向に順次出力される場合、第１段目から第ｎ段目に向かう方向で、正サンプリング信号Ｓ１、Ｓ２、Ｓ３、Ｓ４、・・・、Ｓｎ−１、Ｓｎが順次出力されるとともに、負サンプリング信号Ｓ１’、Ｓ２’、Ｓ３’、Ｓ４’、・・・、Ｓｎ−１’、Ｓｎ’が順次出力される。その結果、画像表示領域１１０において、ｎ本のデータ線１１４には、サンプリング回路２００の各スイッチング素子２０２から、画像信号Ｄ１、Ｄ２、Ｄ３、Ｄ４、・・・、Ｄｎ−１、Ｄｎが順次印加される。
【０１４４】
また、Ｘ側シフトレジスタ２５２においてＸ側第１転送パルスＸＰｉが逆方向に順次出力される場合、第ｎ段目から第１段目に向かう方向で、正サンプリング信号Ｓｎ、Ｓｎ−１、・・・、Ｓ４、Ｓ３、Ｓ２、Ｓ１が順次出力されるとともに、負サンプリング信号Ｓｎ’、Ｓｎ−１’、・・・、Ｓ４’、Ｓ３’、Ｓ２’、Ｓ１’が順次出力される。その結果、画像表示領域１１０において、ｎ本のデータ線１１４には、サンプリング回路２００の各スイッチング素子２０２から、Ｘ側第１転送パルスＸＰｉが順方向に順次出力される場合に対して逆方向に、画像信号Ｄｎ、Ｄｎ−１、・・・、Ｄ４、Ｄ３、Ｄ２、Ｄ１が順次印加される。
【０１４５】
また、Ｘ側論理演算手段つきレベルシフタ２５４において、既に説明したように、当該Ｘ側論理演算手段つきレベルシフタ２５４のｎ段に対して、ｎ−１個の論理回路により構成されるｎ−１段のＸ側論理演算手段が設けられている。Ｘ側第１転送パルスＸＰｉが順方向に順次出力される場合、Ｘ側論理演算手段において、第１段目から第ｎ−１段目に向かう方向で、各段の論理回路から順次転送信号が出力され、第ｎ−１段目の論理回路から順次出力される転送信号によって生成されるＸ側検査信号ＸＬＥＰ１が得られる。
【０１４６】
また、Ｘ側第１転送パルスＸＰｉが逆方向に順次出力される場合、Ｘ側論理演算手段において、第ｎ−１段目から第１段目に向かう方向で、各段の論理回路から順次転送信号が出力され、第１段目の論理回路から順次出力される転送信号によって生成されるＸ側検査信号ＸＬＥＰ２が得られる。
【０１４７】
よって、本実施形態では、Ｘ側シフトレジスタ２５２がＸ側第１転送パルスＸＰｉを順方向に順次出力する順方向動作状態にあるとき、Ｘ側論理演算手段から出力されるＸ側検査信号ＸＬＥＰ１を確認することで当該順方向動作状態にある際のＸ側レベルシフタの全段について検査を行える。或いは、Ｘ側シフトレジスタ２５２がＸ側第１転送パルスＸＰｉを逆方向に順次出力する逆方向動作状態にあるとき、Ｘ側論理演算手段から出力されるＸ側検査信号ＸＬＥＰ２を確認することで当該逆方向動作状態にある際のＸ側レベルシフタの全段について検査を行える。
【０１４８】
次に、図１０を参照して、本実施形態におけるＹ側シフトレジスタ２３２及びＹ側論理演算手段つきレベルシフタ２３４の詳細な構成について説明する。図１０は、本実施形態におけるＹ側シフトレジスタ２３２及びＹ側論理演算手段つきレベルシフタ２３４の詳細な構成を示す図である。
【０１４９】
本実施形態では、タイミングジェネレータ４００が生成する順方向制御信号ＤＩＲ及び逆方向制御信号ＤＩＲＢは、Ｙ側シフトレジスタ２３２にも供給される。
【０１５０】
本実施形態におけるＹ側シフトレジスタ２３２の構成は、図９を参照して説明したＸ側シフトレジスタ２５２と同様の構成有し、且つ同様の動作を行う。また、Ｙ側シフトレジスタ２３２は、図４を参照して説明した第１実施形態のＹ側シフトレジスタ１３２と同様、ｍ個の転送単位回路２３６によりｍ段として構成されている。
【０１５１】
また、本実施形態では、Ｙ側シフトレジスタ２３２には、Ｘ側シフトレジスタ２５２と同様の構成及び動作を有するスイッチ回路２７０及び２７２が設けられている。Ｙ側第１転送パルスＹＰｉが順方向に順次出力される場合のＹ側エンドパルスＹＥＰ１出力側にスイッチ回路２７２が設けられ、Ｙ側第１転送パルスＹＰｉが逆方向に順次出力される場合のＹ側エンドパルスＹＥＰ２出力側にスイッチ回路２７０が設けられている。
【０１５２】
また、本実施形態におけるＹ側論理演算手段つきレベルシフタ２３４の構成は、図４を参照して説明した第１実施形態のＹ側論理演算手段つきレベルシフタ１３４と同様の構成となっている。Ｙ側論理演算手段つきレベルシフタ２３４は、図１０に示すように、ｍ段により構成されており、各段は、ユニット回路２３８により構成されている。このユニット回路２３８は、図４を参照して説明した第１実施形態のユニット回路１３８と同様の構成及び動作を有している。
【０１５３】
よって、Ｙ側シフトレジスタ２３２においてＹ側第１転送パルスＹＰｉが順方向に順次出力される場合、第１段目から第ｍ段目に向かう方向で、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、・・・、Ｙｍ−１、Ｙｍが順次出力される。その結果、画像表示領域１１０において、ｍ本の走査線１１２には、走査信号Ｙ１、Ｙ２、・・・、Ｙｍが順次印加される。
【０１５４】
また、Ｙ側シフトレジスタ２３２においてＹ側第１転送パルスＹＰｉが逆方向に順次出力される場合の、第ｍ段目から第１段目に向かう方向で、走査信号Ｙｍ、Ｙｍ−１、・・・、Ｙ４、Ｙ３、Ｙ２、Ｙ１が順次出力される。その結果、画像表示領域１１０において、ｍ本の走査線１１２には、Ｙ側第１転送パルスＹＰｉが順方向に順次出力される場合に対して逆方向に、走査信号Ｙｍ、Ｙｍ−１、・・・、Ｙ４、Ｙ３、Ｙ２、Ｙ１が順次印加される。
【０１５５】
また、Ｙ側第１転送パルスＹＰｉが順方向に順次出力される場合、Ｙ側論理演算手段つきレベルシフタ２３４のＹ側論理演算手段において、第１段目から第ｍ−１段目に向かう方向で、各段の論理回路から順次転送信号が出力され、第ｍ−１段目の論理回路から順次出力される転送信号によって生成されるＹ側検査信号ＹＬＥＰ１が得られる。
【０１５６】
また、Ｙ側第１転送パルスＹＰｉが逆方向に順次出力される場合の、Ｙ側論理演算手段において、第ｍ−１段目から第１段目に向かう方向で、各段の論理回路から順次転送信号が出力され、第１段目の論理回路から順次出力される転送信号によって生成されるＹ側検査信号ＹＬＥＰ２が得られる。
【０１５７】
よって、本実施形態では、Ｙ側においても図９を参照して説明したＸ側と同様の効果を得ることができる。
【０１５８】
ここで、本実施形態によれば、Ｘ側論理演算手段及びＹ側論理演算手段の各々において、論理回路は、３入力のノア回路か、これに代えて又は加えて３入力のナンド回路を用いて構成するのが好ましい。
【０１５９】
Ｘ側論理演算手段の各論理回路を３入力のノア回路を用いて構成する場合、このノア回路には、Ｘ側第１転送パルスＸＰｉが順方向に順次出力される場合に前段より出力される転送信号、及びＸ側第１転送パルスＸＰｉが逆方向に順次出力される場合に前段より出力される転送信号が入力されると共に、対応する増幅単位回路からＸ側第２転送パルスの正論理信号が入力される。また、各論理回路を３入力のナンド回路を用いて構成する場合、このナンド回路には、Ｘ側第１転送パルスＸＰｉが順方向に順次出力される場合に前段より出力される転送信号、及びＸ側第１転送パルスＸＰｉが逆方向に順次出力される場合に前段より出力される転送信号が入力されると共に、対応する増幅単位回路からＸ側第２転送パルスの負論理信号が入力される。
【０１６０】
尚、Ｙ側論理演算手段の各論理回路を３入力のノア回路及びナンド回路を夫々用いて構成する場合も、上述したＸ側論理演算手段と同様である。
【０１６１】
また、本実施形態では、Ｘ側シフトレジスタ２５２には、上述したようなスイッチ回路２６０及び２６２を設ける必要は無い。更に、Ｘ側と同様、Ｙ側シフトレジスタ２３２にも、上述したようなスイッチ回路２７０及び２７２を設ける必要は無い。
【０１６２】
＜３；液晶装置の全体構成＞
以上のように構成された本発明の第１及び第２実施形態における液晶装置１の全体構成について図１１及び図１２を参照して説明する。ここに、図１１は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１２は、図１１のＨ−Ｈ’断面図である。
【０１６３】
図１１及び図１２において、ＴＦＴアレイ基板１０の上には、複数の画素電極１１８により規定される画像表示領域（即ち、実際に液晶層５０の配向状態変化により画像が表示される液晶装置の領域）１１０の周囲において両基板を貼り合わせて液晶層５０を包囲する光硬化性樹脂からなるシール材５２が、画像表示領域１１０に沿って設けられている。そして、対向基板２０上における画像表示領域１１０とシール材５２との間には、遮光性の額縁遮光膜５３が設けられている。遮光性の額縁遮光膜５３や遮光層２３をＴＦＴアレイ基板１０上に形成しても良い。
【０１６４】
画像表示領域１１０の左右２辺に沿った部分には、Ｙ側シフトレジスタ１３２及びＹ側論理演算手段つきレベルシフタ１３４を含む走査線駆動回路１３０が両側に設けられている。ここで、走査線１１２の駆動遅延が問題にならないような場合、走査線駆動回路１３０は走査線１１２に対して片側のみに形成しても良い。
【０１６５】
シール材５２の外側の領域には、画像表示領域１１０の下辺に沿って、Ｘ側シフトレジスタ１５２及びＸ側論理演算手段つきレベルシフタ１５４を含むデータ線駆動回路１５０及び外部からの信号入力等を行う外部回路接続用端子１０２が設けられており、画像表示領域１１０の左右の２辺に沿って走査線駆動回路１３０が画像表示領域１１０の両側に設けられている。ここで、データ駆動回路１５０を画像表示領域１１０の上下の２辺に沿って両側に設けても良い。この際、例えば一方のデータ線駆動回路１５０には奇数列のデータ線を電気的に接続し、もう一方のデータ線駆動回路１５０には偶数列のデータ線を電気的に接続することで、上下から櫛歯状に駆動するようにしても良い。更に画像表示領域１１０の上辺には、走査線駆動回路１３０に電源や駆動信号を供給するための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも一箇所で、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が設けられている。そして、シール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１６６】
また、上述した各実施形態においては、データ線駆動回路１５０及び走査線駆動回路１３０に対して、クロック信号あるいは画像信号等を出力する外部制御回路を、液晶装置の外部に設けた場合について説明したが、本発明はこれに限られるものではなく、当該制御回路を液晶装置内に設けるようにしても良い。
【０１６７】
特に、クロック信号については、クロック信号のみを外部制御回路から供給させ、液晶装置用基板上で逆位相クロック信号を生成する回路を設けるように構成しても良い。
【０１６８】
以上に説明した液晶装置１は、カラー液晶プロジェクタ等に適用することができるが、この場合には、３つの液晶装置１がＲＧＢ用のライトバルブとして夫々用いられ、各パネルには夫々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施の形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、液晶装置１においても遮光層２３の形成されていない画素電極１１８に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に本実施の形態の液晶装置を適用できる。
【０１６９】
また、液晶装置１に用いるスイッチング素子は、正スタガ型又はコプラナー型のポリシリコンＴＦＴでも良いし、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、本実施の形態は有効である。
【０１７０】
更に、液晶装置１においては、一例として液晶層５０をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶装置の高輝度化や低消費電力化の利点が得られる。
【０１７１】
＜４；電子機器＞
次に、上述した液晶装置１を各種の電子機器に適用される場合について説明する。
【０１７２】
＜４−１：プロジェクタ＞
まず、この液晶装置１をライトバルブとして用いたプロジェクタについて説明する。図１３は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１７３】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネル１００と同等であり、画像信号処理回路３００から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１７４】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１７５】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１７６】
＜４−２：モバイル型コンピュータ＞
次に、この液晶パネルを、モバイル型のパーソナルコンピュータに適用した例について説明する。図１４は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００５の背面にバックライトを付加することにより構成されている。
【０１７７】
＜４−３；携帯電話＞
さらに、この液晶パネルを、携帯電話に適用した例について説明する。図１５は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００５を備えるものである。この反射型の液晶パネル１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１７８】
尚、図１３〜図１５を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１７９】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う駆動回路及びその検査方法、並びに該駆動回路を備えた電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る液晶表示装置の全体構成を示すブロック図である。
【図２】第１実施形態のＸ側シフトレジスタ、Ｘ側論理演算手段つきレベルシフタの構成を示すブロック図である。
【図３】第１実施形態のＸ側論理演算手段つきレベルシフタの詳細な構成を示すブロック図である。
【図４】第１実施形態のＹ側シフトレジスタ、Ｙ側論理演算手段つきレベルシフタの構成を示すブロック図である。
【図５】第１実施形態のＸ側シフトレジスタ、Ｘ側論理演算手段つきレベルシフタの詳細を示す回路図である。
【図６】図４のロジック回路図の主要信号の状態を示すタイミングチャートである。
【図７】図４のロジック回路図の主要信号の状態を示すタイミングチャートである。
【図８】第１実施形態のＸ側論理演算手段つきレベルシフタに係る変形例の構成を示すブロック図である。
【図９】第２実施形態のＸ側シフトレジスタ、Ｘ側論理演算手段つきレベルシフタの構成を示すブロック図である。
【図１０】第２実施形態のＹ側シフトレジスタ、Ｙ側論理演算手段つきレベルシフタの構成を示すブロック図である。
【図１１】液晶装置の全体構成を示す平面図である。
【図１２】図１１のＨ−Ｈ’断面図である。
【図１３】液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１４】液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す断面図である。
【図１５】液晶装置を適用した電子機器の一例たる携帯電話の構成を示す断面図である。
【符号の説明】
１３２…Ｙ側シフトレジスタ、１３４…Ｙ側論理演算手段つきレベルシフタ、１５２…Ｘ側シフトレジスタ、１５４…Ｘ側論理演算手段つきレベルシフタ、ＸＬＥＰ…Ｘ側検査信号、ＹＬＥＰ…Ｙ側検査信号

Claims (15)

1. 複数段から第１転送パルスを順次出力するシフトレジスタと、
   前記順次出力される第１転送パルスの電圧レベルを夫々レベルシフトすることで、第２転送パルスを駆動信号として順次出力するレベルシフタと、
   前記順次出力される第２転送パルスを論理演算することで、時間軸上で前記順次出力される第２転送パルスの変化に応じて変化する、前記シフトレジスタの段数Ｎより少ない数の検査信号を出力する論理演算手段とを備えたことを特徴とする駆動回路。
2. 複数段から第１転送パルスを順次出力するシフトレジスタと、
   前記順次出力される第１転送パルスの電圧レベルを夫々レベルシフトすることで、第２転送パルスを駆動信号として順次出力するレベルシフタとを備えており、
   前記レベルシフタは、前記順次出力される第２転送パルスを論理演算することで、時間軸上で前記順次出力される第２転送パルスの変化に応じて変化する、前記シフトレジスタの段数Ｎより少ない数の検査信号を出力する論理演算手段を含むことを特徴とする駆動回路。
3. 前記論理演算手段は、前記複数段の並びに対応して配列されており転送信号を順次生成するＮ−１段の論理回路からなり、
   第１段目の論理回路は、前記レベルシフタの第１段目から出力される第２転送パルスと前記レベルシフタの第２段目から出力される第２転送パルスとを論理演算して第１段目の転送信号を生成し、
   第ｊ（但し、ｊ＝２、…、Ｎ−１）段目の論理回路は、第ｊ−１段目の論理回路から出力される転送信号と前記レベルシフタの第ｊ＋１段目から出力される第２転送パルスとを論理演算して第ｊ段目の転送信号を生成し、
   最終的に第Ｎ−２段目の論理回路から出力される転送信号と前記レベルシフタの第Ｎ段目から出力される第２転送パルスとを論理演算して第Ｎ−１段目の転送信号を前記検査信号として生成することを特徴とする請求項１又は２に記載の駆動回路。
4. 前記論理演算手段は、前記シフトレジスタ及び前記レベルシフタの正常時に、前記第１段目の第２転送パルスから前記第Ｎ段目の第２転送パルスまでが連なってなる一つのパルス信号となるように前記検査信号を生成することを特徴とする請求項３に記載の駆動回路。
5. 前記論理回路はノア（ＮＯＲ）回路を用いて構成されると共に、前記第２転送パルスの正論理信号を用いて前記論理演算を行うことを特徴とする請求項４に記載の電気光学パネルの駆動回路。
6. 前記論理回路はナンド（ＮＡＮＤ）回路を用いて構成されると共に、前記第２転送パルスの負論理信号を用いて前記論理演算を行うことを特徴とする請求項４に記載の電気光学パネルの駆動回路。
7. 前記論理回路は、ノア（ＮＯＲ）回路及びナンド（ＮＡＮＤ）回路を用いて構成されると共に、前記ノア回路は前記第２転送パルスの正論理信号を用いて前記論理演算を行い、前記ナンド回路は前記第２転送パルスの負論理信号を用いて前記論理演算を行うことを特徴とする請求項４に記載の電気光学パネルの駆動回路。
8. 前記シフトレジスタは、前記第１転送パルスを前記複数段の並びに対して選択的に順方向又は逆方向に順次出力可能に構成されていることを特徴とする請求項１から３のいずれか一項に記載の駆動回路。
9. 第ｊ−１番目の前記駆動信号が出力される期間と、第ｊ番目の前記駆動信号が出力される期間と、第ｊ＋１番目の前記駆動信号が出力される期間とが夫々時間軸上で重ならないように、第ｊ−１番目と第ｊ番目と第ｊ＋１番目との前記第１転送パルスに対して波形制御を行うか、これに代えて第ｊ−１番目と第ｊ番目と第ｊ＋１番目の前記駆動信号に対して波形制御を行うイネーブル手段を更に備えることを特徴とする請求項３から８のいずれか一項に記載の駆動回路。
10. 電気光学パネルの複数のデータ線の夫々と対応して設けられると共にＣＭＯＳを用いて構成されるスイッチング素子を含んでなるサンプリング回路と、出力制御手段とを更に備えており、
    前記ＣＭＯＳの相異なる導電型の薄膜トランジスタの一方には、前記駆動信号と対応する正サンプリング信号が入力され、該正サンプリング信号の論理反転信号である負サンプリング信号が前記ＣＭＯＳの相異なる導電型の薄膜トランジスタの他方に入力され、
    前記ＣＭＯＳは、前記正サンプリング信号及び前記負サンプリング信号の入力に応じて、外部から供給される画像信号をサンプリングして、当該ＣＭＯＳと対応する前記データ線に書き込み、
    前記出力制御手段は、前記ＣＭＯＳに対する前記正サンプリング信号及び前記負サンプリング信号の入力が同期するように、前記正サンプリング信号及び前記負サンプリング信号の出力を制御することを特徴とする請求項３から９のいずれか一項に記載の駆動回路。
11. 請求項１から１０のいずれか一項に記載の駆動回路、及び前記順次出力される駆動信号に基づいて駆動される電気光学パネルを備えたことを特徴とする電気光学装置。
12. 請求項１１に記載の電気光学装置を具備することを特徴とする電子機器。
13. 請求項１から１０のいずれか一項に記載の駆動回路を検査する検査方法であって、
    前記シフトレジスタによって、前記第１転送パルスを順次出力する工程と、
    前記レベルシフタによって、前記第２転送パルスを順次出力する工程と、
    前記論理演算手段によって前記順次出力される第２転送パルスを論理演算することで前記検査信号を出力する工程とを含むことを特徴とする検査方法。
14. 前記出力された検査信号の時間軸上における電圧レベルの異常個所に応じて前記レベルシフタの異常個所を特定する工程を更に含むことを特徴とする請求項１３に記載の検査方法。
15. 前記出力された検査信号における異常な電圧レベルに応じて前記レベルシフタの異常原因を特定する工程を更に含むことを特徴とする請求項１３に記載の検査方法。

Images