JP2003022057A - 画像信号駆動回路および画像信号駆動回路を備えた表示装置 - Google Patents
画像信号駆動回路および画像信号駆動回路を備えた表示装置Info
- Publication number
- JP2003022057A JP2003022057A JP2001208161A JP2001208161A JP2003022057A JP 2003022057 A JP2003022057 A JP 2003022057A JP 2001208161 A JP2001208161 A JP 2001208161A JP 2001208161 A JP2001208161 A JP 2001208161A JP 2003022057 A JP2003022057 A JP 2003022057A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- series
- display screen
- input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】
【課題】 縦および横ストライプ方式の表示画面を駆動
する場合に、画像データの入力順序を変更する必要がな
い画像信号駆動回路を提供する。 【解決手段】 各系列がシリアルデータとなっている画
像データＤＡ、ＤＢ、ＤＣを基本色数分の系列だけ入力
し、入力した各系列の画像データを、表示画面上の１ラ
インを表示させるパラレルデータに変換して表示画面に
供給する画像信号駆動回路に、基本色数分の系列の画像
データを入力し、入力した各系列の画像データを順次記
憶し、パラレルデータとして出力するレジスタ１０と、
レジスタが、パラレルデータとして出力する、基本色数
分の系列の画像データを記憶するラッチ１１と、ラッチ
に記憶された、基本色数分の系列の画像データの中か
ら、所定の順序で、いずれか１つの系列の画像データを
選択して表示画面に供給するセレクタ１２とを設けた。
する場合に、画像データの入力順序を変更する必要がな
い画像信号駆動回路を提供する。 【解決手段】 各系列がシリアルデータとなっている画
像データＤＡ、ＤＢ、ＤＣを基本色数分の系列だけ入力
し、入力した各系列の画像データを、表示画面上の１ラ
インを表示させるパラレルデータに変換して表示画面に
供給する画像信号駆動回路に、基本色数分の系列の画像
データを入力し、入力した各系列の画像データを順次記
憶し、パラレルデータとして出力するレジスタ１０と、
レジスタが、パラレルデータとして出力する、基本色数
分の系列の画像データを記憶するラッチ１１と、ラッチ
に記憶された、基本色数分の系列の画像データの中か
ら、所定の順序で、いずれか１つの系列の画像データを
選択して表示画面に供給するセレクタ１２とを設けた。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の基本色、例
えばＲ（Red；赤色）、Ｇ（Green；緑色）、Ｂ（Blue；
青色）を組み合わせて１つの色を表示する表示装置に関
し、特に、このような表示装置における表示画面に画像
データを供給する画像信号駆動回路に関する。
えばＲ（Red；赤色）、Ｇ（Green；緑色）、Ｂ（Blue；
青色）を組み合わせて１つの色を表示する表示装置に関
し、特に、このような表示装置における表示画面に画像
データを供給する画像信号駆動回路に関する。
【０００２】
【従来の技術】液晶表示素子に光源とカラーフィルタを
組み合わせ、カラー表示を可能とした表示装置が知られ
ている。
組み合わせ、カラー表示を可能とした表示装置が知られ
ている。
【０００３】図１２ は、従来の表示装置の一例におけ
る、表示画面１０１内の各ドット１０４に１色ずつ設け
られたカラーフィルタの配置を示す図である。１つのド
ット１０４に設けられるカラーフィルタの色は、Ｒ（Re
d；赤色）、Ｇ（Green；緑色）、Ｂ（Blue；青色）のう
ちの１色である。横方向すなわち走査線Ｇ１、Ｇ２、Ｇ
３、…に沿う方向には、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、…の
順で、３色のカラーフィルタが順番に配置されている。
縦方向すなわち信号線Ｓ１、Ｓ２、Ｓ３、…に沿う方向
には、同一色のカラーフィルタが並べられている。例え
ば、信号線Ｓ１およびＳ２に挟まれたドット群には、全
てＲのカラーフィルタが設けられている。以後、このよ
うなカラーフィルタの配置を縦ストライプ方式と称する
こととする。
る、表示画面１０１内の各ドット１０４に１色ずつ設け
られたカラーフィルタの配置を示す図である。１つのド
ット１０４に設けられるカラーフィルタの色は、Ｒ（Re
d；赤色）、Ｇ（Green；緑色）、Ｂ（Blue；青色）のう
ちの１色である。横方向すなわち走査線Ｇ１、Ｇ２、Ｇ
３、…に沿う方向には、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、…の
順で、３色のカラーフィルタが順番に配置されている。
縦方向すなわち信号線Ｓ１、Ｓ２、Ｓ３、…に沿う方向
には、同一色のカラーフィルタが並べられている。例え
ば、信号線Ｓ１およびＳ２に挟まれたドット群には、全
てＲのカラーフィルタが設けられている。以後、このよ
うなカラーフィルタの配置を縦ストライプ方式と称する
こととする。
【０００４】また、以下の説明において、基本色のうち
の１色を表示する表示単位を「ドット１０４」と呼び、
３色の基本色を組み合わせた色を表示する表示単位、す
なわちＲ、Ｇ、Ｂのカラーフィルタがかけられた、走査
線に沿う方向に並べられた３つのドット１０４の組を
「画素１０８」と呼ぶこととする。
の１色を表示する表示単位を「ドット１０４」と呼び、
３色の基本色を組み合わせた色を表示する表示単位、す
なわちＲ、Ｇ、Ｂのカラーフィルタがかけられた、走査
線に沿う方向に並べられた３つのドット１０４の組を
「画素１０８」と呼ぶこととする。
【０００５】横方向すなわち走査線に沿う方向に並べら
れた画素数をｎ個とすると、ドット数は画素数の３倍す
なわち３ｎ個となる。例えばＶＧＡ表示においては、横
方向の画素数がｎ＝６４０個なので、ドット数は３ｎ＝
３×６４０＝１９２０個となる。すると、信号線の本数
も３ｎ＝１９２０本となる。なお、ＶＧＡ表示における
縦方向すなわち信号線に沿う方向の画素数は、ドット数
と同数であり、４８０個である。すると、走査線の本数
も４８０本となる。
れた画素数をｎ個とすると、ドット数は画素数の３倍す
なわち３ｎ個となる。例えばＶＧＡ表示においては、横
方向の画素数がｎ＝６４０個なので、ドット数は３ｎ＝
３×６４０＝１９２０個となる。すると、信号線の本数
も３ｎ＝１９２０本となる。なお、ＶＧＡ表示における
縦方向すなわち信号線に沿う方向の画素数は、ドット数
と同数であり、４８０個である。すると、走査線の本数
も４８０本となる。
【０００６】図１３ は、従来の表示装置内に設けられ
たソースドライバＳｄ１００の内部構成を示すブロック
図である。ソースドライバＳｄは、３系列のデジタルデ
ータである画像データＤＡ、ＤＢ、ＤＣを入力し、表示
画面１０１上の信号線（ソース配線）Ｓ１、Ｓ２、Ｓ
３、…にアナログデータを出力する。具体的には、画像
データＤＡ、ＤＢ、ＤＣとして、それぞれ、Ｒ、Ｇ、Ｂ
の画像データが入力される。
たソースドライバＳｄ１００の内部構成を示すブロック
図である。ソースドライバＳｄは、３系列のデジタルデ
ータである画像データＤＡ、ＤＢ、ＤＣを入力し、表示
画面１０１上の信号線（ソース配線）Ｓ１、Ｓ２、Ｓ
３、…にアナログデータを出力する。具体的には、画像
データＤＡ、ＤＢ、ＤＣとして、それぞれ、Ｒ、Ｇ、Ｂ
の画像データが入力される。
【０００７】画像データＤＡ、ＤＢ、ＤＣは、数ビット
のパラレルデータが、シリアルに送られてくるデータで
ある。ソースドライバＳｄは、このソースドライバＳｄ
内のシフトレジスタ９を動作させ、順次、ソースドライ
バＳｄ内のサンプリングレジスタ１０に、１ライン分の
画像データをため込んでゆく。
のパラレルデータが、シリアルに送られてくるデータで
ある。ソースドライバＳｄは、このソースドライバＳｄ
内のシフトレジスタ９を動作させ、順次、ソースドライ
バＳｄ内のサンプリングレジスタ１０に、１ライン分の
画像データをため込んでゆく。
【０００８】シフトレジスタ９は、クロック信号を入力
している状態で、スタートパルスを入力することによっ
て動作を開始し、サンプリングレジスタ１０内の各段
に、順次、”１”を出力する。”１”を入力したサンプ
リングレジスタ１０内の各段は、画像データＤＡ、Ｄ
Ｂ、ＤＣを記憶する。
している状態で、スタートパルスを入力することによっ
て動作を開始し、サンプリングレジスタ１０内の各段
に、順次、”１”を出力する。”１”を入力したサンプ
リングレジスタ１０内の各段は、画像データＤＡ、Ｄ
Ｂ、ＤＣを記憶する。
【０００９】ラインラッチ１１は、サンプリングレジス
タ１０が、１ライン分の画像データの記憶を完了した後
に、ロード信号に従って、１ライン分の画像データを、
一括してラッチ（記憶）する。
タ１０が、１ライン分の画像データの記憶を完了した後
に、ロード信号に従って、１ライン分の画像データを、
一括してラッチ（記憶）する。
【００１０】レベルシフタ１１３は、ラインラッチ１１
が出力する３ｎ本の画像データを入力し、入力した画像
データのロジックレベルを変換して出力する。Ｄ／Ａコ
ンバータ１１４は、デジタル信号である画像データをア
ナログ信号に変換する。このとき、Ｄ／Ａコンバータ１
１４は、階調電圧を入力し、入力した階調電圧に基づい
て変換を行う。アンプ１１５は、アナログ信号を増幅
（主に、電流増幅）し、増幅したアナログ信号を信号線
に送り出し、表示画面１０１を駆動する。
が出力する３ｎ本の画像データを入力し、入力した画像
データのロジックレベルを変換して出力する。Ｄ／Ａコ
ンバータ１１４は、デジタル信号である画像データをア
ナログ信号に変換する。このとき、Ｄ／Ａコンバータ１
１４は、階調電圧を入力し、入力した階調電圧に基づい
て変換を行う。アンプ１１５は、アナログ信号を増幅
（主に、電流増幅）し、増幅したアナログ信号を信号線
に送り出し、表示画面１０１を駆動する。
【００１１】図１４ は、従来のソースドライバＳｄ１
００内に設けられたサンプリングレジスタ１０の内部構
成を示すブロック図である。サンプリングレジスタ１０
は、バッファ１６および段１０−１、１０−２、１０−
３、１０−４、…を内蔵している。サンプリングレジス
タ１０に入力される画像データＤＡ、ＤＢおよびＤＣ
は、バッファ１６を介して、サンプリングレジスタ１０
内の全ての段１０−１、１０−２、１０−３、１０−
４、…に入力される。段１０−１、１０−２、１０−
３、１０−４、…は、シフトレジスタ９から”１”を入
力すると、バッファ１６を介して入力される画像データ
ＤＡ、ＤＢおよびＤＣを記憶し、記憶した画像データＤ
Ａ、ＤＢおよびＤＣをラインラッチ１１へ送る。
００内に設けられたサンプリングレジスタ１０の内部構
成を示すブロック図である。サンプリングレジスタ１０
は、バッファ１６および段１０−１、１０−２、１０−
３、１０−４、…を内蔵している。サンプリングレジス
タ１０に入力される画像データＤＡ、ＤＢおよびＤＣ
は、バッファ１６を介して、サンプリングレジスタ１０
内の全ての段１０−１、１０−２、１０−３、１０−
４、…に入力される。段１０−１、１０−２、１０−
３、１０−４、…は、シフトレジスタ９から”１”を入
力すると、バッファ１６を介して入力される画像データ
ＤＡ、ＤＢおよびＤＣを記憶し、記憶した画像データＤ
Ａ、ＤＢおよびＤＣをラインラッチ１１へ送る。
【００１２】
【発明が解決しようとする課題】従来のソースドライバ
の構成で、横ストライプ方式（画素が、縦方向に並んだ
３色のドットで構成される方式）の表示画面を駆動しよ
うとすると、ソースドライバへの画像データの入力順序
を、縦ストライプ方式の場合とは異なる順序にする必要
がでてくる。すると、ソースドライバに画像データを供
給する外部回路の回路規模が大きくなる。また、この外
部回路は、もはや縦ストライプ方式には適合せず、横ス
トライプ方式専用の回路となる。
の構成で、横ストライプ方式（画素が、縦方向に並んだ
３色のドットで構成される方式）の表示画面を駆動しよ
うとすると、ソースドライバへの画像データの入力順序
を、縦ストライプ方式の場合とは異なる順序にする必要
がでてくる。すると、ソースドライバに画像データを供
給する外部回路の回路規模が大きくなる。また、この外
部回路は、もはや縦ストライプ方式には適合せず、横ス
トライプ方式専用の回路となる。
【００１３】本発明は、上記の問題を解決するためにな
されたもので、横ストライプ方式の表示画面を駆動する
場合において、ソースドライバへの画像データの入力順
序を変更する必要がなく、従って、ソースドライバに画
像データを供給する外部回路の回路規模が大きくなった
り、横ストライプ方式専用の回路となってしまうことが
ない画像信号駆動回路および画像信号駆動回路を備えた
表示装置を提供するものである。
されたもので、横ストライプ方式の表示画面を駆動する
場合において、ソースドライバへの画像データの入力順
序を変更する必要がなく、従って、ソースドライバに画
像データを供給する外部回路の回路規模が大きくなった
り、横ストライプ方式専用の回路となってしまうことが
ない画像信号駆動回路および画像信号駆動回路を備えた
表示装置を提供するものである。
【００１４】
【課題を解決するための手段】本発明は、各系列がシリ
アルデータとなっている画像データを基本色数分の系列
だけ入力し、入力した各系列の画像データを、表示画面
上の１ラインを表示させるパラレルデータに変換して前
記表示画面に供給する画像信号駆動回路であって、基本
色数分の系列の画像データを入力し、入力した各系列の
画像データを順次記憶し、パラレルデータとして出力す
るレジスタと、このレジスタが、パラレルデータとして
出力する、基本色数分の系列の画像データを記憶するラ
ッチと、このラッチに記憶された、基本色数分の系列の
画像データの中から、所定の順序で、いずれか１つの系
列の画像データを選択して表示画面に供給するセレクタ
とを有することを特徴とする。
アルデータとなっている画像データを基本色数分の系列
だけ入力し、入力した各系列の画像データを、表示画面
上の１ラインを表示させるパラレルデータに変換して前
記表示画面に供給する画像信号駆動回路であって、基本
色数分の系列の画像データを入力し、入力した各系列の
画像データを順次記憶し、パラレルデータとして出力す
るレジスタと、このレジスタが、パラレルデータとして
出力する、基本色数分の系列の画像データを記憶するラ
ッチと、このラッチに記憶された、基本色数分の系列の
画像データの中から、所定の順序で、いずれか１つの系
列の画像データを選択して表示画面に供給するセレクタ
とを有することを特徴とする。
【００１５】上記の構成によれば、レジスタが、シリア
ルデータとなっている基本色数分の系列の画像データを
パラレルデータに変換し、ラッチが、パラレルデータに
変換された基本色数分の系列の画像データを記憶し、セ
レクタが、パラレルデータに変換された基本色数分の系
列の画像データの中から、所定の順序で、いずれか１つ
の系列の画像データを選択して表示画面に供給する。
ルデータとなっている基本色数分の系列の画像データを
パラレルデータに変換し、ラッチが、パラレルデータに
変換された基本色数分の系列の画像データを記憶し、セ
レクタが、パラレルデータに変換された基本色数分の系
列の画像データの中から、所定の順序で、いずれか１つ
の系列の画像データを選択して表示画面に供給する。
【００１６】従って、横ストライプ方式の表示画面を駆
動する場合において、画像信号駆動回路に供給する画像
データのデータ構造を、縦ストライプ方式の表示画面を
駆動する場合の画像データと同一のものとすることがで
きる。
動する場合において、画像信号駆動回路に供給する画像
データのデータ構造を、縦ストライプ方式の表示画面を
駆動する場合の画像データと同一のものとすることがで
きる。
【００１７】また、本発明は、前記セレクタは、表示画
面上の基本色の配置に対応する順序で、画像データの系
列を選択して表示画面に供給することを特徴とする。こ
の構成によれば、３倍速走査（ノンインターレース）や
間引き走査が実現される。従って、横ストライプ方式の
表示画面を容易に採用できることになり、縦ストライプ
方式より信号線の数を減らすことができ、コスト削減や
低消費電力化を図ることが可能となる。
面上の基本色の配置に対応する順序で、画像データの系
列を選択して表示画面に供給することを特徴とする。こ
の構成によれば、３倍速走査（ノンインターレース）や
間引き走査が実現される。従って、横ストライプ方式の
表示画面を容易に採用できることになり、縦ストライプ
方式より信号線の数を減らすことができ、コスト削減や
低消費電力化を図ることが可能となる。
【００１８】また、本発明は、上記の画像信号駆動回路
を備えた表示装置である。
を備えた表示装置である。
【００１９】
【発明の実施の形態】図１ は、本発明の一実施形態に
おける表示装置の構成を示すブロック図である。この表
示装置は、画像等を表示する表示画面１ と、この表示
画面１を駆動するソースドライバＳｄおよびゲートドラ
イバＧｄと、ソースドライバＳｄおよびゲートドライバ
Ｇｄに画像データ等を供給する表示制御回路（外部回
路）２と、ソースドライバＳｄおよびゲートドライバＧ
ｄに電源を供給する電源回路３とを有する。
おける表示装置の構成を示すブロック図である。この表
示装置は、画像等を表示する表示画面１ と、この表示
画面１を駆動するソースドライバＳｄおよびゲートドラ
イバＧｄと、ソースドライバＳｄおよびゲートドライバ
Ｇｄに画像データ等を供給する表示制御回路（外部回
路）２と、ソースドライバＳｄおよびゲートドライバＧ
ｄに電源を供給する電源回路３とを有する。
【００２０】表示画面１とは、具体的には、２枚の透明
基板間に液晶が封入された液晶表示パネルである。ソー
スドライバＳｄおよびゲートドライバＧｄは、表示画面
１の縁に配置されている。詳細には、ソースドライバＳ
ｄは、表示画面１の上側に配置され、ゲートドライバＧ
ｄは、表示画面１の左側に配置されている。
基板間に液晶が封入された液晶表示パネルである。ソー
スドライバＳｄおよびゲートドライバＧｄは、表示画面
１の縁に配置されている。詳細には、ソースドライバＳ
ｄは、表示画面１の上側に配置され、ゲートドライバＧ
ｄは、表示画面１の左側に配置されている。
【００２１】図２ は、表示画面１を拡大した図であ
る。表示画面１は、ソースドライバＳｄに接続された、
縦方向に走る複数の信号線（ソース配線）Ｓ１、Ｓ２、
Ｓ３、…と、ゲートドライバＧｄに接続された、横方向
に走る複数の走査線（ゲート配線）Ｇ１、Ｇ２、Ｇ３、
…とによって、複数の領域に区分されている。従って、
区分された複数の領域は、格子状に配置されることにな
る。
る。表示画面１は、ソースドライバＳｄに接続された、
縦方向に走る複数の信号線（ソース配線）Ｓ１、Ｓ２、
Ｓ３、…と、ゲートドライバＧｄに接続された、横方向
に走る複数の走査線（ゲート配線）Ｇ１、Ｇ２、Ｇ３、
…とによって、複数の領域に区分されている。従って、
区分された複数の領域は、格子状に配置されることにな
る。
【００２２】区分された各領域には、１つのドット４
が形成されている。各ドット４には、１つの画素電極５
と、１つの薄膜トランジスタ（ＴＦＴ；Thin Film Tra
nsistor）６ と、共通電極７ と、１色のカラーフィル
タとが設けられている。画素電極５および薄膜トランジ
スタ６は、表示画面１を構成する２枚の透明基板のうち
の１枚の透明基板上に設けられ、共通電極７およびカラ
ーフィルタは、もう１枚の透明基板上に設けられてい
る。
が形成されている。各ドット４には、１つの画素電極５
と、１つの薄膜トランジスタ（ＴＦＴ；Thin Film Tra
nsistor）６ と、共通電極７ と、１色のカラーフィル
タとが設けられている。画素電極５および薄膜トランジ
スタ６は、表示画面１を構成する２枚の透明基板のうち
の１枚の透明基板上に設けられ、共通電極７およびカラ
ーフィルタは、もう１枚の透明基板上に設けられてい
る。
【００２３】図３ は、各ドット４に１色ずつ設けられ
たカラーフィルタの配置を示す図である。１つのドット
に設けられるカラーフィルタの色は、Ｒ（Red；赤
色）、Ｇ（Green；緑色）、Ｂ（Blue；青色）のうちの
いずれか１色である。走査線に沿う方向には、同一色の
カラーフィルタが並べられている。例えば、走査線Ｇ１
およびＧ２に挟まれたドット群には、全てＲのカラーフ
ィルタが設けられている。信号線に沿う方向には、Ｒ、
Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、…の順で、３色のカラーフィルタ
が順番に配列されている。
たカラーフィルタの配置を示す図である。１つのドット
に設けられるカラーフィルタの色は、Ｒ（Red；赤
色）、Ｇ（Green；緑色）、Ｂ（Blue；青色）のうちの
いずれか１色である。走査線に沿う方向には、同一色の
カラーフィルタが並べられている。例えば、走査線Ｇ１
およびＧ２に挟まれたドット群には、全てＲのカラーフ
ィルタが設けられている。信号線に沿う方向には、Ｒ、
Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、…の順で、３色のカラーフィルタ
が順番に配列されている。
【００２４】なお、以下の説明において、基本色のうち
の１色を表示する表示単位を「ドット４」と呼び、３色
の基本色を組み合わせた色を表示する表示単位、すなわ
ちＲ、Ｇ、Ｂのカラーフィルタがかけられた、信号線に
沿う方向に並べられた３つのドット４の組を「画素８
」と呼ぶこととする。
の１色を表示する表示単位を「ドット４」と呼び、３色
の基本色を組み合わせた色を表示する表示単位、すなわ
ちＲ、Ｇ、Ｂのカラーフィルタがかけられた、信号線に
沿う方向に並べられた３つのドット４の組を「画素８
」と呼ぶこととする。
【００２５】また、横方向すなわち走査線に沿う方向に
並べられたドット数をｎとする。例えばＶＧＡ表示にお
いては、横方向すなわち走査線に沿う方向に６４０個の
画素８すなわちドット４が表示されるので、ｎ＝６４０
となり、信号線の本数もｎ＝６４０本となる。なお、Ｖ
ＧＡ表示における縦方向すなわち信号線に沿う方向に
は、４８０個の画素８が表示されるので、ドット４の数
は画素８の数の３倍すなわち４８０×３＝１４４０個と
なり、走査線の本数も１４４０本となる。
並べられたドット数をｎとする。例えばＶＧＡ表示にお
いては、横方向すなわち走査線に沿う方向に６４０個の
画素８すなわちドット４が表示されるので、ｎ＝６４０
となり、信号線の本数もｎ＝６４０本となる。なお、Ｖ
ＧＡ表示における縦方向すなわち信号線に沿う方向に
は、４８０個の画素８が表示されるので、ドット４の数
は画素８の数の３倍すなわち４８０×３＝１４４０個と
なり、走査線の本数も１４４０本となる。
【００２６】ソースドライバＳｄは、ゲートドライバＧ
ｄより高価であり、価格の比は倍程度である。高価なソ
ースドライバＳｄに接続される信号線の本数を従来より
少なくすることによって、表示装置のコストを大幅に削
減することができる。なお、このとき表示装置が表示す
る画素８またはドット４の数が減少してしまうことはな
い。
ｄより高価であり、価格の比は倍程度である。高価なソ
ースドライバＳｄに接続される信号線の本数を従来より
少なくすることによって、表示装置のコストを大幅に削
減することができる。なお、このとき表示装置が表示す
る画素８またはドット４の数が減少してしまうことはな
い。
【００２７】また、ソースドライバＳｄは、ゲートドラ
イバＧｄより消費電力が大きい。これは、ゲートドライ
バＧｄが、ドット４のオン、オフを行うのみであるのに
対して、ソースドライバＳｄは、ドット４の階調を制御
するからである。消費電力が大きいソースドライバＳｄ
に接続される信号線の本数を従来より少なくすることに
よって、表示装置の消費電力を抑えることができる。
イバＧｄより消費電力が大きい。これは、ゲートドライ
バＧｄが、ドット４のオン、オフを行うのみであるのに
対して、ソースドライバＳｄは、ドット４の階調を制御
するからである。消費電力が大きいソースドライバＳｄ
に接続される信号線の本数を従来より少なくすることに
よって、表示装置の消費電力を抑えることができる。
【００２８】なお、３色のカラーフィルタの配置は、上
記の配置に限られるものではない。
記の配置に限られるものではない。
【００２９】図４ は、３倍速走査（ノンインターレー
ス）の場合の表示画面１上のドットが表示される順序を
示す図である。走査線は、Ｇ１、Ｇ２、Ｇ３、…の順に
走査される。なお、このとき、走査線は、縦ストライプ
方式の３倍の速度で走査される。
ス）の場合の表示画面１上のドットが表示される順序を
示す図である。走査線は、Ｇ１、Ｇ２、Ｇ３、…の順に
走査される。なお、このとき、走査線は、縦ストライプ
方式の３倍の速度で走査される。
【００３０】図５ は、間引き走査（インターレース）
の場合の表示画面１上のドットが表示される順序を示す
図である。走査線は、Ｇ１、Ｇ５、Ｇ９、…の順に走査
され、表示画面１上のドットは、１行目の画素のＲ、２
行目の画素のＧ、３行目の画素のＢ、…のように、間引
きされて表示される。なお、ある画面で、走査線Ｇ１、
Ｇ５、Ｇ９、…が走査され、表示画面１上の１行目の画
素のＲ、２行目の画素のＧ、３行目の画素のＢ、…が表
示されたら、次の画面では、走査線Ｇ２、Ｇ６、Ｇ７、
…が走査され、表示画面１上の１行目の画素のＧ、２行
目の画素のＢ、３行目の画素のＲ、…が表示され、その
次の画面では、走査線Ｇ３、Ｇ４、Ｇ８、…が走査さ
れ、表示画面１上の１行目の画素のＢ、２行目の画素の
Ｒ、３行目の画素のＧ、…が表示される。間引き走査を
行うことにより、ソースドライバＳｄの駆動周波数を下
げることが可能となるため、さらなる低消費電力化が可
能となる。実際にＶＧＡパネルで横ストライプ方式の表
示画面で間引き走査を行ってみたところ、消費電力が従
来（縦ストライプ方式）の４０％以下になることが確認
された。
の場合の表示画面１上のドットが表示される順序を示す
図である。走査線は、Ｇ１、Ｇ５、Ｇ９、…の順に走査
され、表示画面１上のドットは、１行目の画素のＲ、２
行目の画素のＧ、３行目の画素のＢ、…のように、間引
きされて表示される。なお、ある画面で、走査線Ｇ１、
Ｇ５、Ｇ９、…が走査され、表示画面１上の１行目の画
素のＲ、２行目の画素のＧ、３行目の画素のＢ、…が表
示されたら、次の画面では、走査線Ｇ２、Ｇ６、Ｇ７、
…が走査され、表示画面１上の１行目の画素のＧ、２行
目の画素のＢ、３行目の画素のＲ、…が表示され、その
次の画面では、走査線Ｇ３、Ｇ４、Ｇ８、…が走査さ
れ、表示画面１上の１行目の画素のＢ、２行目の画素の
Ｒ、３行目の画素のＧ、…が表示される。間引き走査を
行うことにより、ソースドライバＳｄの駆動周波数を下
げることが可能となるため、さらなる低消費電力化が可
能となる。実際にＶＧＡパネルで横ストライプ方式の表
示画面で間引き走査を行ってみたところ、消費電力が従
来（縦ストライプ方式）の４０％以下になることが確認
された。
【００３１】図６ は、ソースドライバＳｄの内部構成
を示す図である。ソースドライバＳｄは、３系列のデジ
タルデータである画像データＤＡ、ＤＢ、ＤＣを入力
し、各信号線（各ソース配線）にアナログデータを出力
する。具体的には、画像データＤＡ、ＤＢ、ＤＣとし
て、それぞれ、Ｒ、Ｇ、Ｂの画像データが入力される。
を示す図である。ソースドライバＳｄは、３系列のデジ
タルデータである画像データＤＡ、ＤＢ、ＤＣを入力
し、各信号線（各ソース配線）にアナログデータを出力
する。具体的には、画像データＤＡ、ＤＢ、ＤＣとし
て、それぞれ、Ｒ、Ｇ、Ｂの画像データが入力される。
【００３２】画像データＤＡ、ＤＢ、ＤＣは、数ビット
のパラレルデータが、シリアルに送られてくるデータで
ある。ソースドライバＳｄは、このソースドライバＳｄ
内のシフトレジスタ９ を動作させ、順次、ソースドラ
イバＳｄ内のサンプリングレジスタ１０ に、１ライン
分の画像データをため込んでゆく。
のパラレルデータが、シリアルに送られてくるデータで
ある。ソースドライバＳｄは、このソースドライバＳｄ
内のシフトレジスタ９ を動作させ、順次、ソースドラ
イバＳｄ内のサンプリングレジスタ１０ に、１ライン
分の画像データをため込んでゆく。
【００３３】シフトレジスタ９は、クロック信号を入力
している状態で、スタートパルスを入力することによっ
て動作を開始し、サンプリングレジスタ１０内の各段
に、順次、”１”を出力する。”１”を入力したサンプ
リングレジスタ１０内の各段は、画像データＤＡ、Ｄ
Ｂ、ＤＣを記憶する。
している状態で、スタートパルスを入力することによっ
て動作を開始し、サンプリングレジスタ１０内の各段
に、順次、”１”を出力する。”１”を入力したサンプ
リングレジスタ１０内の各段は、画像データＤＡ、Ｄ
Ｂ、ＤＣを記憶する。
【００３４】ラインラッチ１１ は、サンプリングレジ
スタ１０が、１ライン分の画像データの記憶を完了した
後に、ロード信号に従って、１ライン分の画像データ
を、一括してラッチ（記憶）する。
スタ１０が、１ライン分の画像データの記憶を完了した
後に、ロード信号に従って、１ライン分の画像データ
を、一括してラッチ（記憶）する。
【００３５】セレクタ１２ は、セレクト信号ＳＥＬ
１、ＳＥＬ２、ＳＥＬ３に従って、３系列の画像データ
ＤＡ、ＤＢ、ＤＣのうちの１系列を選択し、出力する。
従って、セレクタ１２は、水平方向に並ぶドット数がｎ
個である場合、３ｎ本の画像データを入力し、ｎ本の画
像データを出力する。
１、ＳＥＬ２、ＳＥＬ３に従って、３系列の画像データ
ＤＡ、ＤＢ、ＤＣのうちの１系列を選択し、出力する。
従って、セレクタ１２は、水平方向に並ぶドット数がｎ
個である場合、３ｎ本の画像データを入力し、ｎ本の画
像データを出力する。
【００３６】レベルシフタ１３ は、セレクタ１２が出
力するｎ本の画像データを入力し、入力した画像データ
のロジックレベルを変換して出力する。Ｄ／Ａコンバー
タ１４ は、デジタル信号である画像データをアナログ
信号に変換する。このとき、Ｄ／Ａコンバータ１４は、
階調電圧を入力し、入力した階調電圧に基づいて変換を
行う。アンプ１５ は、アナログ信号を増幅（主に、電
流増幅）し、増幅したアナログ信号を信号線に送り出
し、表示画面１を駆動する。
力するｎ本の画像データを入力し、入力した画像データ
のロジックレベルを変換して出力する。Ｄ／Ａコンバー
タ１４ は、デジタル信号である画像データをアナログ
信号に変換する。このとき、Ｄ／Ａコンバータ１４は、
階調電圧を入力し、入力した階調電圧に基づいて変換を
行う。アンプ１５ は、アナログ信号を増幅（主に、電
流増幅）し、増幅したアナログ信号を信号線に送り出
し、表示画面１を駆動する。
【００３７】図７ は、サンプリングレジスタ１０、ラ
インラッチ１１およびセレクタ１２の内部構成を示す図
である。サンプリングレジスタ１０は、バッファ１６
および段１０−１、１０−２、１０−３、１０−４、…
を内蔵している。サンプリングレジスタ１０に入力され
る画像データＤＡ、ＤＢおよびＤＣは、バッファ１６を
介して、サンプリングレジスタ１０内の全ての段１０−
１、１０−２、１０−３、１０−４、…に入力される。
段１０−１、１０−２、１０−３、１０−４、…は、シ
フトレジスタ９から”１”を入力すると、バッファ１６
を介して入力される画像データＤＡ、ＤＢおよびＤＣを
記憶する。
インラッチ１１およびセレクタ１２の内部構成を示す図
である。サンプリングレジスタ１０は、バッファ１６
および段１０−１、１０−２、１０−３、１０−４、…
を内蔵している。サンプリングレジスタ１０に入力され
る画像データＤＡ、ＤＢおよびＤＣは、バッファ１６を
介して、サンプリングレジスタ１０内の全ての段１０−
１、１０−２、１０−３、１０−４、…に入力される。
段１０−１、１０−２、１０−３、１０−４、…は、シ
フトレジスタ９から”１”を入力すると、バッファ１６
を介して入力される画像データＤＡ、ＤＢおよびＤＣを
記憶する。
【００３８】シフトレジスタ９は、スタートパルスを入
力すると、まず、段１０−１に対して”１”を出力し、
次に、段１０−２に対して”１”を出力し、以後、段１
０−３、１０−４、…に対して、順次、”１”を出力す
る。従って、段１０−１が、最初にサンプリングレジス
タ１０に入力される画像データＤＡ、ＤＢおよびＤＣを
記憶し、段１０−２が、次にサンプリングレジスタ１０
に入力される画像データＤＡ、ＤＢおよびＤＣを記憶
し、以後、段１０−３、１０−４、…が、順次、サンプ
リングレジスタ１０に入力される画像データＤＡ、ＤＢ
およびＤＣを記憶する。
力すると、まず、段１０−１に対して”１”を出力し、
次に、段１０−２に対して”１”を出力し、以後、段１
０−３、１０−４、…に対して、順次、”１”を出力す
る。従って、段１０−１が、最初にサンプリングレジス
タ１０に入力される画像データＤＡ、ＤＢおよびＤＣを
記憶し、段１０−２が、次にサンプリングレジスタ１０
に入力される画像データＤＡ、ＤＢおよびＤＣを記憶
し、以後、段１０−３、１０−４、…が、順次、サンプ
リングレジスタ１０に入力される画像データＤＡ、ＤＢ
およびＤＣを記憶する。
【００３９】ラインラッチ１１は、段１１−１、１１−
２、１１−３、１１−４、…を内蔵しており、これらの
段１１−１、１１−２、１１−３、１１−４、…には、
それぞれ、サンプリングレジスタ１０内の段１０−１、
１０−２、１０−３、１０−４、…が出力する画像デー
タＤＡ、ＤＢおよびＤＣが入力される。ラインラッチ１
１内の全ての段１１−１、１１−２、１１−３、１１−
４、…は、入力されるロード信号がＨｉｇｈレベルにな
ると、それぞれ、サンプリングレジスタ１０内の段１０
−１、１０−２、１０−３、１０−４、…が出力する画
像データＤＡ、ＤＢおよびＤＣをラッチする。
２、１１−３、１１−４、…を内蔵しており、これらの
段１１−１、１１−２、１１−３、１１−４、…には、
それぞれ、サンプリングレジスタ１０内の段１０−１、
１０−２、１０−３、１０−４、…が出力する画像デー
タＤＡ、ＤＢおよびＤＣが入力される。ラインラッチ１
１内の全ての段１１−１、１１−２、１１−３、１１−
４、…は、入力されるロード信号がＨｉｇｈレベルにな
ると、それぞれ、サンプリングレジスタ１０内の段１０
−１、１０−２、１０−３、１０−４、…が出力する画
像データＤＡ、ＤＢおよびＤＣをラッチする。
【００４０】セレクタ１２は、段１２−１、１２−２、
１２−３、１２−４、…を内蔵しており、これらの段１
２−１、１２−２、１２−３、１２−４、…には、それ
ぞれ、ラインラッチ１１内の段１１−１、１１−２、１
１−３、１１−４、…が出力する画像データＤＡ、ＤＢ
およびＤＣが入力される。セレクタ１２内の全ての段１
２−１、１２−２、１２−３、１２−４、…は、入力さ
れるセレクト信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３に応じ
て、それぞれ、ラインラッチ１１内の段１１−１、１１
−２、１１−３、１１−４、…が出力する画像データＤ
Ａ、ＤＢおよびＤＣのうちの１つを選択し、選択した画
像データをレベルシフタ１３に送る。
１２−３、１２−４、…を内蔵しており、これらの段１
２−１、１２−２、１２−３、１２−４、…には、それ
ぞれ、ラインラッチ１１内の段１１−１、１１−２、１
１−３、１１−４、…が出力する画像データＤＡ、ＤＢ
およびＤＣが入力される。セレクタ１２内の全ての段１
２−１、１２−２、１２−３、１２−４、…は、入力さ
れるセレクト信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３に応じ
て、それぞれ、ラインラッチ１１内の段１１−１、１１
−２、１１−３、１１−４、…が出力する画像データＤ
Ａ、ＤＢおよびＤＣのうちの１つを選択し、選択した画
像データをレベルシフタ１３に送る。
【００４１】図８ は、セレクタ１２内の段１２−１、
１２−２、１２−３、１２−４、…の動作を説明するた
めの図である。図８（ａ）は、セレクタ内の１つの段１
２−１のみを取り出した図、図８（ｂ）は、段１２−１
が入力するセレクト信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３
と、段１２−１が出力する信号ＯＵＴとの関係を示す表
である。セレクト信号ＳＥＬ１が”１”の場合には、画
像データＤＡが選択されて出力され、セレクト信号ＳＥ
Ｌ２が”１”の場合には、画像データＤＢが選択されて
出力され、セレクト信号ＳＥＬ３が”１”の場合には、
画像データＤＣが選択されて出力される。なお、段１２
−２、１２−３、１２−４、…の動作も、上述した段１
２−１の動作と同様なので説明を省略する。
１２−２、１２−３、１２−４、…の動作を説明するた
めの図である。図８（ａ）は、セレクタ内の１つの段１
２−１のみを取り出した図、図８（ｂ）は、段１２−１
が入力するセレクト信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３
と、段１２−１が出力する信号ＯＵＴとの関係を示す表
である。セレクト信号ＳＥＬ１が”１”の場合には、画
像データＤＡが選択されて出力され、セレクト信号ＳＥ
Ｌ２が”１”の場合には、画像データＤＢが選択されて
出力され、セレクト信号ＳＥＬ３が”１”の場合には、
画像データＤＣが選択されて出力される。なお、段１２
−２、１２−３、１２−４、…の動作も、上述した段１
２−１の動作と同様なので説明を省略する。
【００４２】図９ は、ソースドライバＳｄに入力され
る信号のタイミングチャートである。ソースドライバＳ
ｄには、クロック信号のパルス列が連続して入力されて
いる状態で、まず、スタートパルスが入力され、続い
て、画像データＤＡ、ＤＢおよびＤＣが、クロック信号
に同期したタイミングで入力される。そして、ｎドット
分の画像データＤＡ、ＤＢおよびＤＣが入力された後
に、ロード信号が入力される。換言すれば、ロード信号
がＨｉｇｈレベルとされる。
る信号のタイミングチャートである。ソースドライバＳ
ｄには、クロック信号のパルス列が連続して入力されて
いる状態で、まず、スタートパルスが入力され、続い
て、画像データＤＡ、ＤＢおよびＤＣが、クロック信号
に同期したタイミングで入力される。そして、ｎドット
分の画像データＤＡ、ＤＢおよびＤＣが入力された後
に、ロード信号が入力される。換言すれば、ロード信号
がＨｉｇｈレベルとされる。
【００４３】ソースドライバＳｄ内のシフトレジスタ９
に、クロック信号のパルス列が連続して入力されている
状態で、スタートパルスが入力されると、このシフトレ
ジスタ９は、サンプリングレジスタ１０内の段１０−
１、１０−２、１０−３、１０−４、…に、順次、”
１”を送る。すると、サンプリングレジスタ１０内の段
１０−１、１０−２、１０−３、１０−４、…は、シフ
トレジスタ９から”１”を送られた順に、画像データＤ
Ａ、ＤＢおよびＤＣを記憶する。
に、クロック信号のパルス列が連続して入力されている
状態で、スタートパルスが入力されると、このシフトレ
ジスタ９は、サンプリングレジスタ１０内の段１０−
１、１０−２、１０−３、１０−４、…に、順次、”
１”を送る。すると、サンプリングレジスタ１０内の段
１０−１、１０−２、１０−３、１０−４、…は、シフ
トレジスタ９から”１”を送られた順に、画像データＤ
Ａ、ＤＢおよびＤＣを記憶する。
【００４４】そして、ｎドット分の画像データＤＡ、Ｄ
ＢおよびＤＣが、サンプリングレジスタ１０内の段１０
−１、１０−２、１０−３、１０−４、…、１０−ｎに
記憶された後に、ラインラッチ１１内の全ての段１１−
１、１１−２、１１−３、１１−４、…にロード信号が
入力される。換言すれば、ロード信号がＨｉｇｈレベル
とされる。すると、ラインラッチ１１内の全ての段１１
−１、１１−２、１１−３、１１−４、…、１１−ｎ
は、それぞれ、サンプリングレジスタ１０内の段１０−
１、１０−２、１０−３、１０−４、…、１０−ｎに記
憶された画像データＤＡ、ＤＢおよびＤＣをラッチす
る。以上の動作により、ラインラッチ１１内の段１１−
１、１１−２、１１−３、１１−４、…、１１−ｎは、
１ライン分の画像データＤＡ、ＤＢおよびＤＣをラッチ
する。
ＢおよびＤＣが、サンプリングレジスタ１０内の段１０
−１、１０−２、１０−３、１０−４、…、１０−ｎに
記憶された後に、ラインラッチ１１内の全ての段１１−
１、１１−２、１１−３、１１−４、…にロード信号が
入力される。換言すれば、ロード信号がＨｉｇｈレベル
とされる。すると、ラインラッチ１１内の全ての段１１
−１、１１−２、１１−３、１１−４、…、１１−ｎ
は、それぞれ、サンプリングレジスタ１０内の段１０−
１、１０−２、１０−３、１０−４、…、１０−ｎに記
憶された画像データＤＡ、ＤＢおよびＤＣをラッチす
る。以上の動作により、ラインラッチ１１内の段１１−
１、１１−２、１１−３、１１−４、…、１１−ｎは、
１ライン分の画像データＤＡ、ＤＢおよびＤＣをラッチ
する。
【００４５】図１０ は、ソースドライバＳｄが入力す
る信号と、出力する信号とを示すタイミングチャートで
あって、３倍速走査（ノンインターレース）の場合のタ
イミングチャートである。ソースドライバＳｄ内のライ
ンラッチ１１にロード信号が入力されると共に、セレク
タ１２に入力されるセレクト信号ＳＥＬ１が”１”とさ
れ、続いてセレクト信号ＳＥＬ２が”１”とされ、さら
に続いてセレクト信号ＳＥＬ３が”１”とされる。する
と、セレクタ１２からは、ＤＡ、ＤＢ、ＤＣ、ＤＡ、Ｄ
Ｂ、ＤＣ、…の順で画像データが出力されるので、ソー
スドライバＳｄの出力もＤＡ、ＤＢ、ＤＣ、ＤＡ、Ｄ
Ｂ、ＤＣ、…となる。これにより、１画素のラインを構
成する３系列のドットのラインが順次駆動される。
る信号と、出力する信号とを示すタイミングチャートで
あって、３倍速走査（ノンインターレース）の場合のタ
イミングチャートである。ソースドライバＳｄ内のライ
ンラッチ１１にロード信号が入力されると共に、セレク
タ１２に入力されるセレクト信号ＳＥＬ１が”１”とさ
れ、続いてセレクト信号ＳＥＬ２が”１”とされ、さら
に続いてセレクト信号ＳＥＬ３が”１”とされる。する
と、セレクタ１２からは、ＤＡ、ＤＢ、ＤＣ、ＤＡ、Ｄ
Ｂ、ＤＣ、…の順で画像データが出力されるので、ソー
スドライバＳｄの出力もＤＡ、ＤＢ、ＤＣ、ＤＡ、Ｄ
Ｂ、ＤＣ、…となる。これにより、１画素のラインを構
成する３系列のドットのラインが順次駆動される。
【００４６】図１１ は、ソースドライバＳｄが入力す
る信号と、出力する信号とを示すタイミングチャートで
あって、間引き走査（インターレース）の場合のタイミ
ングチャートである。ソースドライバＳｄ内のラインラ
ッチ１１にロード信号が入力されると共に、セレクタ１
２に入力されるセレクト信号ＳＥＬ１が”１”とされ
る。すると、セレクタ１２からは、画像データＤＡが出
力されるので、ソースドライバＳｄ全体としての出力も
ＤＡとなる。
る信号と、出力する信号とを示すタイミングチャートで
あって、間引き走査（インターレース）の場合のタイミ
ングチャートである。ソースドライバＳｄ内のラインラ
ッチ１１にロード信号が入力されると共に、セレクタ１
２に入力されるセレクト信号ＳＥＬ１が”１”とされ
る。すると、セレクタ１２からは、画像データＤＡが出
力されるので、ソースドライバＳｄ全体としての出力も
ＤＡとなる。
【００４７】次にロード信号が入力されると共に、セレ
クタ１２に入力されるセレクト信号ＳＥＬ２が”１”と
される。すると、セレクタ１２からは、画像データＤＢ
が出力されるので、ソースドライバＳｄ全体としての出
力もＤＢとなる。
クタ１２に入力されるセレクト信号ＳＥＬ２が”１”と
される。すると、セレクタ１２からは、画像データＤＢ
が出力されるので、ソースドライバＳｄ全体としての出
力もＤＢとなる。
【００４８】次にロード信号が入力されると共に、セレ
クタ１２に入力されるセレクト信号ＳＥＬ３が”１”と
される。すると、セレクタ１２からは、画像データＤＣ
が出力されるので、ソースドライバＳｄ全体としての出
力もＤＣとなる。
クタ１２に入力されるセレクト信号ＳＥＬ３が”１”と
される。すると、セレクタ１２からは、画像データＤＣ
が出力されるので、ソースドライバＳｄ全体としての出
力もＤＣとなる。
【００４９】これにより、走査線毎に、ソースドライバ
Ｓｄから出力される画像データの系列すなわち色が切り
替わるので、間引き走査（インターレース）が実現され
る。
Ｓｄから出力される画像データの系列すなわち色が切り
替わるので、間引き走査（インターレース）が実現され
る。
【００５０】
【発明の効果】本発明によれば、横ストライプ方式の表
示画面を駆動する場合において、画像信号駆動回路への
画像信号の入力順序を変更する必要がなく、従って、ソ
ースドライバに画像信号を供給する外部回路の回路規模
が大きくなることがなく、この外部回路が、横ストライ
プ方式専用の回路となってしまうこともない。
示画面を駆動する場合において、画像信号駆動回路への
画像信号の入力順序を変更する必要がなく、従って、ソ
ースドライバに画像信号を供給する外部回路の回路規模
が大きくなることがなく、この外部回路が、横ストライ
プ方式専用の回路となってしまうこともない。
【００５１】また、本発明によれば、セレクタは、表示
画面上の基本色の配置に対応する順序で、画像データの
系列を選択して表示画面に供給するので、３倍速走査
（ノンインターレース）や間引き走査が実現される。従
って、横ストライプ方式の表示画面を容易に採用できる
ことになり、縦ストライプ方式より信号線の数を減らす
ことができ、コスト削減や低消費電力化を図ることが可
能となる。
画面上の基本色の配置に対応する順序で、画像データの
系列を選択して表示画面に供給するので、３倍速走査
（ノンインターレース）や間引き走査が実現される。従
って、横ストライプ方式の表示画面を容易に採用できる
ことになり、縦ストライプ方式より信号線の数を減らす
ことができ、コスト削減や低消費電力化を図ることが可
能となる。
【図１】 本発明の一実施形態における表示装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】 表示画面１を拡大した図である。
【図３】 各ドット４に１色ずつ設けられたカラーフ
ィルタの配置を示す図である。
ィルタの配置を示す図である。
【図４】 ３倍速走査（ノンインターレース）の場合
の表示画面１上のドットが表示される順序を示す図であ
る。
の表示画面１上のドットが表示される順序を示す図であ
る。
【図５】 間引き走査（インターレース）の場合の表
示画面１上のドットが表示される順序を示す図である。
示画面１上のドットが表示される順序を示す図である。
【図６】 ソースドライバＳｄの内部構成を示す図で
ある。
ある。
【図７】 サンプリングレジスタ１０、ラインラッチ
１１およびセレクタ１２の内部構成を示す図である。
１１およびセレクタ１２の内部構成を示す図である。
【図８】 セレクタ１２内の段１２−１、１２−２、
１２−３、１２−４、…の動作を説明するための図であ
る。
１２−３、１２−４、…の動作を説明するための図であ
る。
【図９】 ソースドライバＳｄに入力される信号のタ
イミングチャートである。
イミングチャートである。
【図１０】 ソースドライバＳｄが入力する信号と、
出力する信号とを示すタイミングチャートであって、３
倍速走査（ノンインターレース）の場合のタイミングチ
ャートである。
出力する信号とを示すタイミングチャートであって、３
倍速走査（ノンインターレース）の場合のタイミングチ
ャートである。
【図１１】 ソースドライバＳｄが入力する信号と、
出力する信号とを示すタイミングチャートであって、間
引き走査（インターレース）の場合のタイミングチャー
トである。
出力する信号とを示すタイミングチャートであって、間
引き走査（インターレース）の場合のタイミングチャー
トである。
【図１２】 従来の表示装置の一例における、表示画
面１０１内の各ドット１０４に１色ずつ設けられたカラ
ーフィルタの配置を示す図である。
面１０１内の各ドット１０４に１色ずつ設けられたカラ
ーフィルタの配置を示す図である。
【図１３】 従来の表示装置内に設けられたソースド
ライバＳｄ１００の内部構成を示すブロック図である。
ライバＳｄ１００の内部構成を示すブロック図である。
【図１４】 従来のソースドライバＳｄ１００内に設
けられたサンプリングレジスタ１０の内部構成を示すブ
ロック図である。
けられたサンプリングレジスタ１０の内部構成を示すブ
ロック図である。
１ 表示画面
２ 表示制御回路
３ 電源回路
４ ドット
５ 画素電極
６ 薄膜トランジスタ（ＴＦＴ；Thin Film Transisto
r） ７ 共通電極 ８ 画素 ９ シフトレジスタ １０ サンプリングレジスタ（レジスタ） １１ ラインラッチ（ラッチ） １２ セレクタ １３ レベルシフタ １４ Ｄ／Ａコンバータ １５ アンプ １６ バッファ １０１ 表示画面 １０４ ドット １０８ 画素 １１３ レベルシフタ １１４ Ｄ／Ａコンバータ １１５ アンプ １０−１、１０−２、１０−３、１０−４、… 段 １１−１、１１−２、１１−３、１１−４、… 段 １２−１、１２−２、１２−３、１２−４、… 段 Ｓｄ、Ｓｄ１００ ソースドライバ Ｇｄ ゲートドライバ Ｓ１、Ｓ２、Ｓ３、… 信号線（ソース配線） Ｇ１、Ｇ２、Ｇ３、… 走査線（ゲート配線） ＤＡ、ＤＢ、ＤＣ 画像データ ＳＥＬ１、ＳＥＬ２、ＳＥＬ３ セレクト信号
r） ７ 共通電極 ８ 画素 ９ シフトレジスタ １０ サンプリングレジスタ（レジスタ） １１ ラインラッチ（ラッチ） １２ セレクタ １３ レベルシフタ １４ Ｄ／Ａコンバータ １５ アンプ １６ バッファ １０１ 表示画面 １０４ ドット １０８ 画素 １１３ レベルシフタ １１４ Ｄ／Ａコンバータ １１５ アンプ １０−１、１０−２、１０−３、１０−４、… 段 １１−１、１１−２、１１−３、１１−４、… 段 １２−１、１２−２、１２−３、１２−４、… 段 Ｓｄ、Ｓｄ１００ ソースドライバ Ｇｄ ゲートドライバ Ｓ１、Ｓ２、Ｓ３、… 信号線（ソース配線） Ｇ１、Ｇ２、Ｇ３、… 走査線（ゲート配線） ＤＡ、ＤＢ、ＤＣ 画像データ ＳＥＬ１、ＳＥＬ２、ＳＥＬ３ セレクト信号
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６４２ Ｇ０９Ｇ 3/20 ６４２Ｋ
Ｈ０４Ｎ 9/12 Ｈ０４Ｎ 9/12 Ｂ
Ｆターム(参考） 2H093 NA64 NC14 NC15 NC16
5C006 AA22 AF22 BB16 BC12 BC14
BC16 BF03 BF24 FA01 FA41
5C060 BC01 DB11 JA00
5C080 AA10 BB05 CC03 DD21 DD22
FF11 JJ01 JJ02 JJ04
Claims (3)
- 【請求項１】 各系列がシリアルデータとなっている
画像データを基本色数分の系列だけ入力し、入力した各
系列の画像データを、表示画面上の１ラインを表示させ
るパラレルデータに変換して前記表示画面に供給する画
像信号駆動回路であって、 基本色数分の系列の画像データを入力し、入力した各系
列の画像データを順次記憶し、パラレルデータとして出
力するレジスタと、 このレジスタが、パラレルデータとして出力する、基本
色数分の系列の画像データを記憶するラッチと、 このラッチに記憶された、基本色数分の系列の画像デー
タの中から、所定の順序で、いずれか１つの系列の画像
データを選択して表示画面に供給するセレクタとを有す
ることを特徴とする画像信号駆動回路。 - 【請求項２】 前記セレクタは、表示画面上の基本色
の配置に対応する順序で、画像データの系列を選択して
表示画面に供給することを特徴とする請求項１に記載の
画像信号駆動回路。 - 【請求項３】 請求項１または２に記載の画像信号駆
動回路を備えた表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001208161A JP2003022057A (ja) | 2001-07-09 | 2001-07-09 | 画像信号駆動回路および画像信号駆動回路を備えた表示装置 |
| TW091110916A TWI231462B (en) | 2001-07-09 | 2002-05-23 | Image signal driving circuit and display device equipped with image signal driving circuit |
| US10/188,185 US6922189B2 (en) | 2001-07-09 | 2002-07-01 | Image-signal driving circuit eliminating the need to change order of inputting image data to source driver |
| KR10-2002-0038245A KR100493216B1 (ko) | 2001-07-09 | 2002-07-03 | 화상신호 구동회로 및 화상신호 구동회로를 구비한 표시장치 |
| CNB021402809A CN1176453C (zh) | 2001-07-09 | 2002-07-03 | 图象信号驱动电路及装备图象信号驱动电路的显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001208161A JP2003022057A (ja) | 2001-07-09 | 2001-07-09 | 画像信号駆動回路および画像信号駆動回路を備えた表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003022057A true JP2003022057A (ja) | 2003-01-24 |
Family
ID=19044036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001208161A Withdrawn JP2003022057A (ja) | 2001-07-09 | 2001-07-09 | 画像信号駆動回路および画像信号駆動回路を備えた表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6922189B2 (ja) |
| JP (1) | JP2003022057A (ja) |
| KR (1) | KR100493216B1 (ja) |
| CN (1) | CN1176453C (ja) |
| TW (1) | TWI231462B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006100950A1 (ja) * | 2005-03-22 | 2006-09-28 | Sharp Kabushiki Kaisha | 表示装置ならびにその駆動回路および駆動方法 |
| WO2006100951A1 (ja) * | 2005-03-22 | 2006-09-28 | Sharp Kabushiki Kaisha | 表示装置の駆動回路および駆動方法 |
| WO2007111012A1 (ja) * | 2006-03-27 | 2007-10-04 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| WO2007111007A1 (ja) * | 2006-03-27 | 2007-10-04 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| JP2008139872A (ja) * | 2006-11-30 | 2008-06-19 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
| US7649521B2 (en) | 2004-02-17 | 2010-01-19 | Sharp Kabushiki Kaisha | Image display apparatus |
| JPWO2009125532A1 (ja) * | 2008-04-11 | 2011-07-28 | シャープ株式会社 | アクティブマトリクス基板及び液晶表示装置 |
| WO2012147962A1 (ja) * | 2011-04-28 | 2012-11-01 | シャープ株式会社 | 液晶表示装置 |
| JP2014115655A (ja) * | 2012-12-10 | 2014-06-26 | Boe Technology Group Co Ltd | アレイ基板、３ｄ表示装置およびその駆動方法 |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6681053B1 (en) * | 1999-08-05 | 2004-01-20 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for improving the definition of black and white text and graphics on a color matrix digital display device |
| US6950115B2 (en) * | 2001-05-09 | 2005-09-27 | Clairvoyante, Inc. | Color flat panel display sub-pixel arrangements and layouts |
| US7221381B2 (en) * | 2001-05-09 | 2007-05-22 | Clairvoyante, Inc | Methods and systems for sub-pixel rendering with gamma adjustment |
| US7345671B2 (en) | 2001-10-22 | 2008-03-18 | Apple Inc. | Method and apparatus for use of rotational user inputs |
| US7046230B2 (en) * | 2001-10-22 | 2006-05-16 | Apple Computer, Inc. | Touch pad handheld device |
| US7312785B2 (en) | 2001-10-22 | 2007-12-25 | Apple Inc. | Method and apparatus for accelerated scrolling |
| US7333092B2 (en) | 2002-02-25 | 2008-02-19 | Apple Computer, Inc. | Touch pad for handheld device |
| JP2003273749A (ja) | 2002-03-18 | 2003-09-26 | Seiko Epson Corp | 信号伝送装置及び信号伝送方法、電子装置並びに電子機器 |
| US7046256B2 (en) * | 2003-01-22 | 2006-05-16 | Clairvoyante, Inc | System and methods of subpixel rendering implemented on display panels |
| JP3786100B2 (ja) * | 2003-03-11 | 2006-06-14 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
| JP3711985B2 (ja) * | 2003-03-12 | 2005-11-02 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
| JP2004348077A (ja) * | 2003-05-26 | 2004-12-09 | Seiko Epson Corp | 駆動回路及びその検査方法、電気光学装置並びに電子機器 |
| US7187353B2 (en) * | 2003-06-06 | 2007-03-06 | Clairvoyante, Inc | Dot inversion on novel display panel layouts with extra drivers |
| US7397455B2 (en) * | 2003-06-06 | 2008-07-08 | Samsung Electronics Co., Ltd. | Liquid crystal display backplane layouts and addressing for non-standard subpixel arrangements |
| US7209105B2 (en) * | 2003-06-06 | 2007-04-24 | Clairvoyante, Inc | System and method for compensating for visual effects upon panels having fixed pattern noise with reduced quantization error |
| US7218301B2 (en) * | 2003-06-06 | 2007-05-15 | Clairvoyante, Inc | System and method of performing dot inversion with standard drivers and backplane on novel display panel layouts |
| US20040246280A1 (en) * | 2003-06-06 | 2004-12-09 | Credelle Thomas Lloyd | Image degradation correction in novel liquid crystal displays |
| US8035599B2 (en) | 2003-06-06 | 2011-10-11 | Samsung Electronics Co., Ltd. | Display panel having crossover connections effecting dot inversion |
| US20070152977A1 (en) | 2005-12-30 | 2007-07-05 | Apple Computer, Inc. | Illuminated touchpad |
| US7499040B2 (en) | 2003-08-18 | 2009-03-03 | Apple Inc. | Movable touch pad with added functionality |
| US7084923B2 (en) * | 2003-10-28 | 2006-08-01 | Clairvoyante, Inc | Display system having improved multiple modes for displaying image data from multiple input source formats |
| US7495659B2 (en) | 2003-11-25 | 2009-02-24 | Apple Inc. | Touch pad for handheld device |
| US8059099B2 (en) | 2006-06-02 | 2011-11-15 | Apple Inc. | Techniques for interactive input to portable electronic devices |
| US7825921B2 (en) * | 2004-04-09 | 2010-11-02 | Samsung Electronics Co., Ltd. | System and method for improving sub-pixel rendering of image data in non-striped display systems |
| ATE553429T1 (de) | 2004-08-16 | 2012-04-15 | Apple Inc | Verfahren zur erhöhung der räumlichen auflösung von berührungsempfindlichen vorrichtungen |
| KR100602358B1 (ko) * | 2004-09-22 | 2006-07-19 | 삼성에스디아이 주식회사 | 화상 신호 처리 방법 및 그것을 이용한 델타 구조의 표시장치 |
| EP1653433B1 (en) * | 2004-10-29 | 2016-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Video data correction circuit, display device and electronic appliance |
| US7671837B2 (en) | 2005-09-06 | 2010-03-02 | Apple Inc. | Scrolling input arrangements using capacitive sensors on a flexible membrane |
| US7880729B2 (en) | 2005-10-11 | 2011-02-01 | Apple Inc. | Center button isolation ring |
| JP4935258B2 (ja) * | 2005-11-29 | 2012-05-23 | ソニー株式会社 | 液晶表示装置組立体の駆動方法 |
| US20070152983A1 (en) | 2005-12-30 | 2007-07-05 | Apple Computer, Inc. | Touch pad with symbols based on mode |
| US9360967B2 (en) | 2006-07-06 | 2016-06-07 | Apple Inc. | Mutual capacitance touch sensing device |
| US8022935B2 (en) | 2006-07-06 | 2011-09-20 | Apple Inc. | Capacitance sensing electrode with integrated I/O mechanism |
| US8743060B2 (en) | 2006-07-06 | 2014-06-03 | Apple Inc. | Mutual capacitance touch sensing device |
| US7795553B2 (en) | 2006-09-11 | 2010-09-14 | Apple Inc. | Hybrid button |
| US8274479B2 (en) | 2006-10-11 | 2012-09-25 | Apple Inc. | Gimballed scroll wheel |
| US8482530B2 (en) | 2006-11-13 | 2013-07-09 | Apple Inc. | Method of capacitively sensing finger position |
| KR100865329B1 (ko) * | 2007-03-29 | 2008-10-27 | 삼성전자주식회사 | 디스플레이 구동 회로, 상기 디스플레이 구동 회로를 구비하는 디스플레이 장치 및 그의 신호 제어 방법 |
| JP2008292654A (ja) * | 2007-05-23 | 2008-12-04 | Funai Electric Co Ltd | 液晶モジュール |
| US9654104B2 (en) | 2007-07-17 | 2017-05-16 | Apple Inc. | Resistive force sensor with capacitive discrimination |
| US8683378B2 (en) | 2007-09-04 | 2014-03-25 | Apple Inc. | Scrolling techniques for user interfaces |
| US7910843B2 (en) | 2007-09-04 | 2011-03-22 | Apple Inc. | Compact input device |
| US8416198B2 (en) | 2007-12-03 | 2013-04-09 | Apple Inc. | Multi-dimensional scroll wheel |
| US8125461B2 (en) | 2008-01-11 | 2012-02-28 | Apple Inc. | Dynamic input graphic display |
| US8820133B2 (en) | 2008-02-01 | 2014-09-02 | Apple Inc. | Co-extruded materials and methods |
| US9454256B2 (en) | 2008-03-14 | 2016-09-27 | Apple Inc. | Sensor configurations of an input device that are switchable based on mode |
| US8816967B2 (en) | 2008-09-25 | 2014-08-26 | Apple Inc. | Capacitive sensor having electrodes arranged on the substrate and the flex circuit |
| KR101513271B1 (ko) * | 2008-10-30 | 2015-04-17 | 삼성디스플레이 주식회사 | 표시장치 |
| US8395590B2 (en) | 2008-12-17 | 2013-03-12 | Apple Inc. | Integrated contact switch and touch sensor elements |
| US9354751B2 (en) | 2009-05-15 | 2016-05-31 | Apple Inc. | Input device with optimized capacitive sensing |
| US8872771B2 (en) | 2009-07-07 | 2014-10-28 | Apple Inc. | Touch sensing device having conductive nodes |
| KR101580174B1 (ko) | 2013-10-21 | 2015-12-24 | 주식회사 동부하이텍 | 데이터 드라이버 |
| KR101675573B1 (ko) * | 2016-03-21 | 2016-11-11 | 주식회사 이노액시스 | 레벨 시프터, 디지털 아날로그 변환기, 버퍼 증폭기 및 이를 포함하는 소스 드라이버와 전자 장치 |
| JP2017219586A (ja) * | 2016-06-03 | 2017-12-14 | 株式会社ジャパンディスプレイ | 信号供給回路及び表示装置 |
| CN109189703A (zh) * | 2018-07-27 | 2019-01-11 | 厦门亿联网络技术股份有限公司 | 一种数据格式转换方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541648A (en) * | 1992-10-09 | 1996-07-30 | Canon Kabushiki Kaisha | Color image pickup apparatus having a plurality of color filters arranged in an offset sampling structure |
| JPH0749662A (ja) * | 1993-08-06 | 1995-02-21 | Sharp Corp | 液晶表示装置 |
| JP2759108B2 (ja) | 1993-12-29 | 1998-05-28 | カシオ計算機株式会社 | 液晶表示装置 |
| JP2800879B2 (ja) * | 1994-06-21 | 1998-09-21 | 富士通株式会社 | 蛍光表示装置及びその駆動方法 |
| JP3294748B2 (ja) * | 1995-12-04 | 2002-06-24 | 株式会社日立製作所 | アクティブマトリックス型液晶表示パネル |
| JPH09259753A (ja) * | 1996-01-16 | 1997-10-03 | Canon Inc | 電子発生装置、画像形成装置及びそれらの製造方法と調整方法 |
| JP3516840B2 (ja) * | 1997-07-24 | 2004-04-05 | アルプス電気株式会社 | 表示装置およびその駆動方法 |
| JP3049061B1 (ja) * | 1999-02-26 | 2000-06-05 | キヤノン株式会社 | 画像表示装置及び画像表示方法 |
| JP3305283B2 (ja) * | 1998-05-01 | 2002-07-22 | キヤノン株式会社 | 画像表示装置及び前記装置の制御方法 |
| KR100283467B1 (ko) * | 1998-05-29 | 2001-03-02 | 윤종용 | 표시 데이터 구동회로 |
| JP2000163022A (ja) * | 1998-11-27 | 2000-06-16 | Nec Corp | カラー液晶表示装置 |
| JP2000214804A (ja) * | 1999-01-20 | 2000-08-04 | Fuji Photo Film Co Ltd | 光変調素子及び露光装置並びに平面表示装置 |
| JP3665515B2 (ja) * | 1999-08-26 | 2005-06-29 | セイコーエプソン株式会社 | 画像表示装置 |
| JP4727029B2 (ja) * | 1999-11-29 | 2011-07-20 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板 |
| US6750835B2 (en) * | 1999-12-27 | 2004-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| JP3991543B2 (ja) * | 2000-01-11 | 2007-10-17 | 株式会社日立製作所 | 撮像装置 |
| JP3937906B2 (ja) * | 2001-05-07 | 2007-06-27 | キヤノン株式会社 | 画像表示装置 |
-
2001
- 2001-07-09 JP JP2001208161A patent/JP2003022057A/ja not_active Withdrawn
-
2002
- 2002-05-23 TW TW091110916A patent/TWI231462B/zh not_active IP Right Cessation
- 2002-07-01 US US10/188,185 patent/US6922189B2/en not_active Expired - Lifetime
- 2002-07-03 KR KR10-2002-0038245A patent/KR100493216B1/ko not_active IP Right Cessation
- 2002-07-03 CN CNB021402809A patent/CN1176453C/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7649521B2 (en) | 2004-02-17 | 2010-01-19 | Sharp Kabushiki Kaisha | Image display apparatus |
| US8411027B2 (en) | 2004-02-17 | 2013-04-02 | Sharp Kabushiki Kaisha | Image display apparatus |
| WO2006100950A1 (ja) * | 2005-03-22 | 2006-09-28 | Sharp Kabushiki Kaisha | 表示装置ならびにその駆動回路および駆動方法 |
| WO2006100951A1 (ja) * | 2005-03-22 | 2006-09-28 | Sharp Kabushiki Kaisha | 表示装置の駆動回路および駆動方法 |
| WO2007111012A1 (ja) * | 2006-03-27 | 2007-10-04 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| WO2007111007A1 (ja) * | 2006-03-27 | 2007-10-04 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| US8373809B2 (en) | 2006-03-27 | 2013-02-12 | Sharp Kabushiki Kaisha | Display apparatus having an input gradation set to have a relationship along a gamma curve |
| JP2008139872A (ja) * | 2006-11-30 | 2008-06-19 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
| JPWO2009125532A1 (ja) * | 2008-04-11 | 2011-07-28 | シャープ株式会社 | アクティブマトリクス基板及び液晶表示装置 |
| WO2012147962A1 (ja) * | 2011-04-28 | 2012-11-01 | シャープ株式会社 | 液晶表示装置 |
| JP2014115655A (ja) * | 2012-12-10 | 2014-06-26 | Boe Technology Group Co Ltd | アレイ基板、３ｄ表示装置およびその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6922189B2 (en) | 2005-07-26 |
| KR100493216B1 (ko) | 2005-06-03 |
| KR20030007020A (ko) | 2003-01-23 |
| CN1176453C (zh) | 2004-11-17 |
| TWI231462B (en) | 2005-04-21 |
| US20030006978A1 (en) | 2003-01-09 |
| CN1396582A (zh) | 2003-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100493216B1 (ko) | 화상신호 구동회로 및 화상신호 구동회로를 구비한 표시장치 | |
| KR100533524B1 (ko) | 필드시퀀셜액정표시장치 및 그 구동방법 | |
| JP3516840B2 (ja) | 表示装置およびその駆動方法 | |
| US7151520B2 (en) | Liquid crystal driver circuits | |
| JP4875248B2 (ja) | 液晶表示装置 | |
| US5745093A (en) | Liquid crystal display driving system | |
| JP4501525B2 (ja) | 表示装置及びその駆動制御方法 | |
| JPH09325741A (ja) | 画像表示システム | |
| JP2006301166A (ja) | 表示装置及びその駆動方法 | |
| JP3518086B2 (ja) | 映像信号処理装置 | |
| KR20070115371A (ko) | 표시 장치와, 이의 구동 장치 및 방법 | |
| JP2002196726A (ja) | 表示駆動装置および表示装置モジュール | |
| JP3895897B2 (ja) | アクティブマトリックス型表示装置 | |
| JP3529617B2 (ja) | 画像表示装置の駆動回路および駆動方法 | |
| KR19980071743A (ko) | 액정 표시 장치 | |
| JP3505543B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4854129B2 (ja) | 表示装置 | |
| JP3773085B2 (ja) | 液晶表示装置 | |
| JPH10268825A (ja) | データドライバを有する表示装置 | |
| JP3826930B2 (ja) | 液晶表示装置 | |
| KR20020000606A (ko) | 소스 드라이브 아이씨의 개수가 감소된 액정 디스플레이모듈 및 소스 라인들을 구동하는 방법 | |
| JPH11327511A (ja) | 液晶表示制御回路 | |
| JP3478662B2 (ja) | 液晶表示装置の駆動回路 | |
| JP2007206531A (ja) | 表示駆動装置及びそれを備えた表示装置 | |
| JPH0944116A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20051130 |