KR20130001585A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20130001585A
KR20130001585A KR1020110062438A KR20110062438A KR20130001585A KR 20130001585 A KR20130001585 A KR 20130001585A KR 1020110062438 A KR1020110062438 A KR 1020110062438A KR 20110062438 A KR20110062438 A KR 20110062438A KR 20130001585 A KR20130001585 A KR 20130001585A
Authority
KR
South Korea
Prior art keywords
data line
thin film
film transistor
shorting bar
field generating
Prior art date
Application number
KR1020110062438A
Other languages
English (en)
Other versions
KR101843872B1 (ko
Inventor
고광범
전상진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110062438A priority Critical patent/KR101843872B1/ko
Priority to US13/465,855 priority patent/US8575617B2/en
Publication of KR20130001585A publication Critical patent/KR20130001585A/ko
Application granted granted Critical
Publication of KR101843872B1 publication Critical patent/KR101843872B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 따르면, 박막 트랜지스터와 데이터선, 그리고 데이터선을 서로 연결하기 위한 쇼팅 바를 개별적으로 형성한 후, 연결 부재를 통해 데이터선과 쇼팅 바를 서로 연결한다. 이에 의해, 제조 공정 중 모든 데이터선이 플로팅(floating)되어 있어, 데이터 배선 사이의 식각 속도 차이가 발생하지 않게 되어, 데이터 배선 사이의 식각 속도 차이를 없앨 수 있어, 데이터 배선 하부 막의 두께 차이에 의한 트랜지스터의 성능 저하나, 표시 품질 저하를 방지할 수 있을 뿐만 아니라 정전기의 영향을 방지할 수 있고, 데이터선과 쇼팅 바를 연결함으로써, 정전기 방지 및 품질 검사가 가능하다.

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치를 이루는 두 표시판 중 하나인, 박막 트랜지스터(Thin Film Transistor, TFT) 표시판은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다.
박막 트랜지스터 표시판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연층 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 층간 절연층 등으로 이루어져 있다.
한편, 표시 장치의 크기가 커짐에 따라서, 박막 트랜지스터 표시판의 크기도 커지게 된다. 박막 트랜지스터 표시판의 크기가 커질 수록, 제조 공정에서 발생하는 정전기의 영향은 커지게 된다. 따라서, 박막 트랜지스터 표시판을 제조할 때 발생할 수 있는 정전기에 의한 영향을 줄이기 위하여, 홀수 번째 위치하는 데이터 배선과 짝수 번째 위치하는 데이터 배선 중 어느 하나의 배선들을 표시 영역 밖에서 서로 연결시킨 상태로 형성한 후, 연결부를 잘라내게 된다. 그러나, 이 경우 데이터선을 형성하기 위한 식각 공정에서, 서로 묶여 있는 데이터 배선과 그렇지 않은 데이터 배선 사이의 식각 속도 차이가 발생하여, 데이터 배선 하부 막의 두께 차이가 발생할 수 있고, 이에 의하여, 박막 트랜지스터 표시판의 박막 트랜지스터의 성능이 저하되거나, 세로 줄 등의 표시 품질 저하가 발생할 수 있게 된다.
이러한 식각 속도 차이를 방지하기 위하여, 모든 배선을 연결하지 않고 형성할 수 있는데, 이 경우 정전기의 영향이 커지고, 박막 트랜지스터의 품질 검사를 하지 못하게 되어, 불량이 늘어날 수 있다.
따라서, 본 발명이 해결하고자 하는 과제는, 데이터선을 형성하기 위한 식각 공정에서, 데이터 배선 사이의 식각 속도 차이를 없애, 데이터 배선 하부 막의 두께 차이에 의한 트랜지스터의 성능 저하나, 표시 품질 저하를 방지할 수 있을 뿐만 아니라 정전기의 영향을 방지할 수 있고, 박막 트랜지스터의 품질 검사가 가능한 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 표시 영역과 상기 표시 영역 주변의 주변 영역을 포함하는 박막 트랜지스터 표시판으로서, 상기 표시 영역에 배치되어 있으며, 절연 기판 위에 배치되어 있는 복수의 게이트선 및 복수의 데이터선, 상기 주변 영역에 배치되어 있으며, 상기 절연 기판 위에 배치되어 있으며, 상기 데이터선과 분리되어 있는 쇼팅 바, 그리고 상기 기판 위에 배치되어 있으며, 상기 복수의 데이터선 중 적어도 일부와 상기 쇼팅 바를 서로 전기적으로 연결하는 연결 부재를 포함한다.
상기 쇼팅 바와 상기 데이터선은 동일한 층으로 이루어질 수 있다.
상기 게이트선 및 데이터선에 연결되어 있는 박막 트랜지스터, 그리고 상기 박막 트랜지스터의 드레인 전극과 연결되어 있는 제1 전기장 생성 전극을 더 포함하고, 상기 제1 전기장 생성 전극과 상기 연결 부재는 서로 동일한 층으로 이루어질 수 있다.
상기 제1 전기장 생성 전극은 상기 드레인 전극의 일부를 직접 덮도록 배치될 수 있다.
상기 연결 부재는 상기 데이터선의 일부와 상기 쇼팅 바의 일부를 직접 덮도록 배치될 수 있다.
상기 데이터선은 티타늄(Ti)을 포함하는 제1 막, 그리고 구리(Cu)를 포함하는 제2 막을 포함할 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 따르면, 박막 트랜지스터와 데이터선, 그리고 데이터선을 서로 연결하기 위한 쇼팅 바(shorting bar)를 개별적으로 형성한 후, 연결 부재(connecting member)를 통해 데이터선과 쇼팅 바를 서로 연결한다. 이에 의해, 제조 공정 중 모든 데이터선이 플로팅(floating)되어 있어, 데이터 배선 사이의 식각 속도 차이가 발생하지 않게 되어, 데이터 배선 사이의 식각 속도 차이를 없앨 수 있어, 데이터 배선 하부 막의 두께 차이에 의한 트랜지스터의 성능 저하나, 표시 품질 저하를 방지할 수 있을 뿐만 아니라 정전기의 영향을 방지할 수 있고, 데이터선과 쇼팅 바를 연결함으로써, 정전기 방지 및 품질 검사가 가능하다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 도 1의 II-II 선을 따라 잘라 도시한 단면도이다.
도 3은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 도 1의 III-III 선을 따라 잘라 도시한 단면도이다.
도 4 및 도 7은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이다.
도 5는 도 4의 박막 트랜지스터 표시판의 V-V 선을 따라 잘라 도시한 단면도이다.
도 6은 도 4의 박막 트랜지스터 표시판의 VI-VI 선을 따라 잘라 도시한 단면도이다.
도 8은 도 7의 박막 트랜지스터 표시판의 VIII-VIII 선을 따라 잘라 도시한 단면도이다.
도 9는 도 7의 박막 트랜지스터 표시판의 IX-IX 선을 따라 잘라 도시한 단면도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1을 참고하여, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다. 도 1은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 1을 참고하면, 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 복수의 화소를 포함하여, 영상을 표시하는 표시 영역과, 그 주변에 배치되어 있는 주변 영역을 포함한다.
표시 영역은 복수의 게이트선(GL), 복수의 데이터선(DL), 복수의 트랜지스터(T), 그리고 트랜지스터(T)에 연결되어 있는 복수의 화소 전극(P)을 포함한다.
주변 영역(PA)에는 데이터 패드부(DLP), 쇼팅 바(S)를 포함한다. 데이터 패드부(DLP)는 표시 영역에 배치되어 있는 데이터선(DL)의 한쪽 끝이다. 데이터 패드부(DLP) 중 일부(DLP(n), DLP(n+2), …, DLP(2n+1))는 연결 부재(IB)를 통해 쇼팅 바(S)에 연결되어 있다.
그러면, 도 2 및 도 3을 참고하여, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 층 구조에 대하여 설명한다. 도 2는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 도 1의 II-II 선을 따라 잘라 도시한 단면도이고, 도 3은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 도 1의 III-III 선을 따라 잘라 도시한 단면도이다.
도 2 및 도 3과 함께 도 1을 참고하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 게이트 전극(124)을 포함하는 게이트선(GL)이 배치되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 게이트선(121)으로부터 돌출한 복수의 게이트 전극(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함한다.
게이트선(121) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(140)이 배치되어 있다. 게이트 절연막(140) 위에는 반도체(154), 저항성 접촉 부재(ohmic contact)(163, 165), 소스 전극(173)을 포함하는 데이터선(DL), 드레인 전극(175), 그리고 쇼팅 바(S)가 배치되어 있다.
데이터선(DL)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(GL)과 교차한다. 데이터선(DL)은 게이트 전극(124)을 향해 뻗은 소스 전극(source electrode)(173)을 포함한다. 드레인 전극(175)은 데이터선(DL)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 배치된다.
데이터선(DL) 및 드레인 전극(175)은 하부막(171p, 173p, 175p)과 상부막(171q, 173q, 175q)을 포함할 수 있다. 하부막(171p, 173p, 175p)은 티타늄(Ti)을 포함할 수 있고, 상부막(171q, 173q, 175q)은 구리(Cu)를 포함할 수 있다.
쇼팅 바(S)는 데이터선(DL)과 동일한 층으로 동시에 형성될 수 있다. 그러나, 쇼팅 바(S)는 데이터선(DL)과 동일한 층 위에 다른 층으로 형성될 수도 있다.
반도체(154)는 데이터선(DL), 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(163, 165)와 실질적으로 동일한 평면 모양이다. 그러나, 반도체(154)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(DL) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이트선(DL) 아래에는 선형 반도체층(151) 및 선형 저항성 접촉 부재(161)이 배치되어 있고, 선형 반도체층(151) 및 선형 저항성 접촉 부재(161)는 데이터선(DL)과 동일한 평면 모양을 가질 수 있다.
드레인 전극(175)의 일부, 그리고 게이트 절연막(140) 위에는 제1 전기장 생성 전극(E1)이 배치되어 있고, 데이터선(DL)의 끝 부분인 데이터 패드부(DLP)와 쇼팅 바(S) 위에는 연결 부재(IB)가 배치되어 있다.
연결 부재(IB)와 제1 전기장 생성 전극(E1)은 동일한 층으로 함께 형성될 수 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
연결 부재(IB)에 의해, 데이터 패드부(DLP)와 쇼팅 바(S)가 서로 연결된다.
데이터선(DL), 드레인 전극(175), 노출된 반도체(154), 그리고 제1 전기장 생성 전극(E1) 위에는 보호막(passivation layer)(180)이 배치되어 있다.
보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막을 포함할 수 있다.
보호막(180) 위에는 제2 전기장 생성 전극(E2)이 배치되어 있다.
본 실시예에 따른 박막 트랜지스터 표시판은 박막 트랜지스터와 데이터선, 그리고 데이터선을 서로 연결하기 위한 쇼팅 바를 개별적으로 형성한 후, 전기장 생성 전극 형성과 함께 데이터선과 쇼팅 바를 덮는 연결 부재를 형성함으로써, 데이터선과 쇼팅 바를 서로 연결한다. 이에 의해, 박막 트랜지스터의 제조 공정 중 모든 데이터선과 반도체층이 플로팅(floating)되어 있어, 데이터 배선과 반도체층의 식각 속도 차이가 발생하지 않게 되어, 데이터 배선 사이의 식각 속도 차이를 없앨 수 있어, 데이터 배선 하부 막의 두께 차이에 의한 트랜지스터의 성능 저하나, 표시 품질 저하를 방지할 수 있을 뿐만 아니라 정전기의 영향을 방지할 수 있고, 데이터선과 쇼팅 바를 연결함으로써, 정전기 방지 및 품질 검사가 가능하다.
그러면, 도 4 내지 도 9를 참고하여, 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 설명한다. 도 4 및 도 7은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 따른 박막 트랜지스터 표시판의 배치도이고, 도 5는 도 4의 박막 트랜지스터 표시판의 V-V 선을 따라 잘라 도시한 단면도이고, 도 6은 도 4의 박막 트랜지스터 표시판의 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 8은 도 7의 박막 트랜지스터 표시판의 VIII-VIII 선을 따라 잘라 도시한 단면도이고, 도 9는 도 7의 박막 트랜지스터 표시판의 IX-IX 선을 따라 잘라 도시한 단면도이다.
먼저, 도 4 내지 도 6에 도시한 바와 같이, 기판(110) 위에 게이트 전극(124)을 포함하는 게이트선(GL)을 형성하고, 게이트선(GL) 위에 게이트 절연막(140)을 형성하고, 게이트 절연막(140) 위에 반도체(154), 저항성 접촉 부재(163, 165), 소스 전극(173)을 포함하는 데이터선(DL), 드레인 전극(175), 그리고 쇼팅 바(S)를 형성한다. 쇼팅 바(S)는 데이터선(DL)과 동일한 층으로 동시에 형성할 수 있고, 또는 쇼팅 바(S)는 데이터선(DL)과 동일한 층 위에 다른 층으로 형성할 수도 있다.
반도체(154), 저항성 접촉 부재(163, 165), 소스 전극(173)을 포함하는 데이터선(DL), 드레인 전극(175), 그리고 쇼팅 바(S)는 하나의 노광 마스크를 이용하여 동시에 형성할 수 있다.
다음으로 도 7 내지 도 9에 도시한 바와 같이, 드레인 전극(175)의 일부, 그리고 게이트 절연막(140) 위에는 제1 전기장 생성 전극(E1)을 형성하고, 데이터선(DL)의 끝부분(DLP)과 쇼팅 바(S)의 일부를 덮어 연결하는 연결 부재(IB)를 형성한다.
연결 부재(IB)와 제1 전기장 생성 전극(E1)은 동일한 층으로 함께 형성될 수 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
연결 부재(IB)에 의해, 데이터 패드부(DLP)와 쇼팅 바(S)가 서로 연결된다.
이처럼 데이터 패드부(DLP) 중 일부를 쇼팅 바(S)와 연결함으로써, 박막 트랜지스터에서 정전기가 생성될 경우, 정전기가 쇼팅 바(S)를 통해, 복수의 박막 트랜지스터에 연결되어 있는 복수의 데이터선(DL)을 통해 확산되어, 정전기에 따른 박막 트랜지스터의 손상을 방지할 수 있다.
본 단계에서, 쇼팅 바(S)를 통해 검사 신호를 인가하여, 데이터선(DL)에 전압이 잘 인가되는 지 여부를 판단하여, 쇼팅 바(S)에 연결되어 있는 데이터선(DL)의 불량을 감지한다. 즉, 데이터선(DL)과 쇼팅 바(S)를 연결 부재(IB)를 통해 연결하는 단계에서, 데이터선(DL)의 불량을 검사하는 단계를 동시에 수행할 수 있다.
다음으로, 도 1 내지 도 3에 도시한 바와 같이, 데이터선(DL), 드레인 전극(175), 노출된 반도체(154), 그리고 제1 전기장 생성 전극(E1) 위에 보호막(180)을 적층한다. 그 후, 보호막(180) 위에 제2 전기장 생성 전극(E2)을 형성한다.
앞서 설명한 실시예에 따른 박막 트랜지스터 표시판의 경우, 제1 전기장 생성 전극(E1)과 제2 전기장 생성 전극(E2)을 모두 박막 트랜지스터 표시판에 형성하였지만, 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 경우, 제2 전기장 생성 전극(E2)은 생략되고, 제2 전기장 생성 전극(E2)은 박막 트랜지스터 표시판에 마주하는 표시판에 형성될 수 있다.
이처럼, 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 따르면, 박막 트랜지스터와 데이터선, 그리고 데이터선을 서로 연결하기 위한 쇼팅 바를 개별적으로 형성한 후, 연결 부재를 통해 데이터선과 쇼팅 바를 서로 연결한다. 이에 의해, 제조 공정 중 모든 데이터선이 플로팅(floating)되어 있어, 데이터 배선 사이의 식각 속도 차이가 발생하지 않게 되어, 데이터 배선 사이의 식각 속도 차이를 없앨 수 있어, 데이터 배선 하부 막의 두께 차이에 의한 트랜지스터의 성능 저하나, 표시 품질 저하를 방지할 수 있을 뿐만 아니라 정전기의 영향을 방지할 수 있고, 데이터선과 쇼팅 바를 연결함으로써, 정전기 방지 및 품질 검사가 가능하다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (27)

  1. 표시 영역과 상기 표시 영역 주변의 주변 영역을 포함하는 박막 트랜지스터 표시판에서,
    상기 표시 영역에 배치되어 있으며, 절연 기판 위에 배치되어 있는 복수의 게이트선 및 복수의 데이터선,
    상기 주변 영역에 배치되어 있으며, 상기 절연 기판 위에 배치되어 있으며, 상기 데이터선과 분리되어 있는 쇼팅 바, 그리고
    상기 기판 위에 배치되어 있으며, 상기 복수의 데이터선 중 적어도 일부와 상기 쇼팅 바를 서로 전기적으로 연결하는 연결 부재를 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 쇼팅 바와 상기 데이터선은 동일한 층으로 이루어지는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 게이트선 및 데이터선에 연결되어 있는 박막 트랜지스터, 그리고
    상기 박막 트랜지스터의 드레인 전극과 연결되어 있는 제1 전기장 생성 전극을 더 포함하고,
    상기 제1 전기장 생성 전극과 상기 연결 부재는 서로 동일한 층으로 이루어지는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 제1 전기장 생성 전극은 상기 드레인 전극의 일부를 직접 덮도록 배치되어 있는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 연결 부재는 상기 데이터선의 일부와 상기 쇼팅 바의 일부를 직접 덮도록 배치되어 있는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 데이터선은 티타늄(Ti)을 포함하는 제1 막, 그리고 구리(Cu)를 포함하는 제2 막을 포함하는 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 게이트선 및 데이터선에 연결되어 있는 박막 트랜지스터, 그리고
    상기 박막 트랜지스터의 드레인 전극과 연결되어 있는 제1 전기장 생성 전극을 더 포함하고,
    상기 제1 전기장 생성 전극과 상기 연결 부재는 서로 동일한 층으로 이루어지는 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 제1 전기장 생성 전극은 상기 드레인 전극의 일부를 직접 덮도록 배치되어 있는 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 연결 부재는 상기 데이터선의 일부와 상기 쇼팅 바의 일부를 직접 덮도록 배치되어 있는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 데이터선은 티타늄(Ti)을 포함하는 제1 막, 그리고 구리(Cu)를 포함하는 제2 막을 포함하는 박막 트랜지스터 표시판.
  11. 제1항에서,
    상기 연결 부재는 상기 데이터선의 일부와 상기 쇼팅 바의 일부를 직접 덮도록 배치되어 있는 박막 트랜지스터 표시판.
  12. 표시 영역과 상기 표시 영역 주변의 주변 영역을 포함하는 박막 트랜지스터 표시판을 제조하는 방법으로서,
    상기 표시 영역의 절연 기판 위에 복수의 게이트선 및 복수의 데이터선을 형성하는 단계,
    상기 주변 영역에 상기 데이터선과 분리되어 있는 쇼팅 바를 형성하는 단계, 그리고
    상기 복수의 데이터선 중 적어도 일부와 상기 쇼팅 바를 서로 전기적으로 연결하는 연결 부재를 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서,
    상기 쇼팅 바와 상기 데이터선을 동일한 층으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서,
    상기 게이트선 및 데이터선에 연결되어 있는 박막 트랜지스터를 형성하는 단계, 그리고
    상기 박막 트랜지스터의 드레인 전극과 연결되어 있는 제1 전기장 생성 전극을 형성하는 단계를 더 포함하고,
    상기 제1 전기장 생성 전극과 상기 연결 부재를 서로 동일한 층으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제14항에서,
    상기 제1 전기장 생성 전극은 상기 드레인 전극의 일부를 직접 덮도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제15항에서,
    상기 연결 부재를 상기 데이터선의 일부와 상기 쇼팅 바의 일부를 직접 덮도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  17. 제16항에서,
    상기 연결 부재를 형성하는 단계 후에, 상기 쇼팅 바에 검사 신호를 인가하여, 상기 데이터선을 검사하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  18. 제17항에서,
    상기 데이터선은 티타늄(Ti)을 포함하는 제1 막, 그리고 구리(Cu)를 포함하는 제2 막을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  19. 제12항에서,
    상기 게이트선 및 데이터선에 연결되어 있는 박막 트랜지스터를 형성하는 단계, 그리고
    상기 박막 트랜지스터의 드레인 전극과 연결되어 있는 제1 전기장 생성 전극을 형성하는 단계를 더 포함하고,
    상기 제1 전기장 생성 전극과 상기 연결 부재를 서로 동일한 층으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  20. 제19항에서,
    상기 제1 전기장 생성 전극은 상기 드레인 전극의 일부를 직접 덮도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  21. 제20항에서,
    상기 연결 부재를 상기 데이터선의 일부와 상기 쇼팅 바의 일부를 직접 덮도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  22. 제21항에서,
    상기 연결 부재를 형성하는 단계 후에, 상기 쇼팅 바에 검사 신호를 인가하여, 상기 데이터선을 검사하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  23. 제22항에서,
    상기 데이터선은 티타늄(Ti)을 포함하는 제1 막, 그리고 구리(Cu)를 포함하는 제2 막을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  24. 제12항에서,
    상기 연결 부재를 상기 데이터선의 일부와 상기 쇼팅 바의 일부를 직접 덮도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  25. 제24항에서,
    상기 연결 부재를 형성하는 단계 후에, 상기 쇼팅 바에 검사 신호를 인가하여, 상기 데이터선을 검사하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  26. 제26항에서,
    상기 데이터선은 티타늄(Ti)을 포함하는 제1 막, 그리고 구리(Cu)를 포함하는 제2 막을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  27. 제12항에서,
    상기 연결 부재를 형성하는 단계 후에, 상기 쇼팅 바에 검사 신호를 인가하여, 상기 데이터선을 검사하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
KR1020110062438A 2011-06-27 2011-06-27 박막 트랜지스터 표시판 및 그 제조 방법 KR101843872B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110062438A KR101843872B1 (ko) 2011-06-27 2011-06-27 박막 트랜지스터 표시판 및 그 제조 방법
US13/465,855 US8575617B2 (en) 2011-06-27 2012-05-07 Thin film transistor array having improved connectivity between shorting bar and data lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110062438A KR101843872B1 (ko) 2011-06-27 2011-06-27 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130001585A true KR20130001585A (ko) 2013-01-04
KR101843872B1 KR101843872B1 (ko) 2018-04-02

Family

ID=47361000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110062438A KR101843872B1 (ko) 2011-06-27 2011-06-27 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8575617B2 (ko)
KR (1) KR101843872B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160121748A (ko) * 2015-04-10 2016-10-20 삼성디스플레이 주식회사 표시장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9158166B2 (en) 2013-05-08 2015-10-13 Shenzhen China Star Optoelectronics Technology Co., Ltd Shorting strip structure of liquid crystal display panel and liquid crystal display panel
CN103235433B (zh) * 2013-05-08 2015-11-11 深圳市华星光电技术有限公司 液晶显示面板的短接条结构及液晶显示面板
KR102106006B1 (ko) 2013-08-14 2020-05-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103676255B (zh) * 2013-12-26 2016-02-24 深圳市华星光电技术有限公司 阵列基板的防静电结构
CN104299975B (zh) * 2014-10-28 2017-05-31 合肥鑫晟光电科技有限公司 阵列基板及其制作方法
TWI544272B (zh) * 2015-04-17 2016-08-01 元太科技工業股份有限公司 顯示裝置
CN110233154B (zh) * 2018-11-26 2021-07-30 友达光电股份有限公司 元件基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH081502B2 (ja) * 1993-06-21 1996-01-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP3766563B2 (ja) * 1999-05-17 2006-04-12 株式会社日立製作所 液晶表示装置
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100503128B1 (ko) * 2000-09-04 2005-07-25 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100806897B1 (ko) * 2001-08-07 2008-02-22 삼성전자주식회사 액정 표시 장치
US7297979B2 (en) * 2003-12-18 2007-11-20 Samsung Electronics Co., Ltd. Thin film transistor array panel for a display
KR101051012B1 (ko) * 2004-08-06 2011-07-21 삼성전자주식회사 표시 패널용 모기판 및 그의 제조 방법
KR101146527B1 (ko) * 2005-11-30 2012-05-25 엘지디스플레이 주식회사 게이트 인 패널 구조 액정표시장치 및 그 제조 방법
KR101180718B1 (ko) * 2005-12-29 2012-09-07 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR20070082685A (ko) * 2006-02-17 2007-08-22 삼성전자주식회사 표시 장치 및 그 제조 방법
EP2042916A4 (en) * 2006-07-19 2010-10-13 Sharp Kk ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, DISPLAY, TELEVISION RECEIVER
KR101395282B1 (ko) * 2006-12-04 2014-05-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
KR101495203B1 (ko) * 2008-06-24 2015-02-25 삼성디스플레이 주식회사 액정표시장치의 구동방법, 어레이 기판, 이의 제조방법 및이를 갖는 액정표시장치
KR101298547B1 (ko) * 2008-08-07 2013-08-22 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
TWI370311B (en) * 2008-09-05 2012-08-11 Au Optronics Corp Pixel structure of a display panel
TWI399734B (zh) * 2008-11-07 2013-06-21 Au Optronics Corp 液晶顯示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160121748A (ko) * 2015-04-10 2016-10-20 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
KR101843872B1 (ko) 2018-04-02
US8575617B2 (en) 2013-11-05
US20120326148A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
KR101843872B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9791749B2 (en) Display device
KR101994971B1 (ko) 표시 장치
TWI356959B (ko)
US9171866B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
CN107887416B (zh) 背板基板和使用该背板基板的柔性显示器
US8477252B2 (en) Display apparatus with gate leading lines of differing lengths
KR20090126052A (ko) 박막 트랜지스터 기판 및 이를 표함하는 표시 장치
US20100109993A1 (en) Liquid crystal display and method of manufacturing the same
JP2008003134A (ja) 配線構造、及び表示装置
KR20150105203A (ko) 표시장치의 제조 방법, 표시장치 및 표시장치 형성 기판
US9153599B2 (en) Thin film transistor array panel
KR101750431B1 (ko) 박막 트랜지스터 표시판
KR102078807B1 (ko) 액정 표시 장치
KR20070005965A (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
JP2011017822A (ja) 液晶表示パネル
KR20150066365A (ko) 표시 장치 및 이의 제조 방법
KR20150028088A (ko) 액정 표시 장치
JP2010243524A (ja) 電気光学装置
JP2008064961A (ja) 配線構造、及び表示装置
US8610858B2 (en) Thin film transistor array panel and method of manufacturing the same
JP2011164329A (ja) 電気光学表示パネル
JP2010243526A (ja) 電気光学装置
JP2012226156A (ja) 液晶表示装置およびマザー基板
JP2016218130A (ja) 表示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant