KR101495203B1 - 액정표시장치의 구동방법, 어레이 기판, 이의 제조방법 및이를 갖는 액정표시장치 - Google Patents

액정표시장치의 구동방법, 어레이 기판, 이의 제조방법 및이를 갖는 액정표시장치 Download PDF

Info

Publication number
KR101495203B1
KR101495203B1 KR20080059430A KR20080059430A KR101495203B1 KR 101495203 B1 KR101495203 B1 KR 101495203B1 KR 20080059430 A KR20080059430 A KR 20080059430A KR 20080059430 A KR20080059430 A KR 20080059430A KR 101495203 B1 KR101495203 B1 KR 101495203B1
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
boosting
line
switching element
Prior art date
Application number
KR20080059430A
Other languages
English (en)
Other versions
KR20100000076A (ko
Inventor
조용석
김재현
김기범
황재훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR20080059430A priority Critical patent/KR101495203B1/ko
Priority to US12/485,721 priority patent/US9147366B2/en
Priority to JP2009149904A priority patent/JP5539674B2/ja
Publication of KR20100000076A publication Critical patent/KR20100000076A/ko
Application granted granted Critical
Publication of KR101495203B1 publication Critical patent/KR101495203B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0456—Pixel structures with a reflective area and a transmissive area combined in one pixel, such as in transflectance pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

액정표시장치의 구동방법, 어레이 기판, 이의 제조방법 및 이를 갖는 액정표시장치가 개시된다. 제1 및 제2 부스팅 신호들에 의해 데이터 신호를 각각 제1 및 제2 화소 전압들로 부스팅(boosting)하여 투과전극 및 반사전극에 인가함으로써 투과전극 위의 액정층을 투과하는 제1 광의 리타데이션 양과 반사전극 위의 액정층에 입사하여 반사전극에 의해 반사되는 제2 광의 액정층에 의한 리타데이션(retardation) 양을 실질적으로 동일하게 제어한다. 반투과 액정표시장치에 액정층의 셀겝을 모노 셀겝으로 할 수 있어서 장치의 수율이 향상된다.
액정, 리타데이션, 셀겝, 반투과, 부스팅

Description

액정표시장치의 구동방법, 어레이 기판, 이의 제조방법 및 이를 갖는 액정표시장치{METHOD OF DRIVING A LIQUID CRYSTAL DISPLAY APPARATUS, ARRAY SUBSTRATE, METHOD OF MANUFACTURING THE ARRAY SUBSTRATE AND LIQUID CRYSTAL DISPLAY APPARATUS HAVING THE SAME}
본 발명은 액정표시장치의 구동방법, 어레이 기판, 이의 제조방법 및 이를 갖는 액정표시장치에 관한 것이다. 보다 상세하게는 반투과 액정표시장치에서 모노 셀겝을 구현할 수 있는 구동방법, 어레이 기판, 이의 제조방법 및 이를 갖는 액정표시장치에 관한 것이다.
일반적으로, 액정표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시한다. 이러한 액정표시장치는 영상표시의 기초가 되는 광을 백라이트 장치를 이용해 제공하는 투과형과 자연광을 이용하는 반사형과 투과형과 반사형을 결합한 반투과형이 있다.
반투과형에서는 투과전극과 반사전극이 하나의 화소 영역에 분리되어 형성되지만 기본적으로 하나의 박막트랜지스터(TFT)를 통해서 화소전압이 동시에 인가된다. 상기 화소전압과 공통전극에 인가된 공통전압에 의해 액정셀에 전기장이 인가 되며, 상기 액정셀의 액정분자는 재배열된다.
투과영역의 액정셀은 입사광의 위상에 λ/2의 광경로차(retardation)를 일으킨다. 그러나 반사영역의 경우 입사광은 상기 반사전극에서 반사되기 전 및 후에 각각 상기 액정셀을 투과한다. 따라서, 상기 액정셀로부터 출사되는 광의 위상이 상기 투과영역과 상기 반사영역에서 실질적으로 동일하게 하기 위해, 상기 반사영역에서 액정셀의 셀겝을 투과영역에서의 액정셀의 셀겝의 1/2로 하여 광의 총 투과 길이를 서로 동일하게 해주는 멀티 셀겝(multi-cellgap)방식을 사용하고 있다.
그러나, 반사영역의 셀겝을 투과영역의 셀겝보다 작게 하기 위해 박막트랜지스터 또는 컬러필터에 단차를 만들어 반사영역의 셀겝을 감소시키는 방식을 사용하고 있다.
이러한 멀티 셀겝 방식은 반투과 모드(mode)를 손쉽게 설계할 수 있다는 장점이 있지만 제조 공정에서는 여러 가지 불량의 원인이 되는 문제점이 있다. 예를 들어, 반사영역의 단차로 인한 배향막 도포 불량, 사선얼룩 및 폴리이미드의 뭉침과 같은 배향 불량 및 택스쳐(texture) 깨짐 현상을 일으켜 특성의 저하를 가져온다. 특히 브루징(bruising) 및 대비비(CR) 저하는 반투과 모드의 경쟁력을 저하시키는 문제점이 되고 있다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하는 것으로, 본 발명은 대비비 저하 및 텍스쳐 발생 등을 방지하는 반투과 모드의 액정표시장치의 구동방법을 제공한다.
또한, 본 발명은 대비비 저하 및 텍스쳐 발생 등을 방지하는 어레이 기판을 제공한다.
또한, 본 발명은 상기 어레이 기판의 제조방법을 제공한다.
또한, 본 발명은 상기 어레이 기판을 갖는 액정표시장치를 제공한다.
상기한 본 발명의 기술적 과제를 해결하기 위하여, 실시예들에 따른 액정표시장치의 구동방법에서, 영상 신호에 따라 데이터 신호를 출력한다. 제1 부스팅 신호에 의해 상기 데이터 신호를 제1 화소 전압으로 부스팅(boosting)하여 투과전극에 인가함으로써 상기 투과전극 위의 액정층을 투과하는 제1 광을 제어한다. 제2 부스팅 신호에 의해 상기 데이터 신호를 제2 화소 전압으로 부스팅하여 반사전극에 인가함으로써 상기 반사전극 위의 액정층에 입사하여 상기 반사전극에 의해 반사되는 제2 광의 상기 액정층에 의한 리타데이션(retardation) 양을 상기 제1 광의 리타데이션 양과 실질적으로 동일하도록 제어한다.
일 실시예에서, 상기 액정층의 셀겝은 상기 투과전극 및 상기 반사전극에서 실질적으로 동일하게 할 수 있다. 상기 제2 광이 상기 반사전극에 의해 반사되기 전 및 후를 합한 상기 액정층에 의한 리타데이션 양이 실질적으로 상기 제1광이 상기 투과전극 위의 액정층을 투과할 때의 리타데이션 양과 실질적으로 동일하도록 상기 제1 화소 전압 및 상기 제2 화소 전압의 레벨을 제어할 수 있다.
상기 투과전극을 통해 상기 액정층을 투과한 상기 제1 광의 계조와 상기 반 사전극에서 반사되어 상기 액정층으로부터 출사되는 상기 제2 광의 계조가 실질적으로 동일하도록 상기 제1 화소 전압과 상기 제2 화소 전압의 레벨을 제어할 수 있다. 이 경우, 상기 투과전극 위의 상기 액정층의 광투과율과, 상기 반사전극 위의 상기 액정층의 광투과율이 실질적으로 동일하도록 상기 제1 부스팅 신호 및 상기 제2 부스팅 신호를 제어할 수 있다.
예를 들어, 상기 액정층의 셀겝은 3.3 ㎛ 내지 3.5 ㎛이고, 상기 제1 화소 전압은 2 V 내지 4.3 V이며, 상기 제2 화소 전압은 2 V 내지 3.1 V일 수 있다.
영상을 표시하기 위해, 상기 투과전극에 입사하는 입사광을 선평광 및 원편광시켜 상기 제1 광으로 제공하며, 상기 액정층을 투과한 상기 제1 광 및 상기 제2 광을 선편광시켜 상부로 출사시킬 수 있다.
예를 들어, 상기 입사광을 제1 편광판 및 제1 λ/2 위상차판으로 선편광하고, 이후 제1 λ/4 위상차판으로 원편광하여 상기 제1 광을 상기 투과전극에 제공하며, 상기 액정층을 투과한 상기 제1 광 및 상기 제2 광을 제2 λ/4 위상차판, 제2 λ/2 위상차판 및 제2 편광판 순서로 선편광하여 출사시킬 수 있다.
상기한 본 발명의 기술적 과제를 해결하기 위하여, 실시예들에 따른 어레이 기판은 화소 영역이 정의된 기판 상에 형성된 제1 스위칭 소자, 제2 스위칭 소자, 게이트 라인, 데이터 라인, 제1 부스팅 라인, 제2 부스팅 라인, 투과전극 및 반사전극을 포함한다.
상기 제1 및 제2 스위칭 소자들은 각각 제어전극, 상기 제어전극 위에서 서로 대향하는 입력전극 및 출력전극을 갖는다. 상기 게이트 라인은 상기 제1 및 제2 스위칭 소자들의 상기 제어전극들과 전기적으로 연결된다. 상기 데이터 라인은 상기 게이트 라인과 절연되어 교차하며 상기 제1 및 제2 스위칭 소자들의 상기 입력전극들과 연결된다. 상기 제1 부스팅 라인은 상기 제1 스위칭 소자의 상기 출력전극과 제1 스토리지 캐패시터를 형성한다. 상기 제2 부스팅 라인은 상기 제2 스위칭 소자의 상기 출력전극과 제2 스토리지 캐패시터를 형성한다. 상기 투과전극은 상기 화소 영역의 제1 영역에 배치되며, 상기 제1 스위칭 소자의 상기 출력전극에 전기적으로 연결된다. 상기 반사전극은 상기 화소 영역의 제2 영역에 배치되며, 상기 제2 스위칭 소자의 상기 출력전극에 연결된다.
일 실시예에서, 상기 기판으로부터 상기 투과전극까지의 높이와 상기 반사전극까지의 높이가 실질적으로 서로 동일할 수 있다. 상기 제1 및 제2 부스팅 라인들은 상기 게이트 라인과 동일한 층에 상기 게이트 라인의 양측에 서로 나란하게 형성될 수 있다. 상기 게이트 라인은 상기 제1 스위칭 소자와 상기 제2 스위칭 소자의 사이로 연장될 수 있다.
상기 어레이 기판은 제1 스토리지전극 및 제2 스토리지전극을 더 포함할 수 있다. 상기 제1 스토리지전극은 상기 제1 부스팅 라인과 전기적으로 연결되게 광투과성 전도성 물질로 형성되며, 상기 제1 스위칭 소자의 출력전극에 대향하게 배치될 수 있다. 상기 제2 스토리지전극은 상기 제2 부스팅 라인과 전기적으로 연결되게 광투과성 전도성 물질로 형성되며, 상기 제2 스위칭 소자의 출력전극에 대향하게 배치될 수 있다.
상기 어레이 기판은 제1 절연막 및 제2 절연막을 더 포함할 수 있다. 상기 제1 절연막은 상기 게이트 라인, 상기 제1 부스팅 라인, 상기 제2 부스팅 라인, 상기 제1 스토리지전극 및 상기 제2 스토리지전극 위에 형성된다. 상기 제2 절연막은 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자와 상기 투과전극 및 상기 반사전극이 사이에 형성된다. 상기 제2 절연막에는 상기 제1 및 제2 스위칭 소자들의 출력전극들의 일부를 노출시키는 콘택홀들이 형성되어 있다.
상기 제1 및 제2 부스팅 라인들, 상기 게이트 라인, 상기 제1 및 제2 입력전극들 및 상기 제2 출력전극은 상기 반사전극의 하부에 배치될 수 있다.
상기한 본 발명의 기술적 과제를 해결하기 위하여, 실시예들에 따른 어레이 기판의 제조방법에서, 화소 영역이 정의된 기판 위에 제1 부스팅 라인, 제2 부스팅 라인, 상기 제1 및 제2 부스팅 라인들의 사이에 게이트 라인 및 제어전극을 형성한다. 상기 제어전극 위에 제1 절연막 및 상기 제1 절연막 위에 반도체층을 형성한다. 상기 제1 절연막 위에 상기 게이트 라인과 교차하는 데이터 라인, 상기 데이터 라인으로부터 상기 반도체층의 상부로 연장된 제1 입력전극, 제2 입력전극, 상기 제1 및 제2 입력전극들과 각각 대향하는 제1 출력전극 및 제2 출력전극을 형성한다. 상기 데이터 라인 위에 상기 제1 및 제2 출력전극들의 일부를 노출시키는 제1 콘택홀 및 제2 콘택홀을 갖는 제2 절연막을 형성한다. 상기 화소 영역의 제1 영역에 대응하는 상기 제2 절연막 위에 상기 제1 콘택홀을 통해 상기 제1 출력전극과 전기적으로 연결되는 투명전극을 형성한다. 상기 화소 영역의 제2 영역에 대응하는 상기 제2 절연막 위에 상기 제2 콘택홀을 통해 상기 제2 출력전극과 전기적으로 연결되는 반사전극을 형성한다.
일 실시예에서, 상기 기판으로부터 상기 투과전극까지의 높이가 상기 반사전극까지의 높이와 실질적으로 동일하게 형성할 수 있다.
상기 제1 절연막을 형성하기 전에 투광성 전도성 물질로 상기 제1 및 제2 부스팅 라인들에 각기 연결되며 상기 제1 및 제2 출력전극들에 각기 대향하도록 제1 스토리지전극 및 제2 스토리지전극을 더 형성할 수 있다.
투과율 향상을 위해 상기 제1 및 제2 부스팅 라인들, 상기 게이트 라인, 상기 제1 및 제2 입력전극들 및 상기 제2 출력전극은 상기 반사전극의 하부에 형성할 수 있다.
상기한 본 발명의 기술적 과제를 해결하기 위하여, 실시예들에 따른 액정표시장치는 어레이 기판, 대향 기판 및 액정층을 포함한다.
상기 어레이 기판은 화소 영역이 정의된 기판 상에 형성된 제1 스위칭 소자 및 제2 스위칭 소자, 게이트 라인, 데이터 라인, 제1 부스팅 라인, 제2 부스팅 라인, 투과전극 및 반사전극을 포함한다.
상기 게이트 라인은 상기 제1 및 제2 스위칭 소자들의 제어전극들과 전기적으로 연결된다. 상기 데이터 라인은 상기 제1 및 제2 스위칭 소자들의 입력전극들과 연결된다. 상기 제1 부스팅 라인은 상기 제1 스위칭 소자의 출력전극과 제1 스토리지 캐패시터를 형성한다. 상기 제2 부스팅 라인은 상기 제2 스위칭 소자의 출력전극과 제2 스토리지 캐패시터를 형성한다. 상기 투과전극은 상기 화소 영역의 제1 영역에서 상기 제1 스위칭 소자의 상기 출력전극에 전기적으로 연결된다. 상기 반사전극은 상기 화소 영역의 제2 영역에서 상기 제2 스위칭 소자의 상기 출력전극 에 연결된다.
상기 대향 기판은 상기 어레이 기판과 대향하게 배치된다.
상기 액정층은 상기 어레이 기판과 상기 대향 기판의 사이에 개재되며, 상기 투과전극과 상기 반사전극에서 셀겝이 실질적으로 동일하게 형성된다.
일 실시예에서, 상기 제1 및 제2 부스팅 라인들은 상기 게이트 라인과 동일한 층에 상기 게이트 라인의 양측에 서로 나란하게 형성되며, 상기 게이트 라인은 상기 제1 스위칭 소자와 상기 제2 스위칭 소자의 사이로 연장되어 형성될 수 있다.
상기 투과전극의 투과율을 향상시키기 위해 상기 제1 및 제2 부스팅 라인들, 상기 게이트 라인, 상기 제1 및 제2 입력전극들 및 상기 제2 출력전극은 상기 반사전극의 하부에 배치될 수 있다.
상기 어레이 기판은 제1 스토리지전극 및 제2 스토리지전극을 더 포함할 수 있다. 상기 제1 스토리지전극은 상기 제1 부스팅 라인과 전기적으로 연결되게 광투과성 전도성 물질로 형성되며, 상기 제1 스위칭 소자의 출력전극에 대향하게 배치될 수 있다. 상기 제2 스토리지전극은 상기 제2 부스팅 라인과 전기적으로 연결되게 광투과성 전도성 물질로 형성되며, 상기 제2 스위칭 소자의 출력전극에 대향하게 배치될 수 있다.
상기 액정표시장치는 구동부를 더 포함할 수 있다. 상기 구동부는 데이터 신호, 제1 부스팅 신호, 제2 부스팅 신호 및 제어 신호를 제공할 수 있다. 상기 데이터 신호는 외부로부터 전달된 영상 신호에 따라 상기 데이터 라인에 인가된다. 상기 제1 부스팅 신호는 상기 제1 부스팅 라인에 인가되어 상기 데이터 신호를 상기 투과전극에 인가되는 제1 화소 전압으로 부스팅(boosting)할 수 있다. 상기 제2 부스팅 신호는 상기 제2 부스팅 라인에 인가되어 상기 데이터 신호를 상기 반사전극에 인가되는 제2 화소 전압으로 부스팅할 수 있다.
상기 스위칭 소자는 상기 제어 신호에 의해 제어된다. 상기 구동부는 상기 제1 및 제2 부스팅 신호들에 의해 상기 반사전극 위의 액정층에 입사하여 상기 반사전극에 의해 반사되는 광의 상기 액정층에 의한 리타데이션(retardation) 양을 상기 투과전극을 투과하는 광의 리타데이션 양과 실질적으로 동일하도록 제어할 수 있다.
상기 액정표시패널은 상기 어레이 기판의 배면에 순차로 적층된 제1 λ/4 위상차판, 제1 λ/2 위상차판 및 제1 편광판과. 상기 대향 기판의 상면에 순차로 적층된 제2 λ/4 위상차판, 제2 λ/2 위상차판 및 제2 편광판을 더 포함할 수 있다.
상기 구동부는 상기 투과전극을 통해 상기 액정층을 투과한 광의 계조와 상기 반사전극에서 반사되어 상기 액정층을 투과한 광의 계조가 실질적으로 동일하도록 상기 제1 부스팅 신호 및 상기 제2 부스팅 신호를 제어할 수 있다.
상기한 액정표시장치의 구동방법, 어레이 기판, 이의 제조방법 및 이를 갖는 액정표시장치에 의하면, 모노 셀겝으로 반투과 모드가 구현된다. 따라서, 멀티 셀겝으로 반투과 모드를 구현하는 경우에 비하여 제조 공정수가 감소되고, 멀티 셀겝으로 유발되던 대비비 저하, 택스쳐 발생 및 배향 불량 등의 문제를 방지하여 액정 표시장치의 제조수율 및 표시품질을 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 예시적인 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정 하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시예 1
도 1은 실시예 1에 따른 액정표시장치의 평면도이다.
도 1을 참조하면, 액정표시장치(100)는 어레이 기판(101), 대향 기판(201) 및 액정층을 포함한다.
서로 대향하는 상기 어레이 기판(101) 및 상기 대향 기판(201)이 프레임 형상의 밀봉재(50)에 의해 접합되어 있고, 상기 어레이 기판(101), 상기 대향 기판(201) 및 상기 밀봉재(50)의 내측에 액정이 봉입되어 상기 액정층이 이루어진다.
도 1에서 지면으로부터 전방(관찰자측)에 상기 대향 기판(201)이 배치되어 있고, 지면으로 들어가는 방향에 상기 어레이 기판(101)이 배치되어 있다.
상기 대향 기판(201)은 R, G, B 칼라필터를 갖는 칼라필터 기판일 수 있다. 상기 어레이 기판(101)은 박막트랜지스터(TFT 소자)를 이용한 액티브 매트릭스 구동 방식으로 구동되는 소자 기판일 수 있다.
도 2는 도 1에 도시된 단위 화소 영역의 구성의 일 예를 나타내는 부분 확대 평면도이다.
도 2를 참조하면, 상기 어레이 기판(101)에 정의된 화소 영역(PA)에는 광이 투과되는 투과전극(171) 및 광이 반사되는 반사전극(181)이 모두 형성되어 있다. 따라서 상기 액정표시장치(100)는 반투과 방식의 액정표시장치(100)이다.
상기 액정층은 상기 투과전극(171)과 상기 반사전극(181)에서 셀겝(cell gap)이 실질적으로 동일하도록 형성된다. 상기 셀겝은 상기 어레이 기판(101)과 상기 대향 기판(201)의 사이에서 상기 액정층의 두께로 정의된다.
도 3은 도 2에 도시된 액정표시장치(100)를 I-I' 선을 따라 절단한 단면도이다. 도 4a 내지 도 4c는 도 1 내지 도 3에 도시된 어레이 기판(101)의 제조방법의 공정도들이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 상기 어레이 기판(101)은 하부 기판(105), 제1 스위칭 소자(TFT1), 제2 스위칭 소자(TFT2), 게이트 라인(111), 데이터 라인(151), 제1 부스팅 라인(121), 제2 부스팅 라인(125), 투과전극(171) 및 반사전극(181)을 포함한다.
상기 하부 기판(105)에는 매트릭스 형태로 복수의 화소 영역(PA)들이 정의된다. 상기 화소 영역(PA)은 상기 액정층(105)이 독립적으로 제어되는 개별 영역 단위로 정의된다. 상기 화소 영역(PA)들은 상기 대향 기판(201)의 상기 R, G 및 B 칼 라필터에 각각 대응한다. 상기 화소 영역(PA)의 형상은 직사각형, Z 자 형상 등 다양하게 변형될 수 있다.
본 실시예에서, 상기 화소 영역(PA)은 대략 직사각 형상을 갖는다. 상기 직사각 형상의 단변과 나란한 방향을 가로 방향으로 정의하고, 상기 직사각 형상의 장변과 나란한 방향을 세로 방향으로 정의한다.
본 실시예에서, 상기 화소 영역(PA)은 서로 인접한 제1 영역(A1) 및 제2 영역(A2)으로 분할되어 있다. 상기 제1 영역(A1) 및 상기 제2 영역(A2)은 상기 세로 방향으로 직열 배열되어 있으며, 상기 제2 영역(A2)은 상기 제1 영역(A1)보다 작은 면적을 가질 수 있다.
상기 제1 스위칭 소자(TFT1) 및 상기 제2 스위칭 소자(TFT2)는 3단자 소자로서, 제어전극(113), 반도체층(141), 입력전극(153) 및 출력전극(155, 157)을 포함한다.
상기 반도체층(141)은 상기 제어전극(113)과 절연되어 상부에 형성되며, 상기 입력전극(153) 및 상기 출력전극(155, 157)은 상기 반도체층(141) 위에서 서로 대향하게 배치되어 있다. 상기 반도체층(141)은 활성층 및 상기 활성층 위에 형성된 저항성 접촉층을 포함할 수 있다. 상기 활성층은 아몰퍼스 실리콘 또는 폴리 실리콘을 포함할 수 있다.
본 실시예에 따른 어레이 기판의 제조방법에서, 먼저 상기 하부 기판(105) 위에 상기 제1 부스팅 라인(121), 상기 제2 부스팅 라인(125), 상기 제1 및 제2 부스팅 라인들(121, 125)의 사이에 상기 게이트 라인(111) 및 상기 제어전극(113)을 형성한다.
도 4a를 참조하면, 스퍼터링 등의 방법으로 상기 하부 기판(105) 상에 게이트 금속층을 형성하고, 사진식각 공정을 통해 상기 게이트 금속층을 식각하여 상기 게이트 라인(111)을 형성한다.
복수의 상기 게이트 라인(111)들은, 예를 들어, 티탄(Ti), 알루미늄(Al) 및 티탄(Ti)으로 이루어진 3층 구조를 갖고 상기 하부 기판(105)의 상면에서 상기 가로 방향으로 연장되게 형성된다. 상기 게이트 라인(111)은 상기 가로 방향으로 상기 제2 영역(A2)을 가로지르게 형성되어 있다.
상기 제2 영역(A2)에는 후술될 상기 반사전극(181)이 배치되므로, 상기 게이트 라인(111)이 상기 화소 영역(PA)의 개구율을 감소시키는 것이 방지된다.
상기 게이트 라인(111)으로부터, 도 4a에 도시된 바같이, 상기 제1 스위칭 소자(TFT1) 및 상기 제2 스위칭 소자(TFT2)의 상기 제어전극(113)이 연장되어 있다. 즉, 상기 게이트 라인(111)은 상기 제1 스위칭 소자(TFT1) 및 상기 제2 스위칭 소자(TFT2)의 제어전극(113)에 전기적으로 연결되어 있다. 도 4a에 도시된 바와 같이, 상기 제1 스위칭 소자(TFT1) 및 상기 제2 스위칭 소자(TFT2)의 제어전극(113)들은 일체로 단일하게 형성될 수 있다.
상기 제1 및 제2 부스팅 라인들(121, 125)은 상기 게이트 라인(111)과 동일한 층에, 즉 상기 하부 기판(105)의 상기 상면에 상기 게이트 라인(111)과 동일한 재질로 형성될 수 있다. 상기 제1 및 제2 부스팅 라인들(121, 125)은, 도 4a에 도시된 것과 같이, 상기 게이트 라인(111)과 실질적으로 나란하게 상기 게이트 라 인(111)의 양측에 각각 형성될 수 있다. 본 실시예에서는 개구율을 향상시키기 위해 상기 제1 및 제2 부스팅 라인들(121, 125)은 상기 제2 영역(A2)을 가로지르도록 배치되어 있다.
상기 어레이 기판(101)은 제1 절연층(131)을 더 포함할 수 있다.
상기 제1 절연층(131)은 상기 게이트 라인(111), 상기 제1 및 제2 부스팅 라인들(121, 125)위에 형성된다. 상기 제1 절연층(131)은 질화규소 또는 산화규소 등의 절연물로 이루어질 수 있다.
상기 제어전극(113) 위의 상기 제1 절연층(131) 위에는, 도 4b에 도시된 바와 같이, 상기 제1 및 제2 스위칭 소자들(TFT1, TFT2)의 상기 반도체층(141)이 형성된다. 상기 반도체층(141)은 아몰퍼스 실리콘층 및 상기 아몰퍼스 실리콘층의 상면에 형성된 고농도로 n+ 도핑된 아몰퍼스 실리콘층을 포함할 수 있다.
이후, 도 4c에 도시된 것과 같이, 상기 제1 절연층(131) 위에 상기 데이터 라인(151)이 형성된다. 상기 데이터 라인(151)은 상기 게이트 라인(111)과 절연되어 교차하며 상기 세로 방향으로 연장될 수 있다.
상기 데이터 라인(151)은 상기 제어전극(113)의 인근에 배치되며, 상기 데이터 라인(151)으로부터 상기 제1 및 제2 스위칭 소자들(TFT1, TFT2)의 상기 입력전극(153)들이 상기 제어전극(113)의 상의 상기 반도체층(141) 위로 각각 연장되어 있다.
상기 제1 스위칭 소자(TFT1)의 제1 출력전극(155)은 일측 단부가 상기 반도체층(141) 위에서 상기 입력전극(153)의 인근에 배치되고, 상기 제1 출력전극(155) 의 타측 단부는 상기 제1 영역(A1)의 가장자리까지 연장되어 있다. 상기 제1 출력전극(155)은 상기 제1 부스팅 라인(121)과 일부가 중첩되게 형성되어 있다.
상기 제2 스위칭 소자(TFT2)들의 제2 출력전극(157)의 일측 단부는 상기 반도체층(141)위에서 상기 제2 스위칭 소자(TFT2)의 입력전극(153)의 인근에 배치되며, 상기 제2 출력전극(157)의 타측 단부는 상기 제2 영역(A2)에 배치되어 있다. 상기 제2 출력전극(157)은 상기 제2 부스팅 라인(125)과 일부가 중첩되게 형성되어 있다.
상기 어레이 기판(101)은 패시배이션막(135) 및 제2 절연층(160)을 더 포함할 수 있다.
상기 패시배이션막(135)은 상기 제1 절연층(131) 위에 형성된 상기 데이터 라인(151), 상기 제1 및 제2 스위칭 소자들(TFT1, TFT2)의 입력전극(153) 및 제1 및 제2 출력전극들(155, 157) 및 상기 반도체층(141) 위에 형성된다.
상기 제2 절연층(160)은 상기 패시배이션막(135) 위에 유기 절연물로 형성될 수 있다. 상기 제2 절연층(160) 및 상기 패시배이션막(135)에는 상기 제1 및 제2 스위칭 소자들(TFT1, TFT2)의 제1 및 제2 출력전극들(155, 157)의 일부를 노출시키는 콘택홀들(161, 163)이 형성되어 있다.
상기 액정표시장치(100)는 구동부를 더 포함할 수 있다. 상기 구동부는 데이터 구동부(10) 및 게이트 구동부(30)를 포함할 수 있다.
상기 대향 기판(201)에 의해 커버되지 않은 상기 하부 기판(105)의 주변 영역(61)중 상측에, 도 1에 도시된 바와 같이, 상기 데이터 구동부(10)가 데이터 드 라이버 IC(10)의 형태로 실장되어 있다. 또한, 상기 주변 영역(61) 중 좌측에는 상기 게이트 구동부(30)가 게이트 드라이버 IC(30)의 형태로 실장되어 있다.
이와 다르게, 상기 구동부는 상기 데이터 구동부(10) 및 상기 게이트 구동부(30)로 분리되지 않고, 단일한 칩형태로 형성될 수도 있다.
상기 주변 영역(61)의 상기 상측 가장자리에는 상기 영상신호가 전달되는 연성인쇄회로필름(FPC; Flexible Printed Circuit)(20)이 전기적으로 연결되어 있다.
상기 데이터 드라이버 IC(10) 및 상기 게이트 드라이버 IC(30)의 입력측 단자는 외부 접속용 배선(35)에 의해 상기 연성인쇄회로필름(20)과 연결되어 있다.
각 상기 게이트 라인(111), 상기 제1 부스팅 라인(121) 및 상기 제2 부스팅 라인(125)은 일측 단부가 상기 게이트 드라이버 IC(30)의 출력측 단자에 전기적으로 연결되어 있다.
도 5는 도 2에 도시된 단위 화소 영역(PA)에 형성된 소자들의 등가 회로도이다.
도 1 및 도 5를 참조하면, 상기 데이터 라인(151)의 일측 단부는 상기 데이터 드라이버 IC(10)의 출력측 단자에 전기적으로 연결되어 있다.
상기 데이터 구동부(10)는 외부로부터 전달된 영상신호를 기초로 상기 데이터 라인(151)에 데이터 신호를 인가한다. 상기 데이터 신호는 상기 데이터 라인(151)을 통해 상기 제1 및 제2 스위칭 소자들(TFT1, TFT2)의 입력전극(153)에 공통적으로 인가된다.
상기 게이트 구동부(30)는 상기 영상신호를 기초로 상기 게이트 라인(111)에 제어신호를 인가한다. 상기 제어신호는 상기 게이트 라인(111)을 통해 상기 제1 및 제2 스위칭 소자들(TFT1, TFT2)의 제어전극(113)에 공통적으로 인가된다.
상기 제어전극(113)에 상기 제어신호가 인가된 경우, 상기 입력전극(153)에 인가된 상기 데이터 신호가 상기 제1 및 제2 출력전극들(155, 157)로 출력된다. 따라서 상기 제1 출력전극(155) 및 상기 제2 출력전극(157)에는 동일한 데이터 신호가 출력될 수 있다.
상기 제1 부스팅 라인(121), 상기 제1 절연층(131) 및 상기 제1 출력전극(155)은 제1 스토리지 캐패시터(CST_T)를 형성한다. 또한, 상기 제2 부스팅 라인(125), 상기 제2 절연층(160) 및 상기 제2 출력전극(157)은 제2 스토리지 캐패시터(CST_2)를 형성한다.
본 실시예에서, 상기 게이트 구동부(30)는 상기 데이터 신호 및 상기 제어신호에 연동된 제1 부스팅 신호 및 제2 부스팅 신호를 상기 제1 부스팅 라인(121) 및 상기 제2 부스팅 라인(125)에 각각 출력할 수 있다.
상기 제1 부스팅 신호를 제어하면 상기 제1 스토리지 캐패시터(CST_T)로 인해 상기 제1 출력전극(155)에 인가된 데이터 신호의 전압 레벨이 제1 화소 전압으로 부스팅될 수 있다. 또한 상기 제2 부스팅 신호를 제어하면 상기 제2 스토리지 캐패시터(CST_R)로 인해 상기 제2 출력전극(157)에 인가된 데이터 신호의 전압 레벨이 제2 화소 전압으로 부스팅될 수 있다.
상기 투과전극(171)은, 도 2 및 도 3에 도시된 것과 같이, 상기 화소 영역(PA)의 상기 제1 영역(A1)에 대응하는 상기 제2 절연층(160) 위에 형성된다. 상 기 투과전극(171)은 투명한 전도성 물질인 ITO 또는 IZO를 도 4c에 도시된 상기 제2 절연층(160) 상에 증착하고 패터닝하여 형성될 수 있다.
상기 투과전극(171)은 평탄한 상기 제2 절연층(160) 위에 형성되며, 제1 콘택홀을 통해 상기 제1 출력전극(155)에 전기적으로 연결되어 있다. 따라서 상기 투과전극(171)에는 상기 데이터 신호 또는 상기 데이터 신호가 부스팅된 상기 제1 화소 전압이 인가될 수 있다.
상기 투과전극(171)을 형성하면서 상기 제2 영역(A2)에는, 도 3에 도시된 것과 같이, 상기 투명한 전도성 물질로 이루어진 전도층(173)이 함께 형성된다. 상기 전도층(173)은 상기 제2 콘택홀(163)을 통해 상기 제2 스위칭 소자(TFT2)의 상기 제2 출력전극(157)에 전기적으로 연결되어 있다.
상기 반사전극(181)은, 도 2 및 도 3에 도시된 것과 같이, 상기 제2 영역(A2)에 형성된 상기 전도층(173) 위에 형성된다. 상기 반사전극(181)은 알루미늄과 같은 반사율이 우수한 금속막으로 형성될 수 있다. 따라서 상기 반사전극(181)은 상기 전도층(173)과 전기적으로 도통되어 상기 제2 출력전극(157)을 통해 상기 데이터 신호 또는 상기 제2 화소 전압을 인가 받을 수 있다.
상기 반사전극(181)에서 반사된 광이 확산되도록 상기 제2 영역(A2)에 대응하는 상기 제2 절연층(160)의 상면에, 도 3에 도시된 것과 같이, 요철패턴을 형성할 수도 있다. 다만, 도 3에 도시된 요철패턴의 요철 사이즈는 과장되게 표시되어 있으며, 상기 요철 패턴으로 인해 상기 제1 영역(A1)과 상기 제2 영역(A2)에서 상기 하부 기판(105)으로부터 상기 투과전극(171)과 상기 반사전극(181)까지의 높이 는 실질적으로 차이가 없다.
상기 어레이 기판(101)은 제1 배향막(191)을 더 포함할 수 있다. 상기 제1 배향막(191)은 상기 투과전극(171), 상기 반사전극(181) 및 상기 제2 절연층(160) 위에 형성된다. 상기 제1 배향막(191)은 후술될 상기 액정층(103)의 초기 배열을 결정한다.
다시 도 1 및 도 3을 참조하면, 상기 대향 기판(201)은 상부 기판(205), 광차단 패턴(210), 칼라필터(230), 오버코팅층(240), 공통전극(250) 및 제2 배향막(260)을 포함할 수 있다.
상기 상부 기판(205)은 상기 하부 기판(105)과 대향하며, 상기 하부 기판(105)과 동일한 재질, 예를 들어, 유리 또는 플라스틱으로 형성될 수 있다.
상기 광차단 패턴(210)은 상기 제1 및 제2 스위칭 소자(TFT2)들, 상기 게이트 라인(111) 및 상기 데이터 라인(151)에 대응하게 상기 상부 기판(205)에 형성된다. 상기 광차단 패턴(210)은 유기물 또는 크롬을 포함하는 금속성 물질로 이루어질 수 있다.
상기 칼라필터(230)는 상기 광차단 패턴(210)에 의해 구획되어 상기 화소 영역(PA)에 대응하는 상기 상부 기판(205)에 인쇄방법 또는 칼라포토레지스트를 사용한 사진-식각 방법 등에 의해 형성될 수 있다. 상기 칼라필터(230)는 전술한 것과 같이, 적색(R), 녹색(G) 및 청색(B) 칼라필터(230) 중 어느 하나일 수 있다.
상기 오버코팅층(240)은 상기 칼라필터(230) 및 상기 광차단 패턴(210)을 덮어 평탄화한다.
상기 공통전극(250)은 ITO 및 IZO와 같은 투명한 도전성 물질로 상기 오버코팅층(240) 위에 형성된다. 상기 공통전극(250)은, 도 1에 도시된 것과 같이 공통전극(250)과 동일한 재료 등으로 이루어진 공통 신호선(137)을 통하여 상기 데이터 드라이버 IC(10)의 COM 단자와 전기적으로 접속될 수 있다. 상기 화소 영역(PA)을 복수의 도메인들로 분할하기 위해, 도 3에 도시된 것과 같이, 상기 공통전극(250)에는 슬릿들이 형성될 수도 있다.
상기 제2 배향막(260)은 상기 공통전극(250) 위에 형성된다.
상기 액정층(103)은 상기 제1 배향막(191)과 상기 제2 배향막(260)의 사이에 개재된다. 상기 액정층(103)이 갖는 액정분자는 상기 어레이 기판(101)에서 상기 대향 기판(201)을 향하는 수직 방향으로 배향되어 VA(vertical align) 모드로 형성될 수 있다.
본 실시예에서 상기 액정층(103)의 두께, 즉 액정층(103)의 셀겝은, 도 3에 도시된 바와 같이, 상기 투과전극(171)과 상기 반사전극(181)에서 실질적으로 동일하게 형성되어 있다. 즉, 본 발명의 액정표시장치(100)는 액정층(103)의 셀겝을 모노(mono) 셀겝(cell gap)으로 하면서 반투과 타입으로 구동된다.
따라서, 상기 투과전극(171) 위의 액정층(103)을 투과하는 제1 광과 상기 반사전극(181) 위의 액정층(103)에 입사하여 상기 반사전극(181)에 의해 반사되는 제2 광에서 상기 액정층(103)을 투과하는 거리가 서로 다르다.
따라서 상기 투과전극(171)과 상기 반사전극(181)에서 상기 액정층(103)의 구동을 동일하게 하면, 상기 액정층(103)으로부터 출사되는 상기 제1 광 및 상기 제2 광의 리타데이션 양이 서로 달라서 정상적으로 액정표시장치(100)가 영상을 표시할 수 없다.
따라서 본 발명에서는 상기 투과전극(171)과 상기 반사전극(181)에 서로 다른 레벨의 전압을 인가하여 상기 액정층(103)에 의한 상기 제1 광 및 상기 제2광의 리타데이션(retardation) 양을 실질적으로 동일하게 제어한다.
도 6은 도 1 내지 도 5에서 설명된 액정표시장치(100)의 구동방법을 설명하는 순서도이다.
본 발명의 액정표시장치(100)의 구동방법은 데이터 신호를 부스팅 라인으로 부스팅하여 투과전극(171)과 반사전극(181)에 차등 전압을 인가하는 ALS 구동 방식을 이용한다.
도 6을 참조하면, 먼저 영상신호에 따라 데이터 신호를 출력한다(단계 S10). 그래픽 카드와 같은 외부 장치로부터 인가된 영상신호에 따라 상기 데이터 구동부(10)는 데이터 라인(151)에 인가될 데이터 신호를 출력한다. 이와 연동되어 상기 게이트 구동부(30)는 상기 게이트 라인(111)에 인가될 게이트 신호를 출력한다.
도 7a는 제어신호, 데이터 신호, 제1 부스팅 신호, 공통 전압 및 제1 화소 전압의 관계를 도시한 파형도이다. 도 7b는 제어신호, 데이터 신호, 제2 부스팅 신호, 공통 전압 및 제2 화소 전압의 관계를 도시한 파형도이다.
도 7a를 참조하면, 제1 부스팅 신호(Vcst1)에 의해 상기 데이터 신호(DS)를 제1 화소 전압(V1)으로 부스팅한다(단계 S30).
전술한 것과 같이, 상기 제어신호(GS)가 상기 제1 스위칭 소자(TFT1)의 상기 제어전극(113)에 인가되면, 상기 제1 스위칭 소자(TFT1)의 입력전극(153)에 인가된 상기 데이터 신호(DS)는 상기 제1 출력전극(155)으로 인가된다.
상기 데이터 신호(DS)와 연동되어 상기 제1 부스팅 라인(121)에는 상기 제1 부스팅 신호(Vcst1)가 인가된다. 상기 제1 부스팅 신호(Vcst1)는 상기 공통전극(250)에 인가되는 상기 공통 전압보다 전압 레벨이 훨씬 크다. 따라서 상기 데이터 신호(DS)는 상기 제1 출력전극(155)과 상기 제1 데이터 라인(151)이 형성하는 상기 제1 스토리지 캐패시터(CST_T)에 의해 상기 제1 화소 전압(V1)으로 부스팅되어 상기 투과전극(171)에 인가될 수 있다.
상기 제1 화소 전압(V1)이 인가됨에 따라 상기 투과전극(171) 위의 액정층(103)은 배열이 변경되며, 상기 투과전극(171) 위의 상기 액정층(103)을 투과하는 상기 제1 광은 상기 액정층(103)에 의해 제1 리타데이션 양만큼 광경로차를 갖게 된다.
도 7b를 참조하면, 제2 부스팅 신호(Vcst2)에 의해 상기 데이터 신호(DS)를 제2 화소 전압(V2)으로 부스팅한다(단계 S50).
상기 데이터 신호(DS)가 상기 제1 화소 전압(V1)으로 부스팅되는 것과 실질적으로 동시에 상기 데이터 신호(DS)는 상기 제2 부스팅 라인(125)에 의해 상기 제2 화소 전압(V2)으로 부스팅된다.
상기 제어신호(GS)가 상기 제2 스위칭 소자(TFT2)의 상기 제어전극(113)에 인가되면, 상기 제2 스위칭 소자(TFT2)의 입력전극(153)에 인가된 상기 데이터 신호(DS)는 상기 제2 출력전극(157)으로 인가된다.
상기 제2 부스팅 라인(125)에는 상기 제2 부스팅 신호(Vcst2)가 인가된다. 상기 제2 부스팅 신호(Vcst2)는 상기 공통전극(250)에 인가되는 상기 공통 전압보다 전압 레벨이 크다. 따라서 상기 데이터 신호(DS)는 상기 제2 출력전극(157)과 상기 제2 부스팅 라인(125)이 형성하는 상기 제2 스토리지 캐패시터(CST_2)에 의해 상기 제2 화소 전압(V2)으로 부스팅되어 상기 반사전극(181)에 인가될 수 있다.
상기 투과전극(171) 또는 상기 반사전극(181)에 인가되는 부스팅된 상기 제1및 제2 화소 전압들(V1, V2)은 하기된 수식 1로부터 결정될 수 있다.
수식1 : Vp=Vd±Δ=Vd±[Cst/(Cst+CLc)](Vh-VL)
상기 수식 1에서 Vp는 부스팅된 화소 전압, Vd는 데이터 라인(151)을 통해 스위칭 소자의 출력전극에 충전된 데이터 신호(DS)의 전압, Δ는 부스팅 신호의 전압 레벨에 따라 커패시티브(capacitive) 커플링(coupling)에 의해 변하는 부스팅되는 양, Cst는 스토리지 캐패시터 용량, CLc는 액정 캐패시터 용량, Vh는 부스팅 신호의 하이 레벨 전압, VL는 부스팅 신호의 로우 레벨 전압을 각각 의미한다.
상기 제2 화소 전압(V2)이 인가됨에 따라 상기 반사전극(181) 위의 액정층(103)은 배열이 변경되며, 상기 액정층(103)에 입사하여 상기 반사전극(181)에 의해 반사되는 제2 광은 상기 반사되기 전 및 후 총합하여 상기 액정층(103)에 의해 제2 리타데이션 양만큼 광경로차를 갖게 된다.
본 실시예에 따른 액정표시장치(100)의 구동방법에서, 상기 제1 부스팅 신호(Vcst1) 및 상기 제2 부스팅 신호(Vcst2)의 레벨을 제어하여 상기 제1 리타데이션 양과 상기 제2 리타데이션 양을 실질적으로 동일하게 제어한다.
도 8은 투과전극(171) 및 반사전극(181)에 각기 인가되는 제1 화소 전압(V1) 및 제2 화소 전압(V2)과 투과전극(171) 및 반사전극(181)에서 광투과율을 도시한 전압-투과율 그래프이다.
도 8에 도시된 그래프에서, 세로축은 상기 투과전극(171) 및 상기 반사전극(181)에서 100분위 퍼센트로 나타낸 액정층(103)의 광투과율을 나타낸다. 가로축은 상기 투과전극(171)에 인가된 상기 제1 화소 전압(V1)과 상기 반사전극(181)에 인가된 제2 화소 전압(V2)의 크기를 나타낸다.
도 8에 도시된 그래프는 액정층(103)의 셀겝을 투과전극(171)과 반사전극(181)에서 실질적으로 동일하게, 대략 3.3 ㎛ 내지 3.5 ㎛로 하고, 상기 투과전극(171)을 투과하는 제1 광과, 상기 반사전극(181)에서 반사되는 제2 광의 상기 액정층(103)에 대한 투과율을 관측한 결과를 나타낸다.
도 8에서 원형점이 표시된 투과전극(171)에 대한 전압-투과율 그래프에서, 상기 제1 화소 전압(V1)이 약 2 볼트(V) 이하 및 인 경우 광투과율이 거의 0 퍼센트(%)에 근접함을 알 수 있다.
또한, 상기 제1 화소 전압(V1)이 약 2.0 볼트(V)에서 약 4.3 볼트까지 변할 때 상기 투과전극(171) 위의 액정층(103)의 광투과율은 0 퍼센트에서 최대 100 퍼센트로 증가되며, 상기 제1 화소 전압(V1)이 약 4.3 볼트 이상으로 증가함에 따라 광투과율이 점차적으로 감소됨을 알 수 있다.
따라서, 상기 제1 화소 전압(V1)은 상기 투과전극(171) 위의 상기 액정층(103)의 상기 광투과율이 최소에서 최대까지 변하는 구간, 예를 들어 대략 2.0 볼트 내지 4.3 볼트의 구동범위에서 변화되는 것이 바람직함을 알 수 있다.
도 8에서 네모점이 표시된 반사전극(181)에 대한 전압-투과율 그래프에서, 상기 제2 화소 전압(V2)이 약 2볼트 이하 및 약 5.5볼트 이상이면 광투과율이 대략 10퍼센트임을 알 수 있다. 또한, 상기 제2 화소 전압(V2)이 약 2 내지 3.1 볼트까지 변할 때 상기 광투과율은 10 퍼센트에서 최대 100 퍼센트까지 급격히 증가하고, 상기 제2 화소 전압(V2)이 약 3.1 볼트에서 약 5.5 볼트까지 변할 때 상기 광투과율은 100 퍼센트에서 10 퍼센트로 감소됨을 알 수 있다.
따라서, 상기 제2 화소 전압(V2)은 상기 반사전극(181) 위의 상기 액정층(103)의 상기 광투과율이 최소에서 최대까지 변화하는 구간, 예를 들어 대략 2.0 볼트 내지 3.1 볼트의 구동범위에서 변화되는 것이 바람직함을 알 수 있다.
상기 투과전극(171)과 상기 반사전극(181)에서 상기 액정층(103)의 절대적인 광투과량은 서로 다를 수 있지만, 상기 광투과율이 실질적으로 동일하도록 상기 액정층(103)을 차등 구동할 수 있다. 상기 투과전극(171)과 상기 반사전극(181) 위의 액정층(103)의 광투과율이 실질적으로 동일할 때, 상기 제1 및 제2 리타데이션 양이 실질적으로 서로 동일해질 수 있다.
예를 들어, 도 8에서 광투과율이 50퍼센트일 때, 상기 제1 화소 전압(V1)은 약 3.1볼트 및 상기 제2 화소 전압(V2)은 약 2.5볼트임을 알 수 있다. 따라서, 이 경우, 상기 데이터 신호(DS)의 전압, 상기 제1 및 제2 화소 전압(V2)을 알고 있으므로 상기 수식 1로부터 상기 제1 및 제2 부스팅 신호(Vcst2)의 전압을 결정할 수 있다.
도 9는 차등 전압이 인가될 때 투과전극(171)과 반사전극(181)에서 계조를 실질적으로 동일하게 하기 위한 구동 전압을 도시하는 계조-구동 전압 그래프이다. 도 10은 투과전극(171)과 반사전극(181)에 차등 전압을 인가하고 감마값을 실질적으로 동일하게 할 때 계조-투과율 그래프이다.
도 9에서, 가로축은 영상표시의 계조를 나타내며, 세로축은 투과전극(171) 및 반사전극(181)에 인가되는 전압을 나타낸다.
도 9를 참조하면, 세모점이 표시된 제1 화소 전압(V1)-계조 그래프는 원형점이 표시된 제2 화소 전압(V2)-계조 그래프보다 기울기가 더 급하게 증가함을 알 수 있다. 즉 0 계조에서 64 계조로 변화될 때, 상기 제1 화소 전압(V1)은 도 8에서 설명된 것과 같이 약 2.0 볼트에서 약 4.3 볼트까지 변화된다. 또한, 상기 제2 화소 전압(V2)은 약 2.0 볼트에서 약 3.1 볼트까지 변화된다. 따라서, 동일한 계조에서 상기 제1 화소 전압(V1)이 상기 제2 화소 전압(V2)보다 크며, 계조가 증가함에 따라 전압차이가 증가함을 알 수 있다.
도 10에서, 가로축은 영상표시의 계조를 나타내며, 세로축은 상기 투과전극(171)과 상기 반사전극(181)에서 광투과율을 나타낸다.
도 10을 참조하면, 계조와 관계된 파라메타인 감마값이 약 2.2일 때, 원형점이 표시된 그래프를 참조하면 투과전극(171)의 광투과율은 실선으로 표시된 이상적인 계조-투과율 그래프에 거의 근사하게 변화됨을 알 수 있다. 또한, 네모점이 표시된 그래프를 참조하면, 반사전극(181)의 광투과율 또한 상기 이상적인 계조-투과율 그래프에 거의 근사하게 변화됨을 알 수 있다.
따라서 도 9 및 도 10으로부터 계조에 따라 상기 제1 화소 전압(V1) 및 상기 제2 화소 전압(V2)을 각기 상기 투과전극(171) 및 상기 반사전극(181)에 차등 인가하면 결과적으로 100분위로 표시되는 표준화된 광투과율이 실질적으로 서로 동일하게 된다. 따라서 상기 제1 및 제2 부스팅 신호들(Vcst1, Vcst2)을 상기 계조에 따라 상기 수식 1에 의해 결정된 값으로 하면, 상기 액정표시장치(100)는 원하는 계조의 영상을 표시할 수 있게 된다.
도 11a 및 도 11b는 도 6 내지 도 10에서 설명된 구동방법에 따라 도 1 내지 도 5에서 설명된 액정표시장치(100)를 구동할 때, 투과전극(171)과 반사전극(181)에서 광의 편광상태를 도시한 다이어그램이다.
도 11a는 상기 제1 및 제2 화소 전압들(V1, V2)이 상기 투과전극(171) 및 상기 반사전극(181)에 인가되지 않은 오프 상태에서 다크 모드(dark mode)가 구현되는 것을 도시한다. 도 11b는 상기 제1 및 제2 화소 전압들(V1, V2)이 상기 투과전극(171) 및 상기 반사전극(181)에 인가된 온 상태에서 화이트 모드(white mode)가 구현되는 것을 도시한다.
도 11a 및 도 11b에 도시된 광학 모드는 상기 액정층(103)이 mPVA 모드로 구동되는 경우를 포함할 수 있다. 이와 다르게 오프 상태에서 화이트 모드가 구현되고 온 상태에서 다크 모드가 구현되도록 광학 모드를 설계할 수도 있고, 이 경우 상기 광학 모드는 상기 액정층(103)이 TN 모드 또는 ECB 모드로 구동되는 경우를 포함할 수 있다.
도 3, 도 11a 및 도 11b를 참조하면, 상기 액정표시장치(100)는 제1 편광판(71), 제1 λ/2 위상차판(72), 제1 λ/4 위상차판(73), 제2 λ/4 위상차판(74), 제2 λ/2 위상차판(75) 및 제2 편광판(76)을 더 포함할 수 있다.
상기 제1 λ/4 위상차판(73)은 상기 어레이 기판(101)의 배면에 배치되며, 상기 제1 편광판(71)은 상기 제1 λ/4 위상차판(73) 위에 배치되고, 상기 제1 λ/2 위상차판(72)은 상기 제1 λ/4 위상차판(73)과 상기 제1 편광판(71)의 사이에 개재될 수 있다.
상기 제2 λ/4 위상차판(74)은 상기 대향 기판(201)의 상면에 배치되며, 상기 제2 편광판(76)은 상기 제2 λ/4 위상차판(75) 위에 배치되고, 상기 제2 λ/2 위상차판(75)은 상기 제2 λ/4 위상차판(74)과 상기 제2 편광판(76)의 사이에 개재될 수 있다.
도 11a에서 상기 제1 편광판(71)으로 입사된 제1 광은 상기 제1 편광판(71) 및 상기 제1 λ/2 위상차판(72)에 의해 특정한 방향으로 선편광되고, 상기 제1 λ/4 위상차판(73)에 의해 제1 방향으로 원편광되어 상기 투과전극(171)을 통해 상기 액정층(103)에 입사된다. 상기 제1 방향은 편의상 원편광의 방향을 구분하기 위해 사용되었다.
상기 오프 상태에서 상기 액정층(103)은 상기 제1 광의 편광상태를 그대로 유지한다. 따라서 상기 제1 방향으로 원편광된 상기 제1 광은 상기 제2 λ/4 위상차판(74) 및 상기 제2 λ/2 위상차판(75)에 의해 선편광된다. 상기 제1 광은 상기 제1 편광판(71)과 편광축이 직교하도록 배치된 상기 제2 편광판(76)에 의해 차단되어 다크 모드가 된다.
한편, 상기 반사전극(181)으로 입사하는 제2 광은 상기 제2 편광판(76) 및 상기 제2 λ/2 위상차판(75)에 의해 특정한 방향으로 선평광 되고, 상기 제2 λ/4 위상차판(74)에 의해 제2 방향으로 원편광되어 상기 반사전극(181) 위의 액정층(103)에 입사된다. 상기 제2 방향은 상기 제1 방향과 180도 위상차가 나는 방향으로 정의될 수 있다.
상기 오프 상태이므로, 상기 액정층(103)을 통과하면서 상기 제2 광의 편광 상태는 변경되지 않는다. 상기 제2 광은 상기 반사전극(181)에서 반사되면서 위상이 반전되어 상기 제1 방향으로 편광된 원편광이 되어 다시 상기 제2 λ/4 위상차판(74)으로 입사된다.
상기 제1 방향으로 원편광된 상기 제2 광은 상기 제2 λ/4 위상차판(74) 및 상기 제2 λ/2 위상차판(75)에 의해 선편광된다. 상기 제2 광은 상기 제2 편광판(76)에 의해 차단되어 다크 모드가 된다.
따라서, 상기 투과전극(171)과 상기 반사전극(181)에서 오프 모드에서 다크 모드가 구현될 수 있다.
도 11b에서 상기 투과전극(171)과 상기 반사전극(181)에서 셀겝이 실질적으로 동일하며, 온 상태이므로 상기 액정층(103)은 입사광의 편광 상태를 변경시킨다.
상기 투과전극(171) 위의 액정층(103)은 상기 제1 화소 전압(V1)이 인가된 상기 투과전극(171)과 상기 공통전극(250)이 형성하는 전기장에 의해 재배열되며, 상기 액정층(103)을 투과하는 상기 제1 광은 λ/2만큼 위상이 변경된다.
즉 상기 제1 방향으로 원편광된 상기 제1 광은 상기 액정층(103)에 의해 상기 제2 방향으로 원편광된다. 상기 제2 방향으로 원편광된 상기 제1 광은 상기 제2 λ/4 위상차판(74) 및 상기 제2 λ/2 위상차판(75)에 의해 선편광되어 상기 제2 편광판(76)을 투과하여 화이트 모드가 구현된다.
상기 반사전극(181) 위의 액정층(103)은 상기 제2 화소 전압(V2)이 인가된 상기 투과전극(171)과 상기 공통전극(250)이 형성하는 전기장에 의해 재배열되며, 상기 제2 광은 상기 투과전극(171) 위의 액정층(103)을 1회 통과할 때 λ/4만큼 위상이 변경된다.
상기 제2 λ/4 위상차판(74)에 의해 상기 제2 방향으로 원평광된 상기 제2 광은 상기 액정층(103)에 의해 다시 선평광되어 상기 반사전극(181)에 입사된다. 상기 반사전극(181)에서 반사된 상기 제2 광은 위상이 180도 변경된 선편광이 되어 다시 액정층(103)을 통과한다. 상기 액정층(103)에 의해 다시 λ/4만큼 위상이 변경된 상기 제2 광은 상기 제2 방향으로 원편광된 광이 된다.
상기 제2 방향으로 원편광된 상기 제2 광은 상기 제2 λ/4 위상차판(74) 및 상기 제2 λ/2 위상차판(75)에 의해 선편광되어 상기 제2 편광판(76)을 투과하여 화이트 모드가 구현된다.
따라서, 상기 투과전극(171)과 상기 반사전극(181)에서 온 모드에서 화이트 모드가 구현될 수 있다.
따라서 상기 액정표시장치(100)의 구동방법에 의하면, 다크 모드와 화이트 모드가 모두 구현 가능하며, 상기 제1 부스팅 신호(Vcst1) 및 상기 제2 부스팅 신 호(Vcst2)를 제어하여 원하는 계조의 영상을 표시할 수 있다.
실시예 2
도 12는 실시예 2에 따른 어레이 기판(401)의 단위 화소 영역(PA)을 도시한 평면도이다.
도 12를 참조하면, 본 실시예에 따른 어레이 기판(401) 및 이의 제조방법은 제1 부스팅 라인(421)의 위치가 변경된 것 및 제1 스위칭 소자(TFT1)의 제1 출력전극(455)이 화소 영역(PA)의 제1 영역(A1)의 가운데까지 연장된 것을 제외하고는 도 1 내지 도 5에서 설명된 어레이 기판(101) 및 이의 제조방법과 실질적으로 동일하다. 따라서 대응하는 요소에 대해서는 대응하는 참조번호를 사용하고, 중복된 설명은 생략한다.
본 실시예에서 상기 제1 부스팅 라인(421)은 게이트 라인(411)과 나란하며 상기 화소 영역(PA)의 제1 영역(A1)을 가로지르도록, 예를 들어, 대략 상기 제1 영역(A1)의 중심을 지나도록 배치된다. 상기 제1 출력전극(455)은 상기 제1 영역(A1)의 중심까지 연장되며, 상기 제1 출력전극(455)의 단부는 상기 제1 부스팅 라인(421)과 중첩되어 제1 스토리지 캐패시터(CST_T)를 형성한다.
본 실시예에 의하면, 상기 제1 부스팅 라인(421), 상기 제2 부스팅 라인(425) 및 상기 게이트 라인(411)들 사이의 이격 간격을 실시예 1보다 더 크게 할 수 있다. 따라서 상기 제1 부스팅 라인(421), 상기 제2 부스팅 라인(425) 및 상기 게이트 라인(411)들의 공정마진을 여유 있게 할 수 있는 장점이 있다.
본 실시예에 따른 액정표시장치는 도 12에 도시된 어레이 기판(401)을 포함하는 것을 제외하고는 도 1 내지 도 5에서 설명된 액정표시장치(100)와 실질적으로 동일하다. 따라서 대응하는 요소에 대해서는 대응하는 참조번호를 부여하고 중복된 설명은 생략한다.
본 실시예에 따른 액정표시장치의 구동방법은 도 6 내지 도 11b에서 설명된 액정표시장치의 구동방법과 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
실시예 3
도 13은 실시예 3에 따른 어레이 기판(601)의 단위 화소 영역(PA)을 도시한 평면도이다. 도 14는 도 13에 도시된 어레이 기판(601)을 II-II' 선을 따라 절단한 단면도이다.
도 13 및 도 14를 참조하면, 본 실시예에 따른 어레이 기판(601) 및 이의 제조방법은 제1 스토리지전극(623) 및 제2 스토리지전극(627) 및 이를 형성하는 단계를 더 포함하는 것을 제외하고는 도 1 내지 도 5에서 설명된 어레이 기판(101) 및 이의 제조방법과 실질적으로 동일하다. 따라서 대응하는 요소에 대해서는 대응하는 참조번호를 사용하고 중복된 설명은 생략한다.
본 실시예의 어레이 기판(601) 및 이의 제조방법에서, 상기 제1 스토리지전극(623)은 상기 투과전극(671)과 동일한 투명한 도전성 물질인 ITO 또는 IZO와 같은 물질로 형성된다. 상기 제1 스토리지전극(623)은 상기 제1 영역(A1)에 대응하는 하부 기판(605) 위에 상기 투과전극(671)보다 작은 면적으로 형성되며, 일측 가장 자리는 상기 제1 부스팅 라인(621) 위에 접촉되어 상기 제1 부스팅 라인(621)과 전기적으로 연결된다.
상기 제1 스토리지전극(623)은 상기 제1 스위칭 소자(TFT1)의 제1 출력전극(655)과 상기 제1 부스팅 라인(621) 사이에 형성되는 제1 스토리지 캐패시터(CST_T)의 크기를 증가시킨다. 따라서, 상기 제1 부스팅 라인(621) 및 상기 제1 출력전극(655)의 선폭을 실시예 1에서보다 감소시킬 수 있다.
상기 제2 스토리지전극(627)은 상기 투과전극(671)과 동일한 투명한 도전성 물질인 ITO 또는 IZO와 같은 물질로 형성될 수 있다. 상기 제2 스토리지전극(627)은 상기 화소 영역(PA)의 제2 영역(A2)에 대응하는 기판 위에 상기 반사전극(681)보다 작은 면적으로 형성되며, 일측 가장자리는 상기 제2 부스팅 라인(625) 위에 접촉되어 상기 제2 부스팅 라인(625)과 전기적으로 연결된다.
상기 제2 스토리지전극(627)은 상기 제2 스위칭 소자(TFT2)의 제2 출력전극(657)과 상기 제2 부스팅 라인(625) 사이에 형성되는 제2 스토리지 캐패시터(CST_2)의 크기를 증가시킨다. 따라서, 상기 제2 부스팅 라인(625) 및 상기 제2 출력전극(657)의 선폭을 실시예 1에서보다 감소시킬 수 있다.
따라서, 본 실시예의 어레이 기판(601)은 실시예 1의 어레이 기판(101)보다 개구율을 증가시킬 수 있다.
본 실시예에 따른 액정표시장치는 도 13 및 도 14에 도시된 어레이 기판(601)을 포함하는 것을 제외하고는 도 1 내지 도 5에서 설명된 액정표시장치(100)와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
본 실시예에 따른 액정표시장치의 구동방법은 도 6 내지 도 11b에서 설명된 액정표시장치의 구동방법과 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
실시예 4
도 15는 실시예 4에 따른 어레이 기판(801)의 단위 화소 영역(PA)을 도시한 평면도이다. 도 16은 도 15에 도시된 어레이 기판(801)을 III-III' 선을 따라 절단한 단면도이다.
도 15 및 도 16을 참조하면, 본 실시예에 따른 어레이 기판(801) 및 이의 제조방법은 제1 스토리지전극(823) 및 제2 스토리지전극(827)을 더 포함하는 것 및 제1 부스팅 라인(821)이 제1 영역(A1)에 배치된 것 및 제1 영역(A1)과 제2 영역(A2)이 거의 비슷한 면적을 갖는 것을 제외하고는 도 1 내지 도 5에서 설명된 어레이 기판(101)과 실질적으로 동일하다. 따라서 대응하는 요소에 대해서는 대응하는 참조번호를 사용하고 중복된 설명은 생략한다.
본 실시예에 따른 어레이 기판(801) 및 이의 제조방법에서 상기 화소 영역(PA)의 제1 영역(A1) 및 제2 영역(A2)은 거의 비슷한 면적을 갖는다.
본 실시예에서 상기 제1 부스팅 라인(821)은 게이트 라인(811)과 나란하며 상기 화소 영역(PA)의 제1 영역(A1)을 가로지르도록, 예를 들어, 대략 상기 제1 영역(A1)의 중심을 지나도록 형성된다. 상기 제1 출력전극(855)은 상기 제1 영역(A1)의 중심까지 연장되며, 상기 제1 출력전극(855)의 단부는 상기 제1 부스팅 라인(821)과 중첩되어 제1 스토리지 캐패시터(CST_T)를 형성한다.
상기 제1 및 제2 스토리지전극(823, 827)들은 상기 투과전극(871)과 동일한 투명한 도전성 물질인 ITO 또는 IZO와 같은 물질로 형성될 수 있다. 상기 제1 및 제2 스토리지전극(823, 827)들은 각각 상기 제1 영역(A1) 및 상기 제2 영역(A2)에 형성되며, 상기 제1 부스팅 라인(821) 및 상기 제2 부스팅 라인(825)을 덮도록 형성된다. 따라서 상기 제1 스토리지전극(823)은 상기 제1 부스팅 라인(821)에 전기적으로 연결되고, 상기 제2 스토리지전극(827)은 상기 제2 부스팅 라인(825)에 전기적으로 연결된다.
상기 제1 스토리지전극(823)은 상기 제1 스토리지 캐패시터(CST_T)의 크기를 증가시키고, 상기 제2 스토리지전극(827)은 상기 제2 스토리지 캐패시터(CST_2)의 크기를 증가시킨다. 따라서 본 실시예에 의하면 제1 및 제2 스토리지 라인들과 제1 및 제2 출력전극들(855, 857)의 선폭을 크게 감소시킬 수 있다. 따라서 상기 화소 영역(PA)의 개구율이 증가된다.
또한 본 실시예에 의하면, 상기 제1 부스팅 라인(821), 상기 제2 부스팅 라인(825) 및 상기 게이트 라인(811)들 사이의 이격 간격을 실시예 1보다 더 크게 할 수 있다. 따라서 상기 제1 부스팅 라인(821), 상기 제2 부스팅 라인(825) 및 상기 게이트 라인(811)들의 공정마진을 여유 있게 할 수 있는 장점이 있다.
본 실시예에 따른 액정표시장치는 도 15 및 도 16에 도시된 어레이 기판(801)을 포함하는 것을 제외하고는 도 1 내지 도 5에서 설명된 액정표시장치와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
본 실시예에 따른 액정표시장치의 구동방법은 도 6 내지 도 11b에서 설명된 액정표시장치의 구동방법과 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
본 발명의 실시예에 따른 액정표시장치의 구동방법, 어레이 기판, 이의 제조방법 및 이를 갖는 액정표시장치는 반투과 모드에서 모노 셀겝을 갖는 액정표시장치를 구현하는 데에 적용될 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 실시예 1에 따른 액정표시장치의 평면도이다.
도 2는 도 1에 도시된 단위 화소 영역의 구성의 일 예를 나타내는 부분 확대 평면도이다.
도 3은 도 2에 도시된 액정표시장치를 I-I' 선을 따라 절단한 단면도이다.
도 4a 내지 도 4c는 도 1 내지 도 3에 도시된 어레이 기판의 제조방법의 공정도들이다.
도 5는 도 2에 도시된 단위 화소 영역(PA)에 형성된 소자들의 등가 회로도이다.
도 6은 도 1 내지 도 5에서 설명된 액정표시장치의 구동방법을 설명하는 순서도이다.
도 7a는 제어신호, 데이터 신호, 제1 부스팅 신호, 공통 전압 및 제1 화소 전압의 관계를 도시한 파형도이다.
도 7b는 제어신호, 데이터 신호, 제2 부스팅 신호, 공통 전압 및 제2 화소 전압의 관계를 도시한 파형도이다.
도 8은 투과 전극 및 반사 전극에 각기 인가되는 제1 화소 전압 및 제2 화소 전압과 투과 전극 및 반사 전극에서 광투과율을 도시한 전압-투과율 그래프이다.
도 9는 차등 전압이 인가될 때 투과전극과 반사전극에서 계조를 실질적으로 동일하게 하기 위한 구동 전압을 도시하는 계조-구동 전압 그래프이다.
도 10은 투과 전극과 반사 전극에 차등 전압을 인가하고 감마값을 실질적으 로 동일하게 할 때 계조-투과율 그래프이다.
도 11a 및 도 11b는 도 6 내지 도 10에서 설명된 구동방법에 따라 도 1 내지 도 5에서 설명된 액정표시장치를 구동할 때, 투과전극과 반사전극에서 광의 편광상태를 도시한 다이어그램이다.
도 12는 실시예 2에 따른 어레이 기판의 단위 화소영역을 도시한 평면도이다.
도 13은 실시예 3에 따른 어레이 기판의 단위 화소영역을 도시한 평면도이다.
도 14는 도 13에 도시된 어레이 기판을 II-II' 선을 따라 절단한 단면도이다.
도 15는 실시예 4에 따른 어레이 기판의 단위 화소영역을 도시한 평면도이다.
도 16은 도 15에 도시된 어레이 기판을 III-III' 선을 따라 절단한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 데이터 구동부 30 : 게이트 구동부
100 : 액정표시장치 101 : 어레이 기판
105 : 하부 기판 111 : 게이트 라인
113 : 제어전극 121 : 제1 부스팅 라인
125 : 제2 부스팅 라인 141 : 반도체층
151 : 데이터 라인 153 : 입력전극
155 : 제1 출력전극 157 : 제2 출력전극
161, 163 : 콘택홀 171 : 화소전극
181 : 반사전극 191 : 제1 배향막
PA : 화소영역 A1 : 제1 영역
A2 : 제2 영역 201 : 대향 기판
205 : 상부 기판 210 : 광차단 패턴
230 : 칼라필터 240 : 오버코팅층
250 : 공통전극 260 : 제2 배향막
71, 76 : 편광판 72, 75 : λ/2 위상차판
73, 74 : λ/4 위상차판 103 : 액정층

Claims (25)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 화소 영역이 정의된 기판 상에 형성된 제어전극, 상기 제어전극 위에서 서로 대향하는 입력전극 및 출력전극을 각각 갖는 제1 스위칭 소자 및 제2 스위칭 소자;
    상기 제1 및 제2 스위칭 소자들의 상기 제어전극들과 전기적으로 연결된 게이트 라인;
    상기 게이트 라인과 절연되어 교차하며 상기 제1 및 제2 스위칭 소자들의 상기 입력전극들과 연결된 데이터 라인;
    상기 제1 스위칭 소자의 상기 출력전극과 제1 스토리지 캐패시터를 형성하는 제1 부스팅 라인;
    상기 제2 스위칭 소자의 상기 출력전극과 제2 스토리지 캐패시터를 형성하는 제2 부스팅 라인;
    상기 화소 영역의 제1 영역에 배치되며, 상기 제1 스위칭 소자의 상기 출력전극에 전기적으로 연결된 투과전극;
    상기 화소 영역의 제2 영역에 배치되며, 상기 제2 스위칭 소자의 상기 출력전극에 연결된 반사전극;
    상기 제1 부스팅 라인과 전기적으로 연결되게 광투과성 전도성 물질로 형성되며, 상기 제1 스위칭 소자의 출력전극에 대향하는 제1 스토리지전극; 및
    상기 제2 부스팅 라인과 전기적으로 연결되게 광투과성 전도성 물질로 형성되며, 상기 제2 스위칭 소자의 출력전극에 대향하는 제2 스토리지전극을 포함하는 어레이 기판.
  10. 제9항에 있어서, 상기 기판으로부터 상기 투과전극까지의 높이와 상기 반사전극까지의 높이가 실질적으로 서로 동일한 것을 특징으로 하는 어레이 기판.
  11. 제10항에 있어서, 상기 제1 및 제2 부스팅 라인들은 상기 게이트 라인과 동일한 층에 상기 게이트 라인의 양측에 서로 나란하게 형성되며, 상기 게이트 라인은 상기 제1 스위칭 소자와 상기 제2 스위칭 소자의 사이로 연장된 것을 특징으로 하는 어레이 기판.
  12. 삭제
  13. 제9항에 있어서, 상기 게이트 라인, 상기 제1 부스팅 라인, 상기 제2 부스팅 라인, 상기 제1 스토리지전극 및 상기 제2 스토리지전극 위에 형성된 제1 절연막; 및
    상기 제1 스위칭 소자 및 상기 제2 스위칭 소자와 상기 투과전극 및 상기 반사전극이 사이에 형성되며, 상기 제1 및 제2 스위칭 소자들의 출력전극들의 일부를 노출시키는 콘택홀들이 형성된 제2 절연막을 더 포함하는 것을 특징으로 하는 어레이 기판.
  14. 제13항에 있어서, 상기 제1 및 제2 부스팅 라인들, 상기 게이트 라인, 상기 제1 및 제2 입력전극들 및 상기 제2 출력전극은 상기 반사전극의 하부에 배치된 것을 특징으로 하는 어레이 기판.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 화소 영역이 정의된 기판 상에 형성된 제1 스위칭 소자 및 제2 스위칭 소자와, 상기 제1 및 제2 스위칭 소자들의 제어전극들과 전기적으로 연결된 게이트 라인과, 상기 제1 및 제2 스위칭 소자들의 입력전극들과 연결된 데이터 라인과, 상기 제1 스위칭 소자의 출력전극과 제1 스토리지 캐패시터를 형성하는 제1 부스팅 라인과, 상기 제2 스위칭 소자의 출력전극과 제2 스토리지 캐패시터를 형성하는 제2 부스팅 라인과, 상기 화소 영역의 제1 영역에서 상기 제1 스위칭 소자의 상기 출력전극에 전기적으로 연결된 투과전극과, 상기 화소 영역의 제2 영역에서 상기 제2 스위칭 소자의 상기 출력전극에 연결된 반사전극, 상기 제1 부스팅 라인과 전기적으로 연결되게 광투과성 전도성 물질로 형성되며, 상기 제1 스위칭 소자의 출력전극에 대향하는 제1 스토리지전극과, 상기 제2 부스팅 라인과 전기적으로 연결되게 광투과성 전도성 물질로 형성되며, 상기 제2 스위칭 소자의 출력전극에 대향하는 제2 스토리지전극을 포함하는 어레이 기판;
    상기 어레이 기판과 대향하는 대향 기판; 및
    상기 어레이 기판과 상기 대향 기판의 사이에 개재되며 상기 투과전극과 상기 반사전극에서 셀겝이 실질적으로 동일한 액정층을 포함하는 액정표시장치.
  20. 제19항에 있어서, 상기 제1 및 제2 부스팅 라인들은 상기 게이트 라인과 동일한 층에 상기 게이트 라인의 양측에 서로 나란하게 형성되며, 상기 게이트 라인은 상기 제1 스위칭 소자와 상기 제2 스위칭 소자의 사이로 연장된 것을 특징으로 하는 액정표시장치.
  21. 제20항에 있어서, 상기 제1 및 제2 부스팅 라인들, 상기 게이트 라인, 상기 제1 및 제2 입력전극들 및 상기 제2 출력전극은 상기 반사전극의 하부에 배치된 것을 특징으로 하는 액정표시장치.
  22. 삭제
  23. 제19항에 있어서, 외부로부터 전달된 영상 신호에 따라 상기 데이터 라인에 인가될 데이터 신호;
    상기 제1 부스팅 라인에 인가되어 상기 데이터 신호를 상기 투과전극에 인가되는 제1 화소 전압으로 부스팅(boosting)하는 제1 부스팅 신호;
    상기 제2 부스팅 라인에 인가되어 상기 데이터 신호를 상기 반사전극에 인가되는 제2 화소 전압으로 부스팅하는 제2 부스팅 신호; 및
    상기 제1 및 제2 스위칭 소자들을 제어하는 제어 신호를 제공하여, 상기 반사전극 위의 액정층에 입사하여 상기 반사전극에 의해 반사되는 광의 상기 액정층에 의한 리타데이션(retardation) 양을 상기 투과전극 위의 액정층을 투과하는 광의 리타데이션 양과 실질적으로 동일하도록 제어하는 구동부를 더 포함하는 것을 특징으로 하는 액정표시장치.
  24. 제23항에 있어서, 상기 어레이 기판의 배면에 순차로 적층된 제1 λ/4 위상차판, 제1 λ/2 위상차판 및 제1 편광판; 및
    상기 대향 기판의 상면에 순차로 적층된 제2 λ/4 위상차판, 제2 λ/2 위상차판 및 제2 편광판을 더 포함하는 것을 특징으로 하는 액정표시장치.
  25. 제24항에 있어서, 상기 구동부는 상기 투과전극을 통해 상기 액정층을 투과한 광의 계조와 상기 반사전극에서 반사되어 상기 액정층을 투과한 광의 계조가 실질적으로 동일하도록 상기 제1 부스팅 신호 및 상기 제2 부스팅 신호를 제어하는 것을 특징으로 하는 액정표시장치.
KR20080059430A 2008-06-24 2008-06-24 액정표시장치의 구동방법, 어레이 기판, 이의 제조방법 및이를 갖는 액정표시장치 KR101495203B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20080059430A KR101495203B1 (ko) 2008-06-24 2008-06-24 액정표시장치의 구동방법, 어레이 기판, 이의 제조방법 및이를 갖는 액정표시장치
US12/485,721 US9147366B2 (en) 2008-06-24 2009-06-16 Method for driving a liquid crystal display device, an array substrate, method of manufacturing the array substrate and liquid crystal display device having the same
JP2009149904A JP5539674B2 (ja) 2008-06-24 2009-06-24 液晶表示装置の駆動方法、アレイ基板、アレイ基板の製造方法、及びアレイ基板を有する液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080059430A KR101495203B1 (ko) 2008-06-24 2008-06-24 액정표시장치의 구동방법, 어레이 기판, 이의 제조방법 및이를 갖는 액정표시장치

Publications (2)

Publication Number Publication Date
KR20100000076A KR20100000076A (ko) 2010-01-06
KR101495203B1 true KR101495203B1 (ko) 2015-02-25

Family

ID=41430742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080059430A KR101495203B1 (ko) 2008-06-24 2008-06-24 액정표시장치의 구동방법, 어레이 기판, 이의 제조방법 및이를 갖는 액정표시장치

Country Status (3)

Country Link
US (1) US9147366B2 (ko)
JP (1) JP5539674B2 (ko)
KR (1) KR101495203B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011081041A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101842865B1 (ko) * 2009-12-28 2018-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
KR101749944B1 (ko) 2009-12-28 2017-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
US9000438B2 (en) 2010-02-26 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101116328B1 (ko) * 2010-10-01 2012-03-09 (주)헤네스 유아동용 전동차의 조향장치 및 그 제어방법
KR101746685B1 (ko) 2010-11-10 2017-06-14 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR20120054890A (ko) * 2010-11-22 2012-05-31 삼성모바일디스플레이주식회사 액정 표시 장치 및 그 구동 방법
KR101843872B1 (ko) * 2011-06-27 2018-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102082794B1 (ko) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
TWI521264B (zh) * 2014-06-05 2016-02-11 友達光電股份有限公司 畫素陣列以及應用其的顯示器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000035570A (ja) * 1998-07-16 2000-02-02 Sharp Corp 液晶表示装置
JP2003084298A (ja) * 2001-09-11 2003-03-19 Toshiba Corp 平面表示装置
KR20050060847A (ko) * 2003-12-17 2005-06-22 삼성전자주식회사 액정 표시 장치와, 이의 광학 필름 어셈블리
WO2006007610A1 (de) * 2004-07-16 2006-01-26 Erema Engineering Recycling Maschinen Und Anlagen Gesellschaft M.B.H. Vorrichtung und verfahren zur aufbereitung von thermoplastischem, zu recycelndem kunststoffmaterial

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4093356A (en) * 1977-02-14 1978-06-06 General Electric Company Transflective liquid crystal display
TWI229767B (en) * 2003-07-15 2005-03-21 Au Optronics Corp Transflective liquid crystal display panel
TWI297793B (en) * 2004-05-21 2008-06-11 Sanyo Electric Co Liquid crystal display device
JP2007065647A (ja) 2005-08-30 2007-03-15 Samsung Electronics Co Ltd 液晶表示装置ならびにその駆動装置及び駆動方法
JP4638891B2 (ja) 2006-03-06 2011-02-23 友達光電股▲ふん▼有限公司 半透過型液晶表示器
WO2008007610A1 (fr) 2006-07-13 2008-01-17 Sharp Kabushiki Kaisha Dispositif d'affichage à cristaux liquides
US7843419B2 (en) * 2006-11-17 2010-11-30 Hannstar Display Corporation Transflective LCD and driving method thereof
TW200823522A (en) * 2006-11-24 2008-06-01 Chi Mei Optoelectronics Corp Transflect liquid crystal display panel, liquid crystal display module, and liquid crystal display thereof
JP5024786B2 (ja) * 2007-04-13 2012-09-12 Ｎｌｔテクノロジー株式会社 半透過型液晶表示装置
KR20100024639A (ko) * 2008-08-26 2010-03-08 삼성전자주식회사 액정 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000035570A (ja) * 1998-07-16 2000-02-02 Sharp Corp 液晶表示装置
JP2003084298A (ja) * 2001-09-11 2003-03-19 Toshiba Corp 平面表示装置
KR20050060847A (ko) * 2003-12-17 2005-06-22 삼성전자주식회사 액정 표시 장치와, 이의 광학 필름 어셈블리
WO2006007610A1 (de) * 2004-07-16 2006-01-26 Erema Engineering Recycling Maschinen Und Anlagen Gesellschaft M.B.H. Vorrichtung und verfahren zur aufbereitung von thermoplastischem, zu recycelndem kunststoffmaterial

Also Published As

Publication number Publication date
KR20100000076A (ko) 2010-01-06
US20090315880A1 (en) 2009-12-24
JP5539674B2 (ja) 2014-07-02
JP2010009045A (ja) 2010-01-14
US9147366B2 (en) 2015-09-29

Similar Documents

Publication Publication Date Title
KR101495203B1 (ko) 액정표시장치의 구동방법, 어레이 기판, 이의 제조방법 및이를 갖는 액정표시장치
US9664948B2 (en) Liquid crystal display
JP3617458B2 (ja) 表示装置用基板、液晶装置及び電子機器
JP4002105B2 (ja) 液晶表示装置
KR100539135B1 (ko) 반투과반사형 액정 장치
US7671942B2 (en) Transflective LCD device and method having first domain in reflective portion, second and third domains in transmission portion and with additional electrodes in third domain for third storage electrode
JP4606822B2 (ja) 半透過型液晶表示装置の製造方法
US7586575B2 (en) Liquid crystal device and electronic apparatus
US20070052902A1 (en) Liquid crystal display
KR101528758B1 (ko) 액정표시장치의 구동방법, 어레이 기판, 이의 제조방법 및이를 갖는 액정표시장치
JP2007017943A (ja) 液晶装置及び電子機器
KR20080110541A (ko) 액정 장치 및 전자 기기
US8319922B2 (en) Liquid crystal display and electronic apparatus
US8896803B2 (en) Liquid crystal display device and method of manufacturing the same
JP2009014950A (ja) 液晶装置及び電子機器
KR101499241B1 (ko) 액정 표시 장치
US7609341B2 (en) Common electrode panel, manufacturing method thereof, and liquid crystal display including the panel
US20090015776A1 (en) Liquid crystal display
KR100924747B1 (ko) 광시야각 액정표시장치
US20160170263A1 (en) Liquid crystal display device
US10802323B2 (en) Liquid crystal display device
JP2003344839A (ja) 半透過反射型液晶装置、およびそれを用いた電子機器
JP2004206080A (ja) 液晶表示装置および電子機器
JP4305551B2 (ja) 半透過反射型液晶装置、およびそれを用いた電子機器
JP2001305996A (ja) 表示装置用基板及びその製造方法、並びに液晶装置及び電子機器

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 6