CN110190106B - 一种显示面板及其制备方法、检测方法、显示装置 - Google Patents

一种显示面板及其制备方法、检测方法、显示装置 Download PDF

Info

Publication number
CN110190106B
CN110190106B CN201910510151.4A CN201910510151A CN110190106B CN 110190106 B CN110190106 B CN 110190106B CN 201910510151 A CN201910510151 A CN 201910510151A CN 110190106 B CN110190106 B CN 110190106B
Authority
CN
China
Prior art keywords
test
insulating layer
electrode
layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910510151.4A
Other languages
English (en)
Other versions
CN110190106A (zh
Inventor
包征
夏亚琴
辛燕霞
陈功
胡红伟
吴奕昊
李雪萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910510151.4A priority Critical patent/CN110190106B/zh
Publication of CN110190106A publication Critical patent/CN110190106A/zh
Priority to PCT/CN2020/070402 priority patent/WO2020248597A1/en
Priority to US16/771,646 priority patent/US11444142B2/en
Application granted granted Critical
Publication of CN110190106B publication Critical patent/CN110190106B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

本申请公开了一种显示面板及其制备方法、检测方法、显示装置，用以提高对晶体管电学特性检测的准确度。本申请实施例提供的一种显示面板，所述显示面板具有显示区和包围所述显示区的非显示区；所述显示区包括显示像素电路；所述非显示区包括至少一个测试像素电路，所述测试像素电路与所述显示像素电路的电路结构相同，所述测试像素电路包括多个晶体管，至少一个所述晶体管的电极分别与不同的测试垫电连接。

Description

一种显示面板及其制备方法、检测方法、显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板及其制备方法、检测方法、显示装置。
背景技术
随着显示技术的不断发展，有机发光二极管(Organic Light Emitting Diode，OLED)显示面板因其自发光、广视角、高对比度、低功耗、高反应速度等优点，已经越来越多地被应用于各种电子设备中。目前，很多不良问题都出现在显示面板的显示区(AA区)，薄膜晶体管(Thin Film Transistor，TFT)像素驱动电路是OLED显示面板的重要组成部分，因显示面板是由多层薄膜堆叠而成，像素驱动电路被膜层覆盖，AA区TFT的电学特性无法直接测量。现有技术想要对OLED显示面板像素驱动电路中TFT电学特性的监控，主要通过在测试区设置测试元件组(Test Element Group，TEG)，TEG包括TFT，对TEG中的TFT的电学特性进行测量来表征AA去TFT的电学特性，然而TEG中TFT是彼此独立的，而AA区中的TFT是彼此互联的，又有周围物理因素例如寄生电容耦合等的影响，再加上工艺制成的不稳定性，TEG区TFT很难真实地表征AA区TFT的特性。
综上，现有技术TEG中的TFT无法真实表征AA区TFT的特性。
发明内容
本申请实施例提供了一种显示面板及其制备方法、检测方法、显示装置，用以提高对晶体管电学特性检测的准确度。
本申请实施例提供的一种显示面板，所述显示面板具有显示区和包围所述显示区的非显示区；所述显示区包括显示像素电路；所述非显示区包括至少一个测试像素电路，所述测试像素电路与所述显示像素电路的电路结构相同，所述测试像素电路包括多个晶体管，至少一个所述晶体管的电极分别与不同的测试垫电连接。
本申请实施例提供的显示面板，非显示区包括与显示像素电路的电路结构相同的测试像素电路，即测试像素电路包括的多个晶体管电连接，从而可以模拟显示区显示像素电路中的晶体管的电学特性，测试像素电路中晶体管的电学特性与显示像素电路晶体管的电学特性非常接近，使得测试像素电路中的晶体管的电学特性可以表征显示像素电路中晶体管的电学特性，可以提高对晶体管电学特性检测的准确度，并且由于晶体管的电极与测试垫电连接，从而无需增加额外工艺便可以利用电学测试设备对晶体管的电极进行电学测试，可以实现批量检测。
可选地，所述非显示区还包括：环境像素电路，所述环境像素电路与所述显示像素电路的电路结构相同，多个所述环境像素电路包围一个所述测试像素电路。
本申请实施例提供的显示面板，在非显示区还包括包围测试像素电路的环境像素电路，从而可以真实的模拟显示像素电路的环境条件，使得测试像素电路中的晶体管可以真实的表征显示像素电路中的晶体管，对测试像素电路中的晶体管的电极进行电学测试，电学测试结果可以真实的反应出显示像素电路中的晶体管的电学特性，提高对晶体管电学特性检测的准确度。
可选地，每个所述测试像素电路被八个所述环境像素电路包围，一个所述测试像素电路和包围的八个所述环境像素电路呈3乘3的阵列排布，且所述测试像素电路位于阵列中心位置。
可选地，所述测试像素电路中的每一所述晶体管的电极分别与不同的测试垫电连接。
可选地，所述测试像素电路的数量与包含的晶体管数量相同，不同的测试像素电路中的一个不同所述晶体管的电极分别与不同的测试垫电连接。
可选地，所述测试像素电路包括：在衬底基板上依次层叠设置的有源层，第一绝缘层，第一栅极电极层，第二绝缘层，第二栅极电极层，第三绝缘层，源漏电极层，第四绝缘层，测试电极层，以及第五绝缘层；
所述测试像素电路中晶体管的栅极位于所述第一栅极电极层，源漏极位于有源层；
所述源漏电极层具有栅极连接垫和源漏极连接垫；所述栅极连接垫通过贯穿第三绝缘层和第二绝缘层的过孔与所述栅极电连接，且所述第二栅极电极层具有避让栅极连接垫的通孔；所述源漏极连接垫通过贯穿第三绝缘层、第二绝缘层和第一绝缘层的过孔与所述源漏极电连接，且所述第二栅极电极层具有避让源漏极连接垫的通孔；
所述测试电极层包括栅极测试垫和源漏极测试垫；所述栅极测试垫通过贯穿所述第四绝缘层的过孔与所述栅极连接垫电连接；所述源漏极测试垫通过贯穿所述第四绝缘层的过孔与所述源漏极连接垫电连接；所述第五绝缘层具有暴露所述栅极测试垫和所述源漏极测试垫的过孔。
本申请实施例提供的显示面板，待检测晶体管的各电极通过电极连接垫引出，即使得待检测晶体管的各电极通过电极连接垫与测试垫电连接，从而使得电学测试设备与测试垫连接便可以对待检测晶体管进行电学检测，并且由于在第二栅极电极层形成通孔，这样，第三绝缘层填充通孔，通孔覆盖的区域第三绝缘层与第二绝缘层接触，这样便可以直接对通孔覆盖区域的绝缘层进行打孔，从而在通孔覆盖的区域形成露出待检测晶体管电极的工艺简单易于实现，后续使得电极连接垫与晶体管各电极电连接的同时还可以避免电极连接垫与第二栅极电极层短路。
可选地，所述测试像素电路包括：第一开关晶体管，第二开关晶体管，第三开关晶体管，第四开关晶体管，第五开关晶体管，第六开关晶体管，驱动晶体管以及电容；其中，所述驱动晶体管的栅极与所述电容的第一电极、所述第一开关晶体管的漏极电连接，所述第一开关晶体管的漏极还与所述第二开关晶体管的源极电连接，所述驱动晶体管的源极与所述第二开关晶体管的漏极以及所述第五开关晶体管的源极电连接，所述驱动晶体管的漏极与所述第三开关晶体管的漏极以及所述四开关晶体管的漏极电连接，所述电容的第二电极与所述第四开关晶体管的源极电连接，所述第五开关晶体管的漏极与所述第六开关晶体管的漏极电连接。
可选地，所述非显示区划分为测试区以及与所述测试区相邻的边框区，所述测试像素电路和环境像素电路位于所述测试区和/或所述边框区。
本申请实施例提供的一种上述显示面板的检测方法，所述方法包括：
控制电学测试设备与所述测试垫电连接，并对与所述测试垫电连接的所述晶体管的电极进行电学测试。
本申请实施例提供的显示面板的检测方法，由于测试像素电路中待检测晶体管的电极通过测试垫引出，因此可以直接利用电学测试设备与测试垫电连接，便可以对待检测晶体管的电极进行电学测试，实现对待检测晶体管电学特性的自动检测，并且，本申请实施例提供的检测方法由于在对待检测晶体管进行检测之前无需对增加任何额外处理，还可以很容易实现批量数据检测。
可选地，控制电学测试设备与所述测试垫电连接，具体包括：控制电学测试设备中的牛毛针与所述测试垫电连接。
本申请实施例提供的显示面板的检测方法，由于采用电学测试设备中的牛毛针与测试垫电连接，牛毛针直径小且材质软，从而可以避免使用硬针检测对测试垫造成损伤。
本申请实施例提供的一种上述显示面板的制备方法，所述方法包括：
在衬底基板上形成所述显示像素电路各膜层，以及在衬底基板上形成所述测试像素电路各膜层；
形成与所述测试像素电路中至少一个所述晶体管的电极分别电连接的所述测试垫。
可选地，该方法还包括：
在衬底基板上形成测试像素电路各膜层的同时，形成所述环境像素电路各膜层。
可选地，形成所述测试像素电路各膜层，具体包括：
在衬底基板上依次形成的有源层的图案，第一绝缘层，第一栅极电极层的图案，第二绝缘层，第二栅极电极层的图案；所述第二栅极电极层包括通孔；
在所述第二栅极电极层之上形成第三绝缘层；
在贯穿所述第二栅极电极层的通孔覆盖的区域，形成贯穿第三绝缘层和第二绝缘层的过孔，以及形成贯穿第三绝缘层、第二绝缘层和第一绝缘层的过孔；且在贯穿所述第二栅极电极层的通孔之外的区域，形成贯穿第三绝缘层、第二绝缘层和第一绝缘层的过孔；
在所述第三绝缘层之上形成包括栅极连接垫以及源漏极连接垫的源漏电极层的图案，所述栅极连接垫通过贯穿第三绝缘层和第二绝缘层的过孔与所述第一栅极电极层中的所述栅极电连接，所述源漏极连接垫通过贯穿第三绝缘层、第二绝缘层和第一绝缘层的过孔与所述有源层中的所述源漏极电连接；
形成与所述测试像素电路中至少一个所述晶体管的电极分别电连接的测试垫，具体包括：
在所述源漏电极层之上形成第四绝缘层，并形成贯穿所述第四绝缘层且暴露所述栅极连接垫和所述源漏极连接垫的过孔；
在所述第四绝缘层之上形成测试电极层的图案，所述测试电极层包括栅极测试垫和源漏极测试垫，所述栅极测试垫通过贯穿所述第四绝缘层的过孔与所述栅极连接垫电连接，所述源漏极测试垫通过贯穿所述第四绝缘层的过孔与所述源漏极连接垫电连接。
本申请实施例提供的显示面板制备方法，待检测晶体管的各电极通过电极连接垫引出，即使得待检测晶体管的各电极通过电极连接垫与测试垫电连接，从而使得电学测试设备与测试垫连接便可以对待检测晶体管进行电学检测，并且由于在第二栅极电极层形成通孔，这样，第三绝缘层填充通孔，通孔覆盖的区域第三绝缘层与第二绝缘层接触，这样便可以直接对通孔覆盖区域的绝缘层进行打孔，从而在通孔覆盖的区域形成露出待检测晶体管电极的工艺简单易于实现，后续使得电极连接垫与晶体管各电极电连接的同时还可以避免电极连接垫与第二栅极电极层短路。
本申请实施例提供了一种显示装置，包括本申请实施例提供的上述显示面板。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种显示面板的示意图；
图2为本申请实施例提供的另一种显示面板的示意图；
图3为本申请实施例提供的又一种显示面板的示意图；
图4为本申请实施例提供的图3中沿AA’的截面示意图；
图5为本申请实施例提供的图3中沿BB’的截面示意图；
图6为本申请实施例提供的图3中沿CC’的截面示意图；
图7为本申请实施例提供的一种显示像素电路的示意图；
图8为本申请实施例提供的一种显示面板的制备方法的示意图；
图9为本申请实施例提供的一种显示面板的制备方法中形成的有源层的图案的示意图；
图10为本申请实施例提供的一种显示面板的制备方法中形成的第一栅极电极层的图案的示意图；
图11为本申请实施例提供的一种显示面板的制备方法中形成的第二栅极电极层的图案的示意图；
图12为本申请实施例提供的一种显示面板的制备方法在第二栅极电极层形成通孔的示意图；
图13为本申请实施例提供的一种显示面板的制备方法从ILD层开始形成的过孔区域的正投影的示意图；
图14为本申请实施例提供的一种显示面板的制备方法中形成的源漏电极层的示意图。
具体实施方式
本申请实施例提供了一种显示面板，如图1所示，所述显示面板具有显示区1和包围所述显示区1的非显示区2；所述显示区1包括显示像素电路；所述非显示区包括至少一个测试像素电路，如图2所示，所述测试像素电路与所述显示像素电路的电路结构相同，所述测试像素电路包括多个晶体管，至少一个所述晶体管的电极分别与不同的测试垫13电连接。
本申请实施例提供的显示面板，非显示区包括与显示像素电路的电路结构相同的测试像素电路，即测试像素电路包括的多个晶体管电连接，从而可以模拟显示区显示像素电路中的晶体管的电学特性，测试像素电路中晶体管的电学特性与显示像素电路晶体管的电学特性非常接近，使得测试像素电路中的晶体管的电学特性可以表征显示像素电路中晶体管的电学特性，可以提高对晶体管电学特性检测的准确度，并且由于晶体管的电极与测试垫电连接，从而无需增加额外工艺便可以利用电学测试设备对晶体管的电极进行电学测试，可以实现批量检测。
可选地，如图3所示，本申请实施例提供的显示面板，所述非显示区还包括：环境像素电路22，所述环境像素电路22与所述显示像素电路的电路结构相同，多个所述环境像素电路22包围一个所述测试像素电路21。
本申请实施例提供的显示面板，在非显示区还包括包围测试像素电路的环境像素电路，从而可以真实的模拟显示像素电路的环境条件，使得测试像素电路中的晶体管可以真实的表征显示像素电路中的晶体管，对测试像素电路中的晶体管的电极进行电学测试，电学测试结果可以真实的反应出显示像素电路中的晶体管的电学特性，提高对晶体管电学特性检测的准确度。
可选地，本申请实施例提供的如图3所示的显示面板，每个所述测试像素电路21被八个所述环境像素电路22包围，一个所述测试像素电路21和包围的八个所述环境像素22电路呈3乘3的阵列排布，且所述测试像素电路21位于阵列中心位置。
当然，测试像素电路也可以被更多的环境像素电路包围，只要测试像素电路被环境像素电路包围，便可以真实的模拟显示像素电路的环境，使得测试像素电路中晶体管的电学特性真实的表征显示像素电路中晶体管的电学特性。
可选地，所述测试像素电路中的每一所述晶体管的电极分别与不同的测试垫电连接。
从而可以对一个测试像素电路中包括的每一晶体管进行电学检测。
可选地，所述测试像素电路的数量与包含的晶体管数量相同，不同的测试像素电路中的一个不同所述晶体管的电极分别与不同的测试垫电连接。
即显示面板的非显示区包括多个测试像素电路，当需要对显示像素电路中的每一晶体管进行电学检测时，可以设置多个测试像素电路，每一测试像素电路仅对其中一个晶体管进行电学检测，不同测试像素电路中待检测的晶体管不同。
当需要不同的测试像素电路中的一个不同所述晶体管的电极分别与不同的测试垫电连接时，也可以根据实际需要设置更多的测试像素电路，使得测试像素电路的数量不小于每一显示像素电路中晶体管的数量。
可选地，如图2～图6所示，所述测试像素电路21包括：在衬底基板23上依次层叠设置的有源层5，第一绝缘层6，第一栅极电极层7，第二绝缘层8，第二栅极电极层9，第三绝缘层10，源漏电极层11，第四绝缘层12，测试电极层，以及第五绝缘层14；
所述测试像素电路21中晶体管的栅极位于所述第一栅极电极层7，源漏极位于有源层5；
所述源漏电极层11具有栅极连接垫15和源漏极连接垫24；所述栅极连接垫15通过贯穿第三绝缘层10和第二绝缘层8的过孔27与所述栅极电连接，且所述第二栅极电极层9具有避让栅极连接垫15的通孔28；所述源漏极连接垫24通过贯穿第三绝缘层10、第二绝缘层8和第一绝缘层6的过孔与30所述源漏极电连接，且所述第二栅极电极层9具有避让源漏极连接垫的通孔28；
所述测试电极层包括栅极测试垫18和源漏极测试垫25；所述栅极测试垫18通过贯穿所述第四绝缘层12的过孔26与所述栅极连接垫15电连接；所述源漏极测试垫25通过贯穿所述第四绝缘层的过孔26与所述源漏极连接垫24电连接；所述第五绝缘层14具有暴露所述栅极测试垫18和所述源漏极测试垫25的过孔(未示出)。
本申请实施例提供的显示面板，待检测晶体管的各电极通过电极连接垫引出，即使得待检测晶体管的各电极通过电极连接垫与测试垫电连接，从而使得电学测试设备与测试垫连接便可以对待检测晶体管进行电学检测。并且由于第二栅极电极层设置有通孔，在后续设置第三绝缘层时，第三绝缘层填充通孔，通孔覆盖的区域第三绝缘层与第二绝缘层接触，这样便可以直接对通孔覆盖区域的绝缘层进行打孔，从而可以在避免第二栅极电极层与电极连接垫短路的同时，实现电极连接垫与晶体管各电极电连接。
需要说明的是，如果不在第二栅极电极层设置避让源漏极连接垫的通孔以及避让栅极连接垫的通孔，则第二栅极电极层遮挡待检测晶体管的栅极和源极，当想要通过电极连接垫与待检测晶体管电极电连接时，第三绝缘层形成之后，直接从第三绝缘层开孔则无法打穿第二栅极电极层，即便增加工艺先在第三绝缘层形成过孔再在第二栅极电极层形成过孔，后续过孔处的源漏极金属层与第二栅极电极层短路。本申请实施例提供的显示面板，由于在第二栅极电极层设置有避让源漏极连接垫的通孔以及避让栅极连接垫的通孔，第三绝缘层填充通孔，在通孔覆盖的区域形成露出待检测晶体管电极的工艺简单易于实现，同时还可以避免电极连接垫与第二栅极电极层短路。图3中以测试像素电路21的第二栅极电极层具有避让栅极连接垫的通孔和避让源极连接垫的通孔为例进行举例说明。在具体实施时，可根据待检测晶体管各电极与第二栅极电极层的位置关系，选择设置通孔的数量和位置。
为了便于示出有源层以及各电极层的位置关系，图2、图3提供的测试像素电路的俯视图中均未示出各绝缘层，为了便于示出栅极连接垫、源极连接垫以及漏极连接垫，图3中未示出测试电极层。当非显示区包括环境像素电路时，包围测试像素电路的环境像素电路可以与测试像素电路同时形成，环境像素电路无需设置测试电极层，环境像素电路包括：在衬底基板上依次层叠设置的有源层，第一绝缘层，第一栅极电极层，第二绝缘层，第二栅极电极层，第三绝缘层，源漏电极层，第四绝缘层，以及第五绝缘层。
本申请实施例提供的如图2～图6所示的显示面板，以一个测试像素电路中其中一个晶体管的各电极与测试垫电连接为例进行举例说明，即对一个晶体管的栅极、源极以及漏极进行检测。图2～图6中，源漏极连接垫24包括：源极连接垫16，以及漏极连接垫17。测试电极层包括测试垫13，测试垫13包括栅极测试垫18和源漏极测试垫25，源漏极测试垫25包括：源极测试垫19，以及漏极测试垫20。其中，图4为图3中沿AA’的截面图，图5为图3中沿BB’的截面图，图6为图3中沿CC’的截面图。
如图4所示，包括衬底基板23，有源层5、第一绝缘层6，第一栅极电极层7，第二绝缘层8，第二栅极电极层9，第三绝缘层10，栅极连接垫15，第四绝缘层12，栅极测试垫18，以及第五绝缘层14。栅极连接垫15通过贯穿第三绝缘层10和第二绝缘层8的过孔27与第一栅极电极层7中待检测晶体管的栅极电连接，其中，第二栅极电极层9具有避让栅极连接垫15的通孔28。栅极测试垫18通过贯穿第四绝缘层12的过孔26与栅极连接垫15电连接。
如图5所示，包括衬底基板23，有源层5、第一绝缘层6，第二绝缘层8，第二栅极电极层9，第三绝缘层10，源极连接垫16，第四绝缘层12，源极测试垫19，以及第五绝缘层14。源极连接垫16通过贯穿第三绝缘层10、第二绝缘层8和第一绝缘层6的过孔30与有源层5中待检测晶体管的源极电连接，其中，第二栅极电极层9具有避让源极连接垫16的通孔28。源极测试垫19通过贯穿第四绝缘层12的过孔26与源极连接垫16电连接。
如图6所示，包括衬底基板23，有源层5、第一绝缘层6，第二绝缘层8，第三绝缘层10，漏极连接垫17，第四绝缘层12，漏极测试垫20，以及第五绝缘层14。漏极连接垫17通过贯穿第三绝缘层10、第二绝缘层8和第一绝缘层6的过孔30与有源层5中待检测晶体管的源极电连接。漏极测试垫20通过贯穿第四绝缘层12的过孔26与漏极连接垫17电连接。
需要说明的是，在具体实施时，可以根据测试电极层中各测试垫的图案选择设置贯穿第五绝缘层的过孔的位置，例如可以在图3中区域29覆盖的区域，形成贯穿第五绝缘层的过孔，以暴露测试垫。
本申请实施例提供的显示面板，第一绝缘层以及第二绝缘层例如可以是栅绝缘层(Gate Insulator，GI)，第三绝缘层例如可以是层间绝缘层(ILD)，第四绝缘层12例如可以是平坦化层(Planarization，PLN)，第五绝缘层例如可以是像素定义层(Pixel DefinitionLayer，PDL)。
可选地，本申请实施例提供的如图2、图3所示的显示面板，层叠设置的有源层、第一绝缘层、第一栅极电极层、第二绝缘层、第二栅极电极层、第三绝缘层以及源漏电极层形成所述测试像素电路包括：第一开关晶体管T1，第二开关晶体管T2，驱动晶体管T3，第三开关晶体管T4，第四开关晶体管T5，第五开关晶体管T6，第六开关晶体管T7以及电容Cst；其中，所述驱动晶体管的栅极与所述电容的第一电极、所述第一开关晶体管的漏极电连接，所述第一开关晶体管的漏极还与所述第二开关晶体管的源极电连接，所述驱动晶体管的源极与所述第二开关晶体管的漏极以及所述第五开关晶体管的源极电连接，所述驱动晶体管的漏极与所述第三开关晶体管的漏极以及所述四开关晶体管的漏极电连接，所述电容的第二电极与所述第四开关晶体管的源极电连接，所述第五开关晶体管的漏极与所述第六开关晶体管的漏极电连接。
由于显示像素电路与测试像素电路的电路结构相同，即显示像素电路也包括形成晶体管和电容的有源层、第一绝缘层、第一栅极电极层、第二绝缘层、第二栅极电极层、第三绝缘层以及源漏电极层。仍以图2、图3提供的测试像素电路为例，相应的，如图7所示显示像素电路也包括：第一开关晶体管T1，第二开关晶体管T2，驱动晶体管T3，第三开关晶体管T4，第四开关晶体管T5，第五开关晶体管T6，第六开关晶体管T7以及电容Cst。其中，驱动晶体管T3的栅极与电容Cst的第一电极、第一开关晶体管T1的漏极以及第二开关晶体管T2的源极电连接，驱动晶体管T3的源极与第二开关晶体管T2的漏极以及第五开关晶体管T6的源极电连接，驱动晶体管T3的漏极与第三开关晶体管T4的漏极以及四开关晶体管T5的漏极电连接，电容Cst的第一电极与电源线VDD电连接，电容Cst的第二电极与第四开关晶体管T5的源极电连接，第五开关晶体管T6的漏极与第六开关晶体管T7的漏极电连接。图7中，第一开关晶体管T1的栅极、源极、第二开关晶体管T2的栅极、第三开关晶体管T4的栅极、漏极、第四开关晶体管T5的栅极、第五开关晶体管T6的栅极以及第六开关晶体管T7的栅极、漏极分别连接不同的信号线，显示像素电路中第五开关晶体管T6的漏极还与有机发光二极管(OrganicLight-Emitting Diode，OLED)的阳极电连接，在显示区还包括源漏电极层之上第四绝缘层以及第四绝缘层之上的OLED的阳极、发光层以及阴极。即本申请实施例提供的显示面板例如可以是OLED显示面板。
需要说明的是，本申请实施例提供的如图2、图3、图7所示的显示面板，以显示像素电路和测试像素电路包括七个晶体管一个电容为例进行举例说明，在具体实施时，驱动OLED发光的显示像素电路中晶体管和电容的数量以及连接关系可以根据实际需要进行设计，只要使得测试像素电路与所述显示像素电路的电路结构相同，即可使得测试像素电路中的晶体管的电学特性可以表征显示像素电路中晶体管的电学特性，可以提高对晶体管电学特性检测的准确度。
本申请实施例提供的如图2、图3所示的显示面板，以驱动晶体管T3的各电极与测试垫电连接为例进行举例说明。其中，环境像素电路中各晶体管以及电容的连接方式与如图7所示的显示像素电路中各晶体管以及电容的连接方式一致。如图3所示，环境像素电路22中，驱动晶体管T3的栅极与第二开关晶体管T2的源极通过源漏极电极层11中的连接线31电连接，而对于测试像素电路21，由于需要对驱动晶体管T3的电学特性进行检测，栅极连接垫15与驱动晶体管T3的栅极电连接，源极连接垫16与驱动晶体管T3的源极电连接，以及漏极连接垫17与驱动晶体管T3的漏极电连接，因此不同于环境像素电路22的连接方式，图3中栅极连接垫15与第二开关晶体管T2源极的连接线32之间断开，测试垫分别与栅极连接垫15、源极连接垫16以及漏极连接垫17电连接，从而可以实现对驱动晶体管T3电学特性的检测。
可选地，如图1所示，所述非显示区2划分为测试区4以及与所述测试区4相邻的边框区3，所述测试像素电路和环境像素电路位于所述测试区4和/或所述边框区3。
本申请实施例提供的显示面板，测试像素电路和环境像素电路设置的区域可以根据实际需要进行选择。
基于同一发明构思，本申请实施例提供的一种上述显示面板的检测方法，所述方法包括：
控制电学测试设备与所述测试垫电连接，并对与所述测试垫电连接的所述晶体管的电极进行电学测试。
本申请实施例提供的显示面板的检测方法，由于测试像素电路中待检测晶体管的电极通过测试垫引出，因此可以直接利用电学测试设备与测试垫电连接，便可以对待检测晶体管的电极进行电学测试，实现对待检测晶体管电学特性的自动检测，并且，本申请实施例提供的检测方法由于在对待检测晶体管进行检测之前无需对增加任何额外处理，还可以很容易实现批量数据检测。
可选地，控制电学测试设备与所述测试垫电连接，具体包括：控制电学测试设备中的牛毛针与所述测试垫电连接。
本申请实施例提供的显示面板的检测方法，由于采用电学测试设备中的牛毛针与测试垫电连接，牛毛针直径小且材质软，从而可以避免使用硬针检测对测试垫造成损伤。
可选地，所述牛毛针的直径为0.2微米。
基于同一发明构思，本申请实施例还提供了一种上述显示面板的制备方法，如图8所示，所述方法包括：
S101、在衬底基板上形成所述显示像素电路各膜层，以及在衬底基板上形成所述测试像素电路各膜层；
S102、形成与所述测试像素电路中至少一个所述晶体管的电极分别电连接的所述测试垫。
可选地，该方法还包括：
在衬底基板上形成测试像素电路各膜层的同时，形成所述环境像素电路各膜层。
可选地，形成所述测试像素电路各膜层，具体包括：
在衬底基板上依次形成的有源层的图案，第一绝缘层，第一栅极电极层的图案，第二绝缘层，第二栅极电极层的图案；所述第二栅极电极层包括通孔；
在所述第二栅极电极层之上形成第三绝缘层；
在贯穿所述第二栅极电极层的通孔覆盖的区域，形成贯穿第三绝缘层和第二绝缘层的过孔，以及形成贯穿第三绝缘层、第二绝缘层和第一绝缘层的过孔；且在贯穿所述第二栅极电极层的通孔之外的区域，形成贯穿第三绝缘层、第二绝缘层和第一绝缘层的过孔；
在所述第三绝缘层之上形成包括栅极连接垫以及源漏极连接垫的源漏电极层的图案，所述栅极连接垫通过贯穿第三绝缘层和第二绝缘层的过孔与所述第一栅极电极层中的所述栅极电连接，所述源漏极连接垫通过贯穿第三绝缘层、第二绝缘层和第一绝缘层的过孔与所述有源层中的所述源漏极电连接；
形成与所述测试像素电路中至少一个所述晶体管的电极分别电连接的测试垫，具体包括：
在所述源漏电极层之上形成第四绝缘层，并形成贯穿所述第四绝缘层且暴露所述栅极连接垫和所述源漏极连接垫的过孔；
在所述第四绝缘层之上形成测试电极层的图案，所述测试电极层包括栅极测试垫和源漏极测试垫，所述栅极测试垫通过贯穿所述第四绝缘层的过孔与所述栅极连接垫电连接，所述源漏极测试垫通过贯穿所述第四绝缘层的过孔与所述源漏极连接垫电连接。
本申请实施例提供的显示面板制备方法，待检测晶体管的各电极通过电极连接垫引出，即使得待检测晶体管的各电极通过电极连接垫与测试垫电连接，从而使得电学测试设备与测试垫连接便可以对待检测晶体管进行电学检测，并且由于在第二栅极电极层形成通孔，这样，第三绝缘层填充通孔，通孔覆盖的区域第三绝缘层与第二绝缘层接触，这样便可以直接对通孔覆盖区域的绝缘层进行打孔，从而在通孔覆盖的区域形成露出待检测晶体管电极的工艺简单易于实现，后续使得电极连接垫与晶体管各电极电连接的同时还可以避免电极连接垫与第二栅极电极层短路。
可选地，在所述第四绝缘层之上形成测试电极层的图案之后，该方法还包括：
形成第五绝缘层，并在所述第五绝缘层上形成露出所述栅极测试垫和所述源漏极测试垫的过孔。
接下来，以同时形成测试像素电路和环境像素电路为例，且测试像素电路包括：第一开关晶体管，第二开关晶体管，第三开关晶体管，第四开关晶体管，第五开关晶体管，第六开关晶体管，驱动晶体管以及电容，驱动晶体管为待检测晶体管，对本申请实施例提供的显示面板制备方法进行举例说明。显示面板制备方法包括如下步骤：
S201，如图9所示，在衬底基板上形成有源层5的图案；
其中，在衬底基板上形成有源层的图案，例如可以在衬底基板上沉积a-Si层，对a-Si进行准分子激光退火(Excimer Laser Annealing，ELA)工艺，形成P-Si，之后刻蚀形成如图9所示的有源层的图案，并进行Vth掺杂(doping)工艺；
S202、沉积第一层GI；
S203、在第一层GI之上形成如图10所示的第一栅极电极层7的图案；
第一栅极电极层并进行空穴(P)doping工艺；
S204、沉积第二层GI；
S205、在第二层GI之上形成如图11所示的第二栅极电极层9的图案；
S206、如图12所示，在第二栅极电极层的区域33形成通孔；
其中，每一环境像素电路的第二栅极电极层仅形成一个通孔，测试像素电路的第二栅极电极层形成两个通孔；
S207、沉积ILD材料，进行Activation工艺，并从ILD开始形成过孔；
在垂直于衬底基板方向上，从ILD开始形成的过孔区域34的正投影如图13所示；需要形成贯穿ILD和第二层GI的过孔，以及贯穿ILD、第二层GI和第一层GI的过孔；其中，从ILD开始刻蚀至P-Si表面后进行Anneal工艺；需要说明的是，如图13所示形成ILD层之后，除了要形成使得电极连接垫与驱动晶体管各电极电连接的过孔之外，还需要形成使得各晶体管及电容正常电连接的其他过孔；如图13所示，相比于环境像素电路，测试像素电路需要多形成两个过孔，从而后续使得源漏极连接垫通过这两个过孔分别与驱动晶体管的源极和漏极电连接；
S208、形成源漏电极层的图案；
形成的源漏电极层的图案如图14所示，其中，源漏电极层11包括栅极连接垫15，源极连接垫16，以及漏极连接垫17，除此之外源漏电极层11还包括其他连接线；不同于环境像素电路的连接方式，测试像素电路中，栅极连接垫15与第二开关晶体管T2源极的连接线32之间断开；
S209、形成平坦化层，并形成露出栅极连接垫、源极连接垫以及漏极连接垫的过孔；
S210、形成测试电极层的图案；
其中，测试电极层的图案如图3所示，测试电极层包括栅极测试垫18、源极测试垫19以及漏极测试垫20，栅极测试垫、源极测试垫以及漏极测试垫分别通过贯穿平坦化层的过孔与栅极连接垫、源极连接垫以及漏极连接垫电连接；测试电极层的材料例如可以是金属；
S211、形成PDL，并形成贯穿PDL且露出栅极测试垫、源极测试垫以及漏极测试垫的过孔。
本申请实施例提供了一种显示装置，包括本申请实施例提供的上述显示面板。
本申请实施例提供的显示装置，例如可以是手机、电脑、电视等装置。
综上所述，本申请实施例提供的显示面板、显示面板的检测方法、显示面板的制备方法及显示装置，由于显示面板的非显示区包括与显示像素电路的电路结构相同的测试像素电路，即测试像素电路包括的多个晶体管电连接，从而可以模拟显示区显示像素电路中的晶体管的电学特性，测试像素电路中晶体管的电学特性与显示像素电路晶体管的电学特性非常接近，使得测试像素电路中的晶体管的电学特性可以表征显示像素电路中晶体管的电学特性，可以提高对晶体管电学特性检测的准确度，并且由于晶体管的电极与测试垫电连接，从而无需增加额外工艺便可以利用电学测试设备对晶体管的电极进行电学测试，可以实现批量检测。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (12)

1.一种显示面板，其特征在于，所述显示面板具有显示区和包围所述显示区的非显示区；所述显示区包括显示像素电路；所述非显示区包括至少一个测试像素电路，所述测试像素电路与所述显示像素电路的电路结构相同，所述测试像素电路包括多个晶体管，至少一个所述晶体管的电极分别与不同的测试垫电连接；
所述测试像素电路包括：在衬底基板上依次层叠设置的有源层，第一绝缘层，第一栅极电极层，第二绝缘层，第二栅极电极层，第三绝缘层，源漏电极层，第四绝缘层，测试电极层，以及第五绝缘层；
所述测试像素电路中晶体管的栅极位于所述第一栅极电极层，源漏极位于有源层；
所述源漏电极层具有栅极连接垫和源漏极连接垫；所述栅极连接垫通过贯穿第三绝缘层和第二绝缘层的过孔与所述栅极电连接，且所述第二栅极电极层具有避让栅极连接垫的通孔；所述源漏极连接垫通过贯穿第三绝缘层、第二绝缘层和第一绝缘层的过孔与所述源漏极电连接，且所述第二栅极电极层具有避让源漏极连接垫的通孔；所述第三绝缘层填充所述避让栅极连接垫的通孔以及所述避让源漏极连接垫的通孔，所述避让栅极连接垫的通孔以及所述避让源漏极连接垫的通孔覆盖的区域所述第三绝缘层与所述第二绝缘层接触；
所述测试电极层包括栅极测试垫和源漏极测试垫；所述栅极测试垫通过贯穿所述第四绝缘层的过孔与所述栅极连接垫电连接；所述源漏极测试垫通过贯穿所述第四绝缘层的过孔与所述源漏极连接垫电连接；所述第五绝缘层具有暴露所述栅极测试垫和所述源漏极测试垫的过孔。
2.根据权利要求1所述的显示面板，其特征在于，所述非显示区还包括：环境像素电路，所述环境像素电路与所述显示像素电路的电路结构相同，多个所述环境像素电路包围一个所述测试像素电路。
3.根据权利要求2所述的显示面板，其特征在于，每个所述测试像素电路被八个所述环境像素电路包围，一个所述测试像素电路和包围的八个所述环境像素电路呈3乘3的阵列排布，且所述测试像素电路位于阵列中心位置。
4.根据权利要求1所述的显示面板，其特征在于，所述测试像素电路中的每一所述晶体管的电极分别与不同的测试垫电连接。
5.根据权利要求1所述的显示面板，其特征在于，所述测试像素电路的数量与包含的晶体管数量相同，不同的测试像素电路中的一个不同所述晶体管的电极分别与不同的测试垫电连接。
6.根据权利要求1所述的显示面板，其特征在于，所述测试像素电路包括：第一开关晶体管，第二开关晶体管，第三开关晶体管，第四开关晶体管，第五开关晶体管，第六开关晶体管，驱动晶体管以及电容；其中，所述驱动晶体管的栅极与所述电容的第一电极、所述第一开关晶体管的漏极电连接，所述第一开关晶体管的漏极还与所述第二开关晶体管的源极电连接，所述驱动晶体管的源极与所述第二开关晶体管的漏极以及所述第五开关晶体管的源极电连接，所述驱动晶体管的漏极与所述第三开关晶体管的漏极以及所述四开关晶体管的漏极电连接，所述电容的第二电极与所述第四开关晶体管的源极电连接，所述第五开关晶体管的漏极与所述第六开关晶体管的漏极电连接。
7.根据权利要求2或3所述的显示面板，其特征在于，所述非显示区划分为测试区以及与所述测试区相邻的边框区，所述测试像素电路和环境像素电路位于所述测试区和/或所述边框区。
8.一种根据权利要求1～7任一项所述的显示面板的检测方法，其特征在于，所述方法包括：
控制电学测试设备与所述测试垫电连接，并对与所述测试垫电连接的所述晶体管的电极进行电学测试。
9.根据权利要求8所述的方法，其特征在于，控制电学测试设备与所述测试垫电连接，具体包括：控制电学测试设备中的牛毛针与所述测试垫电连接。
10.一种根据权利要求1～7任一项所述的显示面板的制备方法，其特征在于，所述方法包括：
在衬底基板上形成所述显示像素电路各膜层，以及在衬底基板上形成所述测试像素电路各膜层；
形成与所述测试像素电路中至少一个所述晶体管的电极分别电连接的所述测试垫；
形成所述测试像素电路各膜层，具体包括：
在衬底基板上依次形成的有源层的图案，第一绝缘层，第一栅极电极层的图案，第二绝缘层，第二栅极电极层的图案；所述第二栅极电极层包括通孔；
在所述第二栅极电极层之上形成第三绝缘层；所述第三绝缘层填充所述避让栅极连接垫的通孔以及所述避让源漏极连接垫的通孔，所述避让栅极连接垫的通孔以及所述避让源漏极连接垫的通孔覆盖的区域所述第三绝缘层与所述第二绝缘层接触；
在贯穿所述第二栅极电极层的通孔覆盖的区域，形成贯穿第三绝缘层和第二绝缘层的过孔，以及形成贯穿第三绝缘层、第二绝缘层和第一绝缘层的过孔；且在贯穿所述第二栅极电极层的通孔之外的区域，形成贯穿第三绝缘层、第二绝缘层和第一绝缘层的过孔；
在所述第三绝缘层之上形成包括栅极连接垫以及源漏极连接垫的源漏电极层的图案，所述栅极连接垫通过贯穿第三绝缘层和第二绝缘层的过孔与所述第一栅极电极层中的所述栅极电连接，所述源漏极连接垫通过贯穿第三绝缘层、第二绝缘层和第一绝缘层的过孔与所述有源层中的所述源漏极电连接；
形成与所述测试像素电路中至少一个所述晶体管的电极分别电连接的测试垫，具体包括：
在所述源漏电极层之上形成第四绝缘层，并形成贯穿所述第四绝缘层且暴露所述栅极连接垫和所述源漏极连接垫的过孔；
在所述第四绝缘层之上形成测试电极层的图案，所述测试电极层包括栅极测试垫和源漏极测试垫，所述栅极测试垫通过贯穿所述第四绝缘层的过孔与所述栅极连接垫电连接，所述源漏极测试垫通过贯穿所述第四绝缘层的过孔与所述源漏极连接垫电连接。
11.根据权利要求10所述的方法，其特征在于，该方法还包括：
在衬底基板上形成测试像素电路各膜层的同时，形成环境像素电路各膜层。
12.一种显示装置，其特征在于，包括权利要求1～7任一项所述的显示面板。
CN201910510151.4A 2019-06-13 2019-06-13 一种显示面板及其制备方法、检测方法、显示装置 Active CN110190106B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910510151.4A CN110190106B (zh) 2019-06-13 2019-06-13 一种显示面板及其制备方法、检测方法、显示装置
PCT/CN2020/070402 WO2020248597A1 (en) 2019-06-13 2020-01-06 Display panel, manufacturing and detection methods thereof, and display device
US16/771,646 US11444142B2 (en) 2019-06-13 2020-01-06 Display panel and preparation method, detection method and display device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910510151.4A CN110190106B (zh) 2019-06-13 2019-06-13 一种显示面板及其制备方法、检测方法、显示装置

Publications (2)

Publication Number Publication Date
CN110190106A CN110190106A (zh) 2019-08-30
CN110190106B true CN110190106B (zh) 2022-01-28

Family

ID=67721682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910510151.4A Active CN110190106B (zh) 2019-06-13 2019-06-13 一种显示面板及其制备方法、检测方法、显示装置

Country Status (3)

Country Link
US (1) US11444142B2 (zh)
CN (1) CN110190106B (zh)
WO (1) WO2020248597A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190106B (zh) 2019-06-13 2022-01-28 京东方科技集团股份有限公司 一种显示面板及其制备方法、检测方法、显示装置
CN110649045B (zh) * 2019-10-31 2022-08-26 京东方科技集团股份有限公司 有机发光显示面板及显示装置
CN111540756B (zh) * 2020-04-27 2023-01-24 武汉天马微电子有限公司 一种显示面板和显示装置
CN111682011B (zh) * 2020-06-22 2022-07-26 京东方科技集团股份有限公司 一种显示基板及其检测方法、制备方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268879A (zh) * 2012-12-26 2013-08-28 厦门天马微电子有限公司 一种阵列基板
CN105304517A (zh) * 2015-10-23 2016-02-03 信利（惠州）智能显示有限公司 一种有机发光二极管显示基板、检测电路及其隔离电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4685240B2 (ja) * 1998-07-08 2011-05-18 カプレス エイピーエス 多探針プローブ
US7479655B2 (en) * 2006-01-31 2009-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4860699B2 (ja) * 2006-08-31 2012-01-25 シャープ株式会社 表示パネルおよびそれを備えた表示装置
KR20080048627A (ko) 2006-11-29 2008-06-03 삼성전자주식회사 어레이 기판 및 이를 갖는 표시패널
KR101938760B1 (ko) * 2012-07-26 2019-01-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102005498B1 (ko) * 2013-01-02 2019-07-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그것을 포함하는 액정 표시 장치
US20150022211A1 (en) * 2013-07-19 2015-01-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Detection circuit for display panel
JP2015169760A (ja) * 2014-03-06 2015-09-28 株式会社ジャパンディスプレイ 表示装置の製造方法、表示装置および表示装置形成基板
KR102477983B1 (ko) * 2015-06-25 2022-12-15 삼성디스플레이 주식회사 표시 장치
KR102412676B1 (ko) * 2017-11-16 2022-06-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
CN110190106B (zh) 2019-06-13 2022-01-28 京东方科技集团股份有限公司 一种显示面板及其制备方法、检测方法、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268879A (zh) * 2012-12-26 2013-08-28 厦门天马微电子有限公司 一种阵列基板
CN105304517A (zh) * 2015-10-23 2016-02-03 信利（惠州）智能显示有限公司 一种有机发光二极管显示基板、检测电路及其隔离电路

Also Published As

Publication number Publication date
CN110190106A (zh) 2019-08-30
WO2020248597A1 (en) 2020-12-17
US20220102456A1 (en) 2022-03-31
US11444142B2 (en) 2022-09-13

Similar Documents

Publication Publication Date Title
CN110190106B (zh) 一种显示面板及其制备方法、检测方法、显示装置
CN109103231B (zh) 显示基板及其制造方法、显示装置
US20210193777A1 (en) Display substrate and display device
CN110047898B (zh) 显示基板及其制造方法、显示装置
US10276607B2 (en) Display panel, manufacturing method thereof and display device
US9685469B2 (en) Display with semiconducting oxide and polysilicon transistors
CN111682011B (zh) 一种显示基板及其检测方法、制备方法、显示面板
US11737342B2 (en) Display substrate and manufacturing method thereof and display apparatus
CN107179639B (zh) 阵列基板及其制作方法和显示面板
CN107561800B (zh) 一种阵列基板、显示面板和显示装置
US10871688B2 (en) Array substrate, manufacturing method thereof, and display device
CN109697938A (zh) 显示面板、制备方法、检测方法及显示装置
CN113196159B (zh) 显示基板和显示装置
CN111834292B (zh) 一种显示基板及其制作方法、显示面板及显示装置
CN112183398A (zh) 显示基板及其制作方法、显示装置
CN112687190A (zh) 显示面板、显示装置及显示面板的制备方法
CN113380656A (zh) 待切割显示基板、显示基板及其显示装置
CN114256082A (zh) 显示面板母板及其测试方法、显示面板及显示装置
CN111106154A (zh) 一种柔性显示面板及其制造方法
CN114203739A (zh) 显示基板及显示装置
CN113078203A (zh) 显示母板及显示面板
KR102174662B1 (ko) 디스플레이 장치 및 이를 위한 제조 방법
CN111341789B (zh) 显示基板及其制作方法、显示装置
CN110649045B (zh) 有机发光显示面板及显示装置
US20220320241A1 (en) Display Substrate and Preparing Method Thereof, and Display Apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant