CN114203739A - 显示基板及显示装置 - Google Patents

显示基板及显示装置 Download PDF

Info

Publication number
CN114203739A
CN114203739A CN202111661457.3A CN202111661457A CN114203739A CN 114203739 A CN114203739 A CN 114203739A CN 202111661457 A CN202111661457 A CN 202111661457A CN 114203739 A CN114203739 A CN 114203739A
Authority
CN
China
Prior art keywords
frame area
trace
electrode layer
routing
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111661457.3A
Other languages
English (en)
Inventor
邱远游
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111661457.3A priority Critical patent/CN114203739A/zh
Publication of CN114203739A publication Critical patent/CN114203739A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开实施例提供一种显示基板及显示装置，涉及显示技术领域，以降低显示装置的显示面板的能耗，减缓显示装置的显示面板的温升。该显示面板包括衬底、第二电极层和第一电压信号线，第一电压信号线，包括第一走线和第二走线；第一走线和第二走线并行设置于第二边框区、第三边框区和第四边框区，且第一走线和第二走线的两端均延伸至第一边框区，第一走线和第二走线均被配置为传输第一电压信号；其中，第一走线在显示区的周侧均与第二电极层连接，第二走线位于第三边框区的部分与第二电极层连接和/或与第一走线连接，且第二走线位于第一边框区、第二边框区和第四边框区的部分，与第二电极层及第一走线分离。本公开提供的显示基板用于制作显示装置。

Description

显示基板及显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板及显示装置。
背景技术
随着显示技术的不断发展，显示装置已经逐渐遍及在人们的生活中。其中，有机发光二极管(Organic Light-Emitting Diode，简称：OLED)显示面板由于具有自发光、低功耗、宽视角、响应速度快、高对比度等优点，因而被广泛的应用于手机、电视、笔记本电脑等智能产品中。然而，中大尺寸的显示面板存在能耗较大及温升较快的问题。
发明内容
本公开提供一种显示基板及显示装置，以降低显示装置的显示面板的能耗，减缓显示装置的显示面板的温升。
一方面，提供一种显示基板。所述显示基板包括衬底、第二电极层和第一电压信号线。所述衬底包括显示区和围绕所述显示区的周边区，所述周边区包括第一边框区、第二边框区、第三边框区和第四边框区；所述第一边框区和所述第三边框区位于所述显示区在第一方向上相对的两侧；所述第二边框区和所述第四边框区在第二方向上位于所述显示区相对的两侧；所述第一方向与所述第二方向相垂直。所述第二电极层,设置于所述衬底上；所述第二电极层由所述显示区延伸至所述周边区。所述第一电压信号线包括第一走线和第二走线；所述第一走线和所述第二走线并行设置，且至少位于所述第二边框区、所述第三边框区和所述第四边框区，且所述第一走线和所述第二走线的两端均延伸至所述第一边框区，以接收第一电压信号。
其中，所述第一走线在所述第二边框区、所述第三边框区和所述第四边框区与所述第二电极层连接，所述第二走线在所述第三边框区与所述第二电极层连接和/或与所述第一走线连接，且所述第二走线在所述第二边框区和所述第四边框区的部分，与所述第二电极层及所述第一走线分离。
在一些实施例中，所述显示基板还包括设置于所述衬底和所述第二电极层之间的至少一个导电层。所述第一走线包括至少一个第一走线图案，每个第一走线图案位于所述至少一个导电层中的一者；在所述第一走线包括多个第一走线图案的情况下，所述多个第一走线图案沿垂直于所述衬底的方向叠置且连接。所述第二走线包括至少一个第二走线图案，每个第二走线图案位于所述至少一个导电层中的一者；在所述第二走线包括多个第二走线图案的情况下，所述多个第二走线图案沿垂直于所述衬底的方向叠置且连接。
在一些实施例中，所述第一走线和所述第二走线中，至少一个第一走线图案和至少一个第二走线图案位于同一导电层。在所述第二边框区和所述第四边框区，位于同一导电层的第一走线图案和第二走线图案间隔设置。在所述第三边框区，位于同一导电层的第一走线图案和第二走线图案连接；或，位于同一导电层的第一走线图案和第二走线图案间隔设置，且所述第二走线中最远离衬底的一个第二走线图案与所述第二电极层连接。
在一些实施例中，所述至少一个导电层包括第一源漏导电层和第一电极层，所述第一电极层位于所述第一源漏导电层和所述第二电极层之间。
在一些实施例中，所述第一走线包括两个第一走线图案，分别位于所述第一源漏导电层和所述第一电极层；每个第一走线图案至少设置于所述第二边框区、所述第三边框区和所述第四边框区；位于所述第一电极层的第一走线图案与所述第二电极层连接。所述第二走线包括两个第二走线图案，分别位于所述第一源漏导电层和所述第一电极层，位于所述第一源漏导电层的第二走线图案至少设置于所述第二边框区、所述第三边框区和所述第四边框区；位于所述第一电极层的第二走线图案至少设置于所述第三边框区，且与所述第二电极层连接。
在一些实施例中，所述第一走线包括两个第一走线图案，分别位于所述第一源漏导电层和所述第一电极层；每个第一走线图案至少设置于所述第二边框区、所述第三边框区和所述第四边框区。所述第二走线包括一个第二走线图案，位于所述第一源漏导电层；所述第二走线图案至少设置于所述第二边框区、所述第三边框区和所述第四边框区，且所述第二走线图案在所述第三边框区与位于所述第一源漏导电层的第一走线图案连接。
在一些实施例中，所述至少一个导电层还包括第二源漏导电层，所述第二源漏导电层位于所述第一源漏导电层和所述第一电极层之间。
在一些实施例中，所述第一走线包括三个第一走线图案，分别位于所述第一源漏导电层、所述第二源漏导电层和所述第一电极层；每个第一走线图案至少设置于所述第二边框区、所述第三边框区和所述第四边框区。所述第二走线包括三个第二走线图案，分别位于所述第一源漏导电层、所述第二源漏导电层和所述第一电极层；位于所述第一源漏导电层的第二走线图案，以及位于所述第二源漏导电层的第二走线图案，均至少设置于所述第二边框区、所述第三边框区和所述第四边框区；位于所述第一电极层的第二走线图案至少设置于所述第三边框区，且与所述第二电极层连接。
在一些实施例中，所述第一走线包括三个第一走线图案，分别位于所述第一源漏导电层、所述第二源漏导电层和所述第一电极层；每个第一走线图案至少设置于所述第二边框区、所述第三边框区和所述第四边框区；位于所述第一电极层的第一走线图案与所述第二电极层连接。所述第二走线包括两个第二走线图案，分别位于所述第一源漏导电层和所述第二源漏导电层；每个第二走线图案至少设置于所述第二边框区、所述第三边框区和所述第四边框区。位于所述第一源漏导电层的第一走线图案和第二走线图案在所述第三边框区连接，和/或，位于所述第二源漏导电层的第一走线图案和第二走线图案在所述第三边框区连接。
在一些实施例中，在所述第三边框区，所述第二走线的设定线段与所述第二电极层连接和/或与所述第一走线连接。所述设定线段的长度等于所述第二走线中位于所述第三边框区的部分的长度；或者，所述第二走线包括多个设定线段，所述多个设定线段沿所述第三边框区间隔设置。
在一些实施例中，所述第一边框区包括绑定区，所述显示基板还包括至少一个第一电源引脚，所述至少一个第一电源引脚设置于所述绑定区。所述第一电源引脚被配置为传输第一电压信号；所述第一电压信号线与所述第一电源引脚电连接。
在一些实施例中，所述第一走线和所述第二走线在所述绑定区分别与不同的所述第一电源引脚连接。或者，所述显示基板还包括设置于所述第一边框区的电源连接线，所述第一走线和所述第二走线在所述第一绑定区与所述电源连接线连接，所述电源连接线与所述第一电源引脚连接。
在一些实施例中，所述第二走线设置于所述第一走线和所述显示区之间，所述第二电极层在所述衬底上的正投影与所述第二走线在所述衬底上的正投影至少部分重叠。或者，所述第一走线设置于所述第二走线和所述显示区之间，所述第二电极层在所述衬底上的正投影与所述第二走线在所述衬底上的正投影之间具有间距。
在一些实施例中，所述显示基板还包括至少一个扫描控制电路，设置于所述周边区。所述至少一个扫描控制电路位于所述第一电压信号线和所述显示区之间，或，位于所述第一走线和所述第二走线之间。
本公开的一些实施例提供的显示基板，第二走线仅位于第三边框区的部分与第二电极层直接电连接。这样，在第一电压信号由第一边框沿着第二走线传输至第三边框区的过程中，第一电压信号经过第二走线位于第二边框区和第四边框区的部分所产生的压降较低，也即，传输至第二走线位于第三边框区的部分的第一电压信号的电压下降较小；并且由于在上边框与电连接，因此，第二走线可以在第三边框区处对第一走线的压降进行补偿，从而使得第一电压信号线整体产生的压降下降，从而降低能耗，减缓温升。
另一方面，提供一种显示装置。所述显示装置包括显示基板和覆盖于所述显示基板的出光侧的封装层，所述显示基板为上述任一实施例所述的显示基板。
本公开的一些实施例提供的显示装置的有益效果与上述技术方案提供的显示基板的有益效果相同，在此不做赘述。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据一些实施例的显示装置的结构图；
图2为根据一些实施例的显示面板的剖面图；
图3为根据一些实施例的显示基板与电路板绑定的结构图；
图4为根据一些实施例的像素驱动电路的的结构图；
图5为根据一些实施例的显示基板的结构图；
图6为根据另一些实施例的显示基板的结构图；
图7为根据又一些实施例的显示基板的结构图；
图8为图7所示的一种显示基板沿剖面线A-A处的剖面图；
图9为图7所示的一种显示基板沿剖面线B-B处的剖面图；
图10为图7所示的另一种显示基板沿剖面线B-B处的剖面图；
图11为图7所示的另一种显示基板沿剖面线A-A处的剖面图；
图12为图7所示的又一种显示基板沿剖面线B-B处的剖面图；
图13为图5或图7所示的一种显示基板沿剖面线C-C处的剖面图；
图14为图5或图7所示的另一种显示基板沿剖面线C-C处的剖面图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。这里所公开的实施例并不必然限制于本文内容。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
如本文所使用的那样，“约”、“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
本公开的一些实施例提供了一种显示基板1及显示装置100。以下对显示基板1及显示装置100分别进行介绍。
如图1所示，本公开的一些实施例提供了一种显示装置100，该显示装置100可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是的图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。
在一些实施例中，如图1所示。显示装置100包括显示面板10。
示例性地，参阅图1和图3，上述显示装置100还可以包括框架、电路板20、以及其他电子配件等。其中，显示面板10例如可以设置在该框架内。
上述显示面板10的类型包括多种，可以根据实际需要选择设置。
示例性地，上述显示面板10可以为有机发光二极管(Organic Light EmittingDiode，简称OLED)显示面板、量子点发光二极管(Quantum Dot Light Emitting Diodes，简称QLED)显示面板、微发光二极管(Micro Light Emitting Diodes，简称Micro LED)显示面板等，本公开对此不做具体限定。
下面以上述显示面板10为OLED显示面板为例，对本公开的一些实施例进行示意性说明。
在一些实施例中，如图2所示，显示面板10包括上述显示基板1和用于封装该显示基板1的封装层2。
此处，封装层2可以为封装薄膜，也可以为封装基板。在一些实施例中，该封装层2包括第一无机薄膜21、有机薄膜22和第二无机薄膜23，以避免外界环境中的水汽和氧气进入显示面板10内，损伤发光器件中的有机材料而造成显示面板10的寿命缩短。
在一些实施例中，如图3所示，显示基板1具有显示区A和位于显示区A至少一侧的周边区B，附图3以周边区B包围显示区A为例进行示意。
其中，显示区A为显示图像的区域，显示区A被配置为设置子像素P。
示例性地，如图2和图3所示，显示基板1可以包括衬底Sub和设置于衬底Sub上且位于显示区A的子像素P，每个子像素P均包括设置于衬底Sub上的发光器件11和像素驱动电路12，像素驱动电路12包括多个薄膜晶体管121。薄膜晶体管121包括有源层1211、源极1212、漏极1213和栅极1214，源极1212和漏极1213分别与有源层1211接触。沿远离衬底Sub的方向，发光器件11包括依次设置的第一电极层111、发光功能层112以及第二电极层113，第一电极层111和多个薄膜晶体管121中作为驱动晶体管的薄膜晶体管的源极1212或漏极1213电连接，图2中以第一电极层111和薄膜晶体管121的源极1212电连接进行示意。
需要说明的是，上述源极1212和漏极1213可以互换，即图2中的1212表示漏极，图2中的1213表示源极。
在一些实施例中，发光功能层112仅包括发光层。在另一些实施例中，发光功能层112除包括发光层外，还包括电子传输层(election transporting layer，简称ETL)、电子注入层(election injection layer，简称EIL)、空穴传输层(hole transporting layer，简称HTL)和空穴注入层(hole injection layer，简称HIL)中的至少一个。
在一些实施例中，如图2所示，显示基板1还包括像素界定层PDL，像素界定层PDL包括多个开口区，一个发光器件15设置于一个开口区中。
在一些实施例中，如图2所示，显示基板1还包括隔垫物PS，隔垫物PS设置于像素界定层PDL与发光层功能层112之间。
在一些实施例中，如图2所示，显示基板1还包括半导体层、第一栅绝缘层GI1、第一栅导电层、第二栅绝缘层GI2、第二栅导电层、层间绝缘层ILD。
如图2和图11所示，半导体层、第一栅绝缘层GI1、第一栅导电层、第二栅绝缘层GI2、第二栅导电层和层间绝缘层ILD依次层叠设置于衬底Sub和第一电极层111之间。
其中，半导体层的材料包括非晶硅、单晶硅、多晶硅、或金属氧化物半导体材料；例如，半导体层ACT的材料包括铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)、氧化锌(ZnO)，本公开不限于此。半导体层包括各个晶体管的有源层1211。
第一栅导电层与半导体层交叠部分，分别形成晶体管。其中，第一栅导电层的材料包括导电金属；例如，第一栅导电层的材料包括铝、铜、钼中的至少一种，本公开不限于此。第一栅导电层包括各个晶体管的栅极235和电容器的第一极板。
第一栅绝缘层GI1设置于半导体层和第一栅导电层之间，用于将半导体层和第一栅导电层电绝缘。其中，第一栅绝缘层GI1的材料包括氮化硅、氮氧化硅和氧化硅的无机绝缘材料中的任一种；例如，第一栅绝缘层GI1的材料包括二氧化硅，本公开不限于此。
第二栅导电层与第一栅导电层交叠部分，形成存储电容器。其中，第二栅导电层的材料包括导电金属；例如，第二栅导电层的材料包括铝、铜、钼中的至少一种，本公开不限于此。第二栅导电层包括电容器的第二极板。
第二栅绝缘层GI2设置于第一栅导电层和第二栅导电层之间，用于将第一栅导电层和第二栅导电层电绝缘。其中，第二栅绝缘层GI2的材料包括氮化硅、氮氧化硅和氧化硅的无机绝缘材料中的任一种；例如，第二栅绝缘层GI2的材料包括二氧化硅，本公开不限于此。
层间介质层ILD设置于第一源漏导电层SD1和第二栅导电层之间，用于将第一源漏导电层SD1和第二栅导电层电绝缘。其中，层间介质层ILD的材料包括氮化硅、氮氧化硅和氧化硅的无机绝缘材料中的任一种；例如，第二栅绝缘层GI2的材料包括二氧化硅，本公开不限于此。
其中，周边区B为不显示的区域，周边区B可以被配置为设置扫描驱动电路、电路走线和绑定引脚等。
示例性地，如图2和图3所示，周边区B包括绑定区C，电路板20与显示基板1在绑定区C绑定电连接。详细地，衬底Sub上的绑定区C设有多个绑定引脚13，电路板20上设有多个绑定电极，多个绑定电极与多个绑定引脚13对应连接，实现电路板20与显示基板1的电连接。
需要说明的是，多个绑定引脚13包括电源引脚130、数据引脚和栅极引脚等。其中，电源引脚130用于向子像素P发光提供电源信号，数据引脚用于向像素驱动电路12写入数据信号，栅极引脚用于向扫描驱动电路200提供控制信号。
示例性地，如图2和图3所示，显示基板1还可以包括衬底Sub和设置于衬底Sub上且位于周边区B的扫描驱动电路200、源极驱动电路300、第一电压信号线VSS和第二电压信号线VDD。
此处，扫描驱动电路200可以包括用于向像素驱动电路12输入栅扫描信号Gate的栅极驱动电路，以及用于向像素驱动电路12输入发光扫描信号Em的发光驱动电路。源极驱动电路300用于向像素驱动电路12输入数据信号Data。第一电压信号线VSS用于向发光器件11输入第一电压信号Vss。第二电压信号线VDD用于向发光器件11输入第二电压信号Vdd。
其中，第一电压信号线VSS输入的第一电压信号Vss的电位小于第二电压信号线VDD输入的第二电压信号Vdd的电位。例如，上述电源引脚130包括第一电源引脚131和第二电源引脚132，第一电压信号线VSS与第一电源引脚131电连接，第一电源引脚131与电源的负极电连接，被配置为传输第一电压信号Vss；第二电压信号线VDD与第二电源引脚132电连接，第二电源引脚132与电源的正极电连接，被配置为传输第二电压信号Vdd。
在一些实施例中，如图3所示，第一电压信号线VSS设置于周边区B，且至少部分围绕显示区A。第二电压信号线VDD设置于绑定区C与显示区A之间的周边区。
需要说明的是，这里所描述的第一电压信号线VSS围绕显示区A，并非指的是第一电压信号线VSS严格意义上的完全的围绕显示区A一周。其中，第一电压信号线VSS在至少围绕显示区A对应绑定区C的边界以外的其他边界即可。例如，如图3所示，第一电压信号线VSS在衬底Sub上的正投影大致为U形。
为了方便说明，本公开中上述多个子像素P是以矩阵形式排列为例进行的说明。在这种情况下，沿第一方向X排列成一排的子像素P称为同一行子像素P；沿第二方向Y排列成一列的子像素P称为同一列子像素P。其中，第一方向X与第二方向Y垂直。
参阅图3，每一子像素P中均包括用于控制子像素P显示的像素驱动电路12，位于同行的像素驱动电路12与同一栅扫描信号线GL及同一发光扫描信号线EM耦接，位于同列的像素驱动电路12与同一数据线DL耦接。
其中，栅扫描信号线GL用于向像素驱动电路12传输栅扫描信号Gate；发光扫描信号线EM用于向像素驱动电路12传输发光扫描信号Em；数据线DL用于向像素驱动电路12传输数据信号Data。
在一些实施例中，如图3所示，扫描驱动电路200可以设置在沿栅扫描信号线GL的延伸方向上的侧边，源极驱动电路300可以设置在沿数据线DL的延伸方向上的侧边。图3中以两个扫描驱动电路200分别位于栅扫描信号线GL的延伸方向上为例进行示意。
在一些实施例中，参阅图3，上述扫描控制电路200为GOA(Gate Driver on Array)电路，即扫描控制电路200直接集成在显示基板1中，以减小显示基板1的边框尺寸，降低显示基板1的制作成本，实现窄边框设计。以下实施例均是以扫描控制电路200为GOA电路为例进行说明。
上述像素驱动电路12的结构包括多种，可以根据实际需要选择设置。例如，像素驱动电路12的结构可以包括“2T1C”、“3T1C”、“6T1C”、“7T1C”、“6T2C”或“7T2C”等结构。其中，“T”表示为晶体管，位于“T”前面的数字表示为晶体管的数量，“C”表示为存储电容器，位于“C”前面的数字表示为存储电容器的数量。
本公开以采用外部补偿的方式(对驱动晶体管进行感测)，且像素驱动电路12采用“3T1C”的结构为例，对子像素P的结构及工作过程进行示意性说明。
示例性地，如图4所示，像素驱动电路12可以包括：开关晶体管T1、驱动晶体管T2、感测晶体管T3和存储电容器Cst。
例如，如图4所示，开关晶体管T1的控制极与第一扫描信号端G1电连接，开关晶体管T1的第一极与数据信号端Data电连接，开关晶体管T1的第二极与第一节点G电连接。其中，开关晶体管T1被配置为，响应于在第一扫描信号端G1处接收的第一扫描信号，将在数据信号端Data处接收的数据信号传输至第一节点G。
例如，如图4所示，驱动晶体管T2的控制极与第一节点G电连接，驱动晶体管T2的第一极与第一电压信号端ELVDD电连接，驱动晶体管T2的第二极与第二节点S电连接。其中，驱动晶体管T2被配置为，在第一节点G的电压的控制下，将在第一电压信号端ELVDD处接收的来自第一电压信号线VDD(参见图3)的第一电压信号传输至第二节点S。
例如，如图4所示，存储电容器Cst的第一端与第一节点G电连接，存储电容器Cst的第二端与第二节点S电连接。其中，开关晶体管T1在对第一节点G进行充电的过程中，同时对存储电容器Cst进行充电。
例如，如图4所示，发光器件11的阳极与第二节点S电连接，发光器件11的阴极与第二电压信号端ELVSS电连接。发光器件11被配置为，在来自第二节点S处的第一电压信号和第二电压信号端ELVSS处接收的来自第二电压信号线VSS(参见图3)的第二电压信号的相互配合下，进行发光。
例如，如图4所示，感测晶体管T3的控制极与第二扫描信号端G2电连接，感测晶体管T3的第一极与第二节点S电连接，感测晶体管T3的第二极与感测信号端Sense电连接。其中，感测晶体管T3被配置为，响应于在第二扫描信号端G2处接收的第二扫描信号，检测驱动晶体管T2的电特性以实现外部补偿。该电特性例如包括驱动晶体管T2的阈值电压和/或载流子迁移率。
此处，感测信号端Sense可以提供复位信号或获取感测信号，其中，复位信号用于在显示时段对第二节点S进行复位，获取感测信号用于在消隐时段获取驱动晶体管T2的阈值电压。
相关技术中，第一电压信号线VSS直接环绕设置于显示面板的周边区，发光器件的阴极由显示区延伸至周边区，且与位于周边区的第一电压信号线连接。
然而，对于中大尺寸的显示面板而言，第一电压信号线VSS走线长度也较长，第一电压信号线VSS产生的压降(IR-drop)也较大，从而导致显示面板出现了能耗较大及温升较快的问题，无法满足客户要求。
基于此，在本发明的一些实施例所提供的显示基板1中，参阅图1和图5，周边区B包括第一边框区B1、第二边框区B2、第三边框区B3和第四边框区B4。如图1和图5所示，沿第一方向X，第一边框区B1和第三边框区B3位于显示区A相对的两侧。沿第二方向Y，第二边框区B2和第四边框区B4位于显示区A相对的两侧。其中，上述绑定区C位于第一边框区B1。
需要说明的是，第一边框区B1、第二边框区B2、第三边框区B3和第四边框区B4外轮廓的形状并不限于矩形，还包括其他形状，例如，第一边框区B1、第二边框区B2、第三边框区B3和第四边框区B4围成环形，每个边框区为环形的一段，本公开在此不做具体限定。
参阅图1、图2和图5，第二电极层113由显示区A延伸至周边区B。第一电压信号线VSS包括第一走线VSS1和第二走线VSS2，第一走线VSS1和第二走线VSS2并行设置，且至少位于第二边框区B2、第三边框区B3和第四边框区B4，且第一走线VSS1和第二走线VSS2的两端均延伸至第一边框区B1，移接收第一电压信号Vss。
其中，第一走线VSS1在显示区A的周侧(包括第二边框区B2、第三边框区B3和第四边框区B4)均与第二电极层113连接，第二走线VSS2在第三边框区B3与第二电极层113连接和/或与第一走线VSS1连接，且第二走线VSS2在第二边框区B2和第四边框区B4的部分，与第二电极层113及第一走线VSS1分离。
也就是说，第二走线VSS2位于第三边框区B3的部分，通过与第二电极层113电接触，从而与第一走线VSS1电连接；或与第一走线VSS1直接电接触。
在这种情况下，第二走线VSS2仅位于第三边框区B3的部分与第二电极层113直接电连接。这样，在第一电压信号Vss由第一边框B1沿着第二走线VSS2传输至第三边框区B3的过程中，第一电压信号Vss经过第二走线VSS2位于第二边框区B2和第四边框区B4的部分所产生的压降较低，也即，传输至第二走线VSS2位于第三边框区B3的部分的第一电压信号Vss的电压下降较小；并且由于VSS2在上边框与VSS1电连接，因此，第二走线VSS2可以在第三边框区B3处对第一走线VSS1的压降进行补偿，从而使得第一电压信号线VSS整体产生的压降下降，从而降低能耗，减缓温升。
其中，上述第一走线VSS1和上述第二走线VSS2的相对位置关系并不唯一。
示例性地，如图5所示，第二走线VSS2设置于第一走线VSS1和显示区A之间，即第一走线VSS1环绕在第二走线VSS2的外侧，第二电极层113在衬底Sub上的正投影与第二走线VSS2在衬底Sub上的正投影至少部分重叠；例如，第二电极层113在衬底Sub上的正投影，完全覆盖第二走线VSS2在衬底Sub上的正投影。
示例性地，如图6所示，第一走线VSS1设置于第二走线VSS2和显示区A之间，即第二电极层113在衬底Sub上的正投影与第二走线VSS2在衬底Sub上的正投影之间具有间距。
为了便于说明，下面以上述第二走线VSS2设置于第一走线VSS1和显示区A之间为例，对本公开的一些实施例进行示意性说明。
在一些实施例中，如图5所示，上述扫描控制电路200设置于第一电压信号线VSS和显示区A之间。以这种方式设置，第一电压信号线VSS可以起到信号屏蔽的作用，以降低扫描控制电路200受到其他电子器件的电磁干扰。
在另一些实施例中，如图6所示，上述扫描控制电路200设置于第一走线VSS1和第二走线VSS2之间。此时，第一走线VSS1和第二走线VSS2均可以起到信号屏蔽的作用，从而降低扫描控制电路200受到其他电子器件的电磁干扰。
在一些实施例中，参阅图7和图11，上述显示基板1还包括设置于衬底Sub和第二电极层113之间的至少一个导电层140。至少一个导电层140所包括的膜层可以参考下文，本公开在此不做赘述。
参阅图7和图11，第一走线VSS1包括至少一个第一走线图案141，每个第一走线图案141位于至少一个导电层140中的一者。在第一走线VSS1包括多个第一走线图案141的情况下，多个第一走线图案141沿垂直于衬底Sub的方向叠置且连接。
其中，在第一走线VSS1包括多个第一走线图案141的情况下，显示基板1包括多个导电层140，多个导电层140之间设有用于电隔离多个导电层140的绝缘膜层，用于电隔离多个导电层140的绝缘膜层可以参考下文，本公开在此不做赘述。这里，多个第一走线图案141沿垂直于衬底Sub的方向叠置且连接，可以是多个导电层140之间的绝缘膜层之间设有过孔，多个第一走线图案141在该过孔处叠置，并通过接触形成电连接。
在一些实施例中，如图8、图9和图10所示，上述至少一个导电层140包括第一源漏导电层SD1和/或第一电极层111。
示例性地，上述至少一个导电层140包括第一源漏导电层SD1和第一电极层111，第一电极层111位于第一源漏导电层SD1和第二电极层113之间，第一源漏导电层SD1位于层间绝缘层ILD远离衬底Sub的一侧。其中，结合图2，第一源漏导电层SD1包括薄膜晶体管121的源极1212和漏极1213。
如图8、图9和图10所示，第一走线VSS1可以包括沿垂直于衬底Sub的方向叠置的两个第一走线图案141，两个第一走线图案141分别位于第一源漏导电层SD1和第一电极层113，且两个第一走线图案141叠置形成电连接。
需要说明的是，参阅图8、图9和图10，显示基板1还包括设置于第一源漏导电层SD1和第一电极层113之间的第一平坦层PLN1。此时，第一平坦层PLN1上设有过孔，两个第一走线图案141在该过孔处叠置，并通过接触形成电连接。
其中，每个第一走线图案141至少设置于第二边框区B2、第三边框区B3和第四边框区B4，例如，每个第一走线图案141设置于第二边框区B2、第三边框区B3、第四边框区B4和第一边框区B1中绑定区C以外的区域。位于第一电极层111的第一走线图案141与第二电极层113连接。以这种方式设置，第一走线VSS1的横截面积较大，电阻较小，可以降低第一走线VSS1的所产生的IR drop。
需要说明的是，发光功能层112仅设置于显示区A，且像素界定层PDL对应第一电极层111的第一走线图案141处设有避让开口，使得位于第一电极层111的第一走线图案141与第二电极层113可以直接接触形成电连接。
在一些实施例中，显示基板1还包括第二源漏导电层SD2，上述至少一个导电层140包括第一源漏导电层SD1、第二源漏导电层SD2和第一电极层111中的至少一者。
示例性地，如图8、图9和图10所示，上述至少一个导电层140包括第一源漏导电层SD1、第二源漏导电层SD2和第一电极层111，第二源漏导电层SD2位于第一源漏导电层SD1和第一电极层111之间。其中，第二源漏导电层SD2包括连接电极150(参见图2)、初始化信号线151(参见图2)和辅助信号线中的至少一者，本公开不限于此。
参阅图11～图14，第一走线VSS1包括沿垂直于衬底Sub的方向叠置的三个第一走线图案141，三个第一走线图案141分别位于第一源漏导电层SD1、第二源漏导电层SD2和第一电极层113，且三个第一走线图案141叠置形成电连接。
需要说明的是，参阅图11～图14，显示基板1还包括设置于第一源漏导电层SD1和第二源漏导电层SD2之间的第一平坦层PLN1，以及设置于第二源漏导电层SD2和第一电极111之间的第二平坦层PLN2。此时，第一平坦层PLN1和第二平坦层PLN2上均设有过孔，且第一平坦层PLN1上设有的过孔与第二平坦层PLN2上设有的过孔至少部分重合，例如完全重合。这样的话，三个第一走线图案141可以在过孔处叠置，并通过接触形成电连接。
其中，每个第一走线图案141至少设置于第二边框区B2、第三边框区B3和第四边框区B4，例如，每个第一走线图案141设置于第二边框区B2、第三边框区B3、第四边框区B4和第一边框区B1中绑定区C以外的区域。其中，位于第一电极层111的第一走线图案141与第二电极层113连接。以这种方式设置，第一走线VSS1的横截面积较大，电阻较小，可以降低第一走线VSS1的所产生的IR drop。
需要说明的是，发光功能层112仅设置于显示区A，且像素界定层PDL对应第一电极层111的第一走线图案141处设有避让开口，使得位于第一电极层111的第一走线图案141与第二电极层113可以直接接触形成电连接。
参阅图7和图11，第二走线VSS2包括至少一个第二走线图案142，每个第二走线图案142位于至少一个导电层140中的一者。在第二走线VSS2包括多个第二走线图案142的情况下，多个第二走线图案142沿垂直于衬底Sub的方向叠置且连接。
其中，在第二走线VSS2包括多个第二走线图案142的情况下，显示基板1包括多个导电层140，多个导电层140之间设有用于电隔离多个导电层140的绝缘膜层，用于电隔离多个导电层140的绝缘膜层可以参考下文，本公开在此不做赘述。这里，多个第二走线图案142沿垂直于衬底Sub的方向叠置且连接，可以是多个导电层140之间的绝缘膜层之间设有过孔，多个第二走线图案142在该过孔处叠置，并通过接触形成电连接。
在一些实施例中，如图8、图9和图10所示，上述至少一个导电层140包括第一源漏导电层SD1和/或第一电极层111。
示例性地，上述至少一个导电层140包括第一源漏导电层SD1和第一电极层111，第一电极层111位于第一源漏导电层SD1和第二电极层113之间，第一源漏导电层SD1位于层间绝缘层ILD远离衬底Sub的一侧。其中，结合图2，第一源漏导电层SD1包括薄膜晶体管121的源极1212和漏极1213。
参阅图8和图10，第二走线VSS2可以包括沿垂直于衬底Sub的方向叠置的两个第二走线图案142，两个第二走线图案142分别位于第一源漏导电层SD1和第一电极层113，且两个第二走线图案142叠置形成电连接。
需要说明的是，参阅图8和图10，显示基板1还包括设置于第一源漏导电层SD1和第一电极层113之间的第一平坦层PLN1。此时，第一平坦层PLN1上设有过孔，两个第二走线图案142在该过孔处叠置，并通过接触形成电连接。
其中，位于第一源漏导电层SD1的第二走线图案142至少设置于第二边框区B2、第三边框区B3和第四边框区B4，例如，位于第一源漏导电层SD1的第二走线图案142设置于第二边框区B2、第三边框区B3、第四边框区B4和第一边框区B1中绑定区C以外的区域。
位于第一电极层111的第二走线图案142至少设置于第三边框区B3，例如，位于第一电极层111的第二走线图案142仅设置于第三边框区B3。其中，位于第一电极层111的第二走线图案142在第三边框区B3与第二电极层113连接。以这种方式设置，第二走线VSS2位于第三边框区B3的横截面积较大，电阻较小，可以降低第二走线VSS2所产生的IR drop。
需要说明的是，发光功能层112仅设置于显示区A，且像素界定层PDL对应位于第一电极层111的第二走线图案142处设有避让开口，使得位于第一电极层111的第二走线图案142在第三边框区B3与第二电极层113可以直接接触形成电连接。
参阅图8和图9，第二走线VSS2还可以仅包括一个第二走线图案142，第二走线图案142位于第一源漏导电层SD1。
其中，第二走线图案142至少设置于第二边框区B2、第三边框区B3和第四边框区B4，例如，位于第一源漏导电层SD1的第二走线图案142设置于第二边框区B2、第三边框区B3、第四边框区B4和第一边框区B1中绑定区C以外的区域。第二走线图案142在第三边框区B3与位于第一源漏导电层SD1的第一走线图案141连接。以这种方式设置，第二走线VSS2的制备工艺简单，制备成本较低。
在一些实施例中，显示基板1还包括第二源漏导电层SD2，上述至少一个导电层140包括第一源漏导电层SD1、第二源漏导电层SD2和第一电极层111中的至少一者。
示例性地，如图8、图9和图10所示，上述至少一个导电层140包括第一源漏导电层SD1、第二源漏导电层SD2和第一电极层111，第二源漏导电层SD2位于第一源漏导电层SD1和第一电极层111之间。其中，第二源漏导电层SD2包括连接电极150(参见图2)、初始化信号线151(参见图2)和辅助信号线中的至少一者，本公开不限于此。
参阅图11、图12和图13，第二走线VSS2可以包括沿垂直于衬底Sub的方向叠置的三个第二走线图案142，三个第二走线图案142分别位于第一源漏导电层SD1、第二源漏导电层SD2和第一电极层113，且三个第二走线图案142叠置形成电连接。
需要说明的是，参阅图11、图12和图13，显示基板1还包括设置于第一源漏导电层SD1和第二源漏导电层SD2之间的第一平坦层PLN1，以及设置于第二源漏导电层SD2和第一电极111之间的第二平坦层PLN2。此时，第一平坦层PLN1和第二平坦层PLN2上均设有过孔，且第一平坦层PLN1上设有的过孔与第二平坦层PLN2上设有的过孔至少部分重合。这样的话，三个第二走线图案142可以在过孔处叠置，并通过接触形成电连接。
其中，位于第一源漏导电层SD1的第二走线图案142，以及位于第二源漏导电层SD2的第二走线图案142，均至少设置于第二边框区B2、第三边框区B3和第四边框区B4，例如，位于第一源漏导电层SD1的第二走线图案142，以及位于第二源漏导电层SD2的第二走线图案142，均设置于第二边框区B2、第三边框区B3、第四边框区B4和第一边框区B1中绑定区C以外的区域。
位于第一电极层111的第二走线图案142至少设置于第三边框区B3，例如，位于第一电极层111的第二走线图案142仅设置于第三边框区B3。其中，位于第一电极层111的第二走线图案142在第三边框区B3与第二电极层113连接。以这种方式设置，第二走线VSS2位于第三边框区B3的横截面积较大，电阻较小，可以降低第二走线VSS2所产生的IR drop。
需要说明的是，发光功能层112仅设置于显示区A，且像素界定层PDL对应位于第一电极层111的第二走线图案142处设有避让开口，使得位于第一电极层111的第二走线图案142在第三边框区B3与第二电极层113可以直接接触形成电连接。
参阅图11和图14，第二走线VSS2还可以包括沿垂直于衬底Sub的方向叠置的两个第二走线图案142，两个第二走线图案142分别位于第一源漏导电层SD1和第二源漏导电层SD2。
其中，每个第二走线图案142至少设置于第二边框区B2、第三边框区B3和第四边框区B4。其中，位于第一源漏导电层SD1的第一走线图案141和第二走线图案142在第三边框区B3连接；和/或，位于第二源漏导电层SD2的第一走线图案141和第二走线图案142在第三边框区B3连接。
如上所述，第一走线VSS1和第二走线VSS2中，至少一个第一走线图案141和至少一个第二走线图案142可以位于同一导电层140。在这种情况下，参阅图7和图8，在第二边框区B2和第四边框区B4，位于同一导电层140的第一走线图案141和第二走线图案142间隔设置。参阅图7和图9，在第三边框区B3，位于同一导电层140的第一走线图案141和第二走线图案142连接。或者，参阅图7和图10，在第三边框区B3，位于同一导电层140的第一走线图案141和第二走线图案142间隔设置，且第二走线VSS2中最远离衬底Sub的一个第二走线图案142与第二电极层113连接。
其中，在第三边框区B3，第二走线VSS2的设定线段160与第二电极层113连接和/或与第一走线VSS1连接。
在一些实施例中，如图5和图13所示，设定线段160的长度等于第二走线VSS2中位于第三边框区B3的部分的长度。在这种情况下，第二走线VSS2与第二电极层113和/或与第一走线VSS1连接的区域较大，电阻较小。在另一些实施例中，如图7所示，第二走线VSS2包括多个设定线段160，多个设定线段160沿第三边框区B3间隔设置。
在一些实施例中，如图5所示，第一走线VSS1和第二走线VSS2在绑定区C分别与不同的第一电源引脚131连接。
在另一些实施例中，如图1和图7所示，显示基板1还包括设置于第一边框区B1的电源连接线110，第一走线VSS1和第二走线VSS2在第一绑定区B1与电源连接线110连接，电源连接线110与第一电源引脚131连接。
为了证明上述显示基板1的第一电压信号线VSS的IR drop较低，下面对本公开实施例获得的显示基板1进行性能测试，以下说明仅用于解释本公开实施例所提供的显示基板1的有益效果，不在于限定显示基板1的具体参数。
将上述实施例的尺寸为15寸的显示基板1及相关技术中的尺寸为15寸的显示基板1进行对比测试，测试结果见表1。
表1
相关技术 实施例1 实施例2
VSS1宽度/μm 2300 1900 1500
VSS2宽度/μm 0 400 800
VSS IR drop/V 1.92 1.83 1.71
由表1可知，在第一电压信号线VSS的总宽度不变的情况下，实施例1相较于相关技术，其第一电压信号线VSS的IR drop下降了0.09V；实施例2相较于相关技术，其第一电压信号线VSS的IR drop下降了0.21V。因此，本公开实施例提供的显示基板1，可以降低第一电压信号线VSS的IR drop，从而降低显示面板10的能耗以及减缓显示面板10的温升。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种显示基板，其特征在于，包括：
衬底，包括显示区和围绕所述显示区的周边区，所述周边区包括第一边框区、第二边框区、第三边框区和第四边框区；所述第一边框区和所述第三边框区位于所述显示区在第一方向上相对的两侧；所述第二边框区和所述第四边框区在第二方向上位于所述显示区相对的两侧；所述第一方向与所述第二方向相垂直；
第二电极层,设置于所述衬底上；所述第二电极层由所述显示区延伸至所述周边区；
第一电压信号线，包括第一走线和第二走线；所述第一走线和所述第二走线并行设置，且至少位于所述第二边框区、所述第三边框区和所述第四边框区，且所述第一走线和所述第二走线的两端均延伸至所述第一边框区，以接收第一电压信号；
其中，所述第一走线在所述第二边框区、所述第三边框区和所述第四边框区与所述第二电极层连接，所述第二走线在所述第三边框区与所述第二电极层连接和/或与所述第一走线连接，且所述第二走线在所述第二边框区和所述第四边框区的部分，与所述第二电极层及所述第一走线分离。
2.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括设置于所述衬底和所述第二电极层之间的至少一个导电层；
所述第一走线包括至少一个第一走线图案，每个第一走线图案位于所述至少一个导电层中的一者；在所述第一走线包括多个第一走线图案的情况下，所述多个第一走线图案沿垂直于所述衬底的方向叠置且连接；
所述第二走线包括至少一个第二走线图案，每个第二走线图案位于所述至少一个导电层中的一者；在所述第二走线包括多个第二走线图案的情况下，所述多个第二走线图案沿垂直于所述衬底的方向叠置且连接。
3.根据权利要求2所述的显示基板，其特征在于，所述第一走线和所述第二走线中，至少一个第一走线图案和至少一个第二走线图案位于同一导电层；
在所述第二边框区和所述第四边框区，位于同一导电层的第一走线图案和第二走线图案间隔设置；
在所述第三边框区，位于同一导电层的第一走线图案和第二走线图案连接；或，位于同一导电层的第一走线图案和第二走线图案间隔设置，且所述第二走线中最远离衬底的一个第二走线图案与所述第二电极层连接。
4.根据权利要求3所述的显示基板，其特征在于，所述至少一个导电层包括第一源漏导电层和第一电极层，所述第一电极层位于所述第一源漏导电层和所述第二电极层之间。
5.根据权利要求4所述的显示基板，其特征在于，所述第一走线包括两个第一走线图案，分别位于所述第一源漏导电层和所述第一电极层；每个第一走线图案至少设置于所述第二边框区、所述第三边框区和所述第四边框区；位于所述第一电极层的第一走线图案与所述第二电极层连接；
所述第二走线包括两个第二走线图案，分别位于所述第一源漏导电层和所述第一电极层，位于所述第一源漏导电层的第二走线图案至少设置于所述第二边框区、所述第三边框区和所述第四边框区；位于所述第一电极层的第二走线图案至少设置于所述第三边框区，且与所述第二电极层连接。
6.根据权利要求4所述的显示基板，其特征在于，所述第一走线包括两个第一走线图案，分别位于所述第一源漏导电层和所述第一电极层；每个第一走线图案至少设置于所述第二边框区、所述第三边框区和所述第四边框区；
所述第二走线包括一个第二走线图案，位于所述第一源漏导电层；所述第二走线图案至少设置于所述第二边框区、所述第三边框区和所述第四边框区，且所述第二走线图案在所述第三边框区与位于所述第一源漏导电层的第一走线图案连接。
7.根据权利要求4所述的显示基板，其特征在于，所述至少一个导电层还包括第二源漏导电层，所述第二源漏导电层位于所述第一源漏导电层和所述第一电极层之间。
8.根据权利要求7所述的显示基板，其特征在于，所述第一走线包括三个第一走线图案，分别位于所述第一源漏导电层、所述第二源漏导电层和所述第一电极层；每个第一走线图案至少设置于所述第二边框区、所述第三边框区和所述第四边框区；
所述第二走线包括三个第二走线图案，分别位于所述第一源漏导电层、所述第二源漏导电层和所述第一电极层；位于所述第一源漏导电层的第二走线图案，以及位于所述第二源漏导电层的第二走线图案，均至少设置于所述第二边框区、所述第三边框区和所述第四边框区；位于所述第一电极层的第二走线图案至少设置于所述第三边框区，且与所述第二电极层连接。
9.根据权利要求7所述的显示基板，其特征在于，所述第一走线包括三个第一走线图案，分别位于所述第一源漏导电层、所述第二源漏导电层和所述第一电极层；每个第一走线图案至少设置于所述第二边框区、所述第三边框区和所述第四边框区；位于所述第一电极层的第一走线图案与所述第二电极层连接；
所述第二走线包括两个第二走线图案，分别位于所述第一源漏导电层和所述第二源漏导电层；每个第二走线图案至少设置于所述第二边框区、所述第三边框区和所述第四边框区；
位于所述第一源漏导电层的第一走线图案和第二走线图案在所述第三边框区连接，和/或，位于所述第二源漏导电层的第一走线图案和第二走线图案在所述第三边框区连接。
10.根据权利要求1～9中任一项所述的显示基板，其特征在于，在所述第三边框区，所述第二走线的设定线段与所述第二电极层连接和/或与所述第一走线连接；
所述设定线段的长度等于所述第二走线中位于所述第三边框区的部分的长度；或者，所述第二走线包括多个设定线段，所述多个设定线段沿所述第三边框区间隔设置。
11.根据权利要求1～9中任一项所述的显示基板，其特征在于，所述第一边框区包括绑定区，所述显示基板还包括：
至少一个第一电源引脚，设置于所述绑定区；所述第一电源引脚被配置为传输第一电压信号；所述第一电压信号线与所述第一电源引脚电连接。
12.根据权利要求11所述的显示基板，其特征在于，所述第一走线和所述第二走线在所述绑定区分别与不同的所述第一电源引脚连接；
或者，所述显示基板还包括设置于所述第一边框区的电源连接线，所述第一走线和所述第二走线在所述第一绑定区与所述电源连接线连接，所述电源连接线与所述第一电源引脚连接。
13.根据权利要求1～9中任一项的显示基板，其特征在于，所述第二走线设置于所述第一走线和所述显示区之间，所述第二电极层在所述衬底上的正投影与所述第二走线在所述衬底上的正投影至少部分重叠；
或者，所述第一走线设置于所述第二走线和所述显示区之间，所述第二电极层在所述衬底上的正投影与所述第二走线在所述衬底上的正投影之间具有间距。
14.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括至少一个扫描控制电路，设置于所述周边区；
所述至少一个扫描控制电路位于所述第一电压信号线和所述显示区之间，或，位于所述第一走线和所述第二走线之间。
15.一种显示装置，其特征在于，包括：
如权利要求1～14中任一项所述的显示基板；
覆盖于所述显示基板的出光侧的封装层。
CN202111661457.3A 2021-12-30 2021-12-30 显示基板及显示装置 Pending CN114203739A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111661457.3A CN114203739A (zh) 2021-12-30 2021-12-30 显示基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111661457.3A CN114203739A (zh) 2021-12-30 2021-12-30 显示基板及显示装置

Publications (1)

Publication Number Publication Date
CN114203739A true CN114203739A (zh) 2022-03-18

Family

ID=80657601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111661457.3A Pending CN114203739A (zh) 2021-12-30 2021-12-30 显示基板及显示装置

Country Status (1)

Country Link
CN (1) CN114203739A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115413370A (zh) * 2022-07-25 2022-11-29 京东方科技集团股份有限公司 显示基板及显示装置
WO2023226050A1 (zh) * 2022-05-27 2023-11-30 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023226050A1 (zh) * 2022-05-27 2023-11-30 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN115413370A (zh) * 2022-07-25 2022-11-29 京东方科技集团股份有限公司 显示基板及显示装置
CN115413370B (zh) * 2022-07-25 2023-09-22 京东方科技集团股份有限公司 显示基板及显示装置
WO2024020750A1 (zh) * 2022-07-25 2024-02-01 京东方科技集团股份有限公司 显示基板及显示装置

Similar Documents

Publication Publication Date Title
US20230028604A1 (en) Display panel and display device
CN111696484B (zh) 像素驱动电路及其驱动方法、阵列基板及显示装置
US11393400B2 (en) Pixel driving circuit including a compensation sub-circuit and driving method thereof, display device
CN113035925B (zh) 显示面板及显示装置
US20230180551A1 (en) Display panel and method for manufacturing the same, and display device
US11063108B2 (en) Organic light emitting diode array substrate and electronic device
EP4152400A1 (en) Display substrate and display device
CN114203739A (zh) 显示基板及显示装置
US10903300B2 (en) Display panel
US20240147785A1 (en) Display Substrate and Preparation Method Therefor, and Display Apparatus
CN114530464A (zh) 阵列基板、显示面板和显示装置
CN111834292B (zh) 一种显示基板及其制作方法、显示面板及显示装置
US20220344439A1 (en) Anti-corrosion circuit, array substrate and electronic device
WO2022111091A1 (zh) 驱动背板及其制备方法、显示面板、显示装置
CN114823727A (zh) 阵列基板、显示面板和显示装置
CN114127836B (zh) 阵列基板、显示面板以及显示装置
CN111724743A (zh) 像素驱动电路及其驱动方法、显示装置
CN217507334U (zh) 显示基板及显示装置
US11462608B2 (en) Large panel displays with reduced routing line resistance
US20220320212A1 (en) Display substrate, display panel, and display device
US20240090269A1 (en) Display device
CN219592985U (zh) 显示基板及显示装置
US12029073B2 (en) Display substrate and display apparatus
US11793057B2 (en) Display panel, display apparatus and control method
US20220320213A1 (en) Display substrate and display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination