CN111540756B - 一种显示面板和显示装置 - Google Patents

Abstract

本发明实施例提供一种显示面板和显示装置。显示面板包括显示区和围绕显示区的非显示区；多个像素电路包括位于显示区的显示像素电路和位于非显示区的虚设像素电路；每个像素电路均包括至少一个晶体管和与该晶体管相对应的栅极信号端、源极信号端、漏极信号端；虚设像素电路包括第一晶体管，第一晶体管和与其相关的至少部分信号端断开；非显示区内设置有多个测试板；第一晶体管的栅极、源极、漏极分别与相应的测试板电连接。本发明能够降低用于检测的晶体管的特性与显示区晶体管实际特性的差异，确保对显示面板晶体管特性评价的准确性，从而实现监控显示区内晶体管特性的均匀性。

Description

一种显示面板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。

背景技术

在现有的显示技术中，通常采用薄膜晶体管(Thin Film Transistor，TFT)制作的像素电路来驱动像素显示。在显示面板中包括呈阵列排布的多个像素电路，而像素电路中TFT的特性会影响显示面板的显示效果，所以通常需要对像素电路中的TFT的特性进行监控以保证产品良率和产品性能。

现有技术中对TFT特性的监控包括线上监控和线下量测两种方式。其中，线上监控的方式是在制作时将测试单元设置在显示面板母板上，通过监测测试单元的特性来评价显示面板显示区内TFT的特性，该种方式由于测试单元距显示面板显示区的距离较远，则其监控的测试单元的特性与显示区内的TFT的特性存在一定差异；线下量测的方式是在将显示面板母板切割成显示面板之后，抽取部分显示面板进行量测，在量测时需要首先进行镭射操作，将待检测的TFT的相关走线断开，由于镭射对于膜层有一定的损伤，所以采用该方法的量测与实际的TFT特性也会有一些差异。由此可见，现有技术监测的TFT特性与显示区实际TFT特性存在一定差异，对TFT特性的评价存在一定偏差。

发明内容

本发明实施例提供一种显示面板和显示装置，提升对显示区TFT特性评价的准确性，保证显示面板良率，避免显示面板显示不均。

为了解决上述技术问题，第一方面，本发明实施例提供一种显示面板，显示面板包括显示区和围绕显示区的非显示区；

显示面板包括多个像素电路，多个像素电路包括显示像素电路和虚设像素电路，多个显示像素电路在显示区内排列成像素电路阵列，虚设像素电路位于非显示区；

每个像素电路均包括至少一个晶体管和与该晶体管相对应的栅极信号端、源极信号端、漏极信号端；

虚设像素电路包括第一晶体管和与第一晶体管相对应的第一栅极信号端、第一源极信号端、第一漏极信号端，第一晶体管的栅极与第一栅极信号端断开，第一晶体管的源极与第一源极信号端断开，第一晶体管的漏极与第一漏极信号端断开；

非显示区内设置有多个测试板，多个测试板包括第一测试板、第二测试板和第三测试板；其中，

第一晶体管的栅极与第一测试板电连接，第一晶体管的源极与第二测试板电连接，第一晶体管的漏极与第三测试板电连接。

第二方面，基于同一发明构思，本发明实施例还提供一种显示装置，包括本发明任意实施例提供的显示面板。

本发明实施例提供的显示面板和显示装置，具有如下有益效果：在非显示区内设置虚设像素电路和测试板，虚设像素电路与显示区内显示像素电路中晶体管的排布方式大体相同，设置虚设像素电路中第一晶体管与其相关的至少部分走线断开，第一晶体管的栅极、源极、漏极分别于相应的测试板电连接，从而能够通过测试板来测试第一晶体管的特性性能。虚设像素电路位于非显示区与显示区内的显示像素电路距离较近，虚设像素电路中晶体管的特性与显示区内晶体管的特性差异较小，则采用虚设像素电路中的晶体管的特性来评价显示像素电路中晶体管的特性的准确性较高，进而也能够对显示区内晶体管特性均匀性进行评价。而且在显示面板制作时已经将虚设像素电路中第一晶体管与其相关的至少部分走线断开，则在对晶体管特性进行测试时，不需要对显示面板进行镭射操作，也避免了镭射操作对显示面板膜层的影响，从而进一步用于检测的晶体管的特性与显示区晶体管实际特性的差异，确保对显示面板晶体管特性评价的准确性，从而实现监控显示区内晶体管特性的均匀性，保证显示面板良率，避免显示面板显示不均。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的显示面板示意图；

图2为本发明实施例提供的显示面板中一种像素电路示意图；

图3为图1中区域Q位置放大示意图；

图4为图3中切线C-C＇位置处截面示意图

图5为图3中切线A-A＇位置处截面示意图；

图6为本发明实施例提供的显示面板的另一种实施方式局部示意图；

图7为本发明实施例提供的显示面板的另一种实施方式局部示意图；

图8为图7对应的一种测试电路示意图；

图9为本发明实+施例提供的显示面板的另一种实施方式示意图；

图10为图9中区域Q1位置处局部放大图；

图11为本发明实施例提供的显示面板的另一种实施方式示意图；

图12为本发明实施例提供的显示面板的另一种实施方式示意图；

图13为本发明实施例提供的显示装置示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

本发明实施例提供一种显示面板和显示装置，在显示面板非显示区设置虚设像素电路，虚设像素电路中的薄膜晶体管与相关电路走线断开，通过监控虚设像素电路中的晶体管的特性来评价显示区内显示像素电路中相应晶体管的特性。位于非显示区的晶体管距显示区距离较近，其特性与显示区内晶体管的特性差异较小，能够准确评价显示区内晶体管的特性。并且在对晶体管特性进行测试时，不需要对显示面板进行镭射操作，也避免了镭射操作对显示面板膜层的影响，从而进一步降低用于检测的晶体管的特性与显示区晶体管实际特性的差异，确保对显示面板晶体管特性评价的准确性，保证显示面板良率，避免显示面板显示不均。下面将以具体实施例对本发明进行说明。

图1为本发明实施例提供的显示面板示意图，图2为本发明实施例提供的显示面板中一种像素电路示意图。图3为图1中区域Q位置放大示意图。

如图1所示，显示面板包括显示区AA和围绕显示区AA的非显示区BA；显示面板包括多个像素电路10，多个像素电路包括显示像素电路11和虚设像素电路12，多个显示像素电路11在显示区AA内排列成像素电路阵列，虚设像素电路12位于非显示区BA。其中，显示像素电路11用于驱动显示区内的像素进行发光显示，虚设像素电路12不用于驱动像素发光，仅用于监控显示区显示像素电路中晶体管特性的均匀性。图1中显示像素电路11和虚设像素电路12均以框图简化示意。

每个像素电路均包括至少一个晶体管和与该晶体管相对应的栅极信号端、源极信号端、漏极信号端；以图2示意的像素电路为例进行说明，图2示意出了7T1C的像素电路结构，由7个晶体管(T1至T7)和1个电容(C)构成，能够应用于有机发光显示面板。图2中还示意出了扫描信号端SCAN1和SCAN2、发光控制信号端Emit、数据信号端Data、复位信号端Ref、以及电源信号端PVDD和PVEE。对应在完整的像素电路结构中，栅极信号端为与该晶体管的栅极直接电连接的走线，或者栅极信号端为与该晶体管的栅极直接电连接的其他晶体管的输出端(可以是其他晶体管的漏极)；源极信号端为与该晶体管的源极直接电连接的走线，或者源极信号端为与该晶体管的源极直接电连接的其他晶体管的输出端(可以是其他晶体管的漏极)；漏极信号端为与该晶体管的漏极直接电连接的走线，或者漏极信号端为与该晶体管的漏极直接电连接的其他晶体管的输入端(可以是其他晶体管的源极)。其中，完整的像素电路结构也即能够实现正常的像素驱动的像素电路结构，也即像素电路中晶体管的栅极、源极、以及漏极均与它们各自对应的信号端电连接的结构。以晶体管T7为例，晶体管T7的栅极电连接到第一节点N1，第一节点N1为与晶体管T7的栅极对应的栅极信号端；晶体管T7的源极电连接到第二节点N2，第二节点N2为与晶体管T7的源极对应的源极信号端；晶体管T7的漏极电连接到第三节点N3，第三节点N3为与晶体管T7的漏极对应的漏极信号端。对于像素电路中不同的晶体管以及不同的像素电路结构中的晶体管来说，与晶体管对应的栅极信号端、源极信号端、漏极信号端都可以参照上述说明来理解，在此不再一一赘述。在完整的像素电路结构中，晶体管与相应的电路走线连接，也即晶体管与相应的信号端电连接，从而保证像素电路结构的完整性，能够实现驱动像素发光。

而在本发明实施例中虚设像素电路12的结构与显示像素电路11的结构大致相同，也可以说虚设像素电路12的晶体管和走线的排布方式与显示像素电路11中晶体管和走线的排布方式基本相同，不同点在于虚设像素电路12中的用于测试的第一晶体管和与其对应的电路走线断开，也就是说第一晶体管不能在虚设像素电路中起到其本身应该起到的作用。第一晶体管本身应该起到的作用也就是对应在完整的像素电路在工作时，第一晶体管应该起到的作用。

在一种实施例中，虚设像素电路12中的晶体管个数和显示像素电路11中晶体管的个数相同，其中，虚设像素电路12中任意一个或多个晶体管与本发明实施例中描述的第一晶体管的设置方式相同，也就是说虚设像素电路12中任意一个晶体管都能够用于晶体管特性的检测来评价显示区内相应晶体管的特性性能。

在另一种实施例中，虚设像素电路12中的晶体管个数小于显示像素电路11中晶体管的个数，但虚设像素电路12中的晶体管的排布方式仍然与显示像素电路11中相应晶体管的排布方式相同，仅是由于为了实现第一晶体管(可以是像素电路中任意一个晶体管)与其相应的走线断开，通过对第一晶体管进行性能测试来评价显示区内相应的晶体管的特性性能，在制作时破坏了其他晶体管的完整性，使得某些预设排布晶体管的位置不能构成完整的晶体管结构，所以导致虚设像素电路12中的晶体管个数小于显示像素电路11中晶体管的个数。

以上述图2示意的电路结构进行说明，在虚设像素电路12中，假设晶体管T7为虚设像素电路12中的第一晶体管，则晶体管T7的栅极、源极和漏极至少部分与其相应的信号端断开。在显示面板制作的虚设像素电路12中，可以是晶体管T7的栅极与第一节点N1断开，晶体管T7的源极与第二节点N2断开，晶体管T7的漏极与第三节点N3断开；在另一种实施方式中，以晶体管T7的源极为例，在制作时晶体管预设排布方式中对应晶体管T5的位置处的源极和漏极导通，则在该位置处不能够形成晶体管结构，相应的在虚设像素电路12中少了一个晶体管，则与晶体管T7的源极对应的源极信号端可以为图2中的电源信号端PVDD。也就是说，本发明实施例中与第一晶体管的栅极、源极和漏极分别对应的信号端的位置不是固定的唯一位置，可以根据具体的虚设像素电路结构的排布方式进行调整。只要在制作时保证第一晶体管与其相对应的至少部分电路走线断开，并且其栅极、源极、漏极分别连接到对应的第一测试板、第二测试板和第三测试板即可。

图3为显示面板局部放大示意图，仍然以图2示意的像素电路结构为例，如图所示的，在显示像素电路11中，各个晶体管均与相应的信号端电连接。虚设像素电路12包括第一晶体管M1和与第一晶体管M1相对应的第一栅极信号端、第一源极信号端、第一漏极信号端。而在虚设像素电路12中，第一晶体管M1的栅极g与第一栅极信号端断开，和/或第一晶体管的源极s与第一源极信号端断开，和/或第一晶体管M1的漏极d与第一漏极信号端断开。也即，在本发明实施例中设置虚设像素电路12中的第一晶体管M1与其相关的至少部分电路走线断开。其中，在判断虚设像素电路12中第一晶体管M1与相关信号端断开情况时，可以参照显示像素电路11中对应的晶体管的结构来进行对比判断。

在图3中示意的显示像素电路11中标出了与图2像素电路结构相对应的晶体管T1至晶体管T7所在的位置。由图3中虚设像素电路12和显示像素电路11的结构对比，可以看出，第一晶体管M1与图2电路图中的晶体管T7相对应，图中与第一晶体管M1的栅极g与其连接信号端断开，在虚设像素电路12中区域Q6＇位置处对应显示像素电路11中的晶体管T6，在虚设像素电路12中区域Q5＇位置处对应显示像素电路11中的晶体管T5，区域Q6＇位置处和区域Q5＇位置处的结构与显示像素电路11中对应的位置均不同，在虚设像素电路12中区域Q6＇位置处和区域Q5＇位置处都没有形成完整的晶体管结构，则第一晶体管M1的源极s和与其对应的源极信号端断开，第一晶体管M1的漏极d和与其对应的漏极信号端断开。根据电路中元器件的排布方式不同，在一些可选的实施方式中也可以仅设置部分信号端与第一晶体管M1断开，在此不再附图示意。

本发明实施例中，非显示区BA内设置有多个测试板P，多个测试板P包括第一测试板P1、第二测试板P2和第三测试板P3；如图3中示意的，第一晶体管的栅极g与第一测试板P1电连接，第一晶体管的源极s与第二测试板P2电连接，第一晶体管的漏极d与第三测试板P3电连接。也就是说，该实施例中能够通过对第一晶体管M1的特性性能进行检测，从而评价显示区内像素电路中的晶体管T7的特性性能的均匀性。在一种测试方法中，在将第三测试板P3接通一定的电压值(比如可以是0V电压)，变更第一测试板P1接通的电压大小，随着第一测试板P1接通的电压的变化，检测第二测试板P2输出的电流的大小变化，也就是说在测试时，向第一晶体管的漏极通入一定电压，通过变更第一晶体管的栅极的电压的大小，来检测第一晶体管的漏电流的变化规律，从而检测第一晶体管的特性性能。在另一种测试方法中，也可以是将第二测试板P2接通一定的电压值，变更第一测试板P1接通的电压大小，随着第一测试板P1接通的电压的变化，检测第三测试板P3输出的电流的大小变化，也就是说在测试时，向第一晶体管的源极通入一定电压，通过变更第一晶体管的栅极的电压的大小，来检测第一晶体管的漏电流的变化规律，来判断第一晶体管的特性性能。

本发明实施例提供的显示面板能够实现对显示区内晶体管特性均匀性的测试评价，避免显示面板显示不均。在非显示区内设置虚设像素电路和测试板，虚设像素电路与显示区内显示像素电路中晶体管的排布方式大体相同，设置虚设像素电路中第一晶体管与其相关的至少部分走线断开，第一晶体管的栅极、源极、漏极分别于相应的测试板电连接，从而能够通过测试板来测试第一晶体管的特性性能。虚设像素电路位于非显示区与显示区内的显示像素电路距离较近，虚设像素电路中晶体管的特性与显示区内晶体管的特性差异较小，则采用虚设像素电路中的晶体管的特性来评价显示像素电路中晶体管的特性的准确性较高，进而也能够对显示区内晶体管特性均匀性进行评价。而且在显示面板制作时已经将虚设像素电路中第一晶体管与其相关的至少部分走线断开，则在对晶体管特性进行测试时，不需要对显示面板进行镭射操作，也避免了镭射操作对显示面板膜层的影响，从而进一步降低用于检测的晶体管的特性与显示区晶体管实际特性的差异，确保对显示面板晶体管特性评价的准确性，从而实现监控显示区内晶体管特性的均匀性，保证显示面板良率，避免显示面板显示不均。

需要说明的是，本发明实施例仅以图2示意的像素电路结构来对虚设像素电路中的晶体管连接方式进行说明，其中，第一晶体管与其对应的至少部分信号端断开。第一晶体管可以为像素电路中的任意一个晶体管。另外，本发明实施例对像素电路的具体结构不做限定，显示面板中的像素电路可以为xTyC构成的像素电路，其中，x、y均为任意正整数。本发明实施例提供的显示面板可以是现有技术中任意一种显示面板，比如常见的液晶显示面板、有机发光显示面板等。图3示意出了显示区AA内发光器件中的阳极E。显示像素电路11与阳极E电连接，在非显示区内，虚设像素电路12不用于驱动像素发光，则在非显示区内不设置阳极。

在本发明实施例中，虚设像素电路中第一晶体管的栅极、源极、漏极分别通过连接线与相应的测试板电连接，其中，连接线可以采用额外增加的一个金属层来制作，也可以复用显示面板原有的金属膜层来制作。

在一种实施例中，用于连接晶体管与测试板的连接线复用显示面板原有的金属膜层来制作。继续参考图3中示意的，显示面板包括沿第一方向a延伸的多条扫描线G(仅标示出一条)和第二方向b延伸的多条数据线D(仅标示出一条)，第一方向a和第二方向b交叉；显示面板还包括第一连接线L1、第二连接线L2和第三连接线L3，第一晶体管M1的栅极g通过第一连接线L1与第一测试板P1电连接，第一晶体管M1的源极s通过第二连接线L2与第二测试板P2电连接，第一晶体管M1的漏极d通过第三连接线L3与第三测试板P3电连接。第一连接线L1与扫描线G位于同一层，第二连接线L2和第三连接线L3与数据线D位于同一层。连接线与显示面板中的信号线位于同一层，则在面板制作时，连接线可以和部分信号线在同一个工艺制程中制作，不增加额外的工艺制程，工艺简单。

如图3中示意的，在虚设像素电路12还包括虚设扫描线，其中虚设扫描线与显示面板中的扫描线相对应。虚设扫描线包括第二虚设扫描线2G′，第一连接线L1与扫描线G位于同一层，则第二虚设扫描线2G′与第一连接线L1位于同一层，在制作时可以设计第二虚设扫描线2G′的形状做改变，将第二虚设扫描线2G′在与第一连接线L1交叉的位置处断开，从而避免第一连接线L1与虚设扫描线连接，对测试时准确性造成不良影响。

虚设扫描线包括第一虚设扫描线1G′，第一虚设扫描线1G′的延伸方向和第一晶体管M1的源极s的走线方向交叉，和/或第一虚设扫描线1G′的延伸方向和第一晶体管M1的漏极d的走线方向交叉；如图3中示意的，第一虚设扫描线1G′的延伸方向与第一晶体管M1的源极s的走线方向和漏极d的走线方向均有交叉。第一虚设扫描线1G′包括相互断开的至少两个虚设线段FX，在垂直于显示面板方向上，也即从俯视角度观看，两个虚设线段FX分别位于第一晶体管M1的源极s的两侧，和/或，两个虚设线段FX分别位于第一晶体管M1的漏极d的两侧。

显示面板的像素电路中的完整的晶体管结构包括有源层、栅极、源极和漏极，其中，有源层为半导体层，有源层中栅极交叠的区域为沟道区，参考第一晶体管M1中“几”字图形区域即为沟道区。源极和漏极分别与有源层连接。以图4示意的为例，图4为图3中切线C-C＇位置处截面示意图。示出了晶体管T6，晶体管T6的栅极g6、晶体管T6的有源层w，与栅极g6交叠的区域即为沟道区Z，在沟道区Z两侧的即为晶体管T6的源极s6和漏极d6。源极s6、漏极d6和沟道区Z都是采用半导体材料制作，但是由于掺杂浓度不同，沟道区属于低掺杂区或者非掺杂区，源极s6、漏极d6属于高掺杂区，则源极s6和漏极d6的导电性能要高于沟道区Z的导电性能，从而在栅极g6不施加电压或者施加电压较小的情况下，源极s6和漏极d6之间的漏流非常小，可以认为源极s6和漏极d6之间不导通。图4还示意出了显示面板中的发光器件的阳极E，其中，连接金属N与阳极E通过过孔相连接，连接金属N通过过孔与漏极d6电连接，从而实现漏极d6与阳极E通过连接金属N电连接，连接金属N与数据线(图4中未示出)位于同一层。在显示面板中晶体管位于衬底基板101之上，在制作时，首先提供衬底基板101，然后制作半导体层，然后刻蚀形成有源层和源极、漏极的图案，然后制作栅极绝缘层；然后制作晶体管的栅极，在栅极制作完成之后，会采用掺杂工艺对半导体层进行掺杂，而有源层中与栅极交叠的区域，由于被栅极遮挡则不会被离子掺杂，从而形成沟道区，相应的沟道区的两侧由于被离子掺杂，则其导电性能要高于沟道区的导电性能。

如图5中示意的，图5为图3中切线A-A＇位置处截面示意图。示意出了虚设像素电路中的区域Q6＇，在该位置处第一虚设扫描线1G′断开形成两条互相不连接的虚设线段FX，则在面板制作时在区域Q6＇位置半导体层不会与第一虚设扫描线1G′交叠，相应的在对半导体层进行掺杂的工艺中该区域Q6＇位置半导体层掺杂离子形成重掺杂区，具有较好的导电性能，也即形成了第一晶体管M1的漏极d的一部分，区域Q6＇不具有晶体管结构。图中还示意出了第三连接线L3，第三连接线L3由连接金属N引出之后与第三测试板电连接，结合图4中的示意在显示区内显示像素电路中需要设置连接金属N。可选的，第三连接线L3与连接金属N和数据线位于同一层，从而可以利用连接金属N与半导体层之间的过孔，来实现第三连接线L3与第一晶体管M1的漏极d电连接。

另外，可以复用虚设像素电路中的虚设电源线作为第二连接线，图3中示意出了显示区内的电源线PVDD，相应的在虚设像素电路中存在虚设电源线PVDD＇，显示像素电路11中晶体管T5的源极通过过孔与电源线PVDD电连接。可以与上述区域Q6＇位置处的设置方式相同，在虚设像素电路12中对应显示像素电路11中晶体管T5的位置，也就是区域Q5＇位置处，将第一虚设扫描线1G′断开形成两条互相不连接的虚设线段FX，则该位置处的半导体层会在掺杂的工艺中掺杂离子形成重掺杂区后具有较好的导电性能，则区域Q5＇位置处不再形成晶体管结构。如图3中示意的，可以利用半导体层连接到电源线的过孔，将虚设电源线PVDD＇用做第二连接线L2实现与第一晶体管M1的源极s的电连接。可选的，虚设电源线PVDD＇与显示区内的数据线D位于同一层。

在一种实施例中，第一晶体管为像素电路中的驱动晶体管，如上述图2示意的电路结构中，晶体管T7即为驱动晶体管，在像素电路驱动像素发光时，驱动晶体管的特性性能对发光亮度影响较大，也就是说驱动晶体管的均匀性差，则显示面板亮度均一性差，严重影响显示效果。通过在非显示区设置虚设像素电路，将电路中驱动晶体管与其至少部分相关走线断开，然后将驱动晶体管与相应的测试板电连接，能够实现对虚设像素电路中的驱动晶体管的特性性能进行测试，从而来评价显示区内驱动晶体管的特性性能以及均匀性。在对驱动晶体管特性进行测试时，不需要对显示面板进行镭射操作，也避免了镭射操作对显示面板膜层的影响，从而进一步降低用于检测的驱动晶体管的特性与显示区驱动晶体管实际特性的差异，确保对显示面板驱动晶体管特性评价的准确性，保证显示面板良率，避免显示面板显示不均。

在本发明实施例中，虚设像素电路和显示像素电路相邻接，从而确保位于非显示区的虚设像素电路距显示区的距离最近，也就是说，可以是相邻的虚设像素电路和显示像素电路之间的间距与相邻的两个显示像素电路之间的间距大致相同。则制作得到的虚设像素电路的晶体管的实际特性性能与显示像素电路中晶体管的实际特性性能基本相同，通过测试虚设像素电路中晶体管的特性性能来评价显示像素电路中晶体管的特性性能的准确度高。

可选的，显示面板包括至少一个虚设像素电路组，在一个虚设像素电路组内多个虚设像素电路沿同一方向排列；虚设像素电路组可以位于显示面板的任意一侧的非显示区内。通过设置虚设像素电路组，能够分别对显示区内的多行的像素电路中的晶体管特性性能，或者分别对显示区内多列的像素电路中的晶体管的特性性能进行测试评价，进一步，确保对显示面板晶体管特性评价的整体的准确性，避免显示面板显示不均。

在一种实施例中，继续参考图1所示的，非显示区包括第一非显示区BA1、第二非显示区BA2、第三非显示区BA3和第四非显示区BA4，在第一方向a上第一非显示区BA1和第二非显示区BA2分别位于显示区AA的两侧，在第二方向b上第三非显示区BA3和第四非显示区BA4分别位于显示区AA的两侧，第一方向a和第二方向b交叉；可选的，在第一非显示区BA1、第二非显示区BA2、第三非显示区BA3和第四非显示区BA4中的至少一个内设置有虚设像素电路组。图1中仅以在第四非显示区BA4设置有虚设像素电路组12Z进行示意。

可选的，继续参考图1所示的，显示面板中包括多条数据线D，多条数据线D的信号输入端(图中未标示)均位于第三非显示区BA3，数据线D的信号输入端也即向数据线D上提供电压信号的一端。如图中示意的，显示面板中还包括与数据线D交叉的多条扫描线G，将虚设像素电路组12Z设置在第四非显示区BA4。在一些实施方式中可以在第一非显示区和第二非显示区至少一个中设置有移位寄存器组(未标示)，实现对多条扫描线G的驱动，将虚设像素电路组12Z设置在第四非显示区BA4，不影响为数据线D提供信号，同时也不影响为扫描线G提供信号，在实现对显示区内晶体管特性性能进行评价的同时，也能够实现对非显示区元器件的合理布局。

在本发明实施例中，根据虚设像素电路组的延伸方向划分为第一虚设像素电路组和第二虚设像素电路组。其中，虚设像素电路组中包括多个沿同一方向排列的虚设像素电路，则多个虚设像素电路的排列方向即为其所在虚设像素电路组的延伸方向。

在一种实施例中，继续参考图1所示的，虚设像素电路组12Z中多个虚设像素电路12沿第一方向a排列，图中虚设像素电路组12Z为第一虚设像素电路组，也就是说，第一虚设像素电路组的延伸方向为第一方向a。在显示区AA内的在像素电路阵列中，多个显示像素电路11在第一方向a上排列成像素电路行(未标示)，且多个显示像素电路11在第二方向b上排列成像素电路列(未标示)，一个像素电路行中的显示像素电路11的个数为n2；其中，n1≤n2。也就是说第一虚设像素电路组中虚设像素电路12的个数小于或者等于一个像素电路行中的显示像素电路11的个数。图1中仅以第一虚设像素电路组中虚设像素电路12的个数等于一个像素电路行中的显示像素电路11的个数进行示意，相当于一个虚设像素电路12在第二方向b上对应一个像素电路列。对第一虚设像素电路组中每个虚设像素电路对应的第一晶体管的特性性能进行测试，能够实现对显示区内所有的像素电路列中的相应的晶体管的特性性能进行评价，从而监控显示区内整体晶体管特性的均匀性，避免显示不均。

在一种实施例中，第一虚设像素电路组中虚设像素电路的个数小于一个像素电路行中的显示像素电路的个数，在第一虚设像素电路组中多个虚设像素电路可以分散设置，也可以集中设置。如图6所示，图6为本发明实施例提供的显示面板的另一种实施方式局部示意图，图中虚设像素电路12和显示像素电路11均以框图进行简化示意。第一虚设像素电路组12Z1中包括相邻的第一虚设像素电路12a和第二虚设像素电路12b；在第二方向b上与第一虚设像素电路组12Z1最近邻的像素电路行中包括：第一显示像素电路11a和第二显示像素电路11b；在第二方向b上，第一虚设像素电路12a和第一显示像素电路11a相邻，第二虚设像素电路12b和第二显示像素电路11b相邻；其中，第一显示像素电路11a和第二显示像素电路11b之间间隔的显示像素电路的个数为m1，m1≥1。也即m1为正整数，图6中以m1＝1进行示意，该实施方式中相当于将一个第一虚设像素电路组中的多个虚设像素电路在第一方向上分散设置，能够通过对虚设像素电路中的第一晶体管的特性性能的检测，来评价像素电路阵列中的多个不同位置出的像素电路列中的晶体管的特性，也即能够检测显示区内不同位置处晶体管的特性，实现监控显示区内整体晶体管特性的均匀性。另外，该实施方式中，在一个虚设像素电路组中的虚设像素电路的个数减少，则能够减少与第一晶体管连接的测试板的个数，从而有利于节省非显示区的空间。

进一步的，在一种实施例中，图7为本发明实施例提供的显示面板的另一种实施方式局部示意图，图8为图7对应的一种测试电路示意图。

如图7和图8所示，相邻的两个虚设像素电路12中的第一晶体管M1的栅极g与同一个第一测试板P1电连接，相邻的两个虚设像素电路12中的第一晶体管M1的漏极d与同一个第三测试板P3电连接。从而能够减少在非显示区内设置的测试板的个数，有利于节省非显示区的空间。

本发明实施例可以通过设置多个第一晶体管共用测试板来减少测试板的设置个数，从而节省非显示区的空间。在虚设像素电路组中：依次相邻的至少两个虚设像素电路中的第一晶体管的栅极、源极或者漏极都可以分别设置共用测试板来节省空间。

在一种实施例中，仅设置虚设像素电路组中依次相邻的至少两个虚设像素电路中的第一晶体管的栅极连接到同一个第一测试板，而一个第二测试板连接一个第一晶体管的源极，一个第三测试板连接一个第一晶体管的漏极。

在另一种实施例中，仅设置虚设像素电路组中依次相邻的至少两个虚设像素电路中的第一晶体管的源极连接到同一个第二测试板，而一个第一测试板连接一个第一晶体管的栅极，一个第三测试板连接一个第一晶体管的漏极。

在另一种实施例中，仅设置虚设像素电路组中依次相邻的至少两个虚设像素电路中的第一晶体管的漏极连接到同一个第三测试板，而一个第二测试板连接一个第一晶体管的源极，一个第一测试板连接一个第一晶体管的栅极。

在另一种实施例中，虚设像素电路组中依次相邻的至少两个虚设像素电路中的第一晶体管的栅极连接到同一个第一测试板，且依次相邻的至少两个虚设像素电路中的第一晶体管的源极连接到同一个第一测试板。

上述实施例均可以参照图7和图8进行理解，在此不再附图示意。

在一种实施例中，图9为本发明实施例提供的显示面板的另一种实施方式示意图，图10为图9中区域Q1位置处局部放大图。如图9所示，虚设像素电路组包括沿第二方向b延伸的第二虚设像素电路组12Z2，第二虚设像素电路组12Z2包括多个虚设像素电路12，第二虚设像素电路组12Z2的延伸方向为第二方向b，也即第二虚设像素电路组12Z2内多个虚设像素电路12沿第二方向b排列。第二虚设像素电路组12Z2中的虚设像素电路12的个数为n3；在显示区AA内的像素电路阵列中，多个显示像素电路11在第一方向a上排列成像素电路行(未标示)，且多个显示像素电路11在第二方向b上排列成像素电路列(未标示)，一个像素电路列中的显示像素电路11的个数为n4；其中，n3≤n4。图9中以n3＝n4进行示意。也即第二虚设像素电路组中虚设像素电路12的个数等于一个像素电路列中的显示像素电路11的个数，相当于一个虚设像素电路在第一方向a上对应一个像素电路行。对第二虚设像素电路组中每个虚设像素电路对应的第一晶体管的特性性能进行测试，能够实现对显示区内所有的像素电路行中的相应的晶体管的特性性能进行评价，从而监控显示区内整体晶体管特性的均匀性，避免显示不均。

图10示意出虚设像素电路12，电路结构可以参考图3对应的实施例说明，第一晶体管M1的栅极g通过第一连接线L1与第一测试板P1电连接，第一晶体管M1的源极s通过第二连接线L1与第二测试板P2电连接，第一晶体管M1的漏极d通过第三连接线L3与第三测试板P3电连接。如图10中示意的，虚设像素电路12中的虚设扫描线复用为第一连接线。该实施例中，与图3实施例相同，第三连接线L3由连接金属(参考图3中的位置)引出之后与第三测试板P3电连接。第二连接线L2通过虚设电源线(参考图3中的示意位置)与有源层连接的过孔实现与第一晶体管M1的源极s的电连接。第一连接线与扫描线位于同一层，第二连接线和第三连接线均与数据线位于同一层。在面板制作时，连接线可以和部分信号线在同一个工艺制程中制作，不增加额外的工艺制程，工艺简单。

继续参考图9所示的，第二虚设像素电路组12Z2位于第一非显示区BA1；显示面板还包括级联的多个移位寄存器VSR，一个移位寄存器VSR与至少一条扫描线G电连接，多个移位寄存器VSR位于第二非显示区BA2。该实施方式中第二虚设像素电路组和级联的多个移位寄存器分别设置在显示区的两侧，第二虚设像素电路组能够距显示区的距离近，且第二虚设像素电路组的设置不会影响扫描线与移位寄存器之间的连接，保证移位寄存器对扫描线的驱动性能。

在一种实施例中，第二虚设像素电路组中虚设像素电路的个数小于一个像素电路列中的显示像素电路的个数，在第二虚设像素电路组中多个虚设像素电路可以分散设置，也可以集中设置。如图11所示，图11为本发明实施例提供的显示面板的另一种实施方式示意图，仅示出了显示面板的局部区域，第二虚设像素电路组12Z2中包括相邻的第三虚设像素电路12e和第四虚设像素电路12f；在第一方向a上与第二虚设像素电路组12Z2最近邻的像素电路列中包括：第三显示像素电路11e和第四显示像素电路11f；在第一方向上a，第三虚设像素电路12e和第三显示像素电路11e相邻，第四虚设像素电路12f和第四显示像素电路11f相邻；其中，第三显示像素电路11e和第四显示像素电路11f之间间隔的显示像素电路的个数为m2，m2≥1。也即m2为正整数，图11中以m2＝1进行示意，该实施方式中相当于将一个第二虚设像素电路组中的多个虚设像素电路在第二方向上分散设置，能够通过对虚设像素电路中的第一晶体管的特性性能的检测，来评价像素电路阵列中的多个不同位置出的像素电路行中的晶体管的特性，也即能够检测显示区内不同位置处晶体管的特性，实现监控显示区内整体晶体管特性的均匀性。另外，该实施方式中，在一个虚设像素电路组中的虚设像素电路的个数减少，则能够减少与第一晶体管连接的测试板的个数，从而有利于节省非显示区的空间。

在另一种实施例中，图12为本发明实施例提供的显示面板的另一种实施方式示意图，如图12所示，显示面板包括两个第二虚设像素电路组12Z2，两个第二虚设像素电路组12Z2分别位于第一非显示区BA1和第二非显示区BA2；显示面板还包括两个移位寄存器组VSRZ，每个移位寄存器组VSRZ中均包括级联的多个移位寄存器(未标示)，一个移位寄存器与至少一条扫描线G电连接，两个移位寄存器组VSRZ分别位于第一非显示区BA1和第二非显示区BA2；在第一非显示区BA1内，第二虚设像素电路组12Z2位于移位寄存器组的靠近第三非显示区BA3的一侧；在第二非显示区BA2内，第二虚设像素电路组12Z2位于移位寄存器组VSRZ的远离第三非显示区BA3的一侧。该实施方式中，移位寄存器组和第二虚设像素电路组分散设置在显示区的两侧，避免了集中设置，保证显示区两侧的非显示区的宽度大致相同。

进一步的，上述图9至图12示意的包括第二虚设像素电路组的实施方式中，也可以采用共用测试板的方式来减少测试板的设置个数，从而节省非显示区的空间。其中，可以是第二虚设像素电路组中：依次相邻的至少两个虚设像素电路中的第一晶体管的栅极与同一个第一测试板电连接。也可以是在第二虚设像素电路组中：依次相邻的至少两个虚设像素电路中的第一晶体管的源极与同一个第二测试板电连接。也可以是在第二虚设像素电路组中：依次相邻的至少两个虚设像素电路中的第一晶体管的漏极与同一个第三测试板电连接。可以参考上述图7和图8进行理解，在此不再赘述。

基于同一发明构思，本发明实施例还提供一种显示装置，图13为本发明实施例提供的显示装置示意图，如图13所示，显示装置包括本发明任意实施例提供的显示面板100。图13所示的显示装置仅仅为示意说明，该显示装置可以是例如车载显示装置、手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (15)

1.一种显示面板，其特征在于，所述显示面板包括显示区和围绕所述显示区的非显示区；

所述显示面板包括多个像素电路，所述多个像素电路包括显示像素电路和虚设像素电路，多个所述显示像素电路在所述显示区内排列成像素电路阵列，所述虚设像素电路位于所述非显示区；

每个所述像素电路均包括至少一个晶体管和与该所述晶体管相对应的栅极信号端、源极信号端、漏极信号端；

所述虚设像素电路包括第一晶体管和与所述第一晶体管相对应的第一栅极信号端、第一源极信号端、第一漏极信号端，所述第一晶体管的栅极与所述第一栅极信号端断开，和/或，所述第一晶体管的源极与所述第一源极信号端断开，和/或，所述第一晶体管的漏极与所述第一漏极信号端断开；

所述非显示区内设置有多个测试板，所述多个测试板包括第一测试板、第二测试板和第三测试板；其中，

所述第一晶体管的栅极与所述第一测试板电连接，所述第一晶体管的源极与所述第二测试板电连接，所述第一晶体管的漏极与所述第三测试板电连接；

所述显示面板包括沿第一方向延伸的多条扫描线和沿第二方向延伸的多条数据线，所述显示面板包括至少一个虚设像素电路组；

所述至少一个虚设像素电路组包括沿所述第二方向延伸的第二虚设像素电路组；所述非显示区包括第一非显示区、第二非显示区、第三非显示区和第四非显示区，所述显示面板包括两个所述第二虚设像素电路组，两个所述第二虚设像素电路组分别位于所述第一非显示区和所述第二非显示区；

所述显示面板还包括两个移位寄存器组，每个所述移位寄存器组中均包括级联的多个移位寄存器，一个所述移位寄存器与至少一条所述扫描线电连接，两个所述移位寄存器组分别位于所述第一非显示区和所述第二非显示区。

2.根据权利要求1所述的显示面板，其特征在于，

在第一方向上所述第一非显示区和所述第二非显示区分别位于所述显示区的两侧，在第二方向上所述第三非显示区和第四非显示区分别位于所述显示区的两侧，所述第一方向和所述第二方向交叉；

所述显示面板包括至少一个虚设像素电路组，在一个所述虚设像素电路组内多个所述虚设像素电路沿同一方向排列；

在所述第一非显示区、所述第二非显示区、所述第三非显示区和所述第四非显示区中的至少一个内设置有所述虚设像素电路组。

3.根据权利要求2所述的显示面板，其特征在于，所述显示面板包括沿所述第一方向延伸的多条扫描线和沿所述第二方向延伸的多条数据线；

所述至少一个虚设像素电路组包括沿所述第一方向延伸的第一虚设像素电路组，所述第一虚设像素电路组中的所述虚设像素电路的个数为n1；

在所述像素电路阵列中，多个所述显示像素电路在所述第一方向上排列成像素电路行，且多个所述显示像素电路在所述第二方向上排列成像素电路列，一个所述像素电路行中的所述显示像素电路的个数为n2；其中，n1≤n2。

4.根据权利要求3所述的显示面板，其特征在于，

所述第一虚设像素电路组中包括相邻的第一虚设像素电路和第二虚设像素电路；

在所述第二方向上与所述第一虚设像素电路组最近邻的所述像素电路行中包括：第一显示像素电路和第二显示像素电路；

在所述第二方向上，所述第一虚设像素电路和所述第一显示像素电路相邻，所述第二虚设像素电路和所述第二显示像素电路相邻；其中，

所述第一显示像素电路和所述第二显示像素电路之间间隔的显示像素电路的个数为m1，m1≥1。

5.根据权利要求3所述的显示面板，其特征在于，

多条所述数据线的信号输入端均位于所述第三非显示区，所述虚设像素电路组位于所述第四非显示区。

6.根据权利要求2所述的显示面板，其特征在于，

所述至少一个虚设像素电路组包括沿所述第二方向延伸的第二虚设像素电路组，所述第二虚设像素电路组中的所述虚设像素电路的个数为n3；

在所述像素电路阵列中，多个所述显示像素电路在所述第一方向上排列成像素电路行，且多个所述显示像素电路在所述第二方向上排列成像素电路列，一个所述像素电路列中的所述显示像素电路的个数为n4；其中，n3≤n4。

7.根据权利要求6所述的显示面板，其特征在于，

所述第二虚设像素电路组中包括相邻的第三虚设像素电路和第四虚设像素电路；

在所述第一方向上与所述第二虚设像素电路组最近邻的所述像素电路列中包括：第三显示像素电路和第四显示像素电路；

在所述第一方向上，所述第三虚设像素电路和所述第三显示像素电路相邻，所述第四虚设像素电路和所述第四显示像素电路相邻；其中，

所述第三显示像素电路和所述第四显示像素电路之间间隔的显示像素电路的个数为m2，m2≥1。

8.根据权利要求6所述的显示面板，其特征在于，

所述第二虚设像素电路组位于所述第一非显示区；

所述显示面板还包括级联的多个移位寄存器，一个所述移位寄存器与至少一条所述扫描线电连接，所述多个移位寄存器位于所述第二非显示区。

9.根据权利要求2所述的显示面板，其特征在于，

在所述虚设像素电路组中：依次相邻的至少两个所述虚设像素电路中的第一晶体管的栅极与同一个所述第一测试板电连接。

10.根据权利要求2或9任一项所述的显示面板，其特征在于，

在所述虚设像素电路组中：依次相邻的至少两个所述虚设像素电路中的第一晶体管的源极与同一个所述第二测试板电连接。

11.根据权利要求2或9任一项所述的显示面板，其特征在于，

在所述虚设像素电路组中：依次相邻的至少两个所述虚设像素电路中的第一晶体管的漏极与同一个所述第三测试板电连接。

12.根据权利要求1所述的显示面板，其特征在于，

所述显示面板包括沿第一方向延伸的多条扫描线和第二方向延伸的多条数据线，所述第一方向和所述第二方向交叉；

所述显示面板还包括第一连接线、第二连接线和第三连接线，所述第一晶体管的栅极通过所述第一连接线与所述第一测试板电连接，所述第一晶体管的源极通过所述第二连接线与所述第二测试板电连接，所述第一晶体管的漏极通过所述第三连接线与所述第三测试板电连接；其中，

所述第一连接线与所述扫描线位于同一层，所述第二连接线和所述第三连接线与所述数据线位于同一层。

13.根据权利要求1所述的显示面板，其特征在于，

所述虚设像素电路还包括虚设扫描线，所述虚设扫描线包括第一虚设扫描线，所述第一虚设扫描线包括相互断开的至少两个虚设线段，在垂直于所述显示面板方向上，两个所述虚设线段分别位于所述第一晶体管的源极的两侧，和/或，两个所述虚设线段分别位于所述第一晶体管的漏极的两侧。

14.根据权利要求1所述的显示面板，其特征在于，

所述虚设像素电路和所述显示像素电路相邻接。

15.一种显示装置，其特征在于，包括权利要求1至14任一项所述的显示面板。

Images