KR20200108200A - 표시 셀, 이의 제조 방법 및 이에 의해 제조된 표시 장치 - Google Patents

표시 셀, 이의 제조 방법 및 이에 의해 제조된 표시 장치 Download PDF

Info

Publication number
KR20200108200A
KR20200108200A KR1020190026804A KR20190026804A KR20200108200A KR 20200108200 A KR20200108200 A KR 20200108200A KR 1020190026804 A KR1020190026804 A KR 1020190026804A KR 20190026804 A KR20190026804 A KR 20190026804A KR 20200108200 A KR20200108200 A KR 20200108200A
Authority
KR
South Korea
Prior art keywords
area
power voltage
line
disposed
peripheral
Prior art date
Application number
KR1020190026804A
Other languages
English (en)
Inventor
임형준
소동윤
박경민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190026804A priority Critical patent/KR20200108200A/ko
Priority to US16/793,774 priority patent/US10916596B2/en
Priority to CN202010149953.XA priority patent/CN111668264A/zh
Publication of KR20200108200A publication Critical patent/KR20200108200A/ko
Priority to US17/151,509 priority patent/US11730044B2/en
Priority to US18/349,941 priority patent/US20230354684A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L27/3276—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H01L2251/566—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 셀은 표시 영역에 배열된 화소와 연결된 신호 라인, 상기 표시 영역의 주변 영역에 배치되고, 상기 신호 라인과 연결된 신호 패드가 배열된 신호 패드부, 점등 검사 영역에 배치되고, 상기 신호 패드와 연결되고 점등 검사 신호가 인가되는 검사 패드가 배열된 검사 패드부, 및 상기 화소에 전원 전압을 인가하고, 상기 검사 패드부로부터 상기 주변 영역으로 연장되고, 상기 주변 영역과 상기 점등 검사 영역 사이의 절단 영역에서 적어도 하나의 슬릿 패턴에 의해 복수의 서브 라인들로 분리된 전원 전압 라인을 포함한다.

Description

표시 셀, 이의 제조 방법 및 이에 의해 제조된 표시 장치{DISPLAY CELL, METHOD OF MANUFACTURING THE SAME AND DISPLAY DEVICE MANUFACTURED THEREBY}
본 발명은 표시 셀, 이의 제조 방법 및 이에 의해 제조된 표시 장치에 관한 것으로, 보다 상세하게는 공정 불량을 개선하기 위한 표시 셀, 이의 제조 방법 및 이에 의해 제조된 표시 장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 개발되고 있다. 평판 표시 장치로는 액정 표시 장치(Liquid Crystal Display LCD), 전계 방출 표시 장치(Field Emission Display FED), 플라즈마 표시 장치(Plasma Display Panel PDP), 유기 발광 표시 장치(Organic Light Emitting Display OLED), 무기 전계 발광 표시 장치(Inorganic Electroluminescence Display) 및 양자점 발광 다이오드 표시 장치(Quantum dot light-emitting diode ; QLED or QD-LED) 등이 있다.
평판 표시 장치 중 유기 발광 표시 장치(OLED)는 전자와 정공의 재결합에 의하여 발광하는 유기 발광 다이오드(Organic Light Emitting Display: OLED)를 이용하여 영상을 표시한다. 이러한 유기 발광 표시 장치는 빠른 응답 속도를 가짐과 동시에 낮은 소비 전력으로 구동되기 때문에 차세대 디스플레이로 이용된다.
상기 유기 발광 표시 장치는 유기 발광 표시 패널을 포함하고, 상기 유기 발광 표시 패널은 표시 셀 상태에서 전기적 결함을 검사하는 어레이 검사 및 점등 결함을 검사하는 점등 검사를 수행한다.
상기 어레이 검사 및 점등 검사 이후, 모듈 공정이 수행된다. 상기 모듈 공정은 상기 어레이 검사 및 점등 검사에 사용된 검사 패드 및 검사 회로가 형성된 유기 발광 표시 패널의 검사 영역을 절단하는 공정과, 상기 절단된 유기 발광 표시 패널에 편광판, 보호 필름 및 구동 칩이 실장된 연성회로기판 등을 부착하는 공정을 포함한다.
본 발명의 일 목적은 제조 공정 상의 불량을 개선하기 위한 표시 셀을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 셀의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 셀에 의해 제조된 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 셀은 표시 영역에 배열된 화소와 연결된 신호 라인, 상기 표시 영역의 주변 영역에 배치되고, 상기 신호 라인과 연결된 신호 패드가 배열된 신호 패드부, 점등 검사 영역에 배치되고, 상기 신호 패드와 연결되고 점등 검사 신호가 인가되는 검사 패드가 배열된 검사 패드부 및 상기 화소에 전원 전압을 인가하고, 상기 검사 패드부로부터 상기 주변 영역으로 연장되고, 상기 주변 영역과 상기 점등 검사 영역 사이의 절단 영역에서 적어도 하나의 슬릿 패턴에 의해 복수의 서브 라인들로 분리된 전원 전압 라인을 포함한다.
일 실시예에 있어서, 상기 표시 셀은 상기 절단 영역에서, 상기 적어도 하나의 슬릿 패턴 및 상기 복수의 서브 라인들을 노출시키는 절연막을 더 포함할 수 있다.
일 실시예에 있어서, 상기 절연막은 상기 화소 내 포함된 트랜지스터의 게이트 전극 상에 배치된 무기 절연막 및 상기 트랜지스터의 소스 및 드레인 전극 상에 배치되는 유기 절연막을 포함할 수 있다.
일 실시예에 있어서, 상기 적어도 하나의 슬릿 패턴은 절단선의 연장 방향에 대응하는 폭과 상기 연장 방향과 교차하는 방향의 길이를 가질 수 있다.
일 실시예에 있어서, 상기 슬릿 패턴의 폭은 절단 공정에 사용되는 레이저 스폿의 피치 보다 클 수 있다.
일 실시예에 있어서, 상기 복수의 서브 라인들은 상기 절단선의 연장 방향에 대응하는 라인 폭을 가지고, 상기 라인 폭은 상기 레이저 스폿의 피치 보다 클 수 있다.
일 실시예에 있어서, 상기 절단 영역에서 상기 전원 전압 라인의 폭은 상기 서브 라인의 비저항 특성에 따라 결정될 수 있다.
일 실시예에 있어서, 상기 표시 셀은 상기 점등 검사 영역에 배치되고, 상기 검사 패드부와 연결된 점등 검사 회로를 더 포함할 수 있다.
일 실시예에 있어서, 상기 화소는 유기 발광 다이오드를 포함하고, 상기 전원 전압 라인은 상기 유기 발광 다이오드에 하이 전원 전압을 전달하는 제1 전원 전압 라인 및 상기 유기 발광 다이오드에 로우 전원 전압을 전달하는 제2 전원 전압 라인 중 적어도 하나일 수 있다.
일 실시예에 있어서, 상기 주변 영역은 상기 신호 패드부가 배치된 제1 주변 영역, 상기 제1 주변 영역과 수직한 제2 주변 영역, 상기 제2 주변 영역과 마주하는 제3 주변 영역 및 상기 제1 주변 영역과 마주하는 제4 주변 영역을 포함하고, 상기 제1 전원 전압 라인은 상기 검사 패드부로부터 연장되고, 상기 제1 주변 영역에 배치될 수 있다.
일 실시예에 있어서, 상기 제2 전원 전압 라인은 상기 검사 패드부로부터 연장되고, 상기 제2, 제3 및 제4 주변 영역에 배치될 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 표시 영역에 배열된 화소와 연결된 신호 라인, 상기 표시 영역의 주변 영역에 배치되고, 상기 신호 라인과 연결된 신호 패드가 배열된 신호 패드부, 및 상기 주변 영역에 배치되어 상기 화소에 전원 전압을 인가하고, 모서리 영역에서 복수의 서브 라인들로 분리된 전원 전압 라인을 포함하는 표시 셀, 및 이방성 도전 필름을 통해 상기 신호 패드부와 접착되고, 상기 표시 셀을 구동하는 구동 집적 회로가 실장된 연성 회로 기판을 포함한다.
일 실시예에 있어서, 상기 표시 셀은 상기 모서리 영역에 배치된 상기 복수의 서브 라인들을 노출하는 절연막을 더 포함할 수 있다.
일 실시예에 있어서, 상기 절연막은 상기 화소 내 포함된 트랜지스터의 게이트 전극 상에 배치된 무기 절연막 및 상기 트랜지스터의 소스 및 드레인 전극 상에 배치되는 유기 절연막을 포함할 수 있다.
일 실시예에 있어서, 상기 화소는 유기 발광 다이오드를 포함하고, 상기 전원 전압 라인은 상기 유기 발광 다이오드에 하이 전원 전압을 전달하는 제1 전원 전압 라인 및 상기 유기 발광 다이오드에 로우 전원 전압을 전달하는 제2 전원 전압 라인 중 적어도 하나일 수 있다.
일 실시예에 있어서, 상기 주변 영역은 상기 신호 패드부가 배치된 제1 주변 영역, 상기 제1 주변 영역과 수직한 제2 주변 영역, 상기 제2 주변 영역과 마주하는 제3 주변 영역 및 상기 제1 주변 영역과 마주하는 제4 주변 영역을 포함하고, 상기 제1 전원 전압 라인은 상기 모서리 영역에서부터 연장되고, 상기 제1 주변 영역에 배치될 수 있다.
일 실시예에 있어서, 상기 제2 전원 전압 라인은 상기 모서리 영역에서부터 연장되고, 상기 제2, 제3 및 제4 주변 영역에 배치될 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 셀의 제조 방법은 표시 영역에 배열된 화소와 연결된 신호 라인을 형성하는 단계, 상기 표시 영역의 주변 영역에 배치되고, 상기 신호 라인과 연결된 신호 패드를 형성하는 단계, 점등 검사 영역에 배치되고, 상기 신호 패드와 연결되고 점등 검사 신호가 인가되는 검사 패드를 형성하는 단계 및 상기 검사 패드로부터 상기 주변 영역으로 연장되고, 상기 주변 영역과 상기 점등 검사 영역 사이의 절단 영역에서 적어도 하나의 슬릿 패턴에 의해 복수의 서브 라인들로 분리된 전원 전압 라인을 형성하는 단계를 포함한다.
일 실시예에 있어서, 상기 절단 영역에서, 상기 적어도 하나의 슬릿 패턴 및 상기 복수의 서브 라인들 상부에 배치된 절연막을 제거하여 상기 적어도 하나의 슬릿 패턴 및 상기 복수의 서브 라인들을 노출시키는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 적어도 하나의 슬릿 패턴은 절단선의 연장 방향에 대응하는 슬릿 패턴의 폭을 가지고, 상기 슬릿 패턴의 폭은 절단 공정에 사용되는 레이저 스폿의 피치 보다 크고, 상기 복수의 서브 라인들은 상기 절단선의 연장 방향에 대응하는 라인 폭을 가지고, 상기 라인 폭은 상기 레이저 스폿의 피치 보다 클 수 있다.
본 발명의 실시예들에 따른 표시 셀 및 이에 의해 제조된 표시 장치에 있어서, 표시 셀의 절단 영역에서 금속 라인을 적어도 하나의 슬릿 패턴에 의해 복수의 서브 라인들을 포함하도록 형성함으로써 금속 라인의 레이저 미가공으로 인한 결함 및 불량을 막을 수 있다. 또한, 상기 절단 영역에서, 적어도 하나의 슬릿 패턴 및 상기 복수의 서브 라인들 상의 유기 및 무기 절연막을 제거하여 적어도 하나의 슬릿 패턴 및 상기 복수의 서브 라인들을 노출시킴으로써 레이저 미가공에 의한 결함 및 불량을 막을 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 셀을 설명하기 위한 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 셀에 포함된 화소를 설명하기 위한 화소 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 셀의 점등 검사 장치를 설명하기 위한 개념도다.
도 4는 본 발명의 일 실시예에 따른 전원 전압 라인의 구조를 설명하기 위한 도 1의'A'부분을 확대한 확대도이다.
도 5는 본 발명의 일 실시예에 따른 절단 영역의 슬릿 패턴 및 서브라인을 설명하기 위한 개념도이다.
도 6은 본 발명의 일 실시예에 따른 표시 셀의 단면도이다.
도 7 및 도 8은 비교예와 실시예에 따른 레이저 절단 공정을 설명하기 위한 개념도들이다.
도 9a 및 도 9b는 본 발명의 실시예들에 따른 다양한 전압 라인들을 설명하기 위한 개념도들이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치들 및 유기 발광 표시 장치들의 제조 방법들을 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 셀을 설명하기 위한 평면도이다. 도 2는 본 발명의 일 실시예에 따른 표시 셀에 포함된 화소를 설명하기 위한 화소 회로도이다. 도 3은 본 발명의 일 실시예에 따른 표시 셀의 점등 검사 장치를 설명하기 위한 개념도이다.
도 1을 참조하면, 상기 표시 셀(100)은 영상을 표시하는 화소(PX) 및 상기 화소(PX)에 제1 전원 전압을 전달하는 제1 전원 전압 라인(VL1) 및 상기 화소(PX)에 제2 전원 전압을 전달하는 제2 전원 전압 라인(VL2)을 포함한다.
일 실시예에서, 상기 화소(PX)는 유기 발광 다이오드를 포함할 수 있고, 상기 제1 전원 전압은 상기 유기 발광 다이오드에 인가되는 하이 전원 전압(ELVDD)일 수 있고, 상기 제2 전원 전압은 상기 유기 발광 다이오드에 인가되는 로우 전원 전압(ELVSS)일 수 있다.
예를 들면, 상기 표시 셀(100)은 상기 화소(PX)가 배열된 표시 영역(DA) 및 상기 표시 영역(DA)을 둘러싸고 제1 및 제2 전원 전압 라인들(VL1, VL2)이 배열된 비표시 영역을 포함할 수 있다.
상기 표시 영역(DA)은 매트릭스 형태로 배열된 복수의 화소들(PX), 상기 화소들(PX)에 연결된 복수의 데이터 라인들(DL) 및 복수의 스캔 라인들(SL)을 포함할 수 있다.
상기 복수의 데이터 라인들(DL)은 제1 방향(DR1)으로 연장되고, 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 배열될 수 있다.
상기 복수의 스캔 라인들(SL)은 상기 제2 방향(DR2)으로 연장되고, 상기 제1 방향(DR1)으로 배열될 수 있다.
도 2를 참조하면, 상기 화소(PX)는 화소 회로(PXC)를 포함할 수 있다.
상기 화소 회로(PXC)는 유기 발광 다이오드(OLED), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7) 및 스토리지 커패시터(CST)를 포함할 수 있다.
상기 유기 발광 다이오드(OLED)의 애노드는 상기 제6 트랜지스터(T6)를 경유하여 상기 제1 트랜지스터(T1)에 접속되고, 캐소드는 제2 전원 전압(ELVSS)에 접속될 수 있다. 이와 같은 유기 발광 다이오드(OLED)는 상기 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 휘도의 광을 생성할 수 있다.
상기 유기 발광 다이오드(OLED)로 전류가 흐를 수 있도록 제1 전원 전압(ELVDD)은 제2 전원 전압(ELVSS)보다 높은 전압으로 설정될 수 있다.
상기 제7 트랜지스터(T7)는 초기화 전원(VINT)과 상기 유기 발광 다이오드(OLED)의 애노드 사이에 접속될 수 있다. 그리고, 상기 제7 트랜지스터(T7)의 게이트 전극은 i+1 번째 스캔 라인(S1i+1) 또는 i-1 번째 스캔 라인(S1i-1)에 접속될 수 있다. 이와 같은 상기 제7 트랜지스터(T7)는 i번째 스캔 라인(S1i)으로 스캔 신호가 공급될 때 턴-온되어 초기화 전원(VINT)의 전압을 상기 유기 발광 다이오드(OLED)의 애노드로 공급할 수 있다. 여기서, 초기화 전원(VINT)은 데이터 신호보다 낮은 전압으로 설정될 수 있다.
상기 제6 트랜지스터(T6)는 상기 제1 트랜지스터(T1)와 상기 유기 발광 다이오드(OLED) 사이에 접속될 수 있다. 그리고, 상기 제6 트랜지스터(T6) 게이트 전극은 i번째 발광 제어 라인(E1i)에 접속될 수 있다. 이와 같은 제6 트랜지스터(T6)는 i번째 발광 제어 라인(Eli)으로 발광 제어 신호가 공급될 때 턴-온 될 수 있다.
상기 제5 트랜지스터(T5)는 상기 제1 전원 전압(ELVDD)과 상기 제1 트랜지스터(T1) 사이에 접속될 수 있다. 그리고, 상기 제5 트랜지스터(T5)의 게이트 전극은 i번째 발광 제어 라인(E1i)에 접속될 수 있다. 이와 같은 상기 제5 트랜지스터(T5)는 i번째 발광 제어 라인(E1i)으로 발광 제어 신호가 공급될 때 턴-온 될 수 있다.
상기 제1 트랜지스터(T1; 구동 트랜지스터)의 제1 전극은 상기 제5 트랜지스터(T5)를 경유하여 제1 전원 전압(ELVDD)에 접속되고, 제2 전극은 상기 제6 트랜지스터(T6)를 경유하여 상기 유기 발광 다이오드(OLED)의 애노드에 접속될 수 있다. 그리고, 상기 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 이와 같은 상기 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 상기 제1 전원 전압(ELVDD)으로부터 상기 유기 발광 다이오드(OLED)를 경유하여 상기 제2 전원 전압(ELVSS)으로 흐르는 전류량을 제어할 수 있다.
상기 제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 제2 전극과 상기 제1 노드(N1) 사이에 접속될 수 있다. 그리고, 상기 제3 트랜지스터(T3)의 게이트 전극은 i번째 스캔 라인(S1i)에 접속될 수 있다. 이와 같은 상기 제3 트랜지스터(T3)는 i번째 스캔 라인(Sli)으로 스캔 신호가 공급될 때 턴-온되어 상기 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1)를 전기적으로 접속시킬 수 있다. 따라서, 상기 제3 트랜지스터(T3)가 턴-온 될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속될 수 있다.
상기 제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(VINT) 사이에 접속될 수 있다. 그리고, 상기 제4 트랜지스터(T4)의 게이트 전극은 i-1번째 스캔 라인(S1i-1)에 접속될 수 있다. 이와 같은 상기 제4 트랜지스터(T4)는 i-1번째 스캔 라인(S1i-1)으로 스캔 신호가 공급될 때 턴-온되어 상기 제1 노드(N1)로 초기화 전원(VINT)의 전압을 공급할 수 있다.
상기 제2 트랜지스터(T2)는 제m 데이터 라인(Dm)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속될 수 있다. 그리고, 상기 제2 트랜지스터(T2)의 게이트 전극은 i번째 스캔 라인(S1i)에 접속될 수 있다. 이와 같은 상기 제2 트랜지스터(T2)는 i번째 스캔 라인(S1i)으로 스캔 신호가 공급될 때 턴-온되어 제m 데이터 라인(Dm)과 상기 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킬 수 있다.
상기 스토리지 커패시터(CST)는 상기 제1 전원 전압(ELVDD)과 상기 제1 노드(N1) 사이에 접속될 수 있다. 이와 같은 스토리지 커패시터(CST)는 데이터 신호 및 상기 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장할 수 있다.
상기 비표시 영역은 상기 표시 영역(DA)을 둘러싸는 제1 주변 영역(PA1), 제2 주변 영역(PA2), 제3 주변 영역(PA3) 및 제4 주변 영역(PA4)을 포함한다. 또한, 상기 비표시 영역은 상기 제1 주변 영역(PA1)과 인접한 절단 영역(CA) 및 상기 절단 영역(CA)과 인접한 점등 검사 영역(TA)을 포함할 수 있다.
상기 제1 주변 영역(PA1)은 상기 데이터 라인(DL)의 제1 단부에 대응하고 상기 표시 영역(DA)과 인접한다. 상기 제1 주변 영역(PA1)은 팬아웃 영역(FOA) 및 신호 패드 영역(SPA)을 포함할 수 있다.
상기 팬아웃 영역(FOA)에는 상기 데이터 라인(DL)과 같은 신호 라인과 연결된 팬아웃 라인(FOL)이 배열될 수 있다. 상기 신호 패드 영역(SPA)에는 상기 팬아웃 라인(FOL)과 연결된 신호 패드가 배열된 신호 패드부(SPD)가 배치될 수 있다.
상기 제2 주변 영역(PA2)은 상기 스캔 라인(SL)의 제1 단부에 대응하고 상기 표시 영역(DA)과 인접한다.
상기 제3 주변 영역(PA3)은 상기 스캔 라인(SL)의 제2 단부에 대응하고 상기 표시 영역(DA)과 인접한다.
상기 제4 주변 영역(PA3은 상기 데이터 라인(DL)의 제2 단부에 대응하고 상기 표시 영역(DA)과 인접한다.
상기 절단 영역(CA)은 상기 제1 주변 영역(PA1)과 상기 점등 검사 영역(TSA)의 사이에 배치된다. 상기 절단 영역(CA)은 점등 검사 공정 이후 및 모둘 공정 이전에 레이저 절단 공정을 통해 설정된 절단선(CL)을 따라서 절단된다.
상기 점등 검사 영역(TSA)은 점등 검사 공정을 수행하기 위한 검사 신호가 인가되는 검사 패드가 배열된 점등 패드부(TPD) 및 상기 점등 패드부(TPD)와 연결된 점등 검사 회로(TSC)가 배치될 수 있다. 상기 검사 패드는 상기 신호 패드부(SPD)의 신호 패드와 연결될 수 있다. 상기 점등 검사 회로(TSC)는 상기 표시 영역(DA)에 배열된 상기 복수의 데이터 라인들(DL) 및 복수의 스캔 라인들(SL)과 연결될 수 있다.
상기 점등 패드부(TPD)로부터 제공된 검사 제어 신호 및 검사 데이터 신호는 상기 복수의 데이터 라인들(DL) 및 복수의 스캔 라인들(SL)에 인가되어 상기 복수의 화소들(PX)을 점등하여 검사 공정을 수행할 수 있다.
일 실시예에서, 상기 검사 패드부(TPD)는 상기 표시 영역(DA)에 대해서 좌우 대칭 구조로 배치될 수 있다. 예를 들면, 상기 제2 주변 영역(PA2) 측에 대응하는 제1 검사 패드부(TPD1)와 상기 제3 주변 영역(PA3)에 대응하는 제2 검사 패드부(TPD2)를 포함할 수 있다.
도 3을 참조하면, 상기 점등 검사 장치(200)는 검사 제어부(210) 및 검사 신호 출력부(230)를 포함할 수 있다.
상기 검사 제어부(210)는 검사 모드들에 대응하는 복수의 검사 신호들을 생성할 수 있다. 예를 들면, 상기 복수의 검사 신호들은 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 초기화 전압(VINT), 복수의 검사 데이터 신호들(DCR, DCG, DCB)를 포함할 수 있다.
상기 검사 신호 출력부(230)는 상기 표시 셀의 상기 검사 패드부(TPD)에 연결되고, 상기 복수의 검사 신호들을 상기 검사 패드부(TPD)에 제공할 수 있다.
일 실시예에서, 상기 제1 전원 전압 라인(VL1)은 제1 전압 라인(L11), 제2 전압 라인(L12) 및 제3 전압 라인(L13)을 포함할 수 있다.
상기 전압 라인(L11)은 상기 제1 검사 패드부(TPD1)와 연결되어 상기 점등 검사 영역(TSA)부터 상기 절단 영역(CA)을 경유하여 상기 제1 주변 영역(PA1)의 신호 패드 영역(SPA)까지 상기 제1 방향(DR1)을 따라 연장된다.
상기 제2 전압 라인(L12) 상기 제2 검사 패드부(TPD2)와 연결되어 상기 점등 검사 영역(TSA)부터 상기 절단 영역(CA)을 경유하여 상기 제1 주변 영역(PA1)의 신호 패드 영역(SPA)까지 상기 제1 방향(DR1)을 따라 연장된다.
상기 제3 전압 라인(L13)은 상기 제1 주변 영역(PA1)의 상기 팬 아웃 영역(FOA)에서 상기 제2 방향(DR2)으로 연장되어 상기 제1 및 제2 전압 라인들(L11, L12)과 연결된다.
일 실시예에서, 상기 제2 전원 전압 라인(VL2)은 제1 전압 라인(L21), 제2 전압 라인(L22) 및 제3 전압 라인(L23)을 포함할 수 있다.
상기 제1 전압 라인(L21)은 상기 제1 검사 패드부(TPD1)와 연결되어 상기 점등 검사 영역(TSA)부터 상기 절단 영역(CA)을 경유하여 상기 제1 주변 영역(PA1)의 신호 패드 영역(SPA) 및 상기 팬 아웃 영역(FOA)까지 상기 제1 방향(DR1)을 따라 연장되고, 계속해서 상기 제2 주변 영역(PA2)에 상기 제1 방향(DR1)을 따라서 연장된다.
상기 제2 전압 라인(L22)은 상기 제2 검사 패드부(TPD2)와 연결되어 상기 점등 검사 영역(TSA)부터 상기 절단 영역(CA)을 경유하여 상기 제1 주변 영역(PA1)의 신호 패드 영역(SPA) 및 상기 팬 아웃 영역(FOA)까지 상기 제1 방향(DR1)을 따라 연장되고, 계속해서 상기 제3 주변 영역(PA3)에 상기 제1 방향(DR1)을 따라서 연장된다.
상기 제3 전압 라인(L23)은 상기 제4 주변 영역(PA4) 에서 상기 제2 방향(DR2)으로 연장되어 상기 제1 및 제2 전압 라인들(L21, L22)과 연결된다.
일 실시예에서, 상기 제1 전원 전압 라인(VL1) 및 상기 제2 전원 전압 라인(VL2) 중 적어도 하나는 상기 절단 영역(CA)에서, 적어도 하나의 슬릿 패턴에 의해 복수의 서브 라인들로 분기될 수 있다. 상기 적어도 하나의 슬릿 패턴은 상기 절단선(CL)의 연장 방향과 교차하는 방향의 길이를 가지고, 상기 절단선(CL)의 연장 방향에 대응하는 폭을 가질 수 있다. 상기 복수의 서브 라인들은 상기 절단선(CL)의 연장 방향으로 배열될 수 있다.
상기 복수의 화소들(PX)에 포함된 복수의 유기 발광 다이오드들을 구동하기 위한 전체 최대 전류 용량이 수십 암페어 수준이며, 상기 유기 발광 표시 장치가 대형화됨에 따른 전원 전압에 대한 전류 용량 증가할 수 있다. 이에 따라서, 상기 제1 전원 전압 라인(VL1) 및 상기 제2 전원 전압 라인(VL2)의 폭이 증가될 수 있고, 금속 라인 폭이 증가됨에 따라서, 레이저 절단 공정에서 레이저 미가공에 의한 상기 표시 셀의 크랙(Crack)과 같은 불량이 발생될 수 있다.
이러한 절단 가공 공정에서 발생될 수 있는 크랙과 같은 불량을 막기 위해서, 일 실시예에 따르면 상기 절단 영역(CA)에서 상기 제1 전원 전압 라인(VL1) 및 상기 제2 전원 전압 라인(VL2) 중 적어도 하나는 적어도 하나의 슬릿 패턴에 의한 복수의 서브 라인들을 포함할 수 있다. 상기 슬릿 패턴의 폭은 레이저 스폿(Spot)의 피치(Pitch)를 고려하여 설정될 수 있다.
도 4는 본 발명의 일 실시예에 따른 전원 전압 라인의 구조를 설명하기 위한 도 1의'A'부분을 확대한 확대도이다. 도 5는 본 발명의 일 실시예에 따른 절단 영역의 슬릿 패턴 및 서브 라인을 설명하기 위한 개념도이다.
도 4 및 도 5를 참조하면, 상기 제1 전원 전압 라인(VL1)은 제1 전원 전압(ELVDD)을 전달할 수 있고, 상기 제2 전원 전압 라인(VL2)은 제2 전원 전압(ELVSS)을 전달할 수 있다.
상기 제1 및 제2 전원 전압 라인들(VL1, VL2) 중 적어도 하나는 절단 영역(CA)에서 적어도 하나의 슬릿 패턴(SP)을 포함할 수 있다.
도시된 바와 같이, 상기 제1 전원 전압 라인(VL1)은 점등 검사 영역(TSA) 및 제1 주변 영역(PA1)에서는 제1 폭(W1)을 갖고, 상기 점등 검사 영역(TSA) 및 상기 제1 주변 영역(PA1) 사이의 상기 절단 영역(CA)에서는 슬릿 패턴(SP)을 포함한다. 상기 절단 영역(CA)에서 상기 제1 전원 전압 라인(VL1)은 상기 슬릿 패턴(SP)에 의해 제1 서브 라인(VL_S1) 및 제2 서브 라인(VL_S2)으로 분리될 수 있다. 상기 제1 및 제2 서브 라인들(VL_S1, VL_S2) 각각은 상기 제1 폭(W1) 보다 작은 제2 폭(W2)을 가질 수 있다.
또한, 도시되지 않았으나, 상기 제2 전원 전압 라인(VL2)은 점등 검사 영역(TSA) 및 제1 주변 영역(PA1)에서는 제1 폭(W1)을 갖고, 상기 점등 검사 영역(TSA) 및 상기 제1 주변 영역(PA1) 사이의 상기 절단 영역(CA)에서는 슬릿 패턴(SP)을 포함한다. 상기 절단 영역(CA)에서 상기 제2 전원 전압 라인(VL2)은 상기 슬릿 패턴(SP)에 의해 제1 서브 라인(VL_S1) 및 제2 서브 라인(VL_S2)으로 분리될 수 있다. 상기 제1 및 제2 서브 라인들(VL_S1, VL_S2) 각각은 상기 제1 폭(W1) 보다 작은 제2 폭(W2)을 가질 수 있다.
일 실시예에서, 상기 슬릿 패턴(SP)의 폭(SW)은 레이저 절단 공정에서 사용되는 레이저 스폿의 피치(Pitch, LP)와 같거나 크게 설정될 수 있다(SW ≥ LP).
일 실시예에서, 상기 서브 라인의 제2 폭(W2)은 상기 레이저 스폿의 피치(LP)와 같거나 크게 설정될 수 있다(W2 ≥ LP).
도 6은 본 발명의 일 실시예에 따른 표시 셀의 단면도이다.
도 1, 도 4 및 도 6을 참조하면, 상기 표시 셀은 화소가 형성된 화소 영역(PXA)과 레이저 절단 공정을 통해 절단되는 절단 영역(CA)을 포함할 수 있다.
상기 표시 셀은 기판(110)을 포함하고, 상기 기판(110)은 상기 화소 영역(PXA)과 상기 절단 영역(CA)을 포함할 수 있다.
상기 기판(110)은 투명하거나 불투명한 절연 기판일 수 있다. 예를 들면, 상기 기판(110)은 유리 또는 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리에틸렌 테레프탈레이트(PET), 폴리아크릴레이트 등과 같은 플라스틱을 포함할 수 있다.
상기 화소 영역(PXA)의 표시 셀을 살펴보면, 상기 기판(110) 상에는 버퍼층(115)이 배치될 수 있다. 상기 버퍼층(115)은 상기 기판(110)을 통해 침투하는 산소, 수분 등과 같은 불순물을 차단할 수 있다. 또한, 상기 버퍼층(115)은 기판(110)의 상부에 평탄면을 제공할 수 있다. 상기 버퍼층(115)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등을 포함할 수 있다. 선택적으로, 상기 버퍼층(115)은 생략될 수 있다.
상기 버퍼층(115) 상에는 박막 트랜지스터(TFT) 및 스토리지 커패시터(CST)가 배치될 수 있다. 상기 박막 트랜지스터(TFT)는 반도체층(120), 게이트 전극(130), 소스 전극(140) 및 드레인 전극(150)을 포함할 수 있다. 일 실시예에 있어서, 상기 박막 트랜지스터(TFT)는 게이트 전극(130)이 반도체층(120)의 상부에 위치하는 탑-게이트(top-gate) 구조를 가질 수 있다. 그러나, 본 발명은 이에 한정되지 아니한다. 다른 실시예에 있어서, 박막 트랜지스터(TFT)는 게이트 전극이 반도체층의 하부에 위치하는 바텀-게이트(bottom-gate) 구조를 가질 수도 있다.
상기 반도체층(120)은 상기 버퍼층(115) 상에 배치될 수 있다. 상기 반도체층(120)은 비정질 실리콘, 다결정 실리콘, 산화물 반도체 등으로 형성될 수 있다. 상기 반도체층(120)은 소스 영역, 드레인 영역 및 이들 사이에 형성되는 채널 영역을 포함할 수 있다.
상기 버퍼층(115) 상에는 상기 반도체층(120)을 덮는 게이트 절연막(125)이 배치될 수 있다. 상기 게이트 절연막(125)은 게이트 전극(130)을 상기 반도체층(120)으로부터 절연시킬 수 있다. 상기 게이트 절연막(125)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등을 포함할 수 있다.
게이트 전극(130)은 상기 게이트 절연막(125) 상에 배치될 수 있다. 상기 게이트 전극(130)은 반도체층(120)의 상기 채널 영역과 중첩할 수 있다. 상기 게이트 전극(130)은 제1 금속층으로 형성될 수 있다. 상기 제1 금속층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 등과 같은 금속 또는 금속의 합금을 포함할 수 있다.
상기 게이트 절연막(125) 상에는 상기 게이트 전극(130)을 덮는 층간 절연막(135)이 배치될 수 있다. 상기 층간 절연막(135)은 소스 전극(140) 및 드레인 전극(150)을 상기 게이트 전극(130)으로부터 절연시킬 수 있다. 상기 층간 절연막(135)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등을 포함할 수 있다.
소스 전극(140) 및 드레인 전극(150)은 상기 층간 절연막(135) 상에 배치될 수 있다. 상기 소스 전극(140) 및 상기 드레인 전극(150)은 상기 층간 절연막(135) 및 상기 게이트 절연막(125)에 형성되는 접촉 구멍들을 통해 상기 반도체층(120)의 상기 소스 영역 및 상기 드레인 영역에 각각 연결될 수 있다. 상기 소스 전극(140) 및 상기 드레인 전극(150)은 제2 금속층으로 형성될 수 있다. 상기 제2 금속층은 알루미늄 합금을 포함할 수 있다. 상기 알루미늄 합금은 구리(Cu), 바나듐(V) 및 실리콘(Si) 중에서 어느 하나를 포함할 수 있다.
일 실시예에서, 상기 제2 금속층은 순차적으로 적층되는 제1 층, 제2 층 및 제3 층을 포함할 수 있다. 예를 들면, 제1 층은 제2 층의 하면에 배치되고, 제3 층은 제2 층의 상면에 배치될 수 있다. 상기 제1 층, 제2 층 및 제3 층은 각각 티타늄(Ti), 알루미늄 합금 및 티타늄을 포함하는 Ti/Al/Ti 적층 구조를 가질 수 있다.
상기 스토리지 커패시터(CST)는 상기 게이트 전극(130)과 동일한 제1 금속층으로 형성된 제1 스토리지 전극(133)과 상기 소스 및 드레인 전극들과 동일한 제2 금속층으로 형성된 제2 스토리지 전극(153)을 포함한다. 상기 제2 스토리지 전극(153)은 상기 제1 스토리지 전극(133)과 중첩하고, 상기 제1 및 제2 스토리지 전극들(133, 153)의 중첩 영역에서 상기 스토리지 커패시터(CST)가 정의될 수 있다.
상기 층간 절연막(135) 상에는 상기 소스 전극(140), 상기 드레인 전극(150) 및 상기 제2 스토리지 전극(153)을 덮도록 두꺼운 두께를 갖는 평탄화막(175)이 배치될 수 있다. 상기 평탄화막(175)은 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 폴리에스테르계 수지 등의 유기 물질을 포함할 수 있다.
상기 평탄화막(175) 상에는 상기 제1 전극(180)이 배치될 수 있다. 상기 제1 전극(180)은 상기 평탄화막(175)에 형성되는 접촉 구멍을 통해 박막 트랜지스터(TFT)의 상기 드레인 전극(150)에 연결될 수 있다. 상기 제1 전극(180)은 인듐 주석 산화물(ITO), 은 및 인듐 주석 산화물을 포함할 수 있다.
상기 평탄화막(175) 상에는 제1 전극(180)을 덮는 화소 정의막(190)이 배치될 수 있다. 상기 화소 정의막(190)은 상기 제1 전극(180)의 상면을 노출시키는 개구를 포함하고, 발광 영역을 정의할 수 있다. 상기 화소 정의막(190)은 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 폴리에스테르계 수지 등의 유기 물질을 포함할 수 있다.
유기 발광층(210)은 상기 제1 전극(180)의 상면을 노출하는 개구 내에 배치될 수 있다. 상기 유기 발광층(210)은 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다.
일 실시예에 있어서, 상기 유기 발광층(210)은 적색광, 녹색광 또는 청색광을 방출할 수 있다. 다른 실시예에 있어서 유기 발광층(210)이 백색광을 방출하는 경우에, 상기 유기 발광층(210)은 적색 발광층, 녹색 발광층 및 청색 발광층을 포함하는 다층 구조를 포함하거나 또는 적색 발광물질, 녹색 발광물질 및 청색 발광물질을 포함하는 단층구조를 포함할 수 있다.
상기 제2 전극(230)은 상기 유기 발광층(210) 상에 배치될 수 있다. 구체적으로, 제2 전극(230)은 유기 발광층(210) 및 상기 화소 정의막(190) 상에 배치될 수 있다. 상기 제2 전극(230)은 리튬(Li), 칼슘(Ca), 리튬 불화물(LiF), 알루미늄(Al), 마그네슘(Mg) 또는 이들의 조합을 포함할 수 있다.
상기 절단 영역(CA)의 표시 셀을 살펴보면, 상기 기판(110) 상에는 버퍼층(115)이 배치될 수 있다.
상기 버퍼층(115) 상에는 상기 게이트 절연막(125)이 배치될 수 있다. 상기 게이트 절연막(125) 상에는 제1 금속층으로 형성된 상기 제1 전원 전압 라인(VL1) 및 제2 전원 전압 라인(VL2)이 배치될 수 있다.
상기 절단 영역(CA)에서 상기 제1 전원 전압 라인(VL1)은 적어도 하나의 슬릿 패턴(SP)을 포함하고, 복수의 서브 라인들(VL_S1, VL_S2)을 포함할 수 있다. 또한, 상기 제2 전원 전압 라인(VL2)은 적어도 하나의 슬릿 패턴(SP)을 포함하고, 복수의 서브 라인들(VL_S1, VL_S2)을 포함할 수 있다. 상기 적어도 하나의 슬릿 패턴(SP)을 포함하고, 복수의 서브 라인들(VL_S1, VL_S2)은 상기 제1 금속층을 패터닝하는 공정에서 진행될 수 있다.
상기 층간 절연막(135)은 상기 절단 영역(CA)에서, 상기 제1 전원 전압 라인(VL1)의 상기 복수의 서브 라인들(VL_S1, VL_S2) 및 적어도 하나의 슬릿 패턴(SP)을 노출한다. 상기 층간 절연막(135)은 무기 물질로 형성될 수 있다. 상기 복수의 서브 라인들(VL_S1, VL_S2) 및 적어도 하나의 슬릿 패턴(SP) 상부에 형성된 상기 층간 절연막(135)은 게이트 패드를 형성하기 위한 후속 공정에서 제거될 수 있다. 이에 한정하지 않고, 상기 복수의 서브 라인들(VL_S1, VL_S2) 및 적어도 하나의 슬릿 패턴(SP) 상부에 형성된 상기 층간 절연막(135)은 다양한 후속 식각 공정에 의해서 제거될 수 있다.
또한, 상기 평탄화막(175)은 상기 절단 영역(CA)에서, 상기 제1 전원 전압 라인(VL1)의 상기 복수의 서브 라인들(VL_S1, VL_S2) 및 적어도 하나의 슬릿 패턴(SP)을 노출한다. 상기 평탄화막(175)은 유기 물질로 형성될 수 있다. 상기 복수의 서브 라인들(VL_S1, VL_S2) 및 적어도 하나의 슬릿 패턴(SP) 상부에 형성된 상기 평탄화막(175)은 비아 홀, 즉, 화소 영역(PXA)의 상기 제1 전극(180)이 상기 드레인 전극(150)과 접촉하는 접촉 구멍 형성 공정에서 제거될 수 있다. 이에 한정하지 않고, 상기 복수의 서브 라인들(VL_S1, VL_S2) 및 적어도 하나의 슬릿 패턴(SP) 상부에 형성된 상기 평탄화막(175)은 다양한 후속 식각 공정에 의해서 제거될 수 있다.
상기 절단 영역(CA)의 상기 제1 전원 전압 라인(VL1)에 대응하는 상기 복수의 서브 라인들(VL_S1, VL_S2) 및 상기 적어도 하나의 슬릿 패턴(SP)은 레이저 절단 공정에서 외부에 노출될 수 있다.
또한, 상기 층간 절연막(135) 및 상기 평탄화막(175)은 상기 제2 전원 전압 라인(VL2)의 상기 복수의 서브 라인들(VL_S1, VL_S2) 및 상기 적어도 하나의 슬릿 패턴(SP)을 노출한다.
상기 절단 영역(CA)의 상기 제2 전원 전압 라인(VL2)에 대응하는 상기 복수의 서브 라인들(VL_S1, VL_S2) 및 상기 적어도 하나의 슬릿 패턴(SP)은 레이저 절단 공정에서 외부에 노출될 수 있다.
상기 레이저 절단 공정에서 서브 라인들 및 슬릿 패턴을 노출시킴으로써 레이저 미가공에 의한 크랙과 같은 결함 및 불량을 막을 수 있다.
또한, 상기 절단 영역(CA)의 전원 전압 라인을 상기 적어도 하나의 슬릿 패턴을 포함하는 상기 복수의 서브 라인들로 형성함으로써 상기 레이저 절단 공정시 레이저 미가공에 의한 크랙과 같은 결함 및 불량을 막을 수 있다.
일 실시예에서는 상기 절단 영역(CA)에서 상기 제1 전원 전압 라인(VL1) 및 제2 전원 전압 라인(VL2)이 제1 금속층으로 형성되는 것을 예로 하였으나, 이에 한정하지 않고 표시 셀의 제조 공정에서 사용되는 비저항 특성이 우수한 다른 금속 물질로 형성될 수 있다.
도 7 및 도 8은 비교예와 실시예에 따른 레이저 절단 공정을 설명하기 위한 개념도들이다.
도 7은 비교예에 따른 두꺼운 폭을 갖는 금속 라인(ML)이 배치된 절단 영역에 레이저 공정을 수행한 개념도이고, 도 8은 실시예에 따라 복수의 슬릿 패턴들(SP)을 포함하는 복수의 서브 라인들(ML_S)에 레이저 공정을 수행한 개념도이다.
도 7을 참조하면, 비교예에 따라 절단 영역(CA)에 복수의 레이저 스폿의 피치(LP) 보다 큰 폭을 갖는 금속 라인(ML)이 배치된 경우, 레이저 절단 공정시 레이저 스폿이 금속 라인에 의해 표시 셀의 기판까지 관통하지 못하고 상기 금속 라인에서 반사되어 표시 셀에 크랙과 같은 불량이 발생할 수 있다.
도 8을 참조하면, 실시예에 따라 상기 절단 영역(CA)에 레이저 스폿의 피치(LP)와 같거나 큰 폭을 갖는 적어도 하나의 슬릿 패턴(SP)을 포함하고 상기 레이저 스폿의 피치(LP)와 같거나 큰 폭(W_E)을 갖는 복수의 금속 서브 라인들(ML_S)이 배치된 경우, 레이저 절단 공정시 상기 슬릿 패턴에 의해 레이저가 표시 셀의 기판까지 용이하게 관통할 수 있고, 또한, 금속 서브 라인(ML_S)에서 레이저가 반사되는 것을 막음으로써 크랙과 같은 불량을 막을 수 있다.
도 9a 및 도 9b는 본 발명의 실시예들에 따른 다양한 전압 라인들을 설명하기 위한 개념도들이다.
일 실시예에서, 도 9a를 참조하면, 전원 전압 라인(VL_E1)은 절단 영역(CA)과 상기 절단 영역(CA)과 인접한 영역들(TSA, PA1)에서 동일한 금속층으로부터 형성될 수 있다.
전원 전압 라인(VL_E1)은 절단 영역(CA)에서 복수의 서브 라인들을 포함하고, 상기 복수의 서브 라인들 사이에 복수의 슬릿 패턴들을 포함한다.
상기 전원 전압 라인(VL_E1)은 동일한 비저항 특성에 의해서, 상기 인접한 영역들(TSA, PA1)에서는 제1 폭(W1)을 갖고, 상기 절단 영역(CA)에서는 상기 슬릿들의 폭 만큼 상기 제1 폭(W1) 보다 확장된 제2 폭(W2)을 가질 수 있다.
다른 실시예에서, 도 9b를 참조하면, 전원 전압 라인(VL_E2)은 절단 영역(CA)과 상기 절단 영역(CA)과 인접한 영역들(TSA, PA1)에서 서로 다른 금속층으로부터 형성될 수 있다.
상기 전원 전압 라인(VL_E2)은 절단 영역(CA)에서 복수의 서브 라인들을 포함하고, 상기 복수의 서브 라인들 사이에 복수의 슬릿 패턴들을 포함한다.
상기 전원 전압 라인(VL_E2)은 상기 인접한 영역들(TSA, PA1)에서는 상대적으로 낮은 비저항 특성을 갖는 금속층으로 형성되고, 상기 절단 영역(CA)에서는 상대적으로 높은 비저항 특성을 갖는 금속층으로 형성될 수 있다.
따라서, 상기 전원 전압 라인(VL_E2)은 비저항 특성을 고려하여 상기 인접한 영역들(TSA, PA1)에서는 제3 폭(W3)을 갖고, 상기 절단 영역(CA)에서는 상기 제3 폭(W3) 보다 작은 제4 폭(W4)을 가질 수 있다.
예를 들면, 상기 인접한 영역들(TSA, PA1)에서 상기 전원 전압 라인(VL_E2)의 비저항성이 도 9a에서 설명된 상기 전원 전압 라인(VL_E1)의 비저항성과 동일하고, 상기 절단 영역(CA)에 상기 전원 전압 라인(VL_E2)의 비저항 특성이 상대적으로 높은 비저항성을 가질 경우, 상기 전원 전압 라인(VL_E2)의 서브 라인 개수는 도 9a에서 도시된 상기 전원 전압 라인(VL_E1)의 서브 라인 개수 보다 작을 수 있다.
이상에서 설명된 바와 같이, 상기 절단 영역에 형성된 서브 금속 라인의 비저항성을 고려하여 서브 금속 라인의 개수 및 폭이 다양하게 결정될 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 10을 참조하면, 상기 표시 장치는 표시 셀(100A) 및 연성 회로 기판(300)을 포함할 수 있다.
상기 표시 셀(100A)은 도 1에 도시된 표시 셀(100)에 대해서 레이저 절단 공정이 완료되고, 상기 점등 검사 영역(TSA)이 절단된 상태를 갖는다.
도 1의 표시 셀(100)과 비교하면, 상기 표시 셀(100A)은 표시 영역(DA) 및 상기 표시 영역(DA)을 둘러싸는 제1, 제2, 제3 및 제4 주변 영역들(PA1, PA2, PA3, PA4)을 포함할 수 있다.
상기 표시 셀(100A)은 도 1의 표시 셀(100)에 포함된 점등 검사 영역(TSA)이 제거되고, 또한 절단 영역(CA)의 일부분이 제거될 수 있다.
상기 표시 셀(100A)의 제1 주변 영역(PA1) 중 모서리 영역(EA)에는 도 1의 절단 영역(CA)의 일부분이 남을 수 있다.
도 1의 상기 절단 영역(CA)에는, 제1 전원 전압 라인(VL1) 및 제2 전원 전압 라인(VL2)은 적어도 하나의 슬릿 패턴을 포함하는 복수의 서브 라인들을 포함한다. 이에 대응하여 상기 제1 전원 전압 라인(VL1) 및 제2 전원 전압 라인(VL2) 중 적어도 하나는 상기 표시 셀(100A)의 제1 주변 영역(PA1) 중 모서리 영역(EA)에서 복수의 서브 라인들(VL_S1, VL_S2)을 포함할 수 있다.
상기 연성 회로 기판(300)은 상기 제1 주변 영역(PA1)에 배치된 복수의 신호 패드들이 배열된 신호 패드부(SPD)에 이방성 도전 필름을 이용하여 접착될 수 있다. 상기 연성 회로 기판(300)은 상기 표시 셀(100A)을 구동하기 위한 구동 집적 회로(Chip)가 실장될 수 있다.
레이저 절단 공정 이후, 상기 표시 셀(100A)은 모듈 공정을 통해서, 상기 연성 회로 기판(300)이 부착될 수 있다.
또한, 상기 모듈 공정을 통해서, 상기 표시 셀(100A)에 적어도 하나의 편광판(410, 420), 보호 필름(500) 등이 부착될 수 있다.
이상의 본 발명의 실시예들에 따르면, 표시 셀의 절단 영역에서 금속 라인을 적어도 하나의 슬릿 패턴에 의해 복수의 서브 라인들을 포함하도록 형성함으로써 금속 라인의 레이저 미가공으로 인한 결함 및 불량을 막을 수 있다. 또한, 상기 절단 영역에서, 적어도 하나의 슬릿 패턴 및 상기 복수의 서브 라인들 상의 유기 및 무기 절연막을 제거하여 적어도 하나의 슬릿 패턴 및 상기 복수의 서브 라인들을 노출시킴으로써 레이저 미가공에 의한 결함 및 불량을 막을 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치들 및 유기 발광 표시 장치들의 제조 방법들에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.

Claims (20)

  1. 표시 영역에 배열된 화소와 연결된 신호 라인;
    상기 표시 영역의 주변 영역에 배치되고, 상기 신호 라인과 연결된 신호 패드가 배열된 신호 패드부;
    점등 검사 영역에 배치되고, 상기 신호 패드와 연결되고 점등 검사 신호가 인가되는 검사 패드가 배열된 검사 패드부; 및
    상기 화소에 전원 전압을 인가하고, 상기 검사 패드부로부터 상기 주변 영역으로 연장되고, 상기 주변 영역과 상기 점등 검사 영역 사이의 절단 영역에서 적어도 하나의 슬릿 패턴에 의해 복수의 서브 라인들로 분리된 전원 전압 라인을 포함하는 표시 셀.
  2. 제1항에 있어서, 상기 절단 영역에서, 상기 적어도 하나의 슬릿 패턴 및 상기 복수의 서브 라인들을 노출시키는 절연막을 더 포함하는 표시 셀.
  3. 제2항에 있어서, 상기 절연막은
    상기 화소 내 포함된 트랜지스터의 게이트 전극 상에 배치된 무기 절연막; 및
    상기 트랜지스터의 소스 및 드레인 전극 상에 배치되는 유기 절연막을 포함하는 것을 특징으로 하는 표시 셀.
  4. 제1항에 있어서, 상기 적어도 하나의 슬릿 패턴은 절단선의 연장 방향에 대응하는 폭과 상기 연장 방향과 교차하는 방향의 길이를 가지는 것을 특징으로 하는 표시 셀.
  5. 제4항에 있어서, 상기 슬릿 패턴의 폭은 절단 공정에 사용되는 레이저 스폿의 피치 보다 큰 것을 특징으로 하는 표시 셀.
  6. 제4항에 있어서, 상기 복수의 서브 라인들은 상기 절단선의 연장 방향에 대응하는 라인 폭을 가지고,
    상기 라인 폭은 상기 레이저 스폿의 피치 보다 큰 것을 특징으로 하는 표시 셀.
  7. 제4항에 있어서, 상기 절단 영역에서 상기 전원 전압 라인의 폭은 상기 서브 라인의 비저항 특성에 따라 결정되는 것을 특징으로 하는 표시 셀.
  8. 제1항에 있어서, 상기 점등 검사 영역에 배치되고, 상기 검사 패드부와 연결된 점등 검사 회로를 더 포함하는 표시 셀.
  9. 제1항에 있어서, 상기 화소는 유기 발광 다이오드를 포함하고,
    상기 전원 전압 라인은 상기 유기 발광 다이오드에 하이 전원 전압을 전달하는 제1 전원 전압 라인 및 상기 유기 발광 다이오드에 로우 전원 전압을 전달하는 제2 전원 전압 라인 중 적어도 하나인 것을 특징으로 하는 표시 셀.
  10. 제9항에 있어서, 상기 주변 영역은 상기 신호 패드부가 배치된 제1 주변 영역, 상기 제1 주변 영역과 수직한 제2 주변 영역, 상기 제2 주변 영역과 마주하는 제3 주변 영역 및 상기 제1 주변 영역과 마주하는 제4 주변 영역을 포함하고,
    상기 제1 전원 전압 라인은 상기 검사 패드부로부터 연장되고, 상기 제1 주변 영역에 배치되는 것을 특징으로 하는 표시 셀.
  11. 제10항에 있어서, 상기 제2 전원 전압 라인은 상기 검사 패드부로부터 연장되고, 상기 제2, 제3 및 제4 주변 영역에 배치되는 것을 특징으로 하는 표시 셀.
  12. 표시 영역에 배열된 화소와 연결된 신호 라인, 상기 표시 영역의 주변 영역에 배치되고, 상기 신호 라인과 연결된 신호 패드가 배열된 신호 패드부, 및 상기 주변 영역에 배치되어 상기 화소에 전원 전압을 인가하고, 모서리 영역에서 복수의 서브 라인들로 분리된 전원 전압 라인을 포함하는 표시 셀; 및
    이방성 도전 필름을 통해 상기 신호 패드부와 접착되고, 상기 표시 셀을 구동하는 구동 집적 회로가 실장된 연성 회로 기판을 포함하는 표시 장치.
  13. 제12항에 있어서, 상기 표시 셀은 상기 모서리 영역에 배치된 상기 복수의 서브 라인들을 노출하는 절연막을 더 포함하는 표시 장치.
  14. 제13항에 있어서, 상기 절연막은
    상기 화소 내 포함된 트랜지스터의 게이트 전극 상에 배치된 무기 절연막 및
    상기 트랜지스터의 소스 및 드레인 전극 상에 배치되는 유기 절연막을 포함하는 것을 특징으로 하는 표시 장치.
  15. 제12항에 있어서, 상기 화소는 유기 발광 다이오드를 포함하고,
    상기 전원 전압 라인은 상기 유기 발광 다이오드에 하이 전원 전압을 전달하는 제1 전원 전압 라인 및 상기 유기 발광 다이오드에 로우 전원 전압을 전달하는 제2 전원 전압 라인 중 적어도 하나인 것을 특징으로 하는 표시 장치.
  16. 제15항에 있어서, 상기 주변 영역은 상기 신호 패드부가 배치된 제1 주변 영역, 상기 제1 주변 영역과 수직한 제2 주변 영역, 상기 제2 주변 영역과 마주하는 제3 주변 영역 및 상기 제1 주변 영역과 마주하는 제4 주변 영역을 포함하고,
    상기 제1 전원 전압 라인은 상기 모서리 영역에서부터 연장되고, 상기 제1 주변 영역에 배치되는 것을 특징으로 하는 표시 장치.
  17. 제16항에 있어서, 상기 제2 전원 전압 라인은 상기 모서리 영역에서부터 연장되고, 상기 제2, 제3 및 제4 주변 영역에 배치되는 것을 특징으로 하는 표시 장치.
  18. 표시 영역에 배열된 화소와 연결된 신호 라인을 형성하는 단계;
    상기 표시 영역의 주변 영역에 배치되고, 상기 신호 라인과 연결된 신호 패드를 형성하는 단계;
    점등 검사 영역에 배치되고, 상기 신호 패드와 연결되고 점등 검사 신호가 인가되는 검사 패드를 형성하는 단계; 및
    상기 검사 패드로부터 상기 주변 영역으로 연장되고, 상기 주변 영역과 상기 점등 검사 영역 사이의 절단 영역에서 적어도 하나의 슬릿 패턴에 의해 복수의 서브 라인들로 분리된 전원 전압 라인을 형성하는 단계를 포함하는 표시 셀의 제조 방법.
  19. 제18항에 있어서, 상기 절단 영역에서, 상기 적어도 하나의 슬릿 패턴 및 상기 복수의 서브 라인들 상부에 배치된 절연막을 제거하여 상기 적어도 하나의 슬릿 패턴 및 상기 복수의 서브 라인들을 노출시키는 단계를 더 포함하는 표시 셀의 제조 방법.
  20. 제18항에 있어서, 상기 적어도 하나의 슬릿 패턴은 절단선의 연장 방향에 대응하는 슬릿 패턴의 폭을 가지고, 상기 슬릿 패턴의 폭은 절단 공정에 사용되는 레이저 스폿의 피치 보다 크고,
    상기 복수의 서브 라인들은 상기 절단선의 연장 방향에 대응하는 라인 폭을 가지고, 상기 라인 폭은 상기 레이저 스폿의 피치 보다 큰 것을 특징으로 하는 표시 셀의 제조 방법.

KR1020190026804A 2019-03-08 2019-03-08 표시 셀, 이의 제조 방법 및 이에 의해 제조된 표시 장치 KR20200108200A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190026804A KR20200108200A (ko) 2019-03-08 2019-03-08 표시 셀, 이의 제조 방법 및 이에 의해 제조된 표시 장치
US16/793,774 US10916596B2 (en) 2019-03-08 2020-02-18 Display cell, display device, and method of manufacturing a display cell
CN202010149953.XA CN111668264A (zh) 2019-03-08 2020-03-06 显示单元、显示装置和制造显示单元的方法
US17/151,509 US11730044B2 (en) 2019-03-08 2021-01-18 Display cell and display device with power line having slit pattern in cut-off area
US18/349,941 US20230354684A1 (en) 2019-03-08 2023-07-10 Display cell, display device, and method of manfacturing a display cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190026804A KR20200108200A (ko) 2019-03-08 2019-03-08 표시 셀, 이의 제조 방법 및 이에 의해 제조된 표시 장치

Publications (1)

Publication Number Publication Date
KR20200108200A true KR20200108200A (ko) 2020-09-17

Family

ID=72335641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190026804A KR20200108200A (ko) 2019-03-08 2019-03-08 표시 셀, 이의 제조 방법 및 이에 의해 제조된 표시 장치

Country Status (3)

Country Link
US (3) US10916596B2 (ko)
KR (1) KR20200108200A (ko)
CN (1) CN111668264A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860239B (zh) * 2018-12-13 2021-03-16 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示装置
KR20200108200A (ko) * 2019-03-08 2020-09-17 삼성디스플레이 주식회사 표시 셀, 이의 제조 방법 및 이에 의해 제조된 표시 장치
EP4280279A4 (en) * 2021-09-09 2024-02-21 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621188A (ja) * 1991-12-13 1994-01-28 Yamaha Corp 半導体ウェハ
JP3871724B2 (ja) 1995-07-11 2007-01-24 株式会社 日立ディスプレイズ 液晶表示装置
DE69532724T2 (de) 1995-08-07 2005-03-17 Hitachi, Ltd. Gegen statische elektrizität unempfindliche flüssigkristall-anzeigevorrichtung mit aktiver matrix
US6734925B1 (en) * 1998-12-07 2004-05-11 Samsung Electronics Co., Ltd. Multiple testing bars for testing liquid crystal display and method thereof
JP3239806B2 (ja) * 1997-06-26 2001-12-17 株式会社村田製作所 電子部品の製造方法
KR100786179B1 (ko) 2002-02-02 2007-12-18 삼성전자주식회사 비금속 기판 절단 방법 및 장치
KR100553745B1 (ko) * 2003-08-06 2006-02-20 삼성에스디아이 주식회사 평판표시장치
KR100951357B1 (ko) * 2003-08-19 2010-04-08 삼성전자주식회사 액정 표시 장치
KR100671640B1 (ko) * 2004-06-24 2007-01-18 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판과 이를 이용한 표시장치와그의 제조방법
US7839083B2 (en) * 2007-02-08 2010-11-23 Seiko Epson Corporation Light emitting device and electronic apparatus
KR20090078527A (ko) 2008-01-15 2009-07-20 삼성전자주식회사 표시 기판
KR101862554B1 (ko) * 2012-01-03 2018-05-31 삼성디스플레이 주식회사 표시 기판 및 이를 제조하기 위한 모기판
KR20140064553A (ko) * 2012-11-20 2014-05-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102201623B1 (ko) * 2014-02-27 2021-01-13 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 표시 장치
JP2015169760A (ja) * 2014-03-06 2015-09-28 株式会社ジャパンディスプレイ 表示装置の製造方法、表示装置および表示装置形成基板
KR101763616B1 (ko) * 2015-07-29 2017-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치
US10121843B2 (en) * 2015-09-30 2018-11-06 Apple Inc. Corrosion resistant test lines
KR102562898B1 (ko) * 2016-03-31 2023-08-04 삼성디스플레이 주식회사 표시 장치
KR20180091994A (ko) * 2017-02-07 2018-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102354977B1 (ko) * 2017-07-03 2022-01-25 삼성디스플레이 주식회사 디스플레이 장치
KR102508468B1 (ko) * 2018-02-08 2023-03-10 삼성디스플레이 주식회사 표시 장치
KR102544242B1 (ko) * 2018-03-16 2023-06-19 삼성디스플레이 주식회사 표시 장치
KR20200108200A (ko) 2019-03-08 2020-09-17 삼성디스플레이 주식회사 표시 셀, 이의 제조 방법 및 이에 의해 제조된 표시 장치

Also Published As

Publication number Publication date
US10916596B2 (en) 2021-02-09
CN111668264A (zh) 2020-09-15
US20210242290A1 (en) 2021-08-05
US11730044B2 (en) 2023-08-15
US20230354684A1 (en) 2023-11-02
US20200286965A1 (en) 2020-09-10

Similar Documents

Publication Publication Date Title
US10418430B2 (en) Display device
US11195897B2 (en) OLED array substrate and OLED display device
US10290691B2 (en) Organic light emitting display panel and organic light emitting display device
KR102050434B1 (ko) 플렉서블 유기전계 발광소자 및 그 제조방법
US11730044B2 (en) Display cell and display device with power line having slit pattern in cut-off area
CN110858607B (zh) 显示装置
KR20190078955A (ko) 전계발광 표시장치
TW201818536A (zh) 顯示裝置
KR20150055377A (ko) 유기발광다이오드 표시장치의 제조방법
KR20090088577A (ko) 표시 기판 및 이를 구비한 표시 패널
KR20060047947A (ko) 유기 전기 발광 표시장치
US20230077299A1 (en) Light emitting display device
US8129722B2 (en) Light emitting display and method of manufacturing the same
CN111009552B (zh) 显示装置
KR101258261B1 (ko) 유기전계발광표시장치
EP4203651A1 (en) Electroluminescence display
KR20210107189A (ko) 표시 장치
KR20150001068A (ko) 유기전계발광 표시장치
CN116344700A (zh) 顶部发光型电致发光显示器
KR20220127426A (ko) 표시 장치
US20240186307A1 (en) Light Emitting Display Device
CN221103940U (zh) 显示装置
US20230207734A1 (en) Light Emitting Display Device
US20240196697A1 (en) Light Emitting Display Device
US20240260437A1 (en) Display device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal