JP2011187506A - 薄膜トランジスタおよびその製造方法、並びに表示装置 - Google Patents

薄膜トランジスタおよびその製造方法、並びに表示装置 Download PDF

Info

Publication number
JP2011187506A
JP2011187506A JP2010048306A JP2010048306A JP2011187506A JP 2011187506 A JP2011187506 A JP 2011187506A JP 2010048306 A JP2010048306 A JP 2010048306A JP 2010048306 A JP2010048306 A JP 2010048306A JP 2011187506 A JP2011187506 A JP 2011187506A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
crystallized
amorphous
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010048306A
Other languages
English (en)
Inventor
Narihiro Morosawa
成浩 諸沢
Takanari Fujimori
隆成 藤森
Toshiaki Arai
俊明 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010048306A priority Critical patent/JP2011187506A/ja
Priority to KR1020110016045A priority patent/KR20110100580A/ko
Priority to CN2011100475952A priority patent/CN102194887A/zh
Priority to US13/037,441 priority patent/US20110215328A1/en
Publication of JP2011187506A publication Critical patent/JP2011187506A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

【課題】均一・良好な電気特性を得ると共に、簡素な構成で工程の削減が可能な薄膜トランジスタおよびその製造方法、並びに表示装置を提供する。
【解決手段】酸化物半導体膜４０を、非晶質膜４１および結晶化膜４２の積層構造とし、非晶質膜４１により、均一性の高い電気特性を得る。ソース電極５０Ｓおよびドレイン電極５０Ｄを結晶化膜４２に接して設けることにより、製造工程においてソース電極５０Ｓおよびドレイン電極５０Ｄをエッチングする際に酸化物半導体膜４０がエッチングされてしまうことを抑える。チャネルエッチ型を適用した場合にソース電極５０Ｓおよびドレイン電極５０Ｄと酸化物半導体膜４０とのウェットエッチング選択比を高めることが可能となり、チャネルエッチ型の簡素な構成の適用による製造工程の削減が可能となる。
【選択図】図１

Description

本発明は、酸化物半導体を用いた薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）およびその製造方法、並びにこの薄膜トランジスタを備えた表示装置に関する。
酸化亜鉛（ＺｎＯ）または酸化インジウムガリウム亜鉛（ＩＧＺＯ）等の酸化物半導体は、半導体デバイスの活性層として優れた性質を示し、近年、ＴＦＴ，発光デバイス，透明導電膜などへの応用を目指して開発が進められている。
例えば、酸化物半導体を用いたＴＦＴは、従来液晶表示装置に用いられているアモルファス（非晶質）シリコン（ａ−Ｓｉ：Ｈ）をチャネルに用いたものと比較して、電子移動度が大きく、優れた電気特性を有している。また、室温付近の低温で成膜したチャネルでも高い移動度が期待できるという利点もある。
例えば、ＩＧＺＯなどのアモルファス状態の酸化物半導体膜をチャネルに用いたＴＦＴでは、均一性に優れた電気特性が得られることが知られている（例えば、特許文献１参照。）。
特開２００９−９９８４７号公報（段落００４７）
しかしながら、アモルファス状態の酸化物半導体膜は薬液に対する耐性が低く、酸化物半導体膜上に形成した膜をエッチングする際にウェットエッチングを用いることが難しいという問題があった。
例えば、ａ−ＳｉＴＦＴでは一般に、チャネルとなるノンドープａ−Ｓｉ膜およびリンドープａ−Ｓｉ膜上に、エッチストッパ膜を設けずに直接ソース・ドレイン電極を配置したチャネルエッチ型といわれる構造が用いられている。このようなチャネルエッチ型ＴＦＴの製造工程では、例えば、ウエットエッチングの際にソース・ドレイン電極とリンドープａ−Ｓｉのエッチング選択比を十分に高くすることが出来るために、ソース・ドレイン電極のみを選択的にエッチングすることが可能である。引き続きリンドープａ−Ｓｉ膜およびノンドープａ−Ｓｉ膜をエッチングすることによりチャネルエッチ型ＴＦＴを形成することが可能となる。そのため、ａ−ＳｉＴＦＴの場合にはチャネルエッチ型の適用が可能であり、エッチングストッパー層が不要となるので構成が簡素で製造工程の削減が可能となる。
このチャネルエッチ型の構造を、酸化物半導体を用いたＴＦＴに適用しようとする場合には、ソース・ドレイン電極のエッチング工程の際に下層の酸化物半導体膜のエッチングを同時に行った上で、チャネルとなる酸化物半導体膜を残しておく必要がある。そのためには、酸化物半導体膜の厚さを２００ｎｍ程度に厚くする必要がある。
しかし、酸化物半導体膜の厚さを一定以上に厚くするとＴＦＴの電気特性が悪化してしまうと共に、酸化物半導体膜の成膜時間が長くなってしまっていた。よって、酸化物半導体を用いたＴＦＴでは、アモルファスシリコンＴＦＴのようなチャネルエッチ型を実際に適用することは困難であった。
一方、酸化亜鉛（ＺｎＯ），ＩＺＯ（酸化インジウム亜鉛），ＩＧＯ（酸化インジウムガリウム）等、比較的低温の工程で結晶化しやすい酸化物半導体をチャネルに用いることも考えられる。しかしながら、結晶化した酸化物半導体膜をチャネルに用いたＴＦＴでは、結晶粒界に起因した欠陥が存在するので、均一な電気特性を得ることが難しいという問題があった。
本発明はかかる問題点に鑑みてなされたもので、その目的は、均一・良好な電気特性を得ると共に、簡素な構成で工程の削減が可能な薄膜トランジスタおよびその製造方法、並びにこの薄膜トランジスタを備えた表示装置を提供することにある。
本発明による薄膜トランジスタは、ゲート電極と、非晶質膜および結晶化膜の積層構造を有する酸化物半導体膜と、結晶化膜に接して設けられたソース電極およびドレイン電極と備えたものである。
本発明の薄膜トランジスタでは、酸化物半導体膜が、非晶質膜および結晶化膜の積層構造を有しているので、非晶質膜により、均一性に優れた電気特性が確保される。また、ソース電極およびドレイン電極が結晶化膜に接して設けられているので、製造工程においてソース電極およびドレイン電極またはエッチングストッパー層などの上層をエッチングする際に酸化物半導体膜がエッチングされてしまうことが抑えられている。よって、酸化物半導体膜の厚みを厚くする必要がなくなり、良好な電気特性が得られる。
本発明による第１の薄膜トランジスタの製造方法は、以下の（Ａ）〜（Ｅ）の工程を含むものである。
（Ａ）基板にゲート電極を形成する工程
（Ｂ）ゲート電極の上にゲート絶縁膜を形成する工程
（Ｃ）ゲート絶縁膜の上に、酸化物半導体よりなる非晶質膜および酸化物半導体よりなる結晶化膜の積層膜をこの順に形成する工程
（Ｄ）積層膜をエッチングにより成形し、非晶質膜および結晶化膜の積層構造を有する酸化物半導体膜を形成する工程
（Ｅ）結晶化膜の上に金属膜を形成し、金属膜のエッチングによりソース電極およびドレイン電極を形成する工程
本発明による第２の薄膜トランジスタの製造方法は、以下の（Ａ）〜（Ｆ）の工程を含むものである。
（Ａ）基板にゲート電極を形成する工程
（Ｂ）ゲート電極の上にゲート絶縁膜を形成する工程
（Ｃ）ゲート絶縁膜の上に、酸化物半導体よりなる非晶質膜および非晶質膜よりも低融点の酸化物半導体よりなる未結晶化膜の積層膜をこの順に形成する工程
（Ｄ）積層膜をエッチングにより成形する工程
（Ｅ）未結晶化膜をアニール処理することにより結晶化膜を形成し、非晶質膜および結晶化膜の積層構造を有する酸化物半導体膜を形成する工程
（Ｆ）結晶化膜の上に金属膜を形成し、金属膜のエッチングによりソース電極およびドレイン電極を形成する工程
本発明による表示装置は、薄膜トランジスタおよび画素を備え、薄膜トランジスタは、上記本発明の薄膜トランジスタにより構成されたものである。
本発明の表示装置では、上記本発明の薄膜トランジスタによって画素が駆動され、画像表示がなされる。
本発明の薄膜トランジスタによれば、酸化物半導体膜を、非晶質膜および結晶化膜の積層構造としたので、非晶質膜により、均一性の高い電気特性を得ることが可能となる。また、ソース電極およびドレイン電極を結晶化膜に接して設けるようにしたので、製造工程において上層をエッチングする際に酸化物半導体膜がエッチングされてしまうことが抑えられ、酸化物半導体膜の厚みを厚くする必要がなくなり、良好な電気特性を得ることが可能となる。よって、この薄膜トランジスタを用いて表示装置を構成すれば、均一性の高い良好な表示が可能となる。
本発明の第１の薄膜トランジスタの製造方法によれば、非晶質膜および結晶化膜の積層構造を有する酸化物半導体膜を形成したのち、結晶化膜の上に金属膜を形成し、この金属膜のエッチングによりソース電極およびドレイン電極を形成するようにしたので、チャネルエッチ型を適用した場合にソース電極およびドレイン電極と酸化物半導体膜とのウェットエッチング選択比を高めることが可能となる。よって、チャネルエッチ型の簡素な構成の適用による製造工程の削減が可能となる。
本発明の第２の薄膜トランジスタの製造方法によれば、酸化物半導体よりなる非晶質膜および非晶質膜よりも低融点の酸化物半導体よりなる未結晶化膜の積層膜を形成したのち、この積層膜をエッチングにより成形するようにしたので、低コストなウェットエッチングにより積層膜を容易に所定の形状に加工することが可能となる。また、未結晶化膜をアニール処理することにより結晶化膜を形成し、非晶質膜および結晶化膜の積層構造を有する酸化物半導体膜を形成したのち、結晶化膜の上に金属膜を形成し、この金属膜のエッチングによりソース電極およびドレイン電極を形成するようにしたので、チャネルエッチ型を適用した場合にソース電極およびドレイン電極と酸化物半導体膜とのウェットエッチング選択比を高めることが可能となる。よって、チャネルエッチ型の簡素な構成の適用による製造工程の削減が可能となる。
本発明の第１の実施の形態に係る薄膜トランジスタの構造を表す断面図である。 図１に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 図２に続く工程を表す断面図である。 本発明の第２の実施の形態に係る薄膜トランジスタの製造方法を工程順に表す断面図である。 図４に続く工程を表す断面図である。 本発明の第３の実施の形態に係る薄膜トランジスタの構成を表す断面図である。 図６に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 本発明の第４の実施の形態に係る薄膜トランジスタの構造を表す断面図である。 図７に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 図８に続く工程を表す断面図である。 適用例１に係る表示装置の回路構成を表す図である。 図１１に示した画素駆動回路の一例を表す等価回路図である。 適用例２の外観を表す斜視図である。 （Ａ）は適用例３の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例４の外観を表す斜視図である。 適用例５の外観を表す斜視図である。 （Ａ）は適用例６の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（ボトムゲート型薄膜トランジスタ；チャネルエッチ型；非晶質膜および結晶化膜の積層膜を形成し、この積層膜をエッチングにより加工する製造方法の例）
２．第２の実施の形態（ボトムゲート型薄膜トランジスタ；チャネルエッチ型；非晶質膜および未結晶化膜の積層膜を形成し、この積層膜をエッチングにより加工したのちに、未結晶化膜をアニールして結晶化膜を形成する製造方法の例）
３．第３の実施の形態（ボトムゲート型薄膜トランジスタ；エッチストッパ型）
４．第４の実施の形態（トップゲート型薄膜トランジスタ）
５．適用例
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る薄膜トランジスタ１の断面構造を表すものである。薄膜トランジスタ１は、液晶ディスプレイや有機ＥＬ（Electro Luminescence）ディスプレイなどの駆動素子として用いられるものであり、例えば、基板１１にゲート電極２０，ゲート絶縁膜３０，酸化物半導体膜４０，ソース電極５０Ｓおよびドレイン電極５０Ｄ，並びに保護膜６０がこの順に積層されたボトムゲート型（逆スタガ型）の構成を有している。酸化物半導体膜４０は、ゲート電極２０に対向してチャネル領域４０Ａを有しており、ソース電極５０Ｓの端部およびドレイン電極５０Ｄの端部は、チャネル領域４０Ａ上に設けられている。すなわち、この薄膜トランジスタ１は、チャネルエッチ型のものである。
基板１１は、ガラス基板やプラスチックフィルムなどにより構成されている。プラスチック材料としては、例えばＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）などが挙げられる。後述のスパッタ法において、基板１１を加熱することなく酸化物半導体膜４０を成膜するため、安価なプラスチックフィルムを用いることができる。
ゲート電極２０は、薄膜トランジスタ１にゲート電圧を印加し、このゲート電圧により酸化物半導体膜４０中の電子密度を制御する役割を有するものである。ゲート電極２０は、基板１１上の選択的な領域に設けられ、例えば、厚みが１０ｎｍ〜５００ｎｍであり、白金（Ｐｔ），チタン（Ｔｉ），ルテニウム（Ｒｕ），モリブデン（Ｍｏ），銅（Ｃｕ），タングステン（Ｗ），およびニッケル（Ｎｉ）からなる群のうち少なくとも１種を含む金属単体または合金により構成されている。
ゲート絶縁膜３０は、例えば、厚みが５０ｎｍ〜１μｍであり、シリコン酸化膜，シリコン窒化膜，シリコン窒化酸化膜または酸化アルミニウム膜などの単層膜または積層膜により構成されている。
酸化物半導体膜４０は、例えば、ゲート電極２０およびその近傍を含む島状に設けられ、ソース電極５０Ｓおよびドレイン電極５０Ｄの間にチャネル領域４０Ａを有するように配置されている。酸化物半導体膜４０は、酸化亜鉛を主成分とする透明な酸化物半導体、例えばＩＧＺＯ（酸化インジウムガリウム亜鉛），酸化亜鉛，ＩＺＯ，ＩＧＯ，ＡＺＯ（アルミニウムドープ酸化亜鉛）またはＧＺＯ（ガリウムドープ酸化亜鉛）により構成されている。ここで酸化物半導体とは、インジウム，ガリウム，亜鉛，スズ等の元素と、酸素とを含む化合物である。
この酸化物半導体膜４０は、非晶質膜４１および結晶化膜４２の積層構造を有している。ソース電極５０Ｓおよびドレイン電極５０Ｄは、結晶化膜４２に接して設けられている。具体的には、酸化物半導体膜４０は、ゲート電極２０側から非晶質膜４１および結晶化膜４２をこの順に積層した積層構造を有している。これにより、この薄膜トランジスタ１では、均一・良好な電気特性を得ることが可能となっている。
非晶質膜４１は、薄膜トランジスタ１のチャネルとしての機能を有するものであり、酸化物半導体膜４０のゲート電極２０側に設けられている。非晶質膜４１は、例えば、厚みが１０ｎｍ〜５０ｎｍ程度であり、ＩＧＺＯなどのアモルファス状態の酸化物半導体により構成されている。
結晶化膜４２は、製造工程において上層とのエッチング選択比を確保するためのものであり、酸化物半導体膜４０のソース電極５０Ｓおよびドレイン電極５０Ｄ側に設けられている。結晶化膜４２は、例えば、厚みが１０ｎｍ〜５０ｎｍ程度であり、酸化亜鉛，ＩＺＯ，ＩＧＯなどの結晶化状態の酸化物半導体により構成されている。
なお、酸化物半導体膜４０の厚み（非晶質膜４１および結晶化膜４２の合計厚み）は、製造工程でのアニールによる酸素供給効率を考慮すると、例えば２０ｎｍ〜１００ｎｍ程度であることが望ましい。
ソース電極５０Ｓおよびドレイン電極５０Ｄは、例えば、モリブデン，アルミニウム，銅，チタン等の金属膜、ＩＴＯ（Indium Tin Oxide；酸化インジウムスズ），酸化チタンなどの酸素を含む金属膜、またはこれらの積層膜により構成されている。具体的には、ソース電極５０Ｓおよびドレイン電極５０Ｄは、例えば、厚み５０ｎｍのモリブデン層と、厚み５００ｎｍのアルミニウム層と、厚み５０ｎｍのモリブデン層とを順に積層した構造を有している。
ソース電極５０Ｓおよびドレイン電極５０Ｄは、ＩＴＯまたは酸化チタンなどの酸素を含む金属膜により構成されていることが好ましい。酸化物半導体膜４０は、酸素を引き抜きやすい金属と接触することで酸素が脱離して格子欠陥が形成される。ソース電極５０Ｓおよびドレイン電極５０Ｄを、酸素を含む金属膜により構成することにより、酸化物半導体膜４０から酸素が脱離するのを抑え、薄膜トランジスタ１の電気特性を安定させることが可能となる。
保護膜６０は、例えば、酸化アルミニウム膜，シリコン酸化膜またはシリコン窒化膜の単層膜または積層膜により構成されている。特に、酸化アルミニウム膜が好ましい。酸化アルミニウム膜はバリア性が高い保護膜６０となるので、水分の吸着などによる酸化物半導体膜４０の電気特性の変化を抑え、酸化物半導体膜４０の電気特性を安定化させることが可能となる。また、酸化アルミニウム膜よりなる保護膜６０は、薄膜トランジスタ１の特性を劣化させることなく成膜可能である。更に、高い密度の酸化アルミニウム膜を用いることにより、保護膜６０のバリア性を更に高くし、酸化物半導体膜４０の電気特性を劣化させる水素や水分などの影響を抑制することが可能となる。
この薄膜トランジスタ１は、例えば次のようにして製造することができる。
図２は、薄膜トランジスタ１の製造方法を工程順に表したものである。まず、基板１１上の全面に例えばスパッタリング法や蒸着法を用いて、ゲート電極２０の材料となる金属膜を形成する。次いで、図２（Ａ）に示したように、基板１１上に形成した金属膜を、例えばフォトリソグラフィおよびエッチング法を用いてパターニングすることにより、ゲート電極２０を形成する。
続いて、同じく図２（Ａ）に示したように、基板１１およびゲート電極２０の全面に、例えばプラズマＣＶＤ（Chemical Vapor Deposition；化学気相成長）法またはスパッタリング法により、例えばシリコン窒化膜およびシリコン酸化膜の積層膜よりなるゲート絶縁膜３０を形成する。
具体的には、原料ガスとしてシラン，アンモニア，窒素などのガスを用いたプラズマＣＶＤ法によりシリコン窒化膜を形成し、原料ガスとしてシラン，一酸化二窒素を含むガスなどを用いたプラズマＣＶＤ法によりシリコン酸化膜を形成する。
ゲート絶縁膜３０を形成したのち、図２（Ｂ）に示したように、例えばスパッタリング法により、上述した厚みおよび材料よりなる非晶質膜４１を形成する。具体的には、例えばＩＧＺＯよりなる非晶質膜４１を形成する場合には、ＩＧＺＯ膜のセラミックをターゲットとしたＤＣスパッタ法を用い、アルゴンと酸素との混合ガスによるプラズマ放電にてゲート絶縁膜３０上に非晶質膜４１を形成する。なお、プラズマ放電の前に真空容器（図示せず）内の真空度が１×１０-4Ｐａ以下になるまで排気したのち、アルゴンと酸素との混合ガスを導入する。
このとき、チャネルとなる非晶質膜４１中のキャリア濃度は、酸化物形成の際のアルゴンと酸素との流量比を変化させることで制御することが可能である。
非晶質膜４１を形成したのち、同じく図２（Ｂ）に示したように、例えばスパッタリング法により、上述した厚みおよび材料よりなる結晶化膜４２を形成する。具体的には、例えばＩＺＯよりなる結晶化膜４２を形成する場合には、ＩＺＯ膜のセラミックをターゲットとしたＤＣスパッタ法を用いる。このようにして、非晶質膜４１および結晶化膜４２の積層膜４３が形成される。
積層膜４３を形成したのち、図２（Ｃ）に示したように、例えばフォトリソグラフィおよびエッチングにより積層膜４３を所定の形状、例えばゲート電極２０およびその近傍を含む島状に成形する。これにより、非晶質膜４１および結晶化膜４２の積層構造を有する酸化物半導体膜４０が形成される。
酸化物半導体膜４０を形成したのち、図３（Ａ）に示したように、酸化物半導体膜４０の結晶化層４２の上に、例えばスパッタリング法により、厚み５０ｎｍのモリブデン層、厚み５００ｎｍのアルミニウム層および厚み５０ｎｍのモリブデン層を順に形成し、３層の積層構造の金属膜５０Ａを形成する。
続いて、この積層構造の金属膜５０Ａを、リン酸，硝酸および酢酸を含む混合液を用いたウェットエッチング法によりパターニングして、図３（Ｂ）に示したように、ソース電極５０Ｓおよびドレイン電極５０Ｄを形成する。このとき、ソース電極５０Ｓおよびドレイン電極５０Ｄ（金属膜５０Ａ）が結晶化膜４２の上に設けられているので、ソース電極５０Ｓおよびドレイン電極５０Ｄ（金属膜５０Ａ）と酸化物半導体膜４０とのウェットエッチング選択比が高くなる。よって、酸化物半導体膜４０のエッチングを抑制したままでソース電極５０Ｓおよびドレイン電極５０Ｄを選択的にエッチングすることが可能となる。
ソース電極５０Ｓおよびドレイン電極５０Ｄを形成したのち、例えばプラズマＣＶＤ法またはスパッタリング法により、上述した材料よりなる保護膜６０を形成する。以上により、図１に示した薄膜トランジスタ１が完成する。
この薄膜トランジスタ１では、図示しない配線層を通じてゲート電極２０に所定のしきい値電圧以上の電圧（ゲート電圧）が印加されると、酸化物半導体膜４０のチャネル領域４０Ａ中に電流（ドレイン電流）が生じる。ここでは、酸化物半導体膜４０が、非晶質膜４１および結晶化膜４２の積層構造を有しているので、非晶質膜４１により、均一性の高い電気特性が確保される。また、ソース電極５０Ｓおよびドレイン電極５０Ｄが結晶化膜４２に接して設けられているので、製造工程においてソース電極５０Ｓおよびドレイン電極５０Ｄをエッチングする際に酸化物半導体膜４０がエッチングされてしまうことが抑えられている。よって、酸化物半導体膜４０の厚みを厚くする必要がなくなり、良好な電気特性が得られる。
このように本実施の形態の薄膜トランジスタ１では、酸化物半導体膜４０を、非晶質膜４１および結晶化膜４２の積層構造としたので、非晶質膜４１により、均一性の高い電気特性を得ることが可能となる。また、ソース電極５０Ｓおよびドレイン電極５０Ｄを結晶化膜４２に接して設けるようにしたので、製造工程においてソース電極５０Ｓおよびドレイン電極５０Ｄをエッチングする際に酸化物半導体膜４０がエッチングされてしまうことを抑えることが可能となる。よって、酸化物半導体膜４０の厚みを厚くする必要がなくなり、良好な電気特性を得ることが可能となる。
本実施の形態の薄膜トランジスタ１の製造方法では、非晶質膜４１および結晶化膜４２の積層構造を有する酸化物半導体膜４０を形成したのち、結晶化膜４２の上に金属膜５０Ａを形成し、この金属膜５０Ａのエッチングによりソース電極５０Ｓおよびドレイン電極５０Ｄを形成するようにしたので、チャネルエッチ型を適用した場合にソース電極５０Ｓおよびドレイン電極５０Ｄと酸化物半導体膜４０とのウェットエッチング選択比を高めることが可能となる。よって、チャネルエッチ型の簡素な構成の適用による製造工程の削減が可能となる。また、酸化物半導体膜４０の厚みを厚くする必要がなくなり、成膜時間の短縮および低コスト化が可能となる。
（第２の実施の形態）
図４および図５は、本発明の第２の実施の形態に係る薄膜トランジスタ１の製造方法を工程順に表したものである。この製造方法は、非晶質膜および未結晶化膜の積層膜を形成し、この積層膜をエッチングにより加工したのちに、未結晶化膜をアニールして結晶化膜を形成するようにしたことにおいて、上記第１の実施の形態の製造方法と異なるものである。よって、同一の工程については、図２および図３を参照して説明する。
まず、図４（Ａ）に示したように、第１の実施の形態と同様にして、基板１１に、ゲート電極２０およびゲート絶縁膜３０を順に形成する。
次いで、図４（Ｂ）に示したように、例えばスパッタリング法により、上述した厚みおよび材料よりなる非晶質膜４１を形成する。具体的には、例えばＩＧＺＯよりなる非晶質膜４１を形成する場合には、ＩＧＺＯ膜のセラミックをターゲットとしたＤＣスパッタ法を用い、アルゴンと酸素との混合ガスによるプラズマ放電にてゲート絶縁膜３０上に非晶質膜４１を形成する。なお、プラズマ放電の前に真空容器（図示せず）内の真空度が１×１０-4Ｐａ以下になるまで排気したのち、アルゴンと酸素との混合ガスを導入する。
このとき、チャネルとなる非晶質膜４１中のキャリア濃度は、酸化物形成の際のアルゴンと酸素との流量比を変化させることで制御することが可能である。
非晶質膜４１を形成したのち、同じく図４（Ｂ）に示したように、例えばスパッタリング法により、非晶質膜４１よりも低融点の酸化物半導体よりなる未結晶化膜４２Ａを形成する。具体的には、例えばＩＺＯよりなる未結晶化膜４２Ａを形成する場合には、ＩＺＯ膜のセラミックをターゲットとしたＤＣスパッタ法を用い、スパッタリング条件を制御することにより非晶質状態のＩＺＯよりなる未結晶化膜４２Ａを形成する。このようにして、非晶質膜４１および未結晶化膜４２Ａの積層膜４３Ａが形成される。
積層膜４３Ａを形成したのち、図４（Ｃ）に示したように、例えばフォトリソグラフィおよびエッチングにより積層膜４３Ａを所定の形状、例えばゲート電極２０およびその近傍を含む島状に成形する。このとき、非晶質膜４１および未結晶化膜４２Ａはいずれも非晶質状態なので、リン酸，硝酸および酢酸を含む混合液等によりウェットエッチングすることで低コスト化が可能である。
積層膜４３Ａを成形したのち、図４（Ｄ）に示したように、未結晶化膜４２Ａに対して例えば２００℃〜４００℃程度のアニール処理Ａを行うことにより結晶化膜４２を形成する。これにより、非晶質膜４１および結晶化膜４２の積層構造を有する酸化物半導体膜４０が形成される。
酸化物半導体膜４０を形成したのち、図５（Ａ）に示したように、酸化物半導体膜４０の結晶化層４２の上に、例えばスパッタリング法により、厚み５０ｎｍのモリブデン層、厚み５００ｎｍのアルミニウム層および厚み５０ｎｍのモリブデン層を順に形成し、３層の積層構造の金属膜５０Ａを形成する。
続いて、この積層構造の金属膜５０Ａを、リン酸，硝酸および酢酸を含む混合液を用いたウェットエッチング法によりパターニングして、図５（Ｂ）に示したように、ソース電極５０Ｓおよびドレイン電極５０Ｄを形成する。このとき、ソース電極５０Ｓおよびドレイン電極５０Ｄ（金属膜５０Ａ）が結晶化膜４２の上に設けられているので、ソース電極５０Ｓおよびドレイン電極５０Ｄ（金属膜５０Ａ）と酸化物半導体膜４０とのウェットエッチング選択比が高くなる。よって、酸化物半導体膜４０のエッチングを抑制したままでソース電極５０Ｓおよびドレイン電極５０Ｄの選択エッチングが可能となる。
ソース電極５０Ｓおよびドレイン電極５０Ｄを形成したのち、図５（Ｃ）に示したように、例えばプラズマＣＶＤ法またはスパッタリング法により、上述した材料よりなる保護膜６０を形成する。以上により、図１に示した薄膜トランジスタ１が完成する。
このように本実施の形態の薄膜トランジスタ１の製造方法では、酸化物半導体よりなる非晶質膜４１および非晶質膜４１よりも低融点の酸化物半導体よりなる未結晶化膜４２Ａの積層膜４３Ａを形成したのち、この積層膜４３Ａをエッチングにより成形するようにしたので、低コストなウェットエッチングにより積層膜４３Ａを容易に所定の形状に加工することが可能となる。また、未結晶化膜４２Ａをアニール処理することにより結晶化膜４２を形成し、非晶質膜４１および結晶化膜４２の積層構造を有する酸化物半導体膜４０を形成したのち、結晶化膜４２の上に金属膜５０Ａを形成し、この金属膜５０Ａのエッチングによりソース電極５０Ｓおよびドレイン電極５０Ｄを形成するようにしたので、チャネルエッチ型を適用した場合にソース電極５０Ｓおよびドレイン電極５０Ｄと酸化物半導体膜４０とのウェットエッチング選択比を高めることが可能となる。よって、チャネルエッチ型の簡素な構成の適用による製造工程の削減が可能となる。
（第３の実施の形態）
図６は、本発明の第３の実施の形態に係る薄膜トランジスタ１Ａの断面構成を表したものである。この薄膜トランジスタ１Ａは、チャネル領域４０Ａの上にエッチングストッパー層７０を有し、このエッチングストッパー層７０上にソース電極５０Ｓの端部およびドレイン電極５０Ｄの端部が設けられたエッチストッパ型ＴＦＴであることを除いては、上記第１の実施の形態と同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
エッチングストッパー層７０は、チャネル保護膜としての機能を有するものであり、例えば、厚みが５０ｎｍ〜５００ｎｍ、具体的には２００ｎｍ程度であり、シリコン酸化膜，シリコン窒化膜または酸化アルミニウム膜の単層膜または積層膜により構成されている。
この薄膜トランジスタ１Ａは、例えば次のようにして製造することができる。なお、第１の実施の形態と同一の工程については図２および図３を参照して説明する。
まず、第１の実施の形態と同様にして、図２（Ａ）に示した工程により、基板１１上にゲート電極２０およびゲート絶縁膜３０を形成する。
次いで、第１の実施の形態と同様にして、図２（Ｂ）に示した工程により、ゲート絶縁膜３０の上に、非晶質膜４１および結晶化膜４２の積層膜４３を形成する。
続いて、第１の実施の形態と同様にして、図２（Ｃ）に示した工程により、積層膜４３を所定の形状、例えばゲート電極２０およびその近傍を含む島状に成形する。これにより、非晶質膜４１および結晶化膜４２の積層構造を有する酸化物半導体膜４０が形成される。
そののち、図７（Ａ）に示したように、酸化物半導体膜４０の結晶化層４２の上に、シリコン酸化膜，シリコン窒化膜または酸化アルミニウムの単層膜または積層膜よりなる絶縁膜７０Ａを例えば２００ｎｍ程度の厚みで形成する。
絶縁膜７０Ａを形成したのち、図７（Ｂ）に示したように、例えばフォトリソグラフィおよびエッチングを用いて絶縁膜７０Ａを所定の形状に成形することにより、エッチングストッパー層７０を形成する。このとき、エッチングストッパー層７０（絶縁膜７０Ａ）が結晶化膜４２の上に設けられているので、エッチングストッパー層７０（絶縁膜７０Ａ）と酸化物半導体膜４０とのウェットエッチング選択比が高くなる。よって、酸化物半導体膜４０のエッチングを抑制したままでエッチングストッパー層７０を選択的にエッチングし、チャネル領域４０Ａ上でエッチングストッパー層７０のエッチングを止めることが可能となる。また、エッチングストッパー層７０として酸化アルミニウム膜などのドライエッチングにより加工しにくい膜を用いた場合にも、ウェットエッチングにより容易に加工することが可能となる。
エッチングストッパー層７０を形成したのち、図７（Ｃ）に示したように、酸化物半導体膜４０の結晶化層４２の上に、例えばスパッタリング法により、厚み５０ｎｍのモリブデン層、厚み５００ｎｍのアルミニウム層および厚み５０ｎｍのモリブデン層を順に形成し、３層の積層構造の金属膜５０Ａを形成する。
続いて、この積層構造の金属膜５０Ａを、リン酸，硝酸および酢酸を含む混合液を用いたウェットエッチング法によりパターニングして、図７（Ｄ）に示したように、ソース電極５０Ｓおよびドレイン電極５０Ｄを形成する。
ソース電極５０Ｓおよびドレイン電極５０Ｄを形成したのち、例えばプラズマＣＶＤ法またはスパッタリング法により、上述した材料よりなる保護膜６０を形成する。以上により、図６に示した薄膜トランジスタ１Ａが完成する。
この薄膜トランジスタ１Ａの作用および効果は、第１の実施の形態と同様である。
なお、上記第３の実施の形態では、酸化物半導体膜４０を形成する工程において、第１の実施の形態と同様にして、非晶質膜４１および結晶化膜４２の積層膜４３を形成し、この積層膜４３をエッチングにより加工する場合について説明したが、第２の実施の形態と同様にして、非晶質膜４１および未結晶化膜４２Ａの積層膜４３Ａを形成し、この積層膜４３Ａをエッチングにより加工したのちに、未結晶化膜４２Ａをアニールして結晶化膜４２を形成することも可能である。
（第４の実施の形態）
図８は、本発明の第４の実施の形態に係る薄膜トランジスタ１Ｂの断面構成を表したものである。この薄膜トランジスタ１Ｂは、基板１１に、酸化物半導体膜４０，ゲート絶縁膜３０，ゲート電極２０，層間絶縁膜８０，並びにソース電極５０Ｓおよびドレイン電極５０Ｄがこの順に積層されたトップゲート型ＴＦＴ（スタガ構造）のものである。このことを除いては、薄膜トランジスタ１Ｂは上記第１の実施の形態と同様の構成を有している。よって、対応する構成要素には同一の符号を付して説明する。
ゲート電極２０，ゲート絶縁膜３０，ソース電極５０Ｓおよびドレイン電極５０Ｄは、第１の実施の形態と同様に構成されている。
酸化物半導体膜４０は、基板１１側から非晶質膜４１および結晶化膜４２をこの順に有している。すなわち、本実施の形態では、結晶化膜４２が酸化物半導体膜４０のゲート電極２０とは反対側に設けられている。しかしながら、トランジスタ特性は非晶質膜４１により支配されるので、均一性の高い電気特性を確保するという非晶質膜４１の機能は第１の実施の形態と同様である。非晶質膜４１および結晶化膜４２の厚みおよび材料は第１の実施の形態と同様である。
また、酸化物半導体膜４０は、ゲート電極２０に対向してチャネル領域４０Ａを有すると共に、チャネル領域４０Ａ以外の低抵抗領域４０Ｂを有している。低抵抗領域４０Ｂは、１％程度の原子濃度の水素が導入されることにより低抵抗化された領域であり、チャネル領域４０Ａ以外の領域においても寄生抵抗により薄膜トランジスタ１Ｂのオン電流を低下させるためのものである。ソース電極５０Ｓおよびドレイン電極５０Ｄは低抵抗領域４０Ｂの結晶化膜４２に接して設けられている。
層間絶縁膜８０は、例えば、厚みが３００ｎｍ程度のシリコン酸化膜８１と、厚みが５０ｎｍ程度の酸化アルミニウム膜８２とを基板１１側から順に積層した構成を有している。
この薄膜トランジスタ１Ｂは、例えば次のようにして製造することができる。
図９および図１０は、この薄膜トランジスタ１Ｂの製造方法を工程順に表したものである。まず、図９（Ａ）に示したように、基板１１に、例えばスパッタリング法により、上述した厚みおよび材料よりなる非晶質膜４１を形成する。具体的には、例えばＩＧＺＯよりなる非晶質膜４１を形成する場合には、ＩＧＺＯ膜のセラミックをターゲットとしたＤＣスパッタ法を用い、アルゴンと酸素との混合ガスによるプラズマ放電にてゲート絶縁膜３０上に非晶質膜４１を形成する。なお、プラズマ放電の前に真空容器（図示せず）内の真空度が１×１０-4Ｐａ以下になるまで排気したのち、アルゴンと酸素との混合ガスを導入する。
このとき、チャネルとなる非晶質膜４１中のキャリア濃度は、酸化物形成の際のアルゴンと酸素との流量比を変化させることで制御することが可能である。
次いで、同じく図９（Ａ）に示したように、例えばスパッタリング法により、上述した厚みおよび材料よりなる結晶化膜４２を形成する。具体的には、例えばＩＺＯよりなる結晶化膜４２を形成する場合には、ＩＺＯ膜のセラミックをターゲットとしたＤＣスパッタ法を用いる。このようにして、非晶質膜４１および結晶化膜４２の積層膜４３が形成される。
続いて、図９（Ｂ）に示したように、例えばフォトリソグラフィおよびエッチングにより積層膜４３を所定の形状、例えばゲート電極２０およびその近傍を含むことが可能な島状に成形する。これにより、非晶質膜４１および結晶化膜４２の積層構造を有する酸化物半導体膜４０が形成される。
そののち、同じく図９（Ｂ）に示したように、基板１１および酸化物半導体膜４０の全面に、第１の実施の形態と同様にして、例えばプラズマＣＶＤ法により、上述した厚みおよび材料よりなるゲート絶縁膜３０を形成する。
ゲート絶縁膜３０を形成したのち、同じく図９（Ｂ）に示したように、ゲート絶縁膜３０の上の酸化物半導体膜４０に重なる位置に、第１の実施の形態と同様にして、上述した厚みおよび材料よりなるゲート電極２０を形成する。
ゲート電極２０を形成したのち、図９（Ｃ）に示したように、プラズマＣＶＤ法などによる水素ガスを含むプラズマ処理、イオンドーピングまたはイオン注入により、酸化物半導体膜４０のゲート電極２０との対向領域以外の領域に、例えば１％程度の原子濃度の水素を導入する。これにより、酸化物半導体膜４０には、ゲート電極２０に対向してチャネル領域４０Ａが形成されると共に、チャネル領域４０Ａ以外の領域に水素が導入された低抵抗領域４０Ｂが形成される。
低抵抗領域４０Ｂを形成したのち、図１０（Ａ）に示したように、例えばプラズマＣＶＤ法またはスパッタリング法により、上述した厚みのシリコン酸化膜８１および酸化アルミニウム膜８２を積層し、層間絶縁膜８０を形成する。
層間絶縁膜８０を形成したのち、図１０（Ｂ）に示したように、この層間絶縁膜８０およびゲート絶縁膜３０に例えばエッチングにより接続孔８０Ａを設け、この接続孔８０Ａ内に酸化物半導体膜４０の結晶化層４２を露出させる。このとき、層間絶縁膜８０およびゲート絶縁膜３０が結晶化膜４２の上に設けられているので、結晶化膜４２のエッチングレートが層間絶縁膜８０およびゲート絶縁膜３０に比べて十分に低くなり、層間絶縁膜８０およびゲート絶縁膜３０と酸化物半導体膜４０とのウェットエッチング選択比が高くなる。よって、酸化物半導体膜４０のエッチングを抑制したままで層間絶縁膜８０およびゲート絶縁膜３０を選択的にエッチングし、接続孔８０Ａを容易に形成することが可能となる。また、ドライエッチングにより加工しにくい酸化アルミニウム膜８２もウェットエッチングにより容易に加工することが可能となる。
続いて、図１０（Ｃ）に示したように、層間絶縁膜８０および開口８０Ａ内の結晶化層４２の上に、例えばスパッタリング法により、厚み５０ｎｍのモリブデン層、厚み５００ｎｍのアルミニウム層および厚み５０ｎｍのモリブデン層を順に形成し、３層の積層構造の金属膜５０Ａを形成する。
続いて、この積層構造の金属膜５０Ａを、リン酸，硝酸および酢酸を含む混合液を用いたウェットエッチング法によりパターニングして、図１０（Ｄ）に示したように、ソース電極５０Ｓおよびドレイン電極５０Ｄを形成する。以上により、図８に示した薄膜トランジスタ１Ｂが完成する。
この薄膜トランジスタ１Ｂの作用および効果は第１の実施の形態と同様である。
なお、上記第４の実施の形態では、酸化物半導体膜４０を形成する工程において、第１の実施の形態と同様にして、非晶質膜４１および結晶化膜４２の積層膜４３を形成し、この積層膜４３をエッチングにより加工する場合について説明したが、第２の実施の形態と同様にして、非晶質膜４１および未結晶化膜４２Ａの積層膜４３Ａを形成し、この積層膜４３Ａをエッチングにより加工したのちに、未結晶化膜４２Ａをアニールして結晶化膜４２を形成することも可能である。
＜適用例１＞
図１１は、この薄膜トランジスタ１を駆動素子として備えた表示装置の回路構成を表すものである。表示装置９０は、例えば液晶ディスプレイや有機ＥＬディスプレイなどであり、駆動パネル９１上に、マトリクス状に配設された複数の画素１０Ｒ，１０Ｇ，１０Ｂと、これらの画素１０Ｒ，１０Ｇ，１０Ｂを駆動するための各種駆動回路とが形成されたものである。画素１０Ｒ，１０Ｇ，１０Ｂはそれぞれ、赤色（Ｒ：Red ），緑色（Ｇ：Green ）および青色（Ｂ：Blue）の色光を発する液晶表示素子や有機ＥＬ素子などである。これら３つの画素１０Ｒ，１０Ｇ，１０Ｂを一つのピクセルとして、複数のピクセルにより表示領域１１０が構成されている。駆動パネル９１上には、駆動回路として、例えば映像表示用のドライバである信号線駆動回路１２０および走査線駆動回路１３０と、画素駆動回路１５０とが配設されている。この駆動パネル９１には、図示しない封止パネルが貼り合わせられ、この封止パネルにより画素１０Ｒ，１０Ｇ，１０Ｂおよび上記駆動回路が封止されている。
図１２は、画素駆動回路１５０の等価回路図である。画素駆動回路１５０は、上記薄膜トランジスタ１，１Ａ〜１Ｂとして、トランジスタＴｒ１，Ｔｒ２が配設されたアクティブ型の駆動回路である。トランジスタＴｒ１，Ｔｒ２の間にはキャパシタＣｓが設けられ、第１の電源ライン（Ｖcc）および第２の電源ライン（ＧＮＤ）の間において、画素１０Ｒ（または画素１０Ｇ，１０Ｂ）がトランジスタＴｒ１に直列に接続されている。このような画素駆動回路１５０では、列方向に信号線１２０Ａが複数配置され、行方向に走査線１３０Ａが複数配置されている。各信号線１２０Ａは、信号線駆動回路１２０に接続され、この信号線駆動回路１２０から信号線１２０Ａを介してトランジスタＴｒ２のソース電極に画像信号が供給されるようになっている。各走査線１３０Ａは走査線駆動回路１３０に接続され、この走査線駆動回路１３０から走査線１３０Ａを介してトランジスタＴｒ２のゲート電極に走査信号が順次供給されるようになっている。このような表示装置９０は、例えば次の適用例２〜６に示した電子機器に搭載することができる。
＜適用例２＞
図１３は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有している。
＜適用例３＞
図１４は、デジタルスチルカメラの外観を表したものである。このデジタルスチルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有している。
＜適用例４＞
図１５は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有している。
＜適用例５＞
図１６は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。
＜適用例６＞
図１７は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
更に、本発明は、液晶ディスプレイおよび有機ＥＬディスプレイのほか、無機エレクトロルミネッセンス素子、またはエレクトロデポジション型もしくエレクトロクロミック型の表示素子などの他の表示素子を用いた表示装置にも適用可能である。
１…薄膜トランジスタ、１１…基板、２０…ゲート電極、３０…ゲート絶縁膜、４０…酸化物半導体膜、４０Ａ…チャネル領域、４０Ｂ…低抵抗領域、４１…非晶質膜、４２…結晶化膜、４２Ａ…未結晶化膜、４３，４３Ａ…積層膜、５０Ｓ…ソース電極、５０Ｄ…ドレイン電極、７０…エッチングストッパー層、８０…層間絶縁膜、９０…表示装置、９１…駆動パネル、１０Ｒ，１０Ｇ，１０Ｂ…画素、１１０…表示領域、１２０…信号線駆動回路、１３０…走査線駆動回路、１５０…画素駆動回路、Ｔｒ１，Ｔｒ２…トランジスタ。

Claims (9)

  1. ゲート電極と、
    非晶質膜および結晶化膜の積層構造を有する酸化物半導体膜と、
    前記結晶化膜に接して設けられたソース電極およびドレイン電極と
    を備えた薄膜トランジスタ。
  2. 基板に、前記ゲート電極，ゲート絶縁膜，前記酸化物半導体膜，並びに前記ソース電極および前記ドレイン電極がこの順に積層されており、
    前記酸化物半導体膜は、前記ゲート電極側から前記非晶質膜および前記結晶化膜をこの順に有する
    請求項１記載の薄膜トランジスタ。
  3. 前記酸化物半導体膜は、前記ゲート電極に対向してチャネル領域を有し、
    前記ソース電極の端部および前記ドレイン電極の端部は、前記チャネル領域上に設けられている
    請求項２記載の薄膜トランジスタ。
  4. 前記酸化物半導体膜は、前記ゲート電極に対向してチャネル領域を有し、
    前記チャネル領域の上にエッチングストッパー層が設けられており、
    前記ソース電極の端部および前記ドレイン電極の端部は、前記エッチングストッパー層上に設けられている
    請求項２記載の薄膜トランジスタ。
  5. 基板に、前記酸化物半導体膜，ゲート絶縁膜，前記ゲート電極，層間絶縁膜，並びに前記ソース電極および前記ドレイン電極がこの順に積層されており、
    前記酸化物半導体膜は、前記基板側から前記非晶質膜および前記結晶化膜をこの順に有する
    請求項２記載の薄膜トランジスタ。
  6. 前記酸化物半導体膜は、前記ゲート電極に対向してチャネル領域を有すると共に前記チャネル領域以外の低抵抗領域を有し、
    前記ソース電極および前記ドレイン電極は前記低抵抗領域の前記結晶化膜に接して設けられている
    請求項５記載の薄膜トランジスタ。
  7. 基板にゲート電極を形成する工程と、
    前記ゲート電極の上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上に、酸化物半導体よりなる非晶質膜および酸化物半導体よりなる結晶化膜の積層膜をこの順に形成する工程と、
    前記積層膜をエッチングにより成形し、前記非晶質膜および前記結晶化膜の積層構造を有する酸化物半導体膜を形成する工程と、
    前記結晶化膜の上に金属膜を形成し、前記金属膜のエッチングによりソース電極およびドレイン電極を形成する工程と
    を含む薄膜トランジスタの製造方法。
  8. 基板にゲート電極を形成する工程と、
    前記ゲート電極の上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上に、酸化物半導体よりなる非晶質膜および前記非晶質膜よりも低融点の酸化物半導体よりなる未結晶化膜の積層膜をこの順に形成する工程と、
    前記積層膜をエッチングにより成形する工程と、
    前記未結晶化膜をアニール処理することにより結晶化膜を形成し、前記非晶質膜および前記結晶化膜の積層構造を有する酸化物半導体膜を形成する工程と、
    前記結晶化膜の上に金属膜を形成し、前記金属膜のエッチングによりソース電極およびドレイン電極を形成する工程と
    を含む薄膜トランジスタの製造方法。
  9. 薄膜トランジスタおよび画素を備え、
    前記薄膜トランジスタは、
    ゲート電極と、
    非晶質膜および結晶化膜の積層構造を有する酸化物半導体膜と、
    前記結晶化膜に接して設けられたソース電極およびドレイン電極と
    を備えた表示装置。
JP2010048306A 2010-03-04 2010-03-04 薄膜トランジスタおよびその製造方法、並びに表示装置 Pending JP2011187506A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010048306A JP2011187506A (ja) 2010-03-04 2010-03-04 薄膜トランジスタおよびその製造方法、並びに表示装置
KR1020110016045A KR20110100580A (ko) 2010-03-04 2011-02-23 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 표시 장치
CN2011100475952A CN102194887A (zh) 2010-03-04 2011-02-25 薄膜晶体管、薄膜晶体管的制造方法以及显示装置
US13/037,441 US20110215328A1 (en) 2010-03-04 2011-03-01 Thin film transistor, method of manufacturing the thin film transistor, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010048306A JP2011187506A (ja) 2010-03-04 2010-03-04 薄膜トランジスタおよびその製造方法、並びに表示装置

Publications (1)

Publication Number Publication Date
JP2011187506A true JP2011187506A (ja) 2011-09-22

Family

ID=44530523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010048306A Pending JP2011187506A (ja) 2010-03-04 2010-03-04 薄膜トランジスタおよびその製造方法、並びに表示装置

Country Status (4)

Country Link
US (1) US20110215328A1 (ja)
JP (1) JP2011187506A (ja)
KR (1) KR20110100580A (ja)
CN (1) CN102194887A (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
JP2013175716A (ja) * 2012-01-26 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013197150A (ja) * 2012-03-16 2013-09-30 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2013214701A (ja) * 2012-04-02 2013-10-17 Samsung Display Co Ltd 半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法
JP2013229371A (ja) * 2012-04-24 2013-11-07 Japan Display Inc 薄膜トランジスタ及びそれを用いた表示装置
JP2014013917A (ja) * 2012-06-06 2014-01-23 Kobe Steel Ltd 薄膜トランジスタ
WO2014025002A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP2014033194A (ja) * 2012-07-13 2014-02-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014078704A (ja) * 2012-09-24 2014-05-01 Semiconductor Energy Lab Co Ltd 表示装置
JP2015504246A (ja) * 2011-12-31 2015-02-05 京東方科技集團股▲ふん▼有限公司 薄膜トランジスタ、アレイ基板及びその製造方法、並びに表示装置
JP2015046499A (ja) * 2013-08-28 2015-03-12 三菱電機株式会社 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
KR20150031206A (ko) * 2013-09-13 2015-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터, 클록드 인버터 회로, 순서 회로, 및 순서 회로를 구비한 반도체 장치
KR101515543B1 (ko) * 2013-08-12 2015-05-11 동의대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
US9054204B2 (en) 2012-01-20 2015-06-09 Sony Corporation Thin-film transistor, method of manufacturing the same, display unit, and electronic apparatus
US9099438B2 (en) 2012-05-11 2015-08-04 Samsung Display Co., Ltd. Thin film transistor array panel
US9184245B2 (en) 2012-08-10 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US9290695B2 (en) 2013-04-19 2016-03-22 Joled Inc Method for manufacturing a thin-film semiconductor device using an etching solution for an aluminum oxide film
JP2016111324A (ja) * 2014-09-02 2016-06-20 株式会社神戸製鋼所 薄膜トランジスタ
JP2017017345A (ja) * 2011-12-23 2017-01-19 株式会社半導体エネルギー研究所 半導体装置
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
WO2017178912A1 (en) * 2016-04-13 2017-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
WO2018146569A1 (ja) * 2017-02-07 2018-08-16 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2019062233A (ja) * 2012-05-31 2019-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2020262322A1 (ja) * 2019-06-25 2020-12-30 日新電機株式会社 酸化物半導体の加工方法及び薄膜トランジスタの製造方法
WO2021015149A1 (ja) * 2019-07-19 2021-01-28 日新電機株式会社 薄膜トランジスタの製造方法
US11869981B2 (en) 2016-03-04 2024-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
US11961918B2 (en) 2017-02-07 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101928721B1 (ko) 2009-09-16 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101810383B1 (ko) 2009-09-24 2017-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN102598280B (zh) 2009-10-21 2016-05-18 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
SG10201406869QA (en) * 2009-10-29 2014-12-30 Semiconductor Energy Lab Semiconductor device
KR101770981B1 (ko) 2009-10-30 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR102223595B1 (ko) 2009-11-06 2021-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20190100462A (ko) 2009-11-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102668028B (zh) 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR102462239B1 (ko) 2009-12-04 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104716139B (zh) 2009-12-25 2018-03-30 株式会社半导体能源研究所 半导体装置
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR102008754B1 (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
CN102754209B (zh) 2010-02-12 2015-11-25 株式会社半导体能源研究所 半导体装置及其驱动方法
WO2011108346A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105789321B (zh) 2010-03-26 2019-08-20 株式会社半导体能源研究所 半导体装置的制造方法
CN102822980B (zh) 2010-03-26 2015-12-16 株式会社半导体能源研究所 半导体装置的制造方法
KR101465192B1 (ko) 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101800844B1 (ko) 2010-04-23 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011155295A1 (en) 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
KR101350751B1 (ko) 2010-07-01 2014-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5832181B2 (ja) 2010-08-06 2015-12-16 株式会社半導体エネルギー研究所 液晶表示装置
US9058047B2 (en) 2010-08-26 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US9437743B2 (en) 2010-10-07 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Thin film element, semiconductor device, and method for manufacturing the same
US8936965B2 (en) 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
KR101457833B1 (ko) 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
WO2012102314A1 (en) 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
CN102789808B (zh) 2011-05-20 2018-03-06 株式会社半导体能源研究所 存储器装置和用于驱动存储器装置的方法
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130087784A1 (en) 2011-10-05 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013083758A (ja) * 2011-10-07 2013-05-09 Sony Corp 表示装置およびその製造方法、並びに電子機器
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN104025301B (zh) 2011-10-14 2017-01-18 株式会社半导体能源研究所 半导体装置
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
CN103489881B (zh) * 2011-12-31 2016-10-05 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制造方法和显示器件
WO2013111756A1 (en) 2012-01-25 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
TW201334191A (zh) * 2012-02-06 2013-08-16 Hon Hai Prec Ind Co Ltd 薄膜電晶體
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20230157542A (ko) 2012-04-13 2023-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9219164B2 (en) 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6208469B2 (ja) 2012-05-31 2017-10-04 株式会社半導体エネルギー研究所 半導体装置
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
SG11201505225TA (en) 2012-08-03 2015-08-28 Semiconductor Energy Lab Oxide semiconductor stacked film and semiconductor device
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6211843B2 (ja) 2012-08-10 2017-10-11 株式会社半導体エネルギー研究所 半導体装置
KR20140031671A (ko) * 2012-09-05 2014-03-13 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
TWI709244B (zh) 2012-09-24 2020-11-01 日商半導體能源研究所股份有限公司 半導體裝置
CN102916051B (zh) * 2012-10-11 2015-09-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014061567A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
JP6283191B2 (ja) 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9865743B2 (en) 2012-10-24 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide layer surrounding oxide semiconductor layer
US9153649B2 (en) 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102207028B1 (ko) 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20230023050A (ko) 2012-12-28 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9293544B2 (en) 2013-02-26 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having buried channel structure
US9373711B2 (en) 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
JP6250883B2 (ja) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
CN103151389B (zh) * 2013-03-11 2016-02-24 华映视讯（吴江）有限公司 薄膜晶体管及其制造方法
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102210298B1 (ko) 2013-05-09 2021-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6460592B2 (ja) 2013-07-31 2019-01-30 株式会社半導体エネルギー研究所 Ｄｃｄｃコンバータ、及び半導体装置
KR101498635B1 (ko) * 2013-08-08 2015-03-04 주식회사 레이언스 이미지센서 및 이의 제조방법
KR102281300B1 (ko) 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
KR102183763B1 (ko) 2013-10-11 2020-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI658597B (zh) 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
JP2016001722A (ja) * 2014-04-08 2016-01-07 株式会社半導体エネルギー研究所 半導体装置及び該半導体装置を含む電子機器
KR20220069118A (ko) 2014-07-15 2022-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
DE112016001033T5 (de) 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
CN105575893A (zh) * 2016-01-05 2016-05-11 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
GB2556313B (en) * 2016-02-10 2020-12-23 Flexenable Ltd Semiconductor patterning
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2019046629A1 (en) 2017-08-31 2019-03-07 Micron Technology, Inc. SEMICONDUCTOR DEVICES, HYBRID TRANSISTORS, AND ASSOCIATED METHODS
KR102333036B1 (ko) 2017-08-31 2021-12-02 마이크론 테크놀로지, 인크 금속 산화물 반도체 디바이스의 접촉을 위한 반도체 디바이스, 트랜지스터, 및 관련된 방법
JP2020092222A (ja) * 2018-12-07 2020-06-11 日新電機株式会社 薄膜トランジスタ及びその製造方法
US20230012239A1 (en) * 2021-07-12 2023-01-12 Taiwan Semiconductor Manufacturing Company Limited Transistors including crystalline raised active regions and methods for forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313721A (ja) * 2000-12-11 2002-10-25 Seiko Epson Corp 半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器
JP2007250983A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109341A (ja) * 1988-10-19 1990-04-23 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
US5473168A (en) * 1993-04-30 1995-12-05 Sharp Kabushiki Kaisha Thin film transistor
JP5259163B2 (ja) * 2007-12-03 2013-08-07 三菱電機株式会社 半透過型液晶表示装置、及びその製造方法
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313721A (ja) * 2000-12-11 2002-10-25 Seiko Epson Corp 半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器
JP2007250983A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法

Cited By (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
JP2017017345A (ja) * 2011-12-23 2017-01-19 株式会社半導体エネルギー研究所 半導体装置
JP2019192930A (ja) * 2011-12-23 2019-10-31 株式会社半導体エネルギー研究所 半導体装置
JP2015504246A (ja) * 2011-12-31 2015-02-05 京東方科技集團股▲ふん▼有限公司 薄膜トランジスタ、アレイ基板及びその製造方法、並びに表示装置
US9054204B2 (en) 2012-01-20 2015-06-09 Sony Corporation Thin-film transistor, method of manufacturing the same, display unit, and electronic apparatus
US11081502B2 (en) 2012-01-26 2021-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2017085154A (ja) * 2012-01-26 2017-05-18 株式会社半導体エネルギー研究所 半導体装置
US11682677B2 (en) 2012-01-26 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013175716A (ja) * 2012-01-26 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013197150A (ja) * 2012-03-16 2013-09-30 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
JP2013214701A (ja) * 2012-04-02 2013-10-17 Samsung Display Co Ltd 半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法
JP2013229371A (ja) * 2012-04-24 2013-11-07 Japan Display Inc 薄膜トランジスタ及びそれを用いた表示装置
US9812578B2 (en) 2012-04-24 2017-11-07 Japan Display Inc. Thin film transistor and display device using the same
US9209306B2 (en) 2012-04-24 2015-12-08 Japan Display Inc. Thin film transistor and display device using the same
US9245906B2 (en) 2012-05-11 2016-01-26 Samsung Display Co., Ltd. Thin film transistor array panel
US9099438B2 (en) 2012-05-11 2015-08-04 Samsung Display Co., Ltd. Thin film transistor array panel
JP2019062233A (ja) * 2012-05-31 2019-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9324882B2 (en) 2012-06-06 2016-04-26 Kobe Steel, Ltd. Thin film transistor
US9343586B2 (en) 2012-06-06 2016-05-17 Kobe Steel, Ltd. Thin film transistor
JP2014013917A (ja) * 2012-06-06 2014-01-23 Kobe Steel Ltd 薄膜トランジスタ
JP2014033194A (ja) * 2012-07-13 2014-02-20 Semiconductor Energy Lab Co Ltd 半導体装置
US9240492B2 (en) 2012-08-10 2016-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US9184245B2 (en) 2012-08-10 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US9437749B2 (en) 2012-08-10 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP2014057051A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2014025002A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US10446668B2 (en) 2012-08-10 2019-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP2014078704A (ja) * 2012-09-24 2014-05-01 Semiconductor Energy Lab Co Ltd 表示装置
US9290695B2 (en) 2013-04-19 2016-03-22 Joled Inc Method for manufacturing a thin-film semiconductor device using an etching solution for an aluminum oxide film
KR101515543B1 (ko) * 2013-08-12 2015-05-11 동의대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
JP2015046499A (ja) * 2013-08-28 2015-03-12 三菱電機株式会社 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
KR102245352B1 (ko) * 2013-09-13 2021-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터, 클록드 인버터 회로, 순서 회로, 및 순서 회로를 구비한 반도체 장치
KR20150031206A (ko) * 2013-09-13 2015-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터, 클록드 인버터 회로, 순서 회로, 및 순서 회로를 구비한 반도체 장치
JP2016111324A (ja) * 2014-09-02 2016-06-20 株式会社神戸製鋼所 薄膜トランジスタ
US11869981B2 (en) 2016-03-04 2024-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
KR20180134945A (ko) * 2016-04-13 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
JP2017195369A (ja) * 2016-04-13 2017-10-26 株式会社半導体エネルギー研究所 半導体装置または当該半導体装置を有する表示装置
WO2017178912A1 (en) * 2016-04-13 2017-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP2020057797A (ja) * 2016-04-13 2020-04-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11450691B2 (en) 2016-04-13 2022-09-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102358088B1 (ko) * 2016-04-13 2022-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
US10957801B2 (en) 2017-02-07 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2018146569A1 (ja) * 2017-02-07 2018-08-16 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US11462645B2 (en) 2017-02-07 2022-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7154136B2 (ja) 2017-02-07 2022-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2018146569A1 (ja) * 2017-02-07 2019-12-12 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN110226219B (zh) * 2017-02-07 2023-12-08 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
CN110226219A (zh) * 2017-02-07 2019-09-10 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
US11961918B2 (en) 2017-02-07 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2020262322A1 (ja) * 2019-06-25 2020-12-30 日新電機株式会社 酸化物半導体の加工方法及び薄膜トランジスタの製造方法
WO2021015149A1 (ja) * 2019-07-19 2021-01-28 日新電機株式会社 薄膜トランジスタの製造方法
JP7317282B2 (ja) 2019-07-19 2023-07-31 日新電機株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
KR20110100580A (ko) 2011-09-14
CN102194887A (zh) 2011-09-21
US20110215328A1 (en) 2011-09-08

Similar Documents

Publication Publication Date Title
JP2011187506A (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5743064B2 (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5708910B2 (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5668917B2 (ja) 薄膜トランジスタおよびその製造方法
US9006734B2 (en) Thin film transistor, method of manufacturing the same, and display unit
JP6019329B2 (ja) 表示装置および電子機器
TWI479662B (zh) 薄膜電晶體及顯示裝置
JP4752925B2 (ja) 薄膜トランジスタおよび表示装置
JP6111398B2 (ja) 表示装置および電子機器
JP5766481B2 (ja) 表示装置および電子機器
JP2010205987A (ja) 薄膜トランジスタおよびその製造方法並びに表示装置
JP6111458B2 (ja) 半導体装置、表示装置および電子機器
JP2010182819A (ja) 薄膜トランジスタおよび表示装置
JP2012160679A (ja) 薄膜トランジスタ、表示装置および電子機器
US8816352B2 (en) Display device and electronic device
JP2014229814A (ja) 薄膜トランジスタ、表示装置および電子機器
JP2013211410A (ja) 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
JP6019331B2 (ja) トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
JP2012204548A (ja) 表示装置およびその製造方法
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
JP2018110184A (ja) 半導体装置およびその製造方法
JP2015015440A (ja) 半導体装置およびその製造方法、並びに表示装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141107

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141117

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141212

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150525