CN102194887A - 薄膜晶体管、薄膜晶体管的制造方法以及显示装置 - Google Patents

薄膜晶体管、薄膜晶体管的制造方法以及显示装置 Download PDF

Info

Publication number
CN102194887A
CN102194887A CN2011100475952A CN201110047595A CN102194887A CN 102194887 A CN102194887 A CN 102194887A CN 2011100475952 A CN2011100475952 A CN 2011100475952A CN 201110047595 A CN201110047595 A CN 201110047595A CN 102194887 A CN102194887 A CN 102194887A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
thin
amorphous
crystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100475952A
Other languages
English (en)
Inventor
诸沢成浩
藤森隆成
荒井俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102194887A publication Critical patent/CN102194887A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供了薄膜晶体管、薄膜晶体管的制造方法以及显示装置，其中，薄膜晶体管具有一致且良好的电特性，并且具有允许减少制造步骤数的简单构造。薄膜晶体管包括：栅电极；氧化物半导体膜，具有非晶膜和结晶膜的多层结构；以及源电极和漏电极，被设置为接触结晶膜。

Description

薄膜晶体管、薄膜晶体管的制造方法以及显示装置
技术领域
本发明涉及使用氧化物半导体的薄膜晶体管(TFT)、制造薄膜晶体管的方法和具有薄膜晶体管的显示装置。
背景技术
诸如氧化锌(ZnO)或铟镓氧化锌(IGZO)的氧化物半导体对于半导体器件的活性层具有优良的特性，并且近年来逐渐被开发用于TFT、发光器件和透明导电膜。
例如，与已被用于液晶显示装置的用非晶硅(a-Si:H)作为沟道的以前的TFT相比，使用氧化物半导体的TFT具有较大的电子迁移率，由此具有优良的电特性。另外，可预期的优点是，即使沟道在接近室温的低温下沉积，使用该氧化物半导体的TFT也具有高迁移率。
例如，已知使用非晶氧化物半导体膜(诸如IGZO膜)作为沟道的TFT具有一致的电特性(例如，参见日本未审查专利申请公开No.2009-99847，第0047段)。
发明内容
然而，非晶氧化物半导体膜对于化学物质具有较低的耐受性，因此，很难将湿蚀刻用于蚀刻形成在氧化物半导体膜上的膜。
例如，a-Si TFT通常使用一种称作沟道蚀刻型的结构，其中，源电极和漏电极直接布置在要成为沟道的非掺杂a-Si膜和磷掺杂Si膜上，而无需形成蚀刻阻挡膜。在制造这种沟道蚀刻型TFT的过程中，例如，由于可以使源电极和漏电极相对磷掺杂a-Si的蚀刻选择性足够高，因此在湿蚀刻中可以仅选择性地蚀刻源电极和漏电极。随后蚀刻磷掺杂和非掺杂a-Si膜，从而可以形成沟道蚀刻型TFT。因此，对于a-Si TFT，可以使用沟道蚀刻型，这消除了对蚀刻阻挡层的需要，并因此实现了简单的构造，从而使得制造步骤数减少。
当这种沟道蚀刻型结构为使用氧化物半导体的TFT所使用时，尽管在电极的蚀刻步骤期间还蚀刻源电极和漏电极下方的氧化物半导体膜，但需要保留将成为沟道的氧化物半导体膜部分。因此，氧化物半导体膜的厚度需要相对较大，为大约200nm。
但是，已经发现，当氧化物半导体膜的厚度增加到一定厚度或更大的厚度时，TFT的电特性恶化，此外，氧化物半导体膜的沉积时间也增加。因此，实际上，与非晶硅TFT不同，沟道蚀刻型已经很难用于使用氧化物半导体的TFT。
诸如氧化锌(ZnO)、IZO(铟锌氧化物)或IGO(铟镓氧化物)的氧化物半导体(其在相对低的温度处理中容易结晶)可以用于沟道。然而，由于晶粒边界引起的缺陷，使用结晶的氧化物半导体膜作为沟道的TFT已经很难具有一致的电特性。
期望提供具有一致且良好的电特性并且具有能够减少制造步骤数的简单构造的薄膜晶体管、制造该薄膜晶体管的方法以及具有该薄膜晶体管的显示装置。
根据本发明实施方式的薄膜晶体管包括栅电极、具有非晶膜和结晶膜的多层结构的氧化物半导体膜、以及被设置为接触结晶膜的源电极和漏电极。
在根据本发明实施方式的薄膜晶体管中，由于氧化物半导体膜具有非晶膜和结晶膜的多层结构，因此通过非晶膜来保证高度统一的电特性。此外，由于源电极和漏电极被设置为接触结晶膜，因此当在制造工艺中蚀刻包括源电极和漏电极或者蚀刻阻挡层的上层时，抑制了氧化物半导体膜的蚀刻。相应地，可以不需要增加氧化物半导体膜的厚度，从而产生了良好的电特性。
根据本发明实施方式的制造薄膜晶体管的第一方法包括以下步骤(A)至(E)；
(A)在基板上形成栅电极；
(B)在栅电极上形成栅极绝缘膜；
(C)在栅极绝缘膜上依次形成包括氧化物半导体的非晶膜和包括氧化物半导体的结晶膜的多层膜；
(D)通过蚀刻使多层膜成形，以形成具有非晶膜和结晶膜的多层结构的氧化物半导体膜；以及
(E)在结晶膜上形成金属膜，并且蚀刻该金属膜以形成源电极和漏电极。
根据本发明实施方式的制造薄膜晶体管的第二方法包括以下步骤(A)至(F)；
(A)在基板上形成栅电极；
(B)在栅电极上形成栅极绝缘膜；
(C)在栅极绝缘膜上依次形成非晶膜(包括氧化物半导体)和低熔点非晶膜的多层膜，所述低熔点非晶膜包括熔点低于非晶膜的氧化物半导体的熔点的氧化物半导体；
(D)通过蚀刻使所述多层膜成形；
(E)对要形成为结晶膜的低熔点非晶膜进行退火，以形成具有非晶膜和结晶膜的多层结构的氧化物半导体膜；以及
(F)在结晶膜上形成金属膜，并且蚀刻该金属膜以形成源电极和漏电极。
根据本发明实施方式的显示装置包括薄膜晶体管和像素，并且每个薄膜晶体管均由根据本发明实施方式的薄膜晶体管构成。
在根据本发明实施方式的显示装置中，每个像素均由根据本发明实施方式的薄膜晶体管来驱动，以用于图像显示。
根据本发明实施方式的薄膜晶体管，由于氧化物半导体膜具有非晶膜和结晶膜的多层结构，因此可以实现一致的电特性。此外，由于源电极和漏电极被设置为接触所述结晶膜，所以当在制造工艺中蚀刻上层时，抑制了氧化物半导体膜的蚀刻，从而不需要增加氧化物半导体膜的厚度，因此可以获得良好的电特性。相应地，当将薄膜晶体管用于构造显示装置时，可以获得一致且良好的显示器。
根据制造本发明实施方式的薄膜晶体管的第一方法，形成具有非晶膜和结晶膜的多层结构的氧化物半导体膜，然后，在结晶膜上形成金属膜，并且蚀刻该金属膜以形成源电极和漏电极，因此，当使用沟道蚀刻型时，可以使源电极和漏电极相对氧化物半导体膜的湿蚀刻选择性很高。因此，可以使用简单的沟道蚀刻型构造，从而使得制造步骤数减少。
根据制造本发明实施方式的薄膜晶体管的第二方法，由于形成了非晶膜(包括氧化物半导体)和低熔点非晶膜(包括熔点低于非晶膜的氧化物半导体的熔点的氧化物半导体)的多层膜，并且然后通过蚀刻使多层膜成形，因此通过价格低廉的湿蚀刻，可以将多层膜容易地处理成预定的形状。此外，对低熔点非晶膜进行退火以形成结晶膜，以形成具有非晶膜和结晶膜的多层结构的氧化物半导体膜，然后，在结晶膜上形成金属膜，并且蚀刻该金属膜以形成源电极和漏电极。因此，当使用沟道蚀刻型时，可以使源电极和漏电极相对氧化物半导体膜的湿蚀刻选择性很高。因此，可以使用简单的沟道蚀刻型构造，从而使得制造步骤数减少。
本发明的其他和进一步的目的、特征和优点将从下面的描述中更加充分地显现。
附图说明
图1是示出了根据本发明第一实施方式的薄膜晶体管的结构的截面图。
图2A至图2C是以步骤顺序示出了制造图1所示的薄膜晶体管的方法的截面图。
图3A和图3B是示出了在图2C之后的步骤的截面图。
图4A至图4D是以步骤顺序示出了根据本发明第二实施方式来制造薄膜晶体管的方法的截面图。
图5A至图5C是示出了在图4D之后的步骤的截面图。
图6是示出了根据本发明第三实施方式的薄膜晶体管的构造的截面图。
图7A至图7D是以步骤顺序示出了制造图6中示出的薄膜晶体管的方法的截面图。
图8是示出了根据本发明第四实施方式的薄膜晶体管的结构的截面图。
图9A至图9C是以步骤顺序示出了制造图7中所示的薄膜晶体管的方法的截面图。
图10A至图10D是示出了在图9C之后的步骤的截面图。
图11是示出了根据应用例1的显示装置的电路构造的示图。
图12是示出了图11中所示的像素驱动电路的实例的等效电路图。
图13是示出了应用例2的外观的透视图。
图14A和图14B为透视图，其中，图14A示出了从表面侧观看的应用例3的外观，图14B示出了从背面侧观看的应用例3的外观。
图15是示出了应用例4的外观的透视图。
图16是示出了应用例5的外观的透视图。
图17A至图17G为应用例6的示图，其中，图17A为应用例6在打开状态的正视图，图17B为其侧视图，图17C为其在关闭状态的正视图，图17D为其左视图，图17E为其右视图，图17F为其俯视图，并且图17G为其仰视图。
具体实施方式
下文中，将参考附图详细地描述本发明的优选实施方式。将按以下顺序进行描述。
1.第一实施方式(底栅薄膜晶体管；沟道蚀刻型；制造方法的实例，其中，形成非晶膜和结晶膜的多层膜，并且通过蚀刻来处理多层膜)
2.第二实施方式(底栅薄膜晶体管；沟道蚀刻型；制造方法的实例，其中，形成非晶膜和低熔点非晶膜的多层膜，并且通过蚀刻来处理多层膜，然后，对低熔点非晶膜进行退火以形成结晶膜)
3.第三实施方式(底栅薄膜晶体管；蚀刻阻挡型)
4.第四实施方式(顶栅薄膜晶体管)
5.应用例
第一实施方式
图1是示出了根据本发明第一实施方式的薄膜晶体管1的截面结构。薄膜晶体管1被用作液晶显示器或有机EL(电致发光)显示器的驱动元件，并且其例如具有底栅(逆交错)构造，其中，在基板11上顺序地堆叠有栅电极20、栅极绝缘膜30、氧化物半导体膜40、源电极50S和漏电极50D以及保护膜60。氧化物半导体膜40具有面向栅电极20的沟道区域40A，并且在沟道区域40A上设置有源电极50S和漏电极50D的相应端。换而言之，薄膜晶体管1为沟道蚀刻型晶体管。
基板11由玻璃基板、塑料膜等构成。塑料膜的材料例如包括PET(聚对苯二甲酸乙二醇酯)和PEN(聚萘二甲酸)。由于通过稍后描述的溅射方法使氧化物半导体膜40沉积，而无需加热基板11，因此可以使用价格低廉的塑料膜。
栅电极20将栅电压施加至薄膜晶体管1，以通过栅电压控制氧化物半导体膜40中的电子密度。设置在基板11上的选择区域中的栅电极20例如具有10nm至500nm的厚度，并且其由包括一种或多种选自铂(Pt)、钛(Ti)、钌(Ru)、钼(Mo)、铜(Cu)、钨(W)和镍(Ni)的纯金属或金属合金构成。
栅极绝缘膜30例如具有50nm至1μm的厚度，并且其由硅氧化物膜、硅氮化物膜、氮氧化硅膜或氧化铝膜的单层膜构成，或者由这些膜的多层膜构成。
氧化物半导体膜40例如设置为包括栅电极20及其邻近区域的岛状，并且被布置为具有在源电极50S和漏电极50D之间的沟道区域40A。氧化物半导体膜40由主要包含锌氧化物的透明氧化物半导体构成，锌氧化物例如为IGZO(铟镓锌氧化物)、氧化锌、IZO、IGO、AZO(掺铝氧化锌)或GZO(掺镓氧化锌)。这里，氧化物半导体指的是包含诸如铟、镓、锌或锡以及氧等元素的化合物。
氧化物半导体膜40具有非晶膜41和结晶膜42的多层结构。源电极50S和漏电极50D被设置为接触结晶膜42。具体地，氧化物半导体40具有从栅电极20侧顺序地堆叠非晶膜41和结晶膜42的多层结构。因此，薄膜晶体管1可以具有一致且良好的电特性。
用作薄膜晶体管1的沟道的非晶膜41设置在氧化物半导体膜40的栅电极20侧上。例如具有大约10nm至50nm厚度的非晶膜41由诸如IGZO的非晶氧化物半导体构成。
在制造工艺中确保对上层的蚀刻选择性的结晶膜42设置在靠近氧化物半导体膜40的源电极50S和漏电极50D的一侧。具有例如大约10nm至50nm厚度的结晶膜42由诸如氧化锌、IZO或IGO的结晶氧化物半导体构成。
根据在制造工艺中的退火期间的供氧效率，氧化物半导体膜40的厚度(非晶膜41和结晶膜42的总厚度)例如理想地为大约20nm至100nm。
源电极50S和漏电极50D例如由包括钼、铝、铜或钛的金属膜、包括ITO(铟锡氧化物)或钛氧化物的含氧金属膜、或者这些膜的多层膜构成。具体地，源电极50S或漏电极50D例如具有一种结构，其中，顺次地堆叠具有50nm厚度的钼层、具有500nm厚度的铝层和具有50nm厚度的钼层。
源电极50S和漏电极50D优选地由包括ITO、钛氧化物等的含氧金属膜构成。当氧化物半导体膜40接触对氧具有较强亲和性的金属时，氧可能从膜40中分离，从而导致在膜中形成晶格缺陷。因此，源电极50S和漏电极50D由含氧金属膜构成，这可以防止氧从氧化物半导体膜40中分离，从而使得薄膜晶体管1的电特性稳定。
保护膜60例如由氧化铝膜、二氧化硅膜或氮化硅膜的单层膜、或这些膜的多层膜构成。特别地，氧化铝膜是优选的。氧化铝膜可以用作具有高阻挡(barrier)性能的保护膜60，因此该膜可以抑制由于吸收水而导致的氧化物半导体膜40的电特性改变，从而使得氧化物半导体膜40的电特性稳定。另外，可以在不降低薄膜晶体管1的特性的情况下，使包括氧化铝膜的保护膜60沉积。此外，使用具有高密度的氧化铝膜，使得可以进一步改善保护膜60的阻挡性能，从而抑制引起氧化物半导体膜40的电特性恶化的氢或水的不利影响。
例如，可以以如下方式来制造薄膜晶体管1。
图2A至图2C以步骤顺序示出了制造薄膜晶体管1的方法。首先，通过例如溅射方法或蒸发方法，在基板11的整个表面上形成作为栅电极20的材料的金属膜。接下来，如图2A所示，通过例如光刻和蚀刻处理而将形成在基板11上的金属膜图案化，以形成栅电极20。
然后，如图2A所示，通过例如等离子CVD(化学气相沉积)方法或溅射方法在基板11和栅电极20的整个表面上形成例如包括氮化硅膜和二氧化硅膜的多层膜的栅极绝缘膜30。
具体地，使用诸如甲烷、氨气和氮气的气体作为源气体而通过等离子CVD方法来形成氮化硅膜，并且使用包含甲烷和一氧化二氮的气体作为源气体通过等离子CVD方法来形成二氧化硅膜。
在形成栅极绝缘膜30之后，如图2B所示，通过例如溅射方法来形成其厚度和材料如前所述的非晶膜41。具体地，例如，利用以IGZO陶瓷为靶的DC溅射方法，使用氩气和氧气的混合气体通过等离子放电而在栅极绝缘膜30上形成由IGZO制成的非晶膜41。在等离子放电之前，将真空腔(未示出)抽空至1×10-4Pa以下的内部真空度，然后引入氩气和氧气的混合气体。
通过改变氧化物形成期间氩气和氧气之间的流量比，则可以控制要成为沟道的非晶膜41中的载流子浓度。
在形成非晶膜41之后，如图2B所示，通过例如溅射方法来形成其厚度和材料如之前所述的结晶膜42。具体地，例如，通过以IZO陶瓷作为靶的DC溅射方法，形成由IZO组成的结晶膜42。以这种方式，形成了非晶膜41和结晶膜42的多层膜43。
在形成多层膜43之后，如图2C所示，通过例如光刻和蚀刻而将多层膜43形成预定的形状，例如，包括栅电极20及其邻近区域的岛状。由此，形成了具有非晶膜41和结晶膜42的多层结构的氧化物半导体膜40。
在形成氧化物半导体膜40之后，如图3A所示，通过例如溅射方法在氧化物半导体膜40的结晶层42上顺次地形成厚度为50nm的钼层、厚度为500nm的铝层和厚度为50nm的钼层，由此形成具有三层多层结构的金属膜50A。
接下来，使用包含磷酸、硝酸和醋酸的混合溶液通过湿蚀刻方法将具有多层结构的金属膜50A图案化，由此如图3B所示形成源电极50S和漏电极50D。由于源电极50S和漏电极50D(金属膜50A)被设置在结晶膜42上，因此，源电极50S和漏电极50D(金属膜50A)相对氧化物半导体膜40的湿蚀刻选择性很高。因此，可以在抑制氧化物半导体膜40的蚀刻的同时，择性地蚀刻源电极50S和漏电极50D。
在形成源电极50S和漏电极50D之后，通过例如等离子CVD方法或溅射方法来形成由上述材料制成的保护膜60。这完成了图1中所示的薄膜晶体管1的制造。
在薄膜晶体管1中，当通过未示出的配线层将等于或高于预定阈值电压的电压(栅电压)施加至栅电极20时，在氧化物半导体膜40的沟道区域40A中产生了电流(漏电流)。由于氧化物半导体膜40具有非晶膜41和结晶膜42的多层结构，因此通过非晶膜41确保了高度一致的电特性。此外，由于源电极50S和漏电极50D被设置为接触结晶膜42，因此当在制造工艺中蚀刻源电极50S和漏电极50D时，抑制了氧化物半导体膜40的蚀刻。因此，不需要增加氧化物半导体膜40的厚度，从而得到了良好的电特性。
这样，在实施方式的薄膜晶体管1中，由于氧化物半导体膜40具有非晶膜41和结晶膜42的多层结构，因此可以通过非晶膜41来获得高度一致的电特性。此外，由于源电极50S和漏电极50D被设置为接触结晶膜42，因此当在制造工艺中蚀刻源电极50S和漏电极50D时，可以抑制氧化物半导体膜40的蚀刻。因此，不需要增加氧化物半导体膜40的厚度，从而得到了良好的电特性。
在制造本发明实施方式的薄膜晶体管1的方法中，形成了具有非晶膜41和结晶膜42的多层结构的氧化物半导体膜40，然后，在结晶膜42上形成金属膜50A，并且蚀刻金属膜50A，以形成源电极50S和漏电极50D。因此，当使用沟道蚀刻型晶体管时，可以使源电极50S和漏电极50D相对氧化物半导体膜40的蚀刻选择性高。因此，薄膜晶体管可以使用简单的沟道蚀刻型构造，从而使得制造步骤数减少。此外，由于不需要增加氧化物半导体膜40的厚度，因此可以减少沉积时间和成本。
第二实施方式
图4A至图4D和图5A至图5C以步骤顺序示出了制造本发明第二实施方式的薄膜晶体管1的方法。该方法与第一实施方式的方法的不同在于，形成了非晶膜和低熔点非晶膜的多层膜，通过蚀刻处理多层膜，然后，对低熔点非晶膜进行退火以形成结晶膜。因此，参考图2A至图2C以及图3A和图3B来描述与第一实施方式相同的步骤。
首先，如图4A所示，以与第一实施方式中相同的方式在基板11上顺次形成栅电极20和栅极绝缘膜30。
接下来，如图4B所示，通过例如溅射方法来形成其厚度和材料如之前所述的非晶膜41。具体地，例如通过以IGZO陶瓷作为靶的DC溅射方法，使用氩气和氧气的混合气体通过等离子放电在栅极绝缘膜30上形成由IGZO制成的非晶膜41。在等离子体放电之前，将真空腔(未示出)抽空至1×10-4Pa以下的内部真空度，然后引入氩气和氧气的混合气体。
通过改变氧化物形成期间的氩气和氧气之间的流量比，可以控制将成为沟道的非晶膜41中的载流子浓度。
在形成非晶膜41之后，如图4B所示，通过例如溅射方法形成低熔点非晶膜42A，其包括熔点低于非晶膜41的氧化物半导体的熔点的氧化物半导体。具体地，例如，通过以IZO陶瓷作为靶的DC溅射方法来形成由IZO制成的低熔点非晶膜42A，并且将溅射条件控制为使得形成由非晶IZO构成的低熔点非晶膜42A。以这种方式，形成了非晶膜41和低熔点非晶膜42A的多层膜43A。
在形成多层膜43A之后，如图4C所示，通过例如光刻和蚀刻将多层膜43A形成为预定的形状，例如，包括栅电极20及其邻近区域的岛状。由于非晶膜41和低熔点非晶膜42A均为非晶膜，因此可以使用包含磷酸、硝酸和醋酸的混合溶液来执行湿蚀刻，从而降低了成本。
在形成多层膜43A之后，如图4D所示，在例如大约200℃至400℃下对低熔点非晶膜42A进行退火处理A，从而形成结晶膜42。因此，形成了具有非晶膜41和结晶膜42的多层结构的氧化物半导体膜40。
在形成氧化物半导体膜40之后，如图5A所示，通过例如溅射方法在氧化物半导体膜40的结晶层42上顺次地形成厚度为50nm的钼层、厚度为500nm的铝层和厚度为50nm的钼层，从而形成了具有三层多层结构的金属膜50A。
接下来，使用包含磷酸、硝酸和醋酸的混合溶液通过湿蚀刻方法将具有多层结构的金属膜50A图案化，从而如图5B所示而形成了源电极50S和漏电极50D。由于源电极50S和漏电极50D(金属膜50A)被设置在结晶膜42上，所以源电极50S和漏电极50D(金属膜50A)相对氧化物半导体膜40的湿蚀刻选择性很高。因此，可以在抑制氧化物半导体膜40的蚀刻的同时选择性地蚀刻源电极50S和漏电极50D。
在形成源电极50S和漏电极50D之后，如图5C所示，通过例如等离子体CVD方法或溅射方法来形成由上述材料制成的保护膜60。这完成了图1所示的薄膜晶体管1的制造。
以这种方式，在制造该实施方式的薄膜晶体管1的方法中，形成了具有非晶膜41和低熔点非晶膜42A的多层膜43A，其中，非晶膜41包括氧化物半导体，低熔点非晶膜42A包括熔点低于非晶膜41的氧化物半导体的熔点的氧化物半导体，然后，通过蚀刻使多层膜43A成形。因此，通过价格低廉的湿蚀刻将多层膜43A容易地处理成预定的形状。此外，对低熔点非晶膜42A进行退火以使其形成为结晶膜42，从而形成具有非晶膜41和结晶膜42的多层结构的氧化物半导体膜40，然后在结晶膜42上形成金属膜50A，并且蚀刻金属膜50A以形成源电极50S和漏电极50D。因此，当使用沟道蚀刻型晶体管时，可以使源电极50S和漏电极50D相对氧化物半导体膜40的蚀刻选择性高。因此，薄膜晶体管可以使用简单的沟道蚀刻型构造，从而使得制造步骤数减少。
第三实施方式
图6示出了根据本发明第三实施方式的薄膜晶体管1A的截面构造。薄膜晶体管1A具有与第一实施方式相同的构造，只是晶体管为蚀刻阻挡型TFT，其中，蚀刻阻挡层70设置在沟道区域40A上，并且源电极50S和漏电极50D的相应端部设置在蚀刻阻挡层70上。因此，通过相同的参考标号或标记来描述相应的组件。
用作沟道保护膜的蚀刻阻挡层70例如具有50nm至500nm的厚度，具体地约为200nm的厚度，并且其由二氧化硅膜、氮化硅膜或氧化铝膜的单层膜、或这些膜的多层膜构成。
例如可以以如下方式来制造薄膜晶体管1A。参考图2A至图2C以及图3A和图3B来描述与第一实施方式相同的步骤。
首先，以与第一实施方式相同的方式，根据图2A中示出的步骤而在基板11上形成栅电极20和栅极绝缘膜30。
接着，以与第一实施方式相同的方式，而根据图2B中示出的步骤，而在栅极绝缘膜30上形成非晶膜41和结晶膜42的多层膜43。
接着，以与第一实施方式相同的方式，根据图2C示出的步骤，将多层膜43形成预定的形状，例如包括栅电极20及其邻近区域的岛状。因此，形成了具有非晶膜41和结晶膜42的多层结构的氧化物半导体膜40。
然后，如图7A所示，在氧化物半导体膜40的结晶膜42上形成具有例如约200nm厚度的包括二氧化硅膜、氮化硅膜或氧化铝膜的单层膜或这些膜的多层膜的绝缘膜70A。
在形成绝缘膜70A之后，如图7B所示，通过例如光刻和蚀刻将绝缘膜70A形成为预定的形状，从而形成蚀刻阻挡层70。由于蚀刻阻挡层70(绝缘膜70A)被设置在结晶膜42上，所以蚀刻阻挡层70(绝缘膜70A)相对氧化物半导体膜40的湿蚀刻选择性很高。因此，可以在抑制氧化物半导体膜40的蚀刻的同时选择性地蚀刻蚀刻阻挡层70，从而可以在沟道区域40A上阻挡蚀刻阻挡层70的蚀刻。即使使用几乎不能通过干蚀刻来处理的诸如氧化铝膜的膜作为蚀刻阻挡层70，也可以通过湿蚀刻来容易地处理该膜。
在形成蚀刻阻挡层70之后，如图7C所示，通过例如溅射方法，在氧化物半导体膜40的结晶层42上顺次地形成厚度为50nm的钼层、厚度为500nm的铝层和厚度为50nm的钼层，由此形成具有三层的多层结构的金属膜50A。
接着，使用包含磷酸、硝酸和醋酸的混合溶液通过湿蚀刻方法将具有多层结构的金属膜50A图案化，从而如图7D所示而形成了源电极50S和漏电极50D。
在形成源电极50S和漏电极50D之后，通过例如等离子体CVD方法或溅射方法形成由上述材料制成的保护膜60。这完成了图6中所示的薄膜晶体管1A的制造。
薄膜晶体管1A的操作和效果与第一实施方式中相同。
尽管描述了以与第一实施方式相同的方式形成非晶膜41和结晶膜42的多层膜43、并且在形成氧化物半导体膜40的步骤中通过蚀刻来处理多层膜43的第三实施方式，但也允许以与第二实施方式相同的方式来形成非晶膜41和低熔点非晶膜42A的多层膜43A，并且通过蚀刻来处理多层膜43A，然后，对低熔点非晶膜42A进行退火以形成结晶膜42。
第四实施方式
图8示出了根据本发明第四实施方式的薄膜晶体管1B的截面构造。薄膜晶体管1B为在基板11上顺次地堆叠氧化物半导体膜40、栅极绝缘膜30、栅电极20、层间绝缘膜80以及源电极50S和漏电极50D的顶栅TFT(交错结构)。除了上述结构之外，薄膜晶体管1B具有与第一实施方式相同的构造。因此，通过相同的参考标号或符号来描述相应的组件。
以与第一实施方式相同的方式来构造栅电极20、栅极绝缘膜30、源电极50S和漏电极50D。
氧化物半导体膜40从基板11侧依次具有非晶膜41和结晶膜42。换言之，在该实施方式中，结晶膜42设置在氧化物半导体40相对于栅电极20的相对侧上。然而，由于晶体管特性由非晶膜41来控制，因此，非晶膜41用于保证如第一实施方式中那样的一致电特性。非晶膜41和结晶膜42各自的厚度和材料均与第一实施方式相同。
氧化物半导体膜40具有面向栅电极20的沟道区域40A，并且具有沟道区域40A以外的低电阻区域40B。低电阻区域40B通过引入原子浓度大约1％的氢来减小电阻，使得即使在沟道区域40A以外的区域中也通过寄生电阻来减小薄膜晶体管1B的导通电流。源电极50S和漏电极50D被设置为接触在低电阻区域40B中的结晶膜42。
层间绝缘膜80具有这样的构造：从基板11侧顺序地堆叠具有大约300nm厚度的二氧化硅膜81和具有大约50nm厚度的氧化铝膜82。
例如，可以以如下方式来制造薄膜晶体管1B。
图9A至图9C以及图10A至图10D以步骤顺序示出了制造薄膜晶体管1B的方法。首先，如图9A所示，通过例如溅射方法而在基板11上形成其厚度和材料如之前所述的非晶膜41。具体地，例如，通过以IGZO陶瓷作为靶的DC溅射方法，使用氩气和氧气的混合气体通过等离子体放电在栅极绝缘膜30上形成由IGZO构成的非晶膜41。在等离子体放电之前，将真空腔(未示出)抽空到1×10-4Pa以下的内部真空度，然后引入氩气和氧气的混合气体。
通过改变氧化物形成期间的氩气和氧气之间的流量比，可以控制将成为沟道的非晶膜41中的载流子浓度。
接下来，如图9A所示，通过例如溅射方法来形成其厚度和材料如之前所述的结晶膜42。具体地，例如，通过以IZO陶瓷作为靶的DC溅射方法，形成由IZO构成的结晶膜42。以这种方式，形成了非晶膜41和结晶膜42的多层膜43。
接着，如图9B所示，通过例如光刻和蚀刻将多层膜43形成为预定的形状，例如包括栅电极20及其邻近区域的岛状。因此，形成了具有非晶膜41和结晶膜42的多层结构的氧化物半导体膜40。
然后，如图9B所示，如在第一实施方式中，通过例如等离子体CVD方法，在基板11和氧化物半导体膜40的整个表面上形成其厚度和材料如之前所述的栅极绝缘层30。
在形成栅极绝缘膜30之后，如图9B所示，如与第一实施方式相同的方式，在栅极绝缘膜30上以与氧化物半导体膜40重叠的位置中形成其厚度和材料如之前所述的栅电极20。
在形成栅电极20之后，如图9C所示，通过利用等离子体CVD方法等的包含氢气的等离子体处理、离子掺杂或离子注入，将例如约1％原子浓度中的氢引入氧化物半导体膜40的对应于栅电极20的区域以外的区域。因此，在氧化物半导体膜40中，面向栅电极20形成了沟道区域40A，并且在沟道区域40A以外的区域上形成引入有氢的低电阻区域40B。
在形成低电阻区域40B之后，如图10A所示，例如通过等离子体CVD方法或溅射方法，堆叠各自具有前述厚度的二氧化硅膜81和氧化铝膜82，从而形成层间绝缘膜80。
在形成层间绝缘膜80之后，如图10B所示，通过例如蚀刻而在层间绝缘膜80和栅极绝缘膜30中设置连接孔80A，使得氧化物半导体膜40的结晶层42暴露在连接孔80A中。由于层间绝缘膜80和栅极绝缘膜30设置在结晶层42上，因此与层间绝缘膜80和栅极绝缘膜30相比，结晶层42的蚀刻率足够低，从而层间绝缘膜80和栅极绝缘膜30相对氧化物半导体膜40的湿蚀刻选择性很高。因此，可以在抑制氧化物半导体膜40的蚀刻的同时选择性地蚀刻层间绝缘膜80和栅极绝缘膜30，从而可以容易地形成连接孔80A。此外，可以通过湿蚀刻来容易地处理氧化铝膜82(其几乎不能通过干蚀刻来处理)。
接下来，如图10C所示，通过例如溅射方法而在层间绝缘膜80和开口80A中的结晶层42上顺次地形成厚度为50nm的钼层、厚度为500nm的铝层和厚度为50nm的钼层，从而形成了具有三层多层结构的金属膜50A。
接着，使用包含磷酸、硝酸和醋酸的混合溶液通过湿蚀刻方法将具有多层结构的金属膜50A图案化，由此形成如图10D所示的源电极50S和漏电极50D。这完成了图8中示出的薄膜晶体管1B的制造。
薄膜晶体管1B的操作和效果与第一实施方式中的薄膜晶体管相同。
尽管描述了通过以与第一实施方式相同的方式形成非晶膜41和结晶膜42的多层膜43、并且在形成氧化物半导体膜40的步骤中通过蚀刻来处理多层膜43的第四实施方式，但也允许以与第二实施方式相同的方式形成非晶膜41和低熔点非晶膜42A的多层膜43A，并且通过蚀刻来处理多层膜43A，然后，对低熔点非晶膜42A进行退火以形成结晶膜42。
应用例1
图11示出了具有薄膜晶体管1作为驱动元件的显示装置的电路构造。例如，显示装置90例如为液晶显示器或有机EL显示器，其中，在驱动面板91上形成有以矩阵配置的多个像素10R、10G和10B以及用于驱动像素10R、10G和10B的各种驱动电路。像素10R、10G和10B分别为发射红(R)光、绿(G)光和蓝(B)光的液晶显示器元件或有机EL元件。显示区域110由三个像素10R、10G和10B作为一个像素的多个像素构成。包括例如信号线驱动电路120、扫描线驱动电路130(两者作为用于视频显示的驱动器)和像素驱动电路150的驱动电路均被设置在驱动面板91上，驱动面板91连接至用于密封像素10R、10G和10B以及驱动电路的密封面板(未示出)。
图12为像素驱动电路150的等效电路图。像素驱动电路150为具有晶体管Tr1和Tr2(每个均为薄膜晶体管1、1A或1B)的有源驱动电路。电容器Cs设置在晶体管Tr1和Tr2之间，并且像素10R(或像素10G或10B)在第一电源线(Vcc)和第二电源线(GND)之间串联连接至晶体管Tr1。在这种像素驱动电路150中，多个信号线120A在列方向上配置，多个扫描线130A在行方向上配置。每个信号线120A均连接至信号线驱动电路120，该信号线驱动电路经由信号线120A而将图像信号提供给晶体管Tr2的源电极。每个扫描线130A均连接至扫描线驱动电路130，该扫描线驱动电路经由扫描线130A而顺次地将扫描信号提供给晶体管Tr2的栅电极。这种显示装置90例如可以安装在如在以下应用例2至6的示例性电子单元中。
应用例2
图13示出了电视装置的外观。该电视装置例如具有包括前面板310和滤光玻璃320的图像显示屏300。
应用例3
图14A和图14B示出了数码相机的外观。该数码相机例如具有用于闪光的发光部410、显示器420、菜单开关430和快门按钮440。
应用例4
图15示出了笔记本个人计算机的外观。该笔记本个人计算机例如具有主体510、用于输入字母等的操作的键盘520以及用于显示图像的显示器530。
应用例5
图16示出了摄像机的外观。该视频摄像机例如具有主体610、设置在主体610的前侧面上的对象拍摄镜头620、用于拍摄的开始/停止开关630以及显示器640。
应用例6
图17A至图17G示出了移动电话的外观。例如，该移动电话通过铰链730将上部壳体710连接至下部壳体720而被组装，并且移动电话具有显示器740、子显示器750、图片灯760和照相机770。
尽管通过以上几个实施方式来描述了本发明，但本发明不限于这些实施方式，并且可以进行各种修改和变形。例如，实施方式中描述的各层的材料和厚度、或者层的沉积方法和沉积条件均不是限制性的，并且可以使用其他材料和厚度、或者其他沉积方法和沉积条件。
此外，本发明不仅可以应用于液晶显示器或有机EL显示器，还可以用于使用诸如电沉积或电致变色显示元件等的其他显示元件的显示装置。
本申请包含于2010年3月4日向日本专利局提交的日本在先专利申请JP 2010-048306所涉及的主题，其全部内部结合于此作为参考。
本领域技术人员应当理解的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和变形，只要它们在所附权利要求或其等价物的范围内。

Claims (9)

1.一种薄膜晶体管，包括：
栅电极；
氧化物半导体膜，具有非晶膜和结晶膜的多层结构；以及
源电极和漏电极，被设置为接触所述结晶膜。
2.根据权利要求1所述的薄膜晶体管，
其中，在基板上依次堆叠所述栅电极、栅极绝缘膜、所述氧化物半导体膜、以及所述源电极和所述漏电极，并且
所述氧化物半导体膜从所述栅电极侧依次具有所述非晶膜和所述结晶膜。
3.根据权利要求2所述的薄膜晶体管，
其中，所述氧化物半导体膜具有面向所述栅电极的沟道区域，并且
所述源电极的端部和所述漏电极的端部均设置在所述沟道区域上。
4.根据权利要求2所述的薄膜晶体管，
其中，所述氧化物半导体膜具有面向所述栅电极的沟道区域；
在所述沟道区域上设置有蚀刻阻挡层；以及
所述源电极的端部和所述漏电极的端部设置在所述蚀刻阻挡层上。
5.根据权利要求1所述的薄膜晶体管，
其中，在基板上依次堆叠有所述氧化物半导体膜、栅极绝缘膜、所述栅电极、层间绝缘膜、以及所述源电极和所述漏电极，并且
所述氧化物半导体膜从所述基板侧依次具有所述非晶膜和所述结晶膜。
6.根据权利要求5所述的薄膜晶体管，
其中，所述氧化物半导体膜具有面向所述栅电极的沟道区域，并且具有所述沟道区域以外的低电阻区域；以及
所述源电极和所述漏电极被设置为接触所述低电阻区域中的所述结晶膜。
7.一种制造薄膜晶体管的方法，包括以下步骤：
在基板上形成栅电极；
在所述栅电极上形成栅极绝缘膜；
在所述栅极绝缘膜上依次形成包括氧化物半导体的非晶膜和包括氧化物半导体的结晶膜的多层膜；
通过蚀刻使所述多层膜成形，以形成具有所述非晶膜和所述结晶膜的多层结构的氧化物半导体膜；以及
在所述结晶膜上形成金属膜，并且蚀刻所述金属膜以形成源电极和漏电极。
8.一种制造薄膜晶体管的方法，包括以下步骤：
在基板上形成栅电极；
在所述栅电极上形成栅极绝缘膜；
在所述栅极绝缘膜上依次形成包括氧化物半导体的非晶膜和低熔点非晶膜的多层膜，所述低熔点非晶膜包括熔点低于所述非晶膜的氧化物半导体；
通过蚀刻使所述多层膜成形；
对所述低熔点非晶膜进行退火以形成为结晶膜，从而形成具有所述非晶膜和所述结晶膜的多层结构的氧化物半导体膜；以及
在所述结晶膜上形成金属膜，并且蚀刻所述金属膜以形成源电极和漏电极。
9.一种显示装置，包括：
薄膜晶体管和像素；
其中，每个所述薄膜晶体管均包括：
栅电极；
氧化物半导体膜，具有非晶膜和结晶膜的多层结构；以及
源电极和漏电极，被设置为接触所述结晶膜。
CN2011100475952A 2010-03-04 2011-02-25 薄膜晶体管、薄膜晶体管的制造方法以及显示装置 Pending CN102194887A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-048306 2010-03-04
JP2010048306A JP2011187506A (ja) 2010-03-04 2010-03-04 薄膜トランジスタおよびその製造方法、並びに表示装置

Publications (1)

Publication Number Publication Date
CN102194887A true CN102194887A (zh) 2011-09-21

Family

ID=44530523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100475952A Pending CN102194887A (zh) 2010-03-04 2011-02-25 薄膜晶体管、薄膜晶体管的制造方法以及显示装置

Country Status (4)

Country Link
US (1) US20110215328A1 (zh)
JP (1) JP2011187506A (zh)
KR (1) KR20110100580A (zh)
CN (1) CN102194887A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151389A (zh) * 2013-03-11 2013-06-12 华映视讯（吴江）有限公司 薄膜晶体管及其制造方法
WO2013097519A1 (zh) * 2011-12-31 2013-07-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示器件
US9184245B2 (en) 2012-08-10 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US9240492B2 (en) 2012-08-10 2016-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
CN113169232A (zh) * 2018-12-07 2021-07-23 日新电机株式会社 薄膜晶体管及其制造方法
US11450691B2 (en) 2016-04-13 2022-09-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device

Families Citing this family (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
EP2544237B1 (en) 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102321565B1 (ko) 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR20170130641A (ko) 2009-10-21 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
KR102281043B1 (ko) * 2009-10-29 2021-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101669476B1 (ko) 2009-10-30 2016-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR102484475B1 (ko) 2009-11-06 2023-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102089200B1 (ko) 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102668028B (zh) 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011068017A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104716139B (zh) 2009-12-25 2018-03-30 株式会社半导体能源研究所 半导体装置
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101878224B1 (ko) 2010-01-24 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR101924318B1 (ko) 2010-02-12 2018-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
KR101878206B1 (ko) 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
KR20130062919A (ko) 2010-03-26 2013-06-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105304502B (zh) 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
KR101465192B1 (ko) 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101800844B1 (ko) 2010-04-23 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011155295A1 (en) 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
KR101801960B1 (ko) 2010-07-01 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5832181B2 (ja) 2010-08-06 2015-12-16 株式会社半導体エネルギー研究所 液晶表示装置
US9058047B2 (en) 2010-08-26 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
TWI556317B (zh) 2010-10-07 2016-11-01 半導體能源研究所股份有限公司 薄膜元件、半導體裝置以及它們的製造方法
US8936965B2 (en) 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
KR20210034703A (ko) 2011-01-28 2021-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
CN102789808B (zh) 2011-05-20 2018-03-06 株式会社半导体能源研究所 存储器装置和用于驱动存储器装置的方法
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6013685B2 (ja) * 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130087784A1 (en) 2011-10-05 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013083758A (ja) * 2011-10-07 2013-05-09 Sony Corp 表示装置およびその製造方法、並びに電子機器
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN104025301B (zh) 2011-10-14 2017-01-18 株式会社半导体能源研究所 半导体装置
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8796683B2 (en) * 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103489881B (zh) * 2011-12-31 2016-10-05 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制造方法和显示器件
US9054204B2 (en) 2012-01-20 2015-06-09 Sony Corporation Thin-film transistor, method of manufacturing the same, display unit, and electronic apparatus
KR20220088814A (ko) 2012-01-25 2022-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
TW201334191A (zh) * 2012-02-06 2013-08-16 Hon Hai Prec Ind Co Ltd 薄膜電晶體
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5917212B2 (ja) * 2012-03-16 2016-05-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20130111874A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
KR102330543B1 (ko) 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9219164B2 (en) 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
JP5838119B2 (ja) 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130126240A (ko) 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN104380473B (zh) * 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
US8785928B2 (en) 2012-05-31 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20140009023A (ko) * 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
KR102243843B1 (ko) 2012-08-03 2021-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 적층막 및 반도체 장치
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6211843B2 (ja) 2012-08-10 2017-10-11 株式会社半導体エネルギー研究所 半導体装置
KR20140031671A (ko) * 2012-09-05 2014-03-13 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
TWI746200B (zh) 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102916051B (zh) * 2012-10-11 2015-09-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102102589B1 (ko) 2012-10-17 2020-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그램 가능한 논리 장치
WO2014061535A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6283191B2 (ja) 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
KR102130184B1 (ko) 2012-10-24 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9153649B2 (en) 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
KR102207028B1 (ko) 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20230023050A (ko) 2012-12-28 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9293544B2 (en) 2013-02-26 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having buried channel structure
US9373711B2 (en) 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
US9276125B2 (en) 2013-03-01 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9290695B2 (en) 2013-04-19 2016-03-22 Joled Inc Method for manufacturing a thin-film semiconductor device using an etching solution for an aluminum oxide film
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014181785A1 (en) 2013-05-09 2014-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6460592B2 (ja) 2013-07-31 2019-01-30 株式会社半導体エネルギー研究所 Ｄｃｄｃコンバータ、及び半導体装置
KR101498635B1 (ko) * 2013-08-08 2015-03-04 주식회사 레이언스 이미지센서 및 이의 제조방법
KR101515543B1 (ko) * 2013-08-12 2015-05-11 동의대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
JP6131781B2 (ja) * 2013-08-28 2017-05-24 三菱電機株式会社 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
KR102281300B1 (ko) 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
US9461126B2 (en) * 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
US9293592B2 (en) 2013-10-11 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI685116B (zh) * 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
JP2016001722A (ja) * 2014-04-08 2016-01-07 株式会社半導体エネルギー研究所 半導体装置及び該半導体装置を含む電子機器
KR102399893B1 (ko) 2014-07-15 2022-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
JP6659255B2 (ja) * 2014-09-02 2020-03-04 株式会社神戸製鋼所 薄膜トランジスタ
DE112016001033T5 (de) 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
CN105575893A (zh) * 2016-01-05 2016-05-11 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
GB2556313B (en) * 2016-02-10 2020-12-23 Flexenable Ltd Semiconductor patterning
CN115954389A (zh) 2016-03-04 2023-04-11 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN110226219B (zh) 2017-02-07 2023-12-08 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
KR102396806B1 (ko) 2017-08-31 2022-05-12 마이크론 테크놀로지, 인크 반도체 장치, 하이브리드 트랜지스터 및 관련 방법
KR102333036B1 (ko) * 2017-08-31 2021-12-02 마이크론 테크놀로지, 인크 금속 산화물 반도체 디바이스의 접촉을 위한 반도체 디바이스, 트랜지스터, 및 관련된 방법
JP2021002633A (ja) * 2019-06-25 2021-01-07 日新電機株式会社 酸化物半導体の加工法方法及び薄膜トランジスタの製造方法
JP7317282B2 (ja) * 2019-07-19 2023-07-31 日新電機株式会社 薄膜トランジスタの製造方法
US20230012239A1 (en) * 2021-07-12 2023-01-12 Taiwan Semiconductor Manufacturing Company Limited Transistors including crystalline raised active regions and methods for forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020090772A1 (en) * 2000-12-11 2002-07-11 Seiko Epson Corporation Method for manufacturing semiconductor lamination, method for manufacturing lamination, semiconductor device, and electronic equipment
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
CN101401213A (zh) * 2006-03-17 2009-04-01 佳能株式会社 使用氧化物膜用于沟道的场效应晶体管及其制造方法
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109341A (ja) * 1988-10-19 1990-04-23 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
US5473168A (en) * 1993-04-30 1995-12-05 Sharp Kabushiki Kaisha Thin film transistor
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP5259163B2 (ja) * 2007-12-03 2013-08-07 三菱電機株式会社 半透過型液晶表示装置、及びその製造方法
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020090772A1 (en) * 2000-12-11 2002-07-11 Seiko Epson Corporation Method for manufacturing semiconductor lamination, method for manufacturing lamination, semiconductor device, and electronic equipment
CN101401213A (zh) * 2006-03-17 2009-04-01 佳能株式会社 使用氧化物膜用于沟道的场效应晶体管及其制造方法
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013097519A1 (zh) * 2011-12-31 2013-07-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示器件
US9391097B2 (en) 2011-12-31 2016-07-12 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and method of manufacturing the same and display device
US9184245B2 (en) 2012-08-10 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US9240492B2 (en) 2012-08-10 2016-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US9437749B2 (en) 2012-08-10 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US10446668B2 (en) 2012-08-10 2019-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
CN103151389A (zh) * 2013-03-11 2013-06-12 华映视讯（吴江）有限公司 薄膜晶体管及其制造方法
CN103151389B (zh) * 2013-03-11 2016-02-24 华映视讯（吴江）有限公司 薄膜晶体管及其制造方法
US11450691B2 (en) 2016-04-13 2022-09-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN113169232A (zh) * 2018-12-07 2021-07-23 日新电机株式会社 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
JP2011187506A (ja) 2011-09-22
KR20110100580A (ko) 2011-09-14
US20110215328A1 (en) 2011-09-08

Similar Documents

Publication Publication Date Title
CN102194887A (zh) 薄膜晶体管、薄膜晶体管的制造方法以及显示装置
CN102208452B (zh) 薄膜晶体管及其制造方法、以及显示装置
TWI479662B (zh) 薄膜電晶體及顯示裝置
TWI442577B (zh) 薄膜電晶體及其製造方法
CN102214698B (zh) 薄膜晶体管、显示装置以及电子单元
US8389991B2 (en) Thin film transistor, display device, and electronic device
CN101794821B (zh) 薄膜晶体管和显示装置
CN101800248B (zh) 薄膜晶体管和显示器件
CN102148258B (zh) 薄膜晶体管、其制造方法、显示单元和电子装置
US20120211755A1 (en) Thin film transistor, manufacturing method of thin film transistor and display
TW201117356A (en) Semiconductor device and method for manufacturing the same
CN102157558A (zh) 薄膜晶体管及其制造方法、以及显示装置
JP2010182819A (ja) 薄膜トランジスタおよび表示装置
TW201240100A (en) Thin-film transistor, display apparatus and electronic apparatus
US8816352B2 (en) Display device and electronic device
JP2014229814A (ja) 薄膜トランジスタ、表示装置および電子機器
JP2015149467A (ja) 薄膜トランジスタ基板の製造方法
US8981368B2 (en) Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
CN104282682A (zh) 半导体装置及其制造方法、显示装置与电子设备
CN103035737A (zh) 显示装置、其制造方法和电子单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150717

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150717

Address after: Tokyo, Japan

Applicant after: The special display of the organic thunder of Japan of Co., Ltd.

Address before: Tokyo, Japan

Applicant before: Sony Corp

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110921