CN102214698B - 薄膜晶体管、显示装置以及电子单元 - Google Patents

薄膜晶体管、显示装置以及电子单元 Download PDF

Info

Publication number
CN102214698B
CN102214698B CN201110082455.9A CN201110082455A CN102214698B CN 102214698 B CN102214698 B CN 102214698B CN 201110082455 A CN201110082455 A CN 201110082455A CN 102214698 B CN102214698 B CN 102214698B
Authority
CN
China
Prior art keywords
film
thin
oxide semiconductor
semiconductor layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110082455.9A
Other languages
English (en)
Other versions
CN102214698A (zh
Inventor
福本绘理
寺井康浩
诸沢成浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of CN102214698A publication Critical patent/CN102214698A/zh
Application granted granted Critical
Publication of CN102214698B publication Critical patent/CN102214698B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

本发明提供了薄膜晶体管、显示装置以及电子单元，该薄膜晶体管使用用于沟道的氧化物半导体，其可以被控制为使得阈值电压为正并且可以改善可靠性。该薄膜晶体管包括：栅电极；一对源电极/漏电极；氧化物半导体层，形成沟道并设置在栅电极和一对源电极/漏电极之间；作为栅极绝缘膜的第一绝缘膜，设置在氧化物半导体层上靠近栅电极的一侧；以及第二绝缘膜，设置在氧化物半导体层上靠近一对源电极/漏电极的一侧，其中，第一绝缘膜和第二绝缘膜中的一个或两个包含膜密度为2.70g/cm3以上且小于2.79g/cm3的氧化铝。

Description

薄膜晶体管、显示装置以及电子单元
技术领域
本发明涉及使用用于沟道层的氧化物半导体的薄膜晶体管，以及使用该薄膜晶体管的显示装置和电子单元。
背景技术
近年来，为了将氧化物半导体应用于诸如薄膜晶体管(TFT)的电子器件、发光器件以及透明导电膜，已经积极地进行了对诸如氧化锌或氧化铟镓锌的氧化物半导体的研究和开发。众所周知，当使用这种氧化物半导体用于TFT的活性层(沟道)时，这种TFT与使用非晶硅的TFT(通常被用于液晶显示器等)相比较而具有较高的电子迁移率并因此具有良好的电特性。此外，该TFT即使在接近室温的低温下也被有利地预期具有高迁移率，因此该TFT正被积极地开发。作为使用氧化物半导体层的TFT，已经报告了一种具有底栅或顶栅结构的TFT(例如，参见WO2005-088726)。
已知的一种底栅TFT被构造为使得栅电极被设置在基板上，并且氧化物半导体的薄膜层经由栅极绝缘膜而形成在栅电极上(例如，参见日本未审查专利申请公开第2007-194594号)。这种结构与当前商用的结构(使用用于沟道的非晶硅的底栅TFT)相类似。因此，可以容易地将使用非晶硅的TFT的现有制造工艺用于制造使用氧化物半导体的TFT，并由此逐渐推进使用用于沟道的氧化物半导体的TFT的商业化。
然而，众所周知，由于氧化物半导体的耐热性不高，因此在TFT制造过程的热处理期间，可能会除去氧或锌，从而导致形成晶格缺陷。晶格缺陷引起电浅杂质能级(electrically shallow impurity level)，从而导致氧化物半导体层的电阻减小。因此，将氧化物半导体用于TFT的沟道会引起正常的导通操作(其中，没有施加流过栅电压的特定漏极电流)或耗尽型操作。因此，阈值电压随着缺陷能级的增大而减小，从而导致漏电流的增加。此外，众所周知，除了上述的由晶格缺陷引起的杂质能级外，通过混合诸如氢的特定元素而产生了相似的杂质能级(例如，参见Cetin Kilic et.al.“N-type Doping of Oxides by Hydrogen”，APPLIED PHYSICS LETTERS，81，1，2002，pp.73-75)。
因此，TFT的传输特性在制造过程等期间已经不利地发生改变，从而导致TFT的阈值电压在负(-，minus)方向上偏移。
例如，当使用氧化物半导体形成n型沟道时，沟道中的电子浓度增大，结果，TFT的阈值电压倾向于具有负值。对于使用氧化物半导体的TFT，由于难以形成p型沟道，因此仅需要使用n型TFT用于电路形成。在这种情况下，当阈值电压为负值时，电路配置不合意地变得复杂。
发明内容
作为克服这种困难的方法，为了使TFT的阈值电压偏移，在TFT的沟道和栅极绝缘膜之间的界面上、TFT的沟道的一部分中尝试杂质掺杂(例如，参见日本未审查专利申请公开(PCT申请的翻译)第2007-519256号)。
然而，沟道中的杂质掺杂可能使TFT特性劣化。此外，氧化物半导体的沟道通常包括通过溅射而沉积的多元素材料。当通过溅射而执行沟道中的杂质掺杂时，进行沟道中的元素比控制是非常困难的。
期望提供一种使用用于沟道的氧化物半导体的薄膜晶体管，其可以被控制为使得阈值电压为正并且可以改善可靠性，并提供使用这种薄膜晶体管的显示装置和电子单元。
根据本发明实施方式的薄膜晶体管包括：栅电极；一对源电极/漏电极；氧化物半导体层，形成沟道并设置在栅电极和一对源电极/漏电极之间；作为栅极绝缘膜的第一绝缘膜，设置在氧化物半导体层上靠近栅电极的一侧；以及第二绝缘膜，设置在氧化物半导体层上靠近一对源电极/漏电极的一侧，其中，第一绝缘膜和第二绝缘膜中的一个或两个包含膜密度为2.70g/cm3以上且小于2.79g/cm3的氧化铝。
根据本发明实施方式的显示装置包括显示元件和薄膜晶体管。
根据本发明实施方式的电子单元包括显示元件和薄膜晶体管。
在根据本发明实施方式的薄膜晶体管中，第一绝缘膜(栅极绝缘膜)被设置在氧化物半导体层上靠近栅电极的一侧，并且第二绝缘膜被设置在氧化物半导体层上靠近源电极/漏电极的一侧，第一绝缘膜和第二绝缘膜中的一个或两个包含膜密度为2.70g/cm3以上且小于2.79g/cm3的氧化铝。这种绝缘膜具有负固定电荷并由此被负充电。
根据本发明实施方式的薄膜晶体管，与氧化物半导体层相邻的绝缘膜由膜密度为2.70g/cm3以上且小于2.79g/cm3的氧化铝形成，因此，绝缘膜具有可以使晶体管的阈值电压在正方向上偏移的负固定电荷。因此，当使用用于沟道的氧化物半导体时，可以将阈值电压控制为正，并且可以改善可靠性。
本发明的其他和另外的目的、特征以及优点将从下面的描述中更加充分地显现。
附图说明
图1是示出了根据本发明第一实施方式的薄膜晶体管的截面结构的截面图。
图2是具有不同密度的三种氧化铝膜的CV特性图。
图3是示出了氧化铝的密度和Vfb之间的关系的特性图。
图4A至图4C以步骤顺序示出了制造图1中所示的薄膜晶体管的方法的示意图。
图5A至图5C是示出了在图4C之后的步骤的示意图。
图6是实施例和比较例的薄膜晶体管的传输特性图。
图7是示出了根据修改例1的薄膜晶体管的截面结构的截面图。
图8是示出了根据本发明第二实施方式的薄膜晶体管的截面结构的截面图。
图9是示出了根据修改例2的薄膜晶体管的截面结构的截面图。
图10是示出了具有TFT的显示装置的构造实例的框图。
图11是示出了图10中所示的像素的详细构造实例的电路图。
图12是示出了包括图10中所示的显示装置的模块的示意性构造的平面图。
图13是示出了图10中所示的显示装置的应用例1的外观的透视图。
图14A和图14B为透视图，其中，图14A示出了从表面侧观看的应用例2的外观，图14B示出了从背侧观看的应用例2的外观。
图15是示出了应用例3的外观的透视图。
图16是示出了应用例4的外观的透视图。
图17A至图17G为应用例5的示图，其中，图17A为应用例5在打开状态下的正视图，图17B为其侧视图，图17C为应用例5在闭合状态下的正视图，图17D为其左视图，图17E为其右视图，图17F为其俯视图，以及图17G为其仰视图。
具体实施方式
下文中，将参考附图来详细地描述本发明的优选实施方式。将以如下顺序来进行描述。
底栅TFT
1.第一实施方式(使用低密度氧化铝(Al2O3)形成沟道保护膜的实施例)
2.修改例1(具有三层结构的栅极绝缘膜的实施例，其中，栅极绝缘膜的第二层使用低密度Al2O3)
顶栅TFT
3.第二实施方式(使用低密度Al2O3形成基层膜(base-coat film)的实施例)
4.修改例2(使用低密度Al2O3形成栅极绝缘膜的实施例)
5.应用例(显示装置和电子单元的实例)
第一实施方式
薄膜晶体管1的构造
图1示出了根据本发明第一实施方式的薄膜晶体管1的截面结构。薄膜晶体管1为所谓的底栅(倒置交错结构)TFT，其将使用用于沟道的氧化物半导体(活性层)。薄膜晶体管1包括顺次地形成在包含玻璃等的基板11上的栅电极12、栅极绝缘膜13、氧化物半导体层14、沟道保护膜16以及源电极/漏电极15A和15B。保护膜17遍布基板11的整个表面而形成在源电极/漏电极15A和15B上。栅极绝缘膜13对应于本发明的“第一绝缘膜”的具体实例，并且沟道保护膜16对应于本发明的“第二绝缘膜”的具体实例。
栅电极12根据施加至薄膜晶体管1的栅电压来控制氧化物半导体层14中的载流子密度(这里，为电子密度)。栅电极12包括包含例如钼(Mo)、铝(Al)、和铝合金中的一个的单层膜或包含其中的两个以上的多层膜。铝合金例如包含铝钕合金。
栅极绝缘膜13为包括氧化硅膜、氮化硅膜、氮氧化硅膜以及氧化铝膜中的一个的单层膜或包含其中的两个的多层膜。这里，栅极绝缘膜13具有包括第一层13A和第二层13B的两层结构，并且第一层13A例如由氧化硅膜形成，第二层13B例如由氮化硅膜形成。栅极绝缘膜13的厚度例如为200nm至300nm。
氧化物半导体层14主要包含例如铟(In)、镓(Ga)、锌(Zn)、锡(Sn)、铝以及钛(Ti)的元素中的一种以上的氧化物。氧化物半导体层14响应于栅电压的施加而在源电极15A和漏电极15B之间形成沟道。氧化物半导体层14理想地具有一厚度，使得薄膜晶体管的导通电流不会减小为可以对沟道施加后文所述的负电荷的影响。具体地，该厚度理想地为5nm至100nm。
源电极/漏电极15A和15B包括例如包含钼、铝、铜(Cu)、钛、ITO(氧化铟锡)以及氧化钛中的一个的单层膜或例如包含其中的两个的多层膜。例如，对氧具有低亲和力的金属或金属化合物(诸如分别以50nm、500nm、50nm的厚度而顺次堆叠的包含钼、铝、钼的三层膜，或者诸如ITO或氧化钛的含氧金属化合物)理想地被用于电极。因此，可以稳定地保持氧化物半导体的电特性。另一方面，当源电极/漏电极15A和15B由对氧具有高亲和力的金属形成时，由于电极15A和15B与氧化物半导体相接触而形成，因此氧从氧化物半导体中被提取出，由此形成氧空位(oxygen vacancy)，从而导致电特性劣化。
沟道保护膜16形成在氧化物半导体层14上，以防止在形成源电极/漏电极15A和15B的期间损坏沟道。沟道保护膜16的厚度例如为10nm至300nm。在该实施方式中，沟道保护膜16(与氧化物半导体层14相接触)由低密度氧化铝形成。通常，氧化铝不仅被用于沟道保护膜16，而且还被用于薄膜晶体管的绝缘膜(诸如栅极绝缘膜)(日本未审查专利申请公开第2007-258223号)。这种绝缘膜需要具有高介电强度。对于氧化铝膜，在较密(较高密度)的膜中获得了较高的介电强度。因此，高密度氧化铝膜在过去已经被用于薄膜晶体管。相反，负固定电荷密度在较薄(较低的密度)的氧化铝膜中趋于增大。在该实施方式中，低密度氧化铝膜被用于使薄膜晶体管的阈值电压在正方向上偏移。氧化铝膜的特定密度优选地小于2.79g/cm3。鉴于对用于沉积氧化铝膜的设备的限制，该密度的下限为2.70g/cm3。更具体地，该密度为2.75g/cm3以上且小于2.79g/cm3。在下文描述了其原因。
图2示出了具有不同密度的三种氧化铝膜的CV特性。该CV特性是通过使用汞探测仪来测量氧化铝膜所获得的，这些膜在不同的沉积条件下沉积在p型硅片上。氧化铝膜的密度通过控制诸如温度的沉积条件来调整。在图2中，AlO-1表示在200℃以及11kW的DC功率下形成的高密度(2.82g/cm3)氧化铝膜，其通常被用作绝缘膜。AlO-2和AlO-3表示相比于AlO-1的低密度氧化铝膜，其中，AlO-2在80℃和11kW的DC功率下形成，AlO-3在80℃和18kW的DC功率下形成。作为比较例，根据氧化物半导体TFT的另一绝缘膜还示出了氧化硅膜的CV特性。该氧化硅膜是通过PECVD(等离子增强CVD)所形成的。
如图2所示，当将AlO-1、AlO-2和AlO-3的平带电压(Vfb)与氧化硅的Vfb相比较时，AlO-1的Vfb相对于氧化硅的Vfb而存在于负侧。另一方面，AlO-2的Vfb和AlO-3的Vfb相对于氧化硅的Vfb而存在于正侧。可以从Vfb的值来估计薄膜晶体管的阈值电压(Vth)是在正方向上偏移还是在负方向上偏移。因此，可以教导出，使用相比于AlO-1而具有低密度的AlO-2或AlO-3，从而使薄膜晶体管的Vth在正方向上偏移。此外，还可以教导出，薄膜晶体管的Vth相对于使用氧化硅的薄膜晶体管的Vth可以在正方向上偏移。
图3示出了在以上条件下所沉积的氧化铝膜AlO-1、AlO-2、和AlO-3中的每一个的密度与Vfb之间的关系。如图3所示，Vfb随着氧化铝膜的密度的减小而增大。因此，氧化铝膜被调整为具有低于2.82g/cm3的密度(对应于作为通常使用的氧化铝膜的AlO-1的密度)，从而使该膜的Vfb增大，即，薄膜晶体管的阈值电压在正方向上被偏移。此外，基于作为另一典型绝缘膜的氧化硅膜的Vfb为-4.6V的事实，将氧化铝膜的密度调整为小于2.79g/cm3，其对应于从AlO-1、AlO-2和AlO-3的相应Vfb获得的近似公式的线与氧化硅膜的Vfb的线的交叉点处的密度，因此，薄膜晶体管的阈值电压在正方向上进一步被偏移。
如上所述，为了实现增强模式薄膜晶体管(Vth＞0)，需要使氧化铝膜的密度小于2.79g/cm3。然而，这种低密度氧化铝膜的阻挡能力较低。因此，优选地在氧化铝膜的厚度方向上设置密度梯度，以这种方式使得低密度膜在近沟道侧沉积几十纳米，而另外的膜部分被沉积为具有高密度，以同时实现增强模式和阻挡能力。当没有设置密度梯度时，鉴于增强模式和阻挡能力之间的平衡，氧化铝膜的密度优选地在2.75g/cm3以上且小于2.79g/cm3的范围内。
低密度氧化铝膜不仅可以被用于沟道保护膜16，而且还可以被用于栅极绝缘膜13。然而，当驱动薄膜晶体管时，由于特定的电场被施加至栅极绝缘膜13，因此在栅极绝缘膜13和沟道(氧化物半导体层14)之间的界面可能发生电荷俘获，从而引起磁滞(hysteresis)。从该观点来看，低密度氧化铝膜优选地被用于沟道保护膜16。
保护膜17例如由氧化铝膜或氧化硅膜的单层膜或者由氧化铝膜和氧化硅膜的多层膜形成。本文中所使用的氧化铝膜为通常用于薄膜晶体管的高密度氧化铝膜。保护膜17的厚度例如为10nm至100nm，并且优选地为50nm以下。在氧化物半导体膜中，膜的电特性由于混合了氢或吸附了水，而被不合意地改变。然而，将高密度氧化铝膜用作保护膜17，使得可以通过膜的良好的气体阻挡能力来防止氢或水的副作用。另外，将氧化铝膜用作保护膜17，从而可以在不使氧化物半导体的电特性劣化的情况下来形成保护膜。
薄膜晶体管1的制造方法
图4和图5是用于示出制造薄膜晶体管1的方法的示图。例如，可以以下面的方式来制造薄膜晶体管1。
首先，如图4A所示，通过溅射或蒸发方法在基板11的整个表面上沉积金属薄膜，然后，通过例如光刻方法将该金属薄膜图案化，以形成栅电极12。
接下来，如图4B所示，通过例如等离子CVD方法顺次地沉积第二层13B和第一层13A，以覆盖基板11和栅电极12，从而形成栅极绝缘膜13。具体地，首先，使用包含硅烷(SiH4)、氨水(NH3)和氮的混合气体而通过等离子CVD方法来沉积包含氮化硅膜的第二层13B。然后，使用包含硅烷和一氧化二氮(N2O)的混合气体作为源气体而通过等离子CVD方法来沉积包含氧化硅膜的第一层13A。
接下来，如图4C所示，通过例如溅射方法来沉积氧化物半导体层14。具体地，当将氧化铟镓锌(IGZO)用作氧化物半导体时，将IGZO陶瓷作为靶来执行DC溅射。这里，优选的是，例如，使DC溅射设备的真空室抽空至例如1×10-4Pa以下，然后，将氩(Ar)和氧的混合气体引入该室中以用于等离子放电。可以通过调整混合气体中的氩和氧的流速来控制沟道中的载流子浓度。
可选地，当将氧化锌用作氧化物半导体时，在氩和氧的混合气体气氛下，可以将氧化锌陶瓷作为靶来执行RF溅射，或者将锌作为靶来执行DC溅射。然后，通过例如光刻方法而将氧化物半导体层14图案化为期望的形状。
然后，如图5A所示，使用Al作为靶通过例如DC溅射，而在氧化物半导体层14上沉积包含氧化铝(具有负固定电荷)的沟道保护膜16。这里，优选的是，例如，将DC溅射设备的真空室抽空至例如1×10-4Pa以下，然后，将氩(Ar)和氧的混合气体引入该室中用于等离子放电。随着形成沟道保护膜16的氧化铝膜的密度减小，膜的负固定电荷的密度增大，使得TFT的阈值电压可以在正方向上偏移得更多。可以在沉积期间通过增大DC功率或降低温度来减小氧化铝膜的密度。此外，由于固定电荷的数量根据膜的厚度而改变，因此可以根据期望的特性而通过改变厚度来控制阈值电压。
然后，如图5B所示，通过例如光刻方法而将沟道保护膜16图案化为期望的形状。
然后，如图5C所示，通过例如溅射方法而在氧化物半导体层14包括沟道保护膜16的区域上沉积包括顺次堆叠的例如钼、铝和钼的金属氧化膜。然后，使用包含磷酸、硝酸和醋酸的混合溶液而通过湿蚀刻方法将该金属薄膜图案化。由于沟道保护膜16保护氧化物半导体层14的表面(沟道表面)，因此可以防止层14被蚀刻损坏。从而，形成了源电极/漏电极15A和15B。
接下来，利用例如溅射方法或原子层沉积(ALD)方法，而通过在源电极/漏电极15A和15B上沉积例如氧化铝膜来形成保护膜17，从而完成图1中所示的薄膜晶体管1。
薄膜晶体管1的操作和效果
接下来，描述本实施方式的薄膜晶体管1的操作和效果。
在薄膜晶体管1中，当通过未示出的配线层将等于或高于预定阈值电压的栅电压施加至栅电极12时，在氧化物半导体层14中形成沟道，从而电流(漏电流)在源电极15A和漏电极15B之间流动，使得晶体管1被激励。
在该实施方式中，包括密度为2.70g/cm3以上且小于2.79g/cm3的氧化铝膜的沟道保护膜16被设置在氧化物半导体层14上(在靠近源电极/漏电极15A和15B的一侧)。具有小于2.79g/cm3的密度的氧化铝膜被用作沟道保护膜16，使得膜16具有负固定电荷并由此被负充电。因此，薄膜晶体管1的阈值电压在正方向上被偏移。
以此方式，在该实施方式中，具有2.70g/cm3以上且小于2.79g/cm3的密度的氧化铝膜被用作设置在氧化物半导体层14上的沟道保护膜16，因此膜16具有可以使阈值电压在正方向上偏移的负固定电荷。因此，使用用于沟道的氧化物半导体的薄膜晶体管1可以被控制为使得阈值电压在正方向上偏移。
实施例
作为第一实施方式的实施例，测量了TFT的传输特性(栅电压和漏电流之间的关系)。首先，测量针对氧化铝膜(在80℃和18kW的DC功率下通过DC溅射而形成为200nm的厚度)的沟道保护膜16的TFT的传输特性(实施例)，并针对氧化硅膜(通过等离子CVD方法形成)的沟道保护膜来测量TFT的传输特性(比较例)。图6示出了测量结果。如图所示，与使用氧化硅膜作为沟道保护膜的比较例相比较，在使用沟道保护膜(其中氧化铝膜的密度被降低为使得生成负固定电荷)的实例中，TFT的传输特性在正方向上偏移大约0.8V。可以通过调整用作沟道保护膜的氧化铝膜的密度来控制传输特性。因此，氧化铝膜的密度减小得越多，则就可以使传输特性在正方向上偏移得越多。
修改例1
接下来，描述根据第一实施方式的薄膜晶体管的修改例(修改例1)的薄膜晶体管(薄膜晶体管2)。与第一实施方式的薄膜晶体管1相同，薄膜晶体管2是使用用于沟道的氧化物半导体的底栅TFT。在下文中，与第一实施方式的薄膜晶体管1相同的元件由相同的符号来表示，并适当地省略对它们的描述。
图7示出了根据修改例的薄膜晶体管2的截面结构。与第一实施方式相同，薄膜晶体管2包括顺次地形成在基板11上的栅电极12、栅极绝缘膜18、氧化物半导体层14、沟道保护膜19、源电极/漏电极15A和15B以及保护膜17。栅极绝缘膜18为例如包括第一层18A、第二层18B和第三层18C这三层的多层膜。第一层18A、第二层18B和第三层18C中的每一层均包括氧化硅膜、氮化硅膜或氧化铝膜。第一层18A、第二层18B和第三层18C的厚度分别为300nm、50nm和10nm。
例如，可以以如下方式形成这种栅极绝缘膜18。首先，以与第一实施方式相同的方式，通过等离子CVD方法在其上形成有栅电极12的基板11上形成包括例如氮化硅膜的第一层18A。然后，使用Al作为靶通过例如DC溅射而在第一层18A上形成第二层18B。接下来，以与第一实施方式相同的方式通过等离子CVD方法形成包括例如氧化硅膜的第三层18C。这使得形成包含低密度氧化铝膜的栅极绝缘膜18，该低密度氧化铝膜具有负固定电荷并被氧化硅膜或氮化硅膜夹置。氧化物半导体层14经由第三层18C而形成在具有负固定电荷的第二层18B上。这可以减小在氧化铝膜和半导体氧化物膜之间的边界处由电荷俘获所引起的磁滞，电荷俘获是当直接堆叠低密度氧化铝膜和氧化物半导体层14时所产生的。
在该修改例中，形成在氧化物半导体层14靠近栅电极12的一侧上的栅极绝缘膜18被做成三层结构，并且具有负固定电荷的低密度氧化铝膜被用作第二层18B，使得栅极绝缘膜18具有负固定电荷，因此可以使阈值电压在正方向上偏移。此外，由于包括氧化硅的第三层18C被设置在包括低密度氧化铝膜的第二层18B与氧化物半导体层14之间，因此可以减小磁滞。相应地，即使设置在氧化物半导体层14靠近栅电极12的一侧上的栅极绝缘膜18由低密度氧化铝膜形成，也可以获得与第一实施方式相同的效果。
然而，如果具有负固定电荷的氧化铝膜与氧化物半导体膜之间的距离增大，则除了降低磁滞以外，还不合意地减小了阈值电压的变化。因此，氧化铝膜和氧化物半导体膜之间的距离优选地为5nm至10nm。
尽管通过底栅TFT的沟道保护膜和栅极绝缘膜中的一个为低密度氧化铝膜的情况描述了第一实施方式和修改例，但这两个膜均可以由低密度氧化铝膜形成。
第二实施方式
图8示出了根据本发明第二实施方式的薄膜晶体管3的截面结构。薄膜晶体管3为所谓的顶栅(交错结构)TFT，其使用用于沟道的氧化物半导体。薄膜晶体管3包括顺次地形成在包含玻璃等的基板11上的基层膜20、源电极/漏电极15A和15B、氧化物半导体层14、栅极绝缘膜13以及栅电极12。保护膜17遍布基板11的整个表面而形成在栅电极12上。在该实施方式中，尽管部件之间的配置关系与第一实施方式中所述的底栅TFT不同，但由于部件的功能和材料相同，因此，为了方便起见，这些部件由相同的符号来表示，并且适当地省略对它们的描述。
在该实施方式中，形成在基板11上的基层膜20为低密度氧化铝膜。基层膜20被设置为防止杂质与基板11相混合，并且其经由形成在膜20上的源电极15A和漏电极15B之间的分离槽而与氧化物半导体层14相接触。换而言之，基层膜20与氧化物半导体层14的沟道相接触而形成。
使用Al作为靶通过例如DC溅射来沉积被用作基层膜20的低密度氧化铝膜。这里，优选的是，例如，将DC溅射设备的真空室抽空至例如1×10-4Pa以下，然后将氩(Ar)和氧的混合气体引入该室以用于等离子放电。可以通过控制沉积期间的DC功率或温度来可选地调节氧化铝膜的密度。作为该膜的特定密度，与第一实施方式一样，小于2.79g/cm3的密度是优选的。膜的厚度例如为50nm至300nm。
在该实施方式中，与氧化物半导体层14的沟道相接触的基层膜20包含低密度氧化铝，使得基层膜20具有负固定电荷，从而使阈值电压在正方向上偏移。因此，可以获得与第一实施方式相同的效果。
修改例2
图9示出了根据第二实施方式的修改例(修改例2)的薄膜晶体管(薄膜晶体管4)的截面结构。即使在修改例中，尽管部件之间的配置关系不同于第一实施方式和修改例1中描述的各个底栅TFT，但由于部件的功能和材料相同，因此，为了方便起见，这些部件也由相同的符号来表示，并适当地省略对它们的描述。
与第二实施方式的薄膜晶体管3一样，薄膜晶体管4为使用氧化物半导体用作沟道的顶栅TFT。薄膜晶体管4包括顺次地形成在基板11上的基层膜21、源电极/漏电极15A和15B、氧化物半导体层14、栅极绝缘膜18以及栅电极12。基层膜21由氧化硅膜等形成，并且栅极绝缘膜18包括具有负固定电荷的低密度氧化铝，并且使用Al作为靶通过例如DC溅射而被沉积。处理温度可以被降低为使得不形成基层膜21。
在该修改例中，形成在氧化物半导体层14靠近栅电极12的一侧上的栅极绝缘膜18包含低密度氧化铝，使得栅极绝缘膜18具有负固定电荷，因此使阈值电压在正方向上偏移。相应地，可以获得与第一实施方式相同的效果。
然而，由于特定电场被施加至栅极绝缘膜18，因此当使用低密度氧化铝时，在氧化物半导体层14和栅极绝缘膜18之间的界面处可能发生电荷俘获，从而引起磁滞。因此，栅极绝缘膜18被形成为如修改例1那样的多层结构，并且诸如氧化硅膜的绝缘膜被设置在氧化物半导体层14和包含低密度氧化铝的绝缘膜之间，因此可以减小磁滞。另外，氧化硅膜的厚度被控制在如修改例1中那样的5nm至10nm，因此在抑制磁滞的同时，可以将薄膜晶体管的阈值电压在正方向上偏移与第一实施方式相同的水平。栅极绝缘膜18可以具有两层结构。在这种情况下，氧化硅膜形成在靠近氧化物半导体膜的一侧，因此可以减小磁滞。
应用例
接下来，将关于根据第一实施方式和第二实施方式以及修改例1和2的薄膜晶体管的应用例而给出显示装置和电子单元的描述。
显示装置
图10示出了被用作有机EL显示器的显示装置(使用有机EL元件的显示装置)的构造实例。例如，显示装置具有显示区域30，其中，包括有机EL元件(有机场发射元件)作为显示元件的多个像素PXLC以矩阵配置在TFT基板(基板11)上。作为信号线驱动器电路的水平选择器(HSEL)31、作为扫描线驱动器电路的写扫描器(WSCN)32以及作为驱动线驱动器电路的驱动扫描器(DSCN)33被设置在显示区域30的外围。
在显示区域30中，多条(整数n)信号线DTL1至DTLn在列方向上配置，并且多条(整数m)扫描线WSL1至WSLm以及多条(整数m)驱动线DSL1至DSLm分别在行方向上配置。每个像素PXLC(对应于红色(R)、绿色(G)、和蓝色(B)的像素中的一个)均设置在每条信号线DTL和每条扫描线WSL的交叉点处。每一信号线DTL均连接至将视频信号提供给每条信号线DTL的水平选择器31。每一扫描线WSL都连接至将扫描信号(选择脉冲)提供给每一扫描线WSL的写扫描器32。每一驱动线DSL均连接至将驱动信号(控制脉冲)提供给每一驱动线DSL的驱动扫描器33。
图11示出了像素PXLC的电路构造实例。每个像素PXLC均具有包括有机EL元件3D的像素电路40。像素电路40为具有采样晶体管3A、驱动器晶体管3B、电容元件3C以及有机EL元件3D的有源驱动器电路。晶体管3A和3B对应于每个实施方式等的薄膜晶体管。
采样晶体管3A的栅极连接至相应的扫描线WSL，并且晶体管的源极和漏极中的一个连接至相应的信号线DTL，而另一个连接至驱动器晶体管3B的栅极。驱动器晶体管3B的漏极连接至相应的驱动线DSL，并且其源极连接至有机EL元件3D的阳极。有机EL元件3D的阴极连接至地线3H。地线3H均连接至所有的像素PXLC。电容元件3C布置在驱动器晶体管3B的源极和栅极之间。
采样晶体管3A响应于从扫描线WSL提供的扫描信号(选择脉冲)而导通，由此对从信号线DTL提供的视频信号的信号电位进行采样，并将信号电位保存在电容元件3C中。驱动器晶体管3B被提供有来自驱动线DSL(被设定为预定的第一电位)的电流(未示出)，并向有机EL元件3D提供对应于保存在电容元件3C中的信号电位的驱动电流。有机EL元件3D被提供有来自驱动器晶体管3B的驱动电流，并发射具有对应于视频信号的信号电位的亮度的光。
在显示装置中，采样晶体管3A响应于从扫描线WSL提供的扫描信号(选择脉冲)而导通，由此对从信号线DTL提供的视频信号的信号电位进行采样并将其保存在电容元件3C中。另外，电流从被设置为第一电位的驱动线DSL提供给驱动器晶体管3B，该驱动器晶体管向有机EL元件3D(红色、绿色和蓝色有机EL元件中的每一个)提供与保存在电容元件3C中的信号电位相一致的驱动电流。每个有机EL元件3D均被提供有驱动电流，并由此发射具有对应于视频信号的信号电位的亮度的光。因此，显示装置基于该视频信号来执行视频显示。
电子单元
下文中，将描述显示装置在电子单元上的应用例。显示装置可以被用作任何领域中的电子单元，包括电视设备、数码照相机、笔记本式个人计算机、诸如移动电话的移动终端、摄像机。换而言之，显示装置可以被用作任何领域中基于外部输入或内部生成的视频信号来显示静止图像或视频图像的电子单元。
模块
显示装置例如可以以图12中所示的模块形式而内置在诸如下文所述的应用例1至5中的各种电子单元中。例如，在该模块中，从密封基板50暴露出的区域210被设置在基板11的一侧，并且通过延长水平选择器31、写扫描器32以及驱动扫描器33的配线而在暴露区域210中形成外部接线端子(未示出)。外部接线端子可以附接有柔性印刷电路(FPC)220用于输入或输出信号。
应用例1
图13示出了电视设备的外观。例如，该电视设备具有包括前面板310和滤色玻璃320的图像显示屏300，并且图像显示屏300对应于该显示装置。
应用例2
图14A和图14B示出了数码照相机的外观。该数码照相机例如具有用于闪光的发光部410、显示器420、菜单开关430以及快门按钮440，并且显示器420对应于该显示装置。
应用例3
图15示出了笔记本式个人计算机的外观。该笔记本式个人计算机例如具有本体510、用于字母等的输入操作的键盘520以及用于显示图像的显示器530，并且显示器530对应于该显示装置。
应用例4
图16示出了摄像机的外观。该摄像机例如具有本体610、设置在本体610的前侧面的对象拍摄镜头620、用于拍摄的开始/停止开关630以及显示器640。显示器640对应于该显示装置。
应用例5
图17A至图17G示出了移动电话的外观。例如，该移动电话是通过利用铰链730将上部壳体710连接至下部壳体720而组装成的，并且其具有显示器740、子显示器750、画面灯760以及照相机770。显示器740或子显示器750对应于该显示装置。
尽管已经通过上述的实施方式和修改例描述了本发明，但本发明不限于该实施方式等，并且可以进行各种修改或替换。例如，尽管已经通过如实例那样的情况(栅极绝缘膜为氧化硅膜和氮化硅膜的两层膜、或者为包括由氧化硅膜或氮化硅膜夹置的低密度氧化铝的三层膜)描述了实施方式等，但栅极绝缘膜可以形成为单层结构或者包括四层以上的多层结构。
尽管已经通过如实例那样的情况(使用具有负固定电荷的低密度氧化铝的沟道保护膜与氧化物半导体层14接触)描述了实施方式等，但沟道保护膜等不需要与层14完全接触。换而言之，如果至少在如修改例中描述的氧化物半导体层14的附近存在具有负固定电荷的低密度氧化铝膜，则可以获得与本发明的实施方式等相同的效果。
本申请包含于2010年4月9日向日本专利局提交的日本优先专利申请JP 2010-090729所涉及的主题，其全部内容结合于此作为参考。
本领域普通技术人员应当理解，根据设计要求和其他因素，可以进行各种修改、组合、子组合和变形，只要它们在所附权利要求及其等价物的范围内。

Claims (8)

1.一种薄膜晶体管，包括:
栅电极；
一对源电极/漏电极；
氧化物半导体层，形成沟道并设置在所述栅电极和所述一对源电极/漏电极之间；
作为栅极绝缘膜的第一绝缘膜，设置在所述氧化物半导体层上靠近所述栅电极的一侧；以及
第二绝缘膜，设置在所述氧化物半导体层上靠近所述一对源电极/漏电极的一侧并在所述一对源电极/漏电极与所述栅电极之间；
其中，所述第一绝缘膜和所述第二绝缘膜中的一个或两个包含膜密度为2.70g/cm3以上且小于2.79g/cm3的氧化铝。
2.根据权利要求1所述的薄膜晶体管，其中，这些绝缘膜中的一个或两个为单层膜。
3.根据权利要求1所述的薄膜晶体管，
其中，这些绝缘膜中的一个或两个具有两层结构，并且
一层包含氧化硅或氮化硅，另一层包含所述氧化铝。
4.根据权利要求3所述的薄膜晶体管，
其中，包含所述氧化铝的层经由包含氧化硅或氮化硅的层而堆叠在所述氧化物半导体层上。
5.根据权利要求1所述的薄膜晶体管，
其中，这些绝缘膜中的一个或两个为三层结构，以及
所述绝缘膜的一层包含所述氧化铝，另外的两层包含氧化硅或氮化硅，并夹置包含所述氧化铝的层。
6.根据权利要求1所述的薄膜晶体管，
其中，所述绝缘膜的膜密度在深度方向上具有梯度，并且所述膜密度的梯度在靠近所述氧化物半导体层的一侧较低。
7.一种显示装置，包括显示元件和用于驱动所述显示元件的薄膜晶体管，每个所述薄膜晶体管均包括：
栅电极；
一对源电极/漏电极；
氧化物半导体层，形成沟道并设置在所述栅电极和所述一对源电极/漏电极之间；
作为栅极绝缘膜的第一绝缘膜，设置在所述氧化物半导体层上靠近所述栅电极的一侧；以及
第二绝缘膜，设置在所述氧化物半导体层上靠近所述一对源电极/漏电极的一侧并在所述一对源电极/漏电极与所述栅电极之间，
其中，所述第一绝缘膜和所述第二绝缘膜中的一个或两个包含膜密度为2.70g/cm3以上且小于2.79g/cm3的氧化铝。
8.一种电子单元，具有包括显示元件和用于驱动所述显示元件的薄膜晶体管的显示装置，每个所述薄膜晶体管均包括：
栅电极；
一对源电极/漏电极；
氧化物半导体层，形成沟道并设置在所述栅电极和所述一对源电极/漏电极之间；
作为栅极绝缘膜的第一绝缘膜，设置在所述氧化物半导体层上靠近所述栅电极的一侧；以及
第二绝缘膜，设置在所述氧化物半导体层上靠近所述一对源电极/漏电极的一侧，
其中，所述第一绝缘膜和所述第二绝缘膜中的一个或两个包含膜密度为2.70g/cm3以上且小于2.79g/cm3的氧化铝。
CN201110082455.9A 2010-04-09 2011-04-01 薄膜晶体管、显示装置以及电子单元 Active CN102214698B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010090729A JP2011222767A (ja) 2010-04-09 2010-04-09 薄膜トランジスタならびに表示装置および電子機器
JP2010-090729 2010-04-09

Publications (2)

Publication Number Publication Date
CN102214698A CN102214698A (zh) 2011-10-12
CN102214698B true CN102214698B (zh) 2015-10-21

Family

ID=44745924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110082455.9A Active CN102214698B (zh) 2010-04-09 2011-04-01 薄膜晶体管、显示装置以及电子单元

Country Status (5)

Country Link
US (1) US8378351B2 (zh)
JP (1) JP2011222767A (zh)
KR (1) KR101690799B1 (zh)
CN (1) CN102214698B (zh)
TW (1) TWI425641B (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
CN102386237A (zh) * 2011-11-23 2012-03-21 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及装置和一种制备方法
TWI580047B (zh) * 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
JPWO2013108301A1 (ja) * 2012-01-20 2015-05-11 パナソニック株式会社 薄膜トランジスタ
TWI512840B (zh) * 2012-02-14 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體及其製作方法及顯示器
US8981370B2 (en) * 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5838119B2 (ja) * 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
WO2013168687A1 (en) * 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20230003262A (ko) * 2012-07-20 2023-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US8653516B1 (en) * 2012-08-31 2014-02-18 Eastman Kodak Company High performance thin film transistor
US20140061869A1 (en) * 2012-08-31 2014-03-06 Shelby F. Nelson Electronic element including dielectric stack
TWI644437B (zh) * 2012-09-14 2018-12-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102094568B1 (ko) 2012-10-17 2020-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
KR102130184B1 (ko) 2012-10-24 2020-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
TWI582993B (zh) 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US9431468B2 (en) 2013-04-19 2016-08-30 Joled Inc. Thin-film semiconductor device, organic EL display device, and manufacturing methods thereof
WO2014181777A1 (ja) 2013-05-09 2014-11-13 独立行政法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
KR102089314B1 (ko) 2013-05-14 2020-04-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI621130B (zh) 2013-07-18 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及用於製造半導體裝置之方法
US9601591B2 (en) * 2013-08-09 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102304824B1 (ko) * 2013-08-09 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9443990B2 (en) 2013-08-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device for adjusting threshold thereof
KR102148957B1 (ko) 2013-09-02 2020-08-31 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
US9449853B2 (en) 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
CN103489920B (zh) * 2013-09-26 2016-08-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN105612608B (zh) * 2013-10-09 2019-12-20 夏普株式会社 半导体装置及其制造方法
WO2015060133A1 (en) 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102320576B1 (ko) 2013-12-27 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102188690B1 (ko) 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
JP6273606B2 (ja) * 2014-01-31 2018-02-07 国立研究開発法人物質・材料研究機構 固定電荷を内部に誘起したゲート絶縁膜
KR102194823B1 (ko) 2014-03-06 2020-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 기판, 표시 장치 및 박막 트랜지스터 제조 방법
US9634145B2 (en) * 2014-10-29 2017-04-25 Eastman Kodak Company TFT substrate with variable dielectric thickness
JP6519073B2 (ja) 2014-12-03 2019-05-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
WO2016125044A1 (en) 2015-02-06 2016-08-11 Semiconductor Energy Laboratory Co., Ltd. Device, manufacturing method thereof, and electronic device
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
US9954003B2 (en) * 2016-02-17 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10930791B2 (en) 2016-09-30 2021-02-23 Intel Corporation Systems, methods, and apparatuses for implementing bi-layer semiconducting oxides in source and drain for low access and contact resistance of thin film transistors
CN108172625B (zh) * 2016-12-07 2020-09-29 清华大学 一种逻辑电路
TWI667796B (zh) 2017-05-31 2019-08-01 南韓商Ｌｇ顯示器股份有限公司 薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置
KR102448483B1 (ko) * 2017-06-27 2022-09-27 엘지디스플레이 주식회사 고 이동도 반도체 물질을 구비한 박막 트랜지스터 기판 및 그 제조 방법
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
CN107302027A (zh) * 2017-07-04 2017-10-27 华南理工大学 一种双层有源层结构的薄膜晶体管及其制备方法
CN108389909A (zh) * 2018-01-31 2018-08-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示装置及检测离子浓度方法
KR102201110B1 (ko) * 2020-01-22 2021-01-11 삼성디스플레이 주식회사 표시 장치
JP7418703B2 (ja) 2020-07-01 2024-01-22 日新電機株式会社 薄膜トランジスタ
CN115735428A (zh) * 2021-06-25 2023-03-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、显示装置
JP7464863B2 (ja) 2022-05-31 2024-04-10 日新電機株式会社 固定電荷制御方法、薄膜トランジスタの製造方法及び薄膜トランジスタ
JP7382608B1 (ja) 2022-05-31 2023-11-17 国立大学法人東京農工大学 固定電荷発現方法、薄膜トランジスタの製造方法及び薄膜トランジスタ
JP7464864B2 (ja) 2022-05-31 2024-04-10 日新電機株式会社 固定電荷制御方法及び薄膜トランジスタの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906770A (zh) * 2004-01-23 2007-01-31 惠普开发有限公司 包括具有掺杂部分的沉积沟道区的晶体管

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070116888A (ko) * 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
JP2006091063A (ja) * 2004-09-21 2006-04-06 Casio Comput Co Ltd 液晶表示素子
JP4115441B2 (ja) * 2004-10-29 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP5084160B2 (ja) 2006-03-20 2012-11-28 キヤノン株式会社 薄膜トランジスタ及び表示装置
JP2008147465A (ja) * 2006-12-11 2008-06-26 Seiko Epson Corp トランジスタの製造方法、トランジスタ、トランジスタ回路、電子デバイスおよび電子機器
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906770A (zh) * 2004-01-23 2007-01-31 惠普开发有限公司 包括具有掺杂部分的沉积沟道区的晶体管

Also Published As

Publication number Publication date
KR20110113568A (ko) 2011-10-17
US20110248270A1 (en) 2011-10-13
US8378351B2 (en) 2013-02-19
CN102214698A (zh) 2011-10-12
TWI425641B (zh) 2014-02-01
KR101690799B1 (ko) 2017-01-09
JP2011222767A (ja) 2011-11-04
TW201145520A (en) 2011-12-16

Similar Documents

Publication Publication Date Title
CN102214698B (zh) 薄膜晶体管、显示装置以及电子单元
CN101794821B (zh) 薄膜晶体管和显示装置
TWI442577B (zh) 薄膜電晶體及其製造方法
US8389991B2 (en) Thin film transistor, display device, and electronic device
CN101800248B (zh) 薄膜晶体管和显示器件
CN101794823B (zh) 薄膜晶体管和显示装置
CN101826557B (zh) 薄膜晶体管及其制造方法、以及显示装置
CN102208452B (zh) 薄膜晶体管及其制造方法、以及显示装置
TWI429085B (zh) Thin film transistor and display device
CN102194887A (zh) 薄膜晶体管、薄膜晶体管的制造方法以及显示装置
US8581245B2 (en) Thin film transistor, method of manufacturing thin film transistor, display unit, and electronic device
CN102130147B (zh) 显示器及其制造方法、以及电子设备
US9698273B2 (en) Thin film transistor, method of manufacturing the same, display unit, and electronic apparatus
US8981368B2 (en) Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
US20160155848A1 (en) Thin film transistor and method of manufacturing the same, and display unit and electronic apparatus
CN103035737A (zh) 显示装置、其制造方法和电子单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150715

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150715

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231120

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo

Patentee before: JOLED Inc.

TR01 Transfer of patent right