TWI425641B - 薄膜電晶體，顯示裝置及電子單元 - Google Patents

薄膜電晶體，顯示裝置及電子單元 Download PDF

Info

Publication number
TWI425641B
TWI425641B TW100105685A TW100105685A TWI425641B TW I425641 B TWI425641 B TW I425641B TW 100105685 A TW100105685 A TW 100105685A TW 100105685 A TW100105685 A TW 100105685A TW I425641 B TWI425641 B TW I425641B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
insulating film
thin film
layer
Prior art date
Application number
TW100105685A
Other languages
English (en)
Other versions
TW201145520A (en
Inventor
Eri Fukumoto
Yasuhiro Terai
Narihiro Morosawa
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201145520A publication Critical patent/TW201145520A/zh
Application granted granted Critical
Publication of TWI425641B publication Critical patent/TWI425641B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Description

薄膜電晶體，顯示裝置及電子單元
本發明係關於一種使用一通道層用之氧化物半導體之薄膜電晶體及一種顯示裝置及一種電子單元，該顯示裝置及該電子單元使用該薄膜電晶體。
最近，氧化物半導體(諸如，氧化鋅或氧化銦鎵鋅)之研究與開發已將氧化物半導體應用至電子裝置(諸如，一薄膜電晶體(TFT)、一發光裝置及一透明導電膜)為目的而積極進行。如一般所知，當此氧化物半導體係用於TFT之一作用層(通道)時，該TFT具有高電子遷移率且因此相較於使用非晶矽之TFT具有一極佳電特徵，其通常係用於一液晶顯示器或類似物。此外，該TFT甚至可在接近室溫之低溫下有利地期望具有高遷移率，且因此積極開發該TFT。作為使用氧化物半導體層之此TFT，已報告具有一底部閘極或頂部閘極結構之TFT(例如，見WO 2005-088726)。
一已知底部閘極TFT係經構造使得一閘極電極係設置於一基板上，及氧化物半導體薄膜層係經由一閘極絕緣膜而形成於該閘極電極上(例如，見日本未審查專利申請公開案第2007-194594號)。此一結構係類似於當前商業上所使用之一結構，使用一通道用之非晶矽之底部閘極TFT。因此，使用非晶矽之TFT之一現有製造過程可容易用於製造使用氧化物半導體之TFT，及因此逐漸發展使用一通道用之氧化物半導體之TFT之商業化。
然而，如一般所知，由於該氧化物半導體之熱電阻不高，所以在TFT之一製造過程中的熱處理期間可消除氧氣或鋅，導致形成晶格缺陷。該等晶格缺陷電性引起淺雜質位準，其導致該氧化物半導體層之電阻之減小。因此，使用TFT之一通道用之氧化物半導體導致常開操作(其中特定汲極電流動，但不施加閘極電壓)或下降操作。因此，臨限電壓係隨著缺陷位準之增加而減小，其導致洩露電流增加。此外，如一般所知，除由晶格缺陷所引起之上述雜質位準外，類似雜質位準係藉由混合一特定元素(諸如，氫)而引起(例如，見Cetin Kilic等人之應用物理學文學81,1,2002第73至75頁之「藉由氫進行氧化物之N型摻雜」(「N-type Doping of Oxides by Hydrogen」APPLIED PHYSICS LETTERS,81,1,2002,pp. 73-75))。
因此，在一製造過程或類似事件期間已不利地改變了TFT之一轉移特徵，導致(負)向該TFT之臨限電壓逆(負)向變動。
例如，當氧化物半導體係用於形成一n型通道時，該通道中的電子密集度增加，因此，TFT之臨限電壓趨於具有一負值。對於使用氧化物半導體之TFT而言，由於難於形成一p型通道，所以僅n型TFT需要被用於電路形成。在此一情況中，當該臨限電壓具有一負值時，一電路組態不當地變複雜。
作為克服此一困難之一方法，在該通道與該TFT之一閘極絕緣膜之間的介面上的TFT之一通道之一部分中，試圖摻雜雜質以改變該TFT之臨限電壓(例如，見日本未審查專利公開案(PCT申請案之譯文)第2007-519256號)。
然而，一通道中的雜質摻雜可使TFT特徵降級。此外，氧化物半導體之一通道通常包含藉由濺鍍而沈積之一多元素材料。當一通道中的雜質摻雜係藉由濺鍍而執行時，該通道中的元素比率控制已非常困難。
期望提供一種使用供一通道用之氧化物半導體之薄膜電晶體，其可經控制使得臨限電壓為正電壓且可改良可靠性，及提供一種顯示裝置及一種電子單元，其使用此等薄膜電晶體。
根據本發明之一實施例之一薄膜電晶體包含一閘極電極、一對源極/汲極電極、形成一通道且設置於該閘極電極與該對源極/汲極電極之間之氧化物半導體層、設置於該氧化物半導體層上接近該閘極電極之一側的作為一閘極絕緣膜之一第一絕緣膜，及設置於該氧化物半導體層上接近該對源極/汲極電極之一側的一第二絕緣膜，其中該第一絕緣薄膜及該第二絕緣薄膜之一者或兩者包含具有2.70 g/cm3 或更高且低於2.79 g/cm3 之一膜密度之氧化鋁。
根據本發明之一實施例之一顯示裝置包含顯示元件及該等薄膜電晶體。
根據本發明之一實施例之一電子單元包含顯示元件及該等薄膜電晶體。
在根據本發明之實施例之薄膜電晶體中，該第一絕緣膜(閘極絕緣膜)係設置於該氧化物半導體層上接近該閘極電極之側，及該第二絕緣膜係設置於該氧化物半導體層上接近該等源極/汲極電極之側，及該等第一及第二絕緣膜之一者或兩者包含具有2.70 g/cm3 或更高且低於2.79 g/cm3 之一膜密度之氧化鋁。此一絕緣膜具有負固定電荷且因此帶負電。
根據本發明之實施例之薄膜電晶體，鄰近於該氧化物半導體層之絕緣膜係由具有2.70 g/cm3 或更高且低於2.79 g/cm3 之一膜密度之氧化鋁形成，及因此該絕緣膜具有可以正向改變該電晶體之臨限電壓之負固定電荷。此外，當氧化物半導體係用於一通道時，臨限電壓可經控制為正電壓且可改良可靠性。
本發明之其他目的、特性及優點及進一步目的、特性及優點將從以下描述更完全呈現。
在下文中，將參考圖式詳細描述本發明之較佳實施例。按下列次序進行描述。
底部閘極TFT
1.第一實施例(使用低密度氧化鋁(Al2 O3 )形成通道保護膜之實例)
2.修改1(具有三層結構之閘極絕緣膜之實例，其中閘極絕緣膜之第二層使用低密度Al2 O3 )
頂部閘極TFT
3.第二實施例(使用低密度Al2 O3 形成底塗層膜之實例)
4.修改2(使用低密度Al2 O3 形成閘極絕緣膜之實例)
5.應用實例(顯示裝置及電子單元之實例)
第一實施例
薄膜電晶體1之組態
圖1顯示根據本發明之一第一實施例之一薄膜電晶體1之一截面結構。該薄膜電晶體1係所謂的底部閘極(反相交錯結構)TFT，其使用一通道(一作用層)用之氧化物半導體。該薄膜電晶體1包含依序形成於包含玻璃或類似物之一基板11上的一閘極電極12、一閘極絕緣膜13、氧化物半導體層14、一通道保護膜16及源極/汲極電極15A及15B。一保護膜17係形成於源極/汲極電極15A及15B上在該基板11的整個表面之上。該閘極絕緣膜13對應於本發明之「第一絕緣膜」之一特定實例，及該通道保護膜16對應於本發明之「第二絕緣膜」之一特定實例。
根據施加至該薄膜電晶體1之閘極電壓，該閘極電極12控制該氧化物半導體層14中的載子密度(本文，電子密度)。該閘極電極12包含一單一層膜(其包含(例如)鉬(Mo)、鋁(Al)及鋁合金之一者)或包含其等之兩者或多者之一多層膜。該鋁合金包含(例如)鋁釹合金。
該閘極絕緣膜13係一單一層膜(其包含氧化矽膜、氮化矽膜、氧氮化矽膜及氧化鋁膜之一者)或其等之兩者或多者之一多層膜。在本文中，該閘極絕緣膜13具有包含一第一層13A及一第二層13B之一兩層結構，及該第一層13A係由(例如)氧化矽膜形成及該第二層13B係由(例如)氮化矽膜形成。該閘極絕緣膜13之厚度為(例如)200奈米至300奈米。
該氧化物半導體14主要包含(例如)銦(In)、鎵(Ga)、鋅(Zn)、錫(Sn)、鋁及鈦(Ti)之元素之一或多者之氧化物。該氧化物半導體層14回應於閘極電壓之施加而在該源極電極15A與汲極電極15B之間形成一通道。該氧化物半導體層14期望具有不減小該薄膜電晶體之接通電流之此一厚度使得如稍後所描述之負電荷之效應可施加於該通道上。具體言之，該厚度期望為5奈米至100奈米。
該等源極/汲極電極15A及15B包含單一層膜(其包含(例如)鉬、鋁、銅(Cu)、鈦、ITO(銦錫氧化物)及氧化鈦之一者)或包含其等之兩者或多者之一多層膜。例如，對氧具有低親和力之金屬或金屬化合物係期望用於電極，諸如包含依序堆疊之厚度分別為50奈米、500奈米及50奈米之鉬、鋁及鉬之一三層膜，或包含氧之一金屬化合物(諸如ITO或氧化鈦)。因此，可穩定維持氧化物半導體之一電特性。另一方面，當該等源極/汲極電極15A及15B係由對氧具有高親和力之金屬形成，由於形成該等電極15A及15B與該氧化物半導體接觸，所以氧係從氧化物半導體擷取，及因此形成氧空位，導致電特徵之降級。
在該氧化物半導體層14上形成通道保護膜16以防止在形成該等源極/汲極電極15A及15B期間對一通道造成損害。該通道保護膜16之厚度為(例如)10奈米至300奈米。在該實施例中，該通道保護膜16(其係與該氧化物半導體層14接觸)係由低密度氧化鋁形成。通常，氧化鋁不僅係用於該通道保護膜16，亦用於一薄膜電晶體之一絕緣膜，諸如，一閘極絕緣膜(日本未審查專利申請公開案第2007-258223號)。此等絕緣膜需要具有高介電強度。對於氧化鋁膜而言，在一越密集(較高密度)之膜中獲得的介電強度越高。因此，在過去，一高密度氧化鋁膜已被用於一薄膜電晶體。相反，在較薄(較低密度)氧化鋁膜中，負固定電荷密度趨於增加。在該實施例中，一低密度氧化鋁膜係用於正向改變該薄膜電晶體之臨限電壓。該氧化鋁膜之一特定密度較佳係低於2.79 g/cm3 。根據用於沈積該氧化鋁膜之設備之限制，該密度之一下限為2.70 g/cm3 。更佳地，該密度為2.75 g/cm3 或更高且低於2.79 g/cm3 。在下文中描述此之原因。
圖2顯示三種具有不同密度之氧化鋁膜之CV特徵。該CV特徵係通過使用一水銀探針量測該等氧化鋁膜而獲得，該等膜係在不同沈積條件下沈積於一p型矽晶圓上。該等氧化鋁膜之密度係藉由控制一沈積條件(諸如，溫度)而調整。在圖2中，AlO-1指示一高密度(2.82 g/cm3 )氧化鋁膜，其通常係用作為一絕緣膜，在200℃及11 kW之DC功率下形成。AlO-2及AlO-3指示相較於AlO-1之低密度氧化鋁膜，其中AlO-2係在80℃及11 kW之DC功率下形成，及AlO-3係在80℃及18 kW之DC功率下形成。作為一比較實例，氧化矽膜之一CV特徵亦顯示為氧化物半導體TFT之另一絕緣膜。該氧化矽膜係藉由PECVD(電漿增強CVD)而形成。
如圖2所示，當AlO-1、AlO-2及AlO-3之平帶電壓(Vfb)與氧化矽之Vfb比較時，就氧化矽之Vfb而言，AlO-1之Vfb存在於一負側上。另一方面，就氧化矽之Vfb而言，AlO-2之Vfb及AlO-3之Vfb存在於一正側上。不管一薄膜電晶體之臨限電壓(Vth)係正向或逆向改變，該臨限電壓可從Vfb之一值估計。因此，其教示，使用相較於AlO-1具有較低密度之AlO-2或AlO-3，藉此該薄膜電晶體之Vth係正向改變。此外，其教示，就使用氧化矽之一薄膜電晶體之Vth而言，該薄膜電晶體之Vth係正向改變。
圖3顯示在上述條件下所沈積之該等氧化鋁膜AlO-1、AlO-2及AlO-3之各者之一密度與Vfb之間的一關係。如圖3所示，Vfb隨著該氧化鋁膜之密度減小而增加。因此，氧化鋁膜係經調整以對應於作為一般所使用之氧化鋁膜的AlO-1之密度具有低於2.82 g/cm3 之一密度，藉此該膜之Vfb增加，即，該薄膜電晶體之臨限電壓係正向改變。此外，基於作為另一典型絕緣膜之氧化矽膜之Vfb為-4.6 V之事實，對應於從AlO-1、AlO-2及AlO-3之各自Vfb所獲得之一近似公式之一線與該氧化矽膜之Vfb之一線之一相交處的一密度，該氧化鋁膜之密度係經調整為低於2.79 g/cm3 ，及因此該薄膜電晶體之臨限電壓係進一步正向改變。
如上文所描述，該氧化鋁膜之密度需低於2.79 g/cm3 以達成一增強模式薄膜電晶體(Vth>0)。然而，此一較低密度氧化鋁膜具有低障壁能力。因此，於一接近通道側上沈積一低密度膜達數十奈米及沈積其他膜部分以具有高密度，而以此方式較佳在該氧化鋁膜之一厚度方向上提供一密度梯度，以共同達成增強模式及障壁能力。當不提供該密度梯度時，考慮到增強模式與障壁能力之間的平衡，該氧化鋁膜之密度較佳地係在2.75 g/cm3 或更高且低於2.79 g/cm3 之一範圍內。
該低密度氧化鋁膜不僅可用於該通道保護膜16，亦可用於該閘極絕緣膜13。然而，當驅動該薄膜電晶體時，由於某一電場被施加至該閘極絕緣膜13，可在該閘極絕緣膜13與該通道(氧化物半導體層14)之間的一介面上發生電荷捕捉，引起磁滯現象。從此點觀察，該低密度氧化鋁膜係較佳地用於該通道保護膜16。
該保護膜17係由(例如)氧化鋁膜或氧化矽膜之一單一層，或氧化鋁膜及氧化矽膜之一多層膜形成。本文所使用之氧化鋁膜係通常用於一薄膜電晶體之一高密度氧化鋁膜。該保護膜17之厚度為(例如)10奈米至100奈米，及較佳為50奈米或更小。在該氧化物半導體膜中，由於混合氫或吸附水，該膜之一電特徵不容易改變。然而，該高密度氧化鋁膜係用作為該保護膜17，使得可藉由該膜之極佳的空氣障壁能力預防氫或水之不利效應。此外，該氧化鋁膜係用作為該保護膜17，及因此可形成該保護膜而不降級氧化物半導體之一電特徵。
製造薄膜電晶體1之方法
圖4及圖5係用於闡釋製造該薄膜電晶體1之一方法之圖式。例如，可按以下方式製造該薄膜電晶體1。
首先，如圖4A所示，一金屬薄膜係藉由一濺鍍或蒸鍍方法而沈積於該基板11之整個表面上，及接著該金屬薄膜係藉由(例如)一微影方法而圖案化以形成該閘極電極12。
接下來，如圖4B所示，該第二層13B及該第一層13A係藉由(例如)一電漿CVD方法而依序沈積以便於覆蓋該基板11及該閘極電極12，使得形成該閘極絕緣膜13。具體言之，首先，包含氮化矽膜之該第二層13B係藉由使用包含矽烷(SiH4 )、氨水(NH3 )及氮之一混合氣體之一電漿CVD方法而沈積。接著，包含氧化矽膜之該第一層13A係藉由使用包含矽烷及一氧化二氮(N2 O)之一混合氣體作為一源氣體之一電漿CVD方法而沈積。
接下來，如圖4C所示，該氧化物半導體層14係藉由(例如)一濺鍍方法而沈積。具體言之，當銦鎵鋅氧化物(IGZO)係用作為該氧化物半導體時，DC濺鍍係以IGZO陶瓷作為一目標而執行。在本文，例如，一DC濺鍍設備之一真空腔室係經抽空至(例如)1×10-4 Pa或更低為佳，及接著氬(Ar)及氧之一混合氣體係被引入該腔室中用於電漿放電。該通道中的載子濃度可藉由調整該混合氣體之氬比氧之一流動比率而控制。
或者，當氧化鋅係用作為該氧化物半導體時，RF濺鍍可以氧化鋅陶瓷作為一目標而執行，或DC濺鍍可在氬及氧之一混合氣體氛圍中以鋅作為一目標而執行。接著，該氧化物半導體層14係藉由(例如)一微影方法以一所需形狀而圖案化。
接下來，如圖5A所示，包含具有負固定電荷之氧化鋁之該通道保護膜16係藉由(例如)使用Al作為一目標之DC濺鍍而沈積於該氧化物半導體層14上。在本文，例如，一DC濺鍍設備之一真空腔室係經抽空至(例如)1×10-4 Pa或更低為佳，及接著氬(Ar)及氧之一混合氣體係經引入至該腔室用於電漿放電。當形成該通道保護膜16之氧化鋁膜之密度降低時，該膜之負固定電荷之密度增加，使得TFT之臨限電壓可正向改變更多。該氧化鋁膜之密度可藉由在沈積期間提高DC功率或降低溫度而降低。此外，由於固定電荷之數量取決於該膜之厚度而變化，所以該臨限電壓可取決於所需特徵而改變厚度來控制。
接下來，如圖5B所示，該通道保護膜16係藉由(例如)一微影方法以一所需形狀而圖案化。
接下來，如圖5C所示，包含(例如)依序堆疊之鉬、鋁及鉬之一金屬薄膜係藉由(例如)一濺鍍方法而沈積於該氧化物半導體層14上的包含該通道保護膜16之一區域中。接著，該金屬薄膜係藉由使用包含磷酸、硝酸及醋酸之一混合溶液之一濕蝕刻方法而圖案化。由於該通道保護膜16保護該氧化物半導體層14之一表面(通道表面)，所以可防止該層14由蝕刻所造成的損害。因此，形成該等源極/汲極電極15A及15B。
接下來，藉由(例如)一濺鍍方法及一原子層沈積(ALD)方法將(例如)氧化鋁膜沈積於該等源極/汲極電極15A及15B上形成該保護膜17，及因此完成圖1所示之該薄膜電晶體1。
薄膜電晶體1之操作及效應
接下來，描述該實施例之薄膜電晶體1之操作及效應。
在該薄膜電晶體1中，當等於或高於一預定臨限電壓之一閘極電壓係通過未顯示之佈線層而施加至該閘極電極12時，在該氧化物半導體層14中形成一通道，及因此電流(汲極電流)在該源極電極15A及汲極電極15B之間流動，使得啟動該電晶體1。
在該實施例中，該通道保護膜16(其包含具有2.70 g/cm3 或更高且低於2.79 g/cm3 之一密度之氧化鋁膜)係設置於該氧化物半導體層14上(在接近該等源極/汲極電極15A及15B之一側上)。具有低於2.79 g/cm3 之一密度之氧化鋁膜係用作為該通道保護膜16，使得該膜16具有負固定電荷且因此帶負電。因此，該薄膜電晶體1之臨限電壓正向改變。
以此方式，在該實施例中，具有2.70 g/cm3 或更高且低於2.79 g/cm3 之一密度之氧化鋁膜係用作為設置於該氧化物半導體層14上的通道保護膜16，及因此該膜16具有可正向改變臨限電壓之負固定電荷。因此，使用一通道之氧化物半導體之薄膜電晶體1可經控制使得臨限電壓正向改變。
實例
如該第一實施例之一實例，量測TFT之一轉移特徵(閘極電壓與汲極電流之間的一關係)。首先，為藉由DC濺鍍在80℃及18 kW之DC功率下而形成200奈米之一厚度之氧化鋁膜之一通道保護膜16量測TFT之一轉移特徵(實例)，及為藉由一電漿CVD方法而形成之氧化矽膜之一通道保護膜量測TFT之一轉移特徵(比較實例)。圖6顯示量測。如所示，在使用該通道保護膜之實例中，相較於使用該氧化矽膜作為該通道保護膜之比較實例，TFT之一轉移特徵正向改變約0.8 V，其中減小該氧化鋁膜之密度以便於產生負固定電荷。可藉由調整用作為該通道保護膜之氧化鋁膜之密度控制該轉移特徵。因此，該氧化鋁膜之密度降低越多，使得該轉移特徵可正向改變越多。
修改1
接下來，描述根據該第一實施例之薄膜電晶體之一修改(修改1)之一薄膜電晶體(薄膜電晶體2)。如同該第一實施例之薄膜電晶體1，該薄膜電晶體2係使用一通道用之氧化物半導體之一底部閘極TFT。在下文中，用相同符號標示與該第一實施例之薄膜電晶體1中的相同元件，且適當省略其等之描述。
圖7顯示根據該修改之薄膜電晶體2之一截面結構。該薄膜電晶體2包含如該第一實施例之依序形成於一基板11上的一閘極電極12、一閘極絕緣膜18、氧化物半導體層14、一通道保護膜19、源極/汲極電極15A及15B及一保護膜17。該閘極絕緣膜18係包含(例如)一第一層18A、一第二層18B及一第三層18C之三層之一多層膜。該第一層18A、該第二層18B及該第三層18C之各者包含氧化矽膜、氮化矽膜或氧化鋁膜。該第一層18A、該第二層18B及該第三層18C之厚度分別為300奈米、50奈米及10奈米。
例如，可按下列方式形成此一閘極絕緣膜18。首先，包含(例如)氮化矽膜之第一層18A係以與該實施例相同之方式藉由一電漿CVD方法而形成於其上形成有閘極電極12的基板11上。接著，一第二層18B係藉由(例如)使用Al作為一目標之DC濺鍍而形成於該第一層18A上。接下來，包含(例如)氧化矽膜之第三層18C係以與該實施例之相同方式藉由一電漿CVD方法而形成。此導致形成包含低密度氧化鋁膜之閘極絕緣膜18，其具有負固定電荷，夾在氧化矽膜或氮化矽膜之間。該氧化物半導體層14係經由該第三層18C而形成於具有負固定電荷之第二層18B上。此可減少由在該氧化鋁膜與該氧化物半導體膜之間的一邊界處的電荷捕捉所引起的磁滯現象，當直接堆疊該低密度氧化鋁膜及該氧化物半導體層14時，發生電荷捕捉。
在該修改中，形成於該氧化物半導體層14上接近該閘極電極12之一側的閘極絕緣膜18係被製成為一三層結構，及具有負固定電荷之該低密度氧化鋁膜係用於該第二層18B，使得該閘極絕緣膜18具有負固定電荷，及因此臨限電壓可正向改變。此外，由於包含氧化矽之第三層18C係設置於包含該低密度氧化鋁膜之第二層18B與該氧化物半導體層14之間，所以可減少磁滯現象。因此，即使設置於氧化物半導體層14上接近該閘極電極12之側的該閘極絕緣膜18係由該低密度氧化鋁膜形成，仍可獲得與該第一實施例相同之效應。
然而，若具有負固定電荷之氧化鋁膜與該氧化物半導體膜之間的一距離增加，則除減少磁滯現象外，臨限電壓之改變不易被減少。因此，該氧化鋁膜與該氧化物半導體膜之間的距離較佳為5奈米至10奈米。
雖然已以底部閘極TFT之通道保護膜及閘極絕緣膜之一者為該低密度氧化鋁膜之情況描述該第一實施例及該修改，但是該等膜二者可均由該低密度氧化鋁膜形成。
第二實施例
圖8顯示根據本發明之一第二實施例之一薄膜電晶體3之一截面結構。該薄膜電晶體3係所謂的頂部閘極(交錯結構)TFT，該薄膜電晶體3使用一通道用之氧化物半導體。該薄膜電晶體3包含依序形成於包含玻璃或類似物之一基板11上的一底塗層膜20、源極/汲極電極15A及15B、氧化物半導體層14、一閘極絕緣膜13及一閘極電極12。一保護膜17係形成於該閘極電極12上在該基板11的整個表面之上。在該實施例中，雖然組件之間的一組態關係係不同於該第一實施例中所描述之底部閘極TFT，由於該等組件之功能及材料係相同的，所以出於方便用相同符號標示該等組件，且適當省略其等之描述。
在該實施例中，形成於該基板11上的底塗層膜20係一低密度氧化鋁膜。提供該底塗層膜20以防止混合來自一基板11之雜質，及該底塗層膜20係經由形成於該膜20上的源極電極15A及汲極電極15B之間的一分離凹槽而與該氧化物半導體層14接觸。換句話說，該底塗層膜20係經形成以與該氧化物半導體層14之一通道接觸。
用作為該底塗層膜20之低密度氧化鋁膜係藉由(例如)使用A1作為一目標之DC濺鍍而沈積。在本文中，例如，一DC濺鍍設備之一真空腔室係經抽空至(例如)1×10-4 Pa或更低為佳，及接著氬(Ar)及氧之一混合氣體係被引入至該腔室用於電漿放電。該氧化鋁膜之密度可視情況藉由在沈積期間控制DC功率或溫度而調整。作為該膜之一特定密度，如該第一實施例中低於2.79 g/cm3 之密度為較佳。該膜之厚度為(例如)50奈米至300奈米。
在該實施例中，與該氧化物半導體層14之通道接觸之底塗層膜20包含低密度氧化鋁，使得該底塗層膜20具有負固定電荷，及因此臨限電壓係正向改變。因此，可獲得與該第一實施例相同之效應。
修改2
圖9顯示根據該第二實施例之一修改(修改2)之一薄膜電晶體(薄膜電晶體4)之一截面結構。甚至在該修改中，雖然諸組件之間的一組態關係係不同於該第一實施例及該修改1中所描述之各自底部閘極TFT，由於該等組件之功能及材料係相同的，所以出於方便用相同符號標示該等組件，且適當省略其等之描述。
如同該第二實施例之薄膜電晶體3，該薄膜電晶體4係使用一通道用之氧化物半導體之頂部閘極TFT。該薄膜電晶體4包含依序形成於一基板11上的一底塗層膜21、源極/汲極電極15A及15B、氧化物半導體層14。一閘極絕緣膜18及一閘極電極12。該底塗層膜21係由氧化矽膜或類似物形成，及該閘極絕緣膜18包含具有負固定電荷之低密度氧化鋁，且係藉由(例如)使用Al作為一目標之DC濺鍍而沈積。可降低處理溫度以便不形成該底塗層膜21。
在該修改中，形成於氧化物半導體層14上接近該閘極電極12之一側的閘極絕緣膜18包含該低密度氧化鋁，使得該閘極絕緣膜18具有負固定電荷，及因此臨限電壓係正向改變。因此，可獲得與該第一實施例相同之效應。
然而，由於某一電場係施加至該閘極絕緣膜18，當使用低密度氧化鋁時，可在該氧化物半導體層14與該閘極絕緣膜18之間的一介面上發生電荷捕捉，引起磁滯現象。因此，該閘極絕緣膜18係形成於如修改1中的一多層結構中，及一絕緣膜(諸如，氧化矽膜)係設置於該氧化物半導體層14與包含該低密度氧化鋁之絕緣膜之間，及因此可減少磁滯現象。此外，如在修改1中，該氧化矽膜之厚度係被控制為5奈米至10奈米，及因此當抑制磁滯現象時，該薄膜電晶體之臨限電壓係以與該第一實施例約相同之位準正向改變。該閘極絕緣膜18可具有一兩層結構。在此一情況中，該氧化矽膜係形成於接近該氧化物半導體膜之一側上，及因此可減少磁滯現象。
應用實例
接下來，對根據該第一及第二實施例及修改1及2之薄膜電晶體之顯示裝置及電子單元之應用實例進行描述。
顯示裝置
圖10顯示用作為一有機EL顯示器(使用有機EL元件之顯示裝置)之一顯示裝置之一組態實例。例如，該顯示元件具有一顯示區域30，其中複數個包含有機EL元件(有機場發射元件)作為顯示元件之像素PXLC係於一TFT基板(該基板11)上配置成一矩陣。作為一信號線驅動器電路之一水平選擇器(HSEL)31、作為一掃描線驅動器電路之一寫掃描器(WSCN)32及作為一驅動線驅動器電路之一驅動掃描器(DSCN)33係設置於該顯示區域30之周邊。
在該顯示區域30中，複數個信號線DTL1至DTLn(一整數n)係配置於一行方向中，及複數個掃描線WSL1至WSLn(一整數n)及複數個驅動線DSL1至DSLm(一整數m)分別係配置於一列方向中。各像素PXLC(對應於紅色(R)、綠色(G)及藍色(B)之像素之一者)係設置於各信號線DTL及各掃描線WSL之一交叉點處。各信號線DTL係連接至將一視頻信號供應至各信號線DTL之水平選擇器31。各掃描線WSL係連接至將一掃描信號(選擇脈衝)供應至各掃描線WSL之寫掃描器32。各驅動線DSL係連接至將一驅動信號(控制脈衝)供應至各驅動線DSL之驅動掃描器33。
圖11顯示該像素PXLC之一電路組態實例。各像素PXLC具有包含一有機EL元件3D之一像素電路40。該像素電路40係一作用驅動器，其具有一取樣電晶體3A、一驅動器電晶體3B、一電容元件3C及該有機EL元件3D。該等電晶體3A及3B對應於該等實施例之各者之薄膜電晶體及類似物。
該取樣電晶體3A之一閘極係連接至一對應掃描線WSL，及該電晶體之一源極及一汲極之一者係連接至一對應信號線DTL，而另一個係連接至該驅動器電晶體3B之一閘極。該驅動器電晶體3B之一汲極係連接至一對應驅動線DSL，及其之一源極係連接至該有機EL元件3D之一陽極。該有機EL元件3D之一陰極係連接至一接地線3H。該接地線3H係共同連接至所有像素PXLC。該電容元件3C係設置於該驅動器電晶體3B之源極與閘極之間。
該取樣電晶體3A回應於由一掃描線WSL所供應之一掃描信號(選擇脈衝)而變為傳導，及因此取樣由一信號線DTL所供應之一視頻信號之一信號電位，且將該信號電位保持在該電容元件3C中。該驅動器電晶體3B係被供應以來自設定為一預定第一電位(未顯示)一驅動線DSL之電流，及對該有機EL元件3D供應與保持於該電容元件3C中的信號電位一致之一驅動電流。該有機EL元件3D係被供應以來自該驅動器電晶體3B之驅動電流及因此發射具有對應於視頻信號之信號電位之亮度之光。
在該顯示裝置中，該取樣電晶體3A回應於由一掃描線WSL所供應之一掃描信號(選擇脈衝)而變為傳導，及因此取樣由一信號線DTL所供應之一視頻信號之一信號電位且保持於該電容元件3C中。此外，由設定為第一電位之一驅動線DSL供應電流給驅動器電晶體3B，該驅動器電晶體3B對該有機EL元件3D(紅色、綠色及藍色之有機EL元件之各者)供應與保持於該電容元件3C中的信號電位一致之一驅動電流。各有機EL元件3D供應該驅動電流及因此發射具有對應於視頻信號之信號電位之亮度之光。因此，該顯示裝置基於該視頻信號執行視頻顯示。
電子單元
在下文中，描述應用於電子單元之顯示裝置之應用實例。該顯示裝置可用於任何領域中的電子單元，其包含一電視設備、一數位相機、一筆記本個人電腦、一行動終端(諸如，一行動電話)及一視頻相機。換句話說，該顯示裝置可用於基於一外部輸入或內部產生之視頻信號用於顯示靜止影像或視頻影像之任何領域中的電子單元。
模組
例如，以圖12所示之一模組之一形式，該顯示裝置可內建於各種電子單元中，諸如，下文所描述之應用實例1至5中的電子單元。例如，在該模組中，曝露於一密封基板50之一區域210係設置於該基板11之一側上，及外部連接終端(未顯示)係藉由延伸該水平選擇器31、該寫掃描器32及該驅動掃描器33之線而形成於該曝露區域210中。該外部連接終端可能與用於輸入或輸出信號之一撓性印刷電路(FPC)220附接。
應用實例1
圖13顯示一電視設備之外觀。該電視設備具有(例如)包含一前面板310及濾光玻璃320之一影像顯示螢幕300，及該影像顯示螢幕300對應於該顯示裝置。
應用實例2
圖14A及圖14B顯示一數位相機之外觀。該數位相機具有(例如)用於閃光燈之一發光區段410、一顯示器420、一功能表開關430及一關閉按鈕440，及該顯示器420對應於該顯示裝置。
應用實例3
圖15顯示一筆記本個人電腦之外觀。該筆記本個人電腦具有(例如)一主體510、用於輸入字母及類似物之操作之一鍵盤520，及用於顯示影像之一顯示器530，及該顯示器530對應於該顯示裝置。
應用實例4
圖6顯示一視頻相機之外觀。該視頻相機具有(例如)一主體610、設置與該主體之一前側面上的一物件拍攝透鏡620、用於拍攝之一開始/停止開關630及一顯示器640。該顯示器640對應於該顯示裝置。
應用實例5
圖17A至圖17G顯示一行動電話之外觀。例如，該行動電話係藉由用一鉸鏈730將一上外殼710連接至一下外殼720而組裝，且具有一顯示器740、一子顯示器750、一圖像燈760及一相機770。該顯示器740或該子顯示器750對應於該顯示裝置。
雖然在前文中已用該等實施例及該等修改描述本發明，但是本發明不限於該等實施例及類似物，且可進行各種修改或替代。例如，雖然已用一閘極絕緣膜係氧化矽膜及氮化矽膜之一兩層膜，或包含夾在氧化矽膜或氮化矽膜之間的一低密度氧化鋁膜之一三層膜之情況作為一實例描述該等實施例及類似物，但是該閘極絕緣膜可形成一單一層結構或包含四層或更多層之一多層結構。
雖然已用使用具有負固定電荷之低密度氧化鋁之通道保護膜係與該氧化物半導體層14接觸之情況作為一實例描述該等實施例及類似物，但是該通道保護膜不需完全接觸該層14。換句話說，若具有負固定電荷之低密度氧化鋁膜至少存在接近如該等修改中所描述之氧化物半導體層14，則可獲得與本發明之實施例及類似物相同之效應。
本申請案包含與2010年4月9日在日本專利局所申請之日本優先權專利申請案日本2010-090729中所揭示者有關之主題，該案之全文以引用之方式併入本文中。
熟習此項技術者應理解，只要係在隨附請求項或其之等效物之範疇內，可取決於設計需求及其他因數發生各種修改、組合、子組合及替代。
1‧‧‧薄膜電晶體
2‧‧‧薄膜電晶體
3‧‧‧薄膜電晶體
3A‧‧‧取樣電晶體
3B‧‧‧驅動器電晶體
3C‧‧‧電容元件
3D‧‧‧有機EL元件
3H‧‧‧接地線
4‧‧‧薄膜電晶體
11‧‧‧基板
12‧‧‧閘極電極
13‧‧‧閘極絕緣膜
13A‧‧‧第一層
13B‧‧‧第二層
14‧‧‧氧化物半導體層
15A‧‧‧源極電極
15B‧‧‧汲極電極
16‧‧‧通道保護膜
17‧‧‧保護膜
18‧‧‧閘極絕緣膜
18A‧‧‧第一層
18B‧‧‧第二層
18C‧‧‧第三層
19‧‧‧通道保護膜
20‧‧‧底塗層膜
21‧‧‧底塗層膜
30‧‧‧顯示區域
31‧‧‧水平選擇器
32‧‧‧寫掃描器
33‧‧‧驅動掃描器
40‧‧‧像素電路
50‧‧‧密封基板
210‧‧‧區域
220‧‧‧撓性印刷電路
300‧‧‧影像顯示螢幕
310‧‧‧面板
320‧‧‧濾光玻璃
410‧‧‧發光區段
420‧‧‧顯示器
430‧‧‧功能表開關
440‧‧‧關閉按鈕
510‧‧‧主體
520‧‧‧鍵盤
530‧‧‧顯示器
610．．．主體
620．．．物件拍攝透鏡
630．．．開始/停止開關
640．．．顯示器
710．．．上外殼
720．．．下外殼
730．．．鉸鏈
740．．．顯示器
750．．．子顯示器
760．．．圖像燈
770．．．相機
圖1係顯示根據本發明之一第一實施例之一薄膜電晶體之一截面結構之一截面圖。
圖2係三種具有不同密度之氧化鋁膜之一CV特徵圖。
圖3係顯示氧化鋁之密度與Vfb之間的一關係之一特徵圖。
圖4A至圖4C係顯示以一步驟順序製造圖1所示之薄膜電晶體之方法的圖式。
圖5A至圖5C係顯示圖4C之後的步驟之圖式。
圖6係一實例及一比較實例之薄膜電晶體之一轉移特徵圖。
圖7係顯示根據修改1之一薄膜電晶體之一截面結構之一截面圖。
圖8係顯示根據本發明之一第二實施例之一薄膜電晶體之一截面結構之一截面圖。
圖9係顯示根據修改2之一薄膜電晶體之一截面結構之一截面圖。
圖10係顯示具有TFT之一顯示裝置之一組態實例之一方塊圖。
圖11係顯示圖10所示之一像素之一詳細組態實例之一電路圖。
圖12係顯示包含圖10所示之顯示裝置之一模組之一示意組態之一平面圖。
圖13係顯示圖10所示之顯示裝置之應用實例1之外觀之一透視圖。
圖14A至圖14B係透視圖，其中圖14A顯示如從一表面側所觀看到的應用實例2之外觀，及圖14B顯示如從一背側所觀看到的其之外觀。
圖15係顯示應用實例3之外觀之一透視圖。
圖16係顯示應用實例4之外觀之一透視圖。
圖17A至圖17G係應用實例5之圖式，其中圖17A係應用實例5在一打開狀態中的一正面圖，圖17B係其之一側面圖，圖17C係其在一關閉狀態中的一正面圖，圖17D係其之一左側圖，圖17E係其之一右側圖，圖17F係其之一頂視圖，及圖17G係其之一底視圖。
1．．．薄膜電晶體
11．．．基板
12．．．閘極電極
13．．．閘極絕緣膜
13A．．．第一層
13B．．．第二層
14．．．氧化物半導體層
15A．．．源極電極
15B．．．汲極電極
16．．．通道保護膜
17．．．保護膜

Claims (8)

  1. 一種薄膜電晶體，其包括：一閘極電極；一對源極/汲極電極；形成一通道且設置於該閘極電極與該對源極/汲極電極之間之氧化物半導體層；設置於該氧化物半導體層上接近該閘極電極之一側的作為一閘極絕緣膜之一第一絕緣膜；及設置於該氧化物半導體層上接近該對源極/汲極電極之一側的一第二絕緣膜；其中該第一絕緣膜及該第二絕緣膜之一者或兩者包含具有2.70 g/cm3 或更高且低於2.79 g/cm3 之一膜密度之氧化鋁。
  2. 如請求項1之薄膜電晶體，其中絕緣膜之一者或兩者為一單一層膜。
  3. 如請求項1之薄膜電晶體，其中絕緣膜之一者或兩者具有一兩層結構，及一層包含氧化矽或氮化矽，及另一層包含該氧化鋁。
  4. 如請求項3之薄膜電晶體，其中該包含氧化鋁之層係經由該包含氧化矽或氮化矽之層而堆疊於該氧化物半導體層上。
  5. 如請求項1之薄膜電晶體，其中絕緣膜之一者或兩者具有一三層結構，及該絕緣膜之一層包含該氧化鋁，及其他兩層包含氧化矽或氮化矽，且中間夾著該包含該氧化鋁之層。
  6. 如請求項1之薄膜電晶體，其中該絕緣膜之膜密度在一深度方向上具有一梯度，及該膜密度之梯度在接近該氧化物半導體層之一側上為低。
  7. 一種顯示裝置，其包含顯示元件及用於驅動該等顯示元件之薄膜電晶體，該等薄膜電晶體之各者包括：一閘極電極；一對源極/汲極電極；形成一通道且設置於該閘極電極與該對源極/汲極電極之間之氧化物半導體層；設置於該氧化物半導體層上接近該閘極電極之一側的作為一閘極絕緣膜之一第一絕緣膜；及設置於該氧化物半導體層上接近該對源極/汲極電極之一側的一第二絕緣膜；其中該第一絕緣膜及該第二絕緣膜之一者或兩者包含具有2.70 g/cm3 或更高且低於2.79 g/cm3 之一膜密度之氧化鋁。
  8. 一種電子單元，其具有包含顯示元件及用於驅動該等顯示元件之薄膜電晶體之一顯示裝置，該等薄膜電晶體之各者包括：一閘極電極；一對源極/汲極電極；形成一通道且設置於該閘極電極與該對源極/汲極電極之間之氧化物半導體層；設置於該氧化物半導體層上接近該閘極電極之一側的作為一閘極絕緣膜之一第一絕緣膜；及設置於該氧化物半導體層上接近該對源極/汲極電極之一側的一第二絕緣膜；其中該第一絕緣膜及該第二絕緣膜之一者或兩者包含具有2.70 g/cm3 或更高且低於2.79 g/cm3 之一膜密度之氧化鋁。
TW100105685A 2010-04-09 2011-02-21 薄膜電晶體，顯示裝置及電子單元 TWI425641B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010090729A JP2011222767A (ja) 2010-04-09 2010-04-09 薄膜トランジスタならびに表示装置および電子機器

Publications (2)

Publication Number Publication Date
TW201145520A TW201145520A (en) 2011-12-16
TWI425641B true TWI425641B (zh) 2014-02-01

Family

ID=44745924

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100105685A TWI425641B (zh) 2010-04-09 2011-02-21 薄膜電晶體，顯示裝置及電子單元

Country Status (5)

Country Link
US (1) US8378351B2 (zh)
JP (1) JP2011222767A (zh)
KR (1) KR101690799B1 (zh)
CN (1) CN102214698B (zh)
TW (1) TWI425641B (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
CN102386237A (zh) * 2011-11-23 2012-03-21 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及装置和一种制备方法
TWI580047B (zh) * 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
KR20130133289A (ko) * 2012-01-20 2013-12-06 파나소닉 주식회사 박막 트랜지스터
TWI512840B (zh) * 2012-02-14 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體及其製作方法及顯示器
US8981370B2 (en) * 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5838119B2 (ja) * 2012-04-24 2015-12-24 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
DE112013002407B4 (de) * 2012-05-10 2024-05-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102141977B1 (ko) 2012-07-20 2020-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US20140061869A1 (en) * 2012-08-31 2014-03-06 Shelby F. Nelson Electronic element including dielectric stack
US8653516B1 (en) * 2012-08-31 2014-02-18 Eastman Kodak Company High performance thin film transistor
TW202422663A (zh) 2012-09-14 2024-06-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9865743B2 (en) 2012-10-24 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide layer surrounding oxide semiconductor layer
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
WO2014171056A1 (ja) * 2013-04-19 2014-10-23 パナソニック株式会社 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法
WO2014181777A1 (ja) 2013-05-09 2014-11-13 独立行政法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
KR102089314B1 (ko) * 2013-05-14 2020-04-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI621130B (zh) 2013-07-18 2018-04-11 半導體能源研究所股份有限公司 半導體裝置及用於製造半導體裝置之方法
US9299855B2 (en) * 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
US9601591B2 (en) 2013-08-09 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9443990B2 (en) 2013-08-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device for adjusting threshold thereof
KR102148957B1 (ko) 2013-09-02 2020-08-31 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
US9449853B2 (en) 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
CN103489920B (zh) * 2013-09-26 2016-08-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
JP6101357B2 (ja) * 2013-10-09 2017-03-22 シャープ株式会社 半導体装置およびその製造方法
WO2015060133A1 (en) 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102529174B1 (ko) 2013-12-27 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102188690B1 (ko) * 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
JP6273606B2 (ja) * 2014-01-31 2018-02-07 国立研究開発法人物質・材料研究機構 固定電荷を内部に誘起したゲート絶縁膜
KR102194823B1 (ko) 2014-03-06 2020-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 기판, 표시 장치 및 박막 트랜지스터 제조 방법
US9634145B2 (en) * 2014-10-29 2017-04-25 Eastman Kodak Company TFT substrate with variable dielectric thickness
JP6519073B2 (ja) * 2014-12-03 2019-05-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
TWI683365B (zh) 2015-02-06 2020-01-21 日商半導體能源研究所股份有限公司 裝置及其製造方法以及電子裝置
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
US9954003B2 (en) * 2016-02-17 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2018063343A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Systems, methods, and apparatuses for implementing bi-layer semiconducting oxides in source and drain for low access and contact resistance of thin film transistors
CN108172625B (zh) * 2016-12-07 2020-09-29 清华大学 一种逻辑电路
TWI667796B (zh) 2017-05-31 2019-08-01 南韓商Ｌｇ顯示器股份有限公司 薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置
KR102448483B1 (ko) * 2017-06-27 2022-09-27 엘지디스플레이 주식회사 고 이동도 반도체 물질을 구비한 박막 트랜지스터 기판 및 그 제조 방법
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
CN107302027A (zh) * 2017-07-04 2017-10-27 华南理工大学 一种双层有源层结构的薄膜晶体管及其制备方法
CN108389909A (zh) * 2018-01-31 2018-08-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示装置及检测离子浓度方法
KR102201110B1 (ko) * 2020-01-22 2021-01-11 삼성디스플레이 주식회사 표시 장치
JP7418703B2 (ja) 2020-07-01 2024-01-22 日新電機株式会社 薄膜トランジスタ
EP4207303A4 (en) * 2021-06-25 2024-01-10 BOE Technology Group Co., Ltd. OXIDE THIN FILM TRANSISTOR AND PREPARATION METHOD THEREFOR, AND DISPLAY DEVICE
JP7382608B1 (ja) * 2022-05-31 2023-11-17 国立大学法人東京農工大学 固定電荷発現方法、薄膜トランジスタの製造方法及び薄膜トランジスタ
JP7464864B2 (ja) 2022-05-31 2024-04-10 日新電機株式会社 固定電荷制御方法及び薄膜トランジスタの製造方法
JP7464863B2 (ja) 2022-05-31 2024-04-10 日新電機株式会社 固定電荷制御方法、薄膜トランジスタの製造方法及び薄膜トランジスタ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
TW200613826A (en) * 2004-09-21 2006-05-01 Casio Computer Co Ltd A display panel and a manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4115441B2 (ja) 2004-10-29 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP5084160B2 (ja) * 2006-03-20 2012-11-28 キヤノン株式会社 薄膜トランジスタ及び表示装置
JP2008147465A (ja) 2006-12-11 2008-06-26 Seiko Epson Corp トランジスタの製造方法、トランジスタ、トランジスタ回路、電子デバイスおよび電子機器
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US20070194379A1 (en) * 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
TW200613826A (en) * 2004-09-21 2006-05-01 Casio Computer Co Ltd A display panel and a manufacturing method thereof

Also Published As

Publication number Publication date
TW201145520A (en) 2011-12-16
CN102214698B (zh) 2015-10-21
JP2011222767A (ja) 2011-11-04
KR20110113568A (ko) 2011-10-17
KR101690799B1 (ko) 2017-01-09
CN102214698A (zh) 2011-10-12
US20110248270A1 (en) 2011-10-13
US8378351B2 (en) 2013-02-19

Similar Documents

Publication Publication Date Title
TWI425641B (zh) 薄膜電晶體，顯示裝置及電子單元
JP5679143B2 (ja) 薄膜トランジスタならびに表示装置および電子機器
JP5552753B2 (ja) 薄膜トランジスタおよび表示装置
US8748878B2 (en) Thin film transistor, method of manufacturing the same, and display device
JP2020202384A (ja) トランジスタ
US8486774B2 (en) Thin film transistor and display device
US8247811B2 (en) Thin-film transistor and display device
US20110215328A1 (en) Thin film transistor, method of manufacturing the thin film transistor, and display device
US8581245B2 (en) Thin film transistor, method of manufacturing thin film transistor, display unit, and electronic device
US20110186853A1 (en) Thin film transistor, method of manufacturing the same, and display unit
TWI643319B (zh) 半導體裝置、顯示單元及電子設備
TWI462304B (zh) 薄膜電晶體、顯示設備及電子裝置
US9053984B2 (en) Thin-film transistor, display unit, and electronic apparatus
US20120211755A1 (en) Thin film transistor, manufacturing method of thin film transistor and display
US9698273B2 (en) Thin film transistor, method of manufacturing the same, display unit, and electronic apparatus
US8981368B2 (en) Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
US20160155848A1 (en) Thin film transistor and method of manufacturing the same, and display unit and electronic apparatus
JP2013080769A (ja) 薄膜トランジスタならびに表示装置および電子機器
JP7544948B2 (ja) 表示装置