CN107302027A - 一种双层有源层结构的薄膜晶体管及其制备方法 - Google Patents
一种双层有源层结构的薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN107302027A CN107302027A CN201710537847.7A CN201710537847A CN107302027A CN 107302027 A CN107302027 A CN 107302027A CN 201710537847 A CN201710537847 A CN 201710537847A CN 107302027 A CN107302027 A CN 107302027A
- Authority
- CN
- China
- Prior art keywords
- layer
- tft
- active layer
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000012212 insulator Substances 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 238000001755 magnetron sputter deposition Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 10
- 102100027311 Beta,beta-carotene 15,15'-dioxygenase Human genes 0.000 claims abstract description 5
- 101000937772 Homo sapiens Beta,beta-carotene 15,15'-dioxygenase Proteins 0.000 claims abstract description 5
- 238000009413 insulation Methods 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 3
- 238000004544 sputter deposition Methods 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 9
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 238000000137 annealing Methods 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 124
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 16
- 229910052593 corundum Inorganic materials 0.000 description 16
- 229910001845 yogo sapphire Inorganic materials 0.000 description 16
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 238000004062 sedimentation Methods 0.000 description 6
- 238000010276 construction Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910000583 Nd alloy Inorganic materials 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000686 essence Substances 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明属于显示器件技术领域,公开了一种双层有源层结构的薄膜晶体管及其制备方法。所述薄膜晶体管由依次层叠的衬底、栅极、栅极绝缘层、有源层和源/漏电极构成;所述有源层由一层绝缘体层和一层半导体层构成,其中半导体层靠近栅极绝缘层;所述的绝缘体层材料为具有绝缘特性的二元氧化物AO,半导体层为具有半导体特性的四元氧化物BCDO,其中A、B、C、D代表不同的金属元素。本发明采用不同的两种氧化物堆叠起来而成为薄膜晶体管的有源层,能够在室温下通过磁控溅射方式制备,制备工艺简单,且不需要退火处理,所得薄膜晶体管具有高迁移率、高稳定性。
Description
技术领域
本发明属于显示器件技术领域,具体涉及一种双层有源层结构的薄膜晶体管及其制备方法。
背景技术
薄膜晶体管是一种应用广泛的半导体器件,其主要用途是在液晶显示器中开启和关闭像素的电子转化以及驱动OLED点亮。
随着显示器向大尺寸、高分辨以及柔性显示发展。对TFT器件有了更高的要求。传统的TFT器件是采用单层半导体层作为TFT器件的有源层,而这种结构的器件高迁移率和高稳定性往往是不可兼得的。
文献1Artificial semiconductor/insulator superlattice channelstructure for high-performance oxide thin-film transistors(DOI:10.1038)公开了一种叠层有源层结构的TFT,有源层由半导体层ZnO和绝缘体层Al2O3多次交替沉积而成,这种叠层结构迁移率相当高;此外,Al2O3一定程度上降低了ZnO缺陷的密度,提升了沉积薄膜表面的平整度,保证了器件稳定性。
文献2室温生长AZO/Al2O3叠层薄膜晶体管性能研究(DOI:10.3788/fgxb20163711.1372)公开了一种室温下生长叠层有源层结构的TFT,有源层由半导体层AZO和绝缘体层Al2O3多次交替沉积而成,这种TFT不需要退火处理,此外,用PLD沉积Al2O3,使Al2O3禁带宽度变大,迁移率提升。
然而以上文献中的TFT器件有以下几个缺点:
(1)文献1中为了消除内在缺陷进而提高性能,器件需要进行退火处理,而以塑料为柔性衬底的TFT器件不能经过高温退火,因此该文献的方法不能推广到柔性显示中。
(2)文献1中TFT器件有源层使用原子层沉积方式(简称ALD方式)进行沉积,通过ALD方式沉积的绝缘体Al2O3禁带宽度较小,容易出现载流子的隧穿,这种现象会导致器件性能尤其是迁移率的下降。
(3)文献1中TFT器件的有源层为6层,文献2中TFT器件的有源层为4层,工艺复杂,不能有效降低成本。
(4)文献2中,室温下,使用AZO,Al2O3依次堆叠作为有源层,且该TFT器件不需退火,但是这类TFT器件受有源层材料限制,其迁移率较低,只有2.27cm 2.v-1.s-1。另外,该器件使用PLD方式沉积薄膜,不利于大面积器件的制备。
发明内容
针对以上现有技术存在的缺点和不足之处,本发明的首要目的在于提供一种双层有源层结构的薄膜晶体管。
本发明的另一目的在于提供上述双层有源层结构的薄膜晶体管的制备方法。
本发明目的通过以下技术方案实现:
一种双层有源层结构的薄膜晶体管,由依次层叠的衬底、栅极、栅极绝缘层、有源层和源/漏电极构成;所述有源层由一层绝缘体层和一层半导体层构成,其中半导体层靠近栅极绝缘层;所述的绝缘体层材料为具有绝缘特性的二元氧化物AO,半导体层为具有半导体特性的四元氧化物BCDO,其中A、B、C、D代表不同的金属元素。
优选地,所述的二元氧化物AO中,A元素为Al、Hf或Zr,更优选为Al。
优选地,所述的四元氧化物BCDO中,B元素为In,C元素为Ga或Sn,D元素为Zn。
优选地,所述绝缘体层的厚度为3nm~3.5nm,半导体层的厚度为9.5nm~10.5nm。
上述双层有源层结构的薄膜晶体管的制备方法,包括如下步骤:
(1)室温下通过直流磁控溅射在衬底上沉积栅极;
(2)通过阳极氧化生长栅极绝缘层;
(3)室温下通过磁控溅射依次沉积半导体层和绝缘体层,得到有源层;
(4)室温下通过真空蒸发镀膜法制备源/漏电极。
优选地,步骤(3)中使用直流磁控溅射沉积半导体层,且施加1KHz、20μs的脉冲;使用射频磁控溅射沉积绝缘体层;沉积半导体层和绝缘体层的磁控溅射的本底真空度为5×10-4Pa。
本发明的原理为:所述的绝缘体层为具有绝缘特性的二元氧化物AO,绝缘体层的功能是让非半导体层平面的电子受到绝缘体层势垒的抑制,无法穿过绝缘体层,电子的运动被限制在半导体层,即形成二维电子传输,促进了载流子浓度和迁移率的提高,高载流子浓度会填充界面缺陷态,抑制界面缺陷对性能的影响,有利于室温下制备器件。
本发明的制备方法及所得到的薄膜晶体管具有如下优点及有益效果:
(1)本发明采用不同的两种氧化物堆叠起来而成为薄膜晶体管的有源层,能够在室温下通过磁控溅射方式制备,制备工艺简单,且不需要退火处理。
(2)本发明所得薄膜晶体管具有高迁移率、高稳定性。
(3)本发明所得超薄的有源层适合大尺寸、高分辨面板。
附图说明
图1是本发明双层有源层结构的薄膜晶体管的层叠结构示意图,其中,01-衬底,02-栅极,03-栅极绝缘层,04-半导体层,05-绝缘体层,06-源/漏电极。
图2和图3是本发明实施例1所得双层有源层结构的薄膜晶体管的转移曲线图。
图4和图5是本发明实施例2所得双层有源层结构的薄膜晶体管的转移曲线图。
图6和图7是本发明实施例3所得双层有源层结构的薄膜晶体管的转移曲线图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述,但本发明的实施方式不限于此。
实施例1
本实施例的一种双层有源层结构的薄膜晶体管,其层叠结构示意图如图1所示。由依次层叠的衬底01、栅极02、栅极绝缘层03、有源层半导体层04、有源层绝缘体层05和源/漏电极06构成。
本实施例半导体层材料为IGZO(氧化铟镓锌),绝缘体层材料为Al2O3。
本实施例的一种双层有源层结构的薄膜晶体管通过如下方法制备:
(1)在室温下在衬底上直流磁控溅射沉积Al:Nd合金,作为栅极;
(2)通过阳极氧化生长Al2O3:Nd栅极绝缘层;
(3)室温下,通过掩膜,磁控溅射生长有源层——通过直流磁控溅射的方法生长半导体层IGZO层;通过射频磁控溅射的方法生长绝缘体层Al2O3层。IGZO层和Al2O3层这两层堆叠作为有源层。具体制备参数:仪器本底真空度为5.0×10-4Pa,其中生长IGZO层使用直流磁控溅射,且施加1KHz、20μs的脉冲,溅射的功率为120W,溅射的氩气与氧气比例为100:5,溅射的气压为1mtorr;生长Al2O3层使用射频磁控溅射,溅射的功率为120W,溅溅射的氩气与氧气比例为100:0,溅射的气压为1mtorr。两层薄膜的厚度通过沉积时间来控制,生长IGZO层沉积72s,厚度为10.146nm,生长Al2O3层沉积130s,厚度为3.02nm。
(4)室温下,真空蒸发镀膜法生长Al源/漏电极——Al电极是在压强为3.0×10-4Pa下,室温通过真空蒸发镀膜法沉积,沉积时间为30min。
本实施例所得双层有源层结构的薄膜晶体管进行测试得到的电学特性曲线如图2和图3所示。图2横坐标VD(V)是施加在源、漏电极之间的电压大小;纵坐标ID(A)是源、漏电极之间产生的电流大小;图2中VG是施加在栅极的电压大小。随着VG的增大,当VG大于开启电压Von时,导电沟道会开启,此时源、漏电极之间的电流大小ID随着施加在源、漏电极之间的电压VD变化而变化。图3横坐标VG(V)是施加在栅极的电压大小;左纵坐标ID(A)是源、漏电极之间产生的电流大小,当VG大于某一值时,导电沟道开启,器件由关态变为开态,沟道电流ID瞬间增大;右纵坐标ID 1/2(A1/2)是源、漏电极之间产生的电流大小的平方根,这条曲线的线性拟合线与横坐标的交点大小为阈值电压Vth。
根据图2和图3的结果获得的参数结果如表1所示。
表1
μsat | 15.7cm2.v-1.s-1 |
Ion/Ioff | 1.97×107 |
SS | 0.37V.decade-1 |
Vth | 1.19V |
饱和器迁移率μsat:迁移率是指电子和空穴在电场下的漂移速度,而饱和迁移率是在饱和区计算的迁移率。
开关比Ion/Ioff:开关比在数值上等于器件的开态电流(Ion)与关态电流之比(Ioff),它反映了器件对电流的调控能力。
亚阈值摆幅SS:表示TFT器件由关态变换到开态时的切换时间大小。
阈值电压Vth:阈值电压是导电沟道开启的临界电压。
由以上结果可以看出,本发明的双层有源层结构的薄膜晶体管,能够在室温下通过磁控溅射制备,且不需要退火处理。所得薄膜晶体管具有高迁移率和高稳定性。
实施例2
本实施例的一种双层有源层结构的薄膜晶体管,其层叠结构示意图如图1所示。由依次层叠的衬底01、栅极02、栅极绝缘层03、有源层半导体层04、有源层绝缘体层05和源/漏电极06构成。
本实施例半导体层材料为IGZO(氧化铟镓锌),绝缘体层材料为Al2O3。
本实施例的一种双层有源层结构的薄膜晶体管通过如下方法制备:
(1)在室温下在衬底上直流磁控溅射沉积Al:Nd合金,作为栅极;
(2)通过阳极氧化生长Al2O3:Nd栅极绝缘层;
(3)室温下,通过掩膜,磁控溅射生长有源层——通过直流磁控溅射的方法生长半导体层IGZO层;通过射频磁控溅射的方法生长绝缘体层Al2O3层。IGZO层和Al2O3层这两层堆叠作为有源层。具体制备参数:仪器本底真空度为5.0×10-4Pa,其中生长IGZO层使用直流磁控溅射,且施加1KHz、20μs的脉冲,溅射的功率为120W,溅射的氩气与氧气比例为100:5,溅射的气压为1mtorr;生长Al2O3层使用射频磁控溅射,溅射的功率为120W,溅溅射的氩气与氧气比例为100:0,溅射的气压为1mtorr。两层薄膜的厚度通过沉积时间来控制,生长IGZO层沉积72s,厚度为10.21nm,生长Al2O3层沉积140s,厚度为3.344nm。
(4)室温下,真空蒸发镀膜法生长Al源/漏电极——Al电极是在压强为3.0×10-4Pa下,室温通过真空蒸发镀膜法沉积,沉积时间为30min。
本实施例所得双层有源层结构的薄膜晶体管进行测试得到的电学特性曲线如图4和图5所示。根据图4和图5的结果获得的参数结果如表2示。
表2
μSat | 12.1cm2.v-1.s-1 |
Ion/Ioff | 7.09×106 |
ss | 0.36V.decade-1 |
Vth | 2.36V |
实施例3
本实施例的一种双层有源层结构的薄膜晶体管,其层叠结构示意图如图1所示。由依次层叠的衬底01、栅极02、栅极绝缘层03、有源层半导体层04、有源层绝缘体层05和源/漏电极06构成。
本实施例半导体层材料为IGZO(氧化铟镓锌),绝缘体层材料为Al2O3。
本实施例的一种双层有源层结构的薄膜晶体管通过如下方法制备:
(1)在室温下在衬底上直流磁控溅射沉积Al:Nd合金,作为栅极;
(2)通过阳极氧化生长Al2O3:Nd栅极绝缘层;
(3)室温下,通过掩膜,磁控溅射生长有源层——通过直流磁控溅射的方法生长半导体层IGZO层;通过射频磁控溅射的方法生长绝缘体层Al2O3层。IGZO层和Al2O3层这两层堆叠作为有源层。具体制备参数:仪器本底真空度为5.0×10-4Pa,其中生长IGZO层使用直流磁控溅射,且施加1KHz、20μs的脉冲,溅射的功率为120W,溅射的氩气与氧气比例为100:5,溅射的气压为1mtorr;生长Al2O3层使用射频磁控溅射,溅射的功率为120W,溅溅射的氩气与氧气比例为100:0,溅射的气压为1mtorr。两层薄膜的厚度通过沉积时间来控制,生长IGZO层沉积75s,厚度为10.48m,生长Al2O3层沉积130s,厚度为3.031nm.
(4)室温下,真空蒸发镀膜法生长Al源/漏电极——Al电极是在压强为3.0×10-4Pa下,室温通过真空蒸发镀膜法沉积,沉积时间为30min。
本实施例所得双层有源层结构的薄膜晶体管进行测试得到的电学特性曲线如图6和图7所示。根据图6和图7的结果获得的参数结果如表3示。
表3
μsat | 11cm2.v-1.s-1 |
Ion/Ioff | 6.66×106 |
SS | 0.49V.decade-1 |
Vth | 4.04V |
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其它的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。
Claims (7)
1.一种双层有源层结构的薄膜晶体管,其特征在于:由依次层叠的衬底、栅极、栅极绝缘层、有源层和源/漏电极构成;所述有源层由一层绝缘体层和一层半导体层构成,其中半导体层靠近栅极绝缘层;所述的绝缘体层材料为具有绝缘特性的二元氧化物AO,半导体层为具有半导体特性的四元氧化物BCDO,其中A、B、C、D代表不同的金属元素。
2.根据权利要求1所述的一种双层有源层结构的薄膜晶体管,其特征在于:所述的二元氧化物AO中,A元素为Al、Hf或Zr。
3.根据权利要求2所述的一种双层有源层结构的薄膜晶体管,其特征在于:所述的二元氧化物AO中,A元素为Al。
4.根据权利要求1所述的一种双层有源层结构的薄膜晶体管,其特征在于:所述的四元氧化物BCDO中,B元素为In,C元素为Ga或Sn,D元素为Zn。
5.根据权利要求1所述的一种双层有源层结构的薄膜晶体管,其特征在于:所述绝缘体层的厚度为3nm~3.5nm,半导体层的厚度为9.5nm~10.5nm。
6.权利要求1~5任一项所述的一种双层有源层结构的薄膜晶体管的制备方法,其特征在于包括如下步骤:
(1)室温下通过直流磁控溅射在衬底上沉积栅极;
(2)通过阳极氧化生长栅极绝缘层;
(3)室温下通过磁控溅射依次沉积半导体层和绝缘体层,得到有源层;
(4)室温下通过真空蒸发镀膜法制备源/漏电极。
7.根据权利要求6所述的一种双层有源层结构的薄膜晶体管的制备方法,其特征在于:步骤(3)中使用直流磁控溅射沉积半导体层,且施加1KHz、20μs的脉冲;使用射频磁控溅射沉积绝缘体层;沉积半导体层和绝缘体层的磁控溅射的本底真空度为5×10-4Pa。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710537847.7A CN107302027A (zh) | 2017-07-04 | 2017-07-04 | 一种双层有源层结构的薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710537847.7A CN107302027A (zh) | 2017-07-04 | 2017-07-04 | 一种双层有源层结构的薄膜晶体管及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107302027A true CN107302027A (zh) | 2017-10-27 |
Family
ID=60135612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710537847.7A Pending CN107302027A (zh) | 2017-07-04 | 2017-07-04 | 一种双层有源层结构的薄膜晶体管及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107302027A (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108493237A (zh) * | 2018-04-19 | 2018-09-04 | 华南理工大学 | 一种azo源漏电极透明薄膜晶体管及其制备方法 |
CN108511348A (zh) * | 2018-04-19 | 2018-09-07 | 华南理工大学 | 一种pen柔性衬底透明薄膜晶体管及其制备方法 |
CN108649074A (zh) * | 2018-04-19 | 2018-10-12 | 华南理工大学 | 一种azo透明栅极薄膜晶体管及其制备方法 |
CN109390411A (zh) * | 2018-09-29 | 2019-02-26 | 华南理工大学 | 一种叠层有源层薄膜晶体管及其制备方法 |
CN110534418A (zh) * | 2019-07-11 | 2019-12-03 | 华南理工大学 | 一种无铟氧化物半导体薄膜晶体管及其室温制备方法 |
CN111640800A (zh) * | 2020-04-30 | 2020-09-08 | 中国科学院微电子研究所 | 一种半导体器件及其制备方法 |
CN112652575A (zh) * | 2020-12-28 | 2021-04-13 | 绵阳惠科光电科技有限公司 | 一种薄膜晶体管阵列基板的制造方法 |
TWI775281B (zh) * | 2020-05-28 | 2022-08-21 | 台灣積體電路製造股份有限公司 | 半導體元件及其製造方法 |
US11450748B2 (en) | 2020-05-28 | 2022-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
CN115425144A (zh) * | 2022-07-26 | 2022-12-02 | 安庆师范大学 | 一种热电子晶体管的制备方法及用其制备的热电子晶体管、应用及应用的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102214698A (zh) * | 2010-04-09 | 2011-10-12 | 索尼公司 | 薄膜晶体管、显示装置以及电子单元 |
KR20150058643A (ko) * | 2013-11-19 | 2015-05-29 | 삼성전자주식회사 | 징크 옥시나이트라이드 박막 트랜지스터 |
CN105552133A (zh) * | 2016-02-24 | 2016-05-04 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管及其制备方法 |
CN105679833A (zh) * | 2016-01-12 | 2016-06-15 | 华南理工大学 | 具有叠层有源层的薄膜晶体管及其制备方法 |
-
2017
- 2017-07-04 CN CN201710537847.7A patent/CN107302027A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102214698A (zh) * | 2010-04-09 | 2011-10-12 | 索尼公司 | 薄膜晶体管、显示装置以及电子单元 |
KR20150058643A (ko) * | 2013-11-19 | 2015-05-29 | 삼성전자주식회사 | 징크 옥시나이트라이드 박막 트랜지스터 |
CN105679833A (zh) * | 2016-01-12 | 2016-06-15 | 华南理工大学 | 具有叠层有源层的薄膜晶体管及其制备方法 |
CN105552133A (zh) * | 2016-02-24 | 2016-05-04 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管及其制备方法 |
Non-Patent Citations (1)
Title |
---|
YONG ZENG ET AL: ""A room temperature strategy towards enhanced performance and bias stability of oxide thin film transistor with a sandwich structure channel layer"", 《APPLIED PHYSICS LETTERS》 * |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108493237A (zh) * | 2018-04-19 | 2018-09-04 | 华南理工大学 | 一种azo源漏电极透明薄膜晶体管及其制备方法 |
CN108511348A (zh) * | 2018-04-19 | 2018-09-07 | 华南理工大学 | 一种pen柔性衬底透明薄膜晶体管及其制备方法 |
CN108649074A (zh) * | 2018-04-19 | 2018-10-12 | 华南理工大学 | 一种azo透明栅极薄膜晶体管及其制备方法 |
CN109390411A (zh) * | 2018-09-29 | 2019-02-26 | 华南理工大学 | 一种叠层有源层薄膜晶体管及其制备方法 |
CN110534418A (zh) * | 2019-07-11 | 2019-12-03 | 华南理工大学 | 一种无铟氧化物半导体薄膜晶体管及其室温制备方法 |
CN111640800A (zh) * | 2020-04-30 | 2020-09-08 | 中国科学院微电子研究所 | 一种半导体器件及其制备方法 |
CN111640800B (zh) * | 2020-04-30 | 2023-04-11 | 中国科学院微电子研究所 | 一种半导体器件及其制备方法 |
TWI775281B (zh) * | 2020-05-28 | 2022-08-21 | 台灣積體電路製造股份有限公司 | 半導體元件及其製造方法 |
US11450748B2 (en) | 2020-05-28 | 2022-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
CN112652575A (zh) * | 2020-12-28 | 2021-04-13 | 绵阳惠科光电科技有限公司 | 一种薄膜晶体管阵列基板的制造方法 |
CN115425144A (zh) * | 2022-07-26 | 2022-12-02 | 安庆师范大学 | 一种热电子晶体管的制备方法及用其制备的热电子晶体管、应用及应用的方法 |
CN115425144B (zh) * | 2022-07-26 | 2024-05-03 | 安庆师范大学 | 一种热电子晶体管的制备方法及用其制备的热电子晶体管、应用及应用的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107302027A (zh) | 一种双层有源层结构的薄膜晶体管及其制备方法 | |
CN103855194B (zh) | 半导体材料、包括其的晶体管和包括晶体管的电子装置 | |
TWI525205B (zh) | Film forming method | |
TWI501403B (zh) | A thin film transistor structure, and a thin film transistor and a display device having the same | |
JP6296463B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2018078344A (ja) | 半導体装置の作製方法 | |
KR101917882B1 (ko) | 반도체 장치 | |
CN107507866A (zh) | 一种多晶氧化物柔性薄膜晶体管及其制备方法 | |
CN105679833B (zh) | 具有叠层有源层的薄膜晶体管及其制备方法 | |
JP2010040552A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2021048414A (ja) | 半導体装置 | |
CN110416087A (zh) | 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法 | |
Jiao et al. | Bottom-gate amorphous In 2 O 3 thin film transistors fabricated by magnetron sputtering | |
JP2012238763A (ja) | 半導体装置及び半導体装置の製造方法 | |
CN104992981B (zh) | 氧化物薄膜晶体管及其制备方法和反相器及其制备方法 | |
Dong et al. | High-performance ZnO thin-film transistors on flexible PET substrates with a maximum process temperature of 100° C | |
Kim et al. | The influence of hafnium doping on bias stability in zinc oxide thin film transistors | |
CN108336135A (zh) | 一种钕铟锌氧化物薄膜晶体管及其制备方法 | |
CN110148632A (zh) | 一种巨介电薄膜晶体管 | |
CN107527946A (zh) | 氧化物半导体薄膜、氧化物薄膜晶体管及其制备方法 | |
CN207038532U (zh) | 一种多晶氧化物柔性薄膜晶体管 | |
WO2023024116A1 (zh) | 氧化物半导体层、薄膜晶体管及其制备方法、显示面板及显示装置 | |
CN107403832A (zh) | 一种高性能薄膜晶体管及其用途 | |
CN104022160B (zh) | 高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管 | |
Li et al. | Effect of oxygen partial pressure on the performance of homojunction amorphous In-Ga-Zn-O thin-film transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171027 |