CN110148632A - 一种巨介电薄膜晶体管 - Google Patents
一种巨介电薄膜晶体管 Download PDFInfo
- Publication number
- CN110148632A CN110148632A CN201910414063.4A CN201910414063A CN110148632A CN 110148632 A CN110148632 A CN 110148632A CN 201910414063 A CN201910414063 A CN 201910414063A CN 110148632 A CN110148632 A CN 110148632A
- Authority
- CN
- China
- Prior art keywords
- giant dielectric
- tft
- thin film
- film transistor
- giant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 69
- 239000003989 dielectric material Substances 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 238000009413 insulation Methods 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 37
- 239000000919 ceramic Substances 0.000 claims abstract description 6
- 229910002112 ferroelectric ceramic material Inorganic materials 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 19
- 229910002966 CaCu3Ti4O12 Inorganic materials 0.000 claims description 10
- 229910052715 tantalum Inorganic materials 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- 229910052758 niobium Inorganic materials 0.000 claims description 7
- 229910002370 SrTiO3 Inorganic materials 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910052684 Cerium Inorganic materials 0.000 claims description 4
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 4
- 229910052691 Erbium Inorganic materials 0.000 claims description 4
- 229910052693 Europium Inorganic materials 0.000 claims description 4
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 4
- 229910052689 Holmium Inorganic materials 0.000 claims description 4
- 229910052779 Neodymium Inorganic materials 0.000 claims description 4
- 229910052777 Praseodymium Inorganic materials 0.000 claims description 4
- 229910052772 Samarium Inorganic materials 0.000 claims description 4
- 229910052771 Terbium Inorganic materials 0.000 claims description 4
- 229910052775 Thulium Inorganic materials 0.000 claims description 4
- 229910052769 Ytterbium Inorganic materials 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- 229910052746 lanthanum Inorganic materials 0.000 claims description 4
- 229910052706 scandium Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 229910052720 vanadium Inorganic materials 0.000 claims description 4
- 229910052727 yttrium Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910052793 cadmium Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 230000004044 response Effects 0.000 abstract description 20
- 230000008901 benefit Effects 0.000 abstract description 16
- 238000000137 annealing Methods 0.000 description 7
- 239000002305 electric material Substances 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052765 Lutetium Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- KWGKDLIKAYFUFQ-UHFFFAOYSA-M lithium chloride Chemical compound [Li+].[Cl-] KWGKDLIKAYFUFQ-UHFFFAOYSA-M 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- ZNQVEEAIQZEUHB-UHFFFAOYSA-N 2-ethoxyethanol Chemical compound CCOCCO ZNQVEEAIQZEUHB-UHFFFAOYSA-N 0.000 description 1
- 229910004247 CaCu Inorganic materials 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910003074 TiCl4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- JQQSUOJIMKJQHS-UHFFFAOYSA-N pentaphene Chemical compound C1=CC=C2C=C3C4=CC5=CC=CC=C5C=C4C=CC3=CC2=C1 JQQSUOJIMKJQHS-UHFFFAOYSA-N 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
一种巨介电薄膜晶体管，设置有栅极和半导体以及位于栅极和半导体层之间的栅绝缘层。所述栅绝缘层为采用巨介电材料作为栅绝缘层。巨介电材料处于陶瓷块状态时，在频率1kHz下相对介电常数大于10000，巨介电材料处于薄膜状态时，在1kHz下相对介电常数大于500。所述巨介电材料为非铁电陶瓷材料。与离子双电层作为TFT的栅绝缘层相比，本发明的巨介电薄膜晶体管具有频率响应好的优势，反相器频率响应大于500Hz，并且低耗电路，因此在显示器领域中具有良好的应用潜力。同时本发明的巨介电薄膜晶体管采用为非铁电材料制备而成，因此无迟滞现象。
Description
技术领域
本发明涉及薄膜晶体管技术领域，特别是涉及一种巨介电薄膜晶体管。
背景技术
用于薄膜晶体管的栅绝缘层的介电材料通常为SiO2(相对介电常数约为3.9)、SiNx(相对介电常数约为7)等，介电常数较低，造成工作电压较高、功耗较大。为降低工作电压、减小功耗，采用高k介电材料(如ZrO2、Al2O3、HfO2等)是常用的做法，但这些材料的相对介电常数通常低于50，还有很大的提升空间。铁电陶瓷材料具有大于100的相对介电常数，但由于铁电材料在居里温度会发生铁电-顺电相转变，使得铁电材料的介电常数随温度的变化明显，从而导致器件的温度稳定性变差，限制其应用范围；此外，铁电材料具有电滞回线，用于薄膜晶体管会造成输出电流的不稳定。
最近，有采用离子双电层(EDL)作为TFT的栅绝缘层的报道，电容率可以达到1μF/cm2以上，但由于离子速度慢，造成频率响应频率只有几赫兹。
因此针对现有技术不足，提供一种巨介电薄膜晶体管以解决现有技术不足甚为必要。
发明内容
本发明的目的在于避免现有技术的不足之处而提供一种巨介电薄膜晶体管。该巨介电薄膜晶体管具有频率响应性好、无迟滞现象和介电常数大的优点。
本发明的上述目的通过以下技术措施实现：
提供一种巨介电薄膜晶体管,设置有栅极和半导体以及位于栅极和半导体层之间的栅绝缘层。
所述栅绝缘层采用巨介电材料作为栅绝缘层。
巨介电材料处于陶瓷块状态时，在频率1kHz下相对介电常数大于10000，巨介电材料处于薄膜状态时，在1kHz下相对介电常数大于500。
所述巨介电材料为非铁电陶瓷材料。
所述巨介电材料为CaCu3Ti4O12或者CaCu3Ti4O12的改性材料；或者
所述巨介电材料为A(Fe1/2G1/2)O3，其中A为Ba、Sr、Ca或者Pb，G为Nb、Ta或者Sb；或者
所述巨介电材料为(M，N)-掺杂NiO，其中M为Li、Na或者K，N为Ti、Al、Si或者Ta；或者
所述巨介电材料为BaTi1-x(Ni1/2W1/2)xO3；或者
所述巨介电材料为(D1/2,E1/2)xTi1-xO2或者(D1/2,E1/2)xTi1-xO2的改性材料，其中D为V、Nb或者Ta其中至少一种，E为B、Al、Ga、In、Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或者Lu其中至少一种；或者
所述巨介电材料为SrTiO3晶界阻挡层材料。
优选的，上述栅绝缘层为巨介电材料在温度小于600℃下制备而成的巨介电材料薄膜。
优选的，上述巨介电材料与玻璃衬底温度兼容。
优选的，上述巨介电薄膜在频率在1kHz下相对介电常数大于500。
优选的，上述半导体为有机半导体。
优选的，上述半导体为非晶硅半导体或者多晶硅半导体。
优选的，上述半导体为一维半导体或者二维半导体。
优选的，上述半导体为III-V族半导体或者II-VI族半导体。
优选的，上述半导体为氧化物半导体。
优选的，上述氧化物半导体含有Zn、Sn、In、Cd或者Ga中的至少一种。
本发明的一种巨介电薄膜晶体管，设置有栅极和半导体以及位于栅极和半导体层之间的栅绝缘层。所述栅绝缘层为采用巨介电材料作为栅绝缘层。巨介电材料处于陶瓷块状态时，在频率1kHz下相对介电常数大于10000，巨介电材料处于薄膜状态时，在1kHz下相对介电常数大于500。所述巨介电材料为非铁电陶瓷材料。与离子双电层作为TFT的栅绝缘层相比，本发明的巨介电薄膜晶体管具有频率响应好的优势，反相器频率响应大于500Hz，并且低耗电路，因此在显示器领域中具有良好的应用潜力。同时本发明的巨介电薄膜晶体管采用为非铁电材料制备而成，因此无迟滞现象。
附图说明
利用附图对本发明作进一步的说明，但附图中的内容不构成对本发明的任何限制。
图1是本发明的一种巨介电薄膜晶体管的结构示意图。
图2是实施例8巨介电薄膜晶体管的在退火温度为200～550℃下的相对介电常数。
图3为实施例8的基于In0.0025Nb0.0025Ti0.995O2栅绝缘层的IZO-TFT的输出电流。
图4为实施例8的基于In0.0025Nb0.0025Ti0.995O2栅绝缘层的IZO-TFT的输入电流。
图5为实施例9的巨介电薄膜晶体管的电容密度及介电常数关系图。
图6为实施例9In0.0025Nb0.0025Ti0.995O2和Sm0.0025Nb0.0025Ti0.995O2均在300℃下退火时相对介电常数与频率的关系图。
图7为实施例9的25％O2下生长并在300℃下退火的Sm0.0025Nb0.0025Ti0.995O2薄膜在不同工作电压下的源漏电流与源漏电压的关系图。
图8为实施例9的巨介电薄膜晶体管的源漏电流、栅极电压和源漏电流的二分之一次方的关系图。
图9为实施例9的巨介电薄膜晶体管的电阻负载型反相器结构图。
图10为实施例9的反相器输入电压和输出电压随时间变化的关系图。
在图1至图10中，包括有：
源/漏电极1、半导体2、栅绝缘层3、栅极4、基板5。
具体实施方式
结合以下实施例对本发明的技术方案作进一步说明。
实施例1。
一种巨介电薄膜晶体管，设置有栅极4和半导体2以及位于栅极4和半导体2层之间的栅绝缘层3。
栅绝缘层3为采用巨介电材料作为栅绝缘层3。
巨介电材料处于陶瓷块状态时，在频率1kHz下相对介电常数大于10000，巨介电材料处于薄膜状态时，在1kHz下相对介电常数大于500。
巨介电材料为非铁电陶瓷材料。
本发明的巨介电材料为CaCu3Ti4O12或者CaCu3Ti4O12的改性材料。本实施例的具体的巨介电材料为CaCu3Ti4O12。
栅绝缘层3为巨介电材料在温度小于600℃下制备而成的巨介电材料薄膜。
巨介电材料与玻璃衬底的温度兼容。
需说明的是，本发明的巨介电材料与玻璃衬底温度兼，是因为玻璃承受的最高温度一般为600℃，而本发明的巨介电材料在温度小于600℃下制备而成的巨介电薄膜，因此巨介电材料与玻璃衬底温度兼。
本发明巨介电薄膜在频率在1kHz下相对介电常数大于500。
需说明的是，本发明的单晶材料在频率为1kHz下的相对介电常数为1000，当制备成薄膜后相对介电常数一般会减小。这里的相对介电常数变化是因为巨介电薄膜经过小于600℃制备后，一般是成为非晶结构或微晶结构，但无法形成单晶结构，因此相对介电常数会下降。
本发明的半导体2可以为氧化物半导体2，也可以为有机半导体2。
当发明的半导体2为有机半导体2时，半导体2可以非晶硅或者多晶硅p1也可以一维半导体2或者二维半导体2；也可以为III-V族半导体2或者II-VI族半导体2，具体实施方式根据实际情况而定。本实施例的有机半导体且为一维半导体2。
与离子双电层作为TFT的栅绝缘层3相比，本发明的巨介电薄膜晶体管具有频率响应好的优势，反相器频率响应大于500Hz，并且低耗电路，因此在显示器领域中具有良好的应用潜力。同时本发明的巨介电薄膜晶体管采用为非铁电材料制备而成，因此无迟滞现象。
实施例2。
一种巨介电薄膜晶体管，其他特征与实施例1相同，不同之处在于：本发明的巨介电材料为A(Fe1/2G1/2)O3，其中A为Ba、Sr、Ca或者Pb，G为Nb、Ta或者Sb。本实施例具体的A(Fe1/2G1/2)O3，其中A为Ba，G为Nb，即为Ba(Fe1/2Nb1/2)O3。
本发明的半导体2为氧化物半导体2，且氧化物半导体2含有Zn。
需说明的是，本发明的A可以为Ba，也可以Sr、Ca或者Pb，具体的实施方式根据实际情况而定。而本发明的G可以为Nb，也可以为Ta或者Sb，具体的实施方式根据实际情况而定。
需说明的是，本发明的氧化物半导可以含有Zn，也可以含有Sn、In、Cd或者Ga中的一种，也可以为多种元素的组合，具体的实施方式根据实际情况而定。
与离子双电层作为TFT的栅绝缘层3相比，本发明的巨介电薄膜晶体管具有频率响应好的优势，反相器频率响应大于500Hz，并且低耗电路，因此在显示器领域中具有良好的应用潜力。同时本发明的巨介电薄膜晶体管采用为非铁电材料制备而成，因此无迟滞现象。
实施例3。
一种巨介电薄膜晶体管，其他特征与实施例1相同，不同之处在于：本发明的巨介电材料为(M，N)-掺杂NiO，其中M为Li、Na或者K，N为Ti、Al、Si或者Ta。本实施例具体的M为Li，N为Ti，即为(Li，Ti)-掺杂NiO。
需说明的是，本发明的M可以为Li，也可以Na或者K，具体的实施方式根据实际情况而定。而本发明的N可以为Ti，也可以为Al、Si或者Ta，具体的实施方式根据实际情况而定。
与离子双电层作为TFT的栅绝缘层3相比，本发明的巨介电薄膜晶体管具有频率响应好的优势，反相器频率响应大于500Hz，并且低耗电路，因此在显示器领域中具有良好的应用潜力。同时本发明的巨介电薄膜晶体管采用为非铁电材料制备而成，因此无迟滞现象。
实施例4。
一种巨介电薄膜晶体管，其他特征与实施例1相同，不同之处在于：本发明的巨介电材料为BaTi1-x(Ni1/2W1/2)xO3。
与离子双电层作为TFT的栅绝缘层3相比，本发明的巨介电薄膜晶体管具有频率响应好的优势，反相器频率响应大于500Hz，并且低耗电路，因此在显示器领域中具有良好的应用潜力。同时本发明的巨介电薄膜晶体管采用为非铁电材料制备而成，因此无迟滞现象。
实施例5。
一种巨介电薄膜晶体管，其他特征与实施例1相同，不同之处在于：本发明的巨介电材料为(D1/2,E1/2)xTi1-xO2或者(D1/2,E1/2)xTi1-xO2的改性材料，其中D为V、Nb或者Ta其中至少一种，E为B、Al、Ga、In、Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或者Lu其中至少一种。本实施例具体的巨介电材料为(D1/2,E1/2)xTi1-xO2，其中D为V，E为B，即为(V1/2,B1/2)xTi1-xO2。
需说明的是，本发明的巨介电材料可以为(D1/2,E1/2)xTi1-xO2，也可以为(D1/2,E1/2)xTi1-xO2的改性材料。且D可以为V，也可以为Nb或者Ta，也可以多种元素组合，具体的实施例方式根据实际情况而定。而E可以为B，也可以为Al、Ga、In、Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或者Lu，也可以多种元素组合，具体的实施例方式根据实际情况而定。
与离子双电层作为TFT的栅绝缘层3相比，本发明的巨介电薄膜晶体管具有频率响应好的优势，反相器频率响应大于500Hz，并且低耗电路，因此在显示器领域中具有良好的应用潜力。同时本发明的巨介电薄膜晶体管采用为非铁电材料制备而成，因此无迟滞现象。
实施例6。
一种巨介电薄膜晶体管，其他特征与实施例1相同，不同之处在于：本发明的巨介电材料为SrTiO3晶界阻挡层材料。
与离子双电层作为TFT的栅绝缘层3相比，本发明的巨介电薄膜晶体管具有频率响应好的优势，反相器频率响应大于500Hz，并且低耗电路，因此在显示器领域中具有良好的应用潜力。同时本发明的巨介电薄膜晶体管采用为非铁电材料制备而成，因此无迟滞现象。
实施例7。
一种巨介电薄膜晶体管，其他特征与实施例1相同，不同之处在于：本发明的巨介电材料为SrTiO3晶界阻挡层材料和巨介电材料为CaCu3Ti4O12。
需说明的是，本发明的巨介电材料可以为CaCu3Ti4O12，也可以为CaCu3Ti4O12的改性材料、A(Fe1/2G1/2)O3、(M，N)-掺杂NiO、BaTi1-x(Ni1/2W1/2)xO3、(D1/2,E1/2)xTi1-xO2、(D1/2,E1/2)xTi1-xO2的改性材料或者SrTiO3晶界阻挡层材料中的一种，也可以为多种的组合，具体的实施方式根据实际情况而定。
与离子双电层作为TFT的栅绝缘层3相比，本发明的巨介电薄膜晶体管具有频率响应好的优势，反相器频率响应大于500Hz，并且低耗电路，因此在显示器领域中具有良好的应用潜力。同时本发明的巨介电薄膜晶体管采用为非铁电材料制备而成，因此无迟滞现象。
实施例8。
一种巨介电薄膜晶体管，如图1所示，其中栅绝缘层3为采用射频溅射制备In0.0025Nb0.0025Ti0.995O2，有源层采用InZnOx(原子比为In:Zn＝2:1，简写为IZO)。
In0.0025Nb0.0025Ti0.995O2具体的制备方法为先将In0.0025Nb0.0025Ti0.995O2制备成陶瓷靶，再安装在溅射仪上通入氩气溅射成膜，厚度范围为200～1000nm，退火温度的范围为200～550℃。
在图2为MIM结构且上下电极均为ITO,可以看出本实施例的退火温度分别为200℃、300℃、400℃、500℃和550℃得到的巨介电薄膜晶体管，在频率为1KHz下的相对介电常数均大于1500，巨介电材料绝缘层In0.0025Nb0.0025Ti0.995O2不同的退火温度会显著影响其介电常数，同时在退火温度为400℃时薄膜有最高的介电常数。
本实施例的巨介电薄膜晶体管，从图3在低源漏电压下没有观察到“电流拥挤”效应，表明ITO S/D电极与IZO活性层之间存在良好的接触。
图4中的IZO TFT工作电压1V，在源漏电流为正值时，亚阈值摆幅68mV/dec(小于场效应晶体管的理论极限：60mV/dec)，以1kHz时Ci＝7607nF/cm2计算为8.95cm2V-1s-1，以准静态Ci＝15525nF/cm 2，计算为1.88cm2V-1s-1，该亚阈值摆幅与场效应晶体管的理论极限60mV/dec接近。
与离子双电层作为TFT的栅绝缘层3相比，本发明的巨介电薄膜晶体管具有频率响应好的优势，反相器频率响应大于500Hz，并且低耗电路，因此在显示器领域中具有良好的应用潜力。同时本发明的巨介电薄膜晶体管采用为非铁电材料制备而成，因此无迟滞现象。
实施例9。
一种巨介电薄膜晶体管，其中栅绝缘层3为采用射频溅射制备Sm0.0025Nb0.0025Ti0.995O2，有源层采用IZO(同实施例8，原子比为In:Zn＝2:1)。
Sm0.0025Nb0.0025Ti0.995O2具体的制备方法为先将In0.0025Nb0.0025Ti0.995制备成合金靶，再安装在溅射仪上通入氩气和氧气进行反应溅射成膜，厚度范围为200～1000nm，退火温度范围为200～600℃。
从图5中表明本实施例制备巨介电薄膜晶体管相较于实例8In0.0025Nb0.0025Ti0.995O2的绝缘层材料，虽然在1kHz介电常数相对更低，但在1kHz～1MHz内有更优异频率稳定性。且电容器件为MIM结构，上下电极均为ITO。
从图6中表明，In0.0025Nb0.0025Ti0.995O2和Sm0.0025Nb0.0025Ti0.995O2均在300℃下退火，其介电常数均大于700。TFT的输出转移没有对应的电容的数据无法使用，故只使用25％O2下生长并在300℃下退火的Sm0.0025Nb0.0025Ti0.995O2薄膜的绝缘层的器件。
从图7的晶体管的绝缘层为Sm0.0025Nb0.0025Ti0.995靶在25％O2分压气氛下生长薄膜，并在300℃下退火。该晶体管也可以实现如实施例8中可在1V的开启电压下工作，从而以降低薄膜晶体管功耗。
图8和图7中晶体管一样，即图8是晶体管(绝缘层为
Sm0.0025Nb0.0025Ti0.995靶在25％O2分压气氛下生长薄膜)的转移曲线，可以看出该TFT工作电压为1V。
图9为电阻负载型反相器结构图，且电阻阻值R＝100kΩ,电源电压VDD＝1.8V。
图10为图9中反相器输入电压和输出电压随时间变化的关系，且该巨介电薄膜晶体管的频率响应好的优势，反相器频率响应大于500Hz。
与离子双电层作为TFT的栅绝缘层3相比，本发明的巨介电薄膜晶体管具有频率响应好的优势，反相器频率响应大于500Hz，并且低耗电路，因此在显示器领域中具有良好的应用潜力。同时本发明的巨介电薄膜晶体管采用为非铁电材料制备而成，因此无迟滞现象。
实施例10。
一种巨介电薄膜晶体管，其中栅绝缘层3为采用脉冲激光沉积(PLD)的方法制备SrTiO3，有源层采用真空蒸发法制备五苯。
与离子双电层作为TFT的栅绝缘层3相比，本发明的巨介电薄膜晶体管具有频率响应好的优势，反相器频率响应大于500Hz，并且低耗电路，因此在显示器领域中具有良好的应用潜力。同时本发明的巨介电薄膜晶体管采用为非铁电材料制备而成，因此无迟滞现象。
实施例11。
一种巨介电薄膜晶体管，其中栅绝缘层3为采用溅射法制备的CaCu3Ti4O12(CCTO)。
与离子双电层作为TFT的栅绝缘层3相比，本发明的巨介电薄膜晶体管具有频率响应好的优势，反相器频率响应大于500Hz，并且低耗电路，因此在显示器领域中具有良好的应用潜力。同时本发明的巨介电薄膜晶体管采用为非铁电材料制备而成，因此无迟滞现象。
实施例12。
一种巨介电薄膜晶体管，其中栅绝缘层3为采用溶液法制备的(Li，Ti)-掺杂NiO。
(Li，Ti)-掺杂NiO的具体制备方法为LiCl、TiCl4、和NiCl2溶于乙二醇单甲醚，旋涂后450℃退火2小时。
与离子双电层作为TFT的栅绝缘层3相比，本发明的巨介电薄膜晶体管具有频率响应好的优势，反相器频率响应大于500Hz，并且低耗电路，因此在显示器领域中具有良好的应用潜力。同时本发明的巨介电薄膜晶体管采用为非铁电材料制备而成，因此无迟滞现象。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细说明，本领域的普通技术人员应当理解，可以对本发明技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。
Claims (10)
1.一种巨介电薄膜晶体管,其特征在于：设置有栅极和半导体以及位于栅极和半导体层之间的栅绝缘层；
所述栅绝缘层采用巨介电材料作为栅绝缘层；
巨介电材料处于陶瓷块状态时，在频率1kHz下相对介电常数大于10000，巨介电材料处于薄膜状态时，在1kHz下相对介电常数大于500；
所述巨介电材料为非铁电陶瓷材料。
2.根据权利要求1所述的巨介电薄膜晶体管,其特征在于：所述巨介电材料为CaCu3Ti4O12或者CaCu3Ti4O12的改性材料；或者
所述巨介电材料为A(Fe1/2G1/2)O3，其中A为Ba、Sr、Ca或者Pb，G为Nb、Ta或者Sb；或者
所述巨介电材料为(M，N)-掺杂NiO，其中M为Li、Na或者K，N为Ti、Al、Si或者Ta；或者
所述巨介电材料为BaTi1-x(Ni1/2W1/2)xO3；或者
所述巨介电材料为(D1/2,E1/2)xTi1-xO2或者(D1/2,E1/2)xTi1-xO2的改性材料，其中D为V、Nb或者Ta其中至少一种，E为B、Al、Ga、In、Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或者Lu其中至少一种；或者
所述巨介电材料为SrTiO3晶界阻挡层材料。
3.根据权利要求2所述的巨介电薄膜晶体管,其特征在于：所述栅绝缘层为巨介电材料在温度小于600℃下制备而成的巨介电材料薄膜。
4.根据权利要求3所述的巨介电薄膜晶体管,其特征在于：所述巨介电材料与玻璃衬底温度兼容。
5.根据权利要求4所述的巨介电薄膜晶体管,其特征在于：所述巨介电薄膜在频率在1kHz下相对介电常数大于500。
6.根据权利要求5所述的巨介电薄膜晶体管,其特征在于：所述半导体为有机半导体。
7.根据权利要求6所述的巨介电薄膜晶体管,其特征在于：所述半导体为非晶硅半导体或者多晶硅半导体。
8.根据权利要求6或者7所述的巨介电薄膜晶体管,其特征在于：所述半导体为一维半导体或者二维半导体。
9.根据权利要求6或者7所述的巨介电薄膜晶体管,其特征在于：所述半导体为III-V族半导体或者II-VI族半导体中。
10.根据权利要求5所述的巨介电薄膜晶体管,其特征在于：所述半导体为氧化物半导体；
所述氧化物半导体含有Zn、Sn、In、Cd或者Ga中的至少一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910414063.4A CN110148632A (zh) | 2019-05-17 | 2019-05-17 | 一种巨介电薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910414063.4A CN110148632A (zh) | 2019-05-17 | 2019-05-17 | 一种巨介电薄膜晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110148632A true CN110148632A (zh) | 2019-08-20 |
Family
ID=67595705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910414063.4A Pending CN110148632A (zh) | 2019-05-17 | 2019-05-17 | 一种巨介电薄膜晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110148632A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111029341A (zh) * | 2019-11-14 | 2020-04-17 | 天津大学 | 钛酸铜钙栅介质层柔性底栅闪存存储器件及其制作方法 |
| CN113563064A (zh) * | 2021-07-16 | 2021-10-29 | 天津理工大学 | 一种二氧化钛基巨介电陶瓷材料及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1699273A (zh) * | 2005-04-29 | 2005-11-23 | 北京科技大学 | 一种锂钛共掺杂氧化镍基陶瓷薄膜及其制备方法 |
| US20110269274A1 (en) * | 2009-11-03 | 2011-11-03 | Applied Materials, Inc. | Thin film transistors having multiple doped silicon layers |
| CN103193477A (zh) * | 2012-01-06 | 2013-07-10 | 三菱综合材料株式会社 | 介电薄膜形成用组合物、介电薄膜的形成方法及介电薄膜 |
-
2019
- 2019-05-17 CN CN201910414063.4A patent/CN110148632A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1699273A (zh) * | 2005-04-29 | 2005-11-23 | 北京科技大学 | 一种锂钛共掺杂氧化镍基陶瓷薄膜及其制备方法 |
| US20110269274A1 (en) * | 2009-11-03 | 2011-11-03 | Applied Materials, Inc. | Thin film transistors having multiple doped silicon layers |
| CN103193477A (zh) * | 2012-01-06 | 2013-07-10 | 三菱综合材料株式会社 | 介电薄膜形成用组合物、介电薄膜的形成方法及介电薄膜 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111029341A (zh) * | 2019-11-14 | 2020-04-17 | 天津大学 | 钛酸铜钙栅介质层柔性底栅闪存存储器件及其制作方法 |
| CN111029341B (zh) * | 2019-11-14 | 2023-12-12 | 天津大学 | 钛酸铜钙栅介质层柔性底栅闪存存储器件及其制作方法 |
| CN113563064A (zh) * | 2021-07-16 | 2021-10-29 | 天津理工大学 | 一种二氧化钛基巨介电陶瓷材料及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103855194B (zh) | 半导体材料、包括其的晶体管和包括晶体管的电子装置 | |
| Nguyen et al. | Controlling microstructure and film growth of relaxor-ferroelectric thin films for high break-down strength and energy-storage performance | |
| Chen et al. | Giant energy storage density in lead-free dielectric thin films deposited on Si wafers with an artificial dead-layer | |
| CN101309864B (zh) | 半导体薄膜及其制造方法以及薄膜晶体管 | |
| JP6296463B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| CN102157682B (zh) | 一种单相铁电薄膜、制备方法及有效电阻调控方式 | |
| Lee et al. | Extremely high tunability and low loss in nanoscaffold ferroelectric films | |
| Trier et al. | Electron mobility in oxide heterostructures | |
| CN102859670B (zh) | 成膜方法 | |
| Guo et al. | Effect of Sn substitution on the energy storage properties of high (001)-oriented PbZrO3 thin films | |
| Yang et al. | High energy storage density achieved in Bi3+-Li+ co-doped SrTi0. 99Mn0. 01O3 thin film via ionic pair doping-engineering | |
| Thatikonda et al. | Sm-doping induced large enhancement of antiferroelectric and energy storage performances of (111) oriented PbZrO3 thin films | |
| CN107302027A (zh) | 一种双层有源层结构的薄膜晶体管及其制备方法 | |
| US8803264B1 (en) | Room-temperature magnetoelectric multiferroic thin films and applications thereof | |
| CN105762197A (zh) | 基于铌镁酸铅钛酸铅单晶的半导体铁电场效应异质结构及其制备方法和应用 | |
| Nguyen et al. | Understanding the effects of electric-field-induced phase transition and polarization loop behavior on the energy storage performance of antiferroelectric PbZrO3 thin films | |
| CN110148632A (zh) | 一种巨介电薄膜晶体管 | |
| Tumarkin et al. | Effect of annealing in oxygen atmosphere on structure and microwave properties of multilayered tunable (Ba, Sr) TiO3 capacitors | |
| CN1851039A (zh) | 一种锆钛酸铅铁电薄膜材料的制备方法 | |
| KR101038238B1 (ko) | 복합 유전체 박막과, 이를 이용한 커패시터 및 전계 효과트랜지스터와, 이들 각각의 제조 방법 | |
| Liu et al. | Structure and electrical properties of Mn doped Bi (Mg1/2Ti1/2) O3-PbTiO3 ferroelectric thin films | |
| CN103956325B (zh) | 一种多层复合氧化物高k介质薄膜晶体管的制备方法 | |
| Tang et al. | Electrical properties of highly (111)-oriented lead zirconate thin films | |
| Zhao et al. | Energy storage and thermodynamics of PNZST thick films with coexisting antiferroelectric and ferroelectric phases | |
| Liu et al. | Effect of LaNiO3 buffer layer on dielectric and tunable properties of Pb0. 82La0. 08Sr0. 1Ti0. 98O3 thin films on Pt/Ti/SiO2/Si substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190820 |
|
| RJ01 | Rejection of invention patent application after publication |