JP2006091063A

JP2006091063A - 液晶表示素子

Info

Publication number: JP2006091063A
Application number: JP2004272908A
Authority: JP
Inventors: Yayoi Nakamura; やよい中村; Shigeru Morikawa; 茂森川; Hiromitsu Ishii; 裕満石井
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2004-09-21
Filing date: 2004-09-21
Publication date: 2006-04-06
Also published as: KR20060051460A; KR100742036B1; CN100470311C; TW200613826A; US20060061713A1; CN1782794A; US7505098B2; TWI333096B

Abstract

【課題】アクティブマトリクス型で半透過反射型の液晶表示素子において、散乱性が大きく、且つ、異方性を持った光散乱反射機能を発揮することができるようにする。
【解決手段】オーバーコート膜２０の上面にはエポキシ系樹脂やポリイミド系樹脂等の有機材料からなるギャップ規制膜２２がその表面が凸凹となるように設けられている。ギャップ規制膜２２の凸凹表面には、この凸凹表面に追従する凸凹表面を有するアルミニウム系金属からなる反射板６が設けられている。反射板６の凸凹表面には、この凸凹表面に追従する凸凹表面を有する自然酸化膜や酸化処理膜等からなる絶縁膜２３が設けられている。絶縁膜２３を含むオーバーコート膜２０の上面にはＩＴＯからなる画素電極５が設けられている。この場合、画素電極５と反射板６とは、その間に絶縁膜２３が介在されていることにより、電気的に絶縁されている。
【選択図】図１

Description

この発明は液晶表示素子に関する。

従来の液晶表示素子には、反射型であり、ガラス基板の上面にアルミニウムからなる平坦な反射層が設けられ、反射層を含むガラス基板の上面に絶縁膜が設けられ、絶縁膜の反射層に対応する部分に断面逆台形形状の複数の傾斜面付スルーホールが設けられ、傾斜面付スルーホールを含む絶縁膜の上面に、傾斜面付スルーホールを含む絶縁膜の凸凹表面に追従する凸凹表面を有するＩＴＯからなる画素電極が設けられたものがある（例えば、特許文献１参照）。

特開２００４−２０６８８号公報

そして、上記構成の液晶表示素子では、平坦な反射層は文字通り光反射機能しか有していないが、画素電極が傾斜面付スルーホールを含む絶縁膜の凸凹表面に追従して凸凹状に形成されているため、この部分での屈折を利用して光散乱機能が発揮され、全体として、外光を散乱反射させるようにしている。

しかしながら、上記構成の液晶表示素子では、凸凹状に形成されＩＴＯからなる画素電極の屈折を利用して光散乱機能を発揮しているので、散乱性が小さく、また傾斜面付スルーホールの傾斜角が一様であるので、反射光が規則的となり、十分な光散乱反射が得られないという問題があった。

そこで、この発明は、十分な光散乱反射機能を有する液晶表示素子を提供することを目的とする。

この発明は、上記目的を達成するため、基板上に凸凹表面を有する有機膜を設け、前記有機膜の凸凹表面に該凸凹表面に追従して反射板と画素電極とを少なくとも一部を重合して設けたことを特徴とするものである。

この発明によれば、凸凹状に形成された反射板の凸凹表面で反射するので、十分な光散乱反射機能を有するものとなる。

（第１実施形態）
図１はこの発明の第１実施形態としてのアクティブマトリクス型で半透過反射型の液晶表示素子の要部の断面図を示し、図２はそのうちの薄膜トランジスタ基板側の透過平面図を示す。この場合、図１は図２のＡ−Ａ線に沿う部分に相当する断面図である。この液晶表示素子は、ガラス基板等からなる薄膜トランジスタ基板１および対向基板３１を備えている。

まず、図２を参照して、薄膜トランジスタ基板１側について説明する。薄膜トランジスタ基板１の上面側（対向基板３１と対向する内面側）には走査ライン２およびデータライン３がマトリクス状に設けられ、その各交点近傍には薄膜トランジスタ４、画素電極５および反射板６が設けられ、さらにほぼ格子状の補助容量電極７が走査ライン２およびデータライン３と平行して設けられている。ここで、図２を明確にする目的で、画素電極５の縁部に斜めの短い実線のハッチングが記入されている。

この場合、画素電極５のほぼ右半分は透過用画素電極部５ａとなっており、ほぼ左半分は反射用画素電極部５ｂとなっている。画素電極５の四辺部は、その周囲に配置されたほぼ格子状の補助容量電極７と重ね合わされている。反射用画素電極部５ｂは反射板６の上側に配置されている。これにより、画素電極５のうち、反射板６形成領域および補助容量電極７形成領域を除く領域が実質的な透過用画素領域となっている。すなわち、透過用画素電極部５ａのうち、補助容量電極７形成領域を除く領域が実質的な透過用画素領域となっている。反射板６に対応する領域は、反射用画素領域となっている。

補助容量電極７は、ほぼ格子状であり、データライン３と重ね合わされた第１の補助容量電極部７ａと、走査ライン２と重ね合わされた第２の補助容量電極部７ｂと、薄膜トランジスタ４と重ね合わされた第３の補助容量電極部７ｃとからなっている。この場合、後で説明するが、補助容量電極７は走査ライン２とは別の層上に設けられ、且つ、そのうちの特に第１の補助容量電極７は、厚さ方向において、すなわち、図２における紙面垂直方向において、データライン３と画素電極５との間にそれぞれ絶縁膜を介して設けられている。

そして、第１の補助容量電極７ａの幅はデータライン３の幅よりもある程度大きくなっている。これにより、第１の補助容量電極７ａは、データライン３と直交する方向の位置ずれがあっても、データライン３が画素電極５と直接対向しないように、データライン３を確実に覆うようになっている。また、第１の補助容量電極７ａはデータライン３の配置領域のほぼ全域に亘って配置されている。これにより、第１の補助容量電極７ａは、画素電極５に対し、データライン３と平行な方向の位置ずれがあっても、画素電極５の左右辺部と確実に重なり、当該方向の位置合わせずれによる補助容量の変動を確実に防止するようになっている。

第２の補助容量電極７ｂの幅は走査ライン２の幅よりもある程度大きくなっている。これにより、第２の補助容量電極７ｂは、走査ライン２と直交する方向の位置ずれがあっても、走査ライン２と確実に重なるようになっている。また、第２の補助容量電極７ｂは走査ライン２の配置領域のほぼ全域に亘って配置されている。これにより、第２の補助容量電極７ｂは、画素電極５に対し、走査ライン２と平行な方向の位置ずれがあっても、画素電極５の上下辺部と確実に重なり、当該方向の位置合わせずれによる補助容量の変動を確実に防止するようになっている。

第３の補助容量電極７ｃおよび反射板６は、薄膜トランジスタ４を覆うように設けられている。これにより、薄膜トランジスタ４への外光の入射を確実に防止するようになっている。また、ほぼ格子状の補助容量電極７および反射板６で画素電極５の実質的な透過用画素領域以外を覆っているので、後述する対向基板３１に光漏れ防止用のブラックマスクを設ける必要はなく、開口率を大きくすることができる。

次に、この液晶表示素子の具体的な構造について、図１を参照して説明する。薄膜トランジスタ基板１の上面の所定の箇所にはクロムやモリブデン等からなるゲート電極１１を含む走査ライン２（図２参照）が設けられている。ゲート電極１１および走査ライン２を含む薄膜トランジスタ基板１の上面には窒化シリコンからなるゲート絶縁膜１２が設けられている。

ゲート電極１１上におけるゲート絶縁膜１２の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜１３が設けられている。ゲート電極１１上における半導体薄膜１３の上面の所定の箇所には窒化シリコンからなるチャネル保護膜１４が設けられている。チャネル保護膜１４の上面両側およびその両側における半導体薄膜１３の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層１５、１６が設けられている。オーミックコンタクト層１５、１６の上面にはクロムやモリブデン等からなるソース・ドレイン電極１７、１８が設けられている。

そして、ゲート電極１１、ゲート絶縁膜１２、半導体薄膜１３、チャネル保護膜１４、オーミックコンタクト層１５、１６およびソース・ドレイン電極１７、１８により、薄膜トランジスタ４が構成されている。

ゲート絶縁膜１２の上面の所定の箇所にはデータライン３が設けられている。この場合、データライン３は、下から順に、真性アモルファスシリコン層３ａ、ｎ型アモルファスシリコン層３ｂ、クロムやモリブデン等からなる金属層３ｃの３層構造となっている。そして、真性アモルファスシリコン層３ａ、ｎ型アモルファスシリコン層３ｂおよび金属層３ｃは、ソース・ドレイン電極１８形成領域における半導体薄膜１３、オーミックコンタクト層１６およびソース・ドレイン電極１８に接続されている。

薄膜トランジスタ４およびデータライン３を含むゲート絶縁膜１２の上面には窒化シリコンからなる層間絶縁膜１９が設けられている。層間絶縁膜１９の上面の所定の箇所にはクロムやモリブデン等からなる補助容量電極７が設けられている。補助容量電極７を含む層間絶縁膜１９の上面には窒化シリコンからなるオーバーコート膜２０が設けられている。ソース・ドレイン電極１７上における層間絶縁膜１９およびオーバーコート膜２０にはコンタクトホール２１が設けられている。

オーバーコート膜２０の上面の反射板形成領域にはエポキシ系樹脂やポリイミド系樹脂等の有機材料からなるギャップ規制膜（有機膜）２２がその表面が凸凹となるように設けられている。ギャップ規制膜２２の凸凹表面には、この凸凹表面に追従する凸凹表面を有するアルミニウムやアルミニウム合金等のアルミニウム系金属からなる反射板６が設けられている。反射板６の凸凹表面には、この凸凹表面に追従する凸凹表面を有する自然酸化膜や酸化処理膜等からなる絶縁膜２３が設けられている。

絶縁膜２３を含むオーバーコート膜２０の上面の所定の箇所にはＩＴＯからなる画素電極５がコンタクトホール２１を介してソース・ドレイン電極１７に接続されて設けられている。この場合、絶縁膜２３の上面に設けられた画素電極５は、絶縁膜２３の凸凹表面に追従する凸凹状となっている。画素電極５と反射板６とは、その間に絶縁膜２３が介在されていることにより、電気的に絶縁されている。絶縁膜２３の上面に設けられた画素電極５の上面の所定の箇所には樹脂等からなる柱状スペーサ２４が設けられている。

次に、表面を凸凹とされたギャップ規制膜２２の形成方法について説明する。まず、表面を凸凹とされた型の凸凹表面に、印刷法、スピンコート法、ダイコート法等により、エポキシ系樹脂やポリイミド系樹脂等の有機材料からなるギャップ規制膜形成用膜をその上面が平坦となるように形成する。次に、型の上下を反転して、ギャップ規制膜形成用膜を、図１に示すオーバーコート膜２０の上面に転写する。次に、この転写されたギャップ規制膜形成用膜をフォトリソグラフィ法によりパターニングすると、図１に示すように、表面を凸凹とされたギャップ規制膜２２が形成される。

ここで、型の凹凸表面は、例えば凹凸を有するローラを樹脂フィルム上に回転しながら熱圧着する方法により形成することができるものであり、図１ではギャップ規制膜２２の表面の凹凸はほぼ一様な傾斜角度および深さに図示されているが、ローラの凹凸の傾斜角度および深さを適宜変化することにより、型の凸凹を傾斜角度および深さがランダムなものとすることが可能であり、この型に充填するギャップ規制膜形成用膜の表面、すなわち、ギャップ規制膜２２の表面に傾斜角度および深さがランダムな凹凸を形成することができる。

他の形成方法としては、図１に示すオーバーコート膜２０の上面に、印刷法、スピンコート法、ダイコート法等により、エポキシ系樹脂やポリイミド系樹脂等の有機材料からなるギャップ規制膜形成用膜をその上面が平坦となるように形成する。次に、ギャップ規制膜形成用膜を半硬化させる。次に、半硬化状態のギャップ規制膜形成用膜の上面に、表面が凸凹のローラを加熱しながら転動させることにより、凸凹を形成する。次に、ギャップ規制膜形成用膜をフォトリソグラフィ法によりパターニングすると、図１に示すように、表面を凸凹とされたギャップ規制膜２２が形成される。

なお、図１ではギャップ規制膜２２の表面の凹凸は、上面（水平面）に対する傾斜角度が６０度以上に図示されているが、これは図面の都合によるもので、実際には、液晶表示素子に入射された光が、垂直方向に反射されるようにするためには、上面に対する傾斜角度が５度〜２０度程度のものが多く含まれるようにすることが望ましい。

ギャップ規制膜２２上に反射板６を形成するには、通常、スパッタによりギャップ規制膜２２上に反射板形成用膜を成膜し、フォトリソグラフィ技術により所望の形状にすればよい。次に、反射板６上に絶縁膜２３を形成し、スパッタにより全面にＩＴＯを成膜し、フォトリソグラフィ技術により画素電極５を形成する。ここで、反射板形成用膜としてアルミニウム系金属を用いる場合、スパッタにより反射板形成用膜を成膜すると、表面に自然酸化膜が形成されるので、別工程として絶縁膜２３を形成する必要がなくなる。別工程として絶縁膜２３を形成する場合には、酸化シリコン膜や窒化シリコン膜をＣＶＤ法あるいはスパッタで成膜し、エッチング等によりパターニングすればよい。

一方、対向基板３１の下面（薄膜トランジスタ１と対向する側の内面）には樹脂からなる赤、緑、青のカラーフィルタ３２が設けられている。カラーフィルタ３２の下面にはＩＴＯ等の透明導電材料からなる対向電極３３が設けられている。そして、薄膜トランジスタ基板１と対向基板３１とは、ギャップ規制膜２２上に積層された画素電極５上に柱状スペーサ２４を形成し、該柱状スペーサ２４、ギャップ規制膜２２(画素電極５、反射板６、絶縁膜２３を含む）をギャップ部材として、シール材（図示せず）を介して互いに貼り合わされ、シール材の内側における両基板１、３１間には液晶３４が封入されている。

そして、上記構成の液晶表示素子を透過型として使用する場合には、薄膜トランジスタ基板１の下面側に配置されたバックライト（図示せず）を点灯させると、バックライトからの光が薄膜トランジスタ基板１、ゲート絶縁膜１２、層間絶縁膜１９、オーバーコート膜２０、画素電極５のうちの実質的な透過用画素領域、液晶３４、対向電極３３、カラーフィルタ３２および対向基板１を透過して対向基板３１の上面側に出射され、これにより表示を行なう。

一方、上記構成の液晶表示素子を反射型として使用する場合には、バックライトを点灯させず、対向基板３１の上面側から入射された外光が対向基板３１、カラーフィルタ３２、対向電極３３、液晶３４、画素電極５および絶縁膜２３を透過して反射板６で反射され、この反射光が上記とは逆の光路を経て対向基板３１の上面側に出射され、これにより表示を行なう。

この場合、反射板６は、アルミニウム系金属により、ギャップ規制膜２２の凸凹表面に追従する凸凹表面を有するように形成されているため、この凸凹表面で散乱性が大きく、且つ、異方性を持った光散乱反射機能が発揮される。また、反射板６下のギャップ規制膜２２の膜厚により、反射板６と対向電極３３との間のギャップが画素電極５の実質的な透過用画素領域と対向電極３３との間のギャップの１／３〜２／３、望ましくは１／２程度となるようにしておくと、反射率および透過率が共に最適となるマルチギャップ構造とすることができる。

ところで、上記構成の液晶表示素子では、画素電極５と反射板６とは、その間に絶縁膜２３が介在されていることにより、電気的に絶縁されている。この結果、アルミニウム系金属からなる反射板６の表面に自然酸化膜や酸化処理膜等からなる絶縁膜２３を形成した後に、ＩＴＯからなる画素電極５をフォトリソグラフィ法により形成するとき、ＩＴＯからなる画素電極５とアルミニウム系金属からなる反射板６との間に電池反応が発生しないようにすることができる。

また、上記構成の液晶表示素子では、データライン３と画素電極５との間に、データライン３の幅よりも広い形状を有する第１の補助容量電極７ａを設けているので、この第１の補助容量電極７ａにより、データライン３と画素電極５との間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。

（第２実施形態）
図３はこの発明の第２実施形態としての液晶表示素子の図１同様の断面図を示す。この液晶表示素子において、図１に示す場合と異なる点は、絶縁膜２３の代わりに、反射板６およびギャップ規制膜２２を含むオーバーコート膜２０の上面に窒化シリコンからなる薄い絶縁膜２５を設けた点である。この場合、絶縁膜２５は、薄いので、反射板６の凸凹表面においては、この凸凹表面に追従して凸凹状に形成されている。また、画素電極５は、絶縁膜２５、オーバーコート膜２０および層間絶縁膜１９に設けられたコンタクトホール２１を介してソース・ドレイン電極１７に接続されている。

（第３実施形態）
図４はこの発明の第３実施形態としての液晶表示素子の図１同様の断面図を示す。この液晶表示素子において、図１に示す場合と大きく異なる点は、オーバーコート膜２０の上面にエポキシ系樹脂やポリイミド系樹脂等の有機材料からなる表面凸凹膜２６を設け、表面凸凹膜２６の凸凹表面に、この凸凹表面に追従する凸凹表面を有する反射板６を設け、反射板６の凸凹表面に、この凸凹表面に追従する凸凹表面を有する絶縁膜２３を設け、絶縁膜２３を含む表面凸凹膜２６の凸凹表面に、この凸凹表面に追従する凸凹表面を有する画素電極５を設けた点である。

この場合、画素電極５は、表面凸凹膜２６、オーバーコート膜２０および層間絶縁膜１９に設けられたコンタクトホール２１を介してソース・ドレイン電極１７に接続されている。また、反射板６と対向する部分における対向電極３３の下面には、エポキシ系樹脂やポリイミド系樹脂等の透明有機材料からなる透明ギャップ規制膜３５が設けられている。なお、画素電極５と補助容量電極７との間の絶縁が表面凸凹膜２６で十分である場合には、オーバーコート膜２０を薄くするかあるいはオーバーコート膜２０を省略してもよい。

（第４実施形態）
上記各実施形態では、薄膜トランジスタ４がアモルファスシリコン薄膜トランジスタである場合について説明したが、この発明はポリシリコン薄膜トランジスタにも適用することができる。そこで、次に、図１同様の断面図である図５を参照して、この発明の第４実施形態としてのポリシリコン薄膜トランジスタを備えた液晶表示素子について説明する。

図５に示すように、薄膜トランジスタ基板１の上面には酸化シリコンからなる第１の下地絶縁膜４１および窒化シリコンからなる第２の下地絶縁膜４２が設けられている。第２の下地絶縁膜４２の上面の所定の箇所にはポリシリコンからなる半導体薄膜４３が設けられている。この場合、半導体薄膜４３の中央部は真性領域からなるチャネル領域４３ａとされ、その両側はｎ型不純物注入領域からなるソース領域４３ｂおよびドレイン領域４３ｃとされている。

半導体薄膜４３を含む第２の下地絶縁膜４２の上面には窒化シリコンからなるゲート絶縁膜１２が設けられている。チャネル領域４３ａ上におけるゲート絶縁膜１２の上面の所定の箇所にはクロムやモリブデン等からなるゲート電極１１が設けられている。また、ゲート絶縁膜１２の上面の所定の箇所にはクロムやモリブデン等からなる走査ライン（図示せず）がゲート電極１１に接続されて設けられている。

ゲート電極１１等を含むゲート絶縁膜１２の上面には窒化シリコンからなる第１の層間絶縁膜４４が設けられている。ソース領域４３ｂおよびドレイン領域４３ｃ上におけるゲート絶縁膜１２および第１の層間絶縁膜４４にはコンタクトホール４５、４６が設けられている。

第１の層間絶縁膜４４の上面の各所定の箇所にはクロムやモリブデン等からなるソース・ドレイン電極１７および１８がコンタクトホール４５、４６を介してソース領域４３ｂおよびドレイン領域４３ｃに接続されて設けられている。第１の層間絶縁膜４４の上面の所定の箇所にはクロムやモリブデン等からなるデータライン３がソース・ドレイン電極１８に接続されて設けられている。

そして、半導体薄膜４３、ゲート絶縁膜１２、ゲート電極１１、第１の層間絶縁膜４４、コンタクトホール４５、４６、ソース・ドレイン電極１７および１８により、薄膜トランジスタ４が構成されている。

ソース・ドレイン電極１７、１８およびデータライン３を含む第１の層間絶縁膜４４の上面には窒化シリコンからなる第２の層間絶縁膜４７が設けられている。第２の層間絶縁膜４７の上面の所定の箇所にはクロムやモリブデン等からなる補助容量電極７が設けられている。補助容量電極７を含む第２の層間絶縁膜４７の上面には窒化シリコンからなるオーバーコート膜２０が設けられている。ソース・ドレイン電極１７上における第２の層間絶縁膜４７およびオーバーコート膜２０にはコンタクトホール２１が設けられている。

オーバーコート膜２０の上面の反射板形成領域にはエポキシ系樹脂やポリイミド系樹脂等の有機材料からなるギャップ規制膜２２がその表面が凸凹となるように設けられている。ギャップ規制膜２２の凸凹表面には、この凸凹表面に追従する凸凹表面を有するアルミニウム系金属からなる反射板６が設けられている。反射板６の凸凹表面には、この凸凹表面に追従する凸凹表面を有する自然酸化膜や酸化処理膜等からなる絶縁膜２３が設けられている。絶縁膜２３を含むオーバーコート膜２０の上面の所定の箇所にはＩＴＯからなる画素電極５がコンタクトホール２１を介してソース・ドレイン電極１７に接続されて設けられている。この場合も、絶縁膜２３の上面に設けられた画素電極５は、絶縁膜２３の凸凹表面に追従する凸凹状となっている。

（その他の実施形態）
上述の実施形態では、ギャップ規制膜(有機膜）２２上に反射板６および画素電極５を重合して設けたものとしたが、この順でなく、画素電極５上に反射板６を形成するようにしても良い。この場合、反射板６と画素電極５とを絶縁する必要はなく、電気的に導通するようにようにしてもよい。また、柱状スペーサ２４は、ギャップ規制膜２２上以外の他の領域に形成することができる。

また、画素電極５（および反射板６）が列方向に直線状に配列されたストライプ配列とし、データライン３および第１の補助容量電極７ａをこの画素電極５間において列方向に直線状に形成した場合で説明したが、画素電極５を１行毎に半ピッチずつずらした、所謂、デルタ配列となしたものにも適用することが可能であり、その場合には、データライン３および第１の補助容量電極７ａは、画素電極５の各行間において、走査ライン２と平行に画素電極５の半ピッチ分延出されたジグザグ形状に形成される。また、スイッチング素子として薄膜トランジスタを用いているが、ダイオード等、他のスイッチング素子を適用することができる。

この発明の第１実施形態としてのアクティブマトリクス型で半透過反射型の液晶表示素子の要部の断面図。図１に示す液晶表示素子における薄膜トランジスタ基板側の透過平面図。この発明の第２実施形態としての液晶表示素子の図１同様の断面図。この発明の第３実施形態としての液晶表示素子の図１同様の断面図。この発明の第４実施形態としての液晶表示素子の図１同様の断面図。

符号の説明

１薄膜トランジスタ基板
２走査ライン
３データライン
４薄膜トランジスタ
５画素電極
５ａ透過用画素電極部
５ｂ反射用画素電極部
６反射板
７補助容量電極
２２ギャップ規制膜

Claims

基板上に凸凹表面を有する有機膜を設け、前記有機膜の凸凹表面に該凸凹表面に追従して反射板と画素電極とを少なくとも一部を重合して設けたことを特徴とする液晶表示素子。
請求項１に記載の発明において、前記反射板と前記画素電極との間に絶縁膜が介在されていることを特徴とする液晶表示素子。
請求項２に記載の発明において、前記絶縁膜は前記反射板の表面に形成された酸化膜からなることを特徴とする液晶表示素子。
請求項２に記載の発明において、前記絶縁膜は前記反射板の表面に成膜された絶縁膜からなることを特徴とする液晶表示素子。
請求項１に記載の発明において、前記反射板はアルミニウム系金属からなり、前記画素電極はＩＴＯからなることを特徴とする液晶表示素子。
請求項１に記載の発明において、前記画素電極は、前記反射板上に重合して設けられた反射用画素電極部と、前記反射板に隣接する領域に設けられた透過用画素電極部とを有することを特徴とする液晶表示素子。
請求項６に記載の発明において、前記有機膜は前記反射板下にのみ設けられたギャップ規制膜からなることを特徴とする液晶表示素子。
請求項６に記載の発明において、前記有機膜は前記反射用画素電極部下の前記反射板および前記透過用画素電極部下に設けられ、前記基板に対向して配置された対向基板の内面側の前記反射板と対向する部分にギャップ規制膜が設けられていることを特徴とする液晶表示素子。
請求項１に記載の発明において、前記基板と前記有機膜との間に、薄膜トランジスタが設けられ、前記画素電極は、前記薄膜トランジスタのソース・ドレイン電極に接続されていることを特徴とする液晶表示素子。
請求項９に記載の発明において、前記薄膜トランジスタと前記有機膜との間に補助容量電極が設けられていることを特徴とする液晶表示素子。
請求項１０に記載の発明において、前記基板上に前記薄膜トランジスタのソース・ドレイン電極に接続されたデータラインが設けられ、前記補助容量電極は中間絶縁膜を介して前記データラインと重ね合わされた部分を有し、前記補助容量電極の前記データラインと重ね合わされた部分の幅は前記データラインの幅よりも広くなっていることを特徴とする液晶表示素子。
請求項１１に記載の発明において、前記補助容量電極は前記画素電極の全周辺部と重ね合わされていることを特徴とする液晶表示素子。
薄膜トランジスタ基板と対向基板間に液晶が封入された液晶表示素子において、薄膜トランジスタ基板上に設けられた薄膜トランジスタをオーバーコート膜で覆い、該オーバーコート膜上に凹凸表面を有するギャップ規制膜を設け、該ギャップ規制膜の凹凸表面上に反射板を設けると共に、前記ギャップ規制膜上および前記オーバーコート膜の一部領域上に跨って画素電極を設けたことを特徴とする液晶表示素子。
請求項１３に記載の発明において、前記ギャップ規制膜上に形成された前記反射板は、その上面が、液晶表示素子のギャップの１／３〜２／３に位置付けられていることを特徴とする液晶表示素子。