JP2009128687A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2009128687A
JP2009128687A JP2007304356A JP2007304356A JP2009128687A JP 2009128687 A JP2009128687 A JP 2009128687A JP 2007304356 A JP2007304356 A JP 2007304356A JP 2007304356 A JP2007304356 A JP 2007304356A JP 2009128687 A JP2009128687 A JP 2009128687A
Authority
JP
Japan
Prior art keywords
insulating film
display device
film
pixel
connection hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007304356A
Other languages
English (en)
Inventor
Koichi Nagasawa
耕一 永澤
Takeo Koito
健夫 小糸
Takashi Yamaguchi
貴司 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Japan Display West Inc
Original Assignee
Sony Mobile Display Corp
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Mobile Display Corp, Sony Corp filed Critical Sony Mobile Display Corp
Priority to JP2007304356A priority Critical patent/JP2009128687A/ja
Publication of JP2009128687A publication Critical patent/JP2009128687A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】画素電極の下地部分の絶縁膜が膜厚段差を備えている構成において、絶縁膜に形成した接続孔部分での光漏れを防止してコントラストの向上が図られた表示性能の良好な液晶表示装置を提供する。
【解決手段】第1基板2と第2基板3との間に液晶層LCを狭持してなり、第1基板2における液晶層LC側の面上に、マトリックス状に配列された複数の画素回路21と、画素回路21を覆う状態で設けられた絶縁膜23と、絶縁膜23に設けた接続孔23Aを介して各画素回路21に接続された複数の画素電極25とが設けられた表示装置1において、絶縁膜23は、画素電極25の下地となる各部分に膜厚段差dを有している。接続孔25aは、膜厚段差d下部の薄膜部分に設けられている。
【選択図】図1

Description

本発明は、表示装置に関し、特には1つの画素に反射表示部と透過表示部が設けられた半透過反射型の液晶表示装置への適用に適する表示装置に関する。
1つの画素内に透過表示部と反射表示部を設けた半透過半反射型の液晶表示装置は、透過型の液晶表示装置に比べて低消費電力化が可能であり、また表示面の反対側にバックライトが設置されるため暗い場所と明るい場所との両方で良好な視認性が得られ、高画質を実現することができる。
図14には、このような半透過半反射型の液晶表示装置における1画素分の概略断面図を示す。この図に示すように、半透過半反射型の液晶表示装置100は、第1基板2と第2基板3との間に液晶層LCを狭持してなる。
第1基板2の液晶層LC側の面には、画素毎に薄膜トランジスタTrを有する画素回路21が配置され、これらを覆う状態で光透過性の絶縁膜23が設けられている。この絶縁膜23は、下地の凹凸を埋め込むと同時に、1画素内において膜厚段差dを有しており、これにより反射表示部1rと透過表示部1tとにおける液晶膜厚(いわゆるセルギャップ)が調整されている。また、反射表示部1rの絶縁膜23表面は、光拡散面として凹凸形状に形成されている。
このような絶縁膜23上には、画素電極25として、反射表示部1rに設けられた反射電極25rと、透過表示部1tに設けられた透明電極25tとが設けられている。この画素電極25は、絶縁膜23形成された接続孔23cを介して、画素回路21に接続されている。そして、このような画素電極25を覆う状態で配向膜27が設けられている。
一方、第2基板3の液晶層LC側の面には、共通電極31および配向膜33がこの順に設けられている。
以上のような構成において、画素電極25と画素回路21とを接続するための接続孔23cは、反射表示部1rの絶縁膜23における段差上部の厚膜部分に設けられている。そして、画素電極25と画素回路21との接続は、反射電極25rまたは反射電極25r下に積層させた透明電極25tによってなされている(以上、例えば下記特許文献1参照)。
特開2005−331675号公報
図14を用いて説明した構成においては、画素電極25と画素回路21とを接続するための接続孔23cが、反射表示部1rに設けられる。これにより、透過表示部1tにおける透過率が確保されている。
しかしながら、このような構成では、厚膜化した絶縁膜23に径の広がりを抑えて接続孔23cを形成した場合、図15(図14のA部)の拡大図に示すように、絶縁膜23の接続孔23c内において配向膜27が画素電極25上に塗布されていない部分が発生し易くなる。そしてこれにより、反射表示部1rにおいて接続孔23cの形成箇所に対応して黒表示の際の光漏れが生じることが判った。図16には、上記構成の表示装置における6画素分の黒表示を示す。この図に示すように、黒表示の際には、6画素分の接続孔の形成位置に対応する6箇所に光漏れが生じていることが判る。このような光漏れは、コントラストの劣化による表示性能の低下要因となっている。
そこで本発明は、画素電極の下地部分の絶縁膜が膜厚段差を備えている構成において、絶縁膜に形成した接続孔部分での光漏れを防止してコントラストの向上が図られた表示性能の良好な液晶表示装置を提供することを目的とする。
このような目的を達成するための本発明の表示装置は、一対の基板間に液晶層を狭持してなる液晶表示装置であり、一対の基板のうちの一方における前記液晶層の面上には、マトリックス状に配列された複数の画素回路が設けられ、これを覆う状態で絶縁膜が設けられている。この絶縁膜上には、絶縁膜に設けた接続孔を介して各画素回路に接続された複数の画素電極が設けられている。このような構成において、絶縁膜は、画素電極の下地となる各部分に膜厚段差を有している。そして特に、上述した接続孔は、絶縁膜における膜厚段差上部の厚膜部分を外した位置に設けられていることを特徴としている。
このような構成の表示装置では、段差を有する絶縁膜の厚膜部分を外して接続孔を設けたことにより、接続孔のアスペクト比が小さく抑えられる。これにより、画素開口となる画素電極の配置分部に対応してアスペクト比の大きな接続孔が設けられることに起因する光漏れが防止される。
以上説明したように本発明によれば、半透過半反射型の液晶表示装置のように画素電極の下地となる絶縁膜に段差を有する液晶表示装置において、画素開口内における光漏れを防止してコントラストの向上を図ることが可能になる。
以下、本発明を適用した実施の形態を図面に基づいて詳細に説明する。
<液晶表示装置>
図1(a)は本発明を適用した実施形態の表示装置の特徴部を示す1画素分の断面図であり、図1(b)は図1(a)におけるA部の拡大図である。尚、図14を用いて説明した従来の構成と同一の構成要素には同一の符号を付して説明を行う。
図1に示す表示装置1は、アクティブマトリックス駆動の半透過半反射型の液晶表示装置であり、第1基板2と第2基板3との間に液晶層LCを狭持してなり、1画素内に反射表示部1rと透過表示部1tとが設けられている。
第1基板2の液晶層LC側の面には、画素毎に薄膜トランジスタTrを有する画素回路21が配置されている。各画素回路21は、各画素における反射表示部1rに設けられていることとする。尚、画素回路21の構成は後に詳細に説明する。
これらの画素回路21を覆う状態で光透過性の絶縁膜23が設けられている。この絶縁膜23は、下地の凹凸を埋め込むと同時に、1画素内において膜厚段差dを有している。このような絶縁膜23は、反射表示部1r上は膜厚段差d上部の厚膜部分で覆われ、透過表示部1t上は膜厚段差d下部の薄膜部分で覆われるように構成されている。そして、このような絶縁膜23の膜厚段差dにより、反射表示部1rと透過表示部1tとにおける液晶膜厚(いわゆるセルギャップ)が調整されている。また、反射表示部1rの絶縁膜23表面、すなわち厚膜部分の表面は、光拡散面として凹凸形状に形成されている。
以上のような絶縁膜23には、各画素回路21に達する接続孔23Aが画素毎に設けられている。特に本発明においては、各接続孔23Aが、絶縁膜23における膜厚段差d上部の厚膜部を外した位置に設けられているところが特徴的であり、従来構成との相違点となる。本実施形態において接続孔23Aは、絶縁膜23の薄膜部分、すなわち透過表示部1tに設けられており、絶縁膜23の厚膜部分部に近い位置に設けられていることが好ましい。尚、接続孔23Aは、絶縁膜23における膜厚段差dの中間部分、すなわち反射表示部1rと透過表示部1tとの境界部に設けられていても良い。
尚、以降に詳しい構成を説明する画素回路21は、反射電極25rで遮光されるように反射表示部1rに配置されることが好ましい。このため、画素回路21における上部との接続を図る配線15が、透過表示部1tにまで延設され、接続孔23Aの底部に配線15が露出された構成となっている。そして、配線15での光反射が透過表示部1tでの表示に影響を及ぼすことを防止するために、接続孔23Aは反射電極25rで遮光される位置(すなわち反射表示部1r)に極近い位置に設けられていることが好ましいのである。
このような接続孔23Aが設けられた絶縁膜23上には、反射電極25rと透明電極25tとからなる画素電極25が設けられている。反射電極25rは反射表示部1rに設けられ、透明電極25tは透過表示部1tに設けられており、反射表示部1rと透過表示部1tとの境界付近で透明電極25t上に反射電極25rが積層され(またはこの逆)、これらの接続が図られている。
このような画素電極25は、透過表示部1tに設けられた透明電極25tにおいて、絶縁膜23に形成された接続孔23Aを介して画素回路21に接続されている。そして、図1(b)の拡大図に示すように、接続孔23A内には透明電極25tのみが配線されていることが好ましい。これは、接続孔23Aが、絶縁膜23における膜厚段差dの中間部、すなわち反射表示部1rと透過表示部1tとの境界部に設けられていている場合も同様である。
図2は、画素電極25の配列状態を示す平面模式図である。この図に示すように、第1基板2上には、反射電極25rと透明電極25tとで構成された画素電極25が、画素の配置に従ってマトリックス状に配列されている。この際、画素形状が矩形であればこれに倣って画素電極25も矩形であり、矩形の長辺方向に沿って反射電極25rと透明電極25tとが順に配置される。そして、透明電極25tの配置位置に絶縁膜(23)の接続孔23Aが設けられた構成となっているのである。尚、図1は、図2のB−B’断面に相当する。
以上のような画素電極25を覆う状態で配向膜27が設けられて、第1基板2上が構成されている。
一方、第2基板3の液晶層LC側の面には、共通電極31および配向膜33がこの順に設けられている。またここでの図示は省略したが、共通電極31下には、各画素に対応してパターニングされた各色カラーフィルタとブラックマトリクスとが配置されたカラーフィルタ層が設けられ、第2基板3上が構成されている。
以上のような構成の表示装置1では、絶縁膜23における膜厚段差d上部の厚膜部分を外して接続孔23Aを設けたことにより、接続孔23Aのアスペクト比が小さく抑えられる。これにより、配向膜27によって接続孔23Aの内壁を完全に覆う構成とすることができ、反射電極25rと透過電極23tが設けられた画素開口内における光漏れを防止することができる。
そして、以上のように光漏れが防止されることにより、半透過反射型の液晶表示装置1におけるコントラストの向上と、これによる表示性能の向上を図ることが可能になる。
尚、接続孔23Aは、段差下部dの薄膜部分に設けた場合に最もアスペクト比が小さく抑えられるため、光漏れ防止の効果が最も高くなるが、段差下部dの中間部分であっても、段差上部d上部に接続孔23Aを設けた構成と比較して接続孔23Aのアスペクト比が小さく抑えられるため、光漏れ防止の効果を得ることが可能である。また段差下部dの中間部分に接続孔23Aを設けた場合には、配線15によって遮光される領域が小さくなり透過率が向上すると言った効果を得ることも可能である。
また、接続孔23Aの内部には、画素電極25のうちの透明電極25tのみを配置する構成としたことから、透過表示部25t側に反射電極25rが配線されることはなく、透過表示部1tにおける透過表示が確保できる。
図3には、接続孔の位置のみを変更した表示装置における6画素分(図2のC領域)の黒表示を示す。図3(a)は、上述した実施形態の表示装置であり膜厚段差d下部の薄膜部分に接続孔23Aを設けた構成の黒表示である。比較として図3(b)には従来構成として膜厚段差d上部の厚膜部分に接続孔を設けた構成の黒表示である。
尚、これらの表示装置は、VAモードでノーマリーブラック表示となる光学構成としている。すなわち、誘電異方性の液晶層LCを用い、配向膜27,33として印刷形成した垂直配向膜を用いた。セルギャップは、電極印加時において反射表示部1rでλ/4、透過表示部1tでλ/2となるように調整し、第1基板2と第2基板3との外側には、遅相軸を直行させてλ/4層を配置し、さらにクロスニコルで偏光板を配置した。
図3(a)に示した実施形態の表示装置1における黒表示では、図3(b)の従来構成で接続孔に対応して現れていた光漏れが殆ど見られず、膜厚段差d下部の薄膜部分に接続孔を設けた構成とすることで、光漏れを防止できていることが分かる。
<表示装置の製造方法−1>
次に上述した構成の表示装置1の製造に適する手順を、図4の断面工程図に基づいて説明する。
先ず、図4(1)に示すように、ガラスなどの透明材料からなる第1基板2上の各画素に、ゲート電極11、ゲート絶縁膜12、および半導体層13を順に積層してなる薄膜トランジスタTrを形成する。またこの薄膜トランジスタTrと同一層に、ここでの図示を省略した容量素子やその他の必要素子を形成する。次にこれらの薄膜トランジスタTrおよび素子を層間絶縁膜14で覆い、この層間絶縁膜14に形成した接続孔を介して薄膜トランジスタTrに接続された配線15を設けて画素回路21を形成する。これらの画素回路21は、反射表示部1rに形成し、配線15の一部を透過表示部1tにまで延設させることとする。
次に、図4(2)に示すように、画素回路21を覆う状態で、第1基板2上に前述した絶縁膜(23)の前躯体としてとして未硬化のレジスト膜16を塗布成膜する。ここでは、ジアゾ化合物を感光剤とし、アクリル酸エステルおよびメタクリル酸エステルの少なくとも一方をベース樹脂として用いる。この際、レジスト膜16の膜厚調整により第1基板2の上部表面の凹凸形状を充分に埋め込むと共に、このレジスト膜16で形成される絶縁膜が充分な膜厚で形成されるようにする。
次に、厚膜で塗布成膜されたレジスト膜16に対して、露光量を調整した多段階のパターン露光を行う。ここでは、レジスト膜16としてポジ型レジストを用いているため、現像処理後にレジスト膜16が厚膜で残る部分ほど露光量が少なくなるように調整された多段階露光を行う。
例えば、透過表示部1tは、反射表示部1rよりも段差の下部となるように掘下げるため、反射表示部1rよりも多い露光量での露光を行う。反射表示部1rには表面凹凸形状の光拡散面を設けるための露光を行う。そして、透過表示部1tの一部には、レジスト膜22を全て除去して配線11にまで達する接続孔を形成するため、最も多い露光量での露光を行う。この他にも、必要に応じて、例えば液晶層を構成する液晶分子の配向を規制するための凹状または凸状の配向子を設けるための露光を行う。またセルギャップを制御するための柱状スペーサを形成する場合いは、最もレジスト膜16の残膜厚が多くなるように露光光が照射されないようにする。
以上のような多段階露光の後に、レジスト膜16に対して現像処理を行い、露光部を現像液に溶解させたパターニングを行う。
これにより、図4(3)に示すように、透過表示部1tが下部となり反射表示部1rが上部となるような所定の膜厚段差dを備え、さらに反射表示部1rに凹凸形状の光拡散面を備えると共に、配線15に達する接続孔23Aを備える形状にパターニングされたレジスト材料からなる絶縁膜23が得られる。また、この絶縁膜23には、必要に応じて凹状または凸状の配向子や、柱状スペーサがパターン形成される。
そして、次の工程は、レジスト膜16をパターニングしてなる絶縁膜23を硬化させる工程になり、ここからが絶縁膜23の形状を維持する上で重要な部分となる。以下、図5のフローチャートを用いて硬化の工程を説明する。
先ず、ステップS1では、上述したようにしてレジスト膜(絶縁膜)をパターニングした後の基板を乾燥処理する。これにより、レジスト膜回りの雰囲気およびレジスト膜中から水分を除去する。この乾燥処理は、減圧乾燥、または減圧乾燥と加熱乾燥との組み合わせによって行うこととする。尚、加熱乾燥を組み合わせて行う場合には、加熱温度をジスト材料のガラス転移点未満に保つことによって、レジスト材料の再流動を防止することが重要である。
ここで、この乾燥処理の工程における処理条件は、熱硬化後のレジスト膜の表面形状の凹凸を制御するパラメータとなる。具体的には、乾燥処理における処理条件として減圧度および加熱温度を変化させることによって、熱硬化時のレジスト材料の流動性が制御される。これにより、熱硬化後のレジスト膜の表面形状の凹凸が現像処理の直後よりも小さい範囲で制御されるのである。このため、例えば予備実験を行うことにより、熱硬化後のレジスト膜の表面形状の凹凸が所定状態となるような処理条件を検出しておき、検出された処理条件での乾燥処理を行うことが好ましい。
次に、ステップS2では、乾燥処理後のレジスト膜に対して乾燥ガスを充填した雰囲気下において紫外線を照射する。
ここでは、乾燥ガスとして不活性ガスを用いることとする。このため例えば、ガスの露点が−60℃以下の乾燥ガスが好ましく用いられ、一例として露点−60℃(水分濃度11ppm程度)の窒素(N2)雰囲気が用いられる。
また、レジスト膜中からの低分子化合物の揮発(脱ガス)を防止することが重要であり、乾燥ガス雰囲気の圧力を大気圧程度に保つことが好ましい。
ここで照射する紫外線は、波長λ=200nm〜500nm程度が好ましく、例えば波長λ=365nm程度の紫外線を照射することとする。
さらに、この紫外線を照射する工程は加熱条件下で行われても良い。この場合、加熱温度をレジスト材料のガラス転移点未満に保つことによって、レジスト材料の再流動を防止することが重要であり、例えば80℃程度の加熱条件下で行われることとする。
ここで、この紫外線を照射する工程における処理条件は、熱硬化後のレジスト膜の表面形状の凹凸を制御するパラメータとなる。具体的には、紫外線を照射する工程の処理条件として紫外線照射エネルギーや紫外線照射時の加熱温度を変化させることによって、熱硬化時のレジスト材料の流動性が制御される。これにより、熱硬化後のレジスト膜の表面形状の凹凸が、現像処理の直後よりも小さい範囲で制御されるのである。このため、このため、例えば予備実験を行うことにより、熱硬化後のレジスト膜の表面形状の凹凸が所定状態となるような処理条件を検出しておき、検出された処理条件で紫外線の照射を行うことが好ましい。
その後、ステップS3では、レジスト膜の熱硬化処理を行う。ここでは、レジスト膜を構成するレジスト材料に合わせた加熱温度での熱硬化、すなわち本焼成を行うことにより現像処理によって所定形状にパターニングされたレジスト膜を確実に硬化させる。このような熱硬化においては、おおむね200℃〜300℃の加熱温度での本焼成を行う。
以上の後には、図1に示したように、パターニングされた状態で熱硬化されたレジスト材料からなる絶縁膜23上に、画素電極25r,25tを形成する。これらの画素電極25r,25tは、透過表示部1tにおいてはITO(Indium Tin Oxide)のような透明電極材料からなる透明電極25tとして形成する。一方、反射表示部1rにおいては、アルミニウムのような光反射特性の良好な反射電極25rとして形成する。ここで反射電極25rは、絶縁膜23に形成された凹凸形状の光拡散面にならって成膜されることが重要である。これにより、光拡散面が形成された絶縁膜23部分と反射電極25rとで拡散反射板が構成され、反射電極25rの表面が光拡散反射面となる。
また、透明電極25tと反射電極25rとで1画素分の画素電極25を構成するため、これらの電極25r,25tは接続された状態で設けられることとする。そして、接続孔23Aを介して透明電極25tを画素回路21の配線15に接続させる。
以上のように透明電極25tと反射電極25rとからなる画素電極25を形成した後には、これらを覆う状態で、例えば印刷法によって配向膜27を形成する。
また、第2基板3として、ガラスなどの透明基板を用意し、透明導電性材料からなるベタ膜状の共通電極31を形成する。次に、共通電極31を覆う状態で、例えば印刷法によって配向膜33を形成する。
次に、第1基板2と第1基板3とを、配向膜27,33を向かい合わせる状態で対向配置し、これらの間にスペーサ(図示省略)を挟持させる。この状態で、基板2−3間に液晶層LCを充填して基板2−3間を封止する。
以上のようにして、2枚の基板2−3間に液晶層LCを挟持してなる上述の表示装置1が得られる。
このような製造方法によれば、露光・現像によってパターニングしたレジスト膜を熱硬化させる工程(ステップS3)の前に、乾燥ガスを充填した雰囲気下において紫外線を照射する工程(ステップS2)を行う構成である。これにより、ステップS3における熱硬化の際のレジスト材料の再流動が防止され、レジスト膜の表面形状が露光・現像によってパターニングされた形状に維持される。
したがって、表面凹凸形状を維持した状態で、厚膜化したレジスト膜を熱硬化させることが可能になる。
図6には、レジスト膜の露光・現像処理後の硬化手順のみを変更して得られた絶縁膜における接続孔部分の断面SEM像を示す。図6(a)は、上述した図5のフローチャートの手順を適用して硬化させた絶縁膜である。比較として図6(b)には上述の手順を適用せず現像後に200℃で焼成して硬化させた絶縁膜である。
これらを比較すると、実施形態で説明した図5のフローチャートの手順を適用して絶縁膜を硬化させて得られた図6(a)に示す接続孔は、開口上部の広がりが抑えられていて押さえられていて、熱硬化に際しても十分な耐熱性が発揮されて現像後の形状精度が保たれることが分かる。これに対して、実施形態の手順を適用せずに絶縁膜を硬化させて得られた図6(b)に示す接続孔は、開口上部が広がり側壁がなだらなか順テーパ形状となっていることが分かる。
以上から、図5のフローチャートの手順を適用した実施形態の方法によって図1に示した表示装置1を作製することにより、画素電極25の下地となる絶縁膜23に設けられる接続孔23Aは、現像直後の形状を維持して開口上部の広がりが抑えられたものとなる。これにより、透過表示部1tに設けた接続孔23Aの開口上部が広がることにより、接続孔23A周辺のセルギャップが広くなったり、接続孔の側壁の傾斜部分で期待する液晶の配向が得られない等、表示に対する接続孔23Aの影響を抑えることができる。また、接続孔23Aの開口上部の広がりが抑えられるため、配線15のみによって接続孔23A部分を遮光して透過表示への影響を抑えることができる。このため、透過表示部1tに接続孔23Aを設けたことによる透過表示部の表示有効領域の縮小を抑えることができる。
<表示装置の製造方法−2>
図7は、図5のフローチャートで示したステップS1とステップS2との間に、新たなステップS2を加える方法である。上述したステップS1の後に行うステップS2aでは、レジスト膜に対してi線(365nm)を照射すれば良く、またi線が照射されればi線以外の波長を含む紫外線を照射しても良い。また特にi線の照射雰囲気が限定されることはなく、基板を加熱する必要もない。尚、紫外線のエネルギーは、レジスト膜中における感光剤の分解により、レジスト膜の短波長透過率が充分に上昇するエネルギーであることとする。また、このステップS2aは、レジスト膜を現像処理してパターニングした後であれば、ステップS1の前に行っても良い。
尚、ここで行う新たなステップS2aは、ステップS2と同一の環境下において実施されても良い。この場合、ステップS2aにおいてはレジスト膜に対してi線(波長λ=365nm)を含む紫外線を照射し、次のステップS2においては紫外線の照射波長を切り替えてi線よりも短波長の紫外線(例えば波長λ=254nm)が照射されるようにする。
これにより、乾燥ガスを充填した雰囲気下において紫外線を照射する工程(ステップS2)の前に、i線(波長λ=365nm)を含む紫外線を照射する工程(ステップS2a)が行われる。これにより、熱硬化後のレジスト膜における透過率特性が良好になり、特に短波長側においての光透過率の向上を図ることが可能になる。
<表示装置の回路構成>
図8には、本実施形態で示したアクティブマトリックス型の液晶表示装置の回路構成の一例を示す図である。この図に示すように、表示装置1における第1基板2上には、表示領域2aとその周辺領域2bとが設定されている。表示領域2aは、複数の走査線41と複数の信号線43とが縦横に配線されており、それぞれの交差部に対応して1つの画素が設けられた画素アレイ部として構成されている。また周辺領域2bには、走査線41を走査駆動する走査線駆動回路45と、輝度情報に応じた映像信号(すなわち入力信号)を信号線43に供給する信号線駆動回路47とが配置されている。
走査線41と複数の信号線43との交差部に対応した各画素に設けられる画素回路21は、先に説明した反射電極25rと透明電極25tとからなる画素電極25、薄膜トランジスタTr、および保持容量Csで構成されている。そして、走査線駆動回路45による駆動により、薄膜トランジスタTrを介して信号線47から書き込まれた映像信号が保持容量Csに保持され、保持された信号量に応じた電圧が画素電極25に供給され、この電圧に応じて液晶層を構成する液晶分子が傾斜して表示光の透過が制御される。
尚、以上のような画素回路21の構成は、あくまでも一例であり、必要に応じて画素回路21内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路21を構成しても良い。また、周辺領域2bには、画素回路の変更に応じて必要な駆動回路が追加される。
<適用例>
以上説明した本発明に係る表示装置は、図9〜図13に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
図9は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明に係る表示装置を用いることにより作成される。
図10は、本発明が適用されるデジタルカメラを示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明に係る表示装置を用いることにより作製される。
図11は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明に係る表示装置を用いることにより作製される。
図12は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明に係る表示装置を用いることにより作製される。
図13は、本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含み、そのディスプレイ144やサブディスプレイ145として本発明に係る表示装置を用いることにより作製される。
尚、以上の各実施形態においては、本発明を液晶表示装置に適用した構成を説明したが、本発明は有機電界発光素子を配列して構成された表示装置(いわゆる有機ELディスプレイにも適用可能である。この場合、有機電界発光素子が設けられる表示領域を覆う絶縁膜として、実施形態において説明したレジスト膜が適用される。
実施形態の表示装置における1画素分の断面図である。 画素電極の配列状態を示す平面模式図である。 実施形態の表示装置と従来の表示装置における黒表示時の光漏れを示す図である。 実施形態の表示装置の製造方法を示す断面工程図である。 実施形態の表示装置の製造に適用する絶縁膜形成の一例を示すフローチャートである。 図5のフローチャートの手順を適用して形成した絶縁膜と、適用せずに形成した絶縁膜の断面SEM像である。 実施形態の表示装置の製造に適用する絶縁膜形成の他の例を示すフローチャートである。 実施形態の表示装置の回路構成の一例を示す図である。 本発明が適用されるテレビを示す斜視図である。 本発明が適用されるデジタルカメラを示す図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。 本発明が適用されるビデオカメラを示す斜視図である。 本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。 従来の表示装置における1画素分の断面図である。 従来の表示装置における黒表示時の光漏れを示す図である。 図14のB部拡大図である。
符号の説明
1…表示装置、2…第1基板、3…第2基板、21…画素回路、23…絶縁膜、23A…接続孔、25…画素電極、25r…反射電極、25t…透明電極、27…配向膜、d…膜厚段差、LC…液晶層

Claims (7)

  1. 一対の基板間に液晶層を狭持してなり、
    前記一対の基板のうちの一方の基板における液晶層側の面上に、マトリックス状に配列された複数の画素回路と、当該画素回路を覆う状態で設けられた絶縁膜と、当該絶縁膜に設けた接続孔を介して前記各画素回路に接続された複数の画素電極とが設けられた液晶表示装置において、
    前記絶縁膜は、前記画素電極の下地となる各部分に膜厚段差を有し、
    前記接続孔は、前記絶縁膜における膜厚段差上部の厚膜部分を外した位置に設けられている
    ことを特徴とする表示装置。
  2. 請求項1記載の表示装置において、
    前記接続孔は、前記絶縁膜における膜厚段差下部の薄膜部分に設けられている
    ことを特徴とする表示装置。
  3. 請求項1記載の表示装置において、
    前記接続孔は、前記絶縁膜における膜厚段差の中間部分に設けられている
    ことを特徴とする表示装置。
  4. 請求項1記載の表示装置において、
    前記画素電極は、前記絶縁膜における膜厚段差上部の厚膜部上に配置された反射電極と、当該絶縁膜における膜厚段差下部の薄膜部上に配置された透明電極とで構成されている
    ことを特徴とする表示装置。
  5. 請求項4記載の表示装置において、
    前記接続孔内では、前記透明電極のみによって前記画素電極と前記画素回路とが接続されている
    ことを特徴とする表示装置。
  6. 請求項4記載の表示装置において、
    前記絶縁膜は、前記厚膜部の表面が光散乱用の凹凸面として構成され、
    前記凹凸面を覆う前記反射電極の表面が光散乱面となっている
    ことを特徴とする表示装置。
  7. 請求項1記載の表示装置において、
    前記画素電極は配向膜によって覆われている
    ことを特徴とする表示装置。
JP2007304356A 2007-11-26 2007-11-26 表示装置 Pending JP2009128687A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007304356A JP2009128687A (ja) 2007-11-26 2007-11-26 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007304356A JP2009128687A (ja) 2007-11-26 2007-11-26 表示装置

Publications (1)

Publication Number Publication Date
JP2009128687A true JP2009128687A (ja) 2009-06-11

Family

ID=40819659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007304356A Pending JP2009128687A (ja) 2007-11-26 2007-11-26 表示装置

Country Status (1)

Country Link
JP (1) JP2009128687A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014095892A (ja) * 2012-10-12 2014-05-22 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその作製方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004252047A (ja) * 2003-02-19 2004-09-09 Sharp Corp 半透過型表示装置
WO2004092814A1 (ja) * 2003-04-15 2004-10-28 Toshiba Matsushita Display Technology Co. Ltd. 液晶表示装置
JP2005037556A (ja) * 2003-07-17 2005-02-10 Alps Electric Co Ltd 半透過反射型液晶表示パネルおよび半透過反射型液晶表示装置ならびに半透過反射型液晶表示パネルの製造方法
JP2005091477A (ja) * 2003-09-12 2005-04-07 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JP2005258183A (ja) * 2004-03-12 2005-09-22 Seiko Epson Corp 液晶表示装置および電子機器
JP2006071986A (ja) * 2004-09-02 2006-03-16 Seiko Epson Corp 液晶表示装置及び電子機器
JP2006091216A (ja) * 2004-09-22 2006-04-06 Sharp Corp 半透過型液晶表示装置及びその製造方法
JP2006091063A (ja) * 2004-09-21 2006-04-06 Casio Comput Co Ltd 液晶表示素子
JP2007071935A (ja) * 2005-09-05 2007-03-22 Sanyo Epson Imaging Devices Corp 液晶装置および電子機器
JP2007133193A (ja) * 2005-11-11 2007-05-31 Epson Imaging Devices Corp 液晶装置及び電子機器
JP2008009273A (ja) * 2006-06-30 2008-01-17 Lg Philips Lcd Co Ltd 液晶表示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004252047A (ja) * 2003-02-19 2004-09-09 Sharp Corp 半透過型表示装置
WO2004092814A1 (ja) * 2003-04-15 2004-10-28 Toshiba Matsushita Display Technology Co. Ltd. 液晶表示装置
JP2005037556A (ja) * 2003-07-17 2005-02-10 Alps Electric Co Ltd 半透過反射型液晶表示パネルおよび半透過反射型液晶表示装置ならびに半透過反射型液晶表示パネルの製造方法
JP2005091477A (ja) * 2003-09-12 2005-04-07 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JP2005258183A (ja) * 2004-03-12 2005-09-22 Seiko Epson Corp 液晶表示装置および電子機器
JP2006071986A (ja) * 2004-09-02 2006-03-16 Seiko Epson Corp 液晶表示装置及び電子機器
JP2006091063A (ja) * 2004-09-21 2006-04-06 Casio Comput Co Ltd 液晶表示素子
JP2006091216A (ja) * 2004-09-22 2006-04-06 Sharp Corp 半透過型液晶表示装置及びその製造方法
JP2007071935A (ja) * 2005-09-05 2007-03-22 Sanyo Epson Imaging Devices Corp 液晶装置および電子機器
JP2007133193A (ja) * 2005-11-11 2007-05-31 Epson Imaging Devices Corp 液晶装置及び電子機器
JP2008009273A (ja) * 2006-06-30 2008-01-17 Lg Philips Lcd Co Ltd 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014095892A (ja) * 2012-10-12 2014-05-22 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその作製方法

Similar Documents

Publication Publication Date Title
US8441085B2 (en) Method of manufacturing electronic apparatus and electronic apparatus
RU2474852C1 (ru) Жидкокристаллическая панель и жидкокристаллическое устройство отображения
US20230375882A1 (en) Electro-optical device and electronic device
JP5467565B2 (ja) 電気光学装置、電子機器、カラーフィルタ基板及び製造方法
JP2005258290A (ja) 電気光学装置及びその製造方法並びに電子機器
WO2019061724A1 (zh) Bps型阵列基板及其制作方法
US20140036380A1 (en) Color filter substrate and manufacturing methods of active device array substrate and color filter substrate
JP2010060619A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2008241726A (ja) 液晶ディスプレイ用基板
JP2008164789A (ja) 表示装置の製造方法および表示装置
JP2009157334A (ja) 液晶表示装置および液晶表示装置の製造方法
JP2009128687A (ja) 表示装置
US20200257160A1 (en) Liquid crystal display device and method of manufacturing the same
KR100866082B1 (ko) 반사 또는 반사투과형 액정표시장치와 반사층 및 제조방법
JP5593593B2 (ja) 液晶パネルおよび表示装置
US20070153149A1 (en) Tft substrate, liquid crystal display panel, and methods for manufacturing the same
JP2009037098A (ja) 液晶表示装置
JP2007065405A (ja) 液晶表示装置
JP4172283B2 (ja) 液晶装置、及び電子機器
JP2007140018A (ja) 液晶装置、液晶装置の製造方法、液晶装置用基板、プロジェクタ
JP2006162685A (ja) 液晶表示装置の製造方法
WO2023019639A1 (zh) 显示屏及显示装置
JP2009109819A (ja) 表示装置
JP2010191313A (ja) 電気光学装置の製造方法、電気光学装置及び電子機器
JP2010169713A (ja) 液晶表示装置および電子機器

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091105

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101027

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20101105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101108

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009