TWI564643B - 畫素結構以及顯示面板 - Google Patents

Description

畫素結構以及顯示面板

本發明的示範性實施例是有關於一種畫素結構以及顯示面板。

在平板顯示器中，液晶顯示器(LCD)已被廣泛地使用。液晶顯示器具有由基板構成的兩個顯示面板。在液晶顯示器中，其基板上形成有諸如畫素電極和共電極的場發生電極，而液晶層則配置於這兩個顯示面板之間。在液晶顯示器中，透過將電壓施加到場發生電極而在液晶層上產生電場，且藉由產生的電場來確定液晶層之液晶分子的取向和入射光的偏振，從而顯示圖案。

在這些LCD中，又以具有高對比度與寬基準視角之豎直取向(vertical Alignment, VA)模式LCD更為備受關注。具體而言，豎直取向模式LCD在未施加電場的狀態下，其液晶分子的主軸(長軸)垂直於顯示面板之取向。

特別地，在豎直取向(VA)模式LCD中，可以透過在一個畫素電極上僅形成切口(例如微縫隙)的方式，在一個畫素電極中形成包括不同取向方向之液晶分子的多個區域，進而形成寬基準視角。然而，在利用切口於畫素電極中形成微小縫隙來形成多個分支電極的上述方式中，由於切口場發生電極中之液晶分子有輕微的扭轉或傾斜不穩定的現象，故相對地減少了液晶顯示器的液晶效率，進而導致透射率劣化。此外，上述方式更可能因液晶分子傾斜不穩定而產生暗態漏光現象。必需說明的是，畫素電極中僅有多個分支電極，故畫素電極不具有其他圖案或形態的設計，此外，畫素電極與電晶體之間所隔絕的保護層也僅有讓畫素電極與電晶體連通的接觸洞，而不具有其他圖案或形態的設計。

在此先前技術部份中公開的上述內容僅是為了加強對本發明背景的理解。因此，其可能包含不構成現有技術的任何部分且不構成現有技術可能對本領域具有通常知識者給出啟示的內容

本發明提供一種畫素結構，可提高液晶倒向的穩定性並改善暗態漏光的現象。

本發明另提供一種顯示面板，可具有良好的穿透率。

本發明提出一種畫素結構，其包括基板、對向基板、掃描線以及資料線、主動元件、畫素電極以及保護層。對向基板設置於基板上，且對向基板於面對基板之一側上具有共通電極。掃描線以及資料線形成於基板上。主動元件形成於基板上且與掃描線以及資料線電線連接。畫素電極與主動元件電性連接，其中畫素電極具有至少一塊狀電極(block-shaped electrode)以及多個第一分支電極(branched electrode)。保護層位於畫素電極之下方。保護層具有至少一塊狀突起圖案(block-shaped protrusion pattern)以及多個分支突起圖案(branched protrusion pattern)。畫素電極之塊狀電極順應性地覆蓋在保護層之分支突起圖案上，俾使塊狀電極根據分支突起圖案而突起，以形成多個第二分支電極。畫素電極之第一分支電極位於保護層之塊狀突起圖案上。畫素電極之塊狀電極之邊緣更延伸至保護層之塊狀突起圖案上。塊狀電極之一正投影邊緣與最鄰近的第一根第一分支電極之一正投影邊緣之間具有一正投影間隙W1，且0μm＜W1≦4μm。塊狀電極之上述正投影邊緣與塊狀突起圖案之一正投影邊緣之間具有一正投影距離為W2，且2μm≦W2≦5.5μm。

本發明另提出一種顯示面板，其包括多個上述畫素結構，至少三個畫素結構形成一畫素單元，且此畫素單元中至少一畫素結構的第一分支電極的寬度或間距與此畫素單元中之其他畫素結構的第一分支電極的寬度或間距不相同。

本發明提出另一種畫素結構，其包括基板、對向基板、掃描線以及資料線、主動元件、畫素電極以及保護層。對向基板設置於基板上，且於對向基板面對基板之一側上具有共通電極。掃描線以及資料線形成於基板上。主動元件形成於基板上且與掃描線以及資料線電線連接。畫素電極與主動元件電性連接。畫素電極具有多個分支電極，其中相鄰的兩個分支電極之間具有一間隔(slit)，此間隔之一正投影距離為a，且0μm＜a＜3μm。保護層位於畫素電極之下方。保護層具有多個分支突起圖案，且相鄰的兩個分支突起圖案之間具有至少一溝槽。畫素電極之每一個分支電極對應保護層之一個溝槽設置。分支電極從溝槽內延伸至相鄰兩側之分支突起圖案上，且間隔與相鄰兩側之分支突起圖案重疊。分支電極之一正投影邊緣與溝槽之一正投影邊緣之間之一正投影距離b，且1.5μm≦b≦10μm。

本發明另提出一種顯示面板，至少三個畫素結構形成一畫素單元，且此畫素單元中至少一畫素結構的第一分支電極的寬度或間距與此畫素單元中之其他畫素結構的第一分支電極的寬度或間距不相同。

基於上述，畫素電極可具有多個分支電極，且保護層可具有多個分支突起圖案。藉由將上述分支電極與分支突起圖案交錯設置，本發明之畫素結構可具有所需之高低起伏的結構，從而可避免當保護層之凹槽不夠深所產生的液晶倒向不穩定之現象。再者，本發明之畫素結構還可改善保護層之分支突起圖案的傾斜側壁造成的暗態漏光現象，使得本發明之顯示面板具有良好的穿透率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為依照本發明之一實施例的顯示面板1000的剖面示意圖。請參照圖1，本發明的顯示面板1000具有基板10、對向基板20、顯示介質30以及畫素陣列層12。在本發明中，顯示面板1000為液晶顯示面板。

基板10之材質可為玻璃、石英、有機聚合物或其類似材質。

第二基板20位於第一基板10的對向。第二基板20之材質可為玻璃、石英、有機聚合物或其類似材質。第二基板20面對基板10之一側具有共通電極22。共通電極22的材質包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、石墨烯、奈米炭管、或其他合適的材料、或者是上述至少二者之堆疊層。

顯示介質30位於基板10與對向基板20之間。顯示介質30包括多個液晶分子(未繪示)。本實施例之顯示面板1000是在顯示介質30中除了液晶分子之外，還包括單體化合物。換言之，在顯示面板1000尚未進行單體化合物之熟化程序時，顯示介質30中含有液晶分子以及單體化合物。當顯示面板1000於進行單體化合物之熟化程序時，單體化合物會進行聚合反應而於畫素陣列層12表面形成聚合物薄膜，其中，由於此聚合物薄膜具有液晶分子配向之功能，故也可稱為配向膜。上述熟化程序可為光聚合程序、熱聚合程序或上述程序的組合。此外，也可通入電壓讓液晶分子產生預傾來配合上述程序。因此，當顯示面板1000於進行單體化合物之熟化程序之後，顯示介質30主要為液晶分子。

畫素陣列層12位於基板10上，且畫素陣列層12上方覆蓋有顯示介質30。畫素陣列層12由多個畫素結構100構成。畫素結構100之設計將參照圖2於下文中詳細地描述。圖2為依照本發明之一實施例的畫素陣列層12的上視示意圖。為了清楚地說明本實施例，圖2僅繪示出畫素陣列層12中的3×3個畫素結構100之陣列，然本發明所屬領域中具有通常知識者應可以理解，圖1之畫素陣列層12實際上是由多個畫素結構100排成之陣列所構成。

如圖2所示，畫素結構100包括掃描線SL、資料線DL、主動元件T、畫素電極PE以及保護層(未繪示)。

掃描線SL與資料線DL的延伸方向不相同，常見的是掃描線SL的延伸方向與資料線DL的延伸方向垂直，但本發明不限於此。此外，掃描線SL與資料線DL是位於不相同的膜層，且兩者之間夾有絕緣層(未繪示)。掃描線SL與資料線DL主要用來傳遞驅動此畫素結構100的驅動訊號，其例如是掃描訊號與資料訊號。掃描線SL與資料線DL一般是使用金屬材料。然而，本發明不限於此。根據其他實施例，掃描線SL與資料線DL也可以使用其他導電材料，其例如是包括合金、金屬氧化物、金屬氮化物、金屬氮氧化物、石墨烯、奈米炭管、其他合適的導電材料或是上述至少二者材料的堆疊層。

主動元件T對應地與掃描線SL以及資料線DL電性連接。在此，主動元件T例如是薄膜電晶體，其包括閘極、通道層、汲極以及源極。閘極與掃描線SL電性連接，源極與資料線DL電性連接。換言之，當有控制訊號輸入掃描線SL時，掃描線SL與閘極之間會電性導通；當有控制訊號輸入資料線DL時，資料線DL會與源極電性導通。通道層位於閘極之上方並且位於源極與汲極的下方。本實施例之主動元件T可以是以底部閘極型薄膜電晶體為例，但本發明不限於此。於其他實施例中，主動元件T也可以是頂部閘極型薄膜電晶體，在此情況下，通道層位於閘極之下方且位於源極與汲極的下方。通道層的材料包括多晶矽、微晶矽、單晶矽、非晶矽、金屬氧化物半導體材料、有機半導體材料、石墨烯、奈米炭管、或其他合適的材料、或是上述至少二種材料的堆疊層。

畫素電極PE對應地與主動元件T電性連接。舉例而言，畫素電極PE可透過接觸窗(未標示)與主動元件T的汲極電性連接。畫素電極PE例如是透明導電層，其包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、石墨烯、奈米炭管、或其他合適的材料、或者是上述至少二者之堆疊層。

保護層位於畫素電極PE的下方。保護層的材料例如是包括無機材料、有機材料或上述材料之單一混合層或堆疊層。無機材料例如是包括氧化矽、氮化矽、氮氧化矽、氮化石墨烯、氧化石墨烯、氮氧化石墨烯、氮化奈米炭管、氧化奈米炭管、氮氧化奈米炭管、其他合適的材料、或上述至少二種材料的堆疊層。有機材料包括無色光阻、彩色且透光光阻、苯並環丁烯(Benzocyclobutene, BCB)、聚亞乙醯胺(PI)、聚甲基丙烯酸酯類(PMA)、聚酯類、其他合適的材料、或上述至少二種材料的堆疊層。

在本發明之液晶顯示面板中，需要具有高低起伏的畫素結構，為了滿足上述需求，本發明之畫素結構的畫素電極PE與保護層可具有多種設計，以下將參照圖式詳細說明根據本發明之一些實施例的畫素結構。為了清楚起見，以圖式說明各畫素結構的畫素電極PE與保護層的設計。

圖3為依照本發明第一實施例的畫素結構之畫素電極的上視示意圖。圖4為位於圖3之畫素電極下方之保護層的上視示意圖。圖5為圖3之畫素電極與圖4之保護層的重疊示意圖。如圖3所示，畫素電極120具有至少一塊狀電極(或稱為板狀電極)122以及多個第一分支電極124。更具體而言，塊狀電極122為畫素電極120中未經圖案化的電極區域，即塊狀電極122中不存在開口(opening)或孔洞(hole)、狹縫(slit)、凹槽(groove)與間隔(gap)，而第一分支電極124為畫素電極120中經圖案化的電極區域。畫素電極120更可具有一主幹電極126。上述多個第一分支電極124與主幹電極126連接，而兩相鄰的第一分支電極124之間以及主幹電極126與任一相鄰的第一分支電極124之間皆具有狹縫(未標示)。本發明以兩個塊狀電極122位於主幹電極126的兩側為例，即第一分支電極124與主幹電極126位於兩個塊狀電極122之間，而不讓兩個塊狀電極122直接接觸與連接，然本發明不限於此。於其他實施例中，畫素電極120亦可具有一個塊狀電極122與多個第一分支電極124以及主幹電極126。本發明之塊狀電極122的正投影形狀為多邊形，在本實施例中是以五邊形為例，但本發明不限於此。因此，第一分支電極124與塊狀電極122之正投影外圍輪廓形狀可組合成多種形狀，例如矩形或曲折形態(zigzag)，但本發明不限於此。

如圖4所示，保護層140具有至少一塊狀突起圖案142以及多個分支突起圖案144。分支突起圖案144之間具有凹槽145。更具體而言，塊狀突起圖案(或稱為板狀突起圖案)142為保護層140中較大面積的突起區域，即未經圖案化的區域。塊狀突起圖案142中不存在開口或孔洞、狹縫、凹槽與間隔。分支突起圖案144與凹槽145所在之處為保護層140中具有高低起伏的區域。在本實施例中，保護層140具有一主幹突起圖案146，且上述多個分支突起圖案144與主幹突起圖案146連接。兩相鄰的分支突起圖案144之間以及主幹突起圖案146與任一相鄰的分支突起圖案144之間皆具有凹槽145。本實施例以一個塊狀突起圖案142位於分成兩區之分支突起圖案144之間為例，而不讓分成兩區之分支突起圖案144直接接觸與連接。因此，兩區之分支突起圖案144就分別具有主幹突起圖案146，且兩區的主幹突起圖案146沒有直接接觸與連接，而是要透過塊狀突起圖案142連接，然本發明不限於此。在其他實施例中，保護層140亦可具有兩個塊狀突起圖案142與多個區域的分支突起圖案144以及主幹突起圖案146。

圖5為圖3之畫素電極120與圖4之保護層140的重疊示意圖。請同時參照圖3至圖5，畫素電極120形成於保護層140之上方，且畫素電極120之塊狀電極122順應性地覆蓋在保護層140之多個分支突起圖案144上，使塊狀電極122根據分支突起圖案144而突起並根據凹槽145而凹下，以形成多個第二分支電極128。畫素電極120之主幹電極126與第一分支電極124形成於保護層140之塊狀突起圖案142上，則畫素電極120之主幹電極126可與保護層140之主幹突起圖案146交錯，本發明不限定上述交錯的方式，較佳為圖5所示之主幹電極126與主幹突起圖案146相互垂直。必需說明的是，畫素電極120之主幹電極126包括兩個交錯方向的電極，例如列與行之方向，且其中一個方向與主幹突起圖案146實質上平行，而另一個方向與主幹突起圖案146實質上交錯，此交錯例如是垂直。

圖6為圖5之K1區的放大示意圖。圖7為圖5中沿線I-I’的剖面示意圖。請同時參照圖5、圖6以及圖7，分支突起圖案144的寬度L1約可介於1μm至10μm的範圍內，較佳約可介於2μm至6μm的範圍內。分支突起圖案144的間距S1約可介於1μm至10μm的範圍內，且較佳約可介於2μm至6μm的範圍內，而間距S1可視為凹槽145的寬度。第一分支電極124的寬度L2約可介於1μm至10μm的範圍內，較佳約可介於2μm至6μm的範圍內。第一分支電極124的間距S2約可介於1μm至10μm的範圍內，且較佳約可介於2μm至6μm的範圍內，而間距S2可視為狹縫(未標示)的寬度。藉由上述寬度L1、L2以及間距S1、S2的調整，可微調液晶分子的倒向而使其不錯排。

更詳細而言，畫素電極120之塊狀電極122之一邊緣122e更延伸至保護層140之塊狀突起圖案142上。塊狀電極122之一正投影邊緣122e與最鄰近的第一根第一分支電極124a之一正投影邊緣124e之間具有一正投影間隙W1。基於穿透率的觀點而言，正投影間隙W1約可落於下列的範圍內：0μm＜W1≦4μm，較佳約為1μm≦W1≦3μm，且最佳約為2μm。此外，塊狀電極122之上述正投影邊緣122e與塊狀突起圖案142之一正投影邊緣142e之間具有一正投影距離為W2。基於穿透率的觀點而言，正投影距離W2約可落於下列的範圍內：2μm≦W2≦5.5μm，且最佳約為3μm。

值得一提的是，如圖7所示，畫素電極120之塊狀電極122之邊緣122e延伸至保護層140之塊狀突起圖案142上。更具體而言，塊狀電極122與第一根第一分支電極124a之間的交界是落於保護層140塊狀突起圖案142的突起處，而不是落於保護層140之分支突起圖案144的凹槽145中。本實施例不限定分支突起圖案144之凹槽145的深度d，例如: 0.1μm≦d≦0.3μm。

特別的是，畫素結構之塊狀電極122與第一根第一分支電極124a之間的交界是落於保護層140突起的塊狀突起圖案142上。本實施例之畫素結構也可提升W2交界處的液晶效率，並改善僅以保護層140的分支突起圖案144與凹槽145部份形成的畫素電極結構中，其因為傾斜的側壁(taper)造成暗態漏光的現象，使得其顯示面板具有良好的穿透度與對比度。

圖8為依照本發明另一實施例之圖5的畫素結構沿線I-I’的剖面示意圖。圖8與上述實施例(繪示在圖5至圖7)相似，相同或相似的元件以相同或相似的元件符號表示，且不再重複說明。請參照圖8，在畫素電極120下方除了設置有保護層140之外，其可更包括彩色濾光層160。保護層140可使用無機材料、有機材料或上述之堆疊層，其中，為了降低對彩色濾光層160之色彩干擾，保護層140的有機材料可盡量避免使用有色的光阻。彩色濾光層160例如是由紅色濾光層、綠色濾光層與藍色濾光層至少其中之一所組成。

圖9為依照本發明第二實施例的畫素結構之畫素電極的上視示意圖。圖10為位於圖9之畫素電極下方之保護層的上視示意圖。圖11為圖9之畫素電極與圖10之保護層的重疊示意圖。如圖9所示，畫素電極220具有至少一塊狀電極(或稱為板狀電極)222、多個第一分支電極224、一主幹電極226以及多個外側分支電極228。更具體而言，塊狀電極222為畫素電極220中未經圖案化的電極區域，即塊狀電極222中不存在開口或孔洞、狹縫、凹槽與間隔，而第一分支電極224、主幹電極226以及外側分支電極228為畫素電極220中經圖案化的電極區域。多個塊狀電極222位於主幹電極226的兩側。多個第一分支電極224位於塊狀電極222彼此相鄰之一側而鄰近於塊狀電極222之一邊緣222e，且第一分支電極224與主幹電極226連接，而兩相鄰的第一分支電極224之間以及主幹電極226與任一相鄰的第一分支電極224之間皆具有狹縫(未標示)。多個外側分支電極228位於塊狀電極222之邊緣222e所在之一側的相對側，並沿著塊狀電極222之另一邊緣222f輻射狀向外延伸，而兩相鄰的外側分支電極228之間皆具有狹縫(未標示)。如圖9所示，塊狀電極222之邊緣222e與邊緣222f不直接連接。本發明之塊狀電極222的正投影形狀為多邊形，在本實施例中是以六邊形為例，但本發明不限於此。因此，外側分支電極228與塊狀電極222之正投影外圍輪廓形狀可組合成五邊形。第一分支電極224、外側分支電極228與塊狀電極222之正投影外圍輪廓形狀可組合成多種形狀，例如矩形或曲折形態(zigzag)，但本發明不限於此。

如圖10所示，保護層240具有至少一塊狀突起圖案(或稱為板狀突起圖案)242、多個分支突起圖案244、一主幹突起圖案246以及至少一塊狀圖案248。更具體而言，塊狀突起圖案242為保護層240中較大面積的突起區域，即未經圖案化的區域。塊狀突起圖案242中不存在開口或孔洞、狹縫、凹槽與間隔。分支突起圖案244為保護層240中的突起部，且兩相鄰的分支突起圖案244之間具有為凹陷部的凹槽(未標示)，使得於分支突起圖案244與凹槽存在之區域為高低起伏的區域。塊狀圖案(或稱為板狀圖案)248則為保護層240中較大面積的凹陷區域，故又可稱為板狀凹陷圖案。塊狀圖案248之厚度低於塊狀突起圖案242之厚度，但約可近似於凹槽的厚度。在本實施例中，上述多個分支突起圖案244與主幹突起圖案246連接，而兩相鄰的分支突起圖案244之間以及主幹突起圖案246與任一相鄰的分支突起圖案244之間皆具有凹槽(未標示)。兩相鄰的分支突起圖案244之間的凹槽(未標示)與塊狀圖案248連通。在本實施例中，是以塊狀突起圖案242位於兩區域之多個分支突起圖案244之間為例，而不讓分成兩區之分支突起圖案244直接接觸與連接。兩區之分支突起圖案244分別與該區的主幹突起圖案246連接，且兩區的主幹突起圖案246沒有直接接觸與連接，而是透過塊狀突起圖案242連接。此外，在本實施例中，是以四個塊狀圖案248位於分支突起圖案244外側的角落為例，但本發明不限於此。

圖11為圖9之畫素電極220與圖10之保護層240的重疊示意圖。請同時參照圖9至圖11，畫素電極220形成於保護層240之上方，且畫素電極220之塊狀電極222順應性地覆蓋在保護層240之多個分支突起圖案244上，使塊狀電極222根據分支突起圖案244而突起且根據凹槽(未標示)而凹下，以形成多個第二分支電極230。畫素電極220之主幹電極226與第一分支電極224形成於保護層240之塊狀突起圖案242上，畫素電極220之外側電極228形成於保護層240之塊狀圖案248上，則畫素電極220之主幹電極226可與保護層240之主幹突起圖案246交錯，本發明不限定上述交錯的方式，較佳為圖11所示之主幹電極226與主幹突起圖案246相互垂直。必需說明的是，畫素電極220之主幹電極226包含兩個交錯方向的電極，例如列與行之方向，且其中一個方向與主幹突起圖案246實質上平行，而另一個方向與主幹突起圖案246實質上交錯，此交錯例如是垂直。

圖12為圖11之K2區的放大示意圖。請同時參照圖11與圖12，類似地，分支突起圖案244的寬度L1約可介於1μm至10μm的範圍內，較佳約可介於2μm至6μm的範圍內。分支突起圖案244的間距S1約可介於1μm至10μm的範圍內，且較佳約可介於2μm至6μm的範圍內，而間距S1可視為凹槽(未標示)的寬度。第一分支電極224的寬度L2約可介於1μm至10μm的範圍內，較佳約可介於2μm至6μm的範圍內。第一分支電極224的間距S2約可介於1μm至10μm的範圍內，且較佳約可介於2μm至6μm的範圍內，而間距S2可視為狹縫(未標示)的寬度。外側分支電極228的寬度L3約可介於1μm至10μm的範圍內，較佳約可介於2μm至6μm的範圍內。外側分支電極228的間距S3約可介於1μm至10μm的範圍內，且較佳約可介於2μm至6μm的範圍內，而間距S3可視為狹縫(未標示)的寬度。藉由上述寬度L1、L2、L3以及間距S1、S2、S3的調整，可微調液晶分子的倒向而使其不錯排。

如圖12所示，類似地，畫素電極220之第一分支電極224位於保護層240之塊狀突起圖案242上。畫素電極220之塊狀電極222之邊緣222e更延伸至保護層240之塊狀突起圖案242上。值得一提的是，塊狀電極222之一正投影邊緣222e與最鄰近的第一根第一分支電極224a之一正投影邊緣224e之間具有一正投影間隙W1。基於穿透率的觀點而言，正投影間隙W1約可落於下列的範圍內：0μm＜W1≦4μm，較佳約為1μm≦W1≦3μm，且最佳約為2μm。此外，塊狀電極222之上述正投影邊緣222e與塊狀突起圖案242之一正投影邊緣242e之間具有一正投影距離為W2。基於穿透率的觀點而言，正投影距離W2約可落於下列的範圍內：2μm≦W2≦5.5μm，且最佳約為3μm。關於上述元件之剖面圖以及W1與W2請參見圖7。

特別的是，畫素結構之塊狀電極222與第一根第一分支電極224a之間的交界是落於保護層240突起的塊狀突起圖案242上，而非落於保護層240之分支突起圖案244的凹槽(未標示)中(可參見圖7)。本實施例不限定分支突起圖案244之凹槽(未標示)的深度d(可參見圖7)。因此，除了可避免當保護層240之凹槽深度不夠深所產生的液晶倒向不穩定之現象之外，本實施例之畫素結構也可提升W2交界處的液晶效率，並改善僅以保護層240的分支突起圖案244與凹槽部份形成的畫素電極結構中，其因為傾斜的側壁造成暗態漏光的現象，使得其顯示面板具有良好的穿透度與對比度。

圖13為依照本發明第三實施例的畫素結構之畫素電極的上視示意圖。圖14為位於圖13之畫素電極下方之保護層的上視示意圖。圖15為圖13之畫素電極與圖14之保護層的重疊示意圖。如圖13所示，畫素電極320具有至少一塊狀電極(或稱為板狀電極)322、多個第一分支電極324、第一主幹電極326以及第二主幹電極328。更具體而言，塊狀電極322為畫素電極320中未經圖案化的電極區域，即塊狀電極322中不存在開口或孔洞、狹縫、凹槽與間隔，而第一分支電極324為畫素電極320中經圖案化的電極區域。特別的是，如圖13所示，畫素電極320的多個第一分支電極324更包括與第一主幹電極326連接的多個第一子分支電極3241以及與第二主幹電極328連接的多個第二子分支電極3242，兩相鄰的第一子分支電極3241之間以及第一主幹電極326與任一相鄰的第一子分支電極3241之間皆具有狹縫(未標示)，且兩相鄰的第二子分支電極3242之間以及第二主幹電極328與任一相鄰的第二子分支電極3242之間皆具有狹縫(未標示)。塊狀電極322位於這些第一子分支電極3241以及這些第二子分支電極3242之間，以使第一分支電極324以及第二分支電極328不直接接觸與連接。本發明之塊狀電極322的正投影形狀可為多邊形，在本實施例中是以曲折形態(zigzag)之六邊形為例，但本發明不限於此。因此，第二分支電極328與塊狀電極322之正投影形狀可組合成一般的五邊形，而第一分支電極324、第二分支電極328與塊狀電極322之正投影外圍輪廓形狀可組合成多種形狀，例如矩形或曲折形態(zigzag)，但本發明不限於此。

如圖14所示，保護層340具有至少一塊狀突起圖案342、多個分支突起圖案344、第一主幹突起圖案346以及第二主幹突起圖案348。更具體而言，塊狀突起圖案(或稱為板狀突起圖案)342為保護層340中較大面積的突起區域，即未經圖案化的區域。塊狀突起圖案142中不存在開口或孔洞、狹縫、凹槽與間隔。分支突起圖案344為保護層340中的突起部，且兩相鄰的分支突起圖案344之間具有為凹陷部之凹槽(未標示)，使得於分支突起圖案344與凹槽存在區域為高低起伏的區域。特別的是，如圖14所示，保護層340之多個分支突起圖案344更包括與第一主幹突起圖案346連接的多個第一分支突起圖案3441以及與第二主幹突起圖案348連接的多個第二分支突起圖案3442。本發明以三個塊狀突起圖案342為例，其中第一分支突起圖案3441位於其中兩相鄰之塊狀突起圖案342之間且第二分支突起圖案3442位於其中兩相鄰之塊狀突起圖案342之間，而兩區之分支突起圖案3441與3442不直接接觸與連接。因此，分別與兩區之分支突起圖案3441與3442連接之主幹突起圖案346與348不直接接觸與連接，而是主幹突起圖案346與348要透過中間的塊狀突起圖案342連接，但本發明不限於此。

圖15為圖13之畫素電極320與圖14之保護層340的重疊示意圖。請同時參照圖13至圖15，畫素電極320形成於保護層340之上方，且畫素電極320之塊狀電極322順應性地覆蓋在保護層340之多個分支突起圖案344上，使塊狀電極322根據分支突起圖案344而突起並根據凹槽(未標示)而凹下，以形成多個第二分支電極330。特別的是，保護層340之塊狀突起圖案342位於第一子分支電極3241與第二子分支電極3242之正投影下方，以使得塊狀突起圖案342與第一子分支電極3241以及第二子分支電極3242重疊。畫素電極320之塊狀電極322之一邊緣322e更延伸至保護層340之塊狀突起圖案342上，而非落於保護層340之分支突起圖案344的凹槽(未標示，請參見圖7)中。本實施例不限定分支突起圖案344之凹槽(未標示)的深度。畫素電極320之主幹電極326可與保護層340之主幹突起圖案346與348交錯，本發明不限定上述交錯的方式，較佳為圖15所示之主幹電極326與主幹突起圖案346與348相互垂直。必需說明的是，畫素電極320之主幹電極326包含二個交錯方向的電極，其例如是列與行方向，且其中一個方向皆與主幹突起圖案346與348實質上平行，而另一個方向皆與主幹突起圖案346與348實質上交錯，此交錯例如是垂直。

圖16為圖15之K3區的放大示意圖。請同時參照圖15與圖16，第一分支突起圖案3441的寬度L1約可介於1μm至10μm的範圍內，較佳約可介於2μm至6μm的範圍內。第一分支突起圖案3441的間距S1約可介於1μm至10μm的範圍內，且較佳約可介於2μm至6μm的範圍內，而間距S1可視為凹槽(未標示)的寬度。第一子分支電極3241的寬度L2約可介於1μm至10μm的範圍內，較佳約可介於2μm至6μm的範圍內。第一子分支電極3241的間距S2約可介於1μm至10μm的範圍內，且較佳約可介於2μm至6μm的範圍內，而間距S2可視為狹縫(未標示)的寬度。藉由上述寬度L1、L2以及間距S1、S2的調整，可微調液晶分子的倒向而使其不錯排。值得一提的是，請同時參照圖15與圖16，第二分支突起圖案3442之寬度L1以及間距S1與第一分支突起圖案3441的寬度L1以及間距S1之範圍約相同，且第一分支突起圖案3441與第二分支突起圖案3442之寬度L1以及間距S1約可彼此相同或不同，本實施例不限於此。類似地，第二子分支電極3242之寬度L2以及間距S2與第一子分支電極3241的上述寬度L2以及間距S2之範圍約相同，且第一子分支電極3241與第二子分支電極3242之寬度L2以及間距S2約可彼此相同或不同，本實施例不限於此。

類似地，請再參照圖16，畫素電極320之第一分支電極324位於保護層340之塊狀突起圖案342上。值得一提的是，塊狀電極322之一正投影邊緣322e與最鄰近的第一根第一分支電極324a之一正投影邊緣324e之間具有一正投影間隙W1。基於穿透率的觀點而言，正投影間隙W1約可落於下列的範圍內：0μm＜W1≦4μm，較佳約為1μm≦W1≦3μm，且最佳約為2μm。此外，塊狀電極322之上述正投影邊緣322e與塊狀突起圖案342之一正投影邊緣342e之間具有一正投影距離為W2。基於穿透率的觀點而言，正投影距離W2約可落於下列的範圍內：2μm≦W2≦5.5μm，且最佳約為3μm。關於上述元件之剖面圖以及W1與W2請參見圖7。

特別的是，畫素結構之塊狀電極322與第一根第一分支電極324a之間的交界是落於保護層340突起的塊狀突起圖案342上，而非落於保護層340之分支突起圖案344(包括3441與3442)的凹槽(未標示)中，但仍可參見圖7。本實施例不限定分支突起圖案3441與3442之凹槽(未標示)的深度d(可參閱圖7)。因此，除了可避免當保護層340之凹槽不夠深所產生的液晶倒向不穩定之現象之外，本實施例之畫素結構也可提升W2交界處的液晶效率，並可改善僅以保護層340之分支突起圖案344與凹槽部份形成的畫素電極結構中，其因為傾斜的側壁造成暗態漏光的現象，使得其顯示面板具有良好的穿透度與對比度。

圖17為依照本發明第四實施例的畫素結構之畫素電極的上視示意圖。圖18為位於圖17之畫素電極下方之保護層的上視示意圖。圖19為圖17之畫素電極與圖18之保護層的重疊示意圖。如圖17所示，畫素電極420具有至少一塊狀電極422以及多個第一分支電極424。塊狀電極422包括多個子塊狀電極4221。更具體而言，塊狀電極(或稱為板狀電極)422中的子塊狀電極4221為畫素電極420中未經圖案化的電極區域，即子塊狀電極4221不存在開口或孔洞、狹縫、凹槽與間隔。第一分支電極424為畫素電極420中經圖案化的電極區域。應注意，在本實施例中，相鄰的兩個子塊狀電極4221之間僅具有一個第一分支電極424，然本發明不限於此。第一分支電極424可連接至主幹電極(未標示)，且第一分支電極424與相鄰的電極(例如塊狀電極4221或另一分支電極424)之間可具有狹縫(未標示)，而兩個相鄰的塊狀電極422不直接接觸與連接。本實施例之塊狀電極4221的正投影形狀為多邊形，其例如是曲折形態(zigzag)，但本發明不限於此。因此，第一分支電極424與塊狀電極422之正投影外圍輪廓形狀可組合成矩形或曲折形態，但本發明不限於此。

如圖18所示，保護層440具有至少一塊狀突起圖案(或稱為板狀突起圖案)442以及多個分支突起圖案444。特別的是，如圖18所示，保護層440之塊狀突起圖案442更包括多個子塊狀突起圖案4421。應注意，本實施例是以在相鄰的兩個子塊狀突起圖案4421之間僅具有一個分支突起圖案444為例。分支突起圖案444與相鄰的圖案(例如塊狀突起圖案4221或另一分支突起圖案444)之間可具有凹槽(未標示)。兩個相鄰的塊狀突起圖案4221不會直接接觸與連接。更具體而言，塊狀突起圖案442與子塊狀突起圖案4421為保護層440中較大面積的突起區域，即未經圖案化的區域。塊狀突起圖案442與子塊狀突起圖案4421中不存在開口或孔洞、狹縫、凹槽與間隔。分支突起圖案444與凹槽(未繪示)所在之處為保護層440中具有高低起伏的區域。在本實施例中，分支突起圖案444會與主幹突起圖案(未標示)連接。特別的是，除了曲折形態之外，塊狀突起圖案442之正投影形狀也可為X型，以區分兩個方向的主幹突出圖案，且為兩個方向的交會處。

圖19為圖17之畫素電極420與圖18之保護層440的重疊示意圖。請同時參照圖17至圖19，畫素電極420形成於保護層440之上方，且畫素電極420之塊狀電極422順應性地覆蓋在保護層440之多個分支突起圖案444上，使塊狀電極422根據分支突起圖案444而突起，且根據凹槽(未標示)而凹下，以形成多個第二分支電極426。畫素電極420之第一分支電極424位於保護層440之塊狀突起圖案442上。畫素電極420之塊狀電極422之一邊緣422e更延伸至保護層440之塊狀突起圖案442上。

圖20為圖19之K4區的放大示意圖。請同時參照圖19與圖20，分支突起圖案444的寬度L1約可介於1μm至10μm的範圍內，較佳約可介於2μm至6μm的範圍內。分支突起圖案444與塊狀突起圖案442之間的間距S1約可介於1μm至10μm的範圍內，且較佳約可介於2μm至6μm的範圍內，而間距S1可視為凹槽(未標示)的寬度。第一分支電極424的寬度L2約可介於1μm至10μm的範圍內，較佳約可介於2μm至6μm的範圍內。藉由上述寬度L1、L2以及間距S1的調整，可微調液晶分子的倒向而使其不錯排。

類似地，請再參照圖20，畫素電極420之第一分支電極424位於保護層440之塊狀突起圖案442上。值得一提的是，塊狀電極422之一正投影邊緣422e與最鄰近的第一根第一分支電極424a之一正投影邊緣424e之間具有一正投影間隙W1。基於穿透率的觀點而言，正投影間隙W1約可落於下列的範圍內：0μm＜W1≦4μm，較佳約為1μm≦W1≦3μm，且最佳約為2μm。於此實施例中，因為相鄰的兩個子塊狀電極4221之間僅具有一個第一分支電極424，故間隙W1可視為兩相鄰電極間的狹縫寬度。此外，塊狀電極422之上述正投影邊緣422e與塊狀突起圖案442之一正投影邊緣442e之間具有一正投影距離為W2。基於穿透率的觀點而言，正投影距離W2約可落於下列的範圍內：2μm≦W2≦5.5μm，且最佳約為3μm。關於上述元件之剖面圖、W1與W2請參見圖7。

特別的是，畫素結構之塊狀電極422與第一根第一分支電極之間的交界是落於保護層440突起的塊狀突起圖案442上，而非落於保護層440之分支突起圖案444的凹槽(未標示)中，但仍可參見圖7。本實施例不限定分支突起圖案444之凹槽(未標示)的深度d(可參見圖7)。因此，除了可避免當保護層440之凹槽不夠深所產生的液晶倒向不穩定之現象之外，本實施例之畫素結構也可提升W2交界處的液晶效率，並改善僅以保護層440之分支突起圖案444與凹槽部份形成的畫素電極結構中，其因為傾斜的側壁造成暗態漏光的現象，使得其顯示面板具有良好的穿透度與對比度。

圖21為依照本發明第五實施例的畫素結構之畫素電極的上視示意圖。圖22為位於圖21之畫素電極下方之保護層的上視示意圖。圖23為圖21之畫素電極與圖22之保護層的重疊示意圖。如圖21所示，畫素電極520具有至少一塊狀電極522以及多個第一分支電極524。塊狀電極522包括多個子塊狀電極5221。子塊狀電極5221為畫素電極520中未經圖案化的電極區域，即塊狀電極522中與子塊狀電極5221不存在開口或孔洞、狹縫、凹槽與間隔。第一分支電極524為畫素電極520中經圖案化的電極區域。應注意，圖21的畫素電極520與圖17的畫素電極420相似，相似的元件可參見第四實施例的相關說明，於此不再贅言之。兩個實施例唯一不同之處在於，本實施例是以相鄰的兩個子塊狀電極5221之間具有兩個第一分支電極524為例，然本發明不限於此。

如圖22所示，保護層540具有至少一塊狀突起圖案542以及多個分支突起圖案544。特別的是，如圖22所示，保護層540之塊狀突起圖案542更包括多個子塊狀突起圖案5421。應注意，圖22的保護層540與圖18的保護層440相似，相似的元件可參見第四實施例的相關說明，在此不再贅言之。兩個實施例唯一不同之處在於，相鄰的兩個子塊狀突起圖案5421之間具有至少一個分支突起圖案544，如圖22所示，本實施例是以相鄰的兩個子塊狀突起圖案5421之間具有三個分支突起圖案544為例。

圖23為圖21之畫素電極520與圖22之保護層540的重疊示意圖。請同時參照圖21至圖23，畫素電極520形成於保護層540之上方，且畫素電極520之塊狀電極522順應性地覆蓋在保護層540之多個分支突起圖案544上，使塊狀電極522根據分支突起圖案544而突起，且根據凹槽(未標示)而凹下，以形成多個第二分支電極526。畫素電極520之第一分支電極524位於保護層540之塊狀突起圖案542上。畫素電極520之塊狀電極522之一邊緣522e更延伸至保護層540之塊狀突起圖案542上。

圖24為圖23之K5區的放大示意圖。請同時參照圖23與圖24，分支突起圖案544的寬度L1約可介於1μm至10μm的範圍內，較佳約可介於2μm至6μm的範圍內。分支突起圖案544的間距S1約可介於1μm至10μm的範圍內，且較佳約可介於2μm至6μm的範圍內，而間距S1可視為凹槽(未標示)的寬度。第一分支電極524的寬度L2約可介於1μm至10μm的範圍內，較佳約可介於2μm至6μm的範圍內。第一分支電極524的間距S2約可介於1μm至10μm的範圍內，且較佳約可介於2μm至6μm的範圍內，而間距S2可視為狹縫(未標示)的寬度。藉由上述寬度L1、L2以及間距S1、S2的調整，可微調液晶分子的倒向而使其不錯排。

類似地，請再參照圖24，畫素電極520之第一分支電極524位於保護層540之塊狀突起圖案542上。值得一提的是，塊狀電極522之一正投影邊緣522e與最鄰近的第一根第一分支電極524a之一正投影邊緣524e之間具有一正投影間隙W1。基於穿透率的觀點而言，正投影間隙W1約可落於下列的範圍內：0μm＜W1≦4μm，較佳約為1μm≦W1≦3μm，且最佳約為2μm。此外，塊狀電極522之上述正投影邊緣522e與塊狀突起圖案542之一正投影邊緣542e之間具有一正投影距離為W2。基於穿透率的觀點而言，正投影距離W2約可落於下列的範圍內：2μm≦W2≦5.5μm，且更佳約為3μm。關於上述元件之剖面圖、W1與W2可參見圖7。

特別的是，畫素結構之塊狀電極522與第一根第一分支電極之間的交界是落於保護層540突起的塊狀突起圖案542上，而非落於保護層540之分支突起圖案544的凹槽(未標示)中，但仍可參見圖7。本實施例不限定分支突起圖案544之凹槽(未標示)的深度d(可參見圖7)。因此，除了可避免當保護層540之凹槽不夠深所產生的液晶倒向不穩定之現象之外，本實施例之畫素結構也可提升W2交界處的液晶效率，並改善僅以保護層540之分支突起圖案544與凹槽部份形成的畫素電極結構中，其因為傾斜的側壁造成暗態漏光的現象，使得其顯示面板具有良好的穿透度與對比度。

圖25為依照本發明第六實施例的畫素結構之畫素電極的上視示意圖。圖26為位於圖25之畫素電極下方之保護層的上視示意圖。圖27為圖25之畫素電極與圖26之保護層的重疊示意圖。如圖25所示，畫素電極620具有多個分支電極622以及一主幹電極624。相鄰的兩個分支電極622之間具有一間隔(或稱為狹縫)626。分支電極622與主幹電極624連接，並從主幹電極624往多個方向延伸。應注意，本實施例之主幹電極624為十字形，然本發明不限於此。

如圖26所示，保護層640具有多個分支突起圖案642以及一主幹突起圖案644。相鄰的兩個分支突起圖案642之間具有至少一溝槽(或稱為凹槽)646。上述多個分支突起圖案642與主幹突起圖案644連接，並從主幹突起圖案644往多個方向延伸。應注意，本實施例之主幹突起圖案644為十字形，然本發明不限於此。

圖27為圖25之畫素電極620與圖26之保護層640的重疊示意圖。請同時參照圖25至圖27，畫素電極620形成於保護層640之上方，且畫素電極620之每一個分支電極622對應保護層640之一個溝槽646設置，而畫素電極620之每一個間隔626對應保護層640之一個分支突起圖案642設置。分支電極622從溝槽646內延伸至相鄰兩側之分支突起圖案642上，且間隔626與相鄰兩側之分支突起圖案642重疊，然本發明不限於此。如圖27所示，主幹電極624與主幹突起圖案644重疊設置。值得一提的是，由於上述分支電極622的間隔626位於分支突起圖案642上，而可使畫素電極620的暗線較淡。本實施例是以主幹電極624的寬度大於主幹突起圖案644的寬度為例，然本發明不限於此。

圖28為圖27之K6區的放大示意圖。圖29為圖27中沿線J-J’的剖面示意圖。請同時參照圖27、圖28與圖29，畫素電極620之相鄰的兩個分支電極622之間的間隔626具有一正投影距離為a，且a≠0。應注意，距離a約可介於以下的範圍內：0μm＜a＜3μm，且基於穿透率的觀點而言，距離a最佳值為2μm，然本發明不限於此。畫素電極620之分支電極622之正投影邊緣622e與保護層640之溝槽646之正投影邊緣646e之間具有一正投影距離為b，且b≠0。應注意，距離b約可介於以下的範圍內：1.5μm≦b≦10μm，且距離b最佳值為1.5μm，然本發明不限於此。保護層640之溝槽646的寬度為c，本實施例之寬度c約可介於以下範圍內：3μm＜c≦(a+2b)μm。

另外，畫素電極620之分支電極622的寬度L4約可介於1μm至10μm的範圍內。保護層640之分支突起圖案642的寬度L5約可介於1μm至10μm的範圍內。應注意，在本實施例中，溝槽646的寬度c與分支突起圖案642的寬度L5相同，然本發明不限於此。在本實施例中，藉由調整上述寬度L4、L5、c以及距離a、b，可微調液晶分子的倒向而使其不錯排。

特別的是，即使在分支電極不細的情況下，仍可提高液晶分子的配向穩定性。此外，除了可避免當保護層640之凹槽不夠深所產生的液晶倒向不穩定之現象之外，本實施例之畫素結構也可改善交界處b的液晶效率，並可改善僅以保護層640之分支突起圖案642形成的畫素電極結構因為傾斜的側壁造成暗態漏光的現象，使得其顯示面板具有良好的穿透度與對比度。

圖30為依照本發明第七實施例的畫素結構之畫素電極的上視示意圖。圖31為位於圖30之畫素電極下方之保護層的上視示意圖。圖32為圖30之畫素電極與圖31之保護層的重疊示意圖本實施例與圖27之實施例類似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。類似地，如圖30所示，畫素電極720具有多個分支電極722以及一主幹電極724。相鄰的兩個分支電極722之間具有一間隔(或稱為狹縫)726。分支電極722與主幹電極724連接，並從主幹電極724往多個方向延伸。

類似地，如圖31所示，保護層740具有多個分支突起圖案742以及一主幹突起圖案744。相鄰的兩個分支突起圖案742之間具有至少一溝槽(或稱為凹槽)746。上述多個分支突起圖案742與主幹突起圖案744連接，並從主幹突起圖案744往多個方向延伸。

圖32與圖27之差異在於，畫素電極720之每一個分支電極722對應保護層740之一個分支突起圖案742設置，而畫素電極720之每一個間隔726對應保護層740之一個溝槽746設置。分支電極722從分支突起圖案742上延伸至相鄰兩側之溝槽746中，且間隔726與相鄰兩側之溝槽746重疊。類似地，主幹電極724與主幹突起圖案744重疊設置。應注意，本實施例之主幹電極724的寬度約大於主幹突起圖案744的寬度，然本發明不限於此。

圖33為圖32之K7區的放大示意圖。請同時參照圖32與圖33，畫素電極720之相鄰的兩個分支電極722之間的間隔726具有一正投影距離為a，且a≠0。應注意，距離a約可介於以下的範圍內：0μm＜a＜3μm，且基於穿透率的觀點而言，距離a最佳值為2μm，然本發明不限於此。畫素電極720之分支電極722之正投影邊緣722e與保護層740之溝槽746之正投影邊緣746e之間具有一正投影距離為b，且b≠0。應注意，距離b約可介於以下的範圍內：1.5μm≦b≦10μm，距離b最佳值為1.5μm，然本發明不限於此。保護層740之溝槽746的寬度為L3，本實施例L3的寬度約可介於以下範圍內: 3μm＜L3≦(a+2b)μm。

另外，畫素電極720之分支電極722的寬度L4約可介於1μm至10μm的範圍內。保護層740之分支突起圖案742的寬度c約可介於1μm至10μm的範圍內。在本實施例中，藉由調整上述寬度L4、L3、c以及距離a、b，可微調液晶分子的倒向而使其不錯排。

特別的是，即使在分支電極不細的情況下，仍可提高液晶分子的配向穩定性。此外，除了可避免當保護層740之凹槽不夠深所產生的液晶倒向不穩定之現象之外，本實施例之畫素結構也可改善交界處b的液晶效率以及改善僅以保護層740之分支突起圖案742形成的畫素電極結構因為傾斜的側壁造成暗態漏光的現象，使得其顯示面板具有良好的穿透度與對比度。

圖34為依照本發明第八實施例的畫素結構之畫素電極820的上視示意圖。圖35為位於圖34之畫素電極下方之保護層的上視示意圖。圖36為圖34之畫素電極與圖35之保護層的重疊示意圖。如圖34所示，畫素電極820具有多個分支電極822、至少一塊狀電極830、一主幹電極824以及多個外側分支電極826。相鄰的兩個分支電極822之間具有一間隔(或稱為狹縫)828。分支電極822與主幹電極824連接，並從主幹電極824往多個方向延伸。塊狀電極(或稱為板狀電極)830為畫素電極820中未經圖案化的電極區域，即塊狀電極830中不存在開口或孔洞、狹縫、凹槽與間隔。多個塊狀電極830位於主幹電極824的兩側。多個第一分支電極822位於塊狀電極830彼此相鄰之一側而鄰近於塊狀電極830之一邊緣，且第一分支電極822與主幹電極824連接。多個外側分支電極826位於塊狀電極830之邊緣所在之一側的相對側，並沿著塊狀電極830之另一邊緣輻射狀向外延伸，而兩相鄰的外側分支電極826之間皆具有狹縫(未標示)。如圖34所示，塊狀電極830之邊緣與邊緣不直接連接。本實施例之塊狀電極830的正投影形狀為多邊形，其例如是六邊形，但本發明不限於此。因此，外側分支電極826與塊狀電極830之正投影外圍輪廓形狀可組合成五邊形。第一分支電極822、外側分支電極826與塊狀電極830之正投影外圍輪廓形狀可組合成矩形或曲折形態，但本發明不限於此。外側分支電極826與塊狀電極830連接。應注意，本實施例之主幹電極824為是以十字形為例，然本發明不限於此。

如圖35所示，保護層840具有多個分支突起圖案842、一主幹突起圖案844以及至少一塊狀圖案846。相鄰的兩個分支突起圖案842之間具有至少一溝槽(或稱為凹槽)848。塊狀圖案(或稱為板狀圖案)846則為保護層840中較大面積的凹陷區域，故可再稱為板狀凹陷圖案。塊狀圖案846之厚度低於分支突起圖案842與主幹突起圖案844之厚度，但約可近似於凹槽的厚度。上述多個分支突起圖案842與主幹突起圖案844連接，並從主幹突起圖案844往多個方向延伸。其中兩相鄰的分支突起圖案842之間的凹槽848與塊狀圖案846連通。此外，本實施例以四個塊狀圖案846位於分支突起圖案848外側的角落為例，但本發明不限於此。應注意，本實施例之主幹突起圖案844是以十字形為例，然本發明不限於此。

圖36為圖34之畫素電極820與圖35之保護層840的重疊示意圖。請同時參照圖34至圖36，畫素電極820形成於保護層840之上方，且畫素電極820之每一個分支電極822對應該保護層840之一個溝槽848設置。分支電極822從該溝槽848內延伸至相鄰兩側之分支突起圖案842上，且間隔828與相鄰兩側之分支突起圖案842重疊。外側分支電極826則設置於保護層840之塊狀圖案846上。畫素電極820之塊狀電極830順應性地覆蓋在保護層840之另一區域之多個分支突起圖案842上，使塊狀電極830根據分支突起圖案842而突起且根據凹槽848而凹下，以形成多個第二分支電極(未標示)。如圖36所示，主幹電極824與主幹突起圖案844重疊設置。應注意，本實施例之主幹電極824的寬度大於主幹突起圖案844的寬度為範例，然本發明不限於此。

圖37為圖36之K8區的放大示意圖。請同時參照圖36與圖37，畫素電極820之相鄰的兩個分支電極822之間的間隔828具有一正投影距離為a，且a≠0。應注意，距離a約可介於以下的範圍內：0μm＜a＜3μm，且基於穿透率的觀點而言，距離a最佳值為2μm，然本發明不限於此。畫素電極820之分支電極822之正投影邊緣822e與保護層840之溝槽848之正投影邊緣848e之間具有一正投影距離為b，且b≠0。應注意，距離b約可介於以下的範圍內：1.5μm≦b≦10μm，且基於穿透率的觀點而言，距離b最佳值為1.5μm，然本發明不限於此。保護層840之溝槽848的寬度為c，本實施例c的寬度約可介於以下範圍內: 3μm＜c≦(a+2b)μm。

另外，畫素電極820之外側分支電極826的寬度L3約可介於1μm至10μm的範圍內。外側分支電極226的間距S3約可介於1μm至10μm的範圍內。分支電極822的寬度L4約可介於1μm至10μm的範圍內。分支電極822的間距S4約可介於1μm至10μm的範圍內。於分支電極822下方之分支突起圖案842的寬度L5約可介於1μm至10μm的範圍內。於分支電極822下方之分支突起圖案842的間距S5約可介於1μm至10μm的範圍內。換句話說，間距S5就是當作凹槽848的寬度c。於塊狀電極830下方之分支突起圖案842的寬度L6約可介於1μm至10μm的範圍內。於塊狀電極830下方之分支突起圖案842的間距S6約可介於1μm至10μm的範圍內。應注意，在本實施例中，分支突起圖案842的寬度L5、L6可以相同也可以不同，且分支突起圖案842的間距S5、S6可以相同也可以不同。藉由上述寬度L3、L4、L5、L6、c以及距離a、b的調整，可微調液晶分子的倒向而使其不錯排。

特別的是，即使在分支電極不細的情況下，仍可提高液晶分子的配向穩定性。此外，除了可避免當保護層840之凹槽不夠深所產生的液晶倒向不穩定之現象之外，本實施例之畫素結構也改善交界處b的液晶效率以及改善保護層840之分支突起圖案842形成的畫素電極結構因為傾斜的側壁造成暗態漏光的現象，使得其顯示面板具有良好的穿透度與對比度。

依照本發明之一實施例的顯示面板1000可包括多個上述任何實施例中的畫素結構，至少三個畫素結構可形成一個畫素單元。值得一提的是，上述每個畫素單元中至少一個畫素結構的第一分支電極或分支電極的寬度或間距與此畫素單元中之其他畫素結構的第一分支電極或分支電極的寬度或間距(狹縫)不相同。舉例而言，顯示面板1000的一個畫素單元可由第一實施例、第二實施例與第三實施例之畫素結構構成，且在此畫素單元中，第一實施例的畫素結構之第一分支電極124的寬度L2可與第二實施例以及第三實施例的畫素結構之第一分支電極224、344的寬度L2不相同。或者，也可以是兩個畫素結構使用第一實施例，而一個畫素結構使用第一實施例或第二實施例之其中一種。應注意，上述僅是用以說明，亦可使用其他的實施例。藉由調整上述分支電極的寬度或間距，可微調液晶分子的配向方向，進而使得本發明之一實施例的顯示面板1000不會產生色偏的現象。

以下參照多個圖式來具體說明依照本發明之一些實施例的顯示面板之穿透率與其畫素結構之關係。

圖38依照本發明之第一實施例的顯示面板之穿透率與畫素結構之關係示意圖。圖39為比較例的顯示面板之穿透率與畫素結構之關係示意圖。橫軸為距離(μm)，縱軸為正規化之穿透率(%)(無單位)。首先，如圖38所示，依照本發明之第一實施例的畫素結構之塊狀電極122與第一根第一分支電極124a之間的交界是落於塊狀突起圖案142的突起處，即圖38是以塊狀電極122延伸至塊狀突起圖案142上為例。相反地，圖39之比較例的畫素結構之塊狀電極122’與第一根第一分支電極124a’之間的交界是落於分支突起圖案144的凹槽145中。更具體而言，圖39之塊狀電極122’與第一根第一分支電極124a’之間的一邊交界處是落於分支突起圖案144的凹槽145中，亦即塊狀電極122’的邊緣落於凹槽145中，而未延伸至塊狀突起圖案142上。塊狀電極122’與第一根第一分支電極124a’之間的另一邊交界處是落於塊狀突起圖案142上，亦即第一根第一分支電極124a’僅位於塊狀突起圖案142上。除了上述情況之外，比較例之塊狀電極122’與第一根第一分支電極124a’交界的一個邊界還可重疊於分支突起圖案144的邊界，亦即塊狀電極122’還是在凹槽145中，且塊狀電極122’之邊緣接近塊狀突起圖案142之側邊，而未延伸至塊狀突起圖案142上，而第一根第一分支電極124a’僅在塊狀突起圖案142上。

如圖38所示，本發明之第一實施例的顯示面板可維持良好的穿透率，即W2的設計可以防止因上述的交界處的液晶倒向錯排(disclination)而產生於交界處的黑線(dark line)現象，可使得其顯示面板具有良好的穿透度與對比度。相反地，由圖39可知，在塊狀電極122’與第一根第一分支電極124a’之間的交界處附近，其穿透率則有明顯的下降，這是因為此處的液晶分子扭轉(twist)的角度偏離了原本和偏振片所夾的約45度，從而使得穿透率有大幅度的下降。此外，即使是上述比較例的第二種情況，即塊狀電極122’之邊緣接近塊狀突起圖案142之側邊，其仍然會產生穿透率明顯下降的問題，即沒有W2的設計(例如:W2為0或小於0)會在上述的交界處的液晶倒向錯排(disclination)而產生於交界處的黑線(dark line)現象。其中，W2為0，代表塊狀電極122’之邊緣接觸塊狀突起圖案142之側邊，但塊狀電極122’之邊緣仍落於凹槽145內；W2小於0，代表塊狀電極122’之邊緣會遠離塊狀突起圖案142之側邊，且塊狀電極122’的垂直投影會落於凹槽145或分支突起圖案144上，而不是落在塊狀突起圖案142上。圖38有關於W2與交界處所產生的效果與描述，皆可適用於前述實施例，例如：圖12、圖16、圖20、圖24等實施例，且可與圖39之比較例相比，且具有前述實施例的效果。

圖40為依照本發明之第一實施例的顯示面板之穿透率與W1之關係示意圖。如圖40所示，橫軸為正投影間隙W1的距離(μm)，縱軸為正規化(normalized)之穿透率(%)(無單位)。菱形點之曲線表示依照本發明第一實施例為範例之一種顯示面板，方形點之曲線表示依照本發明第一實施例為範例之另一種顯示面板。請同時參照圖6、圖7與圖40。具體而言，在這兩種顯示面板中，其正投影距離W2皆約為4μm，且其保護層之凹槽深度d皆約為0.2μm。這兩種顯示面板的差異在於，菱形點之曲線表示的顯示面板之分支突起圖案144的寬度L1/間距S1約為4μm/4μm，且其第一分支電極124的寬度L2/間距S2約為4μm/2μm；而方形點之曲線表示的顯示面板之分支突起圖案144的寬度L1/間距S1約為4μm/4μm，且其第一分支電極124的寬度L2/間距S2約為4μm/4μm。由圖40可知，當正投影間隙W1約為0μm＜W1≦4μm時，穿透率皆可達約85%以上。當W1約為1μm≦W1≦3μm時，穿透率更可達約95%以上。值得一提的是，當W1約為2μm時，穿透率更可接近100%。雖然不同的穿透率可用於不同的顯示模式中，但基於光使用率之觀點而言，穿透率在85%以上的畫素電極設計是較為合適的。

圖41為依照本發明之第一實施例的顯示面板之穿透率與W2之關係示意圖。如圖41所示，橫軸為正投影距離W2的距離(μm)，縱軸為正規化之穿透率(%)(無單位)。三角形點之曲線表示依照本發明之第一實施例為範例之一種顯示面板，方形點之曲線表示依照本發明第一實施例為範例之另一種顯示面板。其中，W2大於0，即正值(+)，代表塊狀電極122’之邊緣垂直投影於塊狀突起圖案142上；W2為0，代表塊狀電極122’之邊緣接觸塊狀突起圖案142之側邊，但塊狀電極122’之邊緣仍落於凹槽145內；W2小於0，即負值(-)，代表塊狀電極122’之邊緣會遠離塊狀突起圖案142之側邊，且塊狀電極122’的垂直投影會落於凹槽145或分支突起圖案144上，而不是落在塊狀突起圖案142上。請同時參照圖6、圖7與圖41。具體而言，在這兩種顯示面板中，其正投影距離W1皆約為2μm，且其保護層之凹槽深度d皆約為0.2μm。這兩種顯示面板的差異在於，三角形點之曲線表示的顯示面板之分支突起圖案144的寬度L1/間距S1約為4μm/4μm，且其第一分支電極124的寬度L2/間距S2約為L/S為4μm/2μm；而方形點之曲線表示的顯示面板之分支突起圖案144的寬度L1/間距S1約為4μm/4μm，且其第一分支電極124的寬度L2/間距S2約為L/S=4μm/4μm。由圖41可知，當正投影距離W1為最佳值(即穿透率最大)約2μm時，正投影距離W2介於0.5μm≦W2≦7μm時，兩種顯示面板之穿透率皆可達約98%以上。值得一提的是，考慮到製程變異(例如光罩偏移(PEP shift))，所選取的正投影距離W2值在至少左右偏移約為1.5μm範圍內的W2值時，其顯示面板之穿透率也皆約98%以上。當W2為0或負值(-)時，其顯示面板之穿透率也皆不大於98%。基於上述，由圖41可知，所選取的正投影距離W2範圍較佳為2μm≦W2≦5.5μm時，且正投影距離W2最佳為3μm。圖40與圖41亦可說明前述實施例，例如：圖12、圖16、圖20、圖24等實施例中關於W1與W2設計，且具有前述實施例的效果。

圖42為依照本發明之第六實施例的顯示面板之穿透率與a、b之關係示意圖。如圖42所示，橫軸為距離(μm)，縱軸為正規化之穿透率(%)(無單位)。菱形點之曲線表示依照本發明第六實施例之一種顯示面板，其正投影距離b約為3μm。方形點之曲線表示依照本發明第六實施例之另一種顯示面板，其正投影距離a約為2μm。首先，請見菱形點之曲線，當正投影距離a約為0μm＜a＜3μm時，其穿透率可達約85%以上，且正投影距離a的值約為2μm時，穿透率更可接近約100%。值得一提的是，由於本實施例的畫素電極為多個分支電極，故其兩個分支電極之間的間隔正投影距離a必定≠0μm。接著，請見方形點之曲線，當正投影距離b約為0μm＜b≦10μm時，其穿透率可達約85%以上。值得一提的是，由於本實施例的畫素電極之分支電極必定會延伸至保護層的分支突起圖案上，故其正投影距離b≠0μm。

圖43為依照本發明之第六實施例的顯示面板之穿透率與光罩偏移距離之關係示意圖。如圖43所示，橫軸為光罩偏移距離(PEP shift, μm)，縱軸為正規化之穿透率(%)(無單位)。圖43所示之顯示面板的正投影距離a約為2μm，正投影距離b約為3μm。應注意的是，在製程中，畫素電極與保護層之間可能會發生1.5μm的光罩偏移。由圖43可知，當光罩偏移距離約為1.5μm時，其顯示面板之穿透率變異仍可保持在約為2%內(即穿透率＞98%)。基於上述，所選取的正投影距離b的範圍為1.5μm≦b≦10μm，且正投影距離b最佳值約為1.5μm。

本實施例之保護層具有凹凸起伏，故溝槽寬度c≠0μm。圖44為圖27中沿線J-J’的另一剖面示意圖。請參見圖44，於製程中，光阻與蝕刻精準度與均勻性的不足，可能導致溝槽646內保護層之表面粗糙度變差(如圖44中的虛框處)，進而造成額外漏光。考慮到上述製程因素，則c＞3μm較佳。此外，由下表一的實驗結果可知，在本實施例中，當保護層凹槽深度d約為0.2μm時，L1＞S1或L1/S1比值愈大，其暗態漏光(L0 Leakage)現象愈少。換言之，保護層溝槽646凹下去的部分愈少，其暗態漏光現象會愈少，進而可提高對比度。由於保護層分支突起圖案642的高度恰好約為溝槽646寬度時，即(a+2b)μm，亦可維持或改善對比度。基於上述，寬度c較佳介於以下範圍內：3μm＜c≦(a+2b)μm。圖42、圖43與圖44亦可說明前述實施例，例如：圖33與圖37等實施例中關於a、b與c的設計，且具有前述實施例的效果。

表一 <TABLE border="1" borderColor="#000000" width="_0002"><TBODY><tr><td> L1/S1 </td><td> 4μm/4μm </td><td> 5μm/3μm </td></tr><tr><td> L0(nits) </td><td> 0.0744 </td><td> 0.0518 </td></tr><tr><td> CR </td><td> 1112 </td><td> 1544 </td></tr></TBODY></TABLE>

綜上所述，根據本發明之一些實施例的畫素電極可具有多個分支電極，且保護層可具有多個分支突起圖案。藉由將上述分支電極與分支突起圖案交錯設置來構成本發明所需的畫素結構。具體而言，本發明之畫素結構可避免當保護層之凹槽不夠深所產生的液晶倒向不穩定之現象，並改善電極交界處的液晶效率。再者，本發明之畫素結構可改善保護層之分支突起圖案的傾斜側壁造成的暗態漏光現象，使得本發明之顯示面板具有良好的穿透度與對比度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10：基板 12：畫素陣列層 20：對向基板 22：共通電極 30：顯示介質 100：畫素結構 120、220、320、420、520、620、720、820、PE：畫素電極 122、122’、222、322、422、522、830：塊狀電極 122e、124e、222e、222f、322e、324e、342e、422e、442e、522e、542e、622e、646e、722e、746e、722e、748e、822e、848e：邊緣 124、224、324、424、524：第一分支電極 124a、124a’、224a、324a、424a、524a：第一根第一分支電極 126、226、326、328、624、724、824：主幹電極 128、230、330、426、526：第二分支電極 140、240、340、440、540、640、740、840：保護層 142、242、342、442、542：塊狀突起圖案 144、244、344、3441、3442、444、544、642、742、842：分支突起圖案 145：凹槽 146、246、346、348、644、744、844：主幹突起圖案 160：彩色濾光層 248、846：塊狀圖案 228、826：外側分支電極 622、722、822：分支電極 626、726、828：間隔 646、746、748：溝槽 1000：顯示面板 3241、3242：子分支電極 4221、5221：子塊狀電極 4421、5421：子塊狀突起圖案 a、b：正投影距離 d：深度 DL：資料線 I-I’、J-J’：線 K1、K2、K3、K4、K5、K6、K7：區 L1、L2、L3、L4、L5、L6、c：寬度 S1、S2、S3、S4、S5、S6：間距 SL：掃描線 T：主動元件 W1：正投影間隙 W2：正投影距離

圖1為依照本發明之一實施例的顯示面板的剖面示意圖。 圖2為依照本發明之一實施例的畫素陣列層的上視示意圖。 圖3為依照本發明第一實施例的畫素結構之畫素電極的上視示意圖。 圖4為位於圖3之畫素電極下方之保護層的上視示意圖。 圖5為圖3之畫素電極與圖4之保護層的重疊示意圖。 圖6為圖5之K1區的放大示意圖。 圖7為圖5中沿線I-I’的剖面示意圖。 圖8為依照本發明另一實施例之圖5的畫素結構沿線I-I’的剖面示意圖。 圖9為依照本發明第二實施例的畫素結構之畫素電極的上視示意圖。 圖10為位於圖9之畫素電極下方之保護層的上視示意圖。 圖11為圖9之畫素電極與圖10之保護層的重疊示意圖。 圖12為圖11之K2區的放大示意圖。 圖13為依照本發明第三實施例的畫素結構之畫素電極的上視示意圖。 圖14為位於圖13之畫素電極下方之保護層的上視示意圖。 圖15為圖13之畫素電極與圖14之保護層的重疊示意圖。 圖16為圖15之K3區的放大示意圖。 圖17為依照本發明第四實施例的畫素結構之畫素電極的上視示意圖。 圖18為位於圖17之畫素電極下方之保護層的上視示意圖。 圖19為圖17之畫素電極與圖18之保護層的重疊示意圖。 圖20為圖19之K4區的放大示意圖。 圖21為依照本發明第五實施例的畫素結構之畫素電極的上視示意圖。 圖22為位於圖21之畫素電極下方之保護層的上視示意圖。 圖23為圖21之畫素電極與圖22之保護層的重疊示意圖。 圖24為圖23之K5區的放大示意圖。 圖25為依照本發明第六實施例的畫素結構之畫素電極的上視示意圖。 圖26為位於圖25之畫素電極下方之保護層的上視示意圖。 圖27為圖25之畫素電極與圖26之保護層的重疊示意圖。 圖28為圖27之K6區的放大示意圖。 圖29為圖27中沿線J-J’的剖面示意圖。 圖30為依照本發明第七實施例的畫素結構之畫素電極的上視示意圖。 圖31為位於圖30之畫素電極下方之保護層的上視示意圖。 圖32為圖30之畫素電極與圖31之保護層的重疊示意圖。 圖33為圖32之K7區的放大示意圖。 圖34為依照本發明第八實施例的畫素結構之畫素電極820的上視示意圖。 圖35為位於圖34之畫素電極下方之保護層的上視示意圖。 圖36為圖34之畫素電極與圖35之保護層的重疊示意圖。 圖37為圖36之K8區的放大示意圖。 圖38為依照本發明之第一實施例的顯示面板之穿透率與畫素結構之關係示意圖。 圖39為比較例的顯示面板之穿透率與畫素結構之關係示意圖。 圖40為依照本發明之第一實施例的顯示面板之穿透率與W1之關係示意圖。 圖41為依照本發明之第一實施例的顯示面板之穿透率與W2之關係示意圖。 圖42為依照本發明之第六實施例的顯示面板之穿透率與a、b之關係示意圖。 圖43為依照本發明之第六實施例的顯示面板之穿透率與光罩偏移距離之關係示意圖。 圖44為圖27中沿線J-J’的另一剖面示意圖。

120：畫素電極 122：塊狀電極 124：第一分支電極 126：主幹電極 128：第二分支電極 140：保護層 142：塊狀突起圖案 144：分支突起圖案 146：主幹突起圖案 I-I’：線 K1：區

Claims (15)

1. 一種畫素結構，包括：一基板；一對向基板，設置於該基板上，且於該對向基板面對該基板之一側上具有一共通電極；一掃描線以及一資料線，形成於該基板上；一主動元件，形成於該基板上且與該掃描線以及該資料線電性連接；一畫素電極，與該主動元件電性連接，該畫素電極具有多個分支電極，其中相鄰的兩個分支電極之間具有一間隔，該間隔之一正投影距離為a，且0μm<a<3μm；以及一保護層，位於該畫素電極之下方，該保護層具有多個分支突起圖案，且相鄰的兩個分支突起圖案之間具有至少一溝槽，該畫素電極與該保護層的至少一該分支突起圖案以及該至少一溝槽位於同一該畫素結構內且至少部份重疊，其中該分支電極之一正投影邊緣與該溝槽之一正投影邊緣之間之一正投影距離為b，且1.5μm≦b≦10μm。
2. 如申請專利範圍第1項所述的畫素結構，其中該些溝槽的深度介於0.1μm與0.3μm之間。
3. 如申請專利範圍第1項所述的畫素結構，其中該溝槽的寬度為c，且3μm<c≦(a+2b)μm。
4. 如申請專利範圍第1項所述的畫素結構，其中該畫素電極之每一個分支電極對應該保護層之一個溝槽設置，該分支電極 從該溝槽內延伸至相鄰兩側之該些分支突起圖案上，且該間隔與該些相鄰兩側之分支突起圖案重疊。
5. 如申請專利範圍第1項所述的畫素結構，其中該畫素電極之每一個分支電極對應該保護層之一個分支突起圖案設置，該分支電極從該分支突起圖案上延伸至相鄰兩側之該些溝槽中，且該間隔與該些相鄰兩側之溝槽重疊。
6. 如申請專利範圍第1項所述的畫素結構，其中：該畫素電極更包括一主幹電極，且該些分支電極與該主幹電極連接並從該主幹電極往多個方向延伸；該保護層更包括一主幹突起圖案，且該些分支突起圖案與該主幹突起圖案連接並從該主幹突起圖案往多個方向延伸；且該主幹電極與該主幹突起圖案重疊設置。
7. 如申請專利範圍第6項所述的畫素結構，其中該主幹電極為十字形，且該主幹突起圖案為十字形。
8. 如申請專利範圍第6項所述的畫素結構，其中該主幹電極的寬度會大於該主幹突起圖案的寬度。
9. 如申請專利範圍第6項所述的畫素結構，其中該畫素電極更包括至少一塊狀電極以及多個外側分支電極，該外側分支電極與該塊狀電極連接。
10. 如申請專利範圍第9項所述的畫素結構，其中該保護層更包括至少一塊狀圖案，且該外側分支電極設置於該些塊狀圖案上。
11. 如申請專利範圍第1項所述的畫素結構，其中a為2μm，且b為1.5μm。
12. 如申請專利範圍第1項所述的畫素結構，更包括一彩色濾光層，該彩色濾光層形成於該基板上且位於該保護層之下方。
13. 如申請專利範圍第1項所述的畫素結構，其中該些第一分支電極的寬度介於1μm至10μm的範圍內。
14. 如申請專利範圍第1項所述的畫素結構，其中該些分支突起圖案的寬度介於1μm至10μm的範圍內。
15. 一種顯示面板，包括：多個如申請專利範圍第1項所述的畫素結構，其中該至少三個畫素結構形成一畫素單元，且該畫素單元中至少一畫素結構的該些第一分支電極的寬度或間距與該畫素單元中之其他畫素結構的該些第一分支電極的寬度或間距不相同。