JP2016111324A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ Download PDF

Info

Publication number
JP2016111324A
JP2016111324A JP2015132533A JP2015132533A JP2016111324A JP 2016111324 A JP2016111324 A JP 2016111324A JP 2015132533 A JP2015132533 A JP 2015132533A JP 2015132533 A JP2015132533 A JP 2015132533A JP 2016111324 A JP2016111324 A JP 2016111324A
Authority
JP
Japan
Prior art keywords
film
thin film
oxide semiconductor
semiconductor thin
sinx
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015132533A
Other languages
English (en)
Other versions
JP6659255B2 (ja
Inventor
元隆 越智
Mototaka Ochi
元隆 越智
泰幸 高梨
Yasuyuki Takanashi
泰幸 高梨
綾 三木
Aya Miki
綾 三木
後藤　裕史
Yasushi Goto
裕史 後藤
釘宮　敏洋
Toshihiro Kugimiya
敏洋 釘宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to CN201580035556.7A priority Critical patent/CN106489209B/zh
Priority to KR1020177005510A priority patent/KR101974754B1/ko
Priority to US15/327,296 priority patent/US20170170029A1/en
Priority to PCT/JP2015/072326 priority patent/WO2016035503A1/ja
Priority to TW104126458A priority patent/TWI551703B/zh
Publication of JP2016111324A publication Critical patent/JP2016111324A/ja
Application granted granted Critical
Publication of JP6659255B2 publication Critical patent/JP6659255B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】約４０ｃｍ2／Ｖｓ以上の極めて高い移動度を有する薄膜トランジスタを提供する。【解決手段】基板上にゲート電極、ゲート絶縁膜、酸化物半導体薄膜、酸化物半導体薄膜を保護するためのエッチストップ層、ソース・ドレイン電極、および保護膜をこの順序で有する薄膜トランジスタであって、酸化物半導体薄膜は、金属元素としてＩｎ、ＧａおよびＳｎと；Ｏと；で構成される酸化物からなり、Ｉｎ、ＧａおよびＳｎの合計に対する各金属元素の原子数比が下記式（１）〜（３）を満たすアモルファス構造を有し、前記エッチストップ層及び前記保護膜の少なくとも一方がＳｉＮｘを含む。０．３０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（１）０．２０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０ ・・・（２）０．２５≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４５ ・・・（３）【選択図】図１

Description

本発明は、酸化物半導体薄膜を有する薄膜トランジスタに関する。本発明の薄膜トランジスタは、例えば液晶ディスプレイや有機ＥＬディスプレイなどの表示装置に好適に用いられる。以下では、上記薄膜トランジスタを、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と呼ぶことがある。
アモルファス酸化物半導体は、汎用のアモルファスシリコンに比べて高いキャリア移動度を有している。またアモルファス酸化物半導体は、光学バンドギャップが大きく、低温で成膜できるため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板などへの適用が期待されている。
上記酸化物半導体をＴＦＴの半導体層として用いる場合、ＴＦＴのスイッチング特性に優れていることが要求される。具体的には、（１）オン電流、即ち、ゲート電極とドレイン電極に正電圧をかけたときの最大ドレイン電流が高く、（２）オフ電流、即ち、ゲート電極に負電圧を、ドレイン電極に正電圧を夫々かけたときのドレイン電流が低く、（３）Ｓ値（Ｓｕｂｔｈｒｅｓｈｏｌｄ Ｓｗｉｎｇ）、即ち、ドレイン電流を１０倍大きくするのに必要なゲート電圧が低く、（４）しきい値電圧、即ち、ドレイン電極に正電圧をかけ、ゲート電極に正負いずれかの電圧をかけたときにドレイン電流が流れ始める電圧が時間的に変化せずに安定であり、且つ（５）電界効果移動度（以下、単に移動度と呼ぶ場合がある。）が高いこと、などが要求される。
上記酸化物半導体として、例えば特許文献１〜３に示すように、インジウム、ガリウム、亜鉛、および酸素からなるＩｎ−Ｇａ−Ｚｎ系アモルファス酸化物半導体（ＩＧＺＯ）が良く知られている。しかしながら、上記酸化物半導体を用いてＴＦＴを作製したときの電界効果移動度は１０ｃｍ2／Ｖｓ以下である。しかし、近年における表示装置の大画面化、高精細化や高速駆動化に対応するためには、より高い移動度をもつ材料が求められている。
特開２０１０−２１９５３８号公報 特開２０１１−１７４１３４号公報 特開２０１３−２４９５３７号公報
本発明は上記事情に鑑みてなされたものであり、その目的は、約４０ｃｍ2／Ｖｓ以上の極めて高い移動度を有する薄膜トランジスタを提供することにある。
上記課題を解決することの出来た本発明に係る薄膜トランジスタは、基板上にゲート電極、ゲート絶縁膜、酸化物半導体薄膜、前記酸化物半導体薄膜を保護するためのエッチストップ層、ソース・ドレイン電極、および保護膜をこの順序で有する薄膜トランジスタであって、前記酸化物半導体薄膜は、金属元素としてＩｎ、ＧａおよびＳｎと；Ｏと；で構成される酸化物からなり、前記Ｉｎ、ＧａおよびＳｎの合計に対する各金属元素の原子数比が下記式（１）〜（３）を全て満たすアモルファス構造を有し、前記エッチストップ層及び前記保護膜の少なくとも一方がＳｉＮｘを含むところに要旨を有する。
０．３０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（１）
０．２０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０ ・・・（２）
０．２５≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４５ ・・・（３）
なお、以下では、前記保護膜にのみＳｉＮｘを含む薄膜トランジスタを第一の薄膜トランジスタ（ＴＦＴ）といい、前記エッチストップ層にのみＳｉＮｘを含む薄膜トランジスタ並びに前記エッチストップ層及び前記保護膜のそれぞれにＳｉＮｘを含む薄膜トランジスタを第二の薄膜トランジスタ（ＴＦＴ）ということがある。
本発明の好ましい実施形態において、上記酸化物半導体薄膜の少なくとも一部が結晶化されている。
本発明の好ましい実施形態において、前記保護膜がＳｉＮｘを含み、かつ、上記酸化物半導体薄膜のチャネル長方向およびチャネル幅方向の両端部は上記エッチストップ層と接する。
本発明によれば、約４０ｃｍ2／Ｖｓ以上の極めて高い移動度を有するＴＦＴを提供することができる。
図１は、本発明に係る第一の薄膜トランジスタを説明するための概略断面図である。 図２は、従来の薄膜トランジスタを説明するための概略断面図である。 図３は、表１のＮｏ．１−１におけるＩｄ−Ｖｇ特性を示す図である。 図４は、表１のＮｏ．１−１における酸化物半導体薄膜断面のＴＥＭ観察結果を示す図である。 図５は、Ｉｎ−Ｇａ−Ｓｎ系酸化物半導体の成膜後からＴＦＴ完成後までの、酸化物半導体薄膜断面のＴＥＭ観察結果を示す図である。 図６は、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体の成膜後とプレアニール後の、酸化物半導体薄膜平面のＴＥＭ観察結果を示す図である。 図７は、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体の成膜後とプレアニール後の、酸化物半導体薄膜平面のＴＥＭ観察結果を示す図である。 図８は、Ｉｎ−Ｇａ−Ｓｎ系酸化物半導体薄膜のＸ線回折を測定した結果を示す図である。 図９は、実施例２に用いたパターン（ｉ）〜（ｉｖ）のＴＦＴを上方から見た模式図である。 図１０は、上記図９のＡ−Ａ’線に沿った断面図である。 図１１は、上記図９のＢ−Ｂ’線に沿った断面図である。 図１２は、本発明に係る第二の薄膜トランジスタを説明するための概略断面図である。 図１３は、本発明に係る第二の薄膜トランジスタの製造工程を説明した概略断面図である。 図１４は、本発明に係る第二の薄膜トランジスタの異なる態様を説明するための概略断面図である。 図１５は、図１４の薄膜トランジスタの製造工程を説明した概略断面図である。
本発明者らは、金属元素としてＩｎ、Ｇａ、およびＳｎを含むＩｎ−Ｇａ−Ｓｎ系酸化物をＴＦＴの半導体層に用いたときの移動度を向上させるため、検討を重ねてきた。その結果、Ｉｎ−Ｇａ−Ｓｎ系酸化物を含む酸化物半導体薄膜において、Ｉｎ−Ｇａ−Ｓｎ系酸化物におけるそれぞれの金属元素の原子数比を適切に制御すると共に、ＳｉＮｘを含む保護膜及びＳｉＮｘを含むエッチストップ層の少なくとも一方を用いれば良いことを突き止めた。なお、以下では、ＳｉＮｘを含む保護膜及びＳｉＮｘを含むエッチストップ層のことをまとめてＳｉＮｘ含有層ということがある。
更に本発明者らは、上記ＴＦＴの移動度を更に向上させるためには、酸化物半導体薄膜として、上記酸化物の少なくとも一部が結晶化されているＩｎ−Ｇａ−Ｓｎ系酸化物を用いることや、保護膜がＳｉＮｘを含む場合には上記酸化物半導体薄膜のチャネル長方向およびチャネル幅方向の両端部がエッチストップ層と接するように構成されたＴＦＴを用いれば良いことも突き止めた。
以下、本発明のＴＦＴについて詳しく説明する。
まず、本発明に用いられる酸化物半導体薄膜について説明する。上記酸化物半導体薄膜は、金属元素としてＩｎ、ＧａおよびＳｎと；Ｏと；で構成される酸化物からなり、前記Ｉｎ、ＧａおよびＳｎの合計に対する各金属元素の原子数比が下記式（１）〜（３）を全て満足するものである。
０．３０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（１）
０．２０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０ ・・・（２）
０．２５≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４５ ・・・（３）
以下では、上記式（１）で表される、全金属元素であるＩｎ、ＧａおよびＳｎの合計に対するＩｎの含有量（原子％）をＩｎ原子比と呼ぶ場合がある。同様に、上記式（２）で表される、全金属元素であるＩｎ、ＧａおよびＳｎの合計に対するＧａの含有量（原子％）をＧａ原子比と呼ぶ場合がある。同様に、上記式（３）で表される、全金属元素であるＩｎ、ＧａおよびＳｎの合計に対するＳｎの含有量（原子％）をＳｎ原子比と呼ぶ場合がある。
Ｉｎ原子数比について
Ｉｎは電気伝導性の向上に寄与する元素である。上記式（１）で示すＩｎ原子数比が大きくなるほど、即ち、金属元素に占めるＩｎ量が多くなるほど、酸化物半導体薄膜の導電性が向上するため移動度は増加する。上記作用を有効に発揮させるには、上記Ｉｎ原子数比を０．３０以上とする必要がある。上記Ｉｎ原子数比は、好ましくは０．３１以上、より好ましくは０．３５以上、更に好ましくは０．４０以上である。但し、Ｉｎ原子数比が大き過ぎると、キャリア密度が増加しすぎてしきい値電圧が低下するなどの問題があるため、その上限を０．５０以下とする。上記Ｉｎ原子数比は、好ましくは０．４８以下、より好ましくは０．４５以下である。
Ｇａ原子数比について
Ｇａは、酸素欠損の低減およびキャリア密度の制御に寄与する元素である。上記式（２）で示すＧａ原子数比が大きいほど、酸化物半導体薄膜の電気的安定性が向上し、キャリアの過剰発生を抑制する効果を発揮する。上記作用を更に有効に発揮させるには、Ｇａ原子数比を０．２０以上とする必要がある。上記Ｇａ原子数比は、好ましくは０．２２以上、より好ましくは０．２５以上である。但し、Ｇａ原子数比が大き過ぎると、酸化物半導体薄膜の導電性が低下して移動度が低下しやすくなる。よって上記Ｇａ原子数比は、０．３０以下とする。Ｇａ原子数比は、好ましくは０．２８以下である。
Ｓｎ原子数比について
Ｓｎは酸エッチング耐性の向上に寄与する元素である。上記式（３）で示すＳｎ原子数比が大きいほど、酸化物半導体薄膜における無機酸エッチング液に対する耐性は向上する。上記作用を更に有効に発揮させるには、上記Ｓｎ原子数比は０．２５以上とする必要がある。Ｓｎ原子数比は、好ましくは０．３０以上、より好ましくは０．３１以上、更に好ましくは０．３５以上である。一方、Ｓｎ原子数比が大き過ぎると、酸化物半導体薄膜の移動度が低下すると共に、無機酸エッチング液に対する耐性が必要以上に高まり、酸化物半導体薄膜自体の加工が困難になる。よって上記Ｓｎ原子数比は０．４５以下とする。Ｓｎ原子数比は、好ましくは０．４０以下、より好ましくは０．３８以下である。
上記ＴＦＴ用酸化物半導体薄膜は、通常、アモルファス構造を有しているが、少なくとも一部が結晶化されている（以下、微結晶構造を有するということがある）ことが好ましい。酸化物半導体薄膜の少なくとも一部が結晶化されることによって、ＴＦＴの移動度が格段に向上する。ここで酸化物半導体薄膜の結晶化度の度合いについては、上記酸化物半導体薄膜を備えたＴＦＴの使用による極めて優れた移動度向上効果が有効に発揮される限り、特に限定されない。本発明の酸化物半導体薄膜が微結晶構造を有することは、例えば、後記する電子線回折像により確認することができる。詳細は実施例の欄で後述するが、結晶構造を有する割合が高くなるほど、回折点が明確になる。
一方、上記酸化物半導体薄膜が結晶化すると、移動度は高くなるが、ウェットエッチング工程でのエッチングレートの低下や残渣の発生等を引き起こすため、生産性や歩留まりが低下する。そこで、本発明の上記酸化物半導体薄膜は、部分的に結晶化されていることがより好ましく、これによりウェットエッチング工程でのエッチングレートの低下や残渣の発生等も抑制できる。そのため、ウェットエッチング工程の加工性とＴＦＴでの高移動度を両立させることができる。
上述した微結晶構造を有する酸化物半導体薄膜は、ＴＦＴの形成工程において、酸化物半導体薄膜形成の際、ガス圧１〜５ｍＴｏｒｒの範囲に制御すると共に、ＳｉＮｘ含有層形成の後、２００℃以上の温度で熱処理（ポストアニール）することにより得られる。上記以外の、ＴＦＴの形成工程は特に限定されず、通常の方法を採用することができる。
まず、ガス圧１〜５ｍＴｏｒｒの範囲に制御して酸化物半導体薄膜を形成する。ガス圧が１ｍＴｏｒｒ未満では膜密度が不十分になる。ガス圧の好ましい下限は２ｍＴｏｒｒ以上である。但し、ガス圧が５ｍＴｏｒｒを超えると、所望とする微結晶構造が得られない。ガス圧の好ましい上限は４ｍＴｏｒｒ以下であり、より好ましくは３ｍＴｏｒｒ以下である。
雰囲気ガス中の酸素の濃度は、１〜４０体積％であることが好ましく、２〜３０体積％であることがより好ましい。
酸化物半導体薄膜形成時の好ましい雰囲気は、大気雰囲気または水蒸気雰囲気である。
本発明のＴＦＴは、更にＳｉＮｘ含有層を有することも重要である。本発明者らの検討結果によれば、所定組成物の酸化物半導体薄膜とＳｉＮｘ含有層とを備えたＴＦＴを用いることにより、上記ＳｉＮｘ含有層に含有される水素が上記酸化物半導体薄膜に拡散（ディフュージョン）されて高移動度の発現に大きく寄与することが明らかになった。このような移動度向上作用は、本発明のＴＦＴを用いることによって初めて得られるものであり、例えば、前述した特許文献１などに記載のＩＧＺＯを用いたときは起こらないことを後記する実施例で実証している。
ＳｉＮｘ含有層中の水素量は２０〜５０原子％であることが好ましく、３０〜４０原子％であることがより好ましい。ＳｉＮｘ含有層中の水素量はＳｉＨ4とＮＨ3ガスの混合比や成膜温度などで制御することができる。
更に本発明では、ＳｉＮｘ含有層形成の後、２００℃以上の温度で熱処理する。具体的には、ＳｉＮｘを含むエッチストップ層を形成した後、上記熱処理を行ってもよいし、ＳｉＮｘを含む保護膜を形成した後、上記熱処理を行ってもよい。また、ＳｉＮｘを含むエッチストップ層を形成した後、上記熱処理を行い、その後、ＳｉＮｘを含む保護膜を形成し、再び上記熱処理を行ってもよい。上記熱処理の温度が２００℃未満ではＴＦＴの高移動度が発現しない。熱処理温度の好ましい下限は２５０℃以上であり、より好ましくは２６０℃以上である。但し、熱処理温度が高過ぎると、ＴＦＴが導体化するため、その上限を２８０℃以下とすることが好ましい。より好ましい上限は２７０℃以下である。
更に上記熱処理では、所望とする微結晶構造が得られるよう、熱処理時間を例えば、３０〜９０分の範囲内に制御することが好ましい。なお、雰囲気は特に限定されず、例えば、窒素雰囲気、大気雰囲気などが挙げられる。
更に本発明のＴＦＴは、上記酸化物半導体薄膜のチャネル長方向およびチャネル幅方向の両端部（以下、単に両端部ということがある）がエッチストップ層と接する構造を有することが好ましい。これにより、前述した特許文献１〜３などに記載された、汎用のＩｎ−Ｇａ−Ｚｎ系酸化物半導体薄膜に比べて、ＴＦＴの移動度が約４０ｃｍ2／Ｖｓ以上と格段に高められる。
上記構造を有する本発明に係る第一のＴＦＴの好ましい実施形態について図１を参照しながら詳しく説明する。対比のため、従来の一般的なＴＦＴの構造を図２に示す。但し、本発明に係る第一のＴＦＴの構成は図１に限定する趣旨ではない。
図１に示すように上記実施形態のＴＦＴは、基板１上にゲート電極２、ゲート絶縁膜３、酸化物半導体薄膜４、酸化物半導体薄膜４を保護するためのエッチストップ層９、ソース・ドレイン電極５、保護膜６をこの順序で有し、コンタクトホール７を介して透明導電膜８がソース・ドレイン電極５に電気的に接続されている。上記実施形態のＴＦＴは、前述した組成および微結晶構造を有する酸化物半導体薄膜４を用いている。一方、図２に示す従来のＴＦＴも、酸化物半導体薄膜４としてアモルファス構造のＩｎ−Ｇａ−Ｚｎ系酸化物半導体薄膜を用いること以外、構成の順序は同じである。
しかしながら、上記実施形態のＴＦＴは、図１に示すように酸化物半導体薄膜４のチャネル長方向の両端部がエッチストップ層９と接するように構成され（すなわち、酸化物半導体薄膜４のチャネル長方向の両端部を覆うようにエッチストップ層９が被覆され）、酸化物半導体薄膜４のチャネル長方向の両端部はソース・ドレイン電極５と接していない点で、従来の酸化物半導体薄膜４のチャネル長方向の両端部がソース・ドレイン電極５と接するように構成されている（すなわち、酸化物半導体薄膜４のチャネル長方向の両端部を覆うようにソース・ドレイン電極５が被覆されている）図２のＴＦＴと大きく相違する。更に両図１、２における酸化物半導体薄膜４の上面に着目すると、図１の本発明例ではエッチストップ層９の一部がパターニングされ、ソース・ドレイン電極５を介してコンタクトホール７と接する領域を有しているのに対し、図２の従来例では、エッチストップ層９はパターニングされず、ソース・ドレイン電極５を介してコンタクトホール７と接する領域を有していない点でも相違する。なお、図１・図２共に、酸化物半導体薄膜４のチャネル長方向の両端部は保護膜６と直接接触していない。
以下、図１を参照しながら、上記実施形態に係るＴＦＴの好ましい製造方法について説明する。但し、本発明はこれに限定されない。
まず、基板１上にゲート電極２およびゲート絶縁膜３を形成する。これらの形成方法は特に限定されず、通常用いられる方法を採用することができる。また、ゲート電極２およびゲート絶縁膜３の種類も特に限定されず、汎用されているものを用いることができる。例えばゲート電極２として、電気抵抗率の低いＡｌやＣｕの金属や、耐熱性の高いＭｏ、Ｃｒ、Ｔｉなどの高融点金属や、これらの合金を好ましく用いることができる。また、ゲート絶縁膜３としては、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などが代表的に例示される。そのほか、Ａｌ2Ｏ3やＹ2Ｏ3などの酸化物や、これらを積層したものを用いることもできる。
次いで、上述した酸化物半導体薄膜４を形成する。前述したように本発明では、特に酸化物半導体薄膜形成の際、ガス圧１〜５ｍＴｏｒｒの範囲に制御すると共に、保護膜形成の後、２００℃以上の温度で熱処理することが重要であり、上記以外の工程は特に限定されず、通常の方法を採用することができるが、好ましい方法は以下のとおりである。
例えば酸化物半導体薄膜４は、スパッタリング法にてスパッタリングターゲットを用いて、例えばＤＣスパッタリング法またはＲＦスパッタリング法により成膜することが好ましい。以下、スパッタリングターゲットを単に「ターゲット」ということがある。スパッタリング法によれば、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成することができる。また、塗布法などの化学的成膜法によって酸化物を形成しても良い。
スパッタリング法に用いられるターゲットとして、前述した元素を含み、所望の酸化物と同一組成のターゲットを用いることが好ましく、これにより、組成ズレが少なく、所望の成分組成の薄膜を形成することができる。具体的には金属元素としてＩｎ、ＧａおよびＳｎを含む酸化物からなり、Ｉｎ、ＧａおよびＳｎの合計に対する各金属元素の原子数比が上記式（１）〜（３）を満たすターゲットを用いることが推奨される。
あるいは、組成の異なる二つのターゲットを同時放電するコンビナトリアルスパッタ法を用いても成膜しても良い。例えばＩｎ2Ｏ3、Ｇａ2Ｏ3、ＳｎＯ2など、Ｉｎ、Ｇａ、およびＳｎの各元素の酸化物ターゲット、または上記元素の少なくとも２種以上を含む混合物の酸化物ターゲットを用いることもできる。上記金属元素を含む純金属ターゲットや合金ターゲットを、単数または複数用い、雰囲気ガスとして酸素を供給しながら成膜することも挙げられる。
上記ターゲットは、例えば粉末焼結法によって製造することができる。
上記ターゲットを用いてスパッタリング法で成膜する場合、前述した成膜時のガス圧の他に、酸素の分圧、ターゲットへの投入パワー、基板温度、ターゲットと基板との距離であるＴ−Ｓ間距離などを適切に制御することが好ましい。
具体的には、例えば、下記スパッタリング条件で成膜することが好ましい。
半導体として動作を示すよう、前記酸化物半導体薄膜４のキャリア密度が１×１０15〜１０17／ｃｍ3の範囲内となるように酸素の添加量を調整することが好ましい。最適な酸素添加量はスパッタリング装置、ターゲットの組成、薄膜トランジスタ作製プロセスなどに応じて、適切に制御すれば良い。後記する実施例では、添加流量比で１００×Ｏ2／（Ａｒ＋Ｏ2）＝４体積％とした。
成膜パワー密度は高い程良く、ＤＣスパッタリング法またはＲＦスパッタリング法でおおむね２．０Ｗ／ｃｍ2以上に設定することが推奨される。ただし成膜パワー密度が高すぎると酸化物ターゲットに割れや欠けが生じて破損することがあるため、上限は５０Ｗ／ｃｍ2程度である。
成膜時の基板温度は、おおむね室温〜２００℃の範囲内に制御することが推奨される。
更に酸化物半導体薄膜４中の欠陥量は、成膜後の熱処理条件によっても影響を受けるため、適切に制御することが好ましい。成膜後の熱処理条件は、例えば、大気雰囲気下にて、おおむね、２５０〜４００℃で１０分〜３時間行うことが推奨される。上記熱処理として、例えば、後述するプレアニール処理（酸化物半導体薄膜４をウェットエッチングした後のパターニング直後に行われる熱処理）が挙げられる。
酸化物半導体薄膜４の好ましい膜厚は、おおむね、１０ｎｍ以上、更には２０ｎｍ以上とすることができ、２００ｎｍ以下、更には１００ｎｍ以下とすることができる。
酸化物半導体薄膜４を形成した後、ウェットエッチングによりパターニングを行う。パターニングの直後には、酸化物半導体薄膜４の膜質改善のために熱処理（プレアニール処理）を行うことが好ましく、これにより、トランジスタ特性のオン電流および電界効果移動度が上昇し、トランジスタ性能が向上するようになる。プレアニール処理として、例えば、水蒸気雰囲気または大気雰囲気にて、３５０〜４００℃で３０〜６０分行うことが好ましい。
次いで、エッチストップ層９を形成する。エッチストップ層９の形成方法は特に限定されず、通常用いられる方法を採用することができる。
本発明に係る第一のＴＦＴでは、保護膜にのみＳｉＮｘ膜を用いるものであり、エッチストップ層９はＴＦＴの分野で通常用いられる任意の膜を用いることができる。例えば、エッチストップ層９として、ＳｉＮｘ（シリコン窒化）膜、ＳｉＯｘＮｙ（シリコン酸窒化）膜、ＳｉＯｘ（シリコン酸化）膜、Ａｌ2Ｏ3膜、Ｔａ2Ｏ5などの膜を用いることができる。具体的には、エッチストップ層９として、これらの膜のいずれか１種類の膜のみを単層で用いてもよく、これらの膜のいずれか１種類の膜を複数層積層しても用いてもよく、２種類以上の膜を積層してもよい。
次いでソース・ドレイン電極５を形成する。ソース・ドレイン電極５の種類は特に限定されず、汎用されているものを用いることができる。例えばゲート電極と同様Ａｌ、ＭｏやＣｕなどの金属または合金を用いても良い。
ソース・ドレイン電極５の形成方法としては、例えばマグネトロンスパッタリング法によって金属薄膜を成膜した後、フォトリソグラフィによりパターニングし、ウェットエッチングを行って電極を形成することができる。
後記の保護膜６の形成前に、酸化物表面のダメージ回復のため、必要に応じて熱処理（２００℃〜３００℃）やＮ2Ｏプラズマ処理を施してもよい。
次に、酸化物半導体薄膜４の上方に保護膜６をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって成膜する。
前述したように本発明に係る第一のＴＦＴでは、ＳｉＮｘを含む保護膜６を用いることが重要である。ＳｉＮｘを含む保護膜６を用いることによって、酸化物半導体薄膜４への水素拡散による移動度向上作用を有効に発揮させることができる。保護膜６としては、ＳｉＮｘ膜を有する限り、ＳｉＮｘ膜以外の任意の膜を積層してもよい。例えば、ＳｉＮｘ膜のみを単層で用いてもよく、複数のＳｉＮｘ膜を積層しても用いてもよい。また、ＳｉＮｘ膜とＳｉＯｘＮｙ膜、ＳｉＯｘ膜、Ａｌ2Ｏ3膜、Ｔａ2Ｏ5などの膜の少なくとも一つの膜とを積層してもよく、例えば、後述する実施例に示すように上層をＳｉＮｘ膜、下層をＳｉＯｘ膜とした積層膜を用いることが好ましい。
保護膜６におけるＳｉＮｘ膜の膜厚は５０〜４００ｎｍであることが好ましく、１００〜２００ｎｍであることがより好ましい。なお、ＳｉＮｘ膜が複数層積層された保護膜６の場合、上記ＳｉＮｘ膜の膜厚は、全てのＳｉＮｘ膜の膜厚の合計のことを指す。また、保護膜６全体の膜厚に対するＳｉＮｘ膜の膜厚の割合は２０〜１００％であることが好ましく、４０〜７０％であることがより好ましい。
続いて、保護膜６にトランジスタ特性評価用プロービングのためのコンタクトホール７を形成する。その後、前述したポストアニールを行う。
次に、常法に基づき、コンタクトホール７を介して透明導電膜８をソース・ドレイン電極５に電気的に接続する。透明導電膜８の種類は特に限定されず、通常用いられるものを使用することができる。
以下、上記構造を有する本発明に係る第二のＴＦＴの好ましい実施形態について図１２〜図１５を参照しながら詳しく説明する。ただし、本発明に係る第二のＴＦＴの構成は図１２〜図１５に限定する趣旨ではない。なお、酸化物半導体薄膜４を形成する工程までは、第一のＴＦＴで記載した工程と同じであるため、省略する。
酸化物半導体薄膜４に次いで、エッチストップ層９を形成する。エッチストップ層９の形成方法は特に限定されず、通常用いられる方法を採用することができる。また、本発明に係る第二のＴＦＴでは、ＳｉＮｘを含むエッチストップ層９を用いることが重要である。ＳｉＮｘを含むエッチストップ層９を用いることによって、酸化物半導体薄膜４への水素拡散による移動度向上作用を有効に発揮させることができる。エッチストップ層９としては、ＳｉＮｘ膜を有する限り、ＳｉＮｘ膜以外の任意の膜を積層してもよい。例えば、ＳｉＮｘ膜のみを単層で用いてもよく、複数のＳｉＮｘ膜を積層しても用いてもよい。また、ＳｉＮｘ膜とＳｉＯｘＮｙ膜、ＳｉＯｘ膜、Ａｌ2Ｏ3膜、Ｔａ2Ｏ5などの膜の少なくとも一つの膜とを積層してもよく、例えば、後述する実施例に示すように上層をＳｉＮｘ膜、下層をＳｉＯｘ膜とした積層膜を用いてもよい。
本発明に係る第二のＴＦＴでは、図１２・図１３に示すように酸化物半導体薄膜４の両端部がエッチストップ層９と接するように構成されていてもよいし、図１４・図１５に示すように酸化物半導体薄膜４の両端部がエッチストップ層９と接しないように構成されていてもよい。そのため、本発明に係る第二のＴＦＴでは、エッチストップ層９を酸化物半導体薄膜４のチャネル部分のみに配置することもできる。
エッチストップ層９におけるＳｉＮｘ膜の膜厚は５０〜２５０ｎｍであることが好ましく、１００〜２００ｎｍであることがより好ましい。なお、ＳｉＮｘ膜が複数層積層されたエッチストップ層９の場合、上記ＳｉＮｘ膜の膜厚は、全てのＳｉＮｘ膜の膜厚の合計のことを指す。また、エッチストップ層９全体の膜厚に対するＳｉＮｘ膜の膜厚の割合が３０〜１００％であることが好ましく、４０〜８０％であることがより好ましい。
続いて、エッチストップ層９にトランジスタ特性評価用プロービングのためのコンタクトホール７を形成する。その後、前述したポストアニールを行う。ポストアニールは、エッチストップ層９の形成後であれば、後記のソース・ドレイン電極５の形成前に行ってもよく、ソース・ドレイン電極５の形成後に行ってもよい。
次いでソース・ドレイン電極５を形成する。ソース・ドレイン電極５の種類は特に限定されず、汎用されているものを用いることができる。例えばゲート電極と同様Ａｌ、ＭｏやＣｕなどの金属または合金を用いても良い。
ソース・ドレイン電極５の形成方法としては、例えばマグネトロンスパッタリング法によって金属薄膜を成膜した後、フォトリソグラフィによりパターニングし、ウェットエッチングを行って電極を形成することができる。
後記の保護膜６の形成前に、酸化物表面のダメージ回復のため、必要に応じて熱処理（２００℃〜３００℃）やＮ2Ｏプラズマ処理を施してもよい。
次に、酸化物半導体薄膜４の上方に保護膜６をＣＶＤ法によって成膜しても良い。本発明に係る第二のＴＦＴでは、保護膜６として、ＳｉＮｘ膜、ＳｉＯｘＮｙ膜、ＳｉＯｘ膜、Ａｌ2Ｏ3膜、Ｔａ2Ｏ5などの膜が挙げられ、これらの膜のいずれか１種類の膜のみを単層で用いてもよく、これらの膜のいずれか１種類の膜を複数層積層して用いてもよく、２種類以上の膜を積層してもよい。
次に、常法に基づき、コンタクトホール７を介して透明導電膜８をソース・ドレイン電極５に電気的に接続する。透明導電膜８の種類は特に限定されず、通常用いられるものを使用することができる。
このようにして得られる本発明の第一及び第二のＴＦＴは、後記するように、Ｉｄ−Ｖｇ測定から移動度を導出するホール測定により移動度を測定したとき、約４０ｃｍ2／Ｖｓ以上の極めて高い移動度を有する。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明は下記実施例によって制限されず、前・後記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
実施例１
第一のＴＦＴに係る本実施例では、酸化物半導体薄膜の形成条件がＴＦＴの移動度などに及ぼす影響を調べた。実施例１では、保護膜にのみＳｉＮｘを含む膜を用いた。
まず、ガラス基板１（コーニング社製イーグル２０００、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極２としてＭｏ薄膜を１００ｎｍ、およびゲート絶縁膜３としてＳｉＯ2（膜厚２００ｎｍ）を順次成膜した。ゲート電極２は純Ｍｏのスパッタリングターゲットを使用し、ＤＣスパッタリング法により形成した。スパッタリング条件は、成膜温度：室温、成膜パワー密度：３．８Ｗ／ｃｍ2、キャリアガス：Ａｒ、成膜時のガス圧：２ｍＴｏｒｒ、Ａｒガス流量：２０ｓｃｃｍとした。また、ゲート絶縁膜３はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガス、成膜パワー密度：０．９６Ｗ／ｃｍ2、成膜温度：３２０℃、成膜時のガス圧：１３３Ｐａの条件で成膜した。
次に、下記組成の酸化物半導体薄膜（Ｉｎ−Ｇａ−Ｓｎ−Ｏ膜、膜厚４０ｎｍ）４を、表１に示す種々のスパッタリング条件にて成膜した。
Ｉｎ：Ｇａ：Ｓｎ＝４２．７：２６．７：３０．６原子％
詳細には、上記酸化物半導体薄膜４と同じ組成を有する各スパッタリングターゲットを用い、下記条件のスパッタリング法によって成膜した。
スパッタリング装置：株式会社アルバック製「ＣＳ−２００」
基板温度 ：室温
ガス圧 ：１、３、５、１０ｍＴｏｒｒ
キャリアガス ：Ａｒ
酸素分圧 ：１００×Ｏ2／（Ａｒ＋Ｏ2）＝４、１２、２０体積％
成膜パワー密度：１．２７、２．５５、３．８３Ｗ／ｃｍ2
使用スパッタリングターゲット：Ｉｎ：Ｇａ：Ｓｎ＝４２．７：２６．７：３０．６原子％
尚、酸化物半導体薄膜の金属元素の各含有量の分析は、ガラス基板上に膜厚４０ｎｍの各酸化物半導体薄膜を上記と同様にしてスパッタリング法で形成した試料を別途用意して行った。該分析は、ＣＩＲＯＳ ＭａｒｋＩＩ（株式会社リガク製）を用い、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）発光分光法により行った。
また、ガラス基板上に膜厚４０ｎｍの各酸化物半導体薄膜を形成した上記試料を用い、以下のようにして電気抵抗率を測定した。測定結果を下記表１に示す。下記表１において、「ａＥ＋ｂ」は、「ａ×１０b」を意味している。
製造メーカ：三菱化学アナリテック
品名 ：ハイレスタ（登録商標）ＵＰ
型番 ：ＭＣＰ−ＨＴ４５０型
測定方式 ：リング電極方式
上記のようにして酸化物半導体薄膜４を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチング液として、関東化学株式会社製「ＩＴＯ−０７Ｎ」を使用した。本実施例では、実験を行ったすべての酸化物半導体薄膜について、ウェットエッチングによる残渣はなく、適切にエッチングできたことを確認している。
上記の通り、酸化物半導体薄膜４をパターニングした後、膜質を向上させるためにプレアニールを行った。プレアニールは、大気雰囲気にて３５０℃で１時間行った。
前記プレアニールの後、エッチストップ層９としてＳｉＯｘ膜（膜厚１００ｎｍ）を前記酸化物半導体薄膜４の上に成膜した。上記ＳｉＯｘ膜の成膜は、Ｎ2ＯおよびＳｉＨ4の混合ガスを用い、プラズマＣＶＤ法で行った。成膜条件は、成膜パワー密度：０．３２Ｗ／ｃｍ2、成膜温度：２３０℃、成膜時のガス圧：１３３Ｐａとした。上記ＳｉＯｘ膜の成膜後、フォトリソグラフィおよびドライエッチングによりエッチストップ層９のパターニングを行った。
次に、ソース・ドレイン電極５を形成するため、膜厚２００ｎｍの純Ｍｏ膜を、スパッタリング法によって上記酸化物半導体薄膜４の上方に成膜した。上記純Ｍｏ膜の成膜条件は、投入パワー：ＤＣ３００Ｗ（成膜パワー密度：３．８Ｗ／ｃｍ2）、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒ、基板温度：室温とした。
次いで、フォトリソグラフィおよびウェットエッチングにより、ソース・ドレイン電極５のパターニングを行った。具体的には、リン酸：硝酸：酢酸＝７０：２：１０（質量比）の混合液からなり液温が４０℃の混酸エッチング液を用いた。
このようにしてソース・ドレイン電極５を形成した後、酸化物半導体薄膜トランジスタを保護するための保護膜６として、膜厚１００ｎｍのＳｉＯｘ膜をプラズマＣＶＤ法で形成し、さらに膜厚１５０ｎｍのＳｉＮｘ膜をプラズマＣＶＤ法で形成した。上記ＳｉＯｘ2膜の形成にはＳｉＨ4、Ｎ2およびＮ2Ｏの混合ガスを用い、上記ＳｉＮｘ膜の形成にはＳｉＨ4、Ｎ2、ＮＨ3の混合ガスを用いた。いずれの場合も成膜条件を、成膜パワー密度：０．３２Ｗ／ｃｍ2、成膜温度：１５０℃、成膜時のガス圧：１３３Ｐａとした。
次にフォトリソグラフィおよびドライエッチングにより、保護膜６にトランジスタ特性評価用プロービングのためのコンタクトホール７を形成した。その後、ポストアニールとして、窒素雰囲気で２６０℃、３０分の熱処理を行った。
最後に、透明導電膜８として膜厚８０ｎｍのＩＴＯ膜を成膜し、図１の薄膜トランジスタを作製した。具体的には、ＤＣスパッタリング法を用い、キャリアガス：アルゴンおよび酸素ガスの混合ガス、成膜パワー：２００Ｗ（成膜パワー密度：２．５Ｗ／ｃｍ2）、ガス圧：５ｍＴｏｒｒにてＩＴＯ膜を成膜した。
作製した薄膜トランジスタは、チャネル長２０μｍ、チャネル幅２００μｍであった。
上記ＴＦＴについて、以下の特性を調べた。
（１）トランジスタ特性の測定
トランジスタ特性（ドレイン電流−ゲート電圧特性、Ｉｄ−Ｖｇ特性）の測定はＡｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｙ社製「ＨＰ４１５６Ｃ」の半導体パラメータアナライザーを使用した。詳細な測定条件は以下のとおりである。表１のＮｏ．１−１におけるＩｄ−Ｖｇ特性を図３に示す。
ソース電圧 ：０Ｖ
ドレイン電圧：１０Ｖ
ゲート電圧 ：−３０〜３０Ｖ（測定間隔：０．２５Ｖ）
基板温度 ：室温
（２）しきい値電圧（Ｖｔｈ）
しきい値電圧とは、おおまかにいえば、トランジスタがオフ状態（ドレイン電流の低い状態）からオン状態（ドレイン電流の高い状態）に移行する際のゲート電圧の値である。本実施例では、ドレイン電流が、オン電流とオフ電流の間の１ｎＡ付近であるときの電圧をしきい値電圧と定義し、各薄膜トランジスタのしきい値電圧を測定した。
（３）電界効果移動度μＦＥ
電界効果移動度μＦＥは、トランジスタ特性からＶｇ＞Ｖｄ−Ｖｔｈである飽和領域にて、ドレイン電流とゲート電圧の関係式、Ｉｄ＝ μＦＥ×Ｃｏｘ×Ｗ×(Ｖｇ−Ｖｔｈ)2／２Ｌ、より導出した（Ｖｇ:ゲート電圧、Ｖｄ:ドレイン電圧、Ｉｄ:ドレイン電流、Ｌ：チャネル長、Ｗ:チャネル幅、Ｃｏｘ:ゲート絶縁膜の静電容量、μＦＥ:電界効果移動度）。本実施例では、線形領域を満たすゲート電圧付近におけるドレイン電流−ゲート電圧特性（Ｉｄ−Ｖｇ特性）の傾きから電界効果移動度μＦＥを導出している。電界効果移動度は高い程よく、本実施例では４０ｃｍ2／Ｖｓを基準とし、それ以上を合格とした。
（４）Ｓ値
Ｓ値はＩｄ−Ｖｇ特性より、ドレイン電流を１０倍大きくするのに必要なゲート電圧の最小値であり、低いほど良好な特性であることを示す。具体的には、ここではＳ値はいずれの条件も良好で０．４Ｖ／ｄｅｃａｄｅ以下であった。
これらの結果を表１に併記する。
表１より、酸素分圧および成膜パワー密度が同じ場合、ガス圧が低い程、移動度が高くなることが分かった（表１のＮｏ．１−１、４、５、６を参照）。また、上記実験条件下では、ガス圧および成膜パワー密度が同じ場合、酸素分圧が小さい程、移動度も高くなることも分かった（表１のＮｏ．１−１〜３を参照）。なお、成膜パワー密度に関しては、移動度に及ぼす影響はあまり見られなかった。
上記酸化物半導体薄膜の結晶構造を評価するために、断面ＴＥＭ観察、電子線回折像の観察、およびＸ線回折測定を行なった。
（断面ＴＥＭ観察および電子線回折測定）
表１のＮｏ．１−１について、薄膜トランジスタ作製後の酸化物半導体薄膜断面をＴＥＭ観察した結果を図４に示す。図４の酸化物半導体薄膜中で光っている円形領域の電子線回折像を図４の右図に示す。図４の右図より、リング状の回折パターンの中に回折点がある。アモルファス構造であれば回折点は顕著に見られないが、酸化物半導体薄膜の結晶構造を有する割合が高くなるほど、回折点が明確になる。上記図４より、本発明の酸化物半導体薄膜は、結晶構造を有することがわかる。
次に、上記酸化物半導体薄膜の結晶構造は、酸化物半導体薄膜４をゲート絶縁膜３の上に形成した直後から確認され、薄膜トランジスタ作製プロセスによって結晶構造は大きく変わらないことを実証する。
図５は、薄膜トランジスタ作製プロセスにおいて、（ａ）酸化物半導体薄膜形成後、（ｂ）プレアニール後、（ｃ）コンタクトホール形成後、（ｄ）ポストアニール後のそれぞれのタイミングで酸化物半導体薄膜の断面をＴＥＭ観察した結果を示している。
図５の（ａ）〜（ｄ）に示した酸化物半導体薄膜４中で光っている円形領域の電子線回折像を図５の（ａ）〜（ｄ）の右側に示す。図５の（ａ）〜（ｄ）に示した右図より、いずれの状態においてもリング状の中で少し強く光っている領域が存在し、薄膜トランジスタ作製プロセスによって結晶構造は大きく変わっていないことがわかる。
次に、薄膜の構成元素が変化すると結晶構造が観察されなくなることを実証する。
図６、図７は、上記酸化物半導体薄膜４とは構成元素が異なり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜で構成される酸化物半導体薄膜を形成した薄膜トランジスタを製造し、酸化物半導体薄膜形成後、およびプレアニール後における酸化物半導体薄膜平面をＴＥＭ観察した結果を示す。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の組成は次の通りである。
Ｉｎ：Ｇａ：Ｚｎ＝３３．３：３３．３：３３．３原子％
詳細には、上記Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜と同じ組成を有する各スパッタリングターゲットを用い、下記条件のスパッタリング法によって成膜した。
スパッタリング装置：株式会社アルバック製「ＣＳ−２００」
基板温度 ：室温
ガス圧 ：１ｍＴｏｒｒまたは５ｍＴｏｒｒ
キャリアガス ：Ａｒ
酸素分圧 ：１００×Ｏ2／（Ａｒ＋Ｏ2）＝４体積％
成膜パワー密度：２．５５Ｗ／ｃｍ2
使用スパッタリングターゲット：Ｉｎ：Ｇａ：Ｚｎ＝３３．３：３３．３：３３．３原子％
図６は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を、ガス圧１ｍＴｏｒｒで形成した結果を示しており、（ａ）はＩｎ−Ｇａ−Ｚｎ−Ｏ膜形成後、（ｂ）はプレアニール後の結果を示している。図７は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を、ガス圧５ｍＴｏｒｒで形成した結果を示しており、（ａ）はＩｎ−Ｇａ−Ｚｎ−Ｏ膜形成後、（ｂ）はプレアニール後の結果を示している。
図６、図７の酸化物半導体薄膜中で光っている円形領域の電子線回折像を図６、図７の右側に示す。図５は中心に光っている点から外側のリング状に白く光っている中に、スポット（回折点）がみられる一方、図６、７ではスポットがほとんど見られない。すなわち、図５では微結晶を含んでいるが、図６、７では微結晶を含まない。従って、図６、図７の右図より、リング状の中で発光強度に大きな差はなく、アモルファス構造を有していることがわかる。
（Ｘ線回折測定）
表１のＮｏ．１−１について、ガラス基板（コーニング社製イーグル２０００、直径１００ｍｍ×厚さ０．７ｍｍ）上に、下記組成の酸化物半導体薄膜（Ｉｎ−Ｇａ−Ｓｎ−Ｏ膜、膜厚４０ｎｍ）４をスパッタリングにて成膜した。
Ｉｎ：Ｇａ：Ｓｎ＝４２．７：２６．７：３０．６原子％
詳細には、上記酸化物半導体薄膜４と同じ組成を有する各スパッタリングターゲットを用い、下記条件のスパッタリング法によって成膜した。
スパッタリング装置：株式会社アルバック製「ＣＳ−２００」
基板温度 ：室温
ガス圧 ：１ｍＴｏｒｒ
酸素分圧 ：１００×Ｏ2／（Ａｒ＋Ｏ2）＝４体積％
成膜パワー密度 ：２．５５Ｗ／ｃｍ2
使用スパッタリングターゲット：Ｉｎ：Ｇａ：Ｓｎ＝４２．７：２６．７：３０．６原子％
Ｉｎ−Ｇａ−Ｓｎ−Ｏ膜を成膜した後、Ｘ線回折測定を行った。Ｘ線回折は株式会社リガク製Ｓｍａｒｔ Ｌａｂを用い、Ｃｕターゲットを用い、ターゲット出力を４５ｋＶ−２００ｍＡとして、２θスキャン測定を行なった。Ｘ線の入射角度は０．５°、測定角度は１０〜１００°とした。Ｉｎ−Ｇａ−Ｓｎ−Ｏ膜を成膜した後にＸ線回折を測定した結果を図８の（ａ）に示す。
次に、Ｉｎ−Ｇａ−Ｓｎ−Ｏ膜を成膜した後、膜質を向上させるためにプレアニールを行った。プレアニールは、大気雰囲気にて３５０℃で１時間行った。プレアニール後、上記と同じ条件でＸ線回折測定を行い、測定結果を図８の（ｂ）に示す。また、図８には、参考データとしてガラス基板のＸ線回折を測定した結果を（ｃ）に示す。
図８から明らかなように、ガラス基板のＸ線回折を測定した（ｃ）によれば、２θ＝２３°近傍にブロードなハローパターンが認められた。これに対し、Ｉｎ−Ｇａ−Ｓｎ−Ｏ膜を成膜した後に測定した（ａ）、プレアニール後に測定した（ｂ）によれば、ガラス基板由来のハローパターン以外に、３１°および５５°近傍に酸化物半導体薄膜由来のハローパターンが認められたが、結晶に基づくシャープなピークは認められなかった。
上記Ｘ線回折測定で測定可能な結晶子のサイズは１ｎｍ程度であるため、形成されている結晶粒の大きさは１ｎｍ未満であると考えられる。即ち、膜の大部分はアモルファスで、形成されている結晶粒の大きさは１ｎｍ未満であることが示唆される。
以上の通り、Ｉｎ−Ｇａ−Ｓｎ−Ｏ膜は一部が結晶化されているが、Ｉｎ−Ｇａ−Ｓｎ−Ｏ膜の大部分はアモルファス構造であることから、本発明の酸化物半導体薄膜はエッチング加工性にも優れ、かつ、極短距離秩序形成による高移動度が両立しているものと推測される。
実施例２
第一のＴＦＴに係る本実施例では、下記パターン（ｉ）〜（ｉｖ）に示す４種類の形状のＴＦＴを作製し、保護膜（絶縁膜）６の形成後のトランジスタ特性を評価した。実施例２では、保護膜にのみＳｉＮｘを含む膜を用いた。
本実施例で用いたＴＦＴの形状を明らかにするため、薄膜トランジスタを上から見た図９（ａ）〜図９（ｄ）を示す。図９（ａ）〜図９（ｄ）のＡ−Ａ’線に沿った断面図を図１０（ａ）〜図１０（ｄ）に示す。図９（ａ）〜図９（ｄ）のＢ−Ｂ’線に沿った断面図を図１１（ａ）〜図１１（ｄ）に示す。図９中、ＡＣＴは酸化物半導体薄膜４に相当する領域である。
・パターン（ｉ）：図９（ａ）、図１０（ａ）、図１１（ａ）を参照
上記パターン（ｉ）は前述した図１に対応する。ソース・ドレイン電極５は、酸化物半導体薄膜４の両端部に直接接触せず、酸化物半導体薄膜４の上面の一部と直接接触しており、且つ、エッチストップ層９は、酸化物半導体薄膜４の両端部に接触し、酸化物半導体薄膜４の上面の一部と直接接触している。
・パターン（ｉｉ）：図９（ｂ）、図１０（ｂ）、図１１（ｂ）を参照
ソース・ドレイン電極５は、酸化物半導体薄膜４の両端部に直接接触せず、酸化物半導体薄膜４の上面の一部と直接接触しており、且つ、エッチストップ層９は、酸化物半導体薄膜４の両端部に接触せず、酸化物半導体薄膜４の上面の一部と直接接触している。
・パターン（ｉｉｉ）：図９（ｃ）、図１０（ｃ）、図１１（ｃ）を参照
ソース・ドレイン電極５は、図１０（ｃ）断面図では酸化物半導体薄膜４のチャネル長方向の両端部と直接接触するが図１１（ｃ）の断面図では直接接触せず、酸化物半導体薄膜４の上面の一部と直接接触しており、且つ、エッチストップ層９は、酸化物半導体薄膜４の両端部に接触せず、酸化物半導体薄膜４の上面の一部と直接接触している。
・パターン（ｉｖ）：図９（ｄ）、図１０（ｄ）、図１１（ｄ）を参照
上記パターン（ｉｖ）は前述した図２に対応する。ソース・ドレイン電極５は、酸化物半導体薄膜４の両端部と直接接触し、酸化物半導体薄膜４の上面の一部と直接接触しており、且つ、エッチストップ層９は、酸化物半導体薄膜４の両端部に接触せず、酸化物半導体薄膜４の上面の一部と直接接触している。
上記パターン（ｉｖ）のＴＦＴは、所望の形状が得られるようにマスクを設計して作製した。以下では、その代表例として、パターン（ｉ）のＴＦＴを形成する方法について説明する。パターンの形状は前述した実施例１と同じであるため、以下では実施例１と異なる点を中心に説明する。
前述した実施例１と同様にしてガラス基板１にゲート電極２およびゲート絶縁膜３を順次成膜した後、実施例１と同じ組成の酸化物半導体薄膜（Ｉｎ−Ｇａ−Ｓｎ−Ｏ、膜厚４０ｎｍ）を成膜した。スパッタリング条件は、以下の点以外は実施例１と同じである。
ガス圧：１ｍＴｏｒｒ
酸素分圧：１００×Ｏ2／（Ａｒ＋Ｏ2）＝４体積％
成膜パワー密度：２．５５Ｗ／ｃｍ2
比較のため、酸化物半導体薄膜として、特許文献１などに記載のＩｎ−Ｇａ−Ｚｎ−Ｏ（膜厚４０ｎｍ）を成膜した。Ｉｎ−Ｇａ−Ｚｎ−Ｏの組成は以下のとおりである。
Ｉｎ：Ｇａ：Ｚｎ＝３３．３：３３．３：３３．３原子％
次いで、実施例１と同様にしてエッチストップ層９、ソース・ドレイン電極５、保護膜６、コンタクトホール７を形成した後、ポストアニールとして、表２に示すように、以下の熱処理を行った。参考のため、熱処理を行わなかったものも用意した。
窒素雰囲気、２５０℃、２６０℃、２７０℃で、３０分
最後に実施例１と同様にして透明導電膜８としてＩＴＯ膜（膜厚８０ｎｍ）を成膜し、パターン（ｉ）の薄膜トランジスタを作製した。
このようにして得られた各薄膜トランジスタについて、実施例１と同様にしてＳ値、しきい値電圧Ｖｔｈ、および電界効果移動度μＦＥを測定した。
これらの結果を表２に併記する。
Ｎｏ．２−１〜１５は、酸化物半導体薄膜４として、本発明で規定する組成のＩｎ−Ｇａ−Ｓｎ系酸化物を用いた例である。このうち、本発明で規定する製造条件を施した、パターン（ｉ）の形状を有する本発明例のＮｏ．２−５、および１２はいずれも、移動度が４０ｃｍ2／Ｖｓ以上と、極めて高い移動度を有している。特に保護膜形成後のポストアニール温度が高くなる程、移動度は高くなり、２７０℃で処理したＮｏ．２−１２では、移動度が約６７ｃｍ2／Ｖｓと著しく高くなった。
これに対し、本発明で規定する形状を有しない、パターン（ｉｉ）の形状を有する比較例のＮｏ．２−６、９、および１３；パターン（ｉｉｉ）の形状を有する比較例のＮｏ．２−７、１０、および１４は導体化したため、種々の特性を測定できなかった（表２中、「−」と記載）。
また、本発明で規定する形状を有しない、パターン（ｉｖ）の形状を有する比較例のＮｏ．２−８、１１、および１５では、所望とする高い移動度は得られなかった。
上記パターン（ｉ）のように本発明の構成によって非常に高い移動度が得られる理由は詳細には不明であるが、例えば以下のように推察される。前述したようにパターン（ｉ）では、酸化物半導体薄膜４の上面は、エッチストップ層９のコンタクトホール７を介してソース・ドレイン電極５と接触する。すなわち、酸化物半導体薄膜４の両端部はソース・ドレイン電極５と直接接触しない。また、コンタクトホール部分７以外は、酸化物半導体薄膜４の上にエッチストップ層９が配置される。ここでソース・ドレイン電極５の構成材料であるＭｏやＡｌなどは水素透過が生じ難い材料のため、水素透過は、チャネル上のエッチストップ層９（ＳｉＯｘなど）を介して、その上に形成される保護膜６のＳｉＮｘから供給されるか、または、エッチストップ層９から直接供給されることになる。本実施例で用いたエッチストップ層９（ＳｉＯｘ）中の水素量は約５．０原子％であり、保護膜６（ＳｉＮｘ）中の水素量は約３２原子％であることから、保護膜６中の水素が酸化物半導体薄膜４に拡散して、高移動度の発現に寄与している可能性が極めて高い。おそらく、伝導体下の裾準位を水素がパシベートすることによって、酸化物半導体薄膜４中の欠陥が低減し、高移動度に繋がっていると考えられる。
これに対し、パターン（ｉｉ）およびパターン（ｉｉｉ）のように酸化物半導体薄膜４のチャネル幅方向の両端部が保護膜６と直接接触する場合は、酸化物半導体薄膜４に水素が過剰に供給されるため、逆にキャリア過剰となり、ＴＦＴが導体化しているものと推察される。
また、パターン（ｉｖ）のように酸化物半導体薄膜４のチャネル領域以外がソース・ドレイン電極５で覆われている場合、水素の供給が制限されるため、移動度が高くならないと考えられる。
一方、酸化物半導体薄膜４として、従来組成のＩｎ−Ｇａ−Ｚｎ系酸化物を用いたＮｏ．２−１６〜３１では、いずれの場合も移動度の向上は全く認められず、最大でも７．１ｃｍ2／Ｖｓにとどまっていた。すなわち、本発明組成のＩｎ−Ｇａ−Ｓｎ系酸化物を用いたときのようにポストアニールによる移動度向上効果やＴＦＴの形状制御による移動度向上効果は全く認められなかった。
実施例３
第二のＴＦＴに係る本実施例では、実施例１とはエッチストップ層の構成が異なる以外は、上記パターン（ｉ）に示す形状の同じＴＦＴを作製し、トランジスタ特性を評価した。なお、表３〜表５では、以下に記載の製造方法のことを製造方法Ａと表しており、Ｎｏ．３−１〜８については製造方法Ａで作製している。また、本実施例ではエッチストップ層９としてＳｉＮｘを含む層を用いたときの有用性を強調するため、酸化物半導体トランジスタを保護するための保護膜６を設けていないが、前述した実施例１および２同様に保護膜６を設けてもよい。
まず、ガラス基板１（コーニング社製イーグル２０００、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極２としてＭｏ薄膜を１００ｎｍ、およびゲート絶縁膜３としてＳｉＯ2（膜厚２００ｎｍ）を順次成膜した。ゲート電極２は純Ｍｏのスパッタリングターゲットを使用し、ＤＣスパッタリング法により形成した。スパッタリング条件は、成膜温度：室温、成膜パワー密度：３．８Ｗ／ｃｍ2、キャリアガス：Ａｒ、成膜時のガス圧：２ｍＴｏｒｒ、Ａｒガス流量：２０ｓｃｃｍとした。また、ゲート絶縁膜３はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガス、成膜パワー密度：０．９６Ｗ／ｃｍ2、成膜温度：３２０℃、成膜時のガス圧：１３３Ｐａの条件で成膜した。
次に、下記組成の酸化物半導体薄膜（Ｉｎ−Ｇａ−Ｓｎ−Ｏ膜、膜厚４０ｎｍ）４を、表３に示す種々のスパッタリング条件にて成膜した。
Ｉｎ：Ｇａ：Ｓｎ＝４２．７：２６．７：３０．６原子％
詳細には、上記酸化物半導体薄膜４と同じ組成を有する各スパッタリングターゲットを用い、下記条件のスパッタリング法によって成膜した。
スパッタリング装置：株式会社アルバック製「ＣＳ−２００」
基板温度 ：室温
ガス圧 ：１ｍＴｏｒｒ
キャリアガス ：Ａｒ
酸素分圧 ：１００×Ｏ2／（Ａｒ＋Ｏ2）＝４体積％
成膜パワー密度：２．５５Ｗ／ｃｍ2
使用スパッタリングターゲット：Ｉｎ：Ｇａ：Ｓｎ＝４２．７：２６．７：３０．６原子％
尚、酸化物半導体薄膜の金属元素の各含有量の分析は、ガラス基板上に膜厚４０ｎｍの各酸化物半導体薄膜を上記と同様にしてスパッタリング法で形成した試料を別途用意して行った。該分析は、ＣＩＲＯＳ ＭａｒｋＩＩ（株式会社リガク製）を用い、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）発光分光法により行った。
上記のようにして酸化物半導体薄膜４を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチング液として、関東化学株式会社製「ＩＴＯ−０７Ｎ」を使用した。本実施例では、実験を行ったすべての酸化物半導体薄膜について、ウェットエッチングによる残渣はなく、適切にエッチングできたことを確認している。
上記の通り、酸化物半導体薄膜４をパターニングした後、膜質を向上させるためにプレアニールを行った。プレアニールは、大気雰囲気にて３５０℃で１時間行った。
前記プレアニールの後、表３、図１２、図１３に示すようにエッチストップ層９として、ＳｉＯｘ膜９−１およびＳｉＮｘ膜９−２を前記酸化物半導体薄膜の上に成膜した（図１３（ａ））。上記ＳｉＯｘ膜９−１の成膜は、Ｎ2ＯおよびＳｉＨ4の混合ガスを用い、プラズマＣＶＤ法で行った。成膜条件は、成膜パワー密度：０．３２Ｗ／ｃｍ2、成膜温度：２３０℃、成膜時のガス圧：１３３Ｐａとした。上記ＳｉＮｘ膜９−２の成膜はＳｉＨ4、Ｎ2、ＮＨ3の混合ガスを用い、プラズマＣＶＤ法で行った。成膜条件を、成膜パワー密度：０．３２Ｗ／ｃｍ2、成膜温度：１５０℃、成膜時のガス圧：１３３Ｐａとした。上記ＳｉＯｘ膜９−１およびＳｉＮｘ膜９−２の成膜後、フォトリソグラフィおよびドライエッチングによりエッチストップ層９のパターニングを行った（図１３（ｂ））。なお、実施例３−８では、比較のため、ＳｉＯｘ膜のみを前記酸化物半導体薄膜の上に成膜した。
次に、ソース・ドレイン電極５を形成するため、膜厚２００ｎｍの純Ｍｏ膜を、スパッタリング法によって上記酸化物半導体薄膜４の上方に成膜した。上記純Ｍｏ膜の成膜条件は、投入パワー：ＤＣ３００Ｗ（成膜パワー密度：３．８Ｗ／ｃｍ2）、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒ、基板温度：室温とした。
次いで、フォトリソグラフィおよびウェットエッチングにより、ソース・ドレイン電極５のパターニングを行い、トランジスタ特性評価用プロービングのためのコンタクトホール７を形成した（図１３（ｃ））。具体的には、リン酸：硝酸：酢酸＝７０：２：１０（質量比）の混合液からなり液温が４０℃の混酸エッチング液を用いた。
このようにしてソース・ドレイン電極５を形成した後、ポストアニールとして、窒素雰囲気で２６０℃、３０分の熱処理を行った。
作製したトランジスタの断面図を図１２に示し、製造工程を説明したトランジスタの断面図を図１３に示す。
作製した薄膜トランジスタは、チャネル長２０μｍ、チャネル幅２００μｍ（Ｎｏ．３−２、３、７、８）、チャネル長１０μｍ、チャネル幅２００μｍ（Ｎｏ．３−４）、チャネル長１０μｍ、チャネル幅１００μｍ（Ｎｏ．３−５）、チャネル長１０μｍ、チャネル幅５０μｍ（Ｎｏ．３−６）であった。
上記ＴＦＴについて、実施例１および２と同様に上述の各種特性を調べた。
これらの結果を表３に併記する。参考のため、実施例１の方法で作製したＴＦＴの構成、物性、及び各種特性をＮｏ．３−１として記載する。
表３より、エッチストップ層をＳｉＯｘ膜のみで形成した場合は、移動度は一般的なＩｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）膜と同程度の値であった。その一方で、エッチストップ層をＳｉＯｘ膜とＳｉＮｘ膜の積層膜とした場合は、上層としてＳｉＮｘ膜が設けられたため、高移動度が得られた。また、エッチストップ層全体の膜厚に対するＳｉＮｘ膜の膜厚の割合が高い方が移動度が高くなった。加えて、チャネル長は長い方が移動度が高くなり、チャネル幅は短い方が移動度が高くなった。
実施例４
Ｎｏ．４−２〜３については、実施例１とエッチストップ層の構造の異なる第二のＴＦＴを作製し、また、実施例３と異なる以下の製造方法（以下、製造方法Ｂという）でトランジスタを作製し、トランジスタ特性を評価した。
なお、本実施例ではエッチストップ層９としてＳｉＮｘを含む層を用いたときの有用性を強調するため、便宜上、酸化物半導体トランジスタを保護するための保護膜６を設けていないが、前述した実施例１および２と同様に保護膜６を設けてもよい。
まず、ガラス基板１（コーニング社製イーグル２０００、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極２としてＭｏ薄膜を１００ｎｍ、およびゲート絶縁膜３としてＳｉＯ2（膜厚２００ｎｍ）を順次成膜した。ゲート電極２は純Ｍｏのスパッタリングターゲットを使用し、ＤＣスパッタリング法により形成した。スパッタリング条件は、成膜温度：室温、成膜パワー密度：３．８Ｗ／ｃｍ2、キャリアガス：Ａｒ、成膜時のガス圧：２ｍＴｏｒｒ、Ａｒガス流量：２０ｓｃｃｍとした。また、ゲート絶縁膜３はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガス、成膜パワー密度：０．９６Ｗ／ｃｍ2、成膜温度：３２０℃、成膜時のガス圧：１３３Ｐａの条件で成膜した。
次に、下記組成の酸化物半導体薄膜（Ｉｎ−Ｇａ−Ｓｎ−Ｏ膜、膜厚４０ｎｍ）４を、表４に示す種々のスパッタリング条件にて成膜した。
Ｉｎ：Ｇａ：Ｓｎ＝４２．７：２６．７：３０．６原子％
詳細には、上記酸化物半導体薄膜４と同じ組成を有する各スパッタリングターゲットを用い、下記条件のスパッタリング法によって成膜した。
スパッタリング装置：株式会社アルバック製「ＣＳ−２００」
基板温度 ：室温
ガス圧 ：１ｍＴｏｒｒ
キャリアガス ：Ａｒ
酸素分圧 ：１００×Ｏ2／（Ａｒ＋Ｏ2）＝４体積％
成膜パワー密度：２．５５Ｗ／ｃｍ2
使用スパッタリングターゲット：Ｉｎ：Ｇａ：Ｓｎ＝４２．７：２６．７：３０．６原子％
尚、酸化物半導体薄膜の金属元素の各含有量の分析は、ガラス基板上に膜厚４０ｎｍの各酸化物半導体薄膜を上記と同様にしてスパッタリング法で形成した試料を別途用意して行った。該分析は、ＣＩＲＯＳ ＭａｒｋＩＩ（株式会社リガク製）を用い、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）発光分光法により行った。
上記のようにして酸化物半導体薄膜４を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチング液として、関東化学株式会社製「ＩＴＯ−０７Ｎ」を使用した。本実施例では、実験を行ったすべての酸化物半導体薄膜について、ウェットエッチングによる残渣はなく、適切にエッチングできたことを確認している。
上記の通り、酸化物半導体薄膜４をパターニングした後、膜質を向上させるためにプレアニールを行った。プレアニールは、大気雰囲気にて３５０℃で１時間行った。
前記プレアニールの後、表４、図１２、図１３に示すようにエッチストップ層９として、ＳｉＯｘ膜９−１およびＳｉＮｘ膜９−２を前記酸化物半導体薄膜の上に成膜した（図１３（ａ））。上記ＳｉＯｘ膜９−１の成膜は、Ｎ2ＯおよびＳｉＨ4の混合ガスを用い、プラズマＣＶＤ法で行った。成膜条件は、成膜パワー密度：０．３２Ｗ／ｃｍ2、成膜温度：２３０℃、成膜時のガス圧：１３３Ｐａとした。上記ＳｉＮｘ膜９−２の成膜はＳｉＨ4、Ｎ2、ＮＨ3の混合ガスを用い、プラズマＣＶＤ法で行った。成膜条件を、成膜パワー密度：０．３２Ｗ／ｃｍ2、成膜温度：１５０℃、成膜時のガス圧：１３３Ｐａとした。その後、ポストアニールとして、窒素雰囲気で２６０℃、３０分の熱処理を行った。上記ＳｉＯｘ膜９−１およびＳｉＮｘ膜９−２の成膜後、ポストアニールを経て、フォトリソグラフィおよびドライエッチングによりエッチストップ層９（９−１および９−２）のパターニングを行った（図１３（ｂ））。
次に、ソース・ドレイン電極５を形成するため、膜厚２００ｎｍの純Ｍｏ膜を、スパッタリング法によって上記酸化物半導体薄膜４の上方に成膜した。上記純Ｍｏ膜の成膜条件は、投入パワー：ＤＣ３００Ｗ（成膜パワー密度：３．８Ｗ／ｃｍ2）、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒ、基板温度：室温とした。
次いで、フォトリソグラフィおよびウェットエッチングにより、ソース・ドレイン電極５のパターニングを行い、トランジスタ特性評価用プロービングのためのコンタクトホール７を形成した（図１３（ｃ））。具体的には、リン酸：硝酸：酢酸＝７０：２：１０（質量比）の混合液からなり液温が４０℃の混酸エッチング液を用いた。
作製したトランジスタの断面図を図１２に示し、製造工程を説明したトランジスタの断面図を図１３に示す。
作製した薄膜トランジスタは、チャネル長２０μｍ、チャネル幅２００μｍ（Ｎｏ．４−２）、チャネル長１０μｍ、チャネル幅５０μｍ（Ｎｏ．４−３）であった。
上記ＴＦＴについて、実施例１〜３と同様に上述の各種特性を調べた。
これらの結果を表４に併記する。参考のため、実施例１の方法で作製したＴＦＴの構成、物性、及び各種特性をＮｏ．４−１として記載する。
表４より、エッチストップ層をＳｉＯｘ膜のみで形成した場合は、移動度は一般的なＩｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）膜と同程度の値であった。その一方で、エッチストップ層をＳｉＯｘ膜とＳｉＮｘ膜の積層膜とした場合は、上層としてＳｉＮｘ膜が設けられたため、高移動度が得られた。また、表３及び表４より、ポストアニールは、エッチストップ層９の形成後であれば、ソース・ドレイン電極５の形成前に行ってもよく、ソース・ドレイン電極５の形成後に行ってもよいことがわかった。
実施例５
実施例５では、実施例３において、上記パターン（ｉ）に示す形状に代えて上記パターン（ｉｖ）に示す形状ＴＦＴを作製した以外は、実施例３とほぼ同様にトランジスタを作製し、トランジスタ特性を評価した。
まず、ガラス基板１（コーニング社製イーグル２０００、直径１００ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極２としてＭｏ薄膜を１００ｎｍ、およびゲート絶縁膜３としてＳｉＯ2（膜厚２００ｎｍ）を順次成膜した。ゲート電極２は純Ｍｏのスパッタリングターゲットを使用し、ＤＣスパッタリング法により形成した。スパッタリング条件は、成膜温度：室温、成膜パワー密度：３．８Ｗ／ｃｍ2、キャリアガス：Ａｒ、成膜時のガス圧：２ｍＴｏｒｒ、Ａｒガス流量：２０ｓｃｃｍとした。また、ゲート絶縁膜３はプラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ4とＮ2Ｏの混合ガス、成膜パワー密度：１．２７Ｗ／ｃｍ2、成膜温度：３２０℃、成膜時のガス圧：１３３Ｐａの条件で成膜した。
次に、下記組成の酸化物半導体薄膜（Ｉｎ−Ｇａ−Ｓｎ−Ｏ膜、膜厚４０ｎｍ）４を、表５に示す種々のスパッタリング条件にて成膜した。
Ｉｎ：Ｇａ：Ｓｎ＝４２．７：２６．７：３０．６原子％
詳細には、上記酸化物半導体薄膜４と同じ組成を有する各スパッタリングターゲットを用い、下記条件のスパッタリング法によって成膜した。
スパッタリング装置：株式会社アルバック製「ＣＳ−２００」
基板温度 ：室温
ガス圧 ：１ｍＴｏｒｒ
キャリアガス ：Ａｒ
酸素分圧 ：１００×Ｏ2／（Ａｒ＋Ｏ2）＝４体積％
成膜パワー密度：２．５５Ｗ／ｃｍ2
使用スパッタリングターゲット：Ｉｎ：Ｇａ：Ｓｎ＝４２．７：２６．７：３０．６原子％
尚、酸化物半導体薄膜の金属元素の各含有量の分析は、ガラス基板上に膜厚４０ｎｍの各酸化物半導体薄膜を上記と同様にしてスパッタリング法で形成した試料を別途用意して行った。該分析は、ＣＩＲＯＳ ＭａｒｋＩＩ（株式会社リガク製）を用い、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）発光分光法により行った。
上記のようにして酸化物半導体薄膜４を成膜した後、フォトリソグラフィおよびウェットエッチングによりパターニングを行った。ウェットエッチング液として、関東化学株式会社製「ＩＴＯ−０７Ｎ」を使用した。本実施例では、実験を行ったすべての酸化物半導体薄膜について、ウェットエッチングによる残渣はなく、適切にエッチングできたことを確認している。
上記の通り、酸化物半導体薄膜４をパターニングした後、膜質を向上させるためにプレアニールを行った。プレアニールは、大気雰囲気にて３５０℃で１時間行った。
前記プレアニールの後、表５、図１４、図１５に示すようにエッチストップ層９として、ＳｉＯｘ膜９−１およびＳｉＮｘ膜９−２を前記酸化物半導体薄膜の上に成膜した（図１５（ａ））。上記ＳｉＯｘ膜９−１の成膜は、Ｎ2ＯおよびＳｉＨ4の混合ガスを用い、プラズマＣＶＤ法で行った。成膜条件は、成膜パワー密度：０．３２Ｗ／ｃｍ2、成膜温度：２３０℃、成膜時のガス圧：１３３Ｐａとした。上記ＳｉＮｘ膜９−２の成膜はＳｉＨ4、Ｎ2、ＮＨ3の混合ガスを用い、プラズマＣＶＤ法で行った。成膜条件を、成膜パワー密度：０．３２Ｗ／ｃｍ2、成膜温度：１５０℃、成膜時のガス圧：１３３Ｐａとした。上記ＳｉＯｘ膜９−１およびＳｉＮｘ膜９−２の成膜後、フォトリソグラフィおよびドライエッチングによりエッチストップ層９のパターニングを行った（図１５（ｂ））。
次に、ソース・ドレイン電極５を形成するため、膜厚２００ｎｍの純Ｍｏ膜を、スパッタリング法によって上記酸化物半導体薄膜４の上方に成膜した。上記純Ｍｏ膜の成膜条件は、投入パワー：ＤＣ３００Ｗ（成膜パワー密度：３．８Ｗ／ｃｍ2）、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒ、基板温度：室温とした。
次いで、フォトリソグラフィおよびウェットエッチングにより、ソース・ドレイン電極５のパターニングを行い、トランジスタ特性評価用プロービングのためのコンタクトホール７を形成した（図１５（ｃ））。具体的には、リン酸：硝酸：酢酸＝７０：２：１０（質量比）の混合液からなり液温が４０℃の混酸エッチング液を用いた。
このようにしてソース・ドレイン電極５を形成した後、ポストアニールとして、窒素雰囲気で２６０℃、３０分の熱処理を行った。
作製したトランジスタの断面図を図１４に示し、製造工程を説明したトランジスタの断面図を図１５に示す。
作製した薄膜トランジスタは、チャネル長１０μｍ、チャネル幅２００μｍ、１００μｍ、２５μｍ（Ｎｏ．５−１〜３）、チャネル長２５μｍ、チャネル幅２００μｍ、１００μｍ、２５μｍ（Ｎｏ．５−４〜６）であった。
上記ＴＦＴについて、実施例１〜４と同様に上述の各種特性を調べた。
これらの結果を表５に併記する。
上述のとおり、エッチストップ層をＳｉＯｘ膜のみとした場合の移動度は１０ｃｍ2／Ｖｓ程度であるが、表５より、エッチストップ層をＳｉＯｘ膜とＳｉＮｘ膜の積層膜とし、かつ、エッチストップ層を酸化物半導体薄膜のチャネル部分のみに配置した場合であっても、約４０ｃｍ2／Ｖｓ以上の高い移動度が発現された。また、エッチストップ層をＳｉＯｘ膜とＳｉＮｘ膜の積層膜とし、かつ、エッチストップ層を酸化物半導体薄膜のチャネル部分のみに配置した場合、チャネル幅にかかわらず移動度は高くなることがわかった。
１ 基板
２ ゲート電極
３ ゲート絶縁膜
４ 酸化物半導体薄膜
５ ソース・ドレイン電極
６ 保護膜
７ コンタクトホール
８ 透明導電膜
９ エッチストップ層
９−１ ＳｉＯｘ膜
９−２ ＳｉＮｘ膜

Claims (3)

  1. 基板上にゲート電極、ゲート絶縁膜、酸化物半導体薄膜、前記酸化物半導体薄膜を保護するためのエッチストップ層、ソース・ドレイン電極、および保護膜をこの順序で有する薄膜トランジスタであって、
    前記酸化物半導体薄膜は、金属元素としてＩｎ、ＧａおよびＳｎと；Ｏと；で構成される酸化物からなり、前記Ｉｎ、ＧａおよびＳｎの合計に対する各金属元素の原子数比が下記式（１）〜（３）を全て満たすアモルファス構造を有し、
    前記エッチストップ層及び前記保護膜の少なくとも一方がＳｉＮｘを含む
    ことを特徴とする薄膜トランジスタ。
    ０．３０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０ ・・・（１）
    ０．２０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０ ・・・（２）
    ０．２５≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４５ ・・・（３）
  2. 前記酸化物半導体薄膜の少なくとも一部が結晶化されている請求項１に記載の薄膜トランジスタ。
  3. 前記保護膜がＳｉＮｘを含み、かつ、前記酸化物半導体薄膜のチャネル長方向およびチャネル幅方向の両端部は前記エッチストップ層と接する請求項１又は２に記載の薄膜トランジスタ。
JP2015132533A 2014-09-02 2015-07-01 薄膜トランジスタ Expired - Fee Related JP6659255B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201580035556.7A CN106489209B (zh) 2014-09-02 2015-08-06 薄膜晶体管
KR1020177005510A KR101974754B1 (ko) 2014-09-02 2015-08-06 박막 트랜지스터
US15/327,296 US20170170029A1 (en) 2014-09-02 2015-08-06 Thin film transistor
PCT/JP2015/072326 WO2016035503A1 (ja) 2014-09-02 2015-08-06 薄膜トランジスタ
TW104126458A TWI551703B (zh) 2014-09-02 2015-08-14 Thin film transistor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014178587 2014-09-02
JP2014178587 2014-09-02
JP2014245124 2014-12-03
JP2014245124 2014-12-03

Publications (2)

Publication Number Publication Date
JP2016111324A true JP2016111324A (ja) 2016-06-20
JP6659255B2 JP6659255B2 (ja) 2020-03-04

Family

ID=56124595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015132533A Expired - Fee Related JP6659255B2 (ja) 2014-09-02 2015-07-01 薄膜トランジスタ

Country Status (5)

Country Link
US (1) US20170170029A1 (ja)
JP (1) JP6659255B2 (ja)
KR (1) KR101974754B1 (ja)
CN (1) CN106489209B (ja)
TW (1) TWI551703B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137423A (ja) * 2017-02-21 2018-08-30 日本放送協会 薄膜トランジスタ、薄膜デバイスおよび薄膜トランジスタの製造方法
JP2018137422A (ja) * 2017-02-21 2018-08-30 日本放送協会 薄膜トランジスタ、薄膜デバイスおよび薄膜トランジスタの製造方法
WO2022004838A1 (ja) * 2020-07-01 2022-01-06 日新電機株式会社 薄膜トランジスタ
JP7492410B2 (ja) 2020-09-03 2024-05-29 日本放送協会 画素回路及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106087040B (zh) * 2016-07-14 2018-07-27 京东方科技集团股份有限公司 半导体多晶化系统和对单晶半导体基板进行多晶化的方法
WO2019139577A1 (en) * 2018-01-10 2019-07-18 Intel Corporation Thin-film transistors with low contact resistance
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
CN115863175A (zh) * 2022-12-30 2023-03-28 西湖大学 氧化物半导体薄膜及其制备方法、薄膜晶体管、显示器件

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
US20080299702A1 (en) * 2007-05-28 2008-12-04 Samsung Electronics Co., Ltd. METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR
JP2010166030A (ja) * 2008-12-19 2010-07-29 Semiconductor Energy Lab Co Ltd トランジスタの作製方法
JP2010182818A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2011142309A (ja) * 2009-12-08 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2011105047A1 (ja) * 2010-02-24 2011-09-01 出光興産株式会社 Ｉｎ－Ｇａ－Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2012086595A1 (ja) * 2010-12-22 2012-06-28 シャープ株式会社 半導体装置、カラーフィルタ基板、カラーフィルタ基板を備える表示装置、および半導体装置の製造方法
WO2013027391A1 (ja) * 2011-08-22 2013-02-28 出光興産株式会社 Ｉｎ－Ｇａ－Ｓｎ系酸化物焼結体
WO2014034872A1 (ja) * 2012-08-31 2014-03-06 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
US20140077203A1 (en) * 2011-12-31 2014-03-20 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and method of manufacturing the same and display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9224820B2 (en) 2012-05-31 2015-12-29 Samsung Corning Advanced Glass, Llc Oxide semiconductor sputtering target, method of manufacturing thin-film transistors using the same, and thin film transistor manufactured using the same
TWI476934B (zh) * 2012-07-25 2015-03-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板、其顯示器及其製造方法
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
US20080299702A1 (en) * 2007-05-28 2008-12-04 Samsung Electronics Co., Ltd. METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR
JP2010166030A (ja) * 2008-12-19 2010-07-29 Semiconductor Energy Lab Co Ltd トランジスタの作製方法
JP2010182818A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2011142309A (ja) * 2009-12-08 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2011105047A1 (ja) * 2010-02-24 2011-09-01 出光興産株式会社 Ｉｎ－Ｇａ－Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2012086595A1 (ja) * 2010-12-22 2012-06-28 シャープ株式会社 半導体装置、カラーフィルタ基板、カラーフィルタ基板を備える表示装置、および半導体装置の製造方法
WO2013027391A1 (ja) * 2011-08-22 2013-02-28 出光興産株式会社 Ｉｎ－Ｇａ－Ｓｎ系酸化物焼結体
US20140077203A1 (en) * 2011-12-31 2014-03-20 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and method of manufacturing the same and display device
WO2014034872A1 (ja) * 2012-08-31 2014-03-06 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137423A (ja) * 2017-02-21 2018-08-30 日本放送協会 薄膜トランジスタ、薄膜デバイスおよび薄膜トランジスタの製造方法
JP2018137422A (ja) * 2017-02-21 2018-08-30 日本放送協会 薄膜トランジスタ、薄膜デバイスおよび薄膜トランジスタの製造方法
JP7060366B2 (ja) 2017-02-21 2022-04-26 日本放送協会 薄膜デバイス
JP7060365B2 (ja) 2017-02-21 2022-04-26 日本放送協会 薄膜デバイス
WO2022004838A1 (ja) * 2020-07-01 2022-01-06 日新電機株式会社 薄膜トランジスタ
JP2022012152A (ja) * 2020-07-01 2022-01-17 日新電機株式会社 薄膜トランジスタ
JP7418703B2 (ja) 2020-07-01 2024-01-22 日新電機株式会社 薄膜トランジスタ
JP7492410B2 (ja) 2020-09-03 2024-05-29 日本放送協会 画素回路及びその製造方法

Also Published As

Publication number Publication date
TW201621070A (zh) 2016-06-16
JP6659255B2 (ja) 2020-03-04
KR20170037647A (ko) 2017-04-04
CN106489209B (zh) 2020-03-13
TWI551703B (zh) 2016-10-01
KR101974754B1 (ko) 2019-09-05
US20170170029A1 (en) 2017-06-15
CN106489209A (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
JP6659255B2 (ja) 薄膜トランジスタ
JP6294428B2 (ja) 薄膜トランジスタの半導体層用酸化物の製造方法、および薄膜トランジスタの特性を向上する方法
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
KR101758538B1 (ko) 박막 트랜지스터 및 표시 장치
WO2014034872A1 (ja) 薄膜トランジスタおよび表示装置
US20120119207A1 (en) Interconnection structure and method for manufacturing the same, and display device including interconnection structure
WO2014104229A1 (ja) 薄膜トランジスタおよびその製造方法
JP2012151469A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012235104A (ja) 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
WO2013180141A1 (ja) 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP2019009435A (ja) 酸化物半導体層を含む薄膜トランジスタ、その製造方法及び表示装置
TW201735359A (zh) 含有氧化物半導體層的薄膜電晶體
JP2017188683A (ja) 薄膜トランジスタ
JP2016225505A (ja) 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット
JP6550514B2 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びディスプレイ用スパッタリングターゲット
WO2016035503A1 (ja) 薄膜トランジスタ
JP7060366B2 (ja) 薄膜デバイス
JP2016054171A (ja) 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
WO2020166269A1 (ja) 酸化物半導体薄膜、薄膜トランジスタおよびスパッタリングターゲット
JP7462438B2 (ja) 酸化物半導体薄膜及びそれを用いた薄膜トランジスタ、並びにそれらを形成するためのスパッタリングターゲット
JP2017147378A (ja) 薄膜トランジスタ
WO2019107043A1 (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
JP2021129047A (ja) 薄膜トランジスタ、酸化物半導体薄膜、およびスパッタリングターゲット

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170222

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200206

R150 Certificate of patent or registration of utility model

Ref document number: 6659255

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees