JP7060366B2 - 薄膜デバイス - Google Patents
薄膜デバイス Download PDFInfo
- Publication number
- JP7060366B2 JP7060366B2 JP2017230117A JP2017230117A JP7060366B2 JP 7060366 B2 JP7060366 B2 JP 7060366B2 JP 2017230117 A JP2017230117 A JP 2017230117A JP 2017230117 A JP2017230117 A JP 2017230117A JP 7060366 B2 JP7060366 B2 JP 7060366B2
- Authority
- JP
- Japan
- Prior art keywords
- etch stop
- stop layer
- oxide semiconductor
- thin film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
のに必要なゲート電圧が小さく、(4)しきい値電圧、即ち、ドレイン電極に正電圧をかけ、ゲート電圧に正負いずれかの電圧をかけたときにドレイン電流が流れ始める電圧が時間的に変化せずに安定であること、等が要求される。
ここで、オン電流を増加させるためには、電界効果移動度(以下、単に移動度と称する場合がある。)が高いこと、チャネル長が短いこと等が要求される。
また、TFT構造としては、図9に示すように基板111上にゲート電極112、ゲート絶縁膜113、酸化物半導体膜114、酸化物半導体膜114を保護するエッチストップ層115、ソース/ドレイン電極部(116、117)をこの順序で形成するエッチス
トップ構造が用いられる(特許文献1、2を参照)。
しかしながら、エッチストップ構造の場合、チャネル長は、図9に示すようにソース電極116と酸化物半導体114が接触する位置から、ドレイン電極117と酸化物半導体114が接触する位置までの最短の距離(Lsd)であり、エッチストップ層115におけるソース電極116の領域のチャネル長方向のチャネル114A1の長さLsと、エッチストップ層115におけるドレイン電極領域のチャネル長方向のチャネル114A2の長さLdと、ソース電極116とドレイン電極117の間隔Lgの和で示される。
本発明は上記事情に鑑みてなされたもので、エッチストップ構造のTFTにおいて、従来技術よりもチャネルの長さを短縮することができ、オン電流の増加を図ることが可能な薄膜デバイスを提供することを目的とするものである。
基板上にゲート電極、ゲート絶縁膜、酸化物半導体膜、該酸化物半導体膜を保護するエッチストップ層、およびソース電極とドレイン電極を有するソース/ドレイン電極部を、この順に積層してなる薄膜トランジスタであって、
前記エッチストップ層が構成材料としてSiNxを含み、
前記酸化物半導体膜は、前記ソース電極と前記ドレイン電極に接する電極部隣接領域を各々有し、
前記酸化物半導体膜は、前記ソース電極側で前記電極部隣接領域に接する第1のチャネル領域と、前記ドレイン電極側で前記電極部隣接領域に接する第2のチャネル領域とを有し、
前記酸化物半導体膜はさらに、前記第1のチャネル領域と前記第2のチャネル領域の間に配され、これら2つのチャネル領域の各々の電気抵抗率よりも低い電気抵抗率を有する低抵抗領域を有する薄膜トランジスタを備えた薄膜デバイスであって、
前記ゲート電極が、前記ソース/ドレイン電極部を構成する前記ソース電極側と前記ドレイン電極側の2つの領域に各々対応するように分割され、
前記分割されたゲート電極の一方と、前記ソース電極と、上下方向に該ソース電極と重ならず、前記エッチストップ層と重なる前記酸化物半導体膜の領域とを含んで構成された第1の薄膜トランジスタ、および前記分割されたゲート電極の他方と、前記ドレイン電極と、上下方向に該ドレイン電極と重ならず、前記エッチストップ層と重なる前記酸化物半導体膜の領域とを含んで構成された第2の薄膜トランジスタとを、備えたことを特徴とするものである。
ここで「含有量」は含有する重量を意味する。
また、前記第1のエッチストップ層は、水素の含有量が特定の基準値以上であり、前記第2のエッチストップ層は、水素の含有量が該特定の基準値未満であることが好ましい。
また、「第1のエッチストップ層と第2のエッチストップ層」は、上記の場合と同様に2つの層として明確に分離されていなくても良く、例えば水素の含有量が酸化物半導体膜側から徐々に増加するように構成されていても良く、その場合には所定の基準値を境として、水素の含有量が所定の基準値以上の部分を第1のエッチストップ層と称し、水素の含有量が所定の基準値未満の部分を第2のエッチストップ層と称するものとする。
また、前記ソース/ドレイン電極部を構成する、前記ソース電極と前記ドレイン電極の
いずれか一方と前記エッチストップ層が、上下方向に重ならないような構成してもよいし、前記ソース/ドレイン電極部を構成する、前記ソース電極と前記ドレイン電極の両者の
各々と前記エッチストップ層が上下方向に重なるように構成してもよい。
また、前記酸化物半導体膜は、少なくともIn、Ga、Sn、およびOを含むことが好ましい。
0.30≦In/(In+Ga+Sn)≦0.50 ・・・(1)
0.20≦Ga/(In+Ga+Sn)≦0.30 ・・・(2)
0.25≦Sn/(In+Ga+Sn)≦0.45 ・・・(3)
また、前記低抵抗領域の抵抗率が1.8Ω・cm未満であることが好ましい。
また、前記低抵抗領域の抵抗率が、前記第1のチャネル領域および前記第2のチャネル領域の各々の抵抗率の1/100以下であることが好ましい。
この場合において、前記酸化物半導体膜が、前記ソース/ドレイン電極部を構成する前記ソース電極側と前記ドレイン電極側の2つの領域に各々対応するように分割された構成とされることが好ましい。
一方、上記水素の拡散が十分ではなく、この水素が内部に侵入しなかった酸化物半導体膜内の領域は、チャネル層として機能する。
以下、実施形態1に係る薄膜トランジスタについて図1を参照しながら詳しく説明する。
実施形態1に係る薄膜トランジスタは、図1(a)に示すように、基板11上にゲート電極12、ゲート絶縁膜13、酸化物半導体膜14、SiNxをより少なく含むエッチストップ層2(15B)、SiNxをより多く含むエッチストップ層1(15A)、ソース/ドレイン電極部(ソース電極16とドレイン電極17を含む)および保護膜(図示せず
)をこの順に積層したものである。なお、酸化物半導体膜14においては、ソース/ドレ
イン電極部を構成する、ソース電極16とドレイン電極17に対して図中下方に隣接する電極部隣接領域14C1、14C2の両領域間において、ソース電極16側の電極部隣接領域14C1に接する第1のチャネル領域14A1と、ドレイン電極17側の電極部隣接領域14C2に接する第2のチャネル領域14A2と、第1のチャネル領域14A1および第2のチャネル領域14A2の間に配された、これら2つのチャネル領域14A1、14A2の各々の抵抗率よりも低い抵抗率を有する低抵抗領域14Bとが形成されている。
まず、基板11上にゲート電極12およびゲート絶縁膜13をこの順に形成する。これらの形成方法は種々の周知の手法を採用することができる。
上記ゲート電極12およびゲート絶縁膜13の構成材料として種々の周知の材料を用いることができる。ゲート電極12としては、例えば、電気抵抗率の低いAlやCuの金属、耐熱性の高いMo、Cr、Ti等の高融点金属、さらには、これら金属の合金を用いることができる。また、ゲート絶縁膜13としては、シリコン酸化膜、シリコン窒化膜、さらにはシリコン酸窒化膜等が代表的に例示される。
その他に、Al2O3やY2O3等の酸化物や、これらを積層したものを用いることもできる。
上記酸化物半導体膜14は、金属元素としてIn、Ga、SnとOで構成される酸化物からなり、上記In、GaおよびSnの原子数の合計に対する各金属元素の原子数の比が下記式(1)~(3)を全て満足するものであることが好ましい。なお、下記式(1)~(3)において、In、Ga、Snは、各々、In、Ga、Snの原子数を表す。
0.30≦In/(In+Ga+Sn)≦0.50 ・・・(1)
0.20≦Ga/(In+Ga+Sn)≦0.30 ・・・(2)
0.25≦Sn/(In+Ga+Sn)≦0.45 ・・・(3)
Inは電気伝導性の向上に寄与する元素である。上記式(1)で示すIn原子数比が大きくなるほど、即ち、In、GaおよびSnの金属元素の合計原子数に占めるInの原子数の割合が多くなるほど、酸化物半導体膜14の導電性が増加するため電界効果移動度は増加する。
Gaは、酸素欠損の低減およびキャリア密度の制御に寄与し得る元素である。上記式(2)に示すGa原子数比が大きいほど、酸化物半導体膜14の電気的安定性が向上し、キャリアの過剰発生を抑制する効果が良好なものとなる。上記効果を奏するためには、Ga原子数比を0.20以上とすることが必要である。上記Ga原子数比は、好ましくは0.22以上、より好ましくは0.25以上である。ただし、Ga原子数比が大き過ぎると、酸化物半導体膜14の導電性が低下して電界効果移動度が低下しやすくなるので、Ga原子数比は、0.30以下とする。さらに好ましくは0.28以下とする。
Snは酸エッチング耐性の向上に寄与し得る元素である。上記式(3)で示すSn原子数比が大きいほど、酸化物半導体膜14における無機酸エッチング液に対する耐性は向上する。上記作用効果をより良好なものとするためには、Sn原子数比は0.25以上とする必要がある。Sn原子数比は、好ましくは0.30以上、より好ましくは0.31以上、さらに好ましくは0.35以上である。一方、Sn原子数比が大きくなり過ぎると、酸化物半導体膜14の電界効果移動度が低下すると共に、酸エッチング液に対する耐性が必要以上に高まり、酸化物半導体膜14自体の加工が困難になる。よってSn原子数比は0.45以下とする。Sn原子数比は、好ましくは0.40以下、より好ましくは0.38以下である。
ましくは20nm以上であり、下限値として、好ましくは200nm以下、より好ましくは100nm以下である。
酸化物半導体膜14は、スパッタリング法にてスパッタリングターゲットを用いて、例えばDCスパッタリング法またはRFスパッタリング法により、成膜することが好ましい。
スパッタリング法に用いられるターゲットとして、前述したIn、Ga、SnおよびOの元素を含み、所望の酸化物と同一組成のターゲットを用いることが好ましく、これにより、組成ズレが少なく、所望の成分組成の薄膜を形成することができる。
組成比率としては、In、GaおよびSnの原子数の合計に対する各金属元素の原子数が上記式(1)~(3)を満たすターゲットを用いることが推奨される。
Snの各元素の酸化物ターゲット、または上記元素の2種以上を含む混合物の酸化物ターゲットを用いることもできる。上記金属元素を含む純金属ターゲットや合金ターゲットを、単数または複数用い、雰囲気ガスとして酸素を供給しながら成膜する手法も可能である。
上記ターゲットを用いてスパッタリング法で成膜する場合、前述した成膜時のガス圧の他に、酸素の分圧、ターゲットへの投入パワー、基板11の温度、ターゲットと基板11との距離であるT-S間距離等を適切に制御することが好ましい。
具体的には、例えば、下記スパッタリング条件で成膜することが好ましい。
酸素添加量は、半導体として動作を示すよう、上記酸化物半導体膜14のキャリア密度が1×1015 ~1017 /cm3の範囲内となるようにすることが好ましい。
最適な酸素添加量はスパッタリング装置、ターゲットの組成、薄膜トランジスタ作製プロセス等に応じて、適切に制御する。
ることが推奨される。ただし、成膜時のパワー密度が高すぎると酸化物ターゲットに割れや欠けが生じて破損することがあるため、上限は50W/cm2程度である。
酸化物半導体膜14は、In、Ga、SnおよびOで構成される酸化物に限定されず、上記酸化物に他の元素を添加したり、他の金属に替えた酸化物半導体膜14を用いてもよい。
成膜後の熱処理条件は、例えば、大気雰囲気下にて、250~400℃で10分~3時間行うことが好ましい。上記熱処理として、例えば、後述するプレアニール処理(酸化物半導体膜14をウェットエッチングした後のパターニング直後に行われる熱処理)が挙げられる。
が上昇し、トランジスタ性能が向上する。プレアニールとして、例えば、水蒸気雰囲気または大気雰囲気にて、350~400℃で30~60分行うことが好ましい。
エッチストップ層1、2(15A1、15A2)の形成方法は特に限定されず、従来より周知の手法を用いることができる。
また、本実施形態に係るTFTでは、特に、エッチストップ層1(15A1)が構成材料としてSiNxを含むことが重要である。SiNxを含むエッチストップ層1(15A1)を用いることによって、酸化物半導体膜14への水素拡散による低抵抗領域の形成を効率良く行うことができる。エッチストップ層1(15A1)としては、SiNx膜を有する限り、SiNx膜以外の任意の膜を積層してもよい。例えば、SiNx膜のみを単層で用いてもよく、複数のSiNx膜を積層して用いてもよい。また、SiNx膜とSiOxNy膜、SiOx膜、Al2O3膜、Ta2O5などの膜の少なくとも一つの膜を積層してもよく、例えば、図1に示すように積層膜にして上層のエッチストップ層1(15A1)をSiNx膜、下層のエッチストップ層2(15A2)をSiOx膜とした積層膜を用いてもよい。
この後、ソース/ドレイン電極部(ソース電極16、ドレイン電極17)を形成する。
このソース/ドレイン電極部の構成材料としては特に限定されず、従来より周知のものを
用いることができる。例えば、ゲート電極12と同様にAl、MoあるいはCu等の金属または合金を用いてもよい。
に限定されず、従来より周知のものを用いることができる。例えば、ゲート電極12と同様にAl、MoあるいはCu等の金属または合金を用いてもよい。
ソース/ドレイン電極部の形成手法としては、例えばマグネトロンスパッタリング法に
よって金属薄膜を成膜した後、フォトリソグラフィによりパターニングし、ウェットエッチングを行って電極を形成する。また、図示されない保護膜(通常、ソース/ドレイン電
極部上に積層膜の保護のために形成される)の形成前に、酸化物表面のダメージ回復のため、必要に応じて熱処理(200℃~300℃)やN2Oプラズマ処理を施してもよい。
トアニールを施すことで、上記エッチストップ層1(15A)のSiNxに含有される水素が、上記エッチストップ層1(15A)の下方の酸化物半導体膜14の領域に拡散されて浅い不純物準位が形成されることから抵抗率が低下する。
エッチストップ層1(15A)からの水素拡散は酸化物半導体膜14の直下方向だけでなく放射状になされるため、エッチストップ層1(15A)中央部下方の酸化物半導体膜14の領域からエッチストップ層1(15A)の両端部下方の酸化物半導体膜14の領域に向かって徐々に水素拡散量が減少する。この結果、エッチストップ層1(15A)の端部下方では中央部下方に比べて水素の拡散量が少なく低抵抗化されない領域(チャネル領域1、2(14A1、14A2))が存在する。
膜条件および膜厚等によって変化する。これらを制御することによってチャネル領域1(14A1)およびチャネル領域2(14A2)のチャネル長方向の長さを制御することが可能である。
最適なポスト―アニール温度は酸化物半導体膜14、エッチストップ層1、2(15A、15B)、保護膜の膜厚や成膜条件に依存することから、これらの値を勘案して適宜設定することが肝要である。さらに上記ポストアニールでは、処理時間を、例えば、30~90分の範囲内に制御することが好ましい。なお、雰囲気は特に限定されず、例えば、窒素雰囲気、大気雰囲気などが挙げられる。
本実施形態のTFTのチャネル長は実効的にチャネル領域1(14A1)とチャネル領域2(14A2)の長さの和で表わされ、従来のエッチストップ構造のチャネル長であるLsdと比べて大幅に短くすることができ、高いオン電流を得ることができる。
ただし、低抵抗領域14Bの適切な抵抗率は、Ls、Lg、Ldの各長さ、酸化物半導体膜14の膜厚、ゲート絶縁膜13の膜厚と容量、TFTを駆動するために印加するドレ
イン電圧やゲート電圧等の各条件によって変化することから、これらの値を勘案して適宜設定することが肝要である。
(概要)
図1に示すTFTをベースとして、それぞれの下記手法により、実施例1~5を作製した。各部材の符号としては、図1に示す符号を用いる。
スパッタリングターゲットを使用し、DCスパッタリング法により形成した。スパッタリング条件は、成膜温度:室温、成膜パワー密度:3.8W/cm2、キャリアガス:Ar
、成膜時のガス圧:2mTorr(0.267Pa)、Arガス流量:20sccmとした。ま
た、ゲート絶縁膜13はプラズマCVD法を用い、キャリアガス:SiH4とN2Oの混合ガス、成膜パワー密度:0.96W/cm2、成膜温度:320℃、成膜時のガス圧:1
33Paの条件で成膜した。
スパッタリング装置:株式会社アルバック製「CS-200」
基板温度 :室温
ガス圧 :1mTorr(0.133Pa)
キャリアガス :Ar
酸素分圧 :100×O2/(Ar+O2)=4体積%
成膜パワー密度:1.27、2.55、3.83W/cm2
使用スパッタリングターゲット:In:Ga:Sn=42.7:26.7:30.6原子%
上記の通り、酸化物半導体膜14をパターニングした後、膜質を向上させるためにプレアニールを行った。プレアニールは、大気雰囲気にて400℃で1時間行った。
度:230℃、成膜時のガス圧:133Paとした。上記SiOx膜の成膜後、フォトリソグラフィおよびドライエッチングによりエッチストップ層1、2(15A、15B)のパターニングを行った。
次に、ソース/ドレイン電極部(ソース電極16とドレイン電極17)を形成するため
、膜厚200nmの純Mo膜を、スパッタリング法によって上記酸化物半導体膜14上に
成膜した。上記純Mo膜の成膜条件は、投入パワー:DC300W(成膜パワー密度:3.8W/cm2)、キャリアガス:Ar、ガス圧:2mTorr(0.267Pa)、基板温度:室温とした。
部のパターニングを行った。具体的には、リン酸:硝酸:酢酸=70:2:10(質量比)の混合液からなり、液温が40℃の混酸エッチャントを用いた。
その後、ポストアニールとして、200℃の条件で30分の熱処理を行って実施例1のTFTを作製した。
チャネル幅(W)=100μm、Lsd=50μmである。Vg=-10~20V、ドレイン電圧(Vd)=10Vで測定した。ここでオン電流はVg=20V、Vd=10Vの時のドレイン電流とする。
実施例1と比較例のオン電流はそれぞれ434μAと46μAであり、エッチストップ層1、2(15A、15B)にSiNxを含有させることでオン電流が約9.4倍に増加した。
上記実施例1と同様にしてTFTサンプルを作製した。
この実施例2に係るTFTについて、酸化物半導体膜14の抵抗率をホール効果測定器により測定し、上記低抵抗領域14Bの抵抗率を見積もった。本実施例の各層の膜厚や成膜条件は上記実施例1のTFTの作製条件と同じにした。酸化物半導体膜14の成膜後に上記と同条件でプレアニールを行った。各層を成膜後、ポストアニールを上記実施例1と
同条件で行った。
測定結果は0.012Ω・cmであり、本実施例のTFTの作製プロセスによってチャネル領域1(14A1)やチャネル領域2(14A2)の抵抗率と見積もられる値1.5Ω・cmと比較して1/100以下と充分に低減できることが明らかとなった。低抵抗領域14Bの抵抗率をチャネル領域1(14A1)やチャネル領域2(14A2)の抵抗率の1/100以下にしたことでオン電流を増加させることができることが明らかである。
次に、本発明のTFTにおいて低抵抗領域14Bが形成されていることを、より明確に実証するために、Lsdが異なるTFTサンプルを作製し、各々のId-Vg特性を測定した。
すなわち、Lsdの値が50μm、30μm、20μm、10μmと互いに異なる4種類のTFTサンプルを作製し、各々についてId-Vg特性を測定した。TFTサンプルの作製プロセスは上記実施例1と同じであり、ポストアニール温度は200℃とした。
全てのTFTサンプルでW(チャネル幅)=100μmである。Vg=-10~20V、Vd=10Vで測定した。ここでオン電流はVg=20V、Vd=10Vの時のドレイン電流とする。
その結果、本実施例のTFTのId-Vg特性は図3のようになり、Lsdに対するオン電流の変化は図4のようになった。
上述した結果から、本実施例のTFTではLsdに依存しない領域であるチャネル領域1(14A1)とチャネル領域2(14A2)が存在し、これら2つのチャネル領域の長さの和が実効的なチャネル長になると考えられる。
次に、エッチストップ層1、2(15A、15B)のSiOxの膜厚依存性を調べるため、エッチストップ層2(15B)としてSiOx膜(膜厚50nm)を、エッチストップ層1(15A)としてSiNx膜(膜厚150nm)を、酸化物半導体膜14上にこの順に成膜したTFTサンプル(他の構造、成膜条件は実施例1に示すTFT作製方法と同じ)を作製して、Id-Vg特性を測定した。
チャネル幅W=100μm、Lsd=10μmである。Vg=-10~20V、ドレイン電圧Vd=1Vで測定した。ここでオン電流はVg=20V、Vd=1Vの時のドレイン電流とする。
ールを施すことでエッチストップ層1、2(15A、15B)、特に、エッチストップ層1(15A)のSiNx中に含まれる水素が、酸化物半導体膜14領域に拡散されて図1に示すように部分的に低抵抗領域14Bが形成され、実質的にチャネル長が短くなったことが挙げられる。オン電流の増大(約8.6倍)から見積もられるエッチストップ層1、2(15A、15B)にSiNxを含む実施例4に係るTFTの実効的なチャネル長は1.2μmであった。
上記実施例4における、エッチストップ層2(15B)のSiOxの膜厚を100nmから50nmに薄くしたTFTサンプル(他の構造、成膜条件は実施例1に示すTFT作製方法と同じ)を作製し、実施例4と同様にしてそのチャネル長を見積もると、実質的なチャネル長が5.4μmから1.2μmと短くなった。その理由として、エッチストップ層2(15B)のSiOxの膜厚が薄くなることで水素を供給するエッチストップ層1(15A)のSiNxと、酸化物半導体膜14との距離が短くなり、エッチストップ層端部下方の酸化物半導体膜14領域に効率良く水素拡散が行われ、この結果、チャネル領域1(14A1)およびチャネル領域2(14A2)の長さが、実質的に短くなったことが挙げられる。このようにチャネル領域1(14A1)およびチャネル領域2(14A2)のチャネル長方向の長さは、エッチストップ層1(15A)に含まれるSiNxと酸化物半導体膜14との距離を変化させることによって制御することが可能である。
例えば、上記実施形態における各層の間にその他の層を挟むように構成することも可能である。
また、下方のエッチストップ層2(15B)は、上方のエッチストップ層1(15A)からの水素の拡散が放射状になされ、酸化物半導体膜14領域の中央部において多く、酸化物半導体膜14領域の両端部において少なくなる分布となるように、エッチストップ層1(15A)と酸化物半導体膜14領域の距離をある程度稼ぐために設けられている、と考えられる。したがって、このような観点からも、酸化物半導体膜14領域の厚みを調整するとよい。
抗化されていない領域(チャネル領域)の長さを短縮することができない。しかし、最上層に保護膜218を積層し、この保護膜218によってソース電極216とエッチストップ層1(215A)およびエッチストップ層2(215B)との間を埋めて、この部分の直下に位置する酸化物半導体膜214の領域に対して、保護膜218から水素の供給が行われるようにすれば、低抵抗化されない領域(チャネル領域)の長さを短縮することができる。
形成後、ソース/ドレイン電極部216、217の上に保護膜218を形成している。保
護膜218の構成材料として、SiNx(シリコン窒化膜)を含む構成材料を用いること
が好ましい。具体的には、シリコン窒化膜やシリコン酸窒化膜等を用いることが好ましく、これらは単独で用いてもよいし、組み合わせて用いてもよいし、これらを積層して用いてもよい。あるいは、上層をSiNx、下層をSiOx(シリコン酸化膜)とした積層膜を用いてもよい。
なお、ソース電極216がエッチストップ層1(215A)およびエッチストップ層2(215B)と上下方向(積層方向)に重なるようにした場合には、図6に示すような保護膜を設けてもよいが、必ずしも設けなくてもよい。
域:414C1)と酸化物半導体膜2(電極部隣接領域:414C2)をゲート絶縁膜413上に配するようにしてもよい。なお、変更態様3の各部材には、上記実施形態に係る図1に示す、対応する各部材に付した符号に400を加えた符号を付している。
12、112、212、312A、B、412A、B ゲート電極
13、113、213、313、413、412C ゲート絶縁膜
312C、412C 絶縁領域
14、114、214、314、414 酸化物半導体膜
14A1、14A2、114A1、114A2、214A、314A1、314A2、414A1、414A2 チャネル領域
14B、114B、214B、314B、414B 低抵抗領域
14C1、14C2、214C1、214C2、314C1、314C2、414C1、414C2 電極部隣接領域
15A、15B、115、215A、215B、315A、315B、415A、415B エッチストップ層
16、116、216、316、416 ソース電極
17、117、217、317、417 ドレイン電極
Claims (11)
- 基板上にゲート電極、ゲート絶縁膜、酸化物半導体膜、該酸化物半導体膜を保護するエッチストップ層、およびソース電極とドレイン電極を有するソース/ドレイン電極部を、この順に積層してなる薄膜トランジスタであって、
前記エッチストップ層が構成材料としてSiNxを含み、
前記酸化物半導体膜は、前記ソース電極と前記ドレイン電極に接する電極部隣接領域を各々有し、
前記酸化物半導体膜は、前記ソース電極側で前記電極部隣接領域に接する第1のチャネル領域と、前記ドレイン電極側で前記電極部隣接領域に接する第2のチャネル領域とを有し、
前記酸化物半導体膜はさらに、前記第1のチャネル領域と前記第2のチャネル領域の間に配され、これら2つのチャネル領域の各々の電気抵抗率よりも低い電気抵抗率を有する低抵抗領域を有する薄膜トランジスタを備えた薄膜デバイスであって、
前記ゲート電極が、前記ソース/ドレイン電極部を構成する前記ソース電極側と前記ドレイン電極側の2つの領域に各々対応するように分割され、
前記分割されたゲート電極の一方と、前記ソース電極と、上下方向に該ソース電極と重ならず、前記エッチストップ層と重なる前記酸化物半導体膜の領域とを含んで構成された第1の薄膜トランジスタ、および前記分割されたゲート電極の他方と、前記ドレイン電極と、上下方向に該ドレイン電極と重ならず、前記エッチストップ層と重なる前記酸化物半導体膜の領域とを含んで構成された第2の薄膜トランジスタとを、備えたことを特徴とする薄膜デバイス。 - 前記エッチストップ層は、SiNxの含有量が所定の基準値以上である第1のエッチストップ層と、SiNxの含有量が該所定の基準値未満である第2のエッチストップ層からなり、該第2のエッチストップ層および該第1のエッチストップ層の順に、前記酸化物半導体膜上に、積層されてなることを特徴とする請求項1に記載の薄膜デバイス。
- 前記第1のエッチストップ層は、水素の含有量が特定の基準値以上であり、前記第2のエッチストップ層は、水素の含有量が該特定の基準値未満であることを特徴とする請求項2に記載の薄膜デバイス。
- 前記基板の面と平行であって、前記ソース電極と前記ドレイン電極に挟まれた長さが、前記第1のエッチストップ層よりも前記第2のエッチストップ層の方が大きく設定されていることを特徴とする請求項2または3に記載の薄膜デバイス。
- 前記ソース/ドレイン電極部を構成する、前記ソース電極と前記ドレイン電極のいずれか一方と前記エッチストップ層が、上下方向に重ならないような構成とされていることを特徴とする請求項1~4のいずれかに記載の薄膜デバイス。
- 前記ソース/ドレイン電極部を構成する、前記ソース電極と前記ドレイン電極の両者の各々と前記エッチストップ層が上下方向に重なるように構成されていることを特徴とする請求項1~4のいずれかに記載の薄膜デバイス。
- 前記酸化物半導体膜は、少なくともIn、Ga、Sn、およびOを含むことを特徴とする請求項1~6のいずれかに記載の薄膜デバイス。
- 前記酸化物半導体膜に含まれるIn、GaおよびSnの合計原子数に対する各金属元素の原子数の比率が下記式(1)~(3)の全てを満たす構造とされていることを特徴とする請求項7に記載の薄膜デバイス。
0.30≦In/(In+Ga+Sn)≦0.50 ・・・(1)
0.20≦Ga/(In+Ga+Sn)≦0.30 ・・・(2)
0.25≦Sn/(In+Ga+Sn)≦0.45 ・・・(3) - 前記低抵抗領域の抵抗率が1.8Ω・cm未満であることを特徴とする請求項1~8のいずれかに記載の薄膜デバイス。
- 前記低抵抗領域の抵抗率が、前記第1のチャネル領域および前記第2のチャネル領域の各々の抵抗率の1/100以下であることを特徴とする請求項1~9のいずれかに記載の薄膜デバイス。
- 前記酸化物半導体膜が、前記ソース/ドレイン電極部を構成する前記ソース電極側と前記ドレイン電極側の2つの領域に各々対応するように分割されたことを特徴とする請求項1~10のいずれかに記載の薄膜デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017029831 | 2017-02-21 | ||
JP2017029831 | 2017-02-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018137423A JP2018137423A (ja) | 2018-08-30 |
JP7060366B2 true JP7060366B2 (ja) | 2022-04-26 |
Family
ID=63366160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017230117A Active JP7060366B2 (ja) | 2017-02-21 | 2017-11-30 | 薄膜デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7060366B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020123645A (ja) * | 2019-01-30 | 2020-08-13 | 日本放送協会 | 薄膜トランジスタ |
GB2610886B (en) * | 2019-08-21 | 2023-09-13 | Pragmatic Printing Ltd | Resistor geometry |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009272427A (ja) | 2008-05-07 | 2009-11-19 | Canon Inc | 薄膜トランジスタ及びその製造方法 |
JP2016111324A (ja) | 2014-09-02 | 2016-06-20 | 株式会社神戸製鋼所 | 薄膜トランジスタ |
JP2016225505A (ja) | 2015-06-01 | 2016-12-28 | 株式会社神戸製鋼所 | 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット |
-
2017
- 2017-11-30 JP JP2017230117A patent/JP7060366B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009272427A (ja) | 2008-05-07 | 2009-11-19 | Canon Inc | 薄膜トランジスタ及びその製造方法 |
JP2016111324A (ja) | 2014-09-02 | 2016-06-20 | 株式会社神戸製鋼所 | 薄膜トランジスタ |
JP2016225505A (ja) | 2015-06-01 | 2016-12-28 | 株式会社神戸製鋼所 | 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット |
Also Published As
Publication number | Publication date |
---|---|
JP2018137423A (ja) | 2018-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5546733B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP6018551B2 (ja) | 薄膜トランジスタ | |
KR101758538B1 (ko) | 박막 트랜지스터 및 표시 장치 | |
US10566457B2 (en) | Thin film transistor and display device | |
JP2014013892A (ja) | 薄膜トランジスタ | |
JP6659255B2 (ja) | 薄膜トランジスタ | |
WO2012121332A1 (ja) | 薄膜トランジスタの半導体層用酸化物、上記酸化物を備えた薄膜トランジスタの半導体層および薄膜トランジスタ | |
JP2010123913A (ja) | 薄膜トランジスタ及びその製造方法 | |
US9893193B2 (en) | Thin-film transistor including a gate electrode with a side wall insulating layer and display device | |
JP7060366B2 (ja) | 薄膜デバイス | |
JP7060365B2 (ja) | 薄膜デバイス | |
JP2016225505A (ja) | 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット | |
JP7060367B2 (ja) | 薄膜デバイス | |
CN111226307B (zh) | 氧化物半导体薄膜、薄膜晶体管和溅射靶 | |
TWI767186B (zh) | 氧化物半導體薄膜、薄膜電晶體及濺鍍靶 | |
WO2016035503A1 (ja) | 薄膜トランジスタ | |
JP6756875B1 (ja) | ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット | |
JP2022077434A (ja) | 薄膜トランジスタとその製造方法、及び表示装置 | |
JP6637783B2 (ja) | 薄膜トランジスタ | |
JP7492410B2 (ja) | 画素回路及びその製造方法 | |
JP7462438B2 (ja) | 酸化物半導体薄膜及びそれを用いた薄膜トランジスタ、並びにそれらを形成するためのスパッタリングターゲット | |
JP7116553B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
WO2019107043A1 (ja) | 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット | |
JP2020123645A (ja) | 薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AA64 | Notification of invalidation of claim of internal priority (with term) |
Free format text: JAPANESE INTERMEDIATE CODE: A241764 Effective date: 20180116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180110 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20180523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20180523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211223 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20211223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20211223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7060366 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |