JP2022077434A - 薄膜トランジスタとその製造方法、及び表示装置 - Google Patents

Abstract

【課題】高い移動度を有し、加熱によるソース・ドレイン領域の抵抗値の上昇を抑制することができる、自己整合型の薄膜トランジスタとその製造方法を提供する。【解決手段】基板上に少なくとも酸化物半導体層、ゲート絶縁膜、ゲート電極を、この順に形成する薄膜トランジスタの製造方法であって、前記酸化物半導体層を構成する金属元素がＩｎ、Ｇａ、Ｚｎ、及びＳｎを含み、前記ゲート電極の側から前記酸化物半導体層に向けて窒素プラズマを照射せしめて、前記ゲート電極と重ならない前記酸化物半導体層の領域を低抵抗化し、ソース・ドレイン領域を形成することを特徴とする。なお、各金属元素の割合は、Ｉｎが３０原子％以上６５原子％以下、Ｇａが５原子％以上１６原子％以下、Ｚｎが１０原子％以上４５原子％以下、及びＳｎが３原子％以上１０原子％以下であることが望ましい。【選択図】図１Ａ

Description

本発明は、薄膜トランジスタとその製造方法、及び表示装置に関し、特に、酸化物半導体を用いた薄膜トランジスタとその製造方法、及び薄膜トランジスタを備える表示装置に関する。

金属酸化物半導体（以下、単に「酸化物半導体」という。）は、汎用のアモルファスシリコンに比べて高いキャリア移動度を有している。また酸化物半導体は、光学バンドギャップが大きく、低温で製膜できるため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板等への適用が期待されている。

酸化物半導体を薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）の半導体層として用いる場合、薄膜トランジスタのスイッチング特性が優れていることが要求される。具体的には、（１）オン電流（ゲート電極とドレイン電極に正電圧をかけたときの最大ドレイン電流）が大きく、（２）オフ電流（ゲート電極に負電圧を、ドレイン電圧に正電圧を夫々かけたときのドレイン電流）が小さく、（３）Ｓ値（Subthreshold Swing：ドレイン電流を１桁あげるのに必要なゲート電圧）が小さく、（４）しきい値電圧（ドレイン電極に正電圧をかけ、ゲート電圧に正負いずれかの電圧をかけたときにドレイン電流が流れ始める電圧）が時間的に変化せずに安定であること、等が要求される。

ここで、オン電流を増加させるためには、キャリア移動度（以下、単に移動度という場合がある。）が高いこと、チャネル長が短いこと、ソース・ドレイン領域の抵抗が低いこと等が要求される。

薄膜トランジスタに用いられる酸化物半導体として、インジウム、ガリウム、亜鉛、及び酸素からなるＩｎ－Ｇａ－Ｚｎ系酸化物半導体（ＩＧＺＯ）やインジウム、ガリウム、錫、及び酸素からなるＩｎ－Ｇａ－Ｓｎ系酸化物半導体が良く知られている（特許文献１、２）。例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化物半導体では、１０ｃｍ²／Ｖｓ程度の移動度が得られることが知られている。

一方、薄膜トランジスタの半導体層に低抵抗のソース・ドレイン領域をゲート電極と位置合わせをして形成し、寄生容量の低減及び製造効率の向上を図った自己整合型の薄膜トランジスタが注目されている。例えば、大画面・多画素ディスプレイの駆動には、信号遅延（ＲＣ遅延）の抑制が必要であり、画素の駆動素子として、寄生容量が小さくオン電流の大きい自己整合型の薄膜トランジスタが求められている。自己整合の製造技術としては、例えば、Ａｒプラズマを用いて酸化物半導体層を低抵抗化する方法（非特許文献１、２）が提案されている。

特許第５３５７３４２号 特開２０１１－１７４１３４号公報

J.-S. Park, et al., "Improvements in the device characteristics of amorphous indium gallium zinc oxide thin-film transistors by Ar plasma treatment", Applied Physics Letters 90, 262106 (2007). J. Park, et al., "Self-aligned top-gate amorphous gallium indium zinc oxide thin film transistors", Applied Physics Letters 93, 053501 (2008). H. S. Shin, et al., "The effect of thermal annealing sequence on amorphous InGaZnO thin film transistor with a plasma-treated source-drain structure", Thin Solid Films 517, 6349-6352, (2009).

しかしながら、ＩＧＺＯ等の従来の酸化物半導体を用いて作製した薄膜トランジスタは、十分なオン電流が得られない等、その特性は十分なものではない。

また、自己整合型薄膜トランジスタの課題として、非特許文献３に示されているように、Ａｒプラズマを用いてソース・ドレイン領域（低抵抗領域）を形成した後、保護膜などの形成によりソース・ドレイン領域が加熱されると、ソース・ドレイン領域の抵抗値が上昇し、それによりオン電流及び実行的な移動度が低下する問題がある。

従って、上記のような問題点に鑑みてなされた本発明の目的は、ソース・ドレイン領域（低抵抗領域）の形成後に、加熱によるソース・ドレイン領域の抵抗値の上昇を抑制することができる、薄膜トランジスタとその製造方法を提供することにある。また、当該薄膜トランジスタを用いて、大画面・高解像度の表示装置を提供することにある。

上記課題を解決するために本発明に係る薄膜トランジスタの製造方法は、基板上に少なくとも酸化物半導体層、ゲート絶縁膜、ゲート電極を、この順に形成する薄膜トランジスタの製造方法であって、前記酸化物半導体層を構成する金属元素がＩｎ、Ｇａ、Ｚｎ、及びＳｎを含み、前記ゲート電極の側から前記酸化物半導体層に対して窒素プラズマを照射せしめて、前記ゲート電極と重ならない前記酸化物半導体層の領域を低抵抗化し、ソース・ドレイン領域を形成することを特徴とする。

また、前記製造方法は、前記酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、Ｉｎ：３０原子％以上６５原子％以下、Ｇａ：５原子％以上１６原子％以下、Ｚｎ：１０原子％以上４５原子％以下、及びＳｎ：３原子％以上１０原子％以下であることが望ましい。

また、前記製造方法は、全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対するＩｎの割合が、３５原子％以上６０原子％以下であることが望ましい。

また、前記製造方法は、前記ソース・ドレイン領域を形成後、薄膜トランジスタ上に絶縁膜を２５０℃以下の温度で形成することが望ましい。

上記課題を解決するために本発明に係る薄膜トランジスタは、基板上に少なくとも酸化物半導体層、ゲート絶縁膜、ゲート電極を、この順に積層してなる薄膜トランジスタであって、前記酸化物半導体層を構成する金属元素がＩｎ、Ｇａ、Ｚｎ、及びＳｎを含み、前記ゲート電極の端部と前記酸化物半導体層に設けられたソース・ドレイン領域の端部の位置が一致しており、前記ソース・ドレイン領域は、前記酸化物半導体層と同じ金属元素の組成を有するとともに、窒素を含有し、酸素欠損によりチャネル領域よりも低いシート抵抗を有することを特徴とする。

また、前記薄膜トランジスタは、前記酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、Ｉｎ：３０原子％以上６５原子％以下、Ｇａ：５原子％以上１６原子％以下、Ｚｎ：１０原子％以上４５原子％以下、及びＳｎ：３原子％以上１０原子％以下であることが望ましい。

上記課題を解決するために本発明に係る表示装置は、前記薄膜トランジスタを、表示素子の駆動に用いたことを特徴とする。

本発明における薄膜トランジスタ及びその製造方法によれば、加熱によるソース・ドレイン領域の抵抗値の上昇を抑制することができ、その結果、オン電流が高く、実効的な移動度の高い自己整合型の薄膜トランジスタを実現できる。また、本発明の表示装置によれば、表示装置の大画面化・高解像度化を実現できる。

本発明の薄膜トランジスタとその製造方法を説明する図である。 本発明の薄膜トランジスタとその製造方法を説明する図である。 酸化物半導体（ＩＧＺＴＯ）膜のシート抵抗のプラズマ照射時間依存性を示す図である。 酸化物半導体（ＩＧＺＴＯ）膜のシート抵抗のプラズマパワー依存性を示す図である。 酸化物半導体（ＩＧＺＴＯ）膜のシート抵抗の低抵抗化後の温度耐性を示す図である。 ＩＧＺＴＯ膜とＩＧＺＯ膜のシート抵抗のプラズマ照射時間依存性の比較を示す図である。 ＩＧＺＴＯ膜とＩＧＺＯ膜のシート抵抗のプラズマパワー依存性の比較を示す図である。 窒素プラズマ処理による薄膜トランジスタの伝達特性を示す図である。 窒素プラズマ処理による薄膜トランジスタの移動度のチャネル長依存性を示す図である。 窒素プラズマ処理とＡｒプラズマ処理による薄膜トランジスタの移動度のチャネル長依存性の比較を示す図である。 薄膜トランジスタを用いた表示装置の回路の例を示す図である。

本発明者らは、Ｉｎ、Ｇａ、Ｚｎ及びＳｎを含む酸化物半導体が高いキャリア移動度を有し、また、当該酸化物半導体に窒素プラズマを照射することにより、高いキャリア濃度を有する領域を形成し得ることを見出した。さらに、Ｉｎ、Ｇａ、Ｚｎ及びＳｎの含有量の合計に対する、Ｉｎ、Ｇａ、Ｚｎ及びＳｎの含有量の割合がそれぞれ所定の範囲になるように酸化物半導体の組成を制御することにより、当該酸化物半導体を用いた薄膜トランジスタが良好な特性を示すことを発見した。なお、本明細書において、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ及びＯ（酸素）から構成される酸化物を「ＩＧＺＴＯ」と称する場合がある。

以下、本発明の実施の形態について図面を用いて説明する。図１Ａ，図１Ｂは、本発明の薄膜トランジスタとその製造方法を説明する図である。

まず、図１Ａに示すように、ガラス等の基板１上に下地膜２を形成する。この下地膜２は、例えばＳｉＯ_x（酸化シリコン）であり、ＣＶＤ（Chemical Vapor Deposition)法又はＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）等によって製膜する。この下地膜２は、５０～２００ｎｍ程度の厚さが望ましく、基板１と酸化物半導体層３との密着性を向上させると共に、基板１から酸化物半導体層３への不純物の拡散等を防止する機能がある。ただし、薄膜トランジスタの動作上必須のものではなく、下地膜２は、省略することもできる。

次いで、下地膜２上にスパッタ等を用いて、金属元素としてＩｎ、Ｇａ、Ｚｎ、及びＳｎを含む酸化物半導体層（酸化物半導体薄膜）３を製膜する。この酸化物半導体（ＩＧＺＴＯ）は、酸化物半導体層３における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合（以下、「原子数比」と呼ぶことがある）が、
Ｉｎ：３０原子％以上６５原子％以下、
Ｇａ：５原子％以上１６原子％以下、
Ｚｎ：１０原子％以上４５原子％以下、及び
Ｓｎ：３原子％以上１０原子％以下
であることが望ましい。

Ｉｎは導電性（電気伝導性）の向上に寄与する元素である。Ｉｎ原子数比が大きくなるほど、すなわち、全金属元素に占めるＩｎ量が多くなるほど、酸化物半導体層３の導電性が向上するため、キャリア濃度及びキャリア移動度が増加する。この作用を有効に発揮させるには、Ｉｎ原子数比は、３０原子％以上とする必要があり、好ましくは３５原子％以上である。但し、Ｉｎ原子数比が大き過ぎると、酸化物半導体層３の抵抗が低下してキャリア濃度が高くなり過ぎ、しきい値電圧が低下する等の問題がある。そのため、Ｉｎ原子数比は、６５原子％以下とする必要があり、好ましくは６０原子％以下、より好ましくは５５原子％以下である。

Ｇａは酸素欠損の低減及びキャリア密度の制御に寄与する元素である。Ｇａ原子数比が大きくなるほど、すなわち、全金属元素に占めるＧａ量が多くなるほど、酸化物半導体層３の電気的安定性が向上し、キャリアの過剰発生を抑制する効果を発揮する。また、Ｇａは過酸化水素系のＣｕエッチング液によるエッチングを抑制する元素でもある。よって、Ｇａ原子数比が大きくなるほど、ソース・ドレイン電極としてのＣｕ電極のエッチング加工に用いられる過酸化水素系エッチング液に対して選択比が大きくなり、ダメージを受け難くなる。Ｇａ原子数比が５原子％未満であると、エッチング耐性が低下し、また、光ストレス耐性（光照射状態での電圧印加（光ストレス）により生じるトランジスタの特性変化、又はストレスを除去した後に残存する特性変化に対する耐性）が劣化するため、上記作用を有効に発揮させるには、Ｇａは５原子％以上とする必要がある。Ｇａ原子数比は、好ましくは８原子％以上、より好ましくは１０原子％以上である。但し、Ｇａ原子数比が大き過ぎると、酸化物半導体層３のキャリア密度が低くなり、移動度が低下する。また、酸化物半導体層を形成するためのスパッタリングターゲット材の電導度が低下し、製膜時に直流放電が安定して持続することが困難となる。そのため、Ｇａ原子数比は、１６原子％以下とする必要があり、好ましくは１５原子％以下、より好ましくは１２原子％以下である。

Ｚｎは他の金属元素ほど薄膜トランジスタ特性に対して敏感ではないが、酸化物半導体の加工特性に影響する。Ｚｎ原子数比が１０原子％未満であると、過水系やシュウ酸などに対するエッチングレートが低くなる。従って、Ｚｎ原子数比は、１０原子％以上とする必要があり、好ましくは２０原子％以上、より好ましくは３０原子％以上である。但し、Ｚｎ原子数比が大き過ぎると、酸化物半導体層３が結晶化する傾向がある。特にディスプレイ等の大面積での製膜が必要な分野では、部分的に結晶が形成されると、酸化物半導体層３の均一性が低下する要因になる。また、ソース・ドレイン電極用エッチング液に対する酸化物半導体層３の溶解性が高くなる結果、ウエットエッチング耐性が劣化しやすくなる。また、Ｉｎ量が相対的に減少するため、電界効果移動度が低下し、あるいは、Ｇａが相対的に減少するため、酸化物半導体層３の電気的安定性が低下し易くなる。そのため、Ｚｎ原子数比は、４５原子％以下とする必要があり、好ましくは３５原子％以下である。

Ｓｎが添加された酸化物半導体は水素拡散によってキャリア密度の増加が見られシート抵抗が低下し、また、Ｓｎ添加量が適度であれば薄膜トランジスタの光ストレスに対する信頼性が向上する。この作用を有効に発揮させるには、Ｓｎ原子数比は、３原子％以上とする必要があり、好ましくは５原子％以上、より好ましくは６原子％以上である。一方、Ｓｎは酸系の薬液によるエッチングを阻害する元素である。このため、Ｓｎ原子数比が大き過ぎると、酸化物半導体層３の有機酸及び／又は無機酸のエッチング液に対する耐性が必要以上に高まり、酸化物半導体層３のエッチング加工が困難になる。また、Ｓｎ原子数比が大き過ぎると、水素拡散の影響を強く受けることで、チャネルサイズの変化に対するドレイン電流の変化の線形性が低下するおそれがある。そのため、Ｓｎ原子数比は、１０原子％以下とする必要があり、好ましくは８原子％以下、より好ましくは７原子％以下である。

本発明の１つの実施形態において、酸化物半導体は、Ｉｎと、Ｇａと、Ｚｎと、Ｓｎと、Ｏと、不可避的不純物とからなる。不可避的不純物は、原料、資材又は製造設備等の状況によって持ち込まれ得る。不可避的不純物としては、例えば、Ａｌ、Ｐｂ、Ｓｉ、Ｆｅ、Ｎｉ、Ｔｉ、Ｍｇ、Ｃｒ及びＺｒ等が挙げられる。不可避的不純物の含有量は、酸化物半導体層３の質量に対して、好ましくは１質量％以下、より好ましくは５００質量ｐｐｍ以下である。

Ｓｎ含有量に対するＺｎ含有量の割合（Ｓｎ原子数比に対するＺｎ原子数比の割合）が、２．４超であることが好ましい。これにより、ドレイン電流ＩｄのチャネルサイズＷ／Ｌに対する線形性を高めることが容易となる。また、Ｓｎ含有量に対するＺｎ含有量の割合を２．４超とすることにより、実効的なチャネルサイズの変動を抑制することがより容易となる。Ｓｎ含有量に対するＺｎ含有量の割合は、より好ましくは３．０以上、更に好ましくは４．０以上であり、より好ましくは７．０以下、更に好ましくは５．５以下である。

なお、所望の組成の酸化物半導体をスパッタ法で製膜する際には、各金属のスパッタ特性等を考慮しつつ、スパッタリングターゲットの組成を目的とする酸化物半導体の組成にほぼ近い組成とすることが好ましい。

酸化物半導体層３の厚みは特に限定されるものではないが、１０ｎｍ以上であるとソース・ドレイン電極のエッチング加工時の選択性に優れるため好ましく、より好ましくは１５ｎｍ以上である。また、高移動度の維持の観点からは、例えば５０ｎｍ以下であることが好ましい。

なお、高移動度の薄膜トランジスタを実現するためには、酸化物半導体層３の膜構造も重要な要素となり、酸化物半導体層３はアモルファス構造、又は、少なくとも一部が結晶化されたアモルファス構造であることが好ましい。すなわち、酸化物半導体層３を形成する酸化物が、アモルファス、又は、少なくとも一部が結晶化されたアモルファスであることが好ましい。

酸化物半導体層３は、スループット（Ｔｈｒｏｕｇｈｐｕｔ）の高いスパッタ法で製膜されるため、通常、膜構造はアモルファスになると考えられている。しかし実際には、膜構造にはアモルファス構造の中にサブミクロン・レベル（ナノレベル）の結晶が分散している。

また、酸化物半導体を用いた薄膜トランジスタの作製プロセスには、幾つかの加熱処理過程が含まれる（製膜時や熱処理など）ため、アモルファス化率はこれらの加熱処理過程を総合した結果により決まることになる。酸化物半導体層３の構造は、キャリア移動度に影響するため、高移動度の薄膜トランジスタを実現するためには、最適なプロセス条件を探索することが望ましい。

また、保護膜を形成する前、すなわち、酸化物半導体層３をスパッタ製膜し、さらに熱処理を加えた後の酸化物半導体層３のシート抵抗は１．０×１０⁵Ω／□以下が好ましく、５．０×１０⁴Ω／□以下がより好ましい。このようなシート抵抗を有する酸化物半導体層が薄膜トランジスタの移動度を高くするには好ましい。なお、一般的な酸化物半導体のシート抵抗は１０⁷Ω／□程度であり、比較的抵抗が低いＩＧＺＯ酸化物半導体層であってもシート抵抗は１．０×１０⁵Ω／□超の値を示すことが多い。なお、酸化物半導体層３を有する薄膜トランジスタの場合は、その製造工程において、保護膜を形成した後の酸化物半導体層３のシート抵抗は増加する傾向にある。

また、酸化物半導体層３のＯＨ基が増加すると、高移動度は維持されながら、光ストレス耐性の向上が得られる。すなわち、このようなＯＨ基が増加した酸化物半導体層３を表示パネルに使用した場合、長時間においてバックライトなどの光照射を受けても薄膜トランジスタの特性が変化しにくくなる。この理由は、酸化物半導体層中に水素が侵入してＯＨ基が形成されると、効果的にチャネル層の酸素関連欠陥や不安定な水素関連欠陥が抑制され、安定なメタル－酸素の結合を形成することによると考えられている。なお、酸化物半導体層中のＯＨ基の密度は、ポストアニールによって有効に制御することができる。

酸化物半導体層３を製膜した後、フォトリソグラフィを用いてパターニングする。パターニングは有機酸及び／又は無機酸によるウエットエッチングを利用することができる。パターニングの直後には、酸化物半導体の膜質改善のために熱処理を行うことが好ましく、これにより、薄膜トランジスタ特性のオン電流及び移動度が上昇し、性能が向上する。熱処理としては、３００℃以上で３０分以上処理することが好ましい。

次に、酸化物半導体層３上にゲート絶縁膜４を形成する。ゲート絶縁膜４は、例えば、ＳｉＯ_xをＣＶＤ又はＰＥＣＶＤ法によって製膜する。なお、ゲート絶縁膜４は、所望の誘電率を有する他の絶縁材料で形成してもよく、ＳｉＮ、ＳｉＯＮ、或いは他の高誘電率絶縁膜等を用いることができる。ゲート絶縁膜４の厚さは、薄膜トランジスタのしきい値電圧及びゲート耐電圧等を考慮して決定されるが、求めるスイッチング特性に応じて１００～５００ｎｍの厚さで形成するのが望ましい。

その後、ゲート電極材料としてＭｏ等の金属を形成した後、フォトリソグラフィを用いてパターニングを行い、ゲート電極５を形成する。ゲート電極材料としては、Ｍｏ，Ｃｒ，Ａｌ，Ｔｉ，Ｃｕ，或いはこれら金属を主体とした合金等、一般の半導体電極として利用できる金属であってよい。ゲート電極５の厚さは、ゲート電極の加工性、ゲート電極抵抗等を考慮して設定するが、５０～５００ｎｍ程度の厚さが望ましい。こうして、基板１上に少なくとも酸化物半導体層３、ゲート絶縁膜４、ゲート電極５を、この順に積層してなる薄膜トランジスタの積層構造が形成される。

この後、ソース・ドレイン領域となる酸化物半導体層３を窒素プラズマに晒す必要があるので、ソース・ドレイン領域となる酸化物半導体層３の上部のゲート絶縁膜４をエッチング除去する。この処理は、ゲート電極５をマスクにしてゲート絶縁膜４をドライエッチングでパターニングすることで、ゲート電極５と絶縁膜４の除去部とが自己整合するように形成する。

次に、上面（ゲート電極５の側）より、酸化物半導体層３に対して窒素プラズマを照射する。図１Ａは、窒素プラズマ照射の作用を示す概念図である。ゲート電極５と重ならない酸化物半導体層３の領域は窒素プラズマに晒され、プラズマが照射された酸化物半導体（ＩＧＺＴＯ）が低抵抗化する。窒素プラズマによって金属イオンと酸素イオンの結合が切断され、ＩＧＺＴＯ内に酸素欠損が形成されると同時に自由電子が発生し、キャリア密度が上昇する。これにより、金属元素の組成が一定のままで、酸化物半導体の窒素プラズマ照射領域の抵抗が低減する。また、窒素プラズマ照射領域のＩＧＺＴＯは、微量の窒素を含有している。これは、昇温脱離ガス分析（ＴＤＳ：Thermal Desorption Spectroscopy）等の方法で確認できる。このプラズマ処理による低抵抗化領域は、薄膜トランジスタのソース領域３ａ，ドレイン領域３ｂとなる。また、窒素プラズマが照射されなかった領域は、チャネル領域となる。ゲート電極５をマスクとした自己整合処理により、ゲート電極５の端部と酸化物半導体に設けられたソース・ドレイン領域３ａ，３ｂの端部の位置が一致する。

この後、図１Ｂに示すように、薄膜トランジスタを覆う絶縁膜６を形成する。この絶縁膜６は、保護膜又は層間膜として機能する。絶縁膜６として、例えば、ＰＥＣＶＤを用いてＳｉＯ_xを、１００～８００ｎｍ程度形成する。この絶縁膜６の製膜温度によって、低抵抗化した領域の抵抗が上昇してしまうという問題があるため、抵抗上昇が小さい製膜温度（例えば、２００℃以下）に適宜調節することが好ましい。

次いで、ソース・ドレイン電極７（７ａ，７ｂ）とソース・ドレイン領域３ａ，３ｂを接続するために、絶縁膜６にコンタクトホールとなる穴をフォトリソグラフィとドライエッチングを用いて形成する。そして、スパッタを用いてソース・ドレイン電極材料を製膜する。ソース・ドレイン電極材料は、Ｍｏ，Ｃｒ，Ａｌ，Ｔｉ，Ｃｕ，或いはこれら金属を主体とした合金等、半導体装置の配線・電極として用いられる任意の金属を用いることができる。電極材料の厚さは、電極・配線の抵抗及び加工性等を考慮して適宜設定し得るが、５０～５００ｎｍ程度が望ましい。製膜された金属層をフォトリソグラフィとウエットエッチングを用いてパターニングを行い、ソース電極７ａ，ドレイン電極７ｂを形成する。以上で、本発明における自己整合型の薄膜トランジスタの作製が完了する。

（プラズマ照射ＩＧＺＴＯ膜の特性）
酸化物半導体膜（ＩＧＺＴＯ膜）に対して、処理条件を様々に変えてプラズマ処理を行い、抵抗値を測定した。さらに、熱処理後の抵抗値を測定した。また、窒素プラズマ処理とアルゴンプラズマ処理との比較、及び、他の酸化物半導体（ＩＧＺＯ）との比較を行った。

ガラス基板上に、前述の実施の形態に記載した組成のＩＧＺＴＯ膜を以下の製膜条件で製膜した。
製膜法：ＤＣスパッタ法
製膜温度：室温
ガス圧：０．２Ｐａ
キャリアガス：Ａｒ
酸素分圧：１００×Ｏ₂／（Ａｒ＋Ｏ₂）＝３０％

上記の製膜条件で酸化物半導体（ＩＧＺＴＯ）膜を１５ｎｍ形成した。次に、ホットプレートを用いて大気中で３００℃のアニールを１時間実施した。その後、Ａｒプラズマ処理、又は、窒素プラズマ処理を実施し、酸化物半導体（ＩＧＺＴＯ）膜のシート抵抗を４探針法で測定した。

［酸化物半導体（ＩＧＺＴＯ）膜のシート抵抗のプラズマ照射時間依存性］
プラズマ照射時間を様々に変化させて、ＩＧＺＴＯ膜のシート抵抗を調べた。プラズマ処理条件は次のとおりである。
ガス種：アルゴン（Ａｒプラズマ処理）、又は、窒素（窒素プラズマ処理）
ガス流量：２０ｓｃｃｍ
ＲＦパワー：１００Ｗ
プラズマ処理時間：１，３，５，１０，１５分間
各条件におけるプラズマ処理後のシート抵抗を表１に示す。

図２に、酸化物半導体（ＩＧＺＴＯ）膜のシート抵抗のプラズマ照射時間依存性を示す。表１の比較例２～６、実施例１～５の厚さ１５ｎｍのＩＧＺＴＯ膜のシート抵抗の測定結果からグラフを作成した。Ａｒプラズマ処理と窒素プラズマ処理を比較すると、窒素プラズマ処理は、Ａｒプラズマ処理以上の酸化物半導体膜の抵抗低減効果を示していることが分かる。さらに、窒素プラズマ処理は、Ａｒプラズマ処理と比較すると、シート抵抗値の処理時間依存性が小さく、プロセスマージンが広いという利点もあることが分かる。また、Ａｒプラズマ処理は、照射時間が長くなると抵抗値が大きくなるが、窒素プラズマ処理はその傾向が非常に小さいことが分かる。

［酸化物半導体（ＩＧＺＴＯ）膜のシート抵抗のプラズマパワー依存性］
プラズマパワーを様々に変化させて、ＩＧＺＴＯ膜のシート抵抗を調べた。プラズマ処理条件は次のとおりである。
ガス種：アルゴン（Ａｒプラズマ処理）、又は、窒素（窒素プラズマ処理）
ガス流量：２０ｓｃｃｍ
ＲＦパワー：５０、７５、１００、１２５、１５０、１７５、２００Ｗ
プラズマ処理時間：５分間
各条件におけるプラズマ処理後のシート抵抗を表２に示す。

図３に、酸化物半導体（ＩＧＺＴＯ）膜のシート抵抗のプラズマパワー依存性を示す。表２の比較例７～１３、実施例６～１２の厚さ１５ｎｍの酸化物半導体（ＩＧＺＴＯ）膜のシート抵抗の測定結果からグラフを作成した。Ａｒプラズマ処理と窒素プラズマ処理を比較すると、窒素プラズマ処理は、Ａｒプラズマ処理以上の酸化物半導体膜の抵抗低減効果を示していることが分かる。さらに、窒素プラズマ処理は、Ａｒプラズマ処理と比較すると、シート抵抗値のプラズマパワー依存性が小さく、プロセスマージンが広いという利点もあることが分かる。また、Ａｒプラズマ処理は、プラズマパワーが大きくなると抵抗値が大きくなるが、窒素プラズマ処理はその傾向が非常に小さいことが分かる。

［酸化物半導体（ＩＧＺＴＯ）膜のシート抵抗の温度耐性］
プラズマ照射後のアニール温度を様々に変化させて、ＩＧＺＴＯ膜のシート抵抗を調べた。プラズマ処理条件は次のとおりである。
ガス種：アルゴン（Ａｒプラズマ処理）、又は、窒素（窒素プラズマ処理）
ガス流量：２０ｓｃｃｍ
ＲＦパワー：１００Ｗ
プラズマ処理時間：３分間
各条件におけるプラズマ処理後、大気中で（保護膜を形成せずに）アニールを３０分間実施し、シート抵抗を測定した。アニール温度は、１５０℃、２００℃、２５０℃、３００℃とした。
各条件におけるアニール処理後のシート抵抗を表３に示す。

図４に、酸化物半導体（ＩＧＺＴＯ）膜のシート抵抗の低抵抗化後の温度耐性を示す。表３の比較例１４～１７、実施例１３～１６の厚さ１５ｎｍの酸化物半導体（ＩＧＺＴＯ）膜のシート抵抗の測定結果が示されている。なお、図４で初期値として示されている測定点は、加熱処理前の室温２７℃における各プラズマ処理後のシート抵抗（比較例３、実施例２を参照）である。Ａｒプラズマ処理と窒素プラズマ処理を比較すると、窒素プラズマ処理は、Ａｒプラズマ処理に比べ、加熱後のシート抵抗の値が小さく（１５０℃、２００℃で５０分の１程度）、加熱により抵抗が上がりにくいことが分かる。なお、本実験は被膜を大気中で３０分アニールしたものであり、実際の製造プロセスである絶縁膜（保護膜）の形成過程における熱処理よりも、過酷な条件になっている。本実験では２５０℃３０分の加熱で抵抗値が測定限界を超えたが、後述のとおり、実際の電界効果トランジスタの製造プロセスでは、２５０℃で絶縁膜形成処理を行っても、十分な特性が得られている。

［他の酸化物半導体（ＩＧＺＯ）膜とのシート抵抗の窒素プラズマ照射時間依存性比較］
ＩＧＺＴＯ膜との比較用に、ガラス基板上にＩＧＺＯ膜を以下の製膜条件で製膜した。
製膜法：ＲＦスパッタ法
製膜温度：室温
ガス圧：０．４Ｐａ
キャリアガス：Ａｒ
酸素分圧：１００×Ｏ₂／（Ａｒ＋Ｏ₂）＝３％

上記の製膜条件でＩＧＺＯ膜を１５ｎｍ形成した。次に、ホットプレートを用いて大気中で３００℃のアニールを１時間実施した。その後、窒素プラズマ処理を実施し、ＩＧＺＯ膜のシート抵抗を４探針法で測定した。プラズマ処理条件は、次のとおりである。
ガス種：窒素（窒素プラズマ処理）
ガス流量：２０ｓｃｃｍ
ＲＦパワー：１００Ｗ
プラズマ処理時間：１，３，５，１０，１５分間
各条件におけるプラズマ処理後のシート抵抗を表４に示す。

図５に、ＩＧＺＴＯ膜とＩＧＺＯ膜のシート抵抗の窒素プラズマ処理時間依存性の比較を示す。図５には、比較例１９～２３（厚さ１５ｎｍのＩＧＺＯ膜）と、実施例１～５（厚さ１５ｎｍのＩＧＺＴＯ膜）のシート抵抗の測定結果が示されている。窒素プラズマ処理により、ＩＧＺＴＯ膜がＩＧＺＯ膜に比べて、より低い抵抗値を示していることが分かる。

［他の酸化物半導体（ＩＧＺＯ）膜とのシート抵抗の窒素プラズマパワー依存性比較］
ＩＧＺＴＯ膜との比較用に、ガラス基板上にＩＧＺＯ膜を製膜した。製膜条件は、上記の窒素プラズマ照射時間依存性を調べたときの製膜条件と同じである。

上記の製膜条件でＩＧＺＯ膜を１５ｎｍ形成した。次に、ホットプレートを用いて大気中で３００℃のアニールを１時間実施した。その後、窒素プラズマ処理を実施し、ＩＧＺＯ膜のシート抵抗を４探針法で測定した。プラズマ処理条件は、次のとおりである。
ガス種：窒素（窒素プラズマ処理）
ガス流量：２０ｓｃｃｍ
ＲＦパワー：５０、７５、１００、１２５、１５０、１７５、２００Ｗ
プラズマ処理時間：５分間
各条件におけるプラズマ処理後のシート抵抗を表５に示す。

図６に、ＩＧＺＴＯ膜とＩＧＺＯ膜のシート抵抗の窒素プラズマパワー依存性の比較を示す。図６には、比較例２４～３０（厚さ１５ｎｍのＩＧＺＯ膜）と、実施例６～１２（厚さ１５ｎｍのＩＧＺＴＯ膜）のシート抵抗の測定結果が示されている。窒素プラズマ処理により、ＩＧＺＴＯ膜がＩＧＺＯ膜に比べて、より低い抵抗値を示していることが分かる。また、プラズマパワーが大きくなると抵抗値が大きくなるが、ＩＧＺＴＯ膜はＩＧＺＯ膜に比べて、その傾向が小さいことが分かる。

（実施例：窒素プラズマ処理による自己整合型薄膜トランジスタの作製と評価）
本発明の窒素プラズマによる低抵抗化プロセスを用いた自己整合型薄膜トランジスタを作製し、その特性を検証した。加えて、比較例として、従来のＡｒプラズマによる低抵抗化プロセスを用いた自己整合型薄膜トランジスタを作製し、実施例と特性を比較した。

本発明の窒素プラズマ処理による自己整合型薄膜トランジスタの製造工程について、図に基づいて説明する。

図１Ａを参照して、ガラス基板１上に下地膜２としてＰＥＣＶＤを用いてＳｉＯ_xを１４０ｎｍ形成した。次に、前述の実施の形態に記載した組成のＩＧＺＴＯ膜を以下の製膜条件で製膜した。
製膜法：ＤＣスパッタ法
製膜温度：室温
ガス圧：０．２Ｐａ
キャリアガス：Ａｒ
酸素分圧：１００×Ｏ₂／（Ａｒ＋Ｏ₂）＝３０％

上記の製膜条件で酸化物半導体層（ＩＧＺＴＯ膜）３を１５ｎｍ形成し、フォトリソグラフィとウエットエッチングを用いてＩＧＺＴＯ膜３をパターニングした。次に、ホットプレートを用いて空気中で３００℃のアニールを１時間実施した。アニールによって薄膜トランジスタの移動度及び信頼性が向上する。

次に、ＰＥＣＶＤを用いてゲート絶縁膜４としてＳｉＯ_xを１４０ｎｍ製膜し、その上に、ゲート電極５としてＭｏ合金を７０ｎｍ製膜した。ゲート電極５をフォトリソグラフィとウエットエッチングを用いてパターニングした。

低抵抗化のために、ＩＧＺＴＯ膜３を窒素プラズマを晒す必要があるので、次に、ソース・ドレイン領域となるＩＧＺＴＯ膜３の上部のゲート絶縁膜４をエッチング除去する。この処理は、ゲート電極５をマスクにしてゲート絶縁膜４のＳｉＯ_xをドライエッチングでパターニングすることで、ゲート電極５と絶縁膜４の除去部とが自己整合するように形成した。

そして、窒素プラズマ処理（ガス種：窒素、ガス流量：２０ｓｃｃｍ、ＲＦパワー：１００Ｗ、処理時間：５分間）を実施し、ソース領域３ａ，ドレイン領域３ｂを形成した。

次に、図１Ｂに示すように、ＰＥＣＶＤを用いて製膜温度１５０℃又は２００℃又は２５０℃の条件で、ＳｉＯ_xを２００ｎｍ形成し、絶縁膜（保護膜又は層間膜）６とし、さらに、フォトリソグラフィとドライエッチングを用いて、絶縁膜６にソース・ドレイン領域３ａ，３ｂに達するコンタクトホールを形成した。スパッタを用いてソース・ドレイン電極７となるＭｏ合金を７０ｎｍ製膜し、これをフォトリソグラフィとウエットエッチングを用いてパターニングし、ソース電極７ａ，ドレイン電極７ｂを形成した。これにより窒素プラズマによる低抵抗化プロセスを用いた自己整合型薄膜トランジスタの作製が完了した。

図７に、窒素プラズマ処理による自己整合型薄膜トランジスタの電圧－電流特性を示す。チャネル長（Ｌ）は１０μｍ、チャネル幅（Ｗ）は１０μｍ（チャネル長・チャネル幅は設計値）である。また絶縁膜６の製膜温度は１５０℃の条件である。この薄膜トランジスタより、移動度２９ｃｍ²／Ｖｓが得られた。この移動度は、従来の代表的な酸化物半導体材料であるＩＧＺＯを用いた場合と比較して、約３倍の値である。また、しきい値電圧はほぼ０Ｖでドレイン電流が急峻に立ち上がり、ゲート電圧５Ｖでドレイン電流が１０^-6Ａを超えており、良好なゲート電圧－ドレイン電流特性が得られた。

図８は、窒素プラズマ処理による自己整合型薄膜トランジスタの移動度のチャネル長依存性であり、絶縁膜（保護膜）６の製膜温度が異なる３条件（１５０℃又は２００℃又は２５０℃）を比較している。作製した自己整合型薄膜トランジスタのチャネル長（Ｌ）は、３μｍ、４μｍ、５μｍ、７μｍ、１０μｍ、２０μｍ、３０μｍ、５０μｍ、１００μｍ、チャネル幅（Ｗ）は１０μｍ（チャネル長・チャネル幅は設計値）である。また、移動度の評価は、電流電圧特性の線形領域（ドレイン電圧は１Ｖ）を用いて行い、チャネル長・チャネル幅は設計値を用いた。また、ソース領域３ａ，ドレイン領域３ｂの抵抗の影響は補正せずに、電流電圧測定の実測値を用いて、移動度を計算した。したがって、ソース領域３ａ，ドレイン領域３ｂの抵抗が高くなると、それにより、今回評価した移動度（実効的な移動度）の値は小さくなる。

図８に示すように、保護膜形成温度が高くなるにつれて、実効的な移動度の値が小さくなる傾向があるが、保護膜形成温度が２５０℃においても移動度は２２ｃｍ²／Ｖｓ以上であり、従来の薄膜トランジスタと比較して高い移動度が得られている。ソース・ドレイン領域の形成に窒素プラズマ処理を用いることにより、プラズマ処理後の耐熱特性が向上し、２５０℃の温度で絶縁膜（保護膜）形成が可能であることが確認できた。

［Ａｒプラズマ処理による自己整合型薄膜トランジスタとの比較］
比較例のＡｒプラズマ処理による自己整合型薄膜トランジスタの製造工程について説明する。ソース領域３ａ，ドレイン領域３ｂを形成には、Ａｒプラズマ処理（ガス種：アルゴン、ガス流量：２０ｓｃｃｍ、ＲＦパワー：１００Ｗ、処理時間：３分間）を用い、絶縁膜（保護膜）６の形成は、ＰＥＣＶＤを用いて製膜温度２００℃の条件で実施した。それ以外の条件は、実施例の窒素プラズマ処理による自己整合型薄膜トランジスタの製造工程と同じである。

図９は、窒素プラズマ処理とＡｒプラズマ処理による薄膜トランジスタの移動度のチャネル長依存性の比較（絶縁膜６の製膜温度は２００℃の条件）を示す図である。ソース領域３ａ，ドレイン領域３ｂを形成するためのプラズマ処理以外の条件は同じ条件で比較を行っている。図９から分かるように、チャネル長（Ｌ）が１０μｍ以下の場合、窒素プラズマ処理の場合がＡｒプラズマ処理の場合に比べて高い実効的な移動度を示している（破線で囲んだ測定点）。これは、窒素プラズマ処理により形成されたソース領域３ａ，ドレイン領域３ｂが、Ａｒプラズマ処理により形成されたソース領域３ａ，ドレイン領域３ｂに比べて、絶縁膜６の製膜（２００℃）に起因する抵抗上昇が小さいためと推察される。電流電圧測定の実測値を用いて、移動度を計算しているため、チャンネル長が短い領域でソース・ドレイン領域の抵抗値の影響が現れる傾向がある。

以上のとおり、薄膜トランジスタの半導体層にＩＧＺＴＯを適用し、窒素プラズマによる低抵抗化プロセスを用いて薄膜トランジスタを作製することで、プラズマ処理後の温度耐性が高く、高移動度を有する自己整合型の薄膜トランジスタを実現することが可能である。

（表示装置への適用）
図１０は、薄膜トランジスタを用いた表示装置の回路の例を示す図である。図１０は、有機ＥＬ（Electroluminescence）ディスプレイの１画素の回路を示している。各画素は、選択用ＴＦＴ１１、駆動用ＴＦＴ１２、保持容量２０、表示素子（有機ＥＬ）３０を備え、信号線４１、走査線４２、電源線４３により制御される。このような画素が、縦・横二次元的に多数配置され、ディスプレイ（画素アレイ）を構成する。この選択用ＴＦＴ１１及び／又は駆動用ＴＦＴ１２に、本発明の窒素プラズマ処理によるＩＧＺＴＯ膜からなる薄膜トランジスタを用いることができる。

図１０の回路の動作を、ＴＦＴを中心に説明する。酸化物半導体（ＩＧＺＴＯ）を用いた選択用ＴＦＴ１１は、走査線４２が選択されて、ゲート電極に信号が印加されると導通し、信号線４１により伝送された表示信号を駆動用ＴＦＴ１２のゲート電極に出力すると共に、保持容量２０を充電する。

酸化物半導体（ＩＧＺＴＯ）を用いた駆動用ＴＦＴ１２は、信号線４１により伝送された表示信号に基づいて（すなわち、保持容量２０に保持された信号電圧に基づいて）、導通制御され、電源線４３から有機ＥＬ素子（発光素子・表示素子）３０に電流を流す。こうして、有機ＥＬ素子が発光し、画像が表示される。

本発明の窒素プラズマ処理を行った酸化物半導体（ＩＧＺＴＯ）の薄膜トランジスタは、熱処理後も安定しており、オン電流が大きいため、微細化された薄膜トランジスタ１１，１２であっても有機ＥＬ素子３０を十分に駆動することができる。したがって、本発明の表示装置（有機ＥＬディスプレイ）は、大画面化・多画素化・高解像度化を実現できる。
なお、ここでは、有機ＥＬディスプレイを例として説明したが、液晶表示装置等、他の表示素子を用いた表示装置にも本発明の薄膜トランジスタを利用することができる。

本発明を諸図面や実施形態・実施例に基づき説明してきたが、当業者であれば本開示に基づき種々の変形や修正を行うことが容易であることに注意されたい。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。

１ 基板
２ 下地膜
３ 酸化物半導体膜
３ａ ソース領域
３ｂ ドレイン領域
４ ゲート絶縁膜
５ ゲート電極
６ 絶縁膜
７ ソース・ドレイン電極
１１ 選択用ＴＦＴ
１２ 駆動用ＴＦＴ
２０ 保持容量
３０ 発光素子
４１ 信号線
４２ 走査線
４３ 電源線

Claims (7)

1. 基板上に少なくとも酸化物半導体層、ゲート絶縁膜、ゲート電極を、この順に形成する薄膜トランジスタの製造方法であって、
   前記酸化物半導体層を構成する金属元素がＩｎ、Ｇａ、Ｚｎ、及びＳｎを含み、
   前記ゲート電極の側から前記酸化物半導体層に対して窒素プラズマを照射せしめて、前記ゲート電極と重ならない前記酸化物半導体層の領域を低抵抗化し、ソース・ドレイン領域を形成することを特徴とする薄膜トランジスタの製造方法。
2. 請求項１に記載の薄膜トランジスタの製造方法において、
   前記酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、
   Ｉｎ：３０原子％以上６５原子％以下、
   Ｇａ：５原子％以上１６原子％以下、
   Ｚｎ：１０原子％以上４５原子％以下、及び
   Ｓｎ：３原子％以上１０原子％以下
   であることを特徴とする薄膜トランジスタの製造方法。
3. 請求項２に記載の薄膜トランジスタの製造方法において、
   全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対するＩｎの割合が、３５原子％以上６０原子％以下であることを特徴とする薄膜トランジスタの製造方法。
4. 請求項１乃至３のいずれか一項に記載の薄膜トランジスタの製造方法において、
   前記ソース・ドレイン領域を形成後、薄膜トランジスタ上に絶縁膜を２５０℃以下の温度で形成することを特徴とする薄膜トランジスタの製造方法。
5. 基板上に少なくとも酸化物半導体層、ゲート絶縁膜、ゲート電極を、この順に積層してなる薄膜トランジスタであって、
   前記酸化物半導体層を構成する金属元素がＩｎ、Ｇａ、Ｚｎ、及びＳｎを含み、
   前記ゲート電極の端部と前記酸化物半導体層に設けられたソース・ドレイン領域の端部の位置が一致しており、
   前記ソース・ドレイン領域は、前記酸化物半導体層と同じ金属元素の組成を有するとともに、窒素を含有し、酸素欠損によりチャネル領域よりも低いシート抵抗を有することを特徴とする薄膜トランジスタ。
6. 請求項５に記載の薄膜トランジスタにおいて、
   前記酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、
   Ｉｎ：３０原子％以上６５原子％以下、
   Ｇａ：５原子％以上１６原子％以下、
   Ｚｎ：１０原子％以上４５原子％以下、及び
   Ｓｎ：３原子％以上１０原子％以下
   であることを特徴とする薄膜トランジスタ。
7. 請求項５又は６に記載の薄膜トランジスタを、表示素子の駆動に用いたことを特徴とする表示装置。

Images