JP6637783B2 - 薄膜トランジスタ - Google Patents

Description

本発明は、酸化物半導体層を含む薄膜トランジスタに関する。より具体的には、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置に用いられる薄膜トランジスタに関する。

アモルファス酸化物半導体は、汎用のアモルファスシリコンに比べて高いキャリア移動度を有する。またアモルファス酸化物半導体は、光学バンドギャップが大きく、低温で成膜できる。そのため、大型・高解像度・高速駆動が要求される次世代ディスプレイへの適用が期待されている。

種々の酸化物半導体の中でも、特許文献１〜３に示されるように、インジウム、ガリウム、亜鉛、および酸素からなるＩｎ−Ｇａ−Ｚｎ系（ＩＧＺＯ系）アモルファス酸化物半導体が良く知られている。

特開２０１０−２１９５３８号公報 特開２０１１−１７４１３４号公報 特開２０１３−２４９５３７号公報

しかしながら、上記ＩＧＺＯ系の酸化物半導体を用いて薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を作製したときのキャリア移動度（以下、電界効果移動度や、単に移動度と呼ぶ場合がある）は１０ｃｍ^２／Ｖｓ以下であり、さらなる移動度の向上が望まれていた。
そこで、本発明は、ドレイン電流が大きくでき、（チャネル幅Ｗ／チャネル長Ｌ）依存性がある、移動度の高い薄膜トランジスタを提供することを目的とする。

本発明者らは、鋭意研究を重ねた結果、高移動度の薄膜トランジスタを用いるときに、チャネル長とチャネル幅を変えると、薄膜トランジスタの移動度が変化することを見出した。
従来の薄膜トランジスタの場合、薄膜トランジスタのオン電流はチャネル長に反比例し、チャネル幅には比例する関係を示すが、高移動度アモルファス酸化物半導体を用いた場合では、特に高移動度を示す場合に、前記の関係が成り立たないことが分かった。

すなわち、一般に薄膜トランジスタを設計する場合は、上記の関係に沿うことを前提にチャネル長とチャネル幅を設計するが、高移動度の酸化物半導体材料は、設計値どおりのオン電流が得られない。
これに対し、本発明者らは、酸化物半導体層とソース−ドレイン電極の導体領域との接続面積を一定以上にすることにより、上記課題を解決できることを見出し、本発明を完成するに至った。

すなわち、本発明は、以下のとおりである。
［１］ 基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース−ドレイン電極、および保護膜をこの順序で有する薄膜トランジスタであって、
前記酸化物半導体層は、同一面内に半導体領域と導体領域とを有し、
前記ソース−ドレイン電極の少なくとも一部が前記導体領域と面で接続され、かつ
前記導体領域と接続された領域の面積が、薄膜トランジスタのチャネル長およびチャネル幅の積から導出されるチャネル面積の１０倍以上である薄膜トランジスタ。
［２］ 前記酸化物半導体層のチャネル抵抗Ｒｃｈと、前記ソース−ドレイン電極と前記酸化物半導体層とのコンタクト抵抗Ｒｃｔが、Ｒｃｔ≦０．１×Ｒｃｈの関係を満たす、前記［１］に記載の薄膜トランジスタ。
［３］ 前記ソース−ドレイン電極における前記酸化物半導体層との接続面が、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｎｂ及びこれらの合金からなる群より選ばれる少なくとも１種を含む組成である、前記［１］又は［２］に記載の薄膜トランジスタ。
［４］ 前記酸化物半導体層がＩｎ、Ｇａ及びＳｎからなる群より選ばれる少なくとも１種から構成される酸化物からなる、前記［１］〜［３］のいずれか１に記載の薄膜トランジスタ。
［５］ 前記酸化物半導体層は、Ｉｎ、Ｇａ、Ｓｎ、及びＯから構成される酸化物からなり、各金属元素の原子数比は、
０．３０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０
０．２０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０
０．２５≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４５
の関係を満たし、かつ、前記保護膜はＳｉＮｘを含む、前記［１］〜［４］のいずれか１に記載の薄膜トランジスタ。
［６］ 前記酸化物半導体層は、Ｉｎ、Ｇａ、Ｓｎ、及びＯから構成される酸化物からなり、ＩｎおよびＧａの原子数比は、
０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ）≦０．７５
の関係を満たし、かつ、前記保護膜はＳｉＮｘを含む、前記［１］〜［５］のいずれか１に記載の薄膜トランジスタ。

本発明によれば、ドレイン電流が大きくでき、（チャネル幅Ｗ／チャネル長Ｌ）依存性がある、移動度の高い薄膜トランジスタを得ることができる。

図１は、本発明のバックチャネルエッチ型の薄膜トランジスタを説明するための概略上面図であり、チャネル長Ｆとチャネル幅Ｆ’のバックチャネル型薄膜トランジスタにおいて、チャネル面積と、ソース−ドレイン電極と酸化物半導体層の導体領域とが接続された領域の面積との関係を示す図である。 図２は、ＴＬＭ法（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｏｄｅｌ法）によるチャネル抵抗（Ｒｃｈ）とコンタクト抵抗（Ｒｃｔ）の位置を表す断面図である。 図３は、ＴＬＭ法による測定結果と、チャネル抵抗（Ｒｃｈ）及びコンタクト抵抗（Ｒｃｔ）との関係性を示すグラフである。 図４は、本発明の薄膜トランジスタの概略断面図であり、ソース−ドレイン電極間におけるチャネル抵抗（Ｒｃｈ）とコンタクト抵抗（Ｒｃｔ）の概念を表す断面図である。 図５は、本発明のエッチストッパ型の薄膜トランジスタを説明するための概略上面図である。 図６（ａ）〜図６（ｅ）は、本発明の酸化物薄膜トランジスタのチャネル抵抗Ｒｃｈ：コンタクト抵抗Ｒｃｔの比率をそれぞれ１：１０、１：１、２：１、１０：１、１００：１に変えたときの、薄膜トランジスタのオン電流のチャネル長およびチャネル幅依存性を示すグラフである。

本発明に係る薄膜トランジスタは、基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース−ドレイン電極、および保護膜をこの順序で有する。
酸化物半導体層は同一面内に半導体領域と導体領域とを有し、前記導体領域と、ソース−ドレイン電極の少なくとも一部が面で接続されている。導体領域と接続された領域の面積は、薄膜トランジスタのチャネル長及びチャネル幅の積から導出されるチャネル面積の１０倍以上である。

（酸化物半導体層）
本発明における酸化物半導体層は、同一面内で半導体領域と導体領域とを形成する。導体領域を形成する手法としては、真空チャンバー内でアルゴンやハロゲン系ガスを含むプラズマを照射する方法や、レーザーの照射、酸化物半導体に含まれる金属イオンを還元する酸性の薬液処理などがある。

ソース−ドレイン電極の少なくともいずれか一方の電極は、その少なくとも一部が、導体領域と面接続している。ソース電極とドレイン電極の両方の少なくとも一部の領域が、共に導体領域と面接続していることが好ましく、導体領域と面接続しているソース−ドレイン電極の面積が大きいほど、後述するコンタクト抵抗Ｒｃｔが小さくなることから好ましい。例えば図１の薄膜トランジスタにおいては、酸化物半導体層４のうち、ソース−ドレイン電極５と面接続している領域のすべて（波線領域）が導体領域であることが最も好ましく、それ以外の領域は導体領域でも半導体領域でもよい。

薄膜トランジスタにおいて、ソース電極とドレイン電極に挟まれた領域が、半導体であるチャネル領域となる。例えば図１で表されるようなバックチャネルエッチ型薄膜トランジスタの場合は、ソース電極５とドレイン電極５の間の間隔がチャネル長Ｆ、ソース電極５とドレイン電極５の幅がチャネル幅Ｆ’となる。また、図５で表されるようなエッチストッパ型薄膜トランジスタの場合は、ソース電極５とドレイン電極５が酸化物半導体層と接続するために、酸化物半導体層４を覆うように形成された酸化シリコンなどの層間絶縁膜（エッチストップ層９）に、酸化物半導体層４とソース−ドレイン電極５が電気的に接続できるように、層間絶縁膜に形成されたコンタクトホールの一辺の長さがチャネル幅Ｆ’となる。

すなわち、本発明に係る薄膜トランジスタは、図１に示すように薄膜トランジスタのチャネル長Ｆとチャネル幅Ｆ’との積であるチャネル面積（Ｆ×Ｆ’）に対して、酸化物半導体層の導体領域とソース−ドレイン電極とが接続された領域の面積（コンタクト面積Ｓ）とが、Ｓ≧１０×Ｆ×Ｆ’の関係を満たす。なお、コンタクト面積Ｓの詳細については後述する。

前記薄膜トランジスタのチャネル抵抗Ｒｃｈとコンタクト抵抗Ｒｃｔを比較する際、ＲｃｈとＲｃｔは、図２に示すＴＬＭ素子を用いたＴＬＭ法（伝送長法）によって求めることができる。ＴＬＭ法とは、電極のコンタクト抵抗と抵抗層（ここでは酸化物半導体層）の表面導電層が結合した回路と見なしてモデル化する方法である。
酸化物半導体層とオーミック接触が可能な電極として、膜厚１００ｎｍのＭｏ電極を用い、４つの電極を等間隔で並べて、電極間距離（伝送距離）が異なる二つの電極の組み合わせで抵抗値を測定した。このとき、電極間の距離と抵抗の関係性をグラフ化すると、図３に示すように、傾きがチャネル抵抗Ｒｃｈ、切片がコンタクト抵抗Ｒｃｔの２倍（２Ｒｃｔ）になるため、チャネル抵抗Ｒｃｈとコンタクト抵抗Ｒｃｔをそれぞれ導出することができる。

ＴＬＭ素子の形成は例えば次の手順で行うことができる。
まずガラス基板上にスパッタリングを用いて、膜厚１００ｎｍの酸化物半導体層を成膜する。次に大気中３５０℃で１時間の熱処理を行い、プラズマＣＶＤ装置を用いてシリコン酸化膜を成膜する。そしてフォトリソグラフィによってスルーホールパターンを形成し、ＲＩＥプラズマエッチング装置にてシリコン酸化膜にスルーホールを形成する。次いで、膜厚１００ｎｍのＭｏ電極を成膜し、フォトリソグラフィにてＴＬＭパターンを形成し、リン硝酢酸（燐酸、硝酸、及び酢酸の混合液）によるウェットエッチングによって電極を形成する。

実際の薄膜トランジスタに当てはめると図４に示す断面になるため、ソース−ドレイン電極５間の抵抗はＲｃｈ＋２×Ｒｃｔで表される。このとき、チャネル抵抗Ｒｃｈに比べてコンタクト抵抗Ｒｃｔが十分に低くなければならない。
薄膜トランジスタの移動度を更に向上させるためには、酸化物半導体層とソース−ドレイン電極のコンタクト抵抗Ｒｃｔを、酸化物半導体層のチャネル抵抗Ｒｃｈに対して、１／１０以下に制御することが効果的である。すなわち、チャネル抵抗Ｒｃｈとコンタクト抵抗Ｒｃｔとが、Ｒｃｔ≦０．１×Ｒｃｈの関係を満たすことがより好ましい。

酸化物半導体層の組成は、金属元素としてＩｎ、Ｇａ及びＳｎからなる群より選ばれる少なくとも１種から構成される酸化物からなることが好ましく、Ｉｎ、Ｇａ及びＳｎを含むＩｎ−Ｇａ−Ｓｎ系酸化物である場合に、薄膜トランジスタの移動度をより向上することができることからより好ましい。
すなわち、酸化物半導体層はＩｎ、Ｇａ、Ｓｎ及びＯから構成される酸化物がより好ましい。

酸化物半導体層を構成する金属元素の原子数比を適切に制御することにより、より移動度を向上できる。
すなわち、各金属元素の原子数比が下記関係を満たすことがより好ましい。
０．３０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０、
０．２０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０、かつ
０．２５≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４５。

また、Ｉｎ及びＧａの原子数比が下記関係を満たすこともより好ましい。
０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ）≦０．７５

以下、各金属元素について説明する。
Ｉｎは電気伝導性の向上に寄与する元素である。Ｉｎ原子数比が大きくなるほど、即ち、金属元素に占めるＩｎ量が多くなるほど、酸化物半導体層の導電性が向上するため電界効果移動度は増加する。
上記作用を有効に発揮させるには、上記Ｉｎ原子数比を０．３０以上とすることが好ましく、より好ましくは０．３１以上、さらに好ましくは０．３５以上、よりさらに好ましくは０．４０以上である。一方、Ｉｎ原子数比が大き過ぎると、キャリア密度が増加しすぎてしきい値電圧が負電圧に低下する場合などがある。そのため、上限は好ましくは０．５０以下であり、より好ましくは０．４８以下、さらに好ましくは０．４５以下である。

Ｇａは酸素欠損の低減およびキャリア密度の制御に寄与する元素である。Ｇａ原子数比が大きいほど、酸化物半導体層の電気的安定性が向上し、キャリアの過剰発生を抑制する効果を発揮する。
上記作用を更に有効に発揮させるには、Ｇａ原子数比を０．２０以上とすることが好ましく、より好ましくは０．２２以上、さらに好ましくは０．２５以上である。一方、Ｇａ原子数比が大き過ぎると、酸化物半導体層の導電性が低下して電界効果移動度が低下しやすくなる。よってＧａ原子数比は、０．３０以下が好ましく、より好ましくは０．２８以下である。

Ｓｎは酸エッチング耐性の向上に寄与する元素である。Ｓｎ原子数比が大きいほど、酸化物半導体層における無機酸エッチング液に対する耐性は向上する。
上記作用を更に有効に発揮させるには、Ｓｎ原子数比は０．２５以上とすることが好ましく、より好ましくは０．３０以上、さらに好ましくは０．３１以上、よりさらに好ましくは０．３５以上である。一方、Ｓｎ原子数比が大き過ぎると、酸化物半導体層の電界効果移動度が低下すると共に、酸エッチング液に対する耐性が必要以上に高まり、酸化物半導体層自体の加工が困難になる場合がある。よってＳｎ原子数比は０．４５以下が好ましく、より好ましくは０．４０以下、さらに好ましくは０．３８以下である。

また、ＩｎとＧａの原子数比に関し、Ｉｎは添加量を増やすとキャリア密度を増加させるが、欠陥も増えて信頼性が低下する。そこで、Ｇａを添加させてバランスしてキャリア密度と欠陥の制御を可能とし、信頼性の高い酸化物半導体を得ることができる。そのため、ＩｎとＧａの原子数の和に対してＩｎ原子数比は０．６０以上が好ましく、０．７５以下が好ましい。

また上記金属元素の原子数比に加えて、保護膜が、水素拡散源として必要なＳｉＮｘを含むことがよりさらに好ましい。なお、保護膜とは、ソース−ドレイン電極を保護するものであり、詳細は後述する。

（コンタクト抵抗Ｒｃｔ及びチャネル抵抗Ｒｃｈ）
上述の酸化物半導体層を用いた本発明に係る薄膜トランジスタは、移動度５０ｃｍ^２／Ｖｓを超える高い移動度を示す。従来用いられてきたＩｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）系酸化物半導体層を用いた薄膜トランジスタは移動度１０ｃｍ^２／Ｖｓ程度であることに鑑みると、本発明に係る薄膜トランジスタの移動度は非常に高い。
一方、該移動度の向上に伴い、ソース−ドレイン電極間に流れるドレイン電流も増加する。これは上記酸化物半導体層が、ＩＧＺＯ系酸化物半導体層と比べて高いキャリア濃度を有するためである。

ところで、図４に示すように薄膜トランジスタのソース−ドレイン電極５間の抵抗Ｒｔｒは、チャネル抵抗Ｒｃｈとコンタクト抵抗Ｒｃｔのシリーズ抵抗になる。このとき、チャネル抵抗Ｒｃｈに比べてコンタクト抵抗Ｒｃｔが十分小さくなければ、薄膜トランジスタに流れるドレイン電流はコンタクト抵抗の影響を受けて小さくなるので、移動度が低下する原因となる。

本発明における酸化物半導体層の高移動度化は、接している保護層から熱処理によって本発明の酸化物半導体層へと拡散する水素および水素化合物と関係している。水素および水素化合物が酸化物半導体層へと拡散すると、酸化物半導体層のキャリア密度が増加する。保護膜を構成するＳｉＮｘ層に含まれる水素および水素化合物が酸化物半導体層中へと拡散するのは２００℃以上の熱処理が加わったときである。
このときにキャリア濃度の増加とチャネル抵抗の低下が生じ、同等のゲートバイアスを加えた場合であってもドレイン電流が更に増加するため、高移動度が得られる。

本発明では、コンタクト抵抗がチャネル抵抗より十分小さくなるように、酸化物半導体層の導体領域とソース−ドレイン電極とが接続された領域であるコンタクト部分の面積（コンタクト面積Ｓ）を広く取り、チャネル面積（Ｆ×Ｆ’）の１０倍以上とする。これによりコンタクト抵抗はチャネル抵抗の１０％以下となり、薄膜トランジスタのチャネル抵抗に対して無視できるほど小さくなり、オン電流への影響がなくなる。

本発明ではコンタクト抵抗を下げるためにコンタクト面積を増加させることの他に、薄膜トランジスタの製造プロセスにおいてコンタクト抵抗を下げることも行ってもよい。コンタクト抵抗を下げる手法としては、酸化物半導体層のソース−ドレイン電極との接触面（コンタクト部分）にプラズマ照射する方法や、レーザーアニールを加える方法、酸系の薬液処理によって表面処理を行う方法等があり、いずれもコンタクト面積の増加と同様の効果が得られる。

（薄膜トランジスタ）
本発明に係る薄膜トランジスタ（ＴＦＴ）の製造方法を以下に示す。
ゲート電極とゲート絶縁膜を形成した基板上に、ガス圧１〜５ｍＴｏｒｒの範囲に制御して酸化物半導体層を形成する。ガス圧が１ｍＴｏｒｒ未満では膜密度が不十分になる。ガス圧の好ましい下限は２ｍＴｏｒｒ以上である。但し、ガス圧が５ｍＴｏｒｒを超えると、ＴＦＴの信頼性が得られるほど十分な膜質が得られない。ガス圧の好ましい上限は４ｍＴｏｒｒ以下であり、より好ましくは３ｍＴｏｒｒ以下である。

引き続いて酸化物半導体層の熱処理を３５０℃以上で１時間程度行う。当該熱処理時の好ましい雰囲気は、大気雰囲気または水蒸気雰囲気である。

次にエッチストップ層となるシリコン酸化膜を、ＣＶＤ法によって成膜し、パターニングしたあとにソース−ドレイン電極を形成する。

ソース−ドレイン電極上に保護膜を形成した後、２００℃以上の温度で熱処理する。上記熱処理では、所望とする酸化物半導体層の膜質が得られるよう、熱処理時間を例えば、３０〜９０分の範囲内に制御することが好ましい。なお、雰囲気は特に限定されず、例えば、窒素雰囲気、大気雰囲気などが挙げられる。

保護膜はＳｉＮｘを含むＳｉＮｘ系保護膜とすることが好ましい。本発明者らの検討結果によれば、特定の金属組成を有する酸化物半導体層と、ＳｉＮｘ系保護膜との両方を備えたＴＦＴは、該保護膜に含有される水素が前記酸化物半導体層に拡散（ディフュージョン）されて高移動度の発現に大きく寄与することが明らかになった。
このような移動度向上作用は、本発明に係るＴＦＴにおいて初めて得られるものであり、例えば、前述した特許文献１などに記載のＩＧＺＯ系酸化物半導体を用いたＴＦＴでは該向上作用は見られない。

すなわち、本発明に係るＴＦＴは、前述した特許文献１〜３などに記載された、汎用のＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いたＴＦＴに比べて、４０ｃｍ^２／Ｖｓ以上と非常に高い移動度を実現することができる。

以下、本発明に係るＴＦＴの好ましい製造方法の例として、図４に示すエッチストッパ型ＴＦＴを用いて説明する。
まず基板１上にゲート電極２およびゲート絶縁膜３を形成する。これらの形成方法は特に限定されず、通常用いられる方法を採用することができる。また、ゲート電極２およびゲート絶縁膜３の種類も特に限定されず、汎用されているものを用いることができる。
例えばゲート電極２として、電気抵抗率の低いＡｌやＣｕの金属、耐熱性の高いＭｏ、Ｃｒ、Ｔｉなどの高融点金属、又はこれらの合金を好ましく用いることができる。また、ゲート絶縁膜３としては、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などが代表的に例示される。そのほか、Ａｌ_２Ｏ_３やＹ_２Ｏ_３などの酸化物や、これらを積層したものを用いることもできる。

次いで、上述した酸化物半導体層４を形成する。前述したように本発明では、特に酸化物半導体層形成の際、ガス圧１〜５ｍＴｏｒｒの範囲に制御すると共に、２５０℃以上、好ましくは３５０℃以上の温度で熱処理する。そして保護膜形成後に２００℃以上の温度で熱処理することが重要であり、上記以外の工程は特に限定されず、通常の方法を採用することができるが、好ましい方法は以下のとおりである。

例えば酸化物半導体層４は、スパッタリング法にてスパッタリングターゲットを用いて、例えばＤＣスパッタリング法またはＲＦスパッタリング法により、成膜することが好ましい。以下、スパッタリングターゲットを単に「ターゲット」ということがある。
スパッタリング法によれば、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成することができる。また、塗布法などの化学的成膜法によって酸化物を形成しても良い。

スパッタリング法に用いられるターゲットとして、前述した元素を含み、所望の酸化物と同一組成のターゲットを用いることが好ましく、これにより、組成ズレが少なく、所望の成分組成の薄膜を形成することができる。具体的には金属元素としてＩｎ、ＧａおよびＳｎを含む酸化物からなり、Ｉｎ、ＧａおよびＳｎの合計に対する各金属元素の原子数比、及び、Ｉｎ及びＧａの合計に対するＩｎの原子数比のいずれか一方が上記関係式を満たすターゲットを用いることが推奨される。なお、上記ターゲットは、例えば粉末焼結法によって製造することができる。

上記ターゲットを用いてスパッタリング法で成膜する場合の好ましいスパッタリング条件は以下のとおりである。
酸素添加量は、半導体として動作を示すよう、前記酸化物半導体層のキャリア密度が１×１０^１５〜１０^１７／ｃｍ^３の範囲内となるように酸素量を添加することが好ましい。最適な酸素添加量はスパッタリング装置、ターゲットの組成、薄膜トランジスタ作製プロセスなどに応じて、適切に制御すれば良い。後記する実施例では、添加流量比で１００×Ｏ_２／（Ａｒ＋Ｏ_２）＝４体積％とした。

成膜パワー密度は高い程良く、ＤＣまたはＲＦでおおむね２．０Ｗ／ｃｍ^２以上に設定することが推奨される。ただし成膜パワー密度が高すぎると酸化物ターゲットに割れや欠けが生じて破損することがあるため、上限は５０Ｗ／ｃｍ^２程度である。
成膜時の基板温度は、おおむね室温〜２００℃の範囲内に制御することが推奨される。

更に酸化物半導体層中の欠陥量は、成膜後の熱処理条件によっても影響を受けるため、適切に制御することが好ましい。
成膜後の熱処理条件は、例えば、大気雰囲気下にて、おおむね、２５０〜４００℃で１０分〜３時間行うことが推奨される。上記熱処理として、例えば、後述するプレアニール処理（酸化物半導体層をウェットエッチングした後のパターニング直後に行われる熱処理）が挙げられる。

酸化物半導体層４の膜厚は、おおむね１０ｎｍ以上が好ましく、２０ｎｍ以上がより好ましい。また、２００ｎｍ以下が好ましく、１００ｎｍ以下がより好ましい。

酸化物半導体層４を形成した後、ウェットエッチングによりパターニングを行う。パターニングの直後に、酸化物半導体層４の膜質改善のために熱処理（プレアニール）を行うことが好ましく、これにより、トランジスタ特性のオン電流および電界効果移動度が上昇し、トランジスタ性能が向上するようになる。プレアニールとして、例えば、水蒸気雰囲気または大気雰囲気にて、３５０〜４００℃で３０〜６０分行うことが好ましい。

次いで、エッチストップ層９を形成する。エッチストップ層９の形成方法は特に限定されず、通常用いられる方法を採用することができる。また、エッチストップ層９の種類も特に限定されず、汎用されているものを用いることができる。例えばＳｉＯｘ膜などが用いられる。
エッチストップ層９はパターニングを行い、チャネル部分にエッチストップ層を残すようにする。

次いでソース−ドレイン電極５を形成する。ソース−ドレイン電極５の種類は、酸化物半導体層との接続面が、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｎｂ及びこれらの合金からなる群より選ばれる少なくとも１種を含む組成であることが好ましい。ＡｌやＣｕなどの電気抵抗の低い配線層を積層してもよい。

ソース−ドレイン電極５の形成方法としては、例えばマグネトロンスパッタリング法によって金属薄膜を成膜した後、フォトリソグラフィによりパターニングし、ウェットエッチングを行って電極を形成することができる。

ソース−ドレイン電極５の形成後、保護膜６の形成前に、酸化物表面のダメージ回復のため、必要に応じて熱処理（２００℃〜３００℃）やＮ_２Ｏプラズマ処理を施してもよい。

次に、ソース−ドレイン電極５の上に保護膜６をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって成膜する。前述したように本発明では、ＳｉＮｘ（シリコン窒化膜）を含む保護膜６を用いることが好ましい。また、薄膜トランジスタの構造によっては、酸化物半導体層４の上に保護膜６が形成される場合もある。
ＳｉＮｘを含む保護膜として、具体的には、シリコン窒化膜、シリコン酸窒化膜などが挙げられ、これらは単独で用いても良いし、併用しても良い。また、後述する実施例に示すように上層をＳｉＮｘ、下層をＳｉＯｘ（シリコン酸化膜）等とした積層膜を用いても良い。
保護膜６を形成した後、前述したポストアニールを行う。すなわち、２００℃以上の温度で熱処理を行う。

上記で得られる本発明に係るＴＦＴは、４０ｃｍ^２／Ｖｓ以上の高い移動度を有する。なお、酸化物半導体層４の形成時のガス圧及び熱処理温度と、保護膜６形成後の熱処理が本発明に係るＴＦＴの製造工程においては特に重要であり、それ以外の工程は上述した方法に限定されず、他の方法を採用してもよい。

以下に、実施例及び比較例を挙げて本発明をさらに具体的に説明するが、本発明は、これらの実施例に限定されるものではない。
［実施例］
本発明に係る薄膜トランジスタを下記手順により作製した。
まずガラス基板１（コーニング社製イーグルＸＧ、直径１０１．６ｍｍ×厚さ０．７ｍｍ）上に、ゲート電極２として純Ｍｏ薄膜を１００ｎｍ、およびゲート絶縁膜３としてＳｉＯｘ膜（膜厚２５０ｎｍ）を順次成膜した。上記ゲート電極２は、純Ｍｏスパッタリングターゲットを使用し、ＤＣスパッタリング法により、成膜温度：室温、成膜パワー：３００Ｗ、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒの条件で成膜した。また、ゲート絶縁膜３は、プラズマＣＶＤ法を用い、キャリアガス：ＳｉＨ_４とＮ_２Ｏの混合ガス、成膜パワー：３００Ｗ、成膜温度：３５０℃の条件で成膜した。

次に酸化物半導体層４（膜厚４０ｎｍ）として、原子比がＧａ：Ｉｎ：Ｓｎ＝２５．０：５０．０：２５．０のＧａ−Ｉｎ−Ｓｎ−Ｏ膜をゲート絶縁膜３上に成膜した。成膜には、金属元素の比率が同じスパッタリングターゲットを用い、ＤＣスパッタリング法を用いて成膜した。
スパッタリングに使用した装置は、株式会社アルバック社製「ＣＳ−２００」であり、スパッタリング条件は下記のとおりである。

（スパッタリング条件）
基板温度：室温
成膜パワー：ＤＣ ２００Ｗ
ガス圧：１ｍＴｏｒｒ
酸素分圧：１００×Ｏ_２／（Ａｒ＋Ｏ_２）＝４％

上記のようにして酸化物半導体層４を成膜した後、フォトリソグラフィーおよびウェットエッチングによりパターニングを行った。前記ウェットエッチングでは、関東化学社製「ＩＴＯ−０７Ｎ」を使用し、液温を室温とした。なお、本実施例では、実験を行った全ての酸化物薄膜について残渣なく、エッチングできることを確認した。

上記のとおり、酸化物半導体層４をパターニングした後、酸化物半導体層４の膜質を向上させるため、プレアニール処理を行った。プレアニール処理は、大気雰囲気下にて３５０℃で６０分間行った。

次にソース−ドレイン電極５を形成した。具体的には、純Ｍｏ単層である純Ｍｏ膜を形成した。前記ソース−ドレイン電極５を成膜後、フォトリソグラフィーおよびウェットエッチングによりパターニングを行った。パターニングにはリン酸、硝酸、酢酸と水を混合した混酸エッチング液を用いた。ソース−ドレイン電極５のパターニングにより、ＴＦＴのチャネル長を１５、２５又は５０μｍ、チャネル幅を５０、１００又は２００μｍとした。ソース−ドレイン電極５の短絡を防ぐために、同電極膜厚に対して５０％（標準条件）又は１００％のオーバーエッチングを行った。

その後、保護膜としてまず第１保護膜６ＡとしてＳｉＯｘ膜を形成した。該ＳｉＯｘ膜の形成はサムコ製「ＰＤ−２２０ＮＬ」を用い、プラズマＣＶＤ法で行った。ＳｉＯｘ膜の形成には、ＳｉＨ_４およびＮ_２Ｏの混合ガスを用いた。また成膜パワーを１００Ｗ、成膜温度を２３０℃とした。前記ＳｉＨ_４とＮ_２Ｏのガス比は、ＳｉＨ_４：Ｎ_２Ｏ＝４：１００とし、この場合ＳｉＯｘ膜の水素濃度は４．３原子％であった。また、ＳｉＯｘ膜の膜厚は２００ｎｍとした。

その後、第２保護膜６Ｂとして、ＳｉＮｘ膜を成膜した。該ＳｉＮｘ膜の形成は同じくサムコ製「ＰＤ−２２０ＮＬ］を用い、プラズマＣＶＤ法で行った。ＳｉＮｘ膜の形成には、ＳｉＨ_４およびＮＨ_３およびＮ_２の混合ガスを用いた。また成膜パワーを１００Ｗ、成膜温度を２００℃とした。前記ＳｉＨ_４とＮＨ_３とＮ_２のガス比は、ＳｉＨ_４：ＮＨ_３：Ｎ_２＝１２．５：６．０：２９７．５とした。

次にフォトリソグラフィー、およびドライエッチングにより、第１保護膜６Ａおよび第２保護膜６Ｂにトランジスタ特性評価用のプロービングのためのコンタクトホール７を形成した。
最後にポストアニール処理を行った。ポストアニール処理は、窒素雰囲気下にて２５０℃で３０分間行った。以上の手順によりＴＦＴを製造した。

得られた薄膜トランジスタについて、チャネル抵抗は一定値とし、コンタクト抵抗Ｒｃｔを変化させたときの、ドレイン電流Ｉｄの値と（チャネル幅Ｗ／チャネル長Ｌ）との関係を図６（ａ）〜図６（ｅ）に示す。

本来であればＲｃｈ：Ｒｃｔ＝１００：１（図６（ｅ））のときのように、ドレイン電流の変化はＷ／Ｌに対して直線になるはずである。これをＷ／Ｌ依存があるという。ところが、Ｒｃｈ：Ｒｃｔ＝１０：１（図６（ｄ））までは直線になるが、チャネル抵抗の割合が小さくなるにつれて直線性が乱れ、Ｒｃｈ：Ｒｃｔ＝２：１〜１：１０（図６（ａ）〜図６（ｃ））ではドレイン電流の変化は直線にならず、Ｗ／Ｌ依存がなくなった。これは高移動度な酸化物半導体を用いた薄膜トランジスタにおいて生じる課題であり、チャネル抵抗Ｒｃｈが小さいときには、よりコンタクト抵抗Ｒｃｔを下げる必要があることを示している。

なおＴＦＴ駆動時はゲート電極側に多数キャリアが蓄積しチャネル層が形成されるため、チャネル抵抗はＴＬＭ法で測定したものよりも更に低くなり、もともとチャネル抵抗が低い高移動度酸化物半導体材料の場合、コンタクト抵抗は極めて小さい値が求められるといえる。

１ 基板
２ ゲート電極
３ ゲート絶縁膜
４ 酸化物半導体層
５ ソース−ドレイン電極
６ 保護膜
８ スルーホール
９ エッチストップ層

Claims (5)

1. 基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース−ドレイン電極、および保護膜をこの順序で有する薄膜トランジスタであって、
   前記酸化物半導体層は、同一面内に半導体領域と導体領域とを有し、
   前記ソース−ドレイン電極の少なくとも一部が前記導体領域と面で接続され、かつ
   前記導体領域と接続された領域の面積が、薄膜トランジスタのチャネル長およびチャネル幅の積から導出されるチャネル面積の１０倍以上であり、
   前記酸化物半導体層のチャネル抵抗Ｒｃｈと、前記ソース−ドレイン電極と前記酸化物半導体層とのコンタクト抵抗Ｒｃｔが、Ｒｃｔ≦０．１×Ｒｃｈの関係を満たし、
   キャリア移動度が４０ｃｍ ^２ ／Ｖｓ以上である薄膜トランジスタ。
2. 前記ソース−ドレイン電極における前記酸化物半導体層との接続面が、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｎｂ及びこれらの合金からなる群より選ばれる少なくとも１種を含む組成である、請求項１に記載の薄膜トランジスタ。
3. 前記酸化物半導体層がＩｎ、Ｇａ及びＳｎからなる群より選ばれる少なくとも１種から構成される酸化物からなる、請求項１又は２に記載の薄膜トランジスタ。
4. 前記酸化物半導体層は、Ｉｎ、Ｇａ、Ｓｎ、及びＯから構成される酸化物からなり、各金属元素の原子数比は、
   ０．３０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．５０
   ０．２０≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０
   ０．２５≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４５
   の関係を満たし、かつ、前記保護膜はＳｉＮｘを含む、請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
5. 前記酸化物半導体層は、Ｉｎ、Ｇａ、Ｓｎ、及びＯから構成される酸化物からなり、ＩｎおよびＧａの原子数比は、
   ０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ）≦０．７５
   の関係を満たし、かつ、前記保護膜はＳｉＮｘを含む、請求項１〜４のいずれか１項に記載の薄膜トランジスタ。