JP2017188683A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ Download PDF

Info

Publication number
JP2017188683A
JP2017188683A JP2017073472A JP2017073472A JP2017188683A JP 2017188683 A JP2017188683 A JP 2017188683A JP 2017073472 A JP2017073472 A JP 2017073472A JP 2017073472 A JP2017073472 A JP 2017073472A JP 2017188683 A JP2017188683 A JP 2017188683A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
thin film
semiconductor layer
film transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017073472A
Other languages
English (en)
Inventor
後藤　裕史
Yasushi Goto
裕史 後藤
元隆 越智
Mototaka Ochi
元隆 越智
巧 北山
Takumi KITAYAMA
巧 北山
釘宮　敏洋
Toshihiro Kugimiya
敏洋 釘宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of JP2017188683A publication Critical patent/JP2017188683A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】トップゲート型薄膜トランジスタにおいて、高い移動度を示す薄膜トランジスタ構造を提供する。【解決手段】基板上に少なくとも酸化物半導体層２、ゲート絶縁膜３、ゲート電極４、ソース−ドレイン電極６及び保護膜をこの順序で有し、さらに保護層５を含む薄膜トランジスタであって、酸化物半導体層が、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ及びＯから構成される酸化物からなり、各金属元素の原子数比が、０．０９≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２５、０．１５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．４０、０．０７≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２０及び０．３５≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５の関係を満たし、保護層がＳｉＮｘを含み、かつ、移動度が１５ｃｍ２／Ｖｓ以上である。【選択図】図１

Description

本発明は、酸化物半導体層を含む薄膜トランジスタに関する。より具体的には、特にトップゲート型の薄膜トランジスタとして、例えば液晶ディスプレイや有機ＥＬディスプレイなどの表示装置に好適に用いられる薄膜トランジスタに関する。
アモルファス酸化物半導体は、従来のアモルファスシリコン薄膜に比べて高いキャリア濃度を有し、大型・高解像度・高速駆動が要求される次世代ディスプレイへの適用が期待される。またアモルファス酸化物半導体は、光学バンドギャップが大きく、低温で成膜できるため、樹脂基板上に成膜することができ、軽くて透明なディスプレイへの応用も期待される。
上記酸化物半導体としては、例えば特許文献１〜３に示すように、インジウム、ガリウム、亜鉛、および酸素からなるＩｎ−Ｇａ−Ｚｎ系（ＩＧＺＯ系）アモルファス酸化物半導体が良く知られている。
また薄膜トランジスタには、ボトムゲート型とトップゲート型の２つの構造があり、その特徴や特性によって使い分けられている。ボトムゲート型はマスク数が少なく製造コストが抑えられることが特徴であり、アモルファスシリコンを用いた薄膜トランジスタで多く用いられる。
一方、トップゲート型は微細なトランジスタを作ることができ、寄生容量が小さいことを特徴とし、多結晶シリコンを用いた薄膜トランジスタでしばしば用いられる。酸化物半導体においても用途や特性によって性能を最大限に引き出せるように、トップゲート型として最適な薄膜トランジスタ構造が適用される。
特開２０１０−２１９５３８号公報 特開２０１１−１７４１３４号公報 特開２０１３−２４９５３７号公報
しかしながら、上記ＩＧＺＯ系の酸化物半導体を用いて薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を作製したときの電界効果移動度（以下、キャリア移動度や、単に移動度と呼ぶ場合がある）は１０ｃｍ２／Ｖｓ以下であり、表示装置の大画面化、高精細化や高速駆動化に対応するためには、より高い移動度をもつ材料が求められる。
また、酸化物半導体に水素が拡散するとキャリア濃度が変化し、過剰に水素が拡散すると酸化物半導体が導体化する。しかし高移動度酸化物半導体には適度に水素が拡散することによってキャリア移動度が増え、高移動度を示すことがある。
上記実情を鑑み、本発明では、トップゲート型薄膜トランジスタにおいて、高移動度の酸化物半導体を適用し、その性能を最大限発揮するために、最適な薄膜トランジスタ構造を提供することにある。
これに対し、本発明者らは、特定の酸化物半導体層における金属元素の原子比と保護層やバッファ層を採用することにより、上記課題を解決できることを見出し、本発明を完成するに至った。
すなわち、本発明は、以下のとおりである。
［１］ 基板上に少なくとも酸化物半導体層、ゲート絶縁膜、ゲート電極、ソース−ドレイン電極及び保護膜をこの順序で有し、さらに保護層を含む薄膜トランジスタであって、
前記酸化物半導体層が、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ及びＯから構成される酸化物からなり、各金属元素の原子数比が、
０．０９≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２５
０．１５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．４０
０．０７≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２０、及び
０．３５≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５
の関係を満たし、
前記保護層がＳｉＮｘを含み、かつ
移動度が１５ｃｍ２／Ｖｓ以上である薄膜トランジスタ。
［２］ 前記酸化物半導体層におけるＩｎ及びＳｎの原子数比が、
０．１５≦Ｓｎ／（Ｉｎ＋Ｓｎ）≦０．５５
の関係を満たす、前記［１］に記載の薄膜トランジスタ。
［３］ 前記保護層が水素を２０原子％以上含む、前記［１］又は［２］に記載の薄膜トランジスタ。
［４］ 前記ゲート絶縁膜がＳｉＯｘと、ＳｉＮｘ及びＳｉＯｙＮｚの少なくともいずれか一方とからなり、前記ＳｉＯｘの厚みと、前記ＳｉＮｘ及び前記ＳｉＯｙＮｚの少なくともいずれか一方の合計の厚みとの比が１：１〜１：４である、前記［１］〜［３］のいずれか１に記載の薄膜トランジスタ。
［５］ 基板上に少なくともバッファ層、酸化物半導体層、ゲート絶縁膜、ゲート電極、ソース−ドレイン電極及び保護膜をこの順序で有し、さらに保護層を含む薄膜トランジスタであって、
前記酸化物半導体層が、Ｉｎ、Ｓｎ、Ｏ、並びに、Ｇａ及びＺｎの少なくともいずれか一方から構成される酸化物からなり、各金属元素の原子数比が、
０．０９≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２５
０．１５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．４０、並びに、
０．０７≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２０及び
０．３５≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５の少なくともいずれか一方の関係を満たし、
前記バッファ層がＳｉＮｘ及びＳｉＯｙＮｚの少なくともいずれか一方を含み、
前記保護層がＳｉＮｘを含み、かつ
移動度が１５ｃｍ２／Ｖｓ以上である薄膜トランジスタ。
本発明によれば、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物を適用し、高い移動度を実現したトップゲート型薄膜トランジスタを得ることができる。
図１は、本発明に係るトップゲート型の薄膜トランジスタの概略断面図である。 図２は、本発明に係るトップゲート型の薄膜トランジスタの別の態様を示す概略断面図である。
本発明に係る薄膜トランジスタは、金属元素としてＩｎ、Ｇａ、Ｚｎ及びＳｎを含むＩｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物をトップゲート型薄膜トランジスタの半導体層に用いた際、それぞれの金属元素の原子数比を適切に制御するとともに、ＳｉＮｘやＳｉＯｙＮｚといった水素拡散源となる絶縁層を薄膜トランジスタ構造のなかに適切な形で介在させることで、薄膜トランジスタの高い移動度を実現したものである。
すなわち、本発明に係る薄膜トランジスタは、基板上に少なくとも酸化物半導体層、ゲート絶縁膜、ゲート電極、ソース−ドレイン電極及び保護膜をこの順序で有するトップゲート型のＴＦＴであり、さらに保護層を含み、
前記酸化物半導体層が、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ及びＯから構成される酸化物からなり、各金属元素の原子数比が、
０．０９≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２５
０．１５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．４０
０．０７≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２０、及び
０．３５≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５
の関係を満たし、かつ、前記保護層がＳｉＮｘを含むものである。
本発明に係る薄膜トランジスタは、上記構成を有し、かつポストアニール処理を行うことによって、１５ｃｍ２／Ｖｓ以上の高移動度を有することができる。
なお、本明細書において「保護膜」とはソース−ドレイン電極を保護するものであり、パッシベーション膜や最終保護膜等と呼ばれるものを意味する。また、「保護層」とは、プロテクションレイヤー等と呼ばれる層であり、エッチング酸溶液からＴＦＴを保護する等するための層を意味する。
また、基板と酸化物半導体層との間にバッファ層を有していてもよい。
バッファ層を有する場合には、酸化物半導体層が、Ｉｎ、Ｓｎ、Ｏ、並びに、Ｇａ及びＺｎの少なくともいずれか一方から構成される酸化物からなり、さらに保護層を含み、各金属元素の原子数比が、
０．０９≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２５
０．１５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．４０、並びに、
０．０７≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２０及び
０．３５≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５の少なくともいずれか一方
の関係を満たせばよく、前記バッファ層がＳｉＮｘ及びＳｉＯｙＮｚの少なくともいずれか一方を含み、かつ前記保護層がＳｉＯｘを含むものである。
本発明に係る薄膜トランジスタは、上記構成を有し、かつポストアニール処理を行うことによって、１５ｃｍ２／Ｖｓ以上の高移動度を有することができる。
（酸化物半導体層）
本発明における酸化物半導体層はＩｎ、Ｇａ、Ｚｎ、Ｓｎ及びＯから構成される酸化物からなり、Ｉｎ、Ｇａ、Ｚｎ及びＳｎの合計に対する各金属元素の原子数比が下記関係式を満たす。
０．１５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．４０、
０．０７≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２０、
０．０９≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２５、及び
０．３５≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５。
金属元素のうち、Ｉｎは電気伝導性の向上に寄与する元素である。
Ｉｎ原子数比が大きくなるほど、即ち、金属元素に占めるＩｎ量が多くなるほど、酸化物半導体層の導電性が向上するため電界効果移動度は増加する。上記作用を有効に発揮させるには、Ｉｎ原子数比を０．１５以上とする必要がある。上記Ｉｎ原子数比は、好ましくは０．２０以上、より好ましくは０．２５以上である。
一方、Ｉｎ原子数比が大き過ぎると、キャリア密度が増加しすぎて、閾値電圧が負電圧に低下する場合などがある。そのため、Ｉｎ原子数比は上限を０．４０以下とし、好ましくは０．３５以下、より好ましくは０．３２以下である。
Ｇａは酸素欠損の低減およびキャリア密度の制御に寄与する元素である。
Ｇａ原子数比が大きいほど、酸化物半導体層の電気的安定性が向上し、キャリアの過剰発生を抑制する効果を発揮する。上記作用を有効に発揮させるには、Ｇａ原子数比を０．０７以上とする必要がある。上記Ｇａ原子数比は、好ましくは０．１０以上、より好ましくは０．１５以上である。
一方、Ｇａ原子数比が大き過ぎると、酸化物半導体層の導電性が低下して電界効果移動度が低下しやすくなる。そのため、Ｇａ原子数比は上限を０．２０以下とし、好ましくは０．１７以下である。
Ｓｎは酸エッチング耐性の向上に寄与する元素である。
Ｓｎ原子数比が大きいほど、酸化物半導体層における無機酸エッチング液に対する耐性は向上する。また、Ｓｎを含有した酸化物半導体に水素拡散が生じると、キャリア密度が増加して移動度が増加する。これら作用を有効に発揮させるには、Ｓｎ原子数比は０．０９以上とする必要がある。上記Ｓｎ原子数比は、好ましくは０．１２以上、より好ましくは０．１５以上である。
一方、Ｓｎ原子数比が大き過ぎると、酸化物半導体層の電界効果移動度が低下すると共に、酸エッチング液に対する耐性が必要以上に高まり、酸化物半導体層膜自体の加工が困難になる。そのため、Ｓｎ原子数比は上限を０．２５以下とし、好ましくは０．２２以下、より好ましくは０．２０以下である。
Ｚｎは酸化物半導体そのもののエッチング加工性に寄与する元素である。
Ｚｎ原子数比が大きいほど、酸化物半導体加工時のエッチング速度が向上する。上記作用を有効に発揮させるには、Ｚｎ原子数比を０．３５以上とする必要がある。上記Ｚｎ原子数比は、好ましくは４０以上、より好ましくは４５以上である。
一方、Ｚｎ原子数比が大き過ぎると、ＰＡＮやＨ２Ｏ２耐性が損なわれる。そのため、Ｚｎ原子数比は上限を０．５５以下とし、好ましくは０．５２以下である。
薄膜トランジスタがＳｉＮｘ及びＳｉＯｙＮｚの少なくともいずれか一方を含むバッファ層を有する場合、酸化物半導体層はＩｎ、Ｓｎ、Ｏ、並びに、Ｇａ及びＺｎの少なくともいずれか一方から構成される酸化物からなればよいが、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ及びＯから構成される酸化物からなることがより好ましく、各金属元素の原子数比が、
０．０９≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２５
０．１５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．４０
０．０７≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２０、及び
０．３５≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５
の関係を満たすことがさらに好ましい。
さらに、酸化物半導体層の組成は、Ｉｎ及びＳｎの金属元素比率で下式を満足することが好ましい。
０．１５≦Ｓｎ／（Ｉｎ＋Ｓｎ）≦０．５５
Ｉｎは添加量を増やすとキャリア密度を増加させるが、欠陥も増えて信頼性が低下する。一方で、Ｓｎ添加は水素拡散の効果が加わり、キャリア密度がより増加する。そのため、上記関係式において、より好ましくは０．１８以上、さらに好ましくは０．２５以上である。
しかしＳｎ添加量が多いと酸化物半導体のパターニングの際にエッチング加工が困難となる。そのため、上記関係式において、より好ましくは０．５０以下、さらに好ましくは０．４５以下である。
上記酸化物半導体層を有する本発明に係る薄膜トランジスタは、移動度１５ｃｍ２／Ｖｓ以上、好ましくは２０ｃｍ２／Ｖｓ以上の高い移動度を示す。従来用いられてきたＩｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）を用いた薄膜トランジスタは移動度１０ｃｍ２／Ｖｓ程度であるため、移動度は大きく増加する。このときソース−ドレイン電極間に流れるドレイン電流も増加するが、これは本発明における酸化物半導体層が、ＩＧＺＯと比べて高いキャリア濃度を有するためである。
本発明における酸化物半導体層の高移動度化は、ＳｉＮｘ又はＳｉＯｙＮｚから熱処理によって酸化物半導体層へと拡散する水素および水素化合物と関係している。すなわち、ＳｉＮｘ又はＳｉＯｙＮｚ中に取り込まれた水素および水素化合物が酸化物半導体層へと拡散すると、酸化物半導体層のキャリア密度が増加する。特に酸化物半導体層におけるＳｎ含有量が多いと、その効果は顕著となる。
なお、保護層を構成するＳｉＮｘに含まれる水素および水素化合物が酸化物半導体層中へと拡散するのは２００℃以上の熱処理（ポストアニール処理）が加わったときである。
また、基板と酸化物半導体層の間にバッファ層を有する薄膜トランジスタにおいては、酸化物半導体層の高移動度化は、酸化物半導体層に接しているバッファ層から酸化物半導体層へと拡散する水素および水素化合物と関係している。すなわち、該バッファ層はＳｉＮｘ及びＳｉＯｙＮｚの少なくともいずれか一方を含んでおり、ＳｉＮｘ又はＳｉＯｙＮｚに含まれる水素および水素化合物が酸化物半導体層中へ拡散する。
（保護層、ゲート絶縁膜及びバッファ層）
本発明における保護層はＳｉＮｘを含む。ＳｉＮｘを含めば、保護膜は単膜でも積層膜でもよいが、過剰な水素拡散による酸化物半導体の導体化リスクの点から、酸化物半導体と接する側に酸化シリコン膜を形成した積層膜が好ましい。
保護層は、ＣＶＤ（化学気相成長：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成したＳｉＮｘ膜を用いることが、保護層中の水素含有量を多くできることから好ましい。ＳｉＮｘを含む保護層は、水素を２０原子％以上含むことが好ましく、２５原子％以上含むことがより好ましい。
保護層中に含有される水素が、薄膜トランジスタ形成の工程中で加わる熱履歴（ポストアニール処理）によって酸化物半導体層中に拡散し、酸化物半導体層が高いキャリア移動度を有する層へと変化する。
このとき、水素の拡散源をゲート絶縁膜とすることも可能である。すなわち、保護層と共に、ゲート絶縁膜をＳｉＮｘを含む膜としてもよい。ＳｉＮｘを含む膜とは、ＳｉＮｘ膜単層に限られず、積層膜でもよい。また、ＳｉＮｘ同様に水素を含有可能なＳｉＯｙＮｚを含む膜を用いることもできる。
ゲート絶縁膜をＳｉＮｘ膜単層にすると過剰に水素が酸化物半導体層に拡散するため、酸化物半導体層上に水素含有量の少ないＳｉＯｘ膜を成膜し、その上に連続してＳｉＮｘ膜を成膜することで、酸化物半導体層への過剰な水素拡散を抑えることが可能になることからより好ましい。
すなわち、ゲート絶縁膜はＳｉＯｘと、ＳｉＮｘ及びＳｉＯｙＮｚの少なくともいずれか一方とを含むことが好ましい。例えば、ＳｉＯｘ単膜とＳｉＮｘ又はＳｉＯｙＮｚの単膜との積層膜や、ＳｉＯｘ単膜、ＳｉＮｘ単膜及びＳｉＯｙＮｚ単膜の積層膜等が挙げられる。中でも、コストの点から、ＳｉＯｘ単膜とＳｉＮｘ単膜又はＳｉＯｙＮｚ単膜との積層膜が好ましい。
ゲート絶縁膜において、ＳｉＯｘの厚みと、ＳｉＮｘ及びＳｉＯｙＮｚの少なくともいずれか一方の合計の厚みとの比は、１：１〜１：４が過剰な水素拡散による導体化を避ける点から好ましく、１：１〜１：２がより好ましい。なお、ＳｉＯｘの厚みとＳｉＮｘ及びＳｉＯｙＮｚの少なくともいずれか一方の合計の厚みは、エリプソメータにより測定することができる。
また、これらと同様の水素拡散が可能となる構造として、基板と酸化物半導体層との間にバッファ層を有する場合が挙げられる。すなわち、バッファ層を有する場合には、該バッファ層がＳｉＮｘ及びＳｉＯｙＮｚの少なくともいずれか一方を含めばよい。このとき、保護層やゲート絶縁膜はＳｉＮｘを含んでも含まなくてもよいが、保護層がＳｉＮｘを含むことがより好ましい。
なお、バッファ層は単膜であっても積層膜であってもよい。
バッファ層も保護層と同様、ＣＶＤ法によって形成する手法が効果的である。これは、バッファ層のＳｉＮｘ及びＳｉＯｙＮｚの少なくともいずれか一方から酸化物半導体層への水素拡散が同様に期待できるためである。
このときも、酸化物半導体層と接する界面に水素の少ないＳｉＯｘ膜をさらに挿入（成膜）することによって、酸化物半導体層に過剰に水素が拡散することを抑えることができることから、より好ましい。
（ゲート電極、ソース−ドレイン電極及び保護膜）
本発明に係る薄膜トランジスタにおけるゲート電極、ソース−ドレイン電極、保護膜は、それぞれ従来公知のものを用いることができる。
すなわち、ゲート電極としては、例えば電気抵抗率の低いＡｌやＣｕの金属、耐熱性の高いＭｏ、Ｃｒ、Ｔｉなどの高融点金属、又はこれらの合金を好ましく用いることができる。
ソース−ドレイン電極としては、例えばＭｏ、Ａｌ、Ｃｕ、Ｔｉ、Ｔａ、Ｗ、Ｎｂ、又はこれらの合金を含む配線層が挙げられる。これらは、例えばマグネトロンスパッタリング法によって金属薄膜を成膜した後、フォトリソグラフィによりパターニングし、ウェットエッチングを行って電極を形成することができる。
また、保護膜はソース−ドレイン電極を保護できるものであればよく、例えばシリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜、ＢＰＳＧ、ＰＳＧ等が挙げられる。
（薄膜トランジスタの形成方法）
本発明に係る薄膜トランジスタはトップゲート型であり、その代表的な概略断面図を図１に示し、形成方法の一例を下記に示すが、これらに限定されない。
まず、基板１上に酸化物半導体層２を形成する。基板としてはガラス基板やシリコン基板、耐熱性の樹脂フィルム等が挙げられる。該基板上にスパッタ法等を用いて酸化物半導体層の形成を行う。
酸化物半導体層の組成は、スパッタリングターゲットの組成と同じ組成とみなすことができるが、ＩＣＰ発光分光法により測定することもできる。
酸化物半導体層の膜厚は３０〜１００ｎｍが薄膜トランジスタ特性の点から好ましく、４０〜５０ｎｍがより好ましい。酸化物半導体層の厚みは段差計により測定することができる。
スパッタリングの条件は特に制限されないが、ガス圧は１〜５ｍＴｏｒｒの範囲に制御することが好ましい。ガス圧が１ｍＴｏｒｒ未満では膜密度が不十分になる場合があり、ガス圧が５ｍＴｏｒｒを超えると、ＴＦＴの信頼性が得られるほど十分な膜質が得られない場合がある。ガス圧は２ｍＴｏｒｒ以上がより好ましく、また、４ｍＴｏｒｒ以下がより好ましく、３ｍＴｏｒｒ以下がさらに好ましい。
なお、酸化物半導体層の成膜前にＣＶＤ法等によりバッファ層（図示せず）を形成してもよい。ＴＦＴがＳｉＮｘを含む保護層を有する場合には、バッファ層としてＳｉＯｘ、ＳｉＮｘ、ＳｉＯｙＮｚ等を用いることができる。中でも、ＳｉＮｘ及びＳｉＯｙＮｚの少なくともいずれか一方を含むことが好ましく、例えば、ＳｉＯｘ膜とＳｉＮｘ膜の積層膜や、ＳｉＯｘ膜とＳｉＯｙＮｚ膜との積層膜等がより好ましく挙げられる。
酸化物半導体層を形成した後、熱処理を行い、ゲート絶縁膜３の成膜を行う。熱処理条件として、雰囲気は大気雰囲気又は水蒸気雰囲気が好ましい。また、熱処理温度は３５０〜４５０℃が膜質向上の点から好ましく、３８０〜４００℃がより好ましい。熱処理時間は３０分〜２時間が膜質向上の点から好ましく、３０分〜１時間がより好ましい。
ゲート絶縁膜は、好ましくはＣＶＤ法によって成膜する。ゲート絶縁膜は、ＳｉＯｘ膜とＳｉＮｘ膜の積層膜や、ＳｉＯｘ膜とＳｉＯｙＮｚ膜の積層膜が好ましい。
次いでゲート電極４を形成した後、保護層５としてＳｉＮｘを含む層をＣＶＤ法等により成膜し、スルーホールを形成する。
スルーホールは、まずフォトリソグラフィ等によってスルーホールパターンを形成し、ＲＩＥプラズマエッチング装置等によりスルーホールを形成する。
その後、フォトリソグラフィとウェットエッチング等によりソース−ドレイン電極６を形成し、最後に保護膜（図示せず）を形成して、熱処理（ポストアニール処理）を行う。
熱処理は所望とする酸化物半導体層の膜質が得られるよう、熱処理条件を適宜設定する。例えば、熱処理温度は２００〜３００℃が酸化物半導体と保護層界面の電子トラップ抑制の点から好ましく、２５０℃〜２９０℃がより好ましい。熱処理時間は、３０〜９０分が上記トラップ抑制の点から好ましく、３０〜６０分がより好ましい。雰囲気は特に限定されず、例えば、窒素雰囲気、大気雰囲気などが挙げられる。ポストアニール処理を行わないと、保護層を構成するＳｉＮｘに含まれる水素や水素化合物が酸化物半導体層中に拡散しないことから、本発明における酸化物半導体層とは相違し、得られる薄膜トランジスタの移動度も低く、本発明に係る薄膜トランジスタとは異なる。
また、本発明に係るトップゲート型薄膜トランジスタの別の態様における概略断面図を図２に示す。
図２にかかる薄膜トランジスタにおいては、ゲート電極４を形成した後、連続してゲート電極４の上からプラズマエッチングを行い、ゲート電極直下のゲート絶縁膜３のみを残して他は除去する。そして保護層５としてＳｉＮｘを含む膜を成膜し、該保護層にスルーホールを形成して、ソース−ドレイン電極６を形成する。そして保護膜形成の後、熱処理を行うことで、高移動度の薄膜トランジスタを得ることができる。
すなわち、本発明に係る薄膜トランジスタは、トップゲート型であり、特定組成の酸化物半導体層と、ＳｉＮｘを含む保護層とを有することで高移動度を実現するものである。
本発明者らの検討結果によれば、かかる特徴を有することにより、上記保護層に含有される水素が上記酸化物半導体層に拡散（ディフュージョン）されて高移動度の発現に大きく寄与することが明らかになった。このような移動度向上作用は、本発明に係るＴＦＴを用いることによって初めて得られるものであり、例えば、前述した特許文献１などに記載のＩＧＺＯ系の酸化物半導体層を用いたときは起こらない。
なお、薄膜トランジスタのチャネル領域のキャリア濃度を効果的に増加させるために、保護層にＳｉＮｘを含むだけでなく、ゲート絶縁膜やバッファ層の一部にＳｉＮｘ層やＳｉＯｙＮｚ層を介在させることが考えられるが、過剰な水素拡散は酸化物半導体層を導体化させるため、注意が必要である。
ＳｉＮｘに含有される水素量は成膜に用いるシランやアンモニアガスの量によって、さらには成膜温度や成膜パワーなどの成膜条件によって変化する。一般にゲート絶縁膜は高い信頼性が求められるため、３２０℃〜３５０℃の高温で成膜し、水素含有量は８原子％以下と少ない。しかし保護層では温度を下げたり、ガスの比率を変化させて水素含有量を好ましくは２０原子％以上、より好ましくは２５原子％程度の高い量を実現することができる。
さらに図２の薄膜トランジスタは、図１の薄膜トランジスタよりもチャネル近傍までＳｉＮｘ（保護層５）が近接していることが特徴である。この構造ではＳｉＮｘからの水素がチャネル近傍まで拡散しやすい。
例えば、ＳｉＮｘの水素含有量を増やしたり、保護層形成後の熱処理温度を３００℃以上に上げると、より多くの水素が酸化物半導体層に注入され、保護層のＳｉＮｘと接する領域の酸化物半導体層はキャリア濃度が過剰となり、導体化しやすくなる。
トップゲート型ＴＦＴでは酸化物半導体層のゲート電極直下に形成されるチャネルと、ソース−ドレイン電極までの間に存在する酸化物半導体層にはゲート電圧を加えてもチャネルは生成されないので単なる抵抗層となり、ドレイン電流の流れを阻害してしまう。このため、ゲート電極をマスクとしてゲート絶縁膜をエッチングした後に、連続して、プラズマ照射やレーザー照射、薬液による処理などで酸化物半導体層表面の欠陥を誘起してキャリアを発生させ、チャネル以外の部分の酸化物半導体の抵抗を積極的に下げることがある。
ところが本発明における酸化物半導体層を用いたトップゲート型薄膜トランジスタの場合、保護層のＳｉＮｘの水素を酸化物半導体層に過剰に注入するように成膜条件や熱処理条件を調整することで、チャネル以外の酸化物半導体層を容易に導体化させることが可能なため、よりドレイン電流が流れやすくなり、高移動度化しやすくなる。
このようにして得た発明のトップゲート型薄膜トランジスタは、後述する表１に示すように移動度１５ｃｍ２／Ｖｓ以上、好ましくは移動度２０ｃｍ２／Ｖｓ以上の高い移動度を有することが可能となる。
以下に、実施例及び比較例を挙げて本発明をさらに具体的に説明するが、本発明は、これらの実施例に限定されるものではない。
［試験例］
本発明に係る薄膜トランジスタを下記手順により作製した。
まずガラス基板（コーニング社製イーグルＸＧ、直径１０１．６ｍｍ×厚さ０．７ｍｍ）上に、酸化物半導体層（膜厚１００ｎｍ）として、表１に記載の原子比（Ｇａ：Ｉｎ：Ｚｎ：Ｓｎ）となるようにＧａ−Ｉｎ−Ｚｎ−Ｓｎ−Ｏ膜を成膜した。成膜には、金属元素の比率が同じスパッタリングターゲットを用い、ＤＣスパッタリング法を用いて成膜した。なお、試験例４、５及び７においては、ガラス基板上に酸化物半導体層を成膜する前にシリコン酸化膜（ＳｉＯｘ膜）とシリコン窒化膜（ＳｉＮｘ膜）の積層膜であるバッファ層をＣＶＤにより形成した。
スパッタリングに使用した装置は、株式会社アルバック社製「ＣＳ−２００」であり、スパッタリング条件は下記のとおりである。
（スパッタリング条件）
基板温度：室温
成膜パワー：ＤＣ ２００Ｗ
ガス圧：１ｍＴｏｒｒ
酸素分圧：１００×Ｏ２／（Ａｒ＋Ｏ２）＝４％
次いで、大気中３５０℃で１時間の熱処理を行い、プラズマＣＶＤ装置を用いてシリコン酸化膜（ＳｉＯｘ膜）、又は、シリコン酸化膜（ＳｉＯｘ膜）とシリコン窒化膜（ＳｉＮｘ膜）の積層膜であるゲート絶縁膜を連続成膜した。そしてゲート電極として純Ｍｏ膜（膜厚１００ｎｍ）を形成し、電極形状に加工した。次いでＳｉＮｘを含む保護層をＣＶＤ法にて成膜した。なお、試験例３〜５についてはＳｉＯｘを含む保護層とした。
ゲート絶縁膜成膜におけるプラズマＣＶＤ法は、ＳｉＯｘ膜の成膜の場合には、キャリアガス：ＳｉＨ４とＮ２Ｏの混合ガス、成膜パワー：３００Ｗ、成膜温度：３５０℃の条件で成膜した。また、ＳｉＮｘ膜の成膜の場合には、キャリアガス：ＳｉＨ４とＮ２とＮＨ３の混合ガス、成膜パワー：３００Ｗ、成膜温度：３５０℃の条件で成膜した。
ゲート電極は純Ｍｏスパッタリングターゲットを使用し、ＤＣスパッタリング法により、成膜温度：室温、成膜パワー：３００Ｗ、キャリアガス：Ａｒ、ガス圧：２ｍＴｏｒｒの条件で成膜した。
保護層におけるＣＶＤ法は、ＳｉＯｘ膜の成膜の場合には、キャリアガス：ＳｉＨ４とＮ２Ｏの混合ガス、成膜パワー：３００Ｗ、成膜温度：３５０℃の条件で成膜した。また、ＳｉＮｘ膜の成膜の場合には、キャリアガス：ＳｉＨ４とＮ２とＮＨ３の混合ガス、成膜パワー：３００Ｗ、成膜温度：３５０℃の条件で成膜した。
次いで、フォトリソグラフィによってスルーホールパターンを形成し、ＲＩＥプラズマエッチング装置にてシリコン酸化膜にスルーホールを形成し、膜厚１００ｎｍのＭｏ電極を成膜し、フォトリソグラフィとりん硝酢酸によるウェットエッチングによってソース−ドレイン電極を形成した。そしてＣＶＤにより保護膜を形成した後、最後に２５０℃の窒素雰囲気で３０分間の熱処理（ポストアニール処理）を行った。なお、試験例によっては、ポストアニール処理は行わなかった。
ウェットエッチングでは、関東化学社製「ＩＴＯ−０７Ｎ」を使用し、液温を室温とした。
［評価方法］
（水素含有量）
得られた保護層、ゲート絶縁膜及びバッファ層における水素含有量は高分解能ＥＲＤＡ（Ｈｉｇｈ Ｒｅｓｏｌｕｔｉｏｎ−Ｅｌａｓｔｉｃ Ｒｅｃｏｉｌ Ｄｅｔｅｃｔｉｏｎ Ａｎａｌｙｓｉｓ；ＨＲ−ＥＲＤＡ）により測定を行った。装置は神戸製鋼所製高分解能ＲＢＳ分析装置 ＨＲＢＳ５００であり、測定条件を以下に示す。
（測定条件）
入射イオンのエネルギー：４８０ｋｅＶ
イオン種：Ｎ＋
散乱角：３０度
入射角：試料面の法線に対し７０度
試料電流：約２ｎＡ
照射量：約０．４μＣ
エネルギー４８０ｋｅＶのＮ＋イオンを試料面の法線に対し７０度の角度で入射させ、反跳された水素イオンを散乱角３０度の位置で偏向磁場型エネルギー分析器により検出した。照射量はビーム経路にて振り子を振動させ、振り子に照射された電流量を測定することにより求めた。そして水素シグナルの高エネルギー側エッジの中点を基準に横軸のチャンネルを反跳イオンのエネルギーに変換し、システムバックグラウンドを差し引いて算出した。
（移動度）
得られた薄膜トランジスタについて、移動度の測定を行った。移動度の測定に用いた装置はマニュアルプローバーおよび、半導体パラメータアナライザーのケスレー４２００−ＳＣＳであり、測定条件を以下に示す。
（測定条件）
ゲート電圧：−３０〜３０Ｖ（０．２５Ｖステップ）
ドレイン電圧：＋１０Ｖ
電界効果移動度μＦＥは、ＴＦＴ特性から、Ｖｇ＞Ｖｄ−Ｖｔｈである飽和領域にて導出した。飽和領域では、Ｖｇをゲート電圧、Ｖｄをドレイン電圧、Ｉｄをドレイン電流、Ｌ、ＷをそれぞれＴＦＴ素子のチャネル長、チャネル幅、Ｃｉをゲート絶縁膜の静電容量、μＦＥを電界効果移動度とした。
μＦＥは以下の式から導出される。本実施例では、線形領域を満たすゲート電圧付近におけるドレイン電流−ゲート電圧特性（Ｉｄ−Ｖｇ特性）の傾きから電界効果移動度μＦＥを導出した。本実施例では、後述するストレス印加試験実施後の電界効果移動度μＦＥを「移動度」として表１に記載した。また、表１中「移動度」が「導体化」とは薄膜トランジスタがオフ状態にならない状態を意味する。
Figure 2017188683
Figure 2017188683
試験例５においては、バッファ層と酸化物半導体層との界面の一部で解離が見られた。
バッファ層からの過剰な水素拡散が、アニール時に界面まで達した過剰な水素による体積膨張により剥離を生じさせたと考えられる。
１ 基板
２ 酸化物半導体層
３ ゲート絶縁膜
４ ゲート電極
５ 保護層
６ ソース−ドレイン電極

Claims (5)

  1. 基板上に少なくとも酸化物半導体層、ゲート絶縁膜、ゲート電極、ソース−ドレイン電極及び保護膜をこの順序で有し、さらに保護層を含む薄膜トランジスタであって、
    前記酸化物半導体層が、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ及びＯから構成される酸化物からなり、各金属元素の原子数比が、
    ０．０９≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２５
    ０．１５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．４０
    ０．０７≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２０、及び
    ０．３５≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５
    の関係を満たし、
    前記保護層がＳｉＮｘを含み、かつ
    移動度が１５ｃｍ２／Ｖｓ以上である薄膜トランジスタ。
  2. 前記酸化物半導体層におけるＩｎ及びＳｎの原子数比が、
    ０．１５≦Ｓｎ／（Ｉｎ＋Ｓｎ）≦０．５５
    の関係を満たす、請求項１に記載の薄膜トランジスタ。
  3. 前記保護層が水素を２０原子％以上含む、請求項１又は２に記載の薄膜トランジスタ。
  4. 前記ゲート絶縁膜がＳｉＯｘと、ＳｉＮｘ及びＳｉＯｙＮｚの少なくともいずれか一方とからなり、前記ＳｉＯｘの厚みと、前記ＳｉＮｘ及び前記ＳｉＯｙＮｚの少なくともいずれか一方の合計の厚みとの比が１：１〜１：４である、請求項１〜３のいずれか１に記載の薄膜トランジスタ。
  5. 基板上に少なくともバッファ層、酸化物半導体層、ゲート絶縁膜、ゲート電極、ソース−ドレイン電極及び保護膜をこの順序で有し、さらに保護層を含む薄膜トランジスタであって、
    前記酸化物半導体層が、Ｉｎ、Ｓｎ、Ｏ、並びに、Ｇａ及びＺｎの少なくともいずれか一方から構成される酸化物からなり、各金属元素の原子数比が、
    ０．０９≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２５
    ０．１５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．４０、並びに、
    ０．０７≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．２０及び
    ０．３５≦Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）≦０．５５の少なくともいずれか一方の関係を満たし、
    前記バッファ層がＳｉＮｘ及びＳｉＯｙＮｚの少なくともいずれか一方を含み、
    前記保護層がＳｉＮｘを含み、かつ
    移動度が１５ｃｍ２／Ｖｓ以上である薄膜トランジスタ。

JP2017073472A 2016-04-04 2017-04-03 薄膜トランジスタ Pending JP2017188683A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016075376 2016-04-04
JP2016075376 2016-04-04

Publications (1)

Publication Number Publication Date
JP2017188683A true JP2017188683A (ja) 2017-10-12

Family

ID=60000772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017073472A Pending JP2017188683A (ja) 2016-04-04 2017-04-03 薄膜トランジスタ

Country Status (6)

Country Link
US (1) US20190123207A1 (ja)
JP (1) JP2017188683A (ja)
KR (1) KR20180121573A (ja)
CN (1) CN108886060A (ja)
TW (2) TW201906175A (ja)
WO (1) WO2017175732A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515429B2 (en) * 2018-05-09 2022-11-29 Kobe Steel, Ltd. Thin film transistor including oxide semiconductor layer

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019244945A1 (ja) * 2018-06-21 2019-12-26 株式会社アルバック 酸化物半導体薄膜、薄膜トランジスタおよびその製造方法、ならびにスパッタリングターゲット
JP7051617B2 (ja) * 2018-06-29 2022-04-11 株式会社アルバック 半導体装置の製造方法
KR20200102041A (ko) 2019-02-20 2020-08-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN111106093B (zh) * 2019-12-30 2021-07-20 深圳第三代半导体研究院 一种接触电阻率和沟道迁移率的测试结构和测试方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101603775B1 (ko) * 2008-07-14 2016-03-18 삼성전자주식회사 채널층 및 그를 포함하는 트랜지스터
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012090973A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6068232B2 (ja) * 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
WO2016035503A1 (ja) * 2014-09-02 2016-03-10 株式会社神戸製鋼所 薄膜トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515429B2 (en) * 2018-05-09 2022-11-29 Kobe Steel, Ltd. Thin film transistor including oxide semiconductor layer

Also Published As

Publication number Publication date
WO2017175732A1 (ja) 2017-10-12
TW201906175A (zh) 2019-02-01
US20190123207A1 (en) 2019-04-25
KR20180121573A (ko) 2018-11-07
CN108886060A (zh) 2018-11-23
TW201813003A (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
WO2017175732A1 (ja) 薄膜トランジスタ
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
JP6068232B2 (ja) 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
KR20130018300A (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
JP2013070010A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP6659255B2 (ja) 薄膜トランジスタ
JP2014225626A (ja) 薄膜トランジスタおよび表示装置
JP2012049489A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR20140033348A (ko) 박막 트랜지스터의 반도체층용 산화물, 상기 산화물을 구비한 박막 트랜지스터의 반도체층 및 박막 트랜지스터
TW202006955A (zh) 薄膜電晶體
WO2014061638A1 (ja) 薄膜トランジスタ
WO2017175731A1 (ja) 薄膜トランジスタ
JP2016225505A (ja) 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット
JP2017069585A (ja) 酸化物半導体層を含む薄膜トランジスタ
JP7384777B2 (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
WO2014136660A1 (ja) 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP6637783B2 (ja) 薄膜トランジスタ
JP2020136302A (ja) 酸化物半導体薄膜、薄膜トランジスタおよびスパッタリングターゲット
TWI834014B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
JP2022076351A (ja) 酸化物半導体層を有する薄膜トランジスタ及びスパッタリングターゲット
JP2019197798A (ja) 酸化物半導体層を含む薄膜トランジスタ