JP7051617B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7051617B2 JP7051617B2 JP2018125125A JP2018125125A JP7051617B2 JP 7051617 B2 JP7051617 B2 JP 7051617B2 JP 2018125125 A JP2018125125 A JP 2018125125A JP 2018125125 A JP2018125125 A JP 2018125125A JP 7051617 B2 JP7051617 B2 JP 7051617B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- insulator layer
- layer
- semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
Description
図1を参照してスパッタ装置の構成を説明する。
図1が示すように、スパッタ装置10は、半導体層を形成するための成膜空間を区画する真空槽11を備えている。真空槽11の内部には、半導体層が成膜される成膜対象Sを支持する支持部12が位置している。支持部12は、例えば、成膜対象Sを支持するステージである。
図2を参照してプラズマCVD装置の構成を説明する。以下では、第1絶縁体層を形成するために用いられるプラズマCVD装置の構成を説明する。なお、第2絶縁体層を形成するために用いられるプラズマCVD装置は、第1絶縁体層を形成するためのプラズマCVD装置と比べて、貯蔵部に貯蔵される成膜材料が異なるのみである。そのため、第1絶縁体層を形成するためのプラズマCVD装置の構成を説明し、第2絶縁体層を形成するために用いられるプラズマCVD装置の構成の詳しい説明を省略する。
図3から図11を参照して、半導体装置の製造方法を説明する。
半導体装置の製造方法は、酸化物半導体を主成分とする半導体層を形成することと、半導体層の少なくとも一部を覆う第1絶縁体層を形成することと、第1絶縁体層から半導体層の一部を露出させることと、半導体層および第1絶縁体層の全体を覆う第2絶縁体層を形成することとを含む。第1絶縁体層を形成することは、シリコンとイソシアネート基とを含む第1原料ガスを用いたプラズマCVD法によって、シリコン酸化物を主成分とする第1絶縁体層を形成することである。半導体層の一部を露出させることは、半導体層におけるソース領域とドレイン領域とを第1絶縁体層から露出させることである。第2絶縁体層を形成することは、シリコンと水素とを含む第2原料ガスを用いたプラズマCVD法によって、シリコン酸化物を主成分とする第2絶縁体層を形成することである。以下、図面を参照して、半導体装置の製造方法をより詳しく説明する。
図12から図14を参照して、試験例を説明する。
[絶縁体層における水素原子の濃度]
シリコン酸化物を主成分とする絶縁体層の水素濃度に関わる試験例について説明する。
・成膜材料M :TICS
・成膜材料Mの流量 :55sccm
・酸素含有ガス :O2ガス
・酸素含有ガスの流量 :2500sccm
・成膜空間の圧力 :175Pa
・高周波電力 :400W以上4000W以下
・拡散部23における電極面積:2700cm2
・成膜材料M :TEOS
・成膜材料Mの流量 :100sccm
・酸素含有ガス :O2ガス
・酸素含有ガスの流量 :5000sccm
・成膜空間の圧力 :175Pa
・高周波電力 :1600W
・拡散部23における電極面積:2700cm2
・成膜材料M :SiH4
・成膜材料Mの流量 :70sccm
・酸素含有ガス :N2Oガス
・酸素含有ガスの流量 :3500sccm
・成膜空間の圧力 :200Pa
・高周波電力 :800W
・拡散部23における電極面積:2700cm2
ガラス基板S1と、SiNxとSiOxとを積層したバリア層S2とから構成される成膜対象Sを準備し、スパッタ法を用いて半導体層31であるInGnZnO層を形成した。そして、TICSを用いたプラズマCVD法によって第1絶縁体層32を形成し、次いで、第1絶縁体層32上に、スパッタ法を用いてゲート電極33としてMo層を形成した。ゲート電極33上にレジストマスク34を形成した後に、レジストマスク34を用いたドライエッチングによって、ゲート電極33と第1絶縁体層32とを記載の順にパターニングした。
・ターゲット :InGaZnO
・スパッタガス :Arガス/O2ガス
・スパッタガスの流量 :80sccm/6sccm
・成膜空間の圧力 :0.3Pa
・ターゲットに印加される電力:240W
・ターゲットの面積 :81cm2(直径4インチ)
・成膜材料M :TICS
・成膜材料Mの流量 :55sccm
・酸素含有ガス :O2ガス
・酸素含有ガスの流量 :2500sccm
・成膜空間の圧力 :175Pa
・高周波電力 :1000W
・拡散部23における電極面積:2700cm2
・成膜材料M :SiH4
・成膜材料Mの流量 :70sccm
・酸素含有ガス :N2Oガス
・酸素含有ガスの流量 :3500sccm
・成膜空間の圧力 :200Pa
・高周波電力 :800W
・拡散部23における電極面積:2700cm2
第1絶縁体層32を形成するときにSiH4を用いた以外は、試験例1の薄膜トランジスタ30を製造したときと同様の方法によって、試験例2の薄膜トランジスタを得た。なお、第1絶縁体層32を形成するときの条件を、試験例1において第2絶縁体層35を形成するときと同じ条件に設定した。
第2絶縁体層35を形成するときにTICSを用いた以外は、試験例1の薄膜トランジスタ30を製造したときと同様の方法によって、試験例3の薄膜トランジスタを得た。なお、第2絶縁体層35を形成するときの条件を、試験例1において第1絶縁体層32を形成するときと同じ条件に設定した。
試験例1から試験例3の各々の薄膜トランジスタについて、Id‐Vg特性を測定した。試験例1の薄膜トランジスタにおけるId‐Vg特性は図12に示す通りであり、試験例2の薄膜トランジスタにおけるId‐Vg特性は図13に示す通りであり、試験例3の薄膜トランジスタにおけるId‐Vg特性は図14に示す通りであった。ドレイン‐ソース間の電圧(Vds)が5Vであり、かつ、ドレイン電流(Id)が1×10-9Aであるときを、薄膜トランジスタがオン状態であると定義した。
(1)第1絶縁体層32を形成するときに、水素を含まない第1原料ガスを用いて第1絶縁体層32を形成することによって、チャンネル領域31Cに第1絶縁体層32から水素が拡散することが抑えられる。一方で、第2絶縁体層35を形成するときには、水素を含む第2原料ガスを用いるため、ソース領域31Sおよびドレイン領域31Dにおいて水素を含む活性種に由来する水素の拡散が生じる。これにより、半導体層31のなかで、チャンネル領域31Cでは水素の拡散による酸素欠損が抑えられる一方で、ソース領域31Sおよびドレイン領域31Dは、水素の拡散によって低抵抗化される。結果として、半導体装置における特性を安定化させることができる。
[プラズマ処理]
・ソース領域31Sとドレイン領域31DとをArガスから生成されたプラズマPに曝すことを省略してもよい。この場合であっても、第2絶縁体層35が形成されるときに、第2原料ガスに由来する水素を含む活性種が、ソース領域31Sとドレイン領域31Dとにおいて拡散する。これにより、ソース領域31Sとドレイン領域31Dとを低抵抗化することは可能である。
・第1絶縁体層32のエッチングによって、ソース領域31Sとドレイン領域31Dとが第1絶縁体層32から露出されなくてもよい。この場合には、第1絶縁体層32の成膜時にマスクを用いることによって、半導体層31におけるソース領域31Sとドレイン領域31Dとが第1絶縁体層32から露出されてもよい。この場合には、半導体層31上に第1絶縁体層32を形成することが、第1絶縁体層32を形成することと、第1絶縁体層32からソース領域31Sとドレイン領域31Dとを露出させることを含む。
Claims (6)
- 酸化物半導体を主成分とする半導体層を形成することと、
前記半導体層の少なくとも一部を覆う第1絶縁体層を形成することと、
前記第1絶縁体層から前記半導体層の一部を露出させることと、
前記半導体層および前記第1絶縁体層の全体を覆う第2絶縁体層を形成することと、を含み、
前記第1絶縁体層を形成することは、シリコンとイソシアネート基とを含み、かつ、水素を含まない第1原料ガスを用いたプラズマCVD法によって、シリコン酸化物を主成分とする前記第1絶縁体層を形成することであり、
前記半導体層の一部を露出させることは、前記半導体層におけるソース領域とドレイン領域とを前記第1絶縁体層から露出させることであり、
前記第2絶縁体層を形成することは、シリコンと水素とを含む第2原料ガスを用いたプラズマCVD法によって、シリコン酸化物を主成分とする前記第2絶縁体層を形成することである
半導体装置の製造方法。 - 前記半導体装置の製造方法は、
前記ソース領域と前記ドレイン領域とを前記第1絶縁体層から露出させた後、かつ、前記第2絶縁体層を形成する前に、前記ソース領域と前記ドレイン領域とを、Heガス、Neガス、Arガス、Krガス、Xeガス、H2ガス、および、N2ガスから構成される群から選択される少なくとも1つから生成したプラズマに曝すことをさらに含む
請求項1に記載の半導体装置の製造方法。 - 前記第1絶縁体層を形成することは、前記半導体層の全体を覆うように前記第1絶縁体層を形成することであり、
前記半導体層の一部を露出させることは、前記第1絶縁体層をエッチングすることによって、前記ソース領域と前記ドレイン領域とを前記第1絶縁体層から露出させることである
請求項1または2に記載の半導体装置の製造方法。 - 前記第1原料ガスは、Si(NCO)4、Si(NCO)3Cl、Si(NCO)2Cl2、および、Si(NCO)Cl3から構成される群から選択されるいずれか1つであり、
前記第2原料ガスは、SinH2n+2ガス(n=1~4)、SiHnCl4-nガス(n=1~3)、SiHn(CmH2m+1)4-nガス(n=0~3、m=1~4)、および、SiHn(OCmH2m+1)4-nガス(n=0~3、m=1~4)から構成される群から選択されるいずれか1つである
請求項1から3のいずれか一項に記載の半導体装置の製造方法。 - 前記半導体層は、酸化物半導体が主成分である少なくとも1つの層を含み、
前記層の主成分は、InとOとを含む酸化物半導体、GaとOとを含む酸化物半導体、および、ZnとOとを含む酸化物半導体から構成される群から選択されるいずれか1つである
請求項1から4のいずれか一項に記載の半導体装置の製造方法。 - 前記層の主成分は、InGaZnO、GaZnO、InZnO、InTiZnO、InAlZnO、ZnTiO、ZnO、ZnAlO、ZnCuO、および、InSnZnOから構成される群から選択されるいずれか1つである
請求項5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018125125A JP7051617B2 (ja) | 2018-06-29 | 2018-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018125125A JP7051617B2 (ja) | 2018-06-29 | 2018-06-29 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020004913A JP2020004913A (ja) | 2020-01-09 |
JP7051617B2 true JP7051617B2 (ja) | 2022-04-11 |
Family
ID=69100528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018125125A Active JP7051617B2 (ja) | 2018-06-29 | 2018-06-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7051617B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230144044A1 (en) * | 2020-03-26 | 2023-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor Device and Method For Manufacturing Semiconductor Device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140020602A (ko) | 2012-08-10 | 2014-02-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
US20150287593A1 (en) | 2014-04-08 | 2015-10-08 | International Business Machines Corporation | Hydrogen-free silicon-based deposited dielectric films for nano device fabrication |
WO2017175732A1 (ja) | 2016-04-04 | 2017-10-12 | 株式会社神戸製鋼所 | 薄膜トランジスタ |
-
2018
- 2018-06-29 JP JP2018125125A patent/JP7051617B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140020602A (ko) | 2012-08-10 | 2014-02-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
JP2014039009A (ja) | 2012-08-10 | 2014-02-27 | Samsung Display Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
US20150287593A1 (en) | 2014-04-08 | 2015-10-08 | International Business Machines Corporation | Hydrogen-free silicon-based deposited dielectric films for nano device fabrication |
WO2017175732A1 (ja) | 2016-04-04 | 2017-10-12 | 株式会社神戸製鋼所 | 薄膜トランジスタ |
Also Published As
Publication number | Publication date |
---|---|
JP2020004913A (ja) | 2020-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101979931B1 (ko) | PECVD SiO2 패시베이션을 사용한 IGZO 및 ZNO TFT 제조 방법 | |
US8129280B2 (en) | Substrate device having a tuned work function and methods of forming thereof | |
KR20080076747A (ko) | 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법 | |
JP6689140B2 (ja) | 成膜方法およびtftの製造方法 | |
CN105144391A (zh) | 金属氧化物tft稳定性改进 | |
KR101973233B1 (ko) | 전자 디바이스, 그 제조 방법, 및 그 제조 장치 | |
JP7051617B2 (ja) | 半導体装置の製造方法 | |
CN102738243A (zh) | 晶体管、阵列基板及其制造方法、液晶面板和显示装置 | |
KR102624643B1 (ko) | 박막 트랜지스터 구조들을 위한 유도 결합 고밀도 플라즈마 막들을 형성하는 방법 | |
JP6763093B2 (ja) | 半導体装置の製造方法 | |
KR102446402B1 (ko) | 플라즈마 유발 손상을 감소시키기 위한 프로세스 | |
TW201435139A (zh) | 增強低介電常數阻障膜之uv相容性 | |
WO2019087784A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2009267425A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220330 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7051617 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |