JP2021129047A - 薄膜トランジスタ、酸化物半導体薄膜、およびスパッタリングターゲット - Google Patents

薄膜トランジスタ、酸化物半導体薄膜、およびスパッタリングターゲット Download PDF

Info

Publication number
JP2021129047A
JP2021129047A JP2020023589A JP2020023589A JP2021129047A JP 2021129047 A JP2021129047 A JP 2021129047A JP 2020023589 A JP2020023589 A JP 2020023589A JP 2020023589 A JP2020023589 A JP 2020023589A JP 2021129047 A JP2021129047 A JP 2021129047A
Authority
JP
Japan
Prior art keywords
thin film
oxide semiconductor
semiconductor thin
film
atomic number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020023589A
Other languages
English (en)
Other versions
JP7373428B2 (ja
Inventor
功兵 西山
Kohei Mishiyama
功兵 西山
元隆 越智
Mototaka Ochi
元隆 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2020023589A priority Critical patent/JP7373428B2/ja
Publication of JP2021129047A publication Critical patent/JP2021129047A/ja
Application granted granted Critical
Publication of JP7373428B2 publication Critical patent/JP7373428B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】静特性と共に、光ストレス耐性にも優れた薄膜トランジスタ、薄膜トランジスタ用の酸化物半導体薄膜、および酸化物半導体薄膜を形成するためのスパッタリングターゲットを提供する。【解決手段】In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(1)〜(3)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で5%以下である酸化物半導体薄膜4を含む、薄膜トランジスタである。0.34≦In/(In+Ga+Sn)≦0.43 ・・・(1)0.30≦Ga/(In+Ga+Sn)≦0.39 ・・・(2)0.21≦Sn/(In+Ga+Sn)≦0.30 ・・・(3)【選択図】図1

Description

本発明は、薄膜トランジスタ(Thin Film Transistor、TFT)、薄膜トランジスタ用の酸化物半導体薄膜、および酸化物半導体薄膜を形成するためのスパッタリングターゲットに関する。
酸化物半導体は、汎用のアモルファスシリコン(a−Si)に比べて移動度が高く、光学バンドギャップが大きく、低温で成膜できる。そのため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板などへの適用が期待されている。例えば、上記酸化物半導体として、インジウム、ガリウム、亜鉛、および酸素からなるアモルファス酸化物半導体(In−Ga−Zn−O、以下「IGZO」と呼ぶ場合がある。)が汎用されている。
酸化物半導体を薄膜トランジスタの半導体層として用いる場合、薄膜トランジスタの静特性に優れていることが要求される。具体的には、(1)オン電流、即ち、ゲート電極とドレイン電極に正電圧をかけたときの最大ドレイン電流が高く、(2)オフ電流、即ち、ゲート電極に負電圧を、ドレイン電圧に正電圧を夫々かけたときのドレイン電流が低く、(3)S値(Subthreshold Swing)、即ち、ドレイン電流を1桁あげるのに必要なゲート電圧が低く、(4)しきい値電圧、即ち、ドレイン電極に正電圧をかけ、ゲート電圧に正負いずれかの電圧をかけたときにドレイン電流が流れ始める電圧が時間的に変化せずに安定であり、且つ(5)移動度が高いこと、などが要求される。
更に酸化物半導体を用いたTFTには、光照射などの光ストレス印加前後のしきい値電圧の変化量が小さいこと、すなわち、光ストレス耐性に優れていることが要求される。例えば、光吸収が始まる青色帯を照射し続けたときに、TFTのゲート絶縁膜と酸化物半導体薄膜との界面にチャージがトラップされ、酸化物半導体薄膜内部の電荷の変化から、しきい値電圧が負側へ大幅に変化(シフト)し得る。これにより、TFTの静特性が変化することが指摘されている。また、液晶パネル駆動の際や、ゲート電極に負バイアスをかけて画素を点灯させる際などに液晶セルから漏れた光がTFTに照射されるが、この光がTFTにストレスを与えて、画像ムラやTFT特性劣化の原因となり得る。実際にTFTを使用する際、光照射ストレスにより静特性が変化すると、表示装置自体の信頼性低下を招く。
また、有機ELディスプレイにおいても同様に、発光層からの漏れ光が半導体層に照射され、しきい値電圧などの値がばらつくという問題が生じ得る。
このように特にしきい値電圧のシフトは、TFTを備えた液晶ディスプレイや有機ELディスプレイなどの表示装置自体の信頼性低下を招くため、光ストレス耐性の向上が強く切望されている。
また、近年、酸化物半導体の更なる特性向上を目的として、IGZOに替えて、インジウム、ガリウムおよび錫を含むアモルファス酸化物半導体(In−Ga−Sn−O、以下「IGTO」と呼ぶ場合がある。)が開発されている。
例えば、特許文献1には、インジウム、ガリウムおよび錫の各元素の原子比を所定の範囲に制御した酸化物焼結体が開示されている。特許文献1では、半導体素子の作製の際のパターニング工程に適した酸化物半導体膜を成膜できるとしている。
また、特許文献2には、インジウム、ガリウム、亜鉛および錫の各元素の原子比を所定の範囲に制御し、密度を5.5g/cm以上6.8g/cm以下にする酸化物焼結体が開示されている。特許文献2では、弗酸(無機酸系ウェットエッチング液)耐性の高い酸化物薄膜が得られ、トランジスタ特性が良好な薄膜トランジスタを作製できるとしている。
特開2017−165646号公報 特開2017−206430号公報
しかしながら、特許文献1および特許文献2では、光ストレス耐性について全く検討されていない。そのため、特許文献1および特許文献2に記載の酸化物半導体薄膜を用いた薄膜トランジスタでは、光ストレス耐性が不十分な場合があった。
本発明は、このような状況に鑑みてなされたものであり、静特性と共に、光ストレス耐性にも優れた薄膜トランジスタ、薄膜トランジスタ用の酸化物半導体薄膜、および酸化物半導体薄膜を形成するためのスパッタリングターゲットを提供することを目的とするものである。
本発明の態様1は、
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(1)〜(3)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で5%以下である酸化物半導体薄膜を含む、薄膜トランジスタである。
0.34≦In/(In+Ga+Sn)≦0.43 ・・・(1)
0.30≦Ga/(In+Ga+Sn)≦0.39 ・・・(2)
0.21≦Sn/(In+Ga+Sn)≦0.30 ・・・(3)
本発明の態様2は、
前記原子数比が下記式(4)〜(6)を満たし、前記光透過率の変化量が絶対値で2%以下である酸化物半導体薄膜を含む、態様1に記載の薄膜トランジスタである。
0.36≦In/(In+Ga+Sn)≦0.42 ・・・(4)
0.32≦Ga/(In+Ga+Sn)≦0.38 ・・・(5)
0.22≦Sn/(In+Ga+Sn)≦0.28 ・・・(6)
本発明の態様3は、
前記原子数比が下記式(7)〜(9)を満たし、前記光透過率の変化量が絶対値で1%以下である酸化物半導体薄膜を含む、態様1に記載の薄膜トランジスタである。
0.38≦In/(In+Ga+Sn)≦0.41 ・・・(7)
0.34≦Ga/(In+Ga+Sn)≦0.37 ・・・(8)
0.23≦Sn/(In+Ga+Sn)≦0.26 ・・・(9)
本発明の態様4は、
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(1)〜(3)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で5%以下である、態様1に記載の薄膜トランジスタ用の酸化物半導体薄膜である。
0.34≦In/(In+Ga+Sn)≦0.43 ・・・(1)
0.30≦Ga/(In+Ga+Sn)≦0.39 ・・・(2)
0.21≦Sn/(In+Ga+Sn)≦0.30 ・・・(3)
本発明の態様5は、
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(4)〜(6)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で2%以下である、態様2に記載の薄膜トランジスタ用の酸化物半導体薄膜である。
0.36≦In/(In+Ga+Sn)≦0.42 ・・・(4)
0.32≦Ga/(In+Ga+Sn)≦0.38 ・・・(5)
0.22≦Sn/(In+Ga+Sn)≦0.28 ・・・(6)
本発明の態様6は、
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(7)〜(9)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で1%以下である、態様3に記載の薄膜トランジスタ用の酸化物半導体薄膜である。
0.38≦In/(In+Ga+Sn)≦0.41 ・・・(7)
0.34≦Ga/(In+Ga+Sn)≦0.37 ・・・(8)
0.23≦Sn/(In+Ga+Sn)≦0.26 ・・・(9)
本発明の態様7は、
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(1)〜(3)を満たす、態様1または態様4に記載の酸化物半導体薄膜の形成に用いられる、スパッタリングターゲットである。
0.34≦In/(In+Ga+Sn)≦0.43 ・・・(1)
0.30≦Ga/(In+Ga+Sn)≦0.39 ・・・(2)
0.21≦Sn/(In+Ga+Sn)≦0.30 ・・・(3)
本発明の態様8は、
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(4)〜(6)を満たす、態様2または態様5に記載の酸化物半導体薄膜の形成に用いられる、スパッタリングターゲットである。
0.36≦In/(In+Ga+Sn)≦0.42 ・・・(4)
0.32≦Ga/(In+Ga+Sn)≦0.38 ・・・(5)
0.22≦Sn/(In+Ga+Sn)≦0.28 ・・・(6)
本発明の態様9は、
In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(7)〜(9)を満たす、態様3または態様6に記載の酸化物半導体薄膜の形成に用いられる、スパッタリングターゲットである。
0.38≦In/(In+Ga+Sn)≦0.41 ・・・(7)
0.34≦Ga/(In+Ga+Sn)≦0.37 ・・・(8)
0.23≦Sn/(In+Ga+Sn)≦0.26 ・・・(9)
本発明によれば、静特性と共に、光ストレス耐性にも優れた薄膜トランジスタ、薄膜トランジスタ用の酸化物半導体薄膜、および酸化物半導体薄膜を形成するためのスパッタリングターゲットを提供することができる。
図1は、本発明の実施形態に係る薄膜トランジスタの概略断面図である。 図2は、本発明の実施例に係る薄膜トランジスタの概略断面図である。
本発明者らは、金属元素としてIn、GaおよびSnを含む酸化物を薄膜トランジスタの半導体層に用いたときに、静特性に加えて、光ストレス耐性にも優れたTFTの実現のために検討を重ねてきた。その結果、In−Ga−Sn−O系酸化物半導体薄膜におけるそれぞれの金属元素の原子数比と、大気雰囲気で350℃、1時間の熱処理をしたときの波長450nmでの光透過率変化の絶対値と、を適切に制御することで、所期の目的が達成されることを見出し、本発明を完成した。
すなわち、本発明の実施形態に係る薄膜トランジスタは、In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(1)〜(3)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で5%以下である酸化物半導体薄膜を含むところに特徴がある。
0.34≦In/(In+Ga+Sn)≦0.43 ・・・(1)
0.30≦Ga/(In+Ga+Sn)≦0.39 ・・・(2)
0.21≦Sn/(In+Ga+Sn)≦0.30 ・・・(3)
組成が上記式(1)〜(3)の全てを満たすと共に、上記大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で5%以下の酸化物半導体薄膜を用いることにより、形成される薄膜トランジスタの静特性と光ストレス耐性とを共に向上させることができる。
また、本発明の実施形態に係る薄膜トランジスタは、上記原子数比が下記式(4)〜(6)を満たし、上記光透過率の変化量が絶対値で2%以下である酸化物半導体薄膜を含むことが好ましい。
0.36≦In/(In+Ga+Sn)≦0.42 ・・・(4)
0.32≦Ga/(In+Ga+Sn)≦0.38 ・・・(5)
0.22≦Sn/(In+Ga+Sn)≦0.28 ・・・(6)
また、本発明の実施形態に係る薄膜トランジスタは、上記原子数比が下記式(7)〜(9)を満たし、上記光透過率の変化量が絶対値で1%以下である酸化物半導体薄膜を含むことがさらに好ましい。
0.38≦In/(In+Ga+Sn)≦0.41 ・・・(7)
0.34≦Ga/(In+Ga+Sn)≦0.37 ・・・(8)
0.23≦Sn/(In+Ga+Sn)≦0.26 ・・・(9)
本明細書の式(1)〜(9)における上記Inとは、酸素を除く全金属元素、即ちIn、GaおよびSnの合計に対するInの含有量を意味する。同様に、式(1)〜(9)における前記Ga、前記Snはそれぞれ、酸素(O)を除く全金属元素、即ちIn、GaおよびSnの合計に対するGa、Snの各含有量を意味する。以下では、上記「In/(In+Ga+Sn)」を「In原子数比」、上記「Ga/(In+Ga+Sn)」を「Ga原子数比」、上記「Sn/(In+Ga+Sn)」を「Sn原子数比」ということがある。
以下、本発明の実施形態に係る薄膜トランジスタについて詳細に説明する。
[1.酸化物半導体薄膜]
まず、本発明の実施形態に係る薄膜トランジスタが備える酸化物半導体薄膜について説明する。本発明の実施形態に係る酸化物半導体薄膜は、上記の通り、In、Ga,SnおよびOから構成されるアモルファス酸化物からなり、上記式(1)〜(3)を満足するものである。
上記酸化物を構成する金属元素のうち、Inは電気伝導性の向上、Gaは酸素欠損の低減およびキャリア密度の制御、Snはウェットエッチング耐性の向上に寄与していると考えられる。また、In、GaおよびSnの各々は、光透過率にも寄与する。
以下、上記式(1)〜(9)で表されるIn原子数比、Ga原子数比、Sn原子数比の各範囲を規定した理由について説明する。
・In原子数比について
上記式(1)、(4)および(7)で示したIn原子数比についてまず説明する。このIn原子数比が大きくなるほど、即ち、金属元素に占めるIn量が多くなるほど、酸化物半導体薄膜の導電性が向上するため電界効果移動度は増加する。該作用を有効に発揮させるには、上記In原子数比を0.34以上とする必要がある。上記In原子数比は、好ましくは0.36以上、より好ましくは0.38以上である。但し、In原子数比が大き過ぎると、キャリア密度が増加しすぎてしきい値電圧が低下する。また、In原子数比が大き過ぎると、In酸化物が酸化物半導体薄膜に多量に含まれることになる。当該In酸化物は、酸素欠損を起こし易く、該酸素欠損により光吸収が促進され、所定の光透過率が低下し得る。そのため、In原子数比は、0.43以下とする。In原子数比は、好ましくは0.42以下、より好ましくは0.41以下である。
・Ga原子数比について
次に上記式(2)、(5)および(8)で示したGa原子数比について説明する。Ga原子数比が大きいほど、酸化物半導体薄膜の電気的安定性が向上し、キャリアの過剰発生を抑制する効果を発揮する。また、Ga酸化物は酸素欠損を起こしにくく、さらに上記In酸化物等に含まれる酸素欠損を補填する効果も有する。そのため、Ga原子数比が大きいほど、光透過率を高めることができ、その結果、光透過率の変動抑制効果も発揮する。上記作用を更に有効に発揮させるには、Ga原子数比を0.30以上とする必要がある。上記Ga原子数比は、好ましくは0.32以上、より好ましくは0.34以上である。但し、Ga原子数比が大き過ぎると、酸化物半導体薄膜の導電性が低下して電界効果移動度が低下しやすくなる。よってGa原子数比は、0.39以下とする。Ga原子数比は、好ましくは0.38以下、より好ましくは0.37以下である。
・Sn原子数比について
上記式(3)、(6)および(9)で示したSn原子数比について説明する。Sn原子数比が大きいほど、酸化物半導体薄膜の酸系エッチング液に対する耐性は向上する。該作用を更に有効に発揮させるには、Sn原子数比を0.21以上とする必要がある。Sn原子数比は、好ましくは0.22以上、より好ましくは0.23以上である。一方、Sn原子数比が大き過ぎると、酸化物半導体薄膜の電界効果移動度が低下すると共に、酸系エッチング液に対する耐性が必要以上に高まり、酸化物半導体薄膜自体の加工が困難になる。また、Snは、水素等と結合して、該結合により光吸収を促進して、所定の光透過率を低下し得る。よってSn原子数比は0.30以下とする。Sn原子数比は、好ましくは0.28以下、より好ましくは0.26以下である。
本発明の1つの実施形態において、酸化物半導体薄膜には、不可避的不純物が含まれてもよい。不可避的不純物は、原料、資材又は製造設備等の状況によって持ち込まれ得る。不可避的不純物としては、例えば、Zn、Al、Pb、Si、Fe、Ni、Ti、Mg、Cr及びZr等が挙げられる。不可避的不純物の含有量は、酸化物半導体薄膜の質量に対して、好ましくは1質量%以下、より好ましくは500質量ppm以下である。
次に、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量を規定した理由について説明する。
本発明者らは、光ストレス耐性により確実に優れたTFTを得るべく、酸化物半導体薄膜に着目して検討を行った。本発明者らは、これまで、上記成分組成を満たす酸化物半導体薄膜の形成直後にプレアニールを施すことによって、酸化物半導体薄膜の特性が改善されると考えていた。しかしながら、上記プレアニールを施した酸化物半導体薄膜をTFTに用いても、光ストレス耐性にばらつきがあることが判明した。そこで、上記プレアニールを施しても光ストレス耐性に劣る酸化物半導体薄膜に焦点を当てて検討した。
まず、上記光ストレス耐性は、酸化物半導体薄膜中の酸素欠損や水素との結合による欠陥が起因していると考えられる。これらの欠陥の程度は、波長450nmの光透過率(以下、単に「光透過率」という)で評価が可能であり、欠陥が多いほど光透過率が低下する。上記プレアニールを施すことによって、いずれの酸化物半導体薄膜も欠陥量が減少し、高い光透過率を示す。
しかしながら、光ストレス耐性に劣る酸化物半導体薄膜について確認したところ、上記プレアニール前の光透過率が低いものであった。つまり、プレアニールによる光透過率の改善効果が大きいものであった。この酸化物半導体薄膜は、プレアニールを施すことによって欠陥が一部解消されて高い光透過率を示したが、本来欠陥量が多いため、プレアニール後も残存する欠陥により光ストレス耐性が劣ったと考えられる。換言すれば、優れた光ストレス耐性に寄与する酸化物半導体薄膜は、プレアニール前後で光透過率の変化量が小さいものであることを本発明者らは突き止めた。
本発明者らは、上記考察に基づいて鋭意検討したところ、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量を絶対値で5%以下とすれば、光ストレス耐性を向上させることができることを見出した。また、当該光透過率の変化量を絶対値で5%以下とすれば、TFT製造時やディスプレイパネル製造時の熱プロセスによるTFT特性への影響を抑制することができ、TFTを安定的に歩留まりよく製造できるという効果も期待される。当該光透過率の変化量は、好ましくは絶対値で2%以下、より好ましくは絶対値で1%以下である。なお、「大気雰囲気で350℃、1時間の熱処理」は、酸化物半導体薄膜成膜後のプレアニール条件を模擬している。また、所望のTFT静特性を得るため、プレアニール後の酸化物半導体薄膜の光透過率は、80%以上であることが好ましく、85%以上であることがより好ましい。
以上、本発明に用いられる酸化物半導体薄膜について説明した。
[1−1.酸化物半導体薄膜の製造方法]
上記酸化物半導体薄膜は、スパッタリング法の他、塗布法などの成膜法によって形成することもできる。好ましくはスパッタリング法にてスパッタリングターゲットを用いて成膜することである。以下、上記スパッタリングターゲットを単に「ターゲット」ということがある。スパッタリング法によれば、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成することができる。
ターゲットを用いてスパッタリング法で成膜する場合、スパッタリング成膜時に薄膜中から離脱する酸素を補間し、酸化物半導体薄膜の密度をできるだけ高くするには、成膜時のガス圧、酸素の分圧、スパッタリングターゲットへの投入パワー、基板温度、スパッタリングターゲットと基板との距離であるT−S間距離などを適切に制御することが好ましい。
具体的には、例えば、下記スパッタリング条件で成膜することが好ましい。
成膜時の好ましいガス圧は、おおむね1〜10mTorrである。このように、スパッタの放電が安定する程度にガス圧を低くすると、スパッタ原子同士の散乱がなくなって緻密な、即ち高密度な膜を成膜できると考えられる。
酸素添加量は、酸化物半導体薄膜が半導体として動作を示すよう、スパッタリング装置、ターゲットの組成、薄膜トランジスタ作製プロセスなどに応じて、適切に制御すればよい。また、熱処理前後の光透過率の変化量を絶対値で5%以下に抑制するため、添加流量比(100×O/(Ar+O))を好ましくは1%以上、より好ましくは4%以上にすることが推奨される。
成膜時の基板温度は、おおむね室温〜200℃の範囲内に制御することが推奨される。
更に酸化物半導体薄膜中の欠陥量は、成膜後の熱処理(プレアニール)条件によっても影響を受ける。よって、プレアニール条件を適切に制御することが好ましい。プレアニール条件は、例えば、大気雰囲気(大気圧)下にて、おおむね、250〜400℃で10分〜3時間行うことが推奨される。上記熱処理として、具体的に例えば、後述するプレアニール処理、即ち、酸化物半導体薄膜の成膜後であって、ソース・ドレイン電極形成前に行う熱処理が挙げられる。
酸化物半導体薄膜の好ましい膜厚は、10nm以上、更には20nm以上とすることができ、200nm以下、更には100nm以下、更には90nm以下、更には80nm以下とすることができる。
[2.スパッタリングターゲット]
スパッタリング法に用いられるターゲットとして、前述した元素を含み、所望の酸化物半導体薄膜と同一組成のスパッタリングターゲットを用いることが好ましい。これにより、組成ズレが少なく、所望の成分組成の酸化物半導体薄膜を形成することができる。具体的には金属元素としてIn、GaおよびSnを含む酸化物からなり、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(1)〜(3)を満たすスパッタリングターゲットを用いることが推奨される。
0.34≦In/(In+Ga+Sn)≦0.43 ・・・(1)
0.30≦Ga/(In+Ga+Sn)≦0.39 ・・・(2)
0.21≦Sn/(In+Ga+Sn)≦0.30 ・・・(3)
好ましくは、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(4)〜(6)を満たすスパッタリングターゲットを用いることが推奨される。
0.36≦In/(In+Ga+Sn)≦0.42 ・・・(4)
0.32≦Ga/(In+Ga+Sn)≦0.38 ・・・(5)
0.22≦Sn/(In+Ga+Sn)≦0.28 ・・・(6)
より好ましくは、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(7)〜(9)を満たすスパッタリングターゲットを用いることが推奨される。
0.38≦In/(In+Ga+Sn)≦0.41 ・・・(7)
0.34≦Ga/(In+Ga+Sn)≦0.37 ・・・(8)
0.23≦Sn/(In+Ga+Sn)≦0.26 ・・・(9)
本発明の1つの実施形態において、スパッタリングターゲットには、不可避的不純物が含まれてもよい。不可避的不純物は、原料、資材又は製造設備等の状況によって持ち込まれ得る。不可避的不純物としては、例えば、Zn、Al、Pb、Si、Fe、Ni、Ti、Mg、Cr及びZr等が挙げられる。不可避的不純物の含有量は、スパッタリングターゲットの質量に対して、好ましくは1質量%以下、より好ましくは500質量ppm以下である。
あるいは、組成の異なるターゲットを同時放電するコンビナトリアルスパッタ法を用いて成膜しても良い。例えばIn、Ga、SnOなど、In、Ga、およびSnの各元素の酸化物ターゲット、または上記元素の少なくとも2種以上を含む混合物の酸化物ターゲットを用いることもできる。また、In等の元素を含む純金属ターゲットや合金ターゲットを、単数または複数用い、雰囲気ガスとして酸素を供給しながら成膜することも挙げられる。例えば、上記Oを除くIn、Ga、およびSnが上記(1)〜(3)、(4)〜(6)、または(7)〜(9)を満たす合金ターゲットを用い、雰囲気ガスとして酸素を供給しながら成膜することが挙げられる。
上記ターゲットは、例えば粉末焼結法によって製造することができる。
[3.薄膜トランジスタ]
次に、上記酸化物半導体薄膜を薄膜トランジスタの半導体層として備えた薄膜トランジスタについて説明する。薄膜トランジスタは、基板上に、ゲート電極、ゲート絶縁膜、ソース・ドレイン電極、上記の酸化物半導体薄膜および保護膜を少なくとも有していれば良く、その構成は通常用いられるものであれば特に限定されない。
[3−1.薄膜トランジスタの製造方法]
以下、図1を参照しながら、本発明の実施形態に係る薄膜トランジスタの製造方法の好ましい実施形態を説明する。図1は、本発明の実施形態に係る薄膜トランジスタの概略断面図である。なお、図1および以下の製造方法は、本発明の好ましい実施形態の一例を示すものであり、これに限定する趣旨ではない。例えば図1には、ボトムゲート型構造の薄膜トランジスタを示しているがこれに限定されず、酸化物半導体薄膜の上にゲート絶縁膜とゲート電極を順に備えるトップゲート型の薄膜トランジスタであってもよい。また、図2および後述する実施例のように、酸化物半導体薄膜上にESL(Etch-Stop Layer)保護膜を備えた薄膜トランジスタであってもよい。
図1では、基板1上にゲート電極2およびゲート絶縁膜3が形成され、その上に酸化物半導体薄膜4が形成されている。酸化物半導体薄膜4上にはこの酸化物半導体薄膜4と電気的に接続しているソース・ドレイン電極5が形成されている。更には保護膜6が形成され、コンタクトホール7を介して透明導電膜(パッド)8がドレイン電極5に電気的に接続されている。
基板1上にゲート電極2およびゲート絶縁膜3を形成する方法は特に限定されず、通常用いられる方法を採用することができる。また、ゲート電極2およびゲート絶縁膜3の種類も特に限定されず、汎用されているものを用いることができる。例えばゲート電極2として、電気抵抗率の低い、純AlやAl合金のAl系金属や純CuやCu合金のCu系金属;耐熱性の高い、Mo、Cr、Tiなどの高融点金属やこれらの合金;を好ましく用いることができる。また、ゲート絶縁膜としては、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などが代表的に例示される。ゲート絶縁膜として、その他、AlやYなどの酸化物や、これらを積層したものを用いることもできる。
次いで半導体層として、酸化物半導体薄膜4を形成する。酸化物半導体薄膜4は、酸化物半導体薄膜4と同組成のスパッタリングターゲットを用いたDCスパッタリング法またはRFスパッタリング法により酸化物薄膜を形成することが好ましい。また、下記のプレアニールによる光透過率の低下を抑えた酸化物半導体薄膜を得るには、上述した条件で酸化物半導体薄膜を成膜することが好ましい。あるいは、複数の種類のスパッタリングターゲットを用いたコンビナトリアルスパッタ法により成膜しても良い。
酸化物半導体薄膜を形成した後、ウェットエッチングによりパターニングを行う。上述したように、酸化物半導体薄膜の成膜後であってソース・ドレイン電極5の形成前には、酸化物半導体薄膜4の膜質改善のためにプレアニールを行うことが好ましい。プレアニールは、酸化物半導体薄膜のパターニングの前に行ってもよいし、パターニングの後に行ってもよい。これにより、トランジスタ特性のオン電流および電界効果移動度を高めることができ、結果としてトランジスタ性能の向上を図ることができる。
次いでソース・ドレイン電極5を形成する。ソース・ドレイン電極5の種類は特に限定されず、汎用されているものを用いることができる。例えば上記ゲート電極2と同様に、Mo等の高融点金属や該金属を含む合金;Al系金属;Cu系金属;等を用いることができる。
ソース・ドレイン電極5の形成方法としては、例えばマグネトロンスパッタリング法によって金属薄膜を成膜した後、フォトリソグラフィによりパターニングし、ウェットエッチングを行ってソース・ドレイン電極5を形成することができる。上記ウェットエッチングには、無機酸系エッチング液や過酸化水素系エッチング液を用いることができる。
ソース・ドレイン電極5形成後であって保護膜6の形成前に、酸化物表面のダメージ回復のため、必要に応じて熱処理(200℃〜300℃)やNOプラズマ処理を施してもよい。
次に、酸化物半導体薄膜4の上に保護膜(パッシベーション絶縁膜)6をCVD(Chemical Vapor Deposition)法によって成膜する。保護膜6として、例えば上層をシリコン窒化膜、下層をシリコン酸化膜とした積層膜を使用することが挙げられる。これらに限らずシリコン酸窒化膜、そのほか、AlやYなどの酸化物や、これらを積層したものを用いることもできる。具体的には、保護膜6として、膜厚100nmのSiOx膜と膜厚150nmのSiNx膜を積層させた合計膜厚が250nmの積層膜を形成することが挙げられる。上記SiO膜の形成にはSiH、NおよびNOの混合ガスを用い、上記SiNx膜の形成にはSiH、N、NHの混合ガスを用い、いずれの場合も成膜条件として例えば、成膜パワー密度:0.32W/cm、成膜温度:200℃、成膜時のガス圧:133Paとすることが挙げられる。
次に、常法に基づき、コンタクトホール7を介して透明導電膜(パッド)8をドレイン電極5に電気的に接続する。透明導電膜の種類は特に限定されず、通常用いられるものを使用することができる。例えば膜厚80nmのITO膜を、DCスパッタリング法を用い、キャリアガス:アルゴンおよび酸素ガスの混合ガス、成膜パワー:200W、ガス圧:5mTorrの条件で成膜することが挙げられる。パッド8に半導体試験装置(テスタ)等のプローブを当てることにより、薄膜トランジスタの電気的な測定を行うことができる。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明は下記実施例によって制限されず、前・後記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
即ち、下記の実験方法1では、ガラス上に酸化物半導体薄膜を想定した酸化物薄膜を形成し、該薄膜に下記の条件で熱処理を施して、熱処理前後の透過率の変化量を評価した。また、下記の実験方法2では、実験方法1の酸化物薄膜と同組成の酸化物半導体薄膜を半導体層として用いた薄膜トランジスタを作製し、静特性と光ストレス耐性とを評価した。
(実験方法1:分光測定)
直径4インチ×厚さ0.7mmのガラス基板(コーニング社製の「EagleXG」)上に酸化物薄膜をスパッタリング法で成膜した。スパッタリング条件は下記の通りとした。

<スパッタリング条件>
・スパッタリング装置:アルバック社製「CS−200」
・基板温度:25℃(室温)
・酸化物薄膜の膜厚:300nm
・キャリアガス:Ar
・成膜パワー密度:2.55W/cm
・ガス圧:1mTorr
・酸素添加量:O/(Ar+O)=4%(体積比)

なお、スパッタリングターゲットのIn、GaおよびSnの各元素の原子数比は、酸化物薄膜の各元素の目標原子数比と同程度となるように、適宜調整した。
成膜した酸化物薄膜の波長450nmの透過率(以下、この透過率を「熱処理前透過率」という。)を測定した。透過率の測定は、日本分光(株)製紫外可視近赤外分光光度計「V−570」を用いて測定を行った。測定は透過モード非同期モードでS偏光を用いた。その入射角を5度とし、検出器の角度を0度に設定して測定した。続いて、大気雰囲気、大気圧下で350℃、1時間の熱処理を行った。この熱処理は、実験方法2における酸化物半導体薄膜の成膜後プレアニールを模擬している。続いて、熱処理した酸化物半導体薄膜の波長450nmの透過率(以下、この透過率を「熱処理後透過率」という。)を測定した。測定方法は、熱処理前に行った透過率測定と同様にした。熱処理後透過率から熱処理前透過率を減算した値の絶対値を、熱処理前後の透過率変化量の絶対値(以下、単に「透過率変化量」という場合がある。)とした。各サンプルの熱処理後透過率と透過率変化量とを表1に示した。透過率変化量が5%以下であるサンプルを合格とした。なお、表1では、本発明の実施形態の範囲から外れている数値には下線を付した。
また、成膜した酸化物薄膜の金属元素の各原子数比をICP(Inductively Coupled Plasma)発光分光法で測定した。当該測定は、ガラス基板上に酸化物半導体薄膜のみを上記と同様にしてスパッタリング法で形成した試料を別途用意して行った。当該測定は、リガク社製「CIROS MarkII」を用いて行った。各サンプルの測定結果は表1に示した。
(実験方法2:薄膜トランジスタの作製)
次に、図2を参照しながら、実験方法2を説明する。図2は、実験方法2で作製した薄膜トランジスタの概略断面図である。まず、ガラス基板1(コーニング社製の「EagleXG」、直径4インチ、厚さ0.7mm)を用意し、このガラス基板1の表面にMo薄膜を平均厚さが100nmとなるようにスパッタリング法により成膜した。成膜条件は、基板温度25℃(室温)、成膜パワー密度3.8W/cm、圧力0.266Pa、及びキャリアガスArとした。Mo薄膜を成膜後、パターニングによりゲート電極2を形成した。
次に、ゲート絶縁膜として、平均厚さ250nmのシリコン酸化膜をCVD法により上記ゲート電極2を覆うように成膜した。原料ガスとしては、NOとSiHとの混合ガスを用いた。成膜条件は基板温度320℃、成膜パワー密度0.96W/cm、及び圧力133Paとした。
次に、ガラス基板1の表面側に酸化物半導体薄膜として、平均厚さ40nmのIn、Ga、Snを金属元素として含む酸化物半導体薄膜をスパッタリング法により形成した。スパッタリング法の各種条件は、実験方法1の酸化物薄膜の形成と同様にして行い、酸化物半導体薄膜を得た。そのため、酸化物半導体薄膜におけるIn、GaおよびSnの各原子数比は、対応する実験方法1の酸化物薄膜における各原子数比と同一である。
得られた酸化物半導体薄膜をフォトリソグラフィ及びウェットエッチングによりパターニングを行い、酸化物半導体薄膜4を形成した。なお、ウエットエッチャントには、関東化学株式会社製の「ITO−07N」を用いた。
ここで、酸化物半導体薄膜4の膜質改善のためプレアニール処理を行った。プレアニール処理の条件は、大気雰囲気(大気圧)で350℃の環境下60分間とした。
次に、ガラス基板1の表面側にシリコン酸化膜をCVD法により平均厚さが100nmとなるように成膜した。原料ガスとしては、NOとSiHとの混合ガスを用いた。成膜条件は基板温度230℃、成膜パワー密度0.32W/cm、及び圧力133Paとした。シリコン酸化膜を成膜後、パターニングによりESL保護膜9を形成した。
次に、ガラス基板1の表面側にMo薄膜を平均厚さが200nmとなるように成膜した。成膜条件は基板温度25℃(室温)、成膜パワー密度を3.8W/cm、圧力を0.266Pa、及びキャリアガスをArとした。Mo薄膜を成膜後、パターニングにより、ソース電極及びドレイン電極5を形成した。
次に、ガラス基板1の表面側にシリコン酸化膜(平均厚さ100nm)とシリコン窒化膜(平均厚さ150nm)との2層構造のパッシベーション絶縁膜6をCVD法により形成した。原料ガスとしては、シリコン酸化膜の形成にはNOとSiHとの混合ガスを用い、シリコン窒化膜の形成には、NHとSiHとの混合ガスを用いた。成膜条件は基板温度150℃、成膜パワー密度0.32W/cm、及び圧力133Paとした。
次に、フォトリソグラフィ及びドライエッチングによりコンタクトホールを形成し、ドレイン電極に電気的に接続するためのパッド8を設けた。
次に、ポストアニール処理を行った。なお、ポストアニール処理の条件は、大気圧のN雰囲気で250℃の環境下30分間とした。
以上のようにして薄膜トランジスタを得た。なお、この薄膜トランジスタのチャネル長は20μm、チャネル幅は200μmとした。
得られた各TFTについて、トランジスタ特性として、電界効果移動度(μFE)、しきい値電圧(Vth)、S値、光照射と負バイアスによる光ストレス耐性(NBTIS、Bias Thermal Illumination Stress)を評価した。各種トランジスタ特性は、Keithley 4200SCSの半導体パラメータアナライザーを用いて測定した。
[静特性(μFE、Vth、S値)の評価]
静特性は、以下の測定条件で評価した。
・ドレイン電圧:10V
・ゲート電圧:−30V〜30V(測定間隔:0.25V)
・基板温度:室温
各サンプルの静特性の測定結果は、表1に示した。また、各静特性の判定基準は以下の通りとした。
(μFE)
・5cm/Vs以上:高移動度であり合格
・5cm/Vs未満:低移動度であり不合格
(Vth)
・0V以上:合格
・0V未満:不合格
(S値)
・1.0V/dec以下:合格
・1.0V/dec超:不合格
[光ストレス耐性の評価]
次に、上記TFTを用い、以下のようにして光ストレス耐性としてNBTISの評価を行った。光ストレス耐性は、ゲート電極に負バイアスをかけながら光を照射するストレス印加試験を行って評価した。ストレス印加条件は以下の通りである。
・ゲート電圧:−20V
・ソース/ドレイン電圧:10V
・基板温度:60℃
・光ストレス条件:
ストレス印加時間:2時間
光強度:25000NIT
光源:白色LED
ストレス印加前後のしきい値電圧(Vth)の差ΔVth(V)を測定した。各サンプルの測定結果は、表1にNBTISとして示した。ΔVthの判定基準は以下の通りとした。
・6.0V以下:光ストレス耐性に優れ合格
・6.0V超:光ストレス耐性に劣り不合格
表1の結果を考察する。サンプルNo.1〜3は、本発明の実施形態で規定する要件を満足する酸化物半導体薄膜を用いた実施例である。サンプルNo.1〜3は、静特性(μFE、Vth、S値)、および光ストレス耐性(NBTIS)の両方に優れていた。一方、サンプルNo.4は、本発明の実施形態で規定する要件を満足しない酸化物半導体薄膜を用いた比較例である。サンプルNo.4は、静特性に優れるものの、透過率変化量が大きかったため、光ストレス耐性に劣っていた。
Figure 2021129047
1 基板
2 ゲート電極
3 ゲート絶縁膜
4 酸化物半導体薄膜
5 ソース・ドレイン電極
6 保護膜
7 コンタクトホール
8 透明導電膜(パッド)
9 ESL保護膜

Claims (9)

  1. In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(1)〜(3)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で5%以下である酸化物半導体薄膜を含む、薄膜トランジスタ。
    0.34≦In/(In+Ga+Sn)≦0.43 ・・・(1)
    0.30≦Ga/(In+Ga+Sn)≦0.39 ・・・(2)
    0.21≦Sn/(In+Ga+Sn)≦0.30 ・・・(3)
  2. 前記原子数比が下記式(4)〜(6)を満たし、前記光透過率の変化量が絶対値で2%以下である酸化物半導体薄膜を含む、請求項1に記載の薄膜トランジスタ。
    0.36≦In/(In+Ga+Sn)≦0.42 ・・・(4)
    0.32≦Ga/(In+Ga+Sn)≦0.38 ・・・(5)
    0.22≦Sn/(In+Ga+Sn)≦0.28 ・・・(6)
  3. 前記原子数比が下記式(7)〜(9)を満たし、前記光透過率の変化量が絶対値で1%以下である酸化物半導体薄膜を含む、請求項1に記載の薄膜トランジスタ。
    0.38≦In/(In+Ga+Sn)≦0.41 ・・・(7)
    0.34≦Ga/(In+Ga+Sn)≦0.37 ・・・(8)
    0.23≦Sn/(In+Ga+Sn)≦0.26 ・・・(9)
  4. In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(1)〜(3)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で5%以下である、請求項1に記載の薄膜トランジスタ用の酸化物半導体薄膜。
    0.34≦In/(In+Ga+Sn)≦0.43 ・・・(1)
    0.30≦Ga/(In+Ga+Sn)≦0.39 ・・・(2)
    0.21≦Sn/(In+Ga+Sn)≦0.30 ・・・(3)
  5. In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(4)〜(6)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で2%以下である、請求項2に記載の薄膜トランジスタ用の酸化物半導体薄膜。
    0.36≦In/(In+Ga+Sn)≦0.42 ・・・(4)
    0.32≦Ga/(In+Ga+Sn)≦0.38 ・・・(5)
    0.22≦Sn/(In+Ga+Sn)≦0.28 ・・・(6)
  6. In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(7)〜(9)を満たし、大気雰囲気で350℃、1時間の熱処理前後の波長450nmの光透過率の変化量が絶対値で1%以下である、請求項3に記載の薄膜トランジスタ用の酸化物半導体薄膜。
    0.38≦In/(In+Ga+Sn)≦0.41 ・・・(7)
    0.34≦Ga/(In+Ga+Sn)≦0.37 ・・・(8)
    0.23≦Sn/(In+Ga+Sn)≦0.26 ・・・(9)
  7. In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(1)〜(3)を満たす、請求項1または請求項4に記載の酸化物半導体薄膜の形成に用いられる、スパッタリングターゲット。
    0.34≦In/(In+Ga+Sn)≦0.43 ・・・(1)
    0.30≦Ga/(In+Ga+Sn)≦0.39 ・・・(2)
    0.21≦Sn/(In+Ga+Sn)≦0.30 ・・・(3)
  8. In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(4)〜(6)を満たす、請求項2または請求項5に記載の酸化物半導体薄膜の形成に用いられる、スパッタリングターゲット。
    0.36≦In/(In+Ga+Sn)≦0.42 ・・・(4)
    0.32≦Ga/(In+Ga+Sn)≦0.38 ・・・(5)
    0.22≦Sn/(In+Ga+Sn)≦0.28 ・・・(6)
  9. In、Ga、SnおよびOから構成され、該In、GaおよびSnの合計に対する各金属元素の原子数比が下記式(7)〜(9)を満たす、請求項3または請求項6に記載の酸化物半導体薄膜の形成に用いられる、スパッタリングターゲット。
    0.38≦In/(In+Ga+Sn)≦0.41 ・・・(7)
    0.34≦Ga/(In+Ga+Sn)≦0.37 ・・・(8)
    0.23≦Sn/(In+Ga+Sn)≦0.26 ・・・(9)
JP2020023589A 2020-02-14 2020-02-14 薄膜トランジスタ、酸化物半導体薄膜、およびスパッタリングターゲット Active JP7373428B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020023589A JP7373428B2 (ja) 2020-02-14 2020-02-14 薄膜トランジスタ、酸化物半導体薄膜、およびスパッタリングターゲット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020023589A JP7373428B2 (ja) 2020-02-14 2020-02-14 薄膜トランジスタ、酸化物半導体薄膜、およびスパッタリングターゲット

Publications (2)

Publication Number Publication Date
JP2021129047A true JP2021129047A (ja) 2021-09-02
JP7373428B2 JP7373428B2 (ja) 2023-11-02

Family

ID=77488978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020023589A Active JP7373428B2 (ja) 2020-02-14 2020-02-14 薄膜トランジスタ、酸化物半導体薄膜、およびスパッタリングターゲット

Country Status (1)

Country Link
JP (1) JP7373428B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016054171A (ja) 2014-09-02 2016-04-14 株式会社神戸製鋼所 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
CN110447093B (zh) 2017-02-22 2023-04-25 出光兴产株式会社 氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶
JP2019064887A (ja) 2017-10-04 2019-04-25 出光興産株式会社 酸化物焼結体、スパッタリングターゲット、酸化物半導体薄膜、および薄膜トランジスタ
JP2019077599A (ja) 2017-10-26 2019-05-23 出光興産株式会社 酸化物焼結体、スパッタリングターゲット、酸化物半導体薄膜、および薄膜トランジスタ

Also Published As

Publication number Publication date
JP7373428B2 (ja) 2023-11-02

Similar Documents

Publication Publication Date Title
US9324882B2 (en) Thin film transistor
JP6043244B2 (ja) 薄膜トランジスタ
US10256091B2 (en) Oxide for semiconductor layer of thin-film transistor, semiconductor layer of thin-film transistor having said oxide, and thin-film transistor
JP5723262B2 (ja) 薄膜トランジスタおよびスパッタリングターゲット
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
WO2012091126A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2011126093A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
TWI514589B (zh) Thin film transistor and display device
US9178073B2 (en) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
WO2013168748A1 (ja) 薄膜トランジスタおよび表示装置
JP2013070010A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP6659255B2 (ja) 薄膜トランジスタ
JP2016225505A (ja) 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット
JP2013207100A (ja) 薄膜トランジスタ
JP7373428B2 (ja) 薄膜トランジスタ、酸化物半導体薄膜、およびスパッタリングターゲット
WO2016035503A1 (ja) 薄膜トランジスタ
JP6753969B2 (ja) 酸化物半導体薄膜、薄膜トランジスタおよびスパッタリングターゲット
JP2015082575A (ja) バックチャネル型薄膜トランジスタおよび表示装置
JP2016026389A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2022076351A (ja) 酸化物半導体層を有する薄膜トランジスタ及びスパッタリングターゲット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231023

R151 Written notification of patent or utility model registration

Ref document number: 7373428

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151