CN110447093B - 氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶 - Google Patents

氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶 Download PDF

Info

Publication number
CN110447093B
CN110447093B CN201880012548.4A CN201880012548A CN110447093B CN 110447093 B CN110447093 B CN 110447093B CN 201880012548 A CN201880012548 A CN 201880012548A CN 110447093 B CN110447093 B CN 110447093B
Authority
CN
China
Prior art keywords
sintered body
oxide
ratio
rare earth
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880012548.4A
Other languages
English (en)
Other versions
CN110447093A (zh
Inventor
井上一吉
柴田雅敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN110447093A publication Critical patent/CN110447093A/zh
Application granted granted Critical
Publication of CN110447093B publication Critical patent/CN110447093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C04B35/457—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates based on tin oxides or stannates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/62605—Treating the starting powders individually or as mixtures
    • C04B35/6261—Milling
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224—Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224—Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C04B2235/3225—Yttrium oxide or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224—Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C04B2235/3227—Lanthanum oxide or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3293—Tin oxides, stannates or oxide forming salts thereof, e.g. indium tin oxide [ITO]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/60—Aspects relating to the preparation, properties or mechanical treatment of green bodies or pre-forms
    • C04B2235/604—Pressing at temperatures other than sintering temperatures
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C04B2235/6562—Heating rate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C04B2235/6567—Treatment time
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/77—Density
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/80—Phases present in the sintered or melt-cast ceramic products other than the main phase

Abstract

一种氧化物半导体膜，其特征在于，以下述原子比含有In、Ga以及Sn，0.01≦Ga/(In+Ga+Sn)≦0.30…(1)0.01≦Sn/(In+Ga+Sn)≦0.40…(2)0.55≦In/(In+Ga+Sn)≦0.98…(3)，且以下述原子比含有稀土元素X，0.03≦X/(In+Ga+Sn+X)≦0.25…(4)。

Description

氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶
技术领域
本发明涉及氧化物半导体膜、能够在制造使用了该氧化物半导体膜的薄膜晶体管(TFT)的氧化物半导体膜等时使用的溅射靶、以及作为溅射靶的材料的氧化物烧结体。
背景技术
薄膜晶体管所使用的无定形(非晶质)氧化物半导体与通用的无定形硅(a-Si)相比具有高载流子迁移率，光学带隙大，能够在低温下成膜，因而期待将其用于要求大型、高成像清晰度、高速驱动的下一代显示器或耐热性低的树脂基板等。
在形成上述氧化物半导体(膜)时，优选使用对溅射靶进行溅射的溅射法。这是因为，利用溅射法形成的薄膜与利用离子电镀法或真空蒸镀法、电子束蒸镀法形成的薄膜相比，膜面方向(膜面内)的成分组成或膜厚等的面内均匀性优良，能够形成与溅射靶成分组成相同的薄膜。
在专利文献1中，例示有在In2O3添加了Ga2O3以及SnO2的氧化物半导体膜。但是，对该膜的成膜后的载流子控制(载流子浓度的降低)较难，利用CVD等在该膜上形成了层间绝缘膜等后，存在无法进行半导体化的情况。
在专利文献2中，例示有将在In2O3添加了Ga2O3以及SnO2的氧化物半导体膜与在In2O3添加了Ga2O3、SnO2以及ZnO的氧化物半导体膜层叠而得的晶体管以及溅射靶。
在专利文献3～6中，记载了由In2O3、Ga2O3以及SnO2构成的透明导电膜的制造方法，例示有溅射靶。
另一方面,对于更高性能的TFT具有强烈需求,对于高迁移率且在CVD等中的特性变化小的材料的需求大。
现有技术文献
专利文献
专利文献1：日本特开2013-249537号公报
专利文献2：国际公开2015-108110号公报
专利文献3：日本特开2011-94232号公报
专利文献4：日本特开平4-272612号公报
专利文献5：国际公开2003-014409号公报
专利文献6：国际公开2009-128424号公报
发明内容
发明要解决的技术问题
本发明的目的在于提供一种由新的氧化物系构成的、新的氧化物半导体膜。
此外，本发明的目的在于，提供在用于TFT时发挥优良的TFT性能的氧化物半导体膜、能够形成该氧化物半导体膜的溅射靶、以及作为该溅射靶的材料的氧化物烧结体。
用于解决上述技术问题的方案
根据本发明，能够提供以下的氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶。
一种氧化物半导体膜，其特征在于，以下述原子比含有In、Ga以及Sn，
0.01≦Ga/(In+Ga+Sn)≦0.30…(1)
0.01≦Sn/(In+Ga+Sn)≦0.40…(2)
0.55≦In/(In+Ga+Sn)≦0.98…(3)，
且以下述原子比含有稀土元素X，
0.03≦X/(In+Ga+Sn+X)≦0.25…(4)。
如上所述的氧化物半导体膜，其特征在于，所述稀土元素X为选自钇(Y)、镧(La)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)以及镥(Lu)中的一种以上的稀土元素。
如上所述的氧化物半导体膜，其特征在于，所述稀土元素X为选自钇(Y)、镧(La)、钕(Nd)以及钐(Sm)的一种以上的稀土元素。
一种薄膜晶体管，其特征在于，使用了上述任一项所述的氧化物半导体膜。
一种氧化物烧结体，其特征在于，以下述原子比含有In、Ga以及Sn，
0.01≦Ga/(In+Ga+Sn)≦0.30…(5)
0.01≦Sn/(In+Ga+Sn)≦0.40…(6)
0.55≦In/(In+Ga+Sn)≦0.98…(7)，
且以下述原子比含有稀土元素X，
0.03≦X/(In+Ga+Sn+X)≦0.25…(8)。
如上所述的氧化物烧结体，其特征在于，所述稀土元素X为选自钇(Y)、镧(La)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)以及镥(Lu)中的一种以上的稀土元素。
如上所述的氧化物烧结体，其特征在于，所述稀土元素X为选自钇(Y)、镧(La)、钕(Nd)以及钐(Sm)的一种以上的稀土元素。
如上述任一项所述的氧化物烧结体，其特征在于，以In2O3晶体为主成分，含有X2Sn2O7晶体或者X3Ga5O12晶体之一、或者同时含有X2Sn2O7晶体与X3Ga5O12晶体(在此，X表示所述稀土元素)。
如上述任一项所述的氧化物烧结体，其特征在于，该氧化物烧结体的相对密度为95％以上。
如上述任一项所述的氧化物烧结体，其特征在于，该氧化物烧结体的体电阻为30mΩcm以下。
一种溅射靶，其特征在于，包含如上述任一项所述的氧化物烧结体与背板。
一种电子设备，其特征在于，使用了如上所述的薄膜晶体管。
发明效果
根据本发明，能够提供一种由新的氧化物系构成的、新的氧化物半导体膜。
根据本发明，能够提供一种在用于TFT时发挥优异TFT性能的氧化物半导体膜、能够形成该氧化物半导体膜的溅射靶、以及作为溅射靶的材料的氧化物烧结体。
附图说明
图1是示出本发明的一实施方式的靶的形状的立体图。
图2是示出本发明的一实施方式的靶的形状的立体图。
图3是示出本发明的一实施方式的靶的形状的立体图。
图4是示出本发明的一实施方式的靶的形状的立体图。
图5是示出本发明的一实施方式的薄膜晶体管的纵剖视图。
图6是示出本发明的一实施方式的薄膜晶体管的纵剖视图。
图7是示出本发明的一实施方式的量子隧道场效应晶体管的纵剖视图。
图8是示出量子隧道场效应晶体管的另一实施方式的纵剖视图。
图9是在图8中的p型半导体层与n型半导体层之间形成氧化硅层的部分的TEM(透射型电子显微镜)照片。
图10是用于说明量子隧道场效应晶体管的制造步骤的纵剖视图。
图11是用于说明量子隧道场效应晶体管的制造步骤的纵剖视图。
图12是用于说明量子隧道场效应晶体管的制造步骤的纵剖视图。
图13是用于说明量子隧道场效应晶体管的制造步骤的纵剖视图。
图14是用于说明量子隧道场效应晶体管的制造步骤的纵剖视图。
图15是示出使用了本发明的一实施方式的薄膜晶体管的显示装置的俯视图。
图16是示出能够应用于VA型液晶显示装置的像素的像素部的电路的图。
图17是示出使用有机EL元件的显示装置的像素部的电路的图。
图18是示出使用本发明的一实施方式的薄膜晶体管的固体摄像元件的像素部的电路的图。
图19是实施例1中制作的烧结体的XRD图谱。
图20是实施例2中制作的烧结体的XRD图谱。
图21是实施例3中制作的烧结体的XRD图谱。
图22是实施例4中制作的烧结体的XRD图谱。
图23是比较例1中制作的烧结体的XRD图谱。
图24是比较例2中制作的烧结体的XRD图谱。
图25是比较例3中制作的烧结体的XRD图谱。
图26是比较例4中制作的烧结体的XRD图谱。
图27是示出在玻璃基板上形成了氧化物半导体薄膜的状态的纵剖视图。
图28是示出在图27的氧化物半导体薄膜上形成了SiO2膜的状态的图。
具体实施方式
[发明的背景]
现有的由氧化铟(In2O3)、氧化镓(Ga2O3)、以及氧化锡(SnO2)烧结而得的氧化物烧结体构成的溅射靶在溅射时，有时会在靶上产生被称为发丝裂纹的微小的线状的裂纹。若产生这些发丝裂纹，则有时在溅射时会引起异常放电，产生被称作结块的异物，而成为产品的成品率和性能降低的主要原因。
虽然产生发丝裂纹的原因尚不明确，但认为是：若在溅射靶中存在Ga3In5Sn2O16、Ga2In6Sn2O16、Ga3InSn5O16等化合物，则在通过溅射等从一个方向施加热的情况下，由于这些化合物的晶相之间的热膨胀率的不同而产生内部应力，从而产生发丝裂纹。
为了解决这些问题，本发明人们发现通过在氧化铟(In2O3)、氧化镓(Ga2O3)以及氧化锡(SnO2)中添加稀土元素X:(Y、La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)的氧化物X2O3:(Y2O3、La2O3、Nd2O3、Sm2O3、Eu2O3、Gd2O3、Tb2O3、Dy2O3、Ho2O3、Er2O3、Tm2O3、Yb2O3、Lu2O3)进行烧结，能够抑制Ga3In5Sn2O16、Ga2In6Sn2O16、Ga3InSn5O16等化合物的生成。
由此，可知不产生内部应力，不会产生发丝裂纹等，另一方面，氧化物半导体也是稳定的组成。
[氧化物烧结体]
本发明的一方案的氧化物烧结体(以下也简称为本发明的烧结体)的特征在于，以下述原子比含有In、Ga以及Sn，
0.01≦Ga/(In+Ga+Sn)≦0.30…(5)
0.01≦Sn/(In+Ga+Sn)≦0.40…(6)
0.55≦In/(In+Ga+Sn)≦0.98…(7)，
且以下述原子比含有稀土元素X，
0.03≦X/(In+Ga+Sn+X)≦0.25…(8)。
本发明的烧结体是将氧化铟、氧化镓以及氧化锡作为基体的原料，向其中添加稀土元素的氧化物作为晶体的生成抑制剂并进行烧结得到的。
所谓“稀土元素”,也被称为稀土类金属元素,是被周期表分类为3族的钪(Sc)、钇(Y)以及镧系元素的总称。“镧系元素”包括镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)以及镥(Lu)。以下的说明也相同。
在本发明中,上述稀土元素中,优选为使用选自钇(Y)、镧(La)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)以及镥(Lu)中的一种以上稀土元素，进一步优选为使用选自钇(Y)、钐(Sm)以及镱(Yb)中的1种以上稀土元素。
更进一步优选为，稀土元素X为选自钇(Y)、镧(La)、钕(Nd)以及钐(Sm)中的一种以上稀土元素。
一般认为，稀土元素具有比In(铟)元素离子、Ga(镓)元素离子、Sn(锡)元素离子的离子半径大的离子半径，具有不固溶于Ga3In5Sn2O16或Ga2In6Sn2O16、Ga3InSn5O16化合物的性质,且具有容易与Sn(锡)元素或Ga(镓)元素反应的性质,在将稀土元素设为X的情况下，通过生成X2Sn2O7化合物或X3Ga5O12化合物,作为Ga3In5Sn2O16或Ga2In6Sn2O16、Ga3InSn5O16化合物的晶体的生成抑制剂发挥功能。
具体而言，以使In、Ga以及Sn的原子比组成为下述范围的方式混合In2O3、Ga2O3以及SnO2,
0.01≦Ga/(In+Ga+Sn)≦0.30…(5)
0.01≦Sn/(In+Ga+Sn)≦0.40…(6)
0.55≦In/(In+Ga+Sn)≦0.98…(7)，
进而，以使稀土元素X的原子比组成为下述范围的方式添加X2O3作为晶体的生成抑制剂，将混合后的原料烧结即可。
0.03≦X/(In+Ga+Sn+X)≦0.25…(8)。
通过在将In2O3、Ga2O3以及SnO2进行烧结时加入X2O3作为晶体的生成抑制剂，可得到以下烧结体：不将以往的将In2O3、Ga2O3以及SnO2进行烧结的情况下的主成分Ga3InSn5O16化合物或Ga2In6Sn2O16化合物作为主成分，而是含有In2O3晶体、X2Sn2O7晶体以及/或者X3Ga5O12晶体。
本发明的一方案的溅射靶(以下有时简称为本发明的靶)的特征在于，包含上述氧化物烧结体与背板。
对上述本发明的烧结体进行切削研磨加工而制作呈板状的溅射靶材，使用金属铟等低熔点金属将溅射靶材与金属性的背板粘结，由此能够制成作为溅射装置的部件的溅射靶。
以下，将包含上述本发明的烧结体与背板的溅射靶中的烧结体称为“本发明的靶材”。
上述本发明的烧结体(靶材)通过以规定的比例添加X2O3作为晶体的生成抑制剂并进行烧结，能够抑制Ga3In5Sn2O16、Ga2In6Sn2O16、Ga3InSn5O16等化合物的生成。认为这些化合物在溅射时产生内部应力，从而生成发丝裂纹。
若使用本发明的靶材，则在溅射时不会产生发丝裂纹，也不会产生由发丝裂纹引起的异常放电导致的被称为结块的异物。
虽然优选本发明的烧结体(靶材)不含Ga3InSn5O16化合物或Ga2In6Sn2O16化合物，但容许烧结体中的这些化合物的合计是不成为烧结体的主成分的量，即容许含有50质量％以下的这些化合物。
优选是，在本发明的一实施方式的烧结体中，不含有Ga3InSn5O16或Ga2In6Sn2O16化合物，或同时不含有Ga3InSn5O16与Ga2In6Sn2O16化合物。通过不含有这些化合物，能够得到在溅射时不产生发丝裂纹的烧结体(靶材)。
优选是，本发明的一实施方式的烧结体以In2O3晶体为主要成分，并含有X2Sn2O7晶体或X2SnO7晶体之一、或同时含有X2Sn2O7晶体与X2SnO7晶体(在此，X为所述稀土元素)。
在此，“以In2O3晶体为主要成分”是指，In2O3晶体在烧结体的全部氧化物中所占的比例超过50质量％，更优选为55质量％以上，进一步优选为60质量％以上。
以下，在本说明书中称为“主成分”时，是指在烧结体的全部氧化物中所占的比例超过50质量％。
通过以In2O3晶体为主成分，并含有X2Sn2O7晶体，能够得到不含在不添加X2O3的情况下作为主成分的Ga3InSn5O16化合物或Ga2In6Sn2O16化合物的烧结体。由此，在溅射时不产生发丝裂纹等。
此外，优选是，在本发明的另一实施方式的烧结体中，通过X射线解析求出的In2O3与X2Sn2O7的质量比为In2O3>X2Sn2O7。若In2O3的含有比率小于X2Sn2O7，则存在烧结体(靶材)的体电阻变大的情况，还可能会在溅射时引起异常放电或电弧放电等。因此，存在在TFT的制造工序中成品率降低或TFT的特性劣化的情况。若In2O3>X2Sn2O7，则成为能够抑制溅射时的异常放电等的靶材。
氧化镓具有抑制氧缺陷的产生的效果与增大得到的氧化物半导体膜的带隙的效果。Ga的比例[Ga/(In+Ga+Sn)(原子比)]优选为0.01≤Ga/(In+Ga+Sn)≤0.30。不足0.01时，抑制氧缺陷的效果较小，有时无法形成半导体膜。此外，超过0.30时，可能不会发生氧缺陷，从而得到的膜会绝缘膜化。此外，在将烧结体用作靶的情况下有可能产生发丝裂纹等。
更优选为0.02≤Ga/(In+Ga+Sn)≤0.27，进一步优选为0.03≤Ga/(In+Ga+Sn)≤0.23。
氧化锡具有耐化学品性，并且根据其能够作为导电膜使用可知，能够认为氧化锡对半导体膜的迁移率的影响较小。因此，Sn的比例[Sn/(In+Ga+Sn)(原子比)]优选为0.01≤Sn/(In+Ga+Sn)≤0.40。不足0.01时，有时不能体现耐化学品性。超过0.40时，耐化学品性过高，有时不能对得到的半导体膜进行蚀刻而形成半导体膜的岛(island)。更优选为0.02≤Sn/(In+Ga+Sn)≤0.35，进一步优选为0.03≤Sn/(In+Ga+Sn)≤0.30。
氧化铟是承担半导体膜的迁移率的氧化物。In的比例[In/(In+Ga+Sn)(原子比)]优选为0.55≤In/(In+Ga+Sn)≤0.98。不足0.55时，可能会引起迁移率的降低。此外，在将烧结体作为靶使用的情况下，可能会产生发丝裂纹等。超过0.98时，存在晶体化或氧缺陷的量过度增加，得到的膜可能不会成为半导体而成为导体的情况。更优选为0.60≤In/(In+Ga+Sn)≤0.96，进一步优选为0.60≤In/(In+Ga+Sn)≤0.94。
不在上述基体的原料中添加稀土元素的氧化物等情况下，成为晶相的主成分为Ga3InSn5O16化合物或Ga2In6Sn2O16化合物的烧结体。通过添加稀土元素的氧化物，成为含有In2O3晶体、X2Sn2O7晶体，并以这些为主成分的烧结体(靶材)。由此，能够解决发丝裂纹等技术问题。
另外,本发明的氧化物烧结体,本质上也可以仅含有In、Ga、Sn以及稀土元素作为金属元素。在该情况下,也可以含有作为不可避免的杂质的其它金属元素。
作为不可避免的杂质的例子,可列举碱金属以及碱土金属(Li、Na、K、Rb、Mg、Ca、Sr、Ba等),杂质浓度为10ppm以下,优选为1ppm以下，进一步优选为100ppb以下。杂质浓度可以通过ICP或SIMS进行测量。此外,除了碱金属或碱土金属之外,还存在含有氢或氮元素的情况。在该情况下,通过SIMS测量的杂质浓度为5ppm以下,优选为1ppm以下,进一步优选为100ppb以下。
此外,也可以是，本发明的氧化物烧结体中的全部金属元素的例如70原子％以上、80原子％以上、90原子％以上、95原子％以上、98原子％以上或99原子％以上由In、Ga、Sn以及稀土元素占据。
本发明的氧化物烧结体例如也可以含有Ce(铈)元素等作为In、Ga、Sn以及稀土元素以外的金属元素。
优选为，本发明的一实施方式的烧结体(靶材)中的稀土元素X的比例在下述原子比的范围中，
0.03≦X/(In+Ga+Sn+X)≦0.25…(8)。
不足0.03时，存在不能够充分抑制Ga3InSn5O16化合物或Ga2In6Sn2O16化合物的生成的情况。此外，超过0.25时，存在使用了得到的氧化物半导体膜的薄膜晶体管的迁移率变小，从而可能会无法用于实际使用的情况。通过添加稀土元素，能够得到提高使用所得到的氧化物半导体膜的薄膜晶体管的耐CVD特性的效果。更优选为0.04≦X/(In+Ga+Sn+X)≦0.20，进一步优选为0.05≦X/(In+Ga+Sn+X)≦0.17。
本发明的一实施方式的烧结体(靶材)更优选为，以下述原子比含有In、Ga以及Sn，
0.02≦Ga/(In+Ga+Sn)≦0.27…(5A)
0.02≦Sn/(In+Ga+Sn)≦0.35…(6A)
0.60≦In/(In+Ga+Sn)≦0.96…(7A)，
并且，以下述原子比含有稀土元素X，
0.04≦X/(In+Ga+Sn+X)≦0.20…(8A)。
本发明的一实施方式的烧结体(靶材)进一步优选为，以下述原子比含有In、Ga以及Sn，
0.03≦Ga/(In+Ga+Sn)≦0.23…(5B)
0.03≦Sn/(In+Ga+Sn)≦0.30…(6B)
0.60≦In/(In+Ga+Sn)≦0.94…(7B)，
并且，以下述原子比含有X，
0.05≦X/(In+Ga+Sn+X)≦0.17…(8B)。
本发明的一实施方式的烧结体(靶材)的相对密度优选为95％以上。
若烧结体(靶材)的相对密度不满95％，则在溅射时将出现发丝裂纹或者产生结块，从而可能会导致使用所得到的氧化物半导体膜的薄膜晶体管的性能降低或成品率降低的情况。得到的膜的密度也变低，在该膜上使用CVD装置形成保护绝缘膜或层间绝缘膜时，可能不得不降低CVD装置中的成膜温度，从而成为耐久性较差的膜。烧结体(靶材)的相对密度优选为97％以上，更优选为98％，进一步优选为99％以上。
相对密度能够通过实施例中记载的方法测量。
本发明的一实施方式的烧结体的体电阻优选为30mΩcm以下。若体积电阻为30mΩcm以下，则即使在以高功率进行溅射的情况下，也不会发生异常放电或者侵蚀部的变色以及产生结块等，从而能够进行稳定的溅射。体电阻更优选为20mΩcm以下，进一步优选为18mΩcm以下。体电阻的下限通常为0.1mΩcm，优选为1mΩcm。
体电阻例如能够基于四探针法进行测量。
[氧化物烧结体的制造方法]
本发明的一实施方式的氧化物烧结体能够通过实施将原料粉末混合的混合工序、将混合后的粉末成形而得到成形体的工序、与对成形体进行烧结的工序进行制造。
作为原料，可列举铟化合物、镓化合物、锡化合物以及稀土化合物，作为这些化合物优选是氧化物。例如使用氧化铟(In2O3)、氧化镓(Ga2O3)以及稀土氧化物。
氧化铟粉没有特别限定，能够使用工业上市售的氧化铟粉，但优选高纯度例如4N(0.9999)以上。此外，不仅能够使用氧化物，也可以使用氯化物、硝酸盐、醋酸盐等铟盐。
氧化镓粉没有特别限定，能够使用工业上市售的氧化镓粉，但优选高纯度例如4N(0.9999)以上。此外，不仅能够使用氧化物，也可以使用氯化物、硝酸盐、醋酸盐等镓盐。
氧化锡粉没有特别限定，能够使用工业上市售的氧化锡粉，但优选高纯度例如4N(0.9999)以上。此外，不仅能够使用氧化物，也可以使用氯化物、硝酸盐、醋酸盐等锡盐。
稀土氧化物粉没有特别限定，能够使用工业上市售的稀土类氧化物粉，但优选高纯度例如4N(0.9999)以上。此外，也可以不为氧化物。
优选为，使用的原料粉末以满足式(5)～(8)所述的原子比的方式进行混合。
进行混合工序的方法没有特别限制，能够将原料粉末一次性或分成2次以上进行混合粉碎。混合粉碎方法例如能够使用球磨机、珠磨机、喷射磨机或超声波装置等公知的装置。
将在上述混合工序中制备的原料利用公知的方法进行成形、烧结，由此制成氧化物烧结体。
在成形工序中，例如将在混合工序中得到的混合粉进行加压成形而制成成形体。通过该工序，成形为产品的形状(例如适合作为溅射靶的形状)。
作为成形处理，例如可列举出模具成形、浇铸成形、注塑成形等，但为了得到烧结密度高的氧化物烧结体，优选利用冷等静压(CIP)等成形。
在成形处理时，也可以使用聚乙烯醇、甲基纤维素、聚蜡、油酸等成形助剂。
在烧结工序中，对在成形工序中得到的成形体进行烧制。
作为烧结条件，在大气压下的氧气气氛或者氧气加压下，通常在1200～1550℃下进行30分钟～360小时的烧结，优选为8～180小时，更优选为12～96小时。若烧结温度不足1200℃，则有可能靶的密度难以上升，或烧结过于耗时。另一方面，若烧结温度超过1550℃，则有可能由于成分的气化而组成发生偏差或损伤炉子。
若燃烧时间不足30分钟，则靶的密度难以上升，若时间长于360小时，则过于耗费制造时间，成本变高，因此考虑实用方面而不可采用。若在所述范围内，则能够使相对密度提高，体电阻变低。
[溅射靶]
能够用本发明的一实施方式的氧化物烧结体制成溅射靶。具体而言，通过对氧化物烧结体进行切削研磨加工并与背板粘结，能够制成溅射靶。
与背板接合的接合率优选为95％以上。接合率能够通过X射线CT进行确认。
本发明的一实施方式的溅射靶(以下，称为本发明的靶)包含上述本发明的一实施方式的氧化物烧结体(以下一并称为本发明的氧化物烧结体)与背板。优选为，本发明的一实施方式的溅射靶包含上述本发明的氧化物烧结体与根据需要设置在氧化物烧结体上的、背板等用于冷却以及保持的部件。
由于构成本发明的靶的氧化物烧结体(靶材)是对上述本发明的氧化物烧结体实施了磨削加工而得的，因此从物质上来看，靶材与本发明的氧化物烧结体相同。因此，对于本发明的氧化物烧结体的说明也直接适用于靶材。
对于氧化物烧结体的形状没有特别限定，可以是图1的附图标记1所示的板状，也可以是图2的附图标记1A所示的圆筒状。在氧化物烧结体的形状为板状的情况下，平面形状可以是图1的附图标记1所示的矩形，也可以如图3的附图标记1B所示为圆形。氧化物烧结体能够一体成形，也可以是如图4所示地，将分割成多个的氧化物烧结体(附图标记1C)分别固定在背板3上的多分割式。
背板3是用于保持或冷却氧化物烧结体的部件。材料优选为铜等热传导性优异的材料。
例如能够通过以下工序制造溅射靶。
对氧化物烧结体的表面进行磨削的工序(磨削工序)。
将氧化物烧结体与背板粘结的工序(粘结工序)。
下面，对各工序具体地进行说明。
<磨削工序>
在磨削工序中，将烧结体切削加工成适合安装到溅射装置上的形状。
烧结体表面存在高氧化状态的烧结部，或者表面凸凹的情况较多，且需要切割加工为规定的尺寸。
烧结体的表面优选磨削0.3mm以上。磨削的深度优选为磨削0.5mm以上，特别优选为磨削2mm以上。通过磨削0.3mm以上，能够除去表面附近的晶体结构的变动部分。
优选将氧化物烧结体例如用平面磨床进行磨削，制成平均表面粗糙度Ra为5μm以下的原材料。进而，也可以对溅射靶的溅射面实施镜面加工，使平均表面粗糙度Ra为1000×10-10m以下。镜面加工(研磨)能够使用机械研磨、化学研磨、以及机械化学研磨(并用机械研磨与化学研磨)等公知的研磨技术。例如，能够利用固定磨粒抛光器(抛光液为水)抛光至#2000号以上，也可以利用游离磨粒磨盘(研磨材料为SiC磨膏等)打磨后，将研磨材料替换为金刚石磨膏从而进行研磨。研磨方法不限于这些方法。研磨材料可列举#200号或#400号、以及#800号的材料。
优选通过吹气或流水清洗等对磨削工序后的氧化物烧结体进行清洁。在通过吹气除去异物时，若从喷嘴的朝向侧利用集尘机进行吸气则能够更有效地除去异物。另外，由于在吹气或流水清洗中，清洁力存在界限，因此还能够进一步进行超声波清洗等。在频率为25kHz～300kHz之间多重振荡来进行超声波清洗的方法是有效的。例如，在频率25kHz～300kHz之间，每隔25kHz使12种频率进行多重振荡，进行超声波清洗的方法即可。
<粘结工序>
粘结工序是通过金属铟等低熔点金属将磨削后的烧结体粘结到背板上的工序。
以上是溅射靶的说明。
[氧化物半导体膜]
本发明的一方案的氧化物半导体膜(以下有时简称为本发明的半导体膜)的特征在于，以下述原子比含有In、Ga以及Sn，
0.01≦Ga/(In+Ga+Sn)≦0.30…(1)
0.01≦Sn/(In+Ga+Sn)≦0.40…(2)
0.55≦In/(In+Ga+Sn)≦0.98…(3)，
并且，以下述原子比含有稀土元素X
0.03≦X/(In+Ga+Sn+X)≦0.25…(4)。
本发明的半导体膜能够优选地作为薄膜晶体管的半导体层(半导体部分)使用。
具有上述原子比组成的本发明的半导体膜可以通过对具有相同原子比组成的上述本发明的溅射靶进行溅射从而形成。
对由氧化物烧结体构成的溅射靶进行溅射而形成的膜的原子比组成与所使用的溅射靶的原子比组成一致。
作为溅射法,可以优选使用DC溅射法、RF溅射法、脉冲DC溅射法等。在脉冲DC溅射法的情况下,能够以10kHz～300kHz的脉冲,以占空比20～90％进行成膜。输出是成膜速度的函数,根据想要得到的成膜速度进行调整即可。
优选为，本发明的一实施方式的半导体膜在通过溅射成膜时为无定形状态,在加热处理(退火处理)后也为无定形状态。若生成氧化铟晶体,则存在在该晶体中掺杂锡而与ITO同样地导电化的情况。在氧化铟晶体为微晶的情况下,有时无定形的部分与微晶混合存在,载流子在它们的界面上被散射而迁移率降低。此外,若在无定形状的部分与微晶之间产生氧缺陷等,则存在生成光吸收的色心的情况，可能会损害TFT的光稳定性。
氧化物半导体膜的原子比组成在上述范围以外时，在形成薄膜晶体管的工序中所使用的CVD成膜装置中的处理时，存在薄膜晶体管的半导体部分(本发明的半导体膜)的载流子浓度上升，即便通过之后的退火处理载流子浓度也不会降低而变得不作为TFT进行工作的情况。因此，虽然使CVD装置的成膜温度降低、抑制载流子浓度的上升，进行TFT特性的体现，但通过降低CVD装置的成膜温度，只能得到缺乏耐久性的半导体膜，从而可能会成为TFT特性也较差的半导体膜。
在本发明的半导体膜中，氧化镓具有抑制氧缺陷的产生的效果与增大氧化物半导体膜的带隙的效果。Ga的比例[Ga/(In+Ga+Sn)(原子比)]优选为0.01≤Ga/(In+Ga+Sn)≤0.30。不足0.01时，抑制氧缺陷的效果较小，存在不会成为半导体膜的情况。此外，若超过0.30，则存在氧缺陷消失，可能会成为绝缘膜。进一步优选为0.02≤Ga/(In+Ga+Sn)≤0.25，进一步优选为0.03≤Ga/(In+Ga+Sn)≤0.20。
在本发明的半导体膜中，根据氧化锡具有耐化学品性，并且能够作为导电膜使用也可知能够认为氧化锡对半导体膜的迁移率带来的影响较少。因此，Sn的比例[Sn/(In+Ga+Sn)(原子比)]优选为0.01≤Sn/(In+Ga+Sn)≤0.40。不足0.01时，可能无法得到耐化学品性。超过0.40时，耐化学品性过高，有时无法通过蚀刻形成半导体膜的岛。Sn的比例[Sn/(In+Ga+Sn)(原子比)]更优选为0.02≤Sn/(In+Ga+Sn)≤0.35，进一步优选为0.03≤Sn/(In+Ga+Sn)≤0.30。
在本发明的半导体膜中，氧化铟是承担半导体膜的迁移率的氧化物。In的比例[In/(In+Ga+Sn)(原子比)]优选为0.55≤In/(In+Ga+Sn)≤0.98。不足0.55时，存在引起半导体膜的迁移率降低的情况。超过0.98时，存在半导体膜晶体化，或氧缺陷的量过度增加，从而不会半导体化而成为导体的情况。In的比例[In/(In+Ga+Sn)(原子比)]更优选为0.60≤In/(In+Ga+Sn)≤0.96，进一步优选为0.60≤In/(In+Ga+Sn)≤0.94。
在本发明的半导体膜中，稀土元素X的氧化物具有使半导体膜非晶质化的作用与抑制由氧缺陷引起的载流子的产生的作用。在基体的原料氧化物中氧化铟的比例较多的氧化物半导体膜的情况下，若稀土元素X的氧化物的量较少，则变得无法抑制半导体膜晶体化，或由于晶体化引起的氧化锡的掺杂效应造成载流子增大、无定形状态下的氧缺陷造成载流子增大。另一方面，在基体的原料氧化物中氧化铟的比例较少的氧化物半导体膜的情况下，若稀土元素X的氧化物的量较多，则存在膜绝缘化或使用该氧化物半导体膜的薄膜晶体管的迁移率降低的情况。根据基体的原料氧化物中的In的比例适当调整稀土元素X的比例即可。
例如，在In的比例[In/(In+Ga+Sn)(原子比)]为0.85以上的情况下，稀土元素X的比例[X/(In+Ga+Sn+X)(原子比)]为0.03以上，优选为0.04以上，更优选为0.05以上，上限优选为0.25以下。In的比例[In/(In+Ga+Sn)(原子比)]为0.85以上时，存在半导体膜变得容易晶体化的情况，为了抑制该晶体化，优选增加稀土元素X的添加量。此外，由于氧化铟的氧缺陷量也随着In的比例的增大而增大，因此为了抑制载流子产生，也优选增加半导体膜中的稀土元素X的添加量。
此外，在In的比例[In/(In+Ga+Sn)(原子比)]为0.70以下的情况下，优选使添加的稀土元素X的比例[X/(In+Ga+Sn+X)(原子比)]为0.25以下，更优选为0.20以下。更优选为0.17以下。下限优选为0.03以上。
稀土元素X具有较大抑制因氧缺陷而产生载流子的效果，例如在通过化学气相沉积法(CVD)处理等形成层间绝缘膜或栅极绝缘膜时，使在半导体膜中产生的载流子在后退火时回到正常的载流子浓度的能力较高。由于稀土元素X的该性质，即使由于CVD处理等使得载流子浓度暂时变高，也能通过后退火使膜回到可作为半导体发挥功能的正常的载流子浓度，从而能够恢复TFT特性。
在In的比例[In/(In+Ga+Sn)(原子比)]为上述中间的、超过0.70不足0.85的情况下，适当选择成膜的条件(氧浓度、基板温度、成膜压力、背压等)即可。在In的比例[In/(In+Ga+Sn)(原子比)]为上述中间的、超过0.70不足0.85的情况下，由于Ga的比例[Ga/(In+Ga+Sn)(原子比)]超过0.10时，体现出氧化镓的无定形化效果以及载流子的控制效果，虽然稀土元素X的比例[X/(In+Ga+Sn+X)(原子比)]不需要在In的比例[In/(In+Ga+Sn)(原子比)]为0.85以上的情况下那样多的量，但是，由于半导体膜的用途而想要具有耐CVD性等的情况下，或想进一步提高半导体膜的耐久性的情况下，添加与In的比例[In/(In+Ga+Sn)(原子比)]在0.85以上的情况下相同程度的量即可。
另一方面，在Sn的比例[Sn/(In+Ga+Sn)(原子比)]超过0.20的情况下，由于耐化学品性变得非常高，因此能够得到在蚀刻工艺等中具有耐性的半导体膜。进而，考虑CVD耐性、TFT的耐久性适当选择X的比例即可。另一方面，在将本发明的半导体膜应用于薄膜晶体管的迁移率较高的用途的情况下，能够减少In的比例[In/(In+Ga+Sn)(原子比)]为0.85以下的情况下的、稀土元素X的比例[X/(In+Ga+Sn+X)(原子比)]。由此，能够提供使用了迁移率较高的氧化物半导体膜的薄膜晶体管。
此外，氧化镓以及/或稀土元素X的氧化物的添加具有提高氧化物半导体膜的带隙的效果，容易得到耐光性高的氧化物半导体膜以及薄膜晶体管(TFT)。由于氧化镓与稀土元素X的氧化物的量也与氧缺陷量密切关联，因此根据与所得到的半导体膜的用途相对应的耐久性的要求进行适当选择即可。
优选为，本发明的一实施方式的氧化物半导体膜以下述原子比含有In、Ga以及Sn，
0.02≦Ga/(In+Ga+Sn)≦0.25…(1A)
0.02≦Sn/(In+Ga+Sn)≦0.35…(2A)
0.60≦In/(In+Ga+Sn)≦0.96…(3A)，
且以下述原子比含有稀土元素X，
0.03≦X/(In+Ga+Sn+X)≦0.25…(4A)。
更优选为，本发明的一实施方式的氧化物半导体膜以下述原子比含有In、Ga以及Sn，
0.03≦Ga/(In+Ga+Sn)≦0.20…(1B)
0.03≦Sn/(In+Ga+Sn)≦0.30…(2B)
0.60≦In/(In+Ga+Sn)≦0.94…(3B)，
且以下述原子比含有稀土元素X，
0.03≦X/(In+Ga+Sn+X)≦0.25…(4B)。
在氧化物半导体膜的稀土元素中,优选使用选自钇(Y)、镧(La)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)以及镥(Lu)的1种以上的稀土元素。进一步优选使用选自钇(Y)、钐(Sm)以及镱(Yb)的1种以上的稀土元素。
更进一步优选为，稀土元素X为选自钇(Y)、镧(La)、钕(Nd)以及钐(Sm)中的一种以上的稀土元素。
能够通过ICP(电感耦合等离子体)测量或XRF(X射线荧光光谱)测量而对各元素的存在量进行测量，从而求出氧化物半导体薄膜中的各金属元素的含量(原子比)。ICP测量能够使用感应等离子体发光分析装置。XRF测量能够使用薄膜荧光X射线分析装置(AZX400，理学公司制)。
此外，即使使用扇型动态二次离子质量分析仪SIMS分析，也可以以与感应等离子体发光分析相同的精度对氧化物半导体薄膜中的各金属元素的含量(原子比)进行分析。在利用感应等离子体发光分析装置或薄膜荧光X射线分析装置测量的金属元素的原子比已知的标准氧化物薄膜的上表面，将与TFT元件同样的材料以沟道长度形成源极·漏极电极的材料作为标准材料，通过扇型动态二次离子质量分析仪SIMS(IMS7f-Auto，AMETEK公司制)得到用于进行氧化物半导体层的分析的各元素的质谱强度，制作已知的元素浓度与质谱强度的标准曲线。接着，若根据通过扇型动态二次离子质量分析仪SIMS分析得到的图谱强度，使用前述的标准曲线，计算出实际TFT元件的氧化物半导体膜部分的原子比，则能够确认到计算出的原子比在另外由薄膜荧光X射线分析装置或感应等离子体发光分析装置测量的氧化物半导体膜的原子比的2原子％以内。
[薄膜晶体管]
本发明的一方案的薄膜晶体管(以下有时简称为本发明的TFT)的特征在于，使用了上述本发明的氧化物半导体膜。
本发明的一实施方式薄膜晶体管的形状没有特别限定，但优选背沟道蚀刻型晶体管、蚀刻停止型晶体管、顶栅型晶体管等。
本发明的一实施方式的非晶质氧化物半导体膜可以用于薄膜晶体管,作为薄膜晶体管的沟道层而优选。
本发明的一实施方式的薄膜晶体管只要具有本发明的一实施方式的非晶质氧化物半导体膜作为沟道层,则其他元件构成没有特别限定,可以采用公知的元件构成。本发明的薄膜晶体管可以优选地使用于液晶显示器或有机EL显示器等显示装置。
本发明的一实施方式的薄膜晶体管中的沟道层的膜厚通常为10～300nm,优选为20～250nm。
本发明的一实施方式的薄膜晶体管中的沟道层通常在N型区域中使用，但是也能够与P型Si系半导体、P型氧化物半导体、P型有机半导体等的各种P型半导体组合，用于PN接合型晶体管等各种半导体器件。
本发明的一实施方式的薄膜晶体管也可以适用于场效应晶体管、逻辑电路、存储电路、差动放大电路等各种集成电路。进而，除了场效应晶体管以外，还能够适用于静电感应型晶体管、肖特基势垒型晶体管、肖特基二极管、电阻元件。
在本发明的一实施方式的薄膜晶体管的构成中，能够没有限制地采用底栅、底接触、顶接触等公知的构成。
特别地，底栅构成由于与非晶硅或ZnO的薄膜晶体管相比能够得到较高的性能，因此是有利的。底栅构成容易削减制造时的掩模片数，从而容易降低大型显示器等用途的制造成本，因此优选。
本发明的一实施方式的薄膜晶体管能够优选地用于显示装置。
作为大面积的显示器用，特别优选沟道蚀刻型的底栅构成的薄膜晶体管。沟道蚀刻型的底栅构成的薄膜晶体管能够以光刻工序时的光掩模的数量较少、低成本地制造显示器用面板。其中，沟道蚀刻型的底栅构成以及顶接触构成的薄膜晶体管由于迁移率等特性良好且容易工业化，因此特别优选。
具体的薄膜晶体管的例子示出在图5以及图6。
如图5所示，薄膜晶体管100具备硅晶圆20、栅极绝缘膜30、氧化物半导体薄膜40、源电极50、漏电极60以及层间绝缘膜70、70A。
硅晶圆20是栅极电极。栅极绝缘膜30是阻断栅极电极与氧化物半导体薄膜40的导通的绝缘膜，设置在硅晶圆20上。
氧化物半导体薄膜40是沟道层，设置在栅极绝缘膜30上。氧化物半导体薄膜40使用本发明的一实施方式的氧化物半导体薄膜。
源电极50以及漏电极60是用于使源极电流以及漏极电流流入氧化物半导体薄膜40的导电端子，分别设置为与氧化物半导体薄膜40的两端附近接触。
层间绝缘膜70是阻断源电极50以及漏电极60与氧化物半导体薄膜40之间的接触部分以外的部分导通的绝缘膜。
层间绝缘膜70A是阻断源电极50以及漏电极60与氧化物半导体薄膜40之间的接触部分以外的部分导通的绝缘膜。层间绝缘膜70A也是阻断源电极50与漏电极60之间的导通的绝缘膜。层间绝缘膜70A也是沟道层保护层。
如图5所示，虽然薄膜晶体管100A的结构与薄膜晶体管100相同，但是在将源电极50以及漏电极60设置为与栅极绝缘膜30和氧化物半导体薄膜40两者接触这一点上不同。还在以覆盖栅极绝缘膜30、氧化物半导体薄膜40、源电极50以及漏电极60的方式一体地设置层间绝缘膜70B的这一点上不同。
形成漏电极60、源电极50以及栅极电极的材料没有特别限制，能够任意选择通常使用的材料。在图5以及图6中列举的例子中，将硅晶圆作为基板使用，虽然硅晶圆也作为电极发挥作用，但电极材料不限于硅。
例如，能够使用氧化铟锡(ITO)、氧化铟锌(IZO)、ZnO以及SnO2等透明电极或Al、Ag、Cu、Cr、Ni、Mo、Au、Ti以及Ta等的金属电极，或者含有这些金属的合金的金属电极或层叠电极。
此外，在图5以及图6中，也可以在玻璃等基板上形成栅极电极。
形成层间绝缘膜70、70A、70B的材料也没有特别限制，能够任意选择通常使用的材料。作为形成层间绝缘膜70、70A、70B的材料，具体而言，例如能够使用SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、HfO2、CaHfO3、PbTiO3、BaTa2O6、SrTiO3、Sm2O3、以及AlN等化合物。
在本发明的一实施方式的薄膜晶体管为背沟道蚀刻型(底栅型)的情况下，优选在漏电极、源电极以及沟道层上设置保护膜。通过设置保护膜，即使在TFT长时间驱动的情况下，耐久性也容易提高。另外，在顶栅型的TFT的情况下，例如是在沟道层上形成栅极绝缘膜的结构。
保护膜或绝缘膜例如能够通过CVD形成，但此时存在在高温度下进行的工艺的情况。此外，保护膜或绝缘膜在刚成膜后时常含有杂质气体，优选进行加热处理(退火处理)。通过利用加热处理除去杂质气体，能够形成稳定的保护膜或绝缘膜，容易形成耐久性高的TFT元件。
由于通过使用本发明的一实施方式的氧化物半导体薄膜，变得不易受到CVD工艺中的温度的影响以及后续的加热处理的影响，因此即使在形成保护膜或绝缘膜的情况下也可以提高TFT特性的稳定性。
在晶体管特性中,on/off特性是决定显示器的显示性能的要素。在作为液晶的开关使用的情况下,开关比(on/off比)优选为6数位以上。在OLED的情况下,由于是电流驱动，on电流是重要的,但关于开关比,同样优选为6数位以上。
本发明的一实施方式的薄膜晶体管的on/off比优选为1×106以上。
通过将Vg＝-10V的Id的值设为断开电流值，将Vg＝20V的Id的值设为导通电流值，确定比[导通电流值/断开电流值]从而求出on-off比。
此外，本发明的一实施方式的TFT的迁移率优选为5cm2/V·s以上。更优选为10cm2/V·s。
根据施加20V的漏极电压的情况下的传递特性求出饱和迁移率。具体而言，能够如下所述地计算饱和迁移率：通过制作传递特性Id-Vg的图表，计算各Vg的跨导(Gm)，根据饱和区域的公式求出饱和迁移率。Id是源·漏电极间的电流，Vg是在源·漏电极间施加电压Vd时的栅极电压。
阈值电压(Vth)优选为-3.0V以上、3.0V以下，更优选为-2.0V以上、2.0V以下，进一步优选为-1.0V以上、1.0V以下。若阈值电压(Vth)为-3.0V以上，能够做出高迁移率的薄膜晶体管。若阈值电压(Vth)为3.0V以下，则能够做出断开电流较小、开关比(on-off比)较大的薄膜晶体管。
阈值电压(Vth)能够根据传递特性的图表由Id＝10-9A下的Vg定义。
on-off比优选为106以上、1012以下，更优选为107以上、1011以下，进一步优选为108以上、1010以下。若on-off比为106以上，则能够驱动液晶显示器。若on-off比为1012以下，则能够驱动对比度较大的有机EL。此外，能够使断开电流为10-11A以下，在用于CMOS图像传感器的传输晶体管或复位晶体管的情况下，能够延长图像的保持时间或提高灵敏度。
<量子隧道场效应晶体管>
本发明的一实施方式的氧化物半导体薄膜也可以用于量子隧道场效应晶体管(FET)。
图7示出本发明的一实施方式的量子隧道场效应晶体管(FET)的示意图(纵剖视图)。
量子隧道场效应晶体管501具备p型半导体层503、n型半导体层507、栅极绝缘膜509、栅极电极511、源电极513以及漏电极515。
依次将p型半导体层503、n型半导体层507、栅极绝缘膜509以及栅极电极511进行层叠。
源电极513设置在p型半导体层503上。漏电极515设置在n型半导体层507上。
p型半导体层503是p型的IV族半导体层，在此是p型硅层。
n型半导体层507在此是用于上述实施方式的图像传感器的n型的氧化物半导体薄膜。源电极513以及漏电极515是导电膜。
虽然在图7中未图示，但也可以在p型半导体层503上形成绝缘层。在该情况下，p型半导体层503与n型半导体层507经由接触孔连接，接触孔是将绝缘层部分地开口的区域。虽然在图7中未图示，但量子隧道场效应晶体管501也可以具备覆盖其上表面的层间绝缘膜。
量子隧道场效应晶体管501是进行电流的开关的量子隧道场效应晶体管(FET)，通过栅极电极511的电压控制在由p型半导体层503与n型半导体层507形成的能量势垒中隧穿的电流。在该结构中，构成n型半导体层507的氧化物半导体的带隙变大，能够减小断开电流。
图8示出另一实施方式的量子隧道场效应晶体管501A的示意图(纵剖视图)。
量子隧道场效应晶体管501A的构成与量子隧道场效应晶体管501相同，但在p型半导体层503与n型半导体层507之间形成有氧化硅层505这一点上不同。通过具有氧化硅层，能够减小断开电流。
氧化硅层505的厚度优选为10nm以下。通过使其厚度为10nm以下，能够防止隧道电流不流动，或者形成的能量势垒难以形成或势垒高度发生变化，从而可防止隧穿电流降低或发生变化。氧化硅层505的厚度优选为8nm以下，更优选为5nm以下，进一步优选为3nm以下，更进一步优选为1nm以下。
图9示出在p型半导体层503与n型半导体层507之间形成有氧化硅层505的部分的TEM照片。
在量子隧道场效应晶体管501以及501A中，n型半导体层507也是n型氧化物半导体。
构成n型半导体层507的氧化物半导体也可以是非晶质。通过使其为非晶质，能够用草酸等有机酸进行蚀刻，与其他层的蚀刻速度的差变大，不会对布线等的金属层造成影响，能够良好地进行蚀刻。
构成n型半导体层507的氧化物半导体也可以是晶质。通过使其为晶质，与非晶质的情况相比，能够使带隙变大，减小断开电流。由于也能够使功函数增大，因此容易对隧穿由p型的IV族半导体材料与n型半导体层507形成的能量势垒的电流进行控制。
量子隧道场效应晶体管501的制造方法没有特别限定，但可以例示以下的方法。
首先，如图10所示，在p型半导体层503上形成绝缘膜505A，通过蚀刻等将绝缘膜505A的一部分开口从而形成接触孔505B。
接着，如图11所示，在p型半导体层503以及绝缘膜505A上形成n型半导体层507。此时，经由接触孔505B连接p型半导体层503与n型半导体层507。
接着，如图12所示，在n型半导体层507上依次形成栅极绝缘膜509以及栅极电极511。
接着，如图13所示，以覆盖绝缘膜505A、n型半导体层507、栅极绝缘膜509以及栅极电极511的方式设置层间绝缘膜519。
然后，如图14所示，将p型半导体层503上的绝缘膜505A以及层间绝缘膜519的一部分开口从而形成接触孔519A，在接触孔519A上设置源电极513。
进而，如图14所示，将n型半导体层507上的栅极绝缘膜509以及层间绝缘膜519的一部分开口从而形成接触孔519B，在接触孔519B上形成漏电极515。
能够通过以上的步骤制造量子隧道场效应晶体管501。
另外，在p型半导体层503上形成n型半导体层507后，在150℃以上、600℃以下的温度下进行热处理，由此能够在p型半导体层503与n型半导体层507之间形成氧化硅层505。通过追加该工序，能够制造量子隧道场效应晶体管501A。
本发明的一实施方式的薄膜晶体管优选为沟道掺杂型薄膜晶体管。沟道掺杂型晶体管是通过n型掺杂来适当地对沟道的载流子进行控制的晶体管，不容易因气氛或温度等外界的刺激发生变动而造成氧缺陷，能够得到兼顾高迁移率与高可靠性的效果。
[薄膜晶体管的用途]
本发明的一实施方式的薄膜晶体管也能够应用于场效应晶体管、逻辑电路、存储电路以及差动放大电路等各种集成电路，能够将这些用于电子设备等。进而，本发明的一实施方式的薄膜晶体管除了场效应晶体管以外，还能够适应于静电感应型晶体管、肖特基势垒型晶体管、肖特基二极管以及电阻元件。
本发明的一实施方式的薄膜晶体管能够适用于显示装置以及固体摄像元件等。
以下，对将本发明的一实施方式的薄膜晶体管用于显示装置以及固体摄像元件的情况进行说明。
首先，参照图15～图17对将本发明的一实施方式的薄膜晶体管用于显示装置的情况进行说明。
图15是本发明的一实施方式的显示装置的俯视图。图16是用于说明在本发明的一实施方式的显示装置的像素部中应用液晶元件的情况下的像素部的电路的电路图。此外，图17是用于说明在本发明的一实施方式的显示装置的像素部应用有机EL元件的情况下的像素部的电路的电路图。
配置于像素部的晶体管能够使用本发明的一实施方式的薄膜晶体管。由于本发明的一实施方式的薄膜晶体管容易做成n沟道型，因此将能够由n沟道型晶体管构成的驱动电路的一部分形成在与像素部的晶体管相同的基板上。通过在像素部或驱动电路中使用本实施方式所示的薄膜晶体管，能够提供可靠性高的显示装置。
图15示出有源矩阵型显示装置的俯视图的一例。在显示装置的基板300上形成有像素部301、第一扫描线驱动电路302、第二扫描线驱动电路303、信号线驱动电路304。在像素部301中，多条信号线从信号线驱动电路304延伸地配置，多条扫描线从第一扫描线驱动电路302以及第二扫描线驱动电路303延伸配置。在扫描线与信号线的交叉区域，分别以矩阵状设置有具有显示元件的像素。显示装置的基板300经由FPC(柔性印刷电路板)等的连接部而与定时控制电路(也称为控制器、控制IC)连接。
在图15中，第一扫描线驱动电路302、第二扫描线驱动电路303、信号线驱动电路304形成在与像素部301相同的基板300上。因此，设置在外部的驱动电路等零件的数量减少，所以能够实现成本的降低。此外，在基板300外部设置有驱动电路的情况下，产生使布线延伸的需求，布线间的连接数增加。在相同的基板300上设置有驱动电路的情况下，能够减少其布线间的连接数，从而能够实现可靠性的提高，或者成品率的提高。
此外，图16示出了像素的电路构成的一例。在此，示出了能够应用于VA型液晶显示装置的像素部的像素部的电路。
该像素部的电路能够应用于在一个像素具有多个像素电极的构成。各个像素电极与不同的晶体管连接，各晶体管构成为能够通过不同的栅极信号进行驱动。由此，能够独立地对多畴设计的像素的各个像素电极施加的信号进行控制。
将晶体管316的栅极布线312与晶体管317的栅极布线313分离，以向两者提供不同的栅极信号。另一方面，作为数据线发挥功能的源电极或漏电极314在晶体管316与晶体管317中共用。晶体管316与晶体管317能够使用本发明的一实施方式的晶体管。由此，能够提供可靠性较高的液晶显示装置。
晶体管316与第一像素电极电气地连接，晶体管317与第二像素电极电气地连接。第一像素电极与第二像素电极分离。第一像素电极与第二像素电极的形状没有特别限定。例如，只要使第一像素电极为V字状即可。
晶体管316的栅极电极与栅极布线312连接，晶体管317的栅极电极与栅极布线313连接。对栅极布线312与栅极布线313提供不同的栅极信号，使晶体管316与晶体管317的工作时机不同，从而能够控制液晶的取向。
此外，也可以由电容布线310、作为电介质发挥功能的栅极绝缘膜、与第一像素电极或第二像素电极电气地连接的电容电极形成保持电容。
多畴结构在一像素中具备第一液晶元件318与第二液晶元件319。第一液晶元件318由第一像素电极、对置电极、与其间的液晶层构成，第二液晶元件319由第二像素电极、对置电极、与其间的液晶层构成。
像素部并不限定于图16所示的构成。也可以在图16所示的像素部中追加开关、电阻元件、电容元件、晶体管、传感器或逻辑电路。
图17示出了像素的电路构成的另一例。在此，示出了使用有机EL元件的显示装置的像素部的结构。
图17是示出可应用的像素部320的电路的一例的图。在此，示出了在一个像素中使用两个n沟道型的晶体管的例子。本发明的一实施方式的氧化物半导体膜能够用于n沟道型的晶体管的沟道形成区域。该像素部的电路能够应用数字时间灰度驱动。
开关用晶体管321以及驱动用晶体管322能够使用本发明的一实施方式的薄膜晶体管。由此，能够提供可靠性较高的有机EL显示装置。
像素部的电路的构成并不限定于图17所示的构成。也可以在图17所示的像素部的电路中追加开关、电阻元件、电容元件、传感器、晶体管或逻辑电路。
以上是对将本发明的一实施方式的薄膜晶体管用于显示装置的情况的说明。
接着，参照图18对将本发明的一实施方式的薄膜晶体管用于固体摄像元件的情况进行说明。
CMOS(互补金属氧化物半导体)图像传感器是在将电位保持于信号电荷蓄积部，并将该电位经由放大晶体管输出至垂直输出线的固体摄像元件。若在CMOS图像传感器中包含的复位晶体管以及/或传输晶体管中存在漏电流时，由于该漏电流引起充电或放电，信号电荷蓄积部的电位发生变化。若信号电荷蓄积部的电位变化，则放大晶体管的电位也变化，成为偏离本来的电位的值，所拍摄的影像劣化。
对将本发明的一实施方式的薄膜晶体管应用于CMOS图像传感器的复位晶体管以及传输晶体管的情况下的动作的效果进行说明。放大晶体管也可以应用薄膜晶体管或块状晶体管中的任一个。
图18是示出CMOS图像传感器的像素构成的一例的图。像素由作为光电转换元件的光电二极管3002、传输晶体管3004、复位晶体管3006、放大晶体管3008以及各种布线构成，以矩阵状配置多个像素从而构成传感器。也可以设置与放大晶体管3008电气地连接的选择晶体管。在晶体管附图标记中标记的“OS”表示氧化物半导体(OxideSemiconductor)，“Si”表示硅，表示应用于各个晶体管时优选的材料。对于以后的附图也同样如此。
光电二极管3002被连接至传输晶体管3004的源极侧，在传输晶体管3004的漏极侧形成有信号电荷蓄积部3010(FD:也被称为浮动扩散)。信号电荷蓄积部3010连接有复位晶体管3006的源极以及放大晶体管3008的栅极。作为其他构成，也可以删除复位电源线3110。例如，还有不将复位晶体管3006的漏极与复位电源线3110连接，而是与电源线3100或垂直输出线3120连接的方法。
另外，还可以将本发明的一实施方式的氧化物半导体膜用于光电二极管3002，且可以使用与用于传输晶体管3004、复位晶体管3006的氧化物半导体膜相同的材料。
以上是将本发明的一实施方式的薄膜晶体管用于固体摄像元件的情况的说明。
实施例
以下虽然列举实施例、比较例对本发明更具体地进行说明，但本发明不受这些例子的任何限定。
[氧化物烧结体的制造以及特性评价]
实施例1：
以表1所示的比例(原子比)对氧化镓粉末、氧化锡粉末、氧化铟粉末、稀土元素X的氧化物的粉末进行称量，并放入聚乙烯制的罐中，通过干式球磨机进行72小时的混合粉碎，从而制作了混合粉末。
将该混合粉末加入到模具中，在49MPa(500kg/cm2)的压力下做成压制成形体。将该成形体在196MPa(2000kg/cm2)的压力下由CIP进行了致密化。接着，将该成形体放入大气压烧制炉，以350℃保持3小时后，以100℃/小时的升温速度进行升温，再以1450℃保持32小时，然后，放置冷却从而得到氧化物烧结体
<氧化物烧结体的特性评价>
对得到的氧化物烧结体的下述物性进行了评价。将结果示出在表1。
(1)XRD的晶相
在以下的条件下利用X射线衍射测量装置Smartlab对得到的烧结体进行了烧结体的X射线衍射(XRD)测量。由JADE6对得到的XRD图谱进行分析，求出了烧结体中的晶相。将得到的XRD图谱示出在图19。
装置：Smartlab(株式会社理学制)
X射线：Cu-Kα射线(波长1.5418×10-10m)
2θ-θ反射法，连续扫描(2.0°/分钟)
采样间隔：0.02°
狭缝DS(发散狭缝)、SS(散射狭缝)、RS(受光狭缝)：1mm
(2)相对密度(％)
在此，“相对密度”是指通过阿基米德法测量的氧化物烧结体的实测密度除以氧化物烧结体的理论密度所得的值的百分比。在本发明中，如下所述地计算理论密度。
理论密度＝氧化物烧结体中使用的原料粉末的总重量/氧化物烧结体中使用的原料粉末的总体积
例如，使用氧化物A、氧化物B、氧化物C、氧化物D作为氧化物烧结体的原料粉末的情况下，若将氧化物A、氧化物B、氧化物C、氧化物D的使用量(添加量)分别设为a(g)、b(g)、c(g)、d(g)，则通过如下所述地代入而能够计算出理论密度。
理论密度＝(a+b+c+d)/((a/氧化物A的密度)+(b/氧化物B的密度)+(c/氧化物C的密度)+(d/氧化物D的密度))
另外，由于各氧化物的密度与比重几乎相等，所以将《化学便览基础篇I》日本化学编第2修订版(丸善株式会社)中记载的比重的值作为本发明中的各氧化物的密度使用。
(3)体电阻(mΩ·cm)
使用电阻率计LORESTA(三菱化学株式会社制)并基于四探针法(JISR1637)对得到的烧结体的体电阻(mΩ·cm)进行了测量。
(4)以400W的DC功率进行5小时成膜后的靶(氧化物烧结体)的状态
以400W的DC功率进行5小时成膜后，通过目测对靶表面进行了确认。
实施例2～4以及比较例1～4
以表1所示的组成使用原料氧化物，与实施例1同样地进行操作从而得到了氧化物烧结体。与实施例1同样地对得到的氧化物烧结体进行评价。将结果示出在表1以及表2。此外，将得到的XRD图谱示出在图20～图26。
【表1】
【表2】
如表1所示，实施例1～实施例4以满足式(5)～式(8)的原子比含有Ga、Sn、In以及稀土元素X，在成膜后，除侵蚀的形成以外，在外观上没有较大的变化。相对密度在95％以上，体电阻在30mΩ·cm以下。
如表2所示，比较例1不含有稀土元素X，在成膜后的侵蚀部产生了黑色异物以及发丝裂纹。
比较例2的Ga的含量超出式(5)的上限，在成膜后的侵蚀部产生了黑色异物以及发丝裂纹。
比较例3的In的含量低于式(7)的下限，在烧结时试料破裂，未能制造靶。
比较例4的Ga的含量超出式(5)的上限，In的含量低于式(7)的下限，在成膜后的侵蚀部产生了黑色异物以及发丝裂纹。
[薄膜晶体管的制造以及性能评价]
实施例A
(1)成膜工序
使用由在实施例1中制造的氧化物烧结体制作的溅射靶，在表2所示的成膜条件下，在带有热氧化膜(栅极绝缘膜)的硅晶圆(栅极电极)上，经由金属掩模形成50nm的薄膜(氧化物半导体层)。使用高纯度氩气以及1％高纯度氧气的混合气体作为溅射气体进行溅射。
使用4英寸φ靶,以200kHz、占空比50％、输出200W进行薄膜(氧化物半导体层)的成膜。对得到的半导体膜的下述特性进行了评价。将结果示出在表3。
(2)源电极、漏电极的形成
使用金属掩模利用溅射成膜附上钛金属作为源电极、漏电极后，将得到的层叠体在大气中以350℃进行30分钟加热处理。完成薄膜晶体管(TFT)，对TFT的特性进行了评价。
<TFT的特性评价>
对得到的TFT的下述特性进行了以下的项目的评价。
饱和迁移率是根据在施加了5V的漏极电压时的传输特性而求出的。具体而言，制作传递特性Id-Vg的图表，计算各Vg的跨导(Gm)，通过线性区域的公式导出饱和迁移率。另外，Gm由表示，施加电压为-15～25V的Vg，将该范围内的最大迁移率定义为饱和迁移率。在本说明书中，如果事前没有特别地说明，则饱和迁移率是以该方法进行评价的。上述Id为源电极、漏电极间的电流，Vg为在将电压Vd施加至源电极、漏电极间时的栅极电压。
阈值电压(Vth)是根据传输特性的图表定义的Id＝10-9A处的Vg。
开关比(on-off比)是将Vg＝-10V的Id的值设为断开电流值，Vg＝20V的Id的值设为on电流值而确定的比[On/Off]。
将结果示出在表3的“加热处理后的TFT的特性”。
(3)保护绝缘膜的形成
在加热处理后的半导体膜上，通过化学蒸镀法(CVD)在基板温度300℃下形成SiO2膜(保护绝缘膜；层间绝缘膜)，然后，以350℃进行1小时加热处理作为后退火处理。
在与“加热处理后的TFT特性”同样的条件下对进行了SiO2膜成膜后的加热处理的TFT特性进行评价。将结果示出在表3的“通过CVD成膜SiO2膜后进行加热处理得到的TFT的特性”。
<半导体膜的特性评价>
此外,还同时制作仅将氧化物薄膜载置于玻璃基板上的样品,按照以下的顺序,在半导体膜成膜的加热处理后、以及在CVD中SiO2膜刚成膜后以及加热处理后的各阶段进行霍尔测量，对载流子密度的增减等半导体膜的特性进行测量并评价。
另外,得到的氧化物薄膜具有与所使用的靶相同的原子比组成。
霍尔效应测量：
如图27所示，与TFT制造工序同样地在玻璃基板上成膜厚度50nm的氧化物半导体膜，在进行了加热处理后，切出边为1cm的正方形，通过离子涂布机使用金属掩模以使金(Au)在四条边为2mm×2mm以下的大小的方式进行成膜，在Au金属上载置铟焊料，使其接触良好，制成霍尔效应测量用样品。
使用日本电气硝子株式会社制ABC-G作为玻璃基板。
将霍尔效应测量用样品设置在霍尔效应·电阻率测量装置(ResiTest8300型，东阳特克尼卡公司制)中，在室温下对霍尔效应进行评价，求出了载流子密度以及迁移率。将结果示于表3的“加热处理后的半导体膜的特性”。
在上述霍尔效应测量用样品的半导体膜上，如图18所示地通过CVD装置使SiO2膜成膜后，在与“加热处理后的半导体膜的特性”同样的条件下实施霍尔测量。将结果示出在表3的“通过CVD成膜SiO2膜后的半导体膜的特性”。
进而，在加热处理后也在与“加热处理后的半导体膜的特性”同样的条件下进行了霍尔测量。在SiO2膜上将测量用针刺入到金层中，获得接触。将结果示出在表3的“通过CVD成膜SiO2膜后，进行加热处理得到的半导体膜的特性”。
半导体膜的晶体特性：
将通过X射线衍射(XRD)测量对溅射后(膜堆积后)的未加热的膜以及加热后的膜的晶体性进行评价而得的结果示出在表3。
半导体膜的带隙：
对在石英基板上成膜、与半导体膜同样地进行了热处理的薄膜试样的透射光谱进行了测量，将横轴的波长转换为能量(eV)，将纵轴的透射率转化为(αhv)2(在此，α:吸收系数h：普朗克常数v：振动数)后，将直线拟合至吸收上升的部分，计算出该直线与基线相交处的eV值。
实施例B以及比较例A：
使用由在表3所示的实施例3中制造的氧化物烧结体制作的溅射靶，除了使条件为表3所示的条件以外，与实施例A同样地制造半导体膜以及薄膜晶体管并进行了评价。将结果示出在表3。
【表3】
如表3所示，实施例A、实施例B是使用实施例1、实施例2的烧结体对半导体膜进行成膜而得的，即便在加热后也得到了作为TFT的特性。
比较例A是使用比较例1的烧结体，制膜成半导体膜而得的，若进行加热，则膜会导通，未能得到作为TFT的特性。
工业实用性
本发明的一方案的氧化物半导体膜作为薄膜晶体管等的半导体膜是有用的。
本发明的一方案的氧化物烧结体作为溅射靶材是有用的。
附图标记说明
1 氧化物烧结体
3 背板
20 硅晶圆
30 栅极绝缘膜
40 氧化物半导体薄膜
50 源电极
60 漏电极
70 层间绝缘膜
70A 层间绝缘膜
70B 层间绝缘膜
100 薄膜晶体管
100A 薄膜晶体管
300 基板
301 像素部
302 第一扫描线驱动电路
303 第二扫描线驱动电路
304 信号线驱动电路
310 电容布线
312 栅极布线
313 栅极布线
314 漏电极
316 晶体管
317 晶体管
318 第一液晶元件
319 第二液晶元件
320 像素部
321 开关用晶体管
322 驱动用晶体管
3002 光电二极管
3004 传输晶体管
3006 复位晶体管
3008 放大晶体管
3010 信号电荷蓄积部
3100 电源线
3110 复位电源线
3120 垂直输出线。

Claims (62)

1.一种氧化物半导体膜，其特征在于，以下述原子比含有In、Ga以及Sn，
0.01≦Ga/(In+Ga+Sn)≦0.30…(1)
0.01≦Sn/(In+Ga+Sn)≦0.40…(2)
0.55≦In/(In+Ga+Sn)≦0.98…(3)，
且以下述原子比含有稀土元素X，
0.03≦X/(In+Ga+Sn+X)≦0.25…(4)。
2.如权利要求1所述的氧化物半导体膜，其特征在于，
该氧化物半导体膜为无定形状态。
3.如权利要求1或2所述的氧化物半导体膜，其特征在于，
Ga的比例[Ga/(In+Ga+Sn)]以原子比表示为0.02≤Ga/(In+Ga+Sn)≤0.25。
4.如权利要求3所述的氧化物半导体膜，其特征在于，
Ga的比例[Ga/(In+Ga+Sn)]以原子比表示为0.03≤Ga/(In+Ga+Sn)≤0.20。
5.如权利要求1或2所述的氧化物半导体膜，其特征在于，
Sn的比例[Sn/(In+Ga+Sn)]以原子比表示为0.02≤Sn/(In+Ga+Sn)≤0.35。
6.如权利要求5所述的氧化物半导体膜，其特征在于，
Sn的比例[Sn/(In+Ga+Sn)]以原子比表示为0.03≤Sn/(In+Ga+Sn)≤0.30。
7.如权利要求1或2所述的氧化物半导体膜，其特征在于，
In的比例[In/(In+Ga+Sn)]以原子比表示为0.60≤In/(In+Ga+Sn)≤0.96。
8.如权利要求7所述的氧化物半导体膜，其特征在于，
In的比例[In/(In+Ga+Sn)]以原子比表示为0.60≤In/(In+Ga+Sn)≤0.94。
9.如权利要求1或2所述的氧化物半导体膜，其特征在于，
In的比例[In/(In+Ga+Sn)]以原子比表示为0.85以上的情况下，稀土元素X的比例[X/(In+Ga+Sn+X)]以原子比表示为0.03以上。
10.如权利要求9所述的氧化物半导体膜，其特征在于，
In的比例[In/(In+Ga+Sn)]以原子比表示为0.85以上的情况下，稀土元素X的比例[X/(In+Ga+Sn+X)]以原子比表示为0.04以上。
11.如权利要求9所述的氧化物半导体膜，其特征在于，
In的比例[In/(In+Ga+Sn)]以原子比表示为0.85以上的情况下，稀土元素X的比例[X/(In+Ga+Sn+X)]以原子比表示为0.05以上。
12.如权利要求9所述的氧化物半导体膜，其特征在于，
In的比例[In/(In+Ga+Sn)]以原子比表示为0.85以上的情况下，稀土元素X的比例[X/(In+Ga+Sn+X)]以原子比表示为0.25以下。
13.如权利要求1或2所述的氧化物半导体膜，其特征在于，
In的比例[In/(In+Ga+Sn)]以原子比表示为0.70以下的情况下，稀土元素X的比例[X/(In+Ga+Sn+X)]以原子比表示为0.25以下。
14.如权利要求13所述的氧化物半导体膜，其特征在于，
In的比例[In/(In+Ga+Sn)]以原子比表示为0.70以下的情况下，稀土元素X的比例[X/(In+Ga+Sn+X)]以原子比表示为0.20以下。
15.如权利要求13所述的氧化物半导体膜，其特征在于，
In的比例[In/(In+Ga+Sn)]以原子比表示为0.70以下的情况下，稀土元素X的比例[X/(In+Ga+Sn+X)]以原子比表示为0.17以下。
16.如权利要求13所述的氧化物半导体膜，其特征在于，
In的比例[In/(In+Ga+Sn)]以原子比表示为0.70以下的情况下，稀土元素X的比例[X/(In+Ga+Sn+X)]以原子比表示为0.03以上。
17.如权利要求1或2所述的氧化物半导体膜，其特征在于，
In的比例[In/(In+Ga+Sn)]以原子比表示为超过0.70小于0.85的情况下，Ga的比例[Ga/(In+Ga+Sn)]以原子比表示为超过0.10。
18.如权利要求1或2所述的氧化物半导体膜，其特征在于，
Sn的比例[Sn/(In+Ga+Sn)]以原子比表示为超过0.20。
19.如权利要求1或2所述的氧化物半导体膜，其特征在于，
以下述原子比含有In、Ga以及Sn，
0.02≦Ga/(In+Ga+Sn)≦0.25…(1A)
0.02≦Sn/(In+Ga+Sn)≦0.35…(2A)
0.60≦In/(In+Ga+Sn)≦0.96…(3A)，
且以下述原子比含有稀土元素X，
0.03≦X/(In+Ga+Sn+X)≦0.25…(4A)。
20.如权利要求19所述的氧化物半导体膜，其特征在于，
以下述原子比含有In、Ga以及Sn，
0.03≦Ga/(In+Ga+Sn)≦0.20…(1B)
0.03≦Sn/(In+Ga+Sn)≦0.30…(2B)
0.60≦In/(In+Ga+Sn)≦0.94…(3B)，
且以下述原子比含有稀土元素X，
0.03≦X/(In+Ga+Sn+X)≦0.25…(4B)。
21.如权利要求1或2所述的氧化物半导体膜，其特征在于，所述稀土元素X为选自钇(Y)、镧(La)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)以及镥(Lu)中的一种以上的稀土元素。
22.如权利要求21所述的氧化物半导体膜，其特征在于，所述稀土元素X为选自钇(Y)、镧(La)、钕(Nd)以及钐(Sm)的一种以上的稀土元素。
23.如权利要求21所述的氧化物半导体膜，其特征在于，所述稀土元素X为选自钇(Y)、钐(Sm)以及镱(Yb)的一种以上的稀土元素。
24.如权利要求1～23的任一项所述的氧化物半导体膜，其特征在于，通过ICP即电感耦合等离子体测量或XRF即X射线荧光光谱测量而对各元素的存在量进行测量，从而求出所述氧化物半导体薄膜中的各金属元素的以原子比表示的含量。
25.如权利要求1～23的任一项所述的氧化物半导体膜，其特征在于，通过使用扇型动态二次离子质量分析仪SIMS分析来测量各元素的存在量，从而求出所述氧化物半导体薄膜中的各金属元素的以原子比表示的含量。
26.一种薄膜晶体管，其特征在于，使用权利要求1～25的任一项所述的氧化物半导体膜。
27.一种氧化物烧结体，其特征在于，以下述原子比含有In、Ga以及Sn，
0.01≦Ga/(In+Ga+Sn)≦0.30…(5)
0.01≦Sn/(In+Ga+Sn)≦0.40…(6)
0.55≦In/(In+Ga+Sn)≦0.98…(7)，
且以下述原子比含有稀土元素X，
0.03≦X/(In+Ga+Sn+X)≦0.25…(8)。
28.如权利要求27所述的氧化物烧结体，其特征在于，
Ga的比例[Ga/(In+Ga+Sn)]以原子比表示为0.02≤Ga/(In+Ga+Sn)≤0.27。
29.如权利要求28所述的氧化物烧结体，其特征在于，
Ga的比例[Ga/(In+Ga+Sn)]以原子比表示为0.03≤Ga/(In+Ga+Sn)≤0.23。
30.如权利要求27或28所述的氧化物烧结体，其特征在于，
Sn的比例[Sn/(In+Ga+Sn)]以原子比表示为0.02≤Sn/(In+Ga+Sn)≤0.35。
31.如权利要求30所述的氧化物烧结体，其特征在于，
Sn的比例[Sn/(In+Ga+Sn)]以原子比表示为0.03≤Sn/(In+Ga+Sn)≤0.30。
32.如权利要求27或28所述的氧化物烧结体，其特征在于，
In的比例[In/(In+Ga+Sn)]以原子比表示为0.60≤In/(In+Ga+Sn)≤0.96。
33.如权利要求32所述的氧化物烧结体，其特征在于，
In的比例[In/(In+Ga+Sn)]以原子比表示为0.60≤In/(In+Ga+Sn)≤0.94。
34.如权利要求27或28所述的氧化物烧结体，其特征在于，
稀土元素X的比例[X/(In+Ga+Sn+X)]以原子比表示为0.04≤X/(In+Ga+Sn+X)≤0.20。
35.如权利要求34所述的氧化物烧结体，其特征在于，
稀土元素X的比例[X/(In+Ga+Sn+X)]以原子比表示为0.05≤X/(In+Ga+Sn+X)≤0.17。
36.如权利要求27或28所述的氧化物烧结体，其特征在于，
所述氧化物烧结体中的全部金属元素的70原子％以上为In、Ga、Sn以及稀土元素X。
37.如权利要求36所述的氧化物烧结体，其特征在于，
所述氧化物烧结体中的全部金属元素的80原子％以上为In、Ga、Sn以及稀土元素X。
38.如权利要求36所述的氧化物烧结体，其特征在于，
所述氧化物烧结体中的全部金属元素的90原子％以上为In、Ga、Sn以及稀土元素X。
39.如权利要求36所述的氧化物烧结体，其特征在于，
所述氧化物烧结体中的全部金属元素的95原子％以上为In、Ga、Sn以及稀土元素X。
40.如权利要求36所述的氧化物烧结体，其特征在于，
所述氧化物烧结体中的全部金属元素的98原子％以上为In、Ga、Sn以及稀土元素X。
41.如权利要求36所述的氧化物烧结体，其特征在于，
所述氧化物烧结体中的全部金属元素的99原子％以上为In、Ga、Sn以及稀土元素X。
42.如权利要求27或28所述的氧化物烧结体，其特征在于，
以满足下述式(5A)至(7A)的范围的原子比含有In、Ga以及Sn，
0.02≦Ga/(In+Ga+Sn)≦0.27…(5A)
0.02≦Sn/(In+Ga+Sn)≦0.35…(6A)
0.60≦In/(In+Ga+Sn)≦0.96…(7A)，
且以满足下式(8A)的范围的原子比含有稀土元素X，
0.04≦X/(In+Ga+Sn+X)≦0.20…(8A)。
43.如权利要求42所述的氧化物烧结体，其特征在于，
以满足下述式(5B)至(7B)的范围的原子比含有In、Ga以及Sn，
0.03≦Ga/(In+Ga+Sn)≦0.23…(5B)
0.03≦Sn/(In+Ga+Sn)≦0.30…(6B)
0.60≦In/(In+Ga+Sn)≦0.94…(7B)，
且以满足下式(8B)的范围的原子比含有稀土元素X，
0.05≦X/(In+Ga+Sn+X)≦0.17…(8B)。
44.如权利要求27或28所述的氧化物烧结体，其特征在于，所述稀土元素X为选自钇(Y)、镧(La)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)以及镥(Lu)中的一种以上的稀土元素。
45.如权利要求44所述的氧化物烧结体，其特征在于，所述稀土元素X为选自钇(Y)、镧(La)、钕(Nd)以及钐(Sm)的一种以上的稀土元素。
46.如权利要求44所述的氧化物烧结体，其特征在于，所述稀土元素X为选自钇(Y)、钐(Sm)以及镱(Yb)的一种以上的稀土元素。
47.如权利要求27或28所述的氧化物烧结体，其特征在于，以In2O3晶体为主成分，并含有X2Sn2O7晶体或X3Ga5O12晶体之一，或同时含有X2Sn2O7晶体以及X3Ga5O12晶体，X表示所述稀土元素。
48.如权利要求27或28所述的氧化物烧结体，其特征在于，
In2O3晶体在所述氧化物烧结体的全部氧化物中所占的比例超过50质量％。
49.如权利要求48所述的氧化物烧结体，其特征在于，
In2O3晶体在所述氧化物烧结体的全部氧化物中所占的比例为55质量％以上。
50.如权利要求48所述的氧化物烧结体，其特征在于，
In2O3晶体在所述氧化物烧结体的全部氧化物中所占的比例为60质量％以上。
51.如权利要求27或28所述的氧化物烧结体，其特征在于，
通过X射线解析求出的In2O3与X2Sn2O7的质量比为In2O3>X2Sn2O7。
52.如权利要求27所述的氧化物烧结体，其特征在于，
Ga/(In+Ga+Sn)为0.131，
Sn/(In+Ga+Sn)为0.204，
In/(In+Ga+Sn)为0.665，
X/(In+Ga+Sn+X)为0.141。
53.如权利要求27所述的氧化物烧结体，其特征在于，
Ga/(In+Ga+Sn)为0.130，
Sn/(In+Ga+Sn)为0.122，
In/(In+Ga+Sn)为0.748，
X/(In+Ga+Sn+X)为0.140。
54.如权利要求27所述的氧化物烧结体，其特征在于，
Ga/(In+Ga+Sn)为0.140，
Sn/(In+Ga+Sn)为0.219，
In/(In+Ga+Sn)为0.641，
X/(In+Ga+Sn+X)为0.145。
55.如权利要求27所述的氧化物烧结体，其特征在于，
Ga/(In+Ga+Sn)为0.143，
Sn/(In+Ga+Sn)为0.133，
In/(In+Ga+Sn)为0.724，
X/(In+Ga+Sn+X)为0.161。
56.如权利要求27或28所述的氧化物烧结体，其特征在于，
不含有Ga3InSn5O16化合物及Ga2In6Sn2O16化合物中的任一种或两种。
57.如权利要求27或28所述的氧化物烧结体，其特征在于，
所述氧化物烧结体中，Ga3InSn5O16化合物及Ga2In6Sn2O16化合物的合计为50质量％以下。
58.如权利要求27或28所述的氧化物烧结体，其特征在于，该氧化物烧结体的相对密度为95％以上。
59.如权利要求27或28所述的氧化物烧结体，其特征在于，该氧化物烧结体的体电阻为30mΩcm以下。
60.一种溅射靶，其特征在于，包括如权利要求27～59的任一项所述的氧化物烧结体与背板。
61.一种氧化物烧结体的制造方法，其特征在于，
以满足下述式(5)至(8)所记载的原子比将氧化铟(In2O3)、氧化镓(Ga2O3)、氧化锡(SnO2)以及稀土元素X的氧化物(X2O3)混合并烧结，0.01≦Ga/(In+Ga+Sn)≦0.30…(5)
0.01≦Sn/(In+Ga+Sn)≦0.40…(6)
0.55≦In/(In+Ga+Sn)≦0.98…(7)
0.03≦X/(In+Ga+Sn+X)≦0.25…(8)，
式(5)至(8)中，In是铟，Ga是镓，Sn是锡，X表示稀土元素。
62.一种电子设备，其特征在于，使用如权利要求26所述的薄膜晶体管。
CN201880012548.4A 2017-02-22 2018-02-15 氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶 Active CN110447093B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-031460 2017-02-22
JP2017031460 2017-02-22
PCT/JP2018/005245 WO2018155301A1 (ja) 2017-02-22 2018-02-15 酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲット

Publications (2)

Publication Number Publication Date
CN110447093A CN110447093A (zh) 2019-11-12
CN110447093B true CN110447093B (zh) 2023-04-25

Family

ID=63253791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880012548.4A Active CN110447093B (zh) 2017-02-22 2018-02-15 氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶

Country Status (6)

Country Link
US (1) US11251310B2 (zh)
JP (1) JP6902090B2 (zh)
KR (1) KR102380806B1 (zh)
CN (1) CN110447093B (zh)
TW (1) TWI786088B (zh)
WO (1) WO2018155301A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289863A (zh) * 2020-09-25 2021-01-29 华南理工大学 一种金属氧化物半导体及薄膜晶体管与应用
US20210343876A1 (en) * 2018-08-01 2021-11-04 Idemitsu Kosan Co.,Ltd. Crystal structure compound, oxide sintered body, sputtering target, crystalline oxide thin film, amorphous oxide thin film, thin film transistor and electronic equipment
CN110767745A (zh) * 2019-09-18 2020-02-07 华南理工大学 复合金属氧化物半导体及薄膜晶体管与应用
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
JP7373428B2 (ja) 2020-02-14 2023-11-02 株式会社神戸製鋼所 薄膜トランジスタ、酸化物半導体薄膜、およびスパッタリングターゲット
CN112390622A (zh) * 2020-11-23 2021-02-23 先导薄膜材料（广东）有限公司 一种eigzo靶材的制备方法
KR20220090871A (ko) * 2020-12-23 2022-06-30 한양대학교 산학협력단 Igto 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법
KR20220094735A (ko) * 2020-12-29 2022-07-06 에이디알씨 주식회사 결정성 산화물 반도체 박막 및 그 형성 방법, 박막 트랜지스터 및 그 제조 방법, 표시 패널 및 전자 장치
KR20220156718A (ko) * 2021-05-18 2022-11-28 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007138288A (ja) * 2005-10-21 2007-06-07 Shin Etsu Chem Co Ltd 多層コート耐食性部材
WO2009128424A1 (ja) * 2008-04-16 2009-10-22 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
WO2009145272A1 (ja) * 2008-05-28 2009-12-03 三菱マテリアル株式会社 強誘電体薄膜形成用組成物、強誘電体薄膜の形成方法並びに該方法により形成された強誘電体薄膜
JP2010030824A (ja) * 2008-07-28 2010-02-12 Idemitsu Kosan Co Ltd 金属相含有酸化インジウム焼結体及びその製造方法
JP2015124145A (ja) * 2013-12-27 2015-07-06 住友金属鉱山株式会社 酸化インジウム系酸化物焼結体およびその製造方法
WO2015115330A1 (ja) * 2014-01-31 2015-08-06 独立行政法人物質・材料研究機構 薄膜トランジスタ、酸化物半導体、およびその製造方法
KR20150108110A (ko) * 2014-03-17 2015-09-25 삼성중공업 주식회사 도장장치
JP2016026268A (ja) * 2015-10-14 2016-02-12 出光興産株式会社 Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04272612A (ja) 1991-02-26 1992-09-29 Kojundo Chem Lab Co Ltd 透明電極
US20020017331A1 (en) 2000-06-30 2002-02-14 Renaud Michel C. Variable stiffness bellows
EP2278041B1 (en) 2001-08-02 2012-05-23 Idemitsu Kosan Co., Ltd. Sputtering target and transparent conductive film obtainable by the target
ITMI20012075A1 (it) * 2001-10-08 2003-04-08 Consiglio Nazionale Ricerche Procedimento per il conferimento e controllo su scale micro e nanomatriche dell'anisotropia di proprieta' strutturali elettriche ottiche ed
KR100514952B1 (ko) * 2003-01-15 2005-09-14 주식회사 피앤아이 씨앗층과 벌크층의 성막 시퀀스 방법을 이용한 인듐 주석산화물 박막 형성 방법
DE102007009546B4 (de) 2007-02-27 2008-12-04 Continental Automotive Gmbh Verfahren und Vorrichtung zur Steuerung einer Brennkraftmaschine eines auf den Betrieb mit CNG-Gas umschaltbaren Kraftfahrzeugs
KR101533391B1 (ko) * 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
KR20110047308A (ko) 2009-10-30 2011-05-09 삼성코닝정밀소재 주식회사 산화인듐주석 스퍼터링 타겟 및 이를 이용하여 제조되는 투명전도막
JP2011174134A (ja) * 2010-02-24 2011-09-08 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
US9224820B2 (en) 2012-05-31 2015-12-29 Samsung Corning Advanced Glass, Llc Oxide semiconductor sputtering target, method of manufacturing thin-film transistors using the same, and thin film transistor manufactured using the same
JP2014111818A (ja) 2012-11-09 2014-06-19 Idemitsu Kosan Co Ltd スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP5802343B2 (ja) 2014-01-15 2015-10-28 株式会社神戸製鋼所 薄膜トランジスタ
KR102514007B1 (ko) * 2015-04-22 2023-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 촬상 장치의 구동 방법, 및 전자 기기
JP6610062B2 (ja) * 2015-07-31 2019-11-27 日本製鉄株式会社 チタン板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007138288A (ja) * 2005-10-21 2007-06-07 Shin Etsu Chem Co Ltd 多層コート耐食性部材
WO2009128424A1 (ja) * 2008-04-16 2009-10-22 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
WO2009145272A1 (ja) * 2008-05-28 2009-12-03 三菱マテリアル株式会社 強誘電体薄膜形成用組成物、強誘電体薄膜の形成方法並びに該方法により形成された強誘電体薄膜
JP2010030824A (ja) * 2008-07-28 2010-02-12 Idemitsu Kosan Co Ltd 金属相含有酸化インジウム焼結体及びその製造方法
JP2015124145A (ja) * 2013-12-27 2015-07-06 住友金属鉱山株式会社 酸化インジウム系酸化物焼結体およびその製造方法
WO2015115330A1 (ja) * 2014-01-31 2015-08-06 独立行政法人物質・材料研究機構 薄膜トランジスタ、酸化物半導体、およびその製造方法
KR20150108110A (ko) * 2014-03-17 2015-09-25 삼성중공업 주식회사 도장장치
JP2016026268A (ja) * 2015-10-14 2016-02-12 出光興産株式会社 Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨智超 ; .高k栅介质材料的研究进展.赤峰学院学报(自然科学版).2008,(第04期),全文. *

Also Published As

Publication number Publication date
TW201833062A (zh) 2018-09-16
US11251310B2 (en) 2022-02-15
TWI786088B (zh) 2022-12-11
KR20190117528A (ko) 2019-10-16
WO2018155301A1 (ja) 2018-08-30
JP6902090B2 (ja) 2021-07-14
JPWO2018155301A1 (ja) 2019-12-12
CN110447093A (zh) 2019-11-12
US20190378933A1 (en) 2019-12-12
KR102380806B1 (ko) 2022-03-30

Similar Documents

Publication Publication Date Title
CN110447093B (zh) 氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶
TWI760539B (zh) 濺鍍靶材、氧化物半導體薄膜、薄膜電晶體及電子機器
CN110678433B (zh) 氧化物烧结体及制造方法、薄膜及薄膜晶体管、电子设备、溅射靶
JP6869157B2 (ja) 酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタ
CN110234785B (zh) 非晶质氧化物半导体膜、氧化物烧结体以及薄膜晶体管
CN110234789B (zh) 氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶
JP2019064887A (ja) 酸化物焼結体、スパッタリングターゲット、酸化物半導体薄膜、および薄膜トランジスタ
JP2019064859A (ja) 酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタ
KR102598375B1 (ko) 결정 구조 화합물, 산화물 소결체, 스퍼터링 타깃, 결정질 산화물 박막, 아모르퍼스 산화물 박막, 박막 트랜지스터, 및 전자 기기
JP2019077599A (ja) 酸化物焼結体、スパッタリングターゲット、酸化物半導体薄膜、および薄膜トランジスタ
JP2019077594A (ja) 酸化物焼結体、スパッタリングターゲット、酸化物半導体薄膜、および薄膜トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant