CN110678433B - 氧化物烧结体及制造方法、薄膜及薄膜晶体管、电子设备、溅射靶 - Google Patents

氧化物烧结体及制造方法、薄膜及薄膜晶体管、电子设备、溅射靶 Download PDF

Info

Publication number
CN110678433B
CN110678433B CN201880020911.7A CN201880020911A CN110678433B CN 110678433 B CN110678433 B CN 110678433B CN 201880020911 A CN201880020911 A CN 201880020911A CN 110678433 B CN110678433 B CN 110678433B
Authority
CN
China
Prior art keywords
oxide
thin film
sintered body
oxide semiconductor
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880020911.7A
Other languages
English (en)
Other versions
CN110678433A (zh
Inventor
井上一吉
柴田雅敏
川岛绘美
霍间勇辉
笘井重和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN110678433A publication Critical patent/CN110678433A/zh
Application granted granted Critical
Publication of CN110678433B publication Critical patent/CN110678433B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01GCOMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00Compounds of gallium, indium or thallium
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64Burning or sintering processes
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3217Aluminum oxide or oxide forming salts thereof, e.g. bauxite, alpha-alumina
    • C04B2235/3222Aluminates other than alumino-silicates, e.g. spinel (MgAl2O4)
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C04B2235/3225Yttrium oxide or oxide-forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3293Tin oxides, stannates or oxide forming salts thereof, e.g. indium tin oxide [ITO]
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/60Aspects relating to the preparation, properties or mechanical treatment of green bodies or pre-forms
    • C04B2235/604Pressing at temperatures other than sintering temperatures
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C04B2235/6567Treatment time
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/72Products characterised by the absence or the low content of specific components, e.g. alkali metal free alumina ceramics
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/72Products characterised by the absence or the low content of specific components, e.g. alkali metal free alumina ceramics
    • C04B2235/725Metal content
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74Physical characteristics
    • C04B2235/76Crystal structural characteristics, e.g. symmetry
    • C04B2235/761Unit-cell parameters, e.g. lattice constants
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74Physical characteristics
    • C04B2235/76Crystal structural characteristics, e.g. symmetry
    • C04B2235/762Cubic symmetry, e.g. beta-SiC
    • C04B2235/764Garnet structure A3B2(CO4)3
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74Physical characteristics
    • C04B2235/77Density
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/80Phases present in the sintered or melt-cast ceramic products other than the main phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

本发明涉及氧化物烧结体及制造方法、薄膜及薄膜晶体管、电子设备、溅射靶。其中,氧化物烧结体以下述式(1)~(3)所规定的范围的原子比含有In元素、Y元素以及Ga元素,0.80≦In/(In+Y+Ga)≦0.96…(1)0.02≦Y/(In+Y+Ga)≦0.10…(2)0.02≦Ga/(In+Y+Ga)≦0.15…(3)并且,以下述式(4)所规定的范围的原子比含有Al元素,0.005≦Al/(In+Y+Ga+Al)≦0.07…(4)式中,In、Y、Ga、Al分别表示氧化物烧结体中的In元素、Y元素、Ga元素以及Al元素的原子数。

Description

氧化物烧结体及制造方法、薄膜及薄膜晶体管、电子设备、溅 射靶
技术领域
本发明涉及石榴石化合物、氧化物烧结体、氧化物半导体薄膜、薄膜晶体管、电子设备以及图像传感器。
背景技术
薄膜晶体管所使用的无定形(非晶质)氧化物半导体与通用的无定形硅(a-Si)相比具有高载流子迁移率,光学带隙较大,能够在低温下成膜,因而期待将其用于要求大型、高成像清晰度、高速驱动的下一代显示器或耐热性低的树脂基板等。
在形成上述氧化物半导体(膜)时,优选使用对溅射靶进行溅射的溅射法。这是因为,利用溅射法形成的薄膜与利用离子电镀法或真空蒸镀法、电子束蒸镀法形成的薄膜相比,膜面方向(膜面内)的成分组成或膜厚等的面内均匀性优良,能够形成与溅射靶成分组成相同的薄膜。
在专利文献1中,有涉及包含由In2O3构成的方铁锰矿晶相与A3B5O12晶相(式中,A为从由Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu构成的组中选择的一种以上的元素,B为从由Al以及Ga构成的组中选择的一种以上的元素)的氧化物烧结体的记载。此外,还有涉及氧化物半导体薄膜、薄膜晶体管的记载。
另一方面,对更高性能的TFT具有的强烈要求,对具有高迁移率的、CVD(ChemicalVapor Deposition:化学气相沉积)等的特性变化小的材料的要求较大。
作为氧化物半导体的材料,已知有氧化锌或含有氧化锌的材料。公开有由电子载流子浓度不足1018/cm3的非晶质氧化物(氧化物半导体)形成的薄膜晶体管(专利文献2~4)。
此外,还公开了关于将氧化物半导体与光电转换元件组合而得的固体摄像装置或图像传感器(专利文献5)。
现有技术文献
专利文献
专利文献1:国际公开2015/098060号公报
专利文献2:日本特开2006-165527号公报
专利文献3:日本特开2006-165528号公报
专利文献4:日本特开2006-165529号公报
专利文献5:日本特开2017-135410号公报
发明内容
发明要解决的技术问题
本发明的目的在于,提供由新的氧化物系构成的、氧化物烧结体、溅射靶、在用于薄膜晶体管(以下有时称为TFT)时发挥优异的TFT性能的氧化物半导体薄膜。
另外,这些技术问题的记载不妨碍其它技术问题的存在。另外,本发明的一方案无需解决所有这些技术问题。另外,可自然而然地从说明书、附图、权利要求等记载中明确除了这些以外的技术问题,能够从说明书、附图、权利要求等记载中提取出除这些以外的技术问题。
用于解决上述技术问题的方案
根据本发明,能够提供以下氧化物烧结体、溅射靶、氧化物半导体薄膜、薄膜晶体管、电子设备、石榴石化合物以及图像传感器。
一种氧化物烧结体,其特征在于,以下述式(1-1)~(1-3)所规定的范围的原子比含有In元素、Y元素以及Ga元素,
0.80≦In/(In+Y+Ga)≦0.96 …(1-1)
0.02≦Y/(In+Y+Ga)≦0.10 …(1-2)
0.02≦Ga/(In+Y+Ga)≦0.15 …(1-3)
并且,以下述式(1-4)所规定的范围的原子比含有Al元素,
0.005≦Al/(In+Y+Ga+Al)≦0.07…(1-4)
(式中,In、Y、Ga、Al分别表示氧化物烧结体中的In元素、Y元素、Ga元素以及Al元素的原子数。)。
如上所述的氧化物烧结体,其特征在于,以下述式(1-5)所规定的范围的原子比含有Ga元素
0.02≦Ga/(In+Y+Ga)≦0.10 …(1-5)
如上所述的氧化物烧结体,其特征在于,以下述式(1-6)所规定的范围的原子比含有正四价以上的金属元素X的氧化物,
0.00005≦X/(In+Y+Ga+Al+X)≦0.005…(1-6)
(式中,X表示氧化物烧结体中的X元素的原子数。)。
如上所述的氧化物烧结体,含有以In2O3表示的方铁锰矿晶相,并含有Y3Ga5O12晶相或Y3Ga4AlO12晶相的任一种、或同时含有Y3Ga5O12晶相与Y3Ga4AlO12晶相。
一种氧化物烧结体,是将In元素、Y元素、Ga元素、Al元素以及O元素作为主要构成元素的氧化物烧结体,其特征在于,含有以In2O3表示的方铁锰矿晶相,并含有Y3Ga5O12晶相或Y3Ga4AlO12晶相的任一种、或同时含有Y3Ga5O12晶相与Y3Ga4AlO12晶相。
一种氧化物烧结体,是将In元素、Y元素、Ga元素、Al元素、正四价的金属元素以及O元素作为主要构成元素的氧化物烧结体,其特征在于,含有以In2O3表示的方铁锰矿晶相与Y3Ga4AlO12晶相。
如上所述的氧化物烧结体,其特征在于,该氧化物烧结体的相对密度为95%以上。
如上所述的氧化物烧结体,其特征在于,该氧化物烧结体的体电阻为30mΩ·cm以下。
一种溅射靶,其特征在于,含有如上所述的氧化物烧结体与背板。
一种氧化物半导体薄膜,其特征在于,以下述式(1-7)~(1-9)所规定的范围的原子比含有In元素、Y元素以及Ga元素,
0.80≦In/(In+Y+Ga)≦0.96 …(1-7)
0.02≦Y/(In+Y+Ga)≦0.10 …(1-8)
0.02≦Ga/(In+Y+Ga)≦0.15 …(1-9)
并且,以下述式(1-10)所规定的范围的原子比含有Al元素,
0.005≦Al/(In+Y+Ga+Al)≦0.07…(1-10)
(式中,In、Y、Ga、Al分别表示氧化物半导体薄膜中的In元素、Y元素、Ga元素以及Al元素的原子数。)。
如上所述的氧化物半导体薄膜,其特征在于,以下述式(1-11)所规定的范围的原子比含有Ga元素。
0.02≦Ga/(In+Y+Ga)≦0.10 …(1-11)
如上所述的氧化物半导体薄膜,其特征在于,以下述式(1-12)所规定的范围的原子比含有正四价以上的金属元素X的氧化物,
0.00005≦X/(In+Y+Ga+Al+X)≦0.005…(1-12)
(式中,X表示氧化物半导体薄膜中的X元素的原子数。)。
如上所述的氧化物半导体薄膜,其特征在于,含有以In2O3表示的方铁锰矿晶相。
如上所述的氧化物半导体薄膜,其特征在于,以所述In2O3表示的方铁锰矿晶相的晶格常数为10.083×10-10m以下。
一种薄膜晶体管,其特征在于,含有如上所述的氧化物半导体薄膜。
一种电子设备,其特征在于,含有如上所述的薄膜晶体管。
一种石榴石化合物,其特征在于,以通式(I)表示,
Ln3(Ga5-XAlX)O12(I)
(式中,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。X为0<X<5。)。
一种石榴石化合物,其特征在于,以通式(I)表示,
Ln3(Ga5-XAlX)O12(I)
(式中,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。X为0<X<5。),且该石榴石化合物的晶格常数为11.93×10-10m以上、12.20×10-10m以下。
如上所述的石榴石化合物,其特征在于,Ln为Yb元素。
一种氧化物烧结体,其特征在于,含有以通式(I)表示的石榴石晶相,
Ln3(Ga5-XAlX)O12(I)
(式中,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。X为0<X<5。)。
一种氧化物烧结体,其特征在于,含有石榴石晶相,该石榴石晶相包含In元素、Ga元素、Al元素以及Ln元素,其晶格常数为11.93×10-10m以上、12.20×10-10m以下(其中,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。)。
一种氧化物烧结体,其特征在于,含有Ln为Yb元素的如上所述的石榴石晶相。
一种氧化物烧结体,其特征在于,含有以通式(I)表示的石榴石晶相与以In2O3表示的方铁锰矿晶相,
Ln3(Ga5-XAlX)O12(I)
(式中,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。X为0<X<5。)。
一种氧化物烧结体,其特征在于,含有石榴石晶相以及以In2O3表示的方铁锰矿晶相,该石榴石晶相包含In元素、Ga元素、Al元素以及Ln元素,其晶格常数为11.93×10-10m以上、12.20×10-10m以下(其中,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。)。
如上所述的氧化物烧结体,其特征在于,Ln为Yb元素。
一种溅射靶,其特征在于,具有如上所述的氧化物烧结体。
一种氧化物烧结体,其特征在于,以满足下述式(2-1)~(2-3)的范围的原子比含有In元素、Ga元素以及Ln元素,
0.75≦In/(In+Ga+Ln)≦0.96…(2-1)
0.03≦Ga/(In+Ga+Ln)≦0.10…(2-2)
0.01≦Ln/(In+Ga+Ln)≦0.15…(2-3)
(式中,In、Ga、Ln分别表示氧化物烧结体中的In元素、Ga元素以及Ln元素的原子数。此外,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。)。
如上所述的氧化物烧结体,其特征在于,含有以Yb3Ga5012表示的石榴石晶相以及以In2O3表示的方铁锰矿晶相。
一种氧化物烧结体,其特征在于,以满足下述式(2-4)~(2-7)的范围的原子比含有In元素、Ga元素、Ln元素以及Al元素,
0.70≦In/(In+Ga+Ln+Al)≦0.95…(2-4)
0.03≦Ga/(In+Ga+Ln+Al)≦0.10…(2-5)
0.01≦Ln/(In+Ga+Ln+Al)≦0.10…(2-6)
0.01≦Al/(In+Ga+Ln+Al)≦0.10…(2-7)
(式中,In、Ga、Ln、Al分别表示氧化物烧结体中的In元素、Ga元素、Ln元素以及Al元素的原子数。此外,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。)。
如上所述的氧化物烧结体,其特征在于,以100~10000ppm含有Sn元素。
如上所述的氧化物烧结体,其特征在于,所述氧化物烧结体含有以通式(I)表示的石榴石晶相以及以In2O3表示的方铁锰矿晶相,
Ln3(Ga5-XAlX)O12…通式(I)
(式中,X为0<X<5。)。
一种氧化物烧结体,其特征在于,含有In元素、Sn元素以及Ln元素,且各元素的原子比满足下述式(2-8)~(2-10),
0.55≦In/(In+Sn+Ln)≦0.90…(2-8)
0.05≦Sn/(In+Sn+Ln)≦0.25…(2-9)
0.05≦Ln/(In+Sn+Ln)≦0.20…(2-10)
(式中,In、Sn、Ln分别表示氧化物烧结体中的In元素、Sn元素以及Ln元素的原子数。此外,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。)。
如上所述的氧化物烧结体,其特征在于,所述氧化物烧结体含有以SnO2表示的金红石晶相以及以In2O3表示的方铁锰矿晶相。
一种氧化物半导体薄膜,其特征在于,含有In元素、Ga元素以及Ln元素,并且各元素的原子比满足下述式(2-1)~(2-3),
0.75≦In/(In+Ga+Ln)≦0.96…(2-1)
0.03≦Ga/(In+Ga+Ln)≦0.10…(2-2)
0.01≦Ln/(In+Ga+Ln)≦0.15…(2-3)
(式中,In、Ga、Ln分别表示氧化物半导体薄膜中的In元素、Ga元素以及Ln元素的原子数。此外,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。)。
一种氧化物半导体薄膜,其特征在于,含有In元素、Ga元素、Ln元素以及Al元素,并且各元素的原子比满足下述式(2-4)~(2-7),
0.70≦In/(In+Ga+Ln+Al)≦0.95…(2-4)
0.03≦Ga/(In+Ga+Ln+Al)≦0.10…(2-5)
0.01≦Ln/(In+Ga+Ln+Al)≦0.10…(2-6)
0.01≦Al/(In+Ga+Ln+Al)≦0.10…(2-7)
(式中,In、Ga、Ln、Al分别表示氧化物半导体薄膜中的In元素、Ga元素、Ln元素以及Al元素的原子数。此外,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。)。
如上所述的氧化物半导体薄膜,其特征在于,以100~10000ppm含有Sn元素。
一种氧化物半导体薄膜,其特征在于,含有In元素、Sn元素以及Ln元素,且各元素的原子比满足下述式(2-8)~(2-10),
0.55≦In/(In+Sn+Ln)≦0.90…(2-8)
0.05≦Sn/(In+Sn+Ln)≦0.25…(2-9)
0.05≦Ln/(In+Sn+Ln)≦0.20…(2-10)
(式中,In、Sn、Ln分别表示氧化物半导体薄膜中的In元素、Sn元素以及Ln元素的原子数。此外,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。)。
一种薄膜晶体管,其特征在于,含有如上所述的氧化物半导体薄膜。
一种电子设备,其特征在于,含有如上所述的薄膜晶体管。
一种图像传感器,其特征在于,具备:
光电转换元件;
n型的传输晶体管,其源极或漏极的其中一方与所述光电转换元件电连接;
信号电荷蓄积部,与所述传输晶体管的源极或漏极的另一方电连接;
p型放大晶体管,具备栅极,所述栅极与所述传输晶体管的源极或漏极的另一方以及所述信号电荷蓄积部电连接;
n型复位晶体管,具备与所述信号电荷蓄积部电连接的源极或漏极,
所述传输晶体管以及所述复位晶体管的沟道形成区域具有氧化物半导体薄膜,
所述氧化物半导体薄膜含有从In元素、Sn元素以及Ga元素选择的一种以上的元素,并且含有从Al元素、Y元素、镧系元素Ln选择的一种以上的元素。
如上所述的图像传感器,其特征在于,所述氧化物半导体薄膜不含Zn元素。
如上所述的图像传感器,其特征在于,所述氧化物半导体薄膜为非晶质。
如上所述的图像传感器,其特征在于,所述氧化物半导体薄膜为晶质。
如上所述的图像传感器,其特征在于,所述氧化物半导体薄膜的原子组成比满足下述式(3-1)以及式(3-2),
0.60≦(In+Sn+Ga)/(In+Sn+Ga+Al+Y+Ln)≦0.98…(3-1)
0.02≦(Al+Y+Ln)/(In+Sn+Ga+Al+Y+Ln)≦0.40…(3-2)
(式中,In、Sn、Ga、Al、Y、Ln分别表示氧化物半导体薄膜中的In元素、Sn元素、Ga元素、Al元素、Y元素以及镧系元素Ln的原子数。)。
如上所述的图像传感器,其特征在于,所述氧化物半导体薄膜包含In元素、Sn元素、Ga元素以及Al元素,
原子组成比满足下述式(3-3)~(3-6),
0.01≦Ga/(In+Ga+Sn)≦0.30 …(3-3)
0.01≦Sn/(In+Ga+Sn)≦0.40 …(3-4)
0.55≦In/(In+Ga+Sn)≦0.98 …(3-5)
0.05≦Al/(In+Ga+Sn+Al)≦0.30…(3-6)
(式中,In、Sn、Ga、Al分别表示氧化物半导体薄膜中的In元素、Sn元素、Ga元素以及Al元素的原子数。)。
如上所述的图像传感器,其特征在于,所述氧化物半导体薄膜包含In元素、Sn元素、Ga元素以及Al元素,
原子组成比满足下述式(3-7)~(3-10),
0.01≦Ga/(In+Ga+Sn)≦0.50 …(3-7)
0.01≦Sn/(In+Ga+Sn)≦0.50 …(3-8)
0.20≦In/(In+Ga+Sn)<0.55 …(3-9)
0.05≦Al/(In+Ga+Sn+Al)≦0.30…(3-10)
(式中,In、Sn、Ga、Al分别表示氧化物半导体薄膜中的In元素、Sn元素、Ga元素以及Al元素的原子数。)。
如上所述的图像传感器,其特征在于,所述氧化物半导体薄膜包含In元素、Sn元素、Ga元素以及Ln元素,
原子组成比满足下述式(3-11)~式(3-14),
0.01≦Ga/(In+Ga+Sn)≦0.30 …(3-11)
0.01≦Sn/(In+Ga+Sn)≦0.40 …(3-12)
0.55≦In/(In+Ga+Sn)≦0.98 …(3-13)
0.03≦Ln/(In+Ga+Sn+Ln)≦0.25…(3-14)
(式中,In、Sn、Ga、Ln分别表示氧化物半导体薄膜中的In元素、Sn元素、Ga元素以及镧系元素Ln的原子数。)。
如上所述的图像传感器,其特征在于,所述氧化物半导体薄膜包含In元素、Sn元素、Ga元素、Al元素以及Y元素,
原子组成比满足下述式(3-15)以及式(3-16),
0.03≦(Al+Ga+Y)/(In+Y+Al+Ga)<0.50…(3-15)
0.05≦[(Al+Ga)/(In+Al+Ga+Y)]/[(Y+Al+Ga)/(In+Al+Ga+Y)]
≦0.75…(3-16)
(式中,In、Sn、Ga、Al、Y分别表示氧化物半导体薄膜中的In元素、Sn元素、Ga元素、Al元素以及Y元素的原子数。)。
如上所述的图像传感器,其特征在于,所述氧化物半导体薄膜的原子组成比满足下述式(3-17),
0.0001≦(Al+Y)/(In+Al+Y)≦0.1…(3-17)
(式中,In、Al、Y分别表示氧化物半导体薄膜中的In元素、Al元素以及Y元素的原子数。)。
如上所述的图像传感器,其特征在于,所述氧化物半导体薄膜的原子组成比满足下述式(3-18),
0.01≦(Y+Ln+Al+Ga)/(In+Y+Ln+Al+Ga)≦0.5…(3-18)
(式中,In、Ga、Al、Y、Ln分别表示氧化物半导体薄膜中的In元素、Ga元素、Al元素、Y元素以及镧系元素Ln的原子数。)。
如上所述的图像传感器,其特征在于,
所述氧化物半导体薄膜以氧化铟为主要成分,含有具有单一晶体取向的表面晶粒。
如上所述的图像传感器,其特征在于,
所述氧化物半导体薄膜的镓元素固溶于氧化铟,
铟元素与镓元素相对于全部金属原子的含有率为80原子%以上,
具有以In2O3表示的方铁锰矿结构,
原子组成比满足下述式(3-19),
0.001≦Ga/(Ga+In)≦0.10…(3-19)
(式中,In、Ga分别表示氧化物半导体薄膜中的In元素以及Ga元素的原子数。)。
发明效果
根据本发明,能够提供由新的氧化物系构成的、氧化物烧结体、溅射靶、以及在用于薄膜晶体管(以下有时称为TFT)时发挥优异的TFT性能的氧化物半导体薄膜。
另外,这些效果的记载不妨碍其它效果的存在。另外,本发明的一方案无需具有所有这些效果。另外,可自然而然地从说明书、附图、权利要求等记载中明确除了这些以外的效果,也能够从说明书、附图、权利要求等记载中提取出除这些以外的效果。
附图说明
图1是示出第1实施方式的靶的形状的立体图。
图2是示出第1实施方式的靶的形状的立体图。
图3是示出第1实施方式的靶的形状的立体图。
图4是示出第1实施方式的靶的形状的立体图。
图5是示出第1实施方式的薄膜晶体管的概略剖视图。
图6是示出第1实施方式的薄膜晶体管的概略剖视图。
图7是量子隧道场效应晶体管(FET)的示意图(纵剖视图)。
图8是示出量子隧道场效应晶体管的另一例的纵剖视图。
图9是在图8中的p型半导体层与n型半导体层之间形成氧化硅层的部分的TEM(透射型电子显微镜)照片。
图10是用于说明量子隧道场效应晶体管的制造步骤的纵剖视图。
图11是用于说明量子隧道场效应晶体管的制造步骤的纵剖视图。
图12是用于说明量子隧道场效应晶体管的制造步骤的纵剖视图。
图13是用于说明量子隧道场效应晶体管的制造步骤的纵剖视图。
图14是用于说明量子隧道场效应晶体管的制造步骤的纵剖视图。
图15是示出使用了第1实施方式的薄膜晶体管的显示装置的俯视图。
图16是示出能够应用于VA型液晶显示装置的像素的像素部的电路的图。
图17是示出使用第1实施方式的薄膜晶体管的固体摄像元件的像素部的电路的图。
图18是示出CMOS图像传感器的晶胞的等效电路的构成的图。
图19是第4实施方式的图像传感器的晶胞的纵剖视图。
图20是图19的传输晶体管的放大图。
图21是第4实施方式的图像传感器的晶胞的纵剖视图,是示出使用有机二极管作为光电二极管的情况的图。
图22是对光电二极管的动作进行说明的图,是示出输出部的电流与电压的关系的图。
图23是示出晶胞的动作的时序图。
图24是实施例1-1的烧结体的XRD图谱。
图25是实施例1-2的烧结体的XRD图谱。
图26是比较例1-1的烧结体的XRD图谱。
图27是比较例1-2的烧结体的XRD图谱。
图28是示出在玻璃基板上形成了氧化物半导体薄膜的状态的纵剖视图。
图29是示出在图28的氧化物半导体薄膜上形成了SiO2膜的状态的图。
图30是实施例2-1的烧结体的XRD图谱。
图31是实施例2-2的烧结体的XRD图谱。
图32是实施例2-3的烧结体的XRD图谱。
图33是实施例2-4的烧结体的XRD图谱。
图34是实施例2-5的烧结体的XRD图谱。
图35是实施例2-6的烧结体的XRD图谱。
图36是实施例2-7的烧结体的XRD图谱。
图37是实施例2-8的烧结体的XRD图谱。
图38是实施例2-9的烧结体的XRD图谱。
图39是实施例2-10的烧结体的XRD图谱。
图40是实施例2-11的烧结体的XRD图谱。
图41是实施例2-12的烧结体的XRD图谱。
具体实施方式
以下,一边参照附图一边对实施方式进行说明。但是,实施方式能够以很多不同的方案进行实施,若为本领域的技术人员,则容易理解能够在不脱离本发明的主旨以及范围的情况下对该实施方式以及详细内容进行各种变更。因此,本发明不限于以下的实施方式所记载的内容进行解释。
此外,在附图中,有时为了清楚化而将大小、层的厚度或者区域夸张表现。因此,并不一定限定于该标度。另外,附图示意性地示出理想的例,并不限定于附图所示的形状或值等。
此外,在本说明书中使用的“第1”、“第2”、“第3”这样的序数词,是为了避免构成要素的混淆而附加的,而并非是对数量上的限定进行备注。
此外,在本说明书等中,“电连接”包括经由“某种具有电气作用的物质”而连接的情况。这里,“某种具有电气作用的物质”只要能够进行连接对象之间的电气信号的交接,就没有特别的限制。例如,“某种具有电气作用的物质”除了电极和布线之外,还包括晶体管等开关元件、电阻元件、电感器、电容器、其它的具有各种功能的元件等。
此外,在本说明书等中,“膜”或“薄膜”这样的用语与“层”这样的用语可以根据情况相互替换。
此外,在本说明书等中,晶体管所具有的源极或漏极的功能有时在采用不同极性的晶体管的情况下或者在电路动作中电流的方向发生变化的情况下等会进行替换。因此,在本说明书等中,源极或漏极的用语可以替换使用。
此外,在本说明书等的氧化物烧结体以及氧化物半导体薄膜中,“化合物”这样的用语与“晶相”这样的用语,可以根据情况相互替换。
首先,对第1实施方式进行说明。
<第1实施方式的背景>
首先,对第1实施方式的背景进行简单说明。
以往的使用了利用溅射法将由氧化铟(In2O3)、氧化镓(Ga2O3)、以及氧化锡(SnO2)烧结而得的氧化物烧结体构成的溅射靶从而得到的氧化物半导体薄膜的薄膜晶体管的迁移率取决于半导体薄膜的成膜条件,但在成膜时的氧浓度为1%附近时迁移率为25cm2/V·s左右,在成膜时的氧浓度为20%附近时迁移率为10cm2/V·s以下,因此期待更高迁移率的TFT。
为了解决上述技术问题,本发明人等制造了向氧化铟(In2O3)、氧化钇(Y2O3)、氧化镓(Ga2O3)中添加了氧化铝(Al2O3)的烧结体。对该烧结体实施磨削加工制成靶材(靶原材料),将靶材与背板粘结从而制造溅射靶。发现对使用该溅射靶成膜而得的薄膜实施CVD处理,并进行热处理,由此可得到高迁移率的薄膜晶体管。此外,氧化铝是绝缘体,能够想到若添加氧化铝,则烧结体的体电阻提高,但是发现通过以一定的组成范围添加氧化铝,体电阻反而降低。
以上是第1实施方式的背景。
<氧化物烧结体的结构>
接着,对第1实施方式的氧化物烧结体的结构进行说明。
第1实施方式的一方案的氧化物烧结体(以下称为第1实施方式的第1烧结体)的特征在于,
以下述式(1-1)~(1-3)所规定的范围的原子比含有In元素、Y元素以及Ga元素,
0.80≦In/(In+Y+Ga)≦0.96 …(1-1)
0.02≦Y/(In+Y+Ga)≦0.10 …(1-2)
0.02≦Ga/(In+Y+Ga)≦0.15 …(1-3)
并且,以下述式(1-4)所规定的范围的原子比含有Al元素,
0.005≦Al/(In+Y+Ga+Al)≦0.07…(1-4)
(式中,In、Y、Ga、Al分别表示氧化物烧结体中的In元素、Y元素、Ga元素以及Al元素的原子数。)。
通过制成以满足(1-1)~(1-4)的范围含有In元素、Y元素、Ga元素以及Al元素的氧化物烧结体,将该烧结体作为靶而制造的氧化物半导体薄膜成为高迁移率且CVD等的特性变化较小的半导体薄膜。因此,优选添加各元素的理由与后述的氧化物半导体薄膜所记载的理由相同。
此外,通过使Al元素为(1-4)的范围,能够降低烧结体的体电阻。
优选为,在第1实施方式的第1氧化物烧结体的一方案中,以下述式(1-5)所规定的范围的原子比含有Ga元素。
0.02≦Ga/(In+Y+Ga)≦0.10 …(1-5)
优选为,在第1实施方式的第1氧化物烧结体的一方案中,
以下述式(1-1A)~(1-3A)所规定的范围的原子比含有In元素、Y元素以及Ga元素,
0.82≦In/(In+Y+Ga)≦0.94 …(1-1A)
0.03≦Y/(In+Y+Ga)≦0.09 …(1-2A)
0.03≦Ga/(In+Y+Ga)≦0.09 …(1-3A)
并且,以下述式(1-4A)所规定的范围的原子比含有Al元素。
0.01≦Al/(In+Y+Ga+Al)≦0.06 …(1-4A)
更优选为,在第1实施方式的第1氧化物烧结体的一方案中,
以下述式(1-1B)~(1-3B)所规定的范围的原子比含有In元素、Y元素以及Ga元素,
0.84≦In/(In+Y+Ga)≦0.92 …(1-1B)
0.04≦Y/(In+Y+Ga)≦0.08 …(1-2B)
0.04≦Ga/(In+Y+Ga)≦0.08 …(1-3B)
并且,以下述式(1-4B)所规定的范围的原子比含有Al元素。
0.01≦Al/(In+Y+Ga+Al)≦0.06 …(1-4B)
第1实施方式的第1氧化物烧结体,本质上也可以由铟(In)元素、钇(Y)元素、镓(Ga)元素、铝(Al)元素以及氧(O)元素构成。在该情况下,也可以含有不可避免的杂质。也可以是,本发明的氧化物烧结体的例如70%质量以上、80质量%以上、或90质量%以上为铟(In)元素、钇(Y)元素、镓(Ga)元素、铝(Al)元素以及氧(O)元素。此外,本发明的氧化物烧结体也可以仅由铟(In)元素、钇(Y)元素、镓(Ga)元素、铝(Al)元素以及氧(O)元素构成。另外,不可避免的杂质是并非有意地添加的元素,是指在原料或制造工序中混入的元素。在以下的说明中也相同。
作为不可避免的杂质的例子,有碱金属、碱土类金属(Li、Na、K、Rb、Mg、Ca、Sr、Ba等)、氢(H)元素、硼(B)元素、碳(C)元素、氮(N)元素、氟(F)元素、硅(Si)元素以及氯(Cl)元素。
优选为,第1实施方式的第1氧化物烧结体,以下述式(1-6)所规定的范围的原子比含有正四价以上的金属元素X的氧化物,
0.00005≦X/(In+Y+Ga+Al+X)≦0.005…(1-6)
(式中,X表示氧化物烧结体中的X元素的原子数。)。
通过含有正四价以上的金属元素X的氧化物,能够降低烧结体的体电阻,从而能够防止溅射中的由等离子体的加热造成的靶的破裂。作为正四价以上的金属X,可以从X=Si、Ge、Sn、Ti、Zr、Hf、Ce、W等中选择。
正四价以上的金属元素X的氧化物优选为从SnO2、CeO2中选择的一种以上的金属氧化物。
优选为,第1实施方式的第1氧化物烧结体,以下述式(1-6A)所规定的范围的原子比含有正四价以上的金属元素X的氧化物,
0.00008≦X/(In+Y+Ga+Al+X)≦0.003…(1-6A)
进一步优选为,以下述式(1-6B)所规定的范围的原子比含有正四价以上的金属元素X的氧化物。
0.0001≦X/(In+Y+Ga+Al+X)≦0.001…(1-6B)
优选为,第1实施方式的第1氧化物烧结体,含有以In2O3表示的方铁锰矿晶相,并含有Y3Ga5O12晶相或Y3Ga4AlO12晶相的任一种、或同时含有Y3Ga5O12晶相与Y3Ga4AlO12晶相。
第1实施方式的其它方案的氧化物烧结体(以下称为第1实施方式的第2氧化物烧结体)是将In、Y、Ga、Al以及O作为主要的构成元素的氧化物烧结体,其特征在于,含有以In2O3表示的方铁锰矿晶相,并含有Y3Ga5O12晶相或Y3Ga4AlO12晶相的任一种、或同时含有Y3Ga5O12晶相与Y3Ga4AlO12晶相。
第1实施方式的第2氧化物烧结体,并不限定于第1氧化物烧结体中的原子比组成。即便不符合本发明的第1氧化物烧结体的原子比组成,只要含有以In2O3表示的方铁锰矿晶相,并含有Y3Ga5O12晶相或Y3Ga4AlO12晶相的任一种、或同时含有Y3Ga5O12晶相与Y3Ga4AlO12晶相,就为本发明的第2氧化物烧结体。
第1实施方式的第2氧化物烧结体中的“将In元素、Y元素、Ga元素、Al元素、以及O元素作为主要的构成元素”,是指可以是本质上由铟(In)元素、钇(Y)元素、镓(Ga)元素、铝(Al)元素以及氧(O)元素构成,也可以是氧化物烧结体的例如70%质量以上、80质量%以上、或者90质量%以上为铟(In)元素、钇(Y)元素、镓(Ga)元素、铝(Al)元素以及氧(O)元素,也可以仅由铟(In)元素、钇(Y)元素、镓(Ga)元素、铝(Al)以及氧(O)元素构成,剩余部分仅由不可避免的杂质构成。
作为不可避免的杂质的例子,如上所述。
第1实施方式的第1氧化物烧结体,例如能够通过以下方式进行制造:以In元素、Y元素以及Ga元素的比例成为下述式(1-1)~(1-3)所规定的范围的原子比的方式混合氧化铟(In2O3)、氧化钇(Y2O3)、氧化镓(Ga2O3),
0.80≦In/(In+Y+Ga)≦0.96 …(1-1)
0.02≦Y/(In+Y+Ga)≦0.10 …(1-2)
0.02≦Ga/(In+Y+Ga)≦0.15 …(1-3)
进而,以Al元素的比例成为下述式(1-4)所规定的范围的原子比的方式混合氧化铝(Al2O3),
0.005≦Al/(In+Y+Ga+Al)≦0.07 …(1-4)
将混合而得的原料进行烧结从而制造。
第1实施方式的第1以及第2氧化物烧结体,能够通过对将氧化铟(In2O3)、氧化钇(Y2O3)、氧化镓(Ga2O3)以及氧化铝(Al2O3)混合而得的原料进行烧结从而制造。得到的烧结体中的、含有以In2O3表示的方铁锰矿晶相,并含有Y3Ga5O12晶相或Y3Ga4AlO12晶相的任一种、或同时含有Y3Ga5O12晶相与Y3Ga4AlO12晶相的烧结体为本发明的第2氧化物烧结体。
在第1实施方式的第1氧化物烧结体的一方案中,优选为含有以In2O3表示的方铁锰矿晶相,并含有Y3Ga5O12晶相或Y3Ga4AlO12晶相的任一种、或同时含有Y3Ga5O12晶相与Y3Ga4AlO12晶相。通过含有Y3Ga5O12晶相以及/或者Y3Ga4AlO12晶相,可以成为更加致密的烧结体。
第1实施方式的其它方案的氧化物烧结体(以下称为第1实施方式的第3氧化物烧结体)是将In、Y、Ga、Al、正四价的金属元素以及O元素作为主要的构成元素的氧化物烧结体,包括含有以In2O3表示的方铁锰矿晶相与Y3Ga4AlO12晶相的氧化物烧结体。
第3氧化物烧结体的组成并不限定于第1以及第2氧化物烧结体的组成。
第1实施方式的第3氧化物烧结体中的“将In、Y、Ga、Al、正四价的金属以及O作为主要的构成元素”,是指可以是本质上由铟(In)元素、钇(Y)元素、镓(Ga)元素、铝(Al)元素、正四价的金属元素以及氧(O)元素构成,也可以是氧化物烧结体的例如70%质量以上、80质量%以上、或者90质量%以上为铟(In)元素、钇(Y)元素、镓(Ga)元素、铝(Al)元素、正四价的金属元素以及氧(O)元素,也可以是仅由铟(In)元素、钇(Y)元素、镓(Ga)元素、铝(Al)、正四价的金属元素以及氧(O)元素构成,剩余部分仅由不可避免的杂质构成。
作为不可避免的杂质的例子,如上所述。
第1实施方式的第3氧化物烧结体,例如能够通过以下方式进行制造:以In元素、Y元素以及Ga元素的比例成为下述式(1-1)~(1-3)所规定的范围的原子比的方式混合氧化铟(In2O3)、氧化钇(Y2O3)、氧化镓(Ga2O3),
0.80≦In/(In+Y+Ga)≦0.96 …(1-1)
0.02≦Y/(In+Y+Ga)≦0.10 …(1-2)
0.02≦Ga/(In+Y+Ga)≦0.15 …(1-3)
进而,以Al元素的比例成为下述式(1-4)所规定的范围的原子比的方式混合氧化铝(Al2O3),
0.005≦Al/(In+Y+Ga+Al)≦0.07 …(1-4)
以及,以正四价以上的金属元素X的比例成为下述式(1-6)所规定的范围的原子比的方式混合金属元素X的氧化物,
0.00005≦X/(In+Y+Ga+Al+X)≦0.005…(1-6)
将混合而得的原料进行烧结从而制造。
第1实施方式的第3氧化物烧结体例如能够通过对混合氧化铟(In2O3)、氧化钇(Y2O3)、氧化镓(Ga2O3)、氧化铝(Al2O3)以及氧化锡(SnO2)而得的原料进行烧结从而制造。得到的烧结体中的、含有以In2O3表示的方铁锰矿晶相并同时含有Y3Ga4AlO12晶相的氧化物烧结体为第1实施方式的第3氧化物烧结体。
优选是,第1实施方式的第1~第3氧化物烧结体的相对密度为95%以上。若相对密度为95%以上,则能够得到在烧结体以及靶的制造中不产生破裂或裂纹等而稳定地进行制造的优点。相对密度优选为96%以上,更优选为97%以上,进一步优选为98%以上。氧化物烧结体的相对密度可以按照实施例中记载的方法求出。
为了容易使相对密度成为95%以上,上述本发明的氧化物烧结体特别优选为含有以In2O3表示的方铁锰矿晶相,进而含有Y3Ga5O12晶相或Y3Ga4AlO12晶相的任一种、或同时含有Y3Ga5O12晶相与Y3Ga4AlO12晶相。
优选是,第1实施方式的第1~第3氧化物烧结体的体电阻为30mΩ·cm以下。若体电阻超过30mΩ·cm,则存在诱发异常放电,或者在溅射中靶表面被加热,因而导电性较低,从而导热性也变低,由于热应力而产生发丝裂纹或者靶破裂的情况。
以上是对第1实施方式的第1~第3氧化物烧结体的说明。
接着,对第1实施方式的第1~第3氧化物烧结体的制造方法进行说明。
只要能够制造第1实施方式的氧化物烧结体,制造方法就没有特别地限定,但能够例示包括以下的(a)~(c)的工序的制法。
(a)将原料化合物粉末混合而制备混合物的工序。
(b)使混合物成形而制备成形体的工序。
(c)对成形体进行烧结的工序。
(1)工序(a):掺混工序
掺混工序是将氧化物烧结体的原料进行混合的工序。
作为原料,使用In化合物的粉末、Y化合物的粉末、Ga化合物的粉末以及Al化合物的粉末。在添加正四价的金属氧化物的情况下,还使用正四价的金属氧化物的粉末。作为Al的化合物,例如可列举氧化物以及氢氧化物。作为Y以及Ga的化合物,可列举氧化物。根据烧结的容易度、副产物残留的难度来看,均优选为氧化物。
原料的纯度通常为2N(99质量%)以上,优选为3N(99.9质量%)以上,特别优选为4N(99.99质量%)以上。通过使纯度为2N以上,能够确保氧化物烧结体的耐久性,并能够降低用于液晶显示器时杂质在氧化物半导体薄膜中偏析,或者杂质进入栅极绝缘膜或层间绝缘膜中,氧化物半导体不工作从而引起烧结的可能性。
原料粉末的平均粒径优选为0.1μm以上2μm以下,更优选为0.5μm以上1.5μm以下。原料粉末的平均粒径能够用激光衍射式粒度分布装置等进行测量。
原料的混合、成形方法没有特别限定,能够使用公知的方法进行。此外,混合时也可以在原料混合物中添加粘合剂。
原料的混合例如能够使用球磨机、珠磨机、喷射磨机或超声波装置等公知的装置进行。粉碎时间等条件能够适当调整,优选为6小时以上、100小时以下。
(2)工序(b):成形工序
成形工序是对原料混合物(在上述中设置了预烧工序的情况下为预烧物)进行加压成形而制成成形体的工序。通过该工序,成形为作为靶优选的形状。在设置了预烧工序的情况下,将得到的预烧物的微粉末进行造粒后,通过冲压成形而能够成形为所希望的形状。
成形体的平均厚度优选为5.5mm以上,更优选为6mm以上,进一步优选为8mm以上,特别优选为12mm以上。若为5.5mm以上,则能够期待成形体的厚度方向的温度梯度减少,难以发生表面与深部的晶型的组合的变动。
作为在本工序中能够采用的成形处理,例如还能够列举冲压成形(单轴冲压)、模具成形、浇铸成形以及注射成形等。为了得到烧结密度较高的烧结体(靶),优选用冷等静压(CIP)等进行成形。
此外,也可以通过在冲压成形(单轴冲压)后用冷等静压(CIP)、或热等静压(HIP)等进行成形的方式,设置两个阶段以上的成形工序。
在使用冷等静压或者静压加压装置的情况下,优选以表面压78.5MPa(将800kgf/cm2换算为SI单位)以上、392.4MPa(将4000kgf/cm2换算为SI单位)以下保持0.5分钟以上、60分钟以下。更优选以表面压196.2MPa以上、294.3MPa以下保持2分钟以上、30分钟以下。若在上述范围内,则能够期待成形体内部的组成不均匀等减少而均匀化。通过使表面压为78.5MPa以上,烧结后的密度变低,电阻也变低。通过使表面压力392.4MPa以下,能够不使装置大型化地进行成形。若保持时间为0.5分钟以上,则能够防止烧结后的密度与电阻变高。若为60分钟以下,则能够防止过度耗费时间而变得不经济。
在成形处理中,也可以使用聚乙烯醇、甲基纤维素、聚蜡、油酸等成形助剂。
(3)工序(c):烧结工序
烧结工序是对在上述成形工序中得到的成形体进行烧制的必要的工序。
烧结温度优选为1200℃以上、1650℃以下,更优选为1350℃以上、1600℃以下,进一步优选为1400℃以上、1600℃以下,更进一步优选为1450℃以上、1600℃以下。
烧结时间优选为10小时以上、50小时以下,更优选为12小时以上、40小时以下,进一步优选为13小时以上、30小时以下。
若烧结温度为1200℃以上、烧结时间为10小时以上,则充分进行烧结,靶的电阻充分下降,难以产生异常放电。若烧制温度为1650℃以下、烧制时间为50小时以下,则能够防止显著的晶粒生长导致的平均粒径增大、或防止粗大空孔的产生,从而难以产生烧结体强度的降低或异常放电。
在常压烧结法中,使成形体在大气气氛或氧气气氛中进行烧结。氧气气氛优选为氧浓度例如在20体积%以上、80体积%以下的气氛。通过将升温过程设为氧气气氛,能够提高烧结体密度。
进而,优选是,从800℃升温到烧结温度的烧结时的升温速度为0.1℃/分钟以上、2℃/分钟以下。
在第1实施方式的烧结体中,800℃以上的温度范围是最充分地进行烧结的范围。若在该温度范围内的升温速度为0.1℃/分钟以上,则能够抑制过度的晶粒生长,从而实现高密度化。通过使升温速度为2℃/分钟以下,能够抑制在成形体产生温度分布、烧结体翘曲或破裂。
从800℃至烧结温度的升温速度优选为0.5℃/分钟以上、2.0℃/分钟以下,更优选为1.0℃/分钟以上、1.8℃/分钟以下。
<溅射靶>
接着,参照图1~图4对第1实施方式的溅射靶进行说明。
氧化物烧结体被磨削加工并与背板接合,从而用作溅射靶。能够使用该溅射靶通过溅射法对氧化物半导体成膜。
第1实施方式的一方案的溅射靶(以下称为本发明的靶)包括上述本发明的第1~第3氧化物烧结体(以下并称为本发明的氧化物烧结体)与背板。优选为,本发明的第1实施方式的溅射靶包括上述本发明的氧化物烧结体与根据需要设置在氧化物烧结体上的、背板等用于冷却以及保持的部件。
由于构成本发明的第1实施方式的靶的氧化物烧结体(靶材)是对上述本发明的氧化物烧结体实施了磨削加工而得的,因此从物质上而言,靶材与第1实施方式的氧化物烧结体相同。因此,对于第1实施方式的氧化物烧结体的说明也直接适用于靶材。
对于氧化物烧结体的形状没有特别限定,可以是图1的附图标记801所示的板状,也可以是图2的附图标记801A所示的圆筒状。在氧化物烧结体的形状为板状的情况下,其平面形状可以是图1的附图标记801所示的矩形,也可以如图3的附图标记801B所示为圆形。氧化物烧结体可以一体成形,也可以是如图4所示,将分割成多个的氧化物烧结体(附图标记801C)分别固定在背板803上的多分割式。
背板803是用于保持或冷却氧化物烧结体的部件。材料优选为铜等热传导性优异的材料。
例如通过以下工序制造溅射靶。
(d)对氧化物烧结体的表面进行磨削的工序。
(e)将氧化物烧结体与背板粘结的工序。
以下,对各工序具体地进行说明。
(4)工序(d):磨削工序
磨削(加工)工序是将烧结体切削加工成适合安装到溅射装置上的形状的工序。
烧结体表面存在高氧化状态的烧结部,或者表面凸凹的情况较多,且需要切割加工为规定的尺寸。
烧结体的表面优选为磨削0.3mm以上。磨削的深度优选为磨削0.5mm以上,特别优选为磨削2mm以上。通过磨削0.3mm以上,能够除去表面附近的晶体结构的变动部分。
优选将氧化物烧结体例如用平面磨床进行磨削,制成平均表面粗糙度Ra为5μm以下的原材料。进而,也可以对溅射靶的溅射面实施镜面加工,使平均表面粗糙度Ra为1000×10-10m以下。镜面加工(研磨)能够使用机械研磨、化学研磨、以及机械化学研磨(并用机械研磨与化学研磨)等公知的研磨技术。例如,能够利用固定磨粒抛光器(抛光液为水)抛光至#2000号以上,也可以利用游离磨粒磨盘(研磨材料为SiC磨膏等)研磨后,将研磨材料替换为金刚石磨膏从而进行研磨。研磨方法并不限定于这些方法。研磨材料可列举#200号或#400号、以及#800号的材料。
优选通过吹气或流水清洗等对磨削工序后的氧化物烧结体进行清洁。在通过吹气除去异物时,若从喷嘴的朝向侧利用集尘机进行吸气则能够更有效地除去异物。另外,由于在吹气或流水清洗中,清洁力存在极限,因此还能够进一步进行超声波清洗等。在频率为25kHz~300kHz之间多重振荡来进行超声波清洗的方法是有效的。例如,在频率25kHz~300kHz之间,每隔25kHz使12种频率进行多重振荡,进行超声波清洗即可。
(5)工序(e):粘结工序(e)
工序(e)是通过金属铟等低熔点金属将磨削后的烧结体粘结到背板上的工序。
以上是对溅射靶的说明。
<氧化物半导体薄膜>
接着对第1实施方式的氧化物半导体薄膜进行说明。
第1实施方式的一方案的氧化物半导体薄膜(以下称为本发明的氧化物半导体薄膜)的特征在于,
以下述式(1-7)~(1-9)所规定的范围的原子比含有In元素、Y元素以及Ga元素,
0.80≦In/(In+Y+Ga)≦0.96 …(1-7)
0.02≦Y/(In+Y+Ga)≦0.10 …(1-8)
0.02≦Ga/(In+Y+Ga)≦0.15 …(1-9)
并且,以下述式(1-10)所规定的范围的原子比含有Al元素,
0.005≦Al/(In+Y+Ga+Al)≦0.07…(1-10)
(式中,In、Y、Ga、Al分别表示氧化物半导体薄膜中的In元素、Y元素、Ga元素以及Al元素的原子数。)。
优选为,以下述式(1-11)所规定的范围的原子比含有Ga。
0.02≦Ga/(In+Y+Ga)≦0.10 …(1-11)
第1实施方式的氧化物半导体薄膜能够使用上述本发明的溅射靶,利用溅射法进行制造。通过溅射法得到的氧化物半导体薄膜的原子比组成反映出靶材的原子比组成。
若氧化物半导体薄膜的原子比组成在上述范围以外,在形成薄膜晶体管的工序中使用的CVD成膜装置中的处理时,存在薄膜晶体管的半导体部分(本发明的氧化物半导体薄膜)的载流子浓度上升,即便通过之后的退火处理载流子浓度也不会降低,有时出现变得不作为TFT进行工作的情况。因此,虽然以往使CVD装置的成膜温度降低、抑制载流子浓度的上升从而进行TFT特性的体现,但通过降低CVD装置的成膜温度,只能得到缺乏耐久性的半导体薄膜,有时出现会成为TFT特性也较差的氧化物半导体薄膜的情况。
第1实施方式的一方案的氧化物半导体薄膜优选为在通过溅射成膜时呈无定形状态,在加热处理(退火处理)后变为晶体状态。
第1实施方式的方案的氧化物半导体薄膜优选含有以In2O3表示的方铁锰矿晶相。利用晶化谋求氧化物半导体薄膜的密度的提高。此外,若在氧化物半导体薄膜中生成氧化铟(In2O3)晶体,则由于铟原子有序地排列,In-In离子间的s轨道的重叠部分变大,载流子的扩散被抑制,在将本发明的氧化物半导体薄膜用于TFT时,TFT的迁移率提高。
此外,由于晶体与非晶质相比稳定地存在,因此可以抵抗CVD处理或长时间的TFT的驱动、光照射等造成的劣化,能够得到稳定的TFT驱动。
此外,在以In2O3表示的方铁锰矿晶相中,优选由钇(Y)元素以及镓(Ga)元素中的任一种以上进行取代型固溶。
可以通过烧结体中的氧化铟的方铁锰矿结构的晶格常数变得比仅有氧化铟的晶格常数要大来确认Y元素取代型固溶于以In2O3表示的方铁锰矿结构。
可以通过氧化物半导体薄膜中的氧化铟的方铁锰矿结构的晶格常数变得比仅有氧化铟的晶格常数要小来确认Ga元素取代型固溶于以In2O3表示的方铁锰矿结构。
第1实施方式的一方案的薄膜晶体管(以下,称为本发明的薄膜晶体管)的特征在于,含有本发明的氧化物半导体薄膜。
对于第1实施方式的一方案的薄膜晶体管的形状没有特别限定,但优选背沟道蚀刻型晶体管、蚀刻阻挡层型晶体管、顶栅型晶体管等。
在第1实施方式的氧化物半导体薄膜中,钇(Y)元素具有抑制氧缺陷产生的效果与增大氧化物半导体薄膜的带隙的效果。Y元素的比例[Y/(In+Y+Ga)(原子比)]优选为0.02≤Y/(In+Y+Ga)≤0.10。不足0.02时,存在抑制氧缺陷的效果较小,不会成为半导体的情况,或者晶体的晶格常数变得与通常的以In2O3表示的方铁锰矿晶相的晶体晶格常数相比过小的情况。此外,若超过0.10,则存在氧缺陷消失,可能会成为绝缘膜的情况,或者晶体的晶格常数与以In2O3表示的方铁锰矿晶相的晶格常数相比过大,或者TFT的迁移率变小的情况。更优选为0.03≤Y/(In+Y+Ga)≤0.09,进一步优选为0.04≤Y/(In+Y+Ga)≤0.08。
在第1实施方式的氧化物半导体薄膜中,镓(Ga)元素具有抑制氧缺陷的产生的效果、增大氧化物半导体薄膜的带隙的效果与减小半导体薄膜(In2O3)的晶格常数的效果。Ga元素的比例[Ga/(In+Y+Ga)(原子比)]优选为0.02≤Ga/(In+Y+Ga)≤0.15。不足0.02时,存在抑制氧缺陷的效果较小,不会成为半导体的情况,或者晶体的晶格常数变得与以In2O3表示的方铁锰矿晶相的晶格常数相比过小。此外,若超过0.15,则存在氧缺陷消失,会成为绝缘膜的情况,或者不会晶化,或者TFT的迁移率变小。更优选为0.02≤Ga/(In+Y+Ga)≤0.10,进一步优选为0.03≤Ga/(In+Y+Ga)≤0.09,更进一步优选为0.04≤Ga/(In+Y+Ga)≤0.08。
另外,虽然Y元素与Ga元素均具有的抑制氧缺陷的产生的效果与增大氧化物半导体薄膜的带隙的效果是共通的,但两者都为必须的理由如下所述。
由于Ga元素的离子半径远小于In元素的离子半径,因此只添加Ga而使In2O3晶化的情况下,根据休姆-罗瑟里定则,固溶的范围变窄,成为12原子%左右。此外,Ga还具有减小In2O3的晶格常数的效果。
Y元素的离子半径大于In元素的离子半径。但是,Ga与In的离子半径之差没有Y与In的离子半径之差那么大,此外,Y氧化物本身也呈方铁锰矿结构。因此,若添加Y元素,则在全部组成区域中生成In2O3与固溶体。Y元素的添加量越多,固溶有Y的In2O3的晶格常数变得越大。
如果添加Ga元素与Y元素两者并使其固溶,则Ga的使In2O3晶体的晶格常数变小的效果与Y的使In2O3晶体的晶格常数变大的效果相互抵消。因此,能够不使晶格常数大幅变化而稳定地进行晶化。通过调整Ga元素的添加量,能够使In2O3的晶格常数小于纯In2O3的晶格常数。如果晶格常数变小,则In-In离子间的距离也变小,s轨道的重叠部分变大,因此制成TFT时的迁移率变大。
在第1实施方式的半导体薄膜中,铟(In)元素是承担半导体薄膜的迁移率的氧化物。In的比例[In/(In+Y+Ga)(原子比)]优选为0.80≤In/(In+Y+Ga)≤0.96。不足0.80时,存在氧化铟不会晶化而引起半导体薄膜的迁移率降低的情况。0.96以上时,存在氧缺陷的量过度增加,从而不会半导体化而成为导体的情况。In的比例[In/(In+Y+Ga)]更优选为0.82≤In/(In+Y+Ga)≤0.94,进一步优选为0.84≤In/(In+Y+Ga)≤0.92。
特别是通过添加镓(Ga)元素,能够使半导体薄膜(In2O3)的晶格常数变小,能够使晶格常数小于仅有基体原料氧化物的情况下的氧化铟的晶格常数。认为通过使晶体氧化铟的晶格常数变小,铟离子的原子间距离变小,特别是通过使In元素的s轨道的重叠部分变大,能够赋予迁移率提高的效果。
第1实施方式的一方案的氧化物半导体薄膜的以In2O3表示的方铁锰矿晶相的晶格常数优选为10.083×10-10m以下。晶格常数能够通过实施例所记载的方法求出。晶格常数的下限值通常为10.020×10-10m以上,优选为10.025×10-10m以上,更优选为10.030×10-10m以上。
在第1实施方式的半导体薄膜中,铝(Al)元素具有抑制氧缺陷的产生的效果与增大氧化物半导体薄膜的带隙的效果。特别是通过添加铝,具有抑制绝缘膜形成时的CVD处理导致的载流子的增大、在之后的热处理中调整半导体特性的情况下容易进行调整的效果,具体而言,具有即便是在比以往更低温的热处理下,也容易降低载体浓度的效果。此外,可以认为氧化铝本身的氧的扩散系数较低,与仅有基体原料氧化物的情况相比,能够减小氧化铟内的氧的扩散速度。具有以下效果:在CVD工序中,氧化物半导体薄膜内的氧缺陷增加,载流子浓度上升,通过CVD工序后的热处理破坏该氧缺陷从而从氧化物半导体的表面减少载流子。由此,能够将栅极绝缘膜附近的氧化物半导体薄膜内部的沟道部的载流子浓度较高地保持,认为是实现了高迁移率化的半导体薄膜。
因此,在氧化铟的比例较多的氧化物半导体薄膜的情况下,若铝元素的量相比较而言没那么多,则氧化物半导体薄膜内部的栅极绝缘膜附近的氧缺陷全部消失,可能不会高迁移率化。另一方面,在氧化铟的比例较小的氧化物半导体薄膜的情况下,若铝元素的量相比较而言并不少,则不仅是氧化物半导体薄膜内部的栅极绝缘膜附近存在氧缺陷,内部也残留有大量氧缺陷,从而可能不会半导体化而是导通化,或者阈值电压(Vth)转化为负,而引起常导通状态等不良状况。
例如,在In元素的比例[In/(In+Y+Ga)(原子比)]为0.90以上的情况下,Al元素的比例[Al/(In+Y+Ga+Al)(原子比)]为0.020以上,优选为0.025以上。上限优选为0.07以下。若Al元素的比例超过0.07,则存在氧化铟变得不会晶化,从而可能无法得到高迁移率的氧化物半导薄膜。Al元素的比例优选为0.06以下。
例如,在In元素的比例[In/(In+Y+Ga)(原子比)]为0.90以下时,Al元素的比例[Al/(In+Y+Ga+Al)(原子比)]为0.030以下,优选为0.025以下。Al元素的比例下限优选为0.005以上,更优选为0.01以上。
优选为,第1实施方式的一方案的氧化物半导体薄膜,
以下述式(1-7A)~(1-10A)所规定的范围的原子比含有In元素、Y元素以及Ga元素,
0.82≦In/(In+Y+Ga)≦0.94 …(1-7A)
0.03≦Y/(In+Y+Ga)≦0.09 …(1-8A)
0.03≦Ga/(In+Y+Ga)≦0.09 …(1-9A)
并且,以下述式(1-10A)所规定的范围的原子比含有Al元素。
0.01≦Al/(In+Y+Ga+Al)≦0.06…(1-10A)
更优选为,第1实施方式的一方案的氧化物半导体薄膜,
以下述式(1-7B)~(1-10B)所规定的范围的原子比含有In元素、Y元素以及Ga元素,
0.84≦In/(In+Y+Ga)≦0.92 …(1-7B)
0.04≦Y/(In+Y+Ga)≦0.08 …(1-8B)
0.04≦Ga/(In+Y+Ga)≦0.08 …(1-9B)
并且,以下述式(1-10B)所规定的范围的原子比含有Al元素。
0.01≦Al/(In+Y+Ga+Al)≦0.06…(1-10B)
优选为,第1实施方式的一方案的氧化物半导体薄膜以下述式(1-12)所规定的范围的原子比含有正四价以上的金属元素X的氧化物,
0.00005≦X/(In+Y+Ga+Al+X)≦0.005…(1-12)
(式中,X表示氧化物半导体薄膜中的X元素的原子数。)。
通过使X/(In+Y+Ga+Al+X)为0.00005以上,能够防止在使氧化物半导体薄膜晶化时载流子浓度过度下降而变为10-12/cm3以下,从而导致迁移率降低,或成为绝缘体而不能作为半导体工作。通过使X/(In+Y+Ga+Al+X)为0.005以下,能够防止过度产生载流子,从而导体化,使TFT变得不能工作。
在第1实施方式的氧化物半导体薄膜的一方案中,优选以下述式(1-12A)所规定的范围的原子比含有正四价以上的金属元素X的氧化物。
0.00008≦X/(In+Y+Ga+Al+X)≦0.003…(1-12A)
在第1实施方式的氧化物半导体薄膜的一方案中,进一步优选以下述式(1-12B)所规定的范围的原子比含有正四价以上的金属元素X的氧化物。
0.0001≦X/(In+Y+Ga+Al+X)≦0.001 …(1-12B)
氧化物半导体薄膜中的各金属元素的含量(原子比)能够通过ICP(InductiveCoupledPlasma:电感耦合等离子体)测量或XRF(X-rayFluorescence:X射线荧光光谱)测量对各元素的存在量进行测量而求出。ICP测量能够使用感应等离子体发光分析装置。XRF测量能够使用薄膜荧光X射线分析装置(AZX400,理学公司制)。
此外,即便使用扇型动态二次离子质量分析仪SIMS分析,也可以以与感应等离子体发光分析相同的精度对氧化物半导体薄膜中的各金属元素的含量(原子比)进行分析。在利用感应等离子体发光分析装置或薄膜荧光X射线分析装置测量的金属元素的原子比已知的标准氧化物薄膜的上表面,将与TFT元件相同的材料以沟道长度形成源·漏电极的材料作为标准材料,通过扇型动态二次离子质量分析仪SIMS(IMS7f-Auto,阿美特克(AMETEK)公司制)得到用于进行氧化物半导体层的分析的各元素的质谱强度,制作已知的元素浓度与质谱强度的分析曲线。接着,若根据通过扇型动态二次离子质量分析仪SIMS分析得到的图谱强度,使用前述的分析曲线,计算出实际TFT元件的氧化物半导体薄膜部分的原子比,则能够确认到计算出的原子比在另外由薄膜荧光X射线分析装置或感应等离子体发光分析装置测量的氧化物半导体薄膜的原子比的2原子%以内。
通过具有上述构成,能够得到高迁移率且CVD等的特性变化较小的本发明的氧化物半导体薄膜。
通过使用第1实施方式的氧化物半导体薄膜,能够得到高性能的薄膜晶体管。
<薄膜晶体管>
接着,对第1实施方式的薄膜晶体管的结构进行说明。
第1实施方式的薄膜晶体管具备第1实施方式的氧化物半导体薄膜,只要能够作为晶体管发挥作用则其结构没有特别地限定。
作为具体的薄膜晶体管的形状可列举背沟道蚀刻型晶体管、蚀刻阻挡层型晶体管以及顶栅型晶体管等。
具体的薄膜晶体管的例子示出在图5以及图6。
如图5所示,薄膜晶体管810具备硅晶圆820、栅极绝缘膜830、氧化物半导体薄膜840、源电极850、漏电极860以及层间绝缘膜870、870A。
硅晶圆820是栅电极。栅极绝缘膜830是阻断栅电极与氧化物半导体薄膜840导通的绝缘膜,设置在硅晶圆820上。
氧化物半导体薄膜840是沟道层,设置在栅极绝缘膜830上。氧化物半导体薄膜840使用第1实施方式的氧化物半导体薄膜。
源电极850以及漏电极860是用于使源极电流以及漏极电流流入氧化物半导体薄膜840的导电端子,分别以与氧化物半导体薄膜840的两端附近接触的方式设置。
层间绝缘膜870是阻断源电极850以及漏电极860与氧化物半导体薄膜840之间的接触部分以外的部分导通的绝缘膜。
层间绝缘膜870A是阻断源电极850以及漏电极860与氧化物半导体薄膜840之间的接触部分以外的部分导通的绝缘膜。层间绝缘膜870A也是阻断源电极850与漏电极860之间的导通的绝缘膜。层间绝缘膜870A也是沟道层保护层。
如图6所示,虽然薄膜晶体管810A的结构与薄膜晶体管810相同,但是在将源电极850以及漏电极860设置为与栅极绝缘膜830和氧化物半导体薄膜840两者接触这一点上不同。还在以覆盖栅极绝缘膜830、氧化物半导体薄膜840、源电极850以及漏电极860的方式一体地设置层间绝缘膜870B的这一点上不同。
形成漏电极860、源电极850以及栅极电极的材料没有特别限制,能够任意选择通常使用的材料。在图5以及图6中列举的例子中,将硅晶圆作为基板使用,虽然硅晶圆也作为电极发挥作用,但电极材料不限于硅。
例如,能够使用氧化铟锡(ITO)、氧化铟锌(IZO)、ZnO以及SnO2等透明电极或Al、Ag、Cu、Cr、Ni、Mo、Au、Ti以及Ta等的金属电极,或者含有这些金属的合金的金属电极或层叠电极。
此外,也可以在在图5以及图6中的玻璃等基板上形成栅电极。
形成层间绝缘膜870、870A、870B的材料也没有特别限制,能够任意选择通常使用的材料。作为形成层间绝缘膜870、870A、870B的材料,具体而言,例如能够使用SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、HfO2、CaHfO3、PbTiO3、BaTa2O6、SrTiO3、Sm2O3、以及AlN等化合物。
在第1实施方式的薄膜晶体管为背沟道蚀刻型(底栅型)的情况下,优选在漏电极、源电极以及沟道层上设置保护膜。通过设置保护膜,即便在长时间驱动TFT的情况下,耐久性也容易提高。另外,在顶栅型的TFT的情况下,例如是在沟道层上形成栅极绝缘膜的结构。
保护膜或绝缘膜例如能够通过CVD形成,但此时存在成为高温度下进行的工艺的情况。此外,保护膜或绝缘膜在刚成膜后时常含有杂质气体,优选进行加热处理(退火处理)。利用加热处理除去杂质气体,由此能够形成稳定的保护膜或绝缘膜,容易形成耐久性高的TFT元件。
由于通过使用第1实施方式的氧化物半导体薄膜,变得不易受到CVD工艺中的温度的影响以及后续的加热处理的影响,因此即便在形成保护膜或绝缘膜的情况下也可以提高TFT特性的稳定性。
薄膜晶体管优选具有以下的特性。
薄膜晶体管的迁移率优选为1.0cm2/V·s以上。通过使迁移率为1.0cm2/V·s以上,能够驱动液晶显示器。
根据施加20V的漏极电压的情况下的传递特性求出饱和迁移率。具体而言,能够如下所述地计算饱和迁移率:通过制作传递特性Id-Vg的图表,计算各Vg的跨导(Gm),根据饱和区域的公式计算出饱和迁移率。Id是源·漏电极间的电流,Vg是在源·漏电极间施加电压Vd时的栅极电压。
阈值电压(Vth)优选为-3.0V以上、3.0V以下,更优选为-2.0V以上、2.0V以下,进一步优选为-1.0V以上、1.0V以下。若阈值电压(Vth)为-3.0V以上,则能够做出高迁移率的薄膜晶体管。若阈值电压(Vth)为3.0V以下,则能够做出断开电流较小、通断比(on-off比)较大的薄膜晶体管。
阈值电压(Vth)能够根据传递特性的图表由Id=10-9A下的Vg定义。
on-off比优选为106以上、1012以下,更优选为107以上、1011以下,进一步优选为108以上、1010以下。若on-off比为106以上,则能够驱动液晶显示器。若on-off比为1012以下,则能够驱动对比度较大的有机EL。此外,能够使断开电流为10-12A以下,在用于CMOS图像传感器的传输晶体管或复位晶体管的情况下,能够延长图像的保持时间或提高灵敏度。
通过将Vg=-10V的Id的值设为off电流值,将Vg=20V的Id的值设为on(导通)电流值,确定比[on电流值/off电流值]从而求出on-off比。
Off电流值优选为10-10A以下,更优选为10-11A以下,进一步优选为10-12A以下。若Off电流值为10-10A以下,则能够驱动对比度较大的有机EL。此外,在用于CMOS图像传感器的传输晶体管或复位晶体管的情况下,能够延长图像的保持时间或提高灵敏度。
用于薄膜晶体管的半导体层的第1实施方式的氧化物半导体薄膜的缺陷密度优选为5.0×1016cm-3以下,更优选为1.0×1016cm-3以下。由于缺陷密度的减少,薄膜晶体管的迁移率进一步提高,光照射时的稳定性、对热的稳定性变高,TFT稳定地工作。
<量子隧道场效应晶体管>
第1实施方式的氧化物半导体薄膜也可以用于量子隧道场效应晶体管(FET)。
图7示出第1实施方式的量子隧道场效应晶体管(FET)的示意图(纵剖视图)。
量子隧道场效应晶体管501具备p型半导体层503、n型半导体层507、栅极绝缘膜509、栅电极511、源电极513以及漏电极515。
依次将p型半导体层503、n型半导体层507、栅极绝缘膜509以及栅极电极511进行层叠。
源电极513设置在p型半导体层503上。漏电极515设置在n型半导体层507上。
p型半导体层503是p型的IV族半导体层,在此是p型硅层。
n型半导体层507在此是第1实施方式的n型氧化物半导体薄膜。源电极513以及漏电极515是导电膜。
虽然在图7中未图示,但也可以在p型半导体层503上形成绝缘层。在该情况下,p型半导体层503与n型半导体层507经由接触孔连接,接触孔是将绝缘层部分地开口的区域。虽然在图7中未图示,但量子隧道场效应晶体管501也可以具备覆盖其上表面的层间绝缘膜。
量子隧道场效应晶体管501是进行电流的开关的量子隧道场效应晶体管(FET),通过栅电极511的电压控制在由p型半导体层503与n型半导体层507形成的能量势垒中隧穿的电流。在该结构中,构成n型半导体层507的氧化物半导体的带隙变大,能够减小断开电流。
图8示出第1实施方式的另一方案的量子隧道场效应晶体管501A的示意图(纵剖视图)。
量子隧道场效应晶体管501A的构成与量子隧道场效应晶体管501的构成相同,但在p型半导体层503与n型半导体层507之间形成有氧化硅层505这一点上不同。通过具有氧化硅层,能够减小断开电流。
氧化硅层505的厚度优选为10nm以下。通过使其厚度为10nm以下,能够防止隧道电流不流动,或者形成的能量势垒难以形成或势垒高度发生变化,从而可防止隧穿电流降低或发生变化。氧化硅层505的厚度优选为8nm以下,更优选为5nm以下,进一步优选为3nm以下,更进一步优选为1nm以下。
图9示出在p型半导体层503与n型半导体层507之间形成有氧化硅层505的部分的TEM照片。
在量子隧道场效应晶体管501以及501A中,n型半导体层507也是n型氧化物半导体。
构成n型半导体层507的氧化物半导体也可以是非晶质。通过使其为非晶质,能够用草酸等有机酸进行蚀刻,与其它层的蚀刻速度的差变大,不会对布线等的金属层造成影响,能够良好地进行蚀刻。
构成n型半导体层507的氧化物半导体也可以是晶质。通过使其为晶质,与非晶质的情况相比,能够使带隙变大,减小断开电流。由于也能够使功函数增大,因此容易对隧穿由p型IV族半导体材料与n型半导体层507形成的能量势垒的电流进行控制。
量子隧道场效应晶体管501的制造方法没有特别限定,但可以例示以下的方法。
首先,如图10所示,在p型半导体层503上形成绝缘膜505A,通过蚀刻等将绝缘膜505A的一部分进行开口从而形成接触孔505B。
接着,如图11所示,在p型半导体层503以及绝缘膜505A上形成n型半导体层507。此时,经由接触孔505B连接p型半导体层503与n型半导体层507。
接着,如图12所示,在n型半导体层507上依次形成栅极绝缘膜509以及栅电极511。
接着,如图13所示,以覆盖绝缘膜505A、n型半导体层507、栅极绝缘膜509以及栅电极511的方式设置层间绝缘膜519。
然后,如图14所示,将p型半导体层503上的绝缘膜505A以及层间绝缘膜519的一部分进行开口从而形成接触孔519A,在接触孔519A上设置源电极513。
进而,如图14所示,将n型半导体层507上的栅极绝缘膜509以及层间绝缘膜519的一部分进行开口从而形成接触孔519B,在接触孔519B上形成漏电极515。
能够通过以上的步骤制造量子隧道场效应晶体管501。
另外,在p型半导体层503上形成n型半导体层507后,在150℃以上、600℃以下的温度下进行热处理,由此能够在p型半导体层503与n型半导体层507之间形成氧化硅层505。通过追加该工序,能够制造量子隧道场效应晶体管501A。
<薄膜晶体管的用途>
第1实施方式的薄膜晶体管也能够应用于场效应型晶体管、逻辑电路、存储电路以及差动放大电路等各种集成电路,能够将这些用于电子设备等。进而,第1实施方式的薄膜晶体管除了场效应晶体管以外,还能够适应于静电感应型晶体管、肖特基势垒型晶体管、肖特基二极管以及电阻元件。
第1实施方式的薄膜晶体管能够适用于显示装置以及固体摄像元件等。
以下,对将第1实施方式的薄膜晶体管用于显示装置以及固体摄像元件的情况进行说明。
首先,参照图15~图17对将第1实施方式的薄膜晶体管作为电子设备用于显示装置的情况进行说明。
图15是本发明的一方案的显示装置的俯视图。图16是用于说明在第1实施方式的一方案的显示装置的像素部中应用液晶元件的情况下的像素部的电路的电路图。此外,图17是用于说明在第1实施方式的一方案的显示装置的像素部应用有机EL元件的情况下的像素部的电路的电路图。
配置于像素部的晶体管能够使用第1实施方式的薄膜晶体管。由于第1实施方式的薄膜晶体管容易做成n沟道型,因此将能够由n沟道型晶体管构成的驱动电路的一部分形成在与像素部的晶体管相同的基板上。通过在像素部或驱动电路中使用第1实施方式所示的薄膜晶体管,能够提供可靠性高的显示装置。
图15示出有源矩阵型显示装置的俯视图的一例。在显示装置的基板300上形成有像素部301、第1扫描线驱动电路302、第2扫描线驱动电路303、信号线驱动电路304。在像素部301中,多条信号线从信号线驱动电路304延伸地配置,多条扫描线从第1扫描线驱动电路302以及第2扫描线驱动电路303延伸配置。在扫描线与信号线的交叉区域,分别以矩阵状设置有具有显示元件的像素。显示装置的基板300经由FPC(Flexible Printed Circuit:柔性印刷电路板)等连接部而与定时控制电路(也称为控制器、控制IC)连接。
在图15中,第1扫描线驱动电路302、第2扫描线驱动电路303、信号线驱动电路304形成在与像素部301相同的基板300上。因此,设置在外部的驱动电路等部件的数量减少,所以能够实现成本的降低。此外,在基板300外部设置有驱动电路的情况下,产生使布线延伸的需求,布线间的连接数增加。在相同的基板300上设置有驱动电路的情况下,能够减少该布线间的连接数,从而能够实现可靠性的提高,或者成品率的提高。
此外,图16示出了像素的电路构成的一例。在此,示出了能够应用于VA型液晶显示装置的像素部的像素部的电路。
该像素部的电路能够应用于在一个像素具有多个像素电极的构成。各个像素电极与不同的晶体管连接,各晶体管构成为能够通过不同的栅极信号进行驱动。由此,能够独立地对施加于多畴设计的像素的各个像素电极的信号进行控制。
将晶体管316的栅极布线312与晶体管317的栅极布线313分离,以向两者提供不同的栅极信号。另一方面,作为数据线发挥功能的源电极或漏电极314在晶体管316与晶体管317中共用。晶体管316与晶体管317能够使用第1实施方式的晶体管。由此,能够提供可靠性高的液晶显示装置。
晶体管316与第1像素电极电连接,晶体管317与第2像素电极电连接。第1像素电极与第2像素电极分离。第1像素电极与第2像素电极的形状没有特别限定。例如,只要使第1像素电极为V字状即可。
晶体管316的栅极电极与栅极布线312连接,晶体管317的栅极电极与栅极布线313连接。对栅极布线312与栅极布线313提供不同的栅极信号,使晶体管316与晶体管317的工作时机不同,从而能够控制液晶的取向。
此外,也可以利用电容布线310、作为电介质发挥功能的栅极绝缘膜、与第1像素电极或第2像素电极电连接的电容电极而形成保持电容。
多畴结构在一像素中具备第1液晶元件318与第2液晶元件319。第1液晶元件318由第1像素电极、对置电极、与其间的液晶层构成,第2液晶元件319由第2像素电极、对置电极、与其间的液晶层构成。
像素部并不限定于图16所示的构成。也可以在图16所示的像素部中追加开关、电阻元件、电容元件、晶体管、传感器或逻辑电路。
图17示出了像素的电路构成的另一例。在此,示出了使用有机EL元件的显示装置的像素部的结构。
图17是示出可应用的像素部320的电路的一例的图。在此,示出了在一个像素中使用两个n沟道型晶体管的例子。第1实施方式的氧化物半导体薄膜能够用于n沟道型晶体管的沟道形成区域。该像素部的电路能够应用数字时间调制驱动。
开关用晶体管321以及驱动用晶体管322能够使用第1实施方式的薄膜晶体管。由此,能够提供可靠性较高的有机EL显示装置。
像素部的电路的构成并不限定于图17所示的构成。也可以在图17所示的像素部的电路中追加开关、电阻元件、电容元件、传感器、晶体管或逻辑电路。
以上是对将第1实施方式的薄膜晶体管用于显示装置的情况的说明。
接着,参照图18对将第1实施方式的薄膜晶体管用于固体摄像元件的情况进行说明。
CMOS(Complementary Metal Oxide Semiconductor:互补金属氧化物半导体)图像传感器是在将电位保持于信号电荷蓄积部,并将该电位经由放大晶体管输出至垂直输出线的固体摄像元件。若在CMOS图像传感器中包含的复位晶体管和/或传输晶体管中存在漏电流时,由于该漏电流引起充电或放电,信号电荷蓄积部的电位发生变化。若信号电荷蓄积部的电位变化,则放大晶体管的电位也变化,成为偏离原本的电位的值,所拍摄的影像劣化。
对将第1实施方式的薄膜晶体管应用于CMOS图像传感器的复位晶体管以及传输晶体管的情况下的动作的效果进行说明。放大晶体管也可以应用薄膜晶体管或体晶体管中的任一个。
图18是示出CMOS图像传感器的像素构成的一例的图。像素由作为光电转换元件的光电二极管10、传输晶体管1、复位晶体管20、放大晶体管30以及各种布线构成,以矩阵状配置多个像素从而构成传感器。也可以设置与放大晶体管30电连接的选择晶体管。在晶体管附图标记中标记的“OS”表示氧化物半导体(OxideSemiconductor),“Si”表示硅,表示应用于各个晶体管时优选的材料。对于以后的附图也同样如此。
光电二极管10被连接至传输晶体管1的源极侧,在传输晶体管1的漏极侧形成有信号电荷蓄积部15(FD:也被称为浮动扩散)。信号电荷蓄积部15连接有复位晶体管20的源极以及放大晶体管30的栅极。作为其它构成,也可以删除复位电源线3110。例如,还有使复位晶体管20的漏极不与复位电源线3110连接,而是与电源线VDD或垂直输出线3120连接的方法。
另外,还可以将本发明的氧化物半导体薄膜用于光电二极管10,且可以使用与用于传输晶体管1、复位晶体管20的氧化物半导体薄膜相同的材料。
以上是将第1实施方式的薄膜晶体管用于固体摄像元件的情况的说明。
接着对第2实施方式进行说明。
首先,对第2实施方式的概要简单地进行说明。
如专利文献1所述,公知有以下内容:含有从由Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu构成的组中选择的一种以上的元素A、与从Al以及Ga构成的组中选择的一种以上的元素B、以及In的氧化物烧结体有时具有由In2O3构成的方铁锰矿晶相与A3B5O12晶相。
对此,本发明人等对InGaAlYb系、InSnGaAlYb系的氧化物烧结体的晶体结构进行了确认,确认到可能会生成并非以In2O3表示的方铁锰矿晶相、Yb3Ga5O12与Yb3Al5O12(A3B5O12晶相)中的任一种的新型石榴石化合物。
该石榴石化合物的正确的结构式不明确。但是,本发明人等确认了该石榴石化合物的晶格常数在Yb3Ga5O12的晶格常数与Yb3Al5O12的晶格常数之间,因此结构式能够以Yb3(Ga5-XAlX)O12(0<X<5)表示。
此外,本发明人等确认了使用该石榴石化合物所生成的氧化物烧结体作为靶进行溅射时,难以产生裂纹。
以上是第2实施方式的概要。
接着,对第2实施方式的详细内容进行说明。
<石榴石化合物>
首先,对第2实施方式的石榴石化合物进行说明。
第2实施方式的第1方案的石榴石化合物的特征在于,以通式(I)表示:
Ln3(Ga5-XAlX)O12(I)
(式中,Ln为从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。X为0<X<5。)。
第2实施方式的第2方案的石榴石化合物的特征在于,以通式(I)表示,其晶格常数为11.93×10-10m以上,12.20×10-10m以下:
Ln3(Ga5-XAlX)O12(I)
(式中,Ln为从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。X为0<X<5。)。
通过满足第1以及第2方案的条件,在用于靶的情况下难以产生裂纹。
在第1以及第2方案中,Ln优选为Yb元素。这是由于Yb的天然存在量在Ln中较多,作为天然资源较为丰富。
石榴石化合物能够通过将Ln、Ga、Al的氧化物进行烧结得到。
以上是对第2实施方式的石榴石化合物的说明。
<氧化物烧结体>
接着,对第2实施方式的氧化物烧结体进行说明。
第2实施方式的第1方案的氧化物烧结体的特征在于,
含有以通式(I)表示的石榴石晶相:
Ln3(Ga5-XAlX)O12(I)
(式中,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。X为0<X<5。)。
第2实施方式的第2方案的氧化物烧结体的特征在于,
含有石榴石晶相,该石榴石晶相含有In元素、Ga元素、Al元素以及Ln元素,其晶格常数为11.93×10-10m以上,12.20×10-10m以下(其中,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。)。
通过满足第1以及第2方案的条件,在将氧化物烧结体用于溅射靶的情况下,在溅射时难以产生裂纹。
优选是,第2实施方式的第1以及第2方案中的Ln为Yb元素。理由与第1以及第2方案的石榴石化合物中的理由相同。
第2实施方式的第3方案的氧化物烧结体的特征在于,
含有以通式(I)表示的石榴石晶相与以In2O3表示的方铁锰矿晶相,Ln3(Ga5-XAlX)O12(I)
(式中,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。X为0<X<5。)。
第2实施方式的第4方案的氧化物烧结体的特征在于,
含有石榴石晶相,该石榴石晶相含有In元素、Ga元素、Al元素以及Ln元素,其晶格常数为11.93×10-10m以上,12.20×10-10m以下,并且含有以In2O3表示的方铁锰矿晶相(其中,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。)。
通过含有石榴石晶体层,在将氧化物烧结体用于溅射靶的情况下,在溅射时难以产生裂纹。
通过使烧结体含有方铁锰矿晶相,将该烧结体作为溅射靶从而通过溅射生成的氧化物半导体薄膜的膜密度得到提高。
优选是,在第2实施方式的第3以及第4方案中的Ln为Yb元素。理由与第1以及第2方案的石榴石化合物中的理由相同。
通过将Ln、Ga、Al的氧化物进行烧结能够得到含有石榴石化合物的氧化物烧结体。
得到的石榴石化合物的晶相根据烧结原料的组成而发生变化。
例如,在将氧化铟、氧化铝、氧化镓以及作为氧化镧的氧化镱作为原料的情况下,出现以In2O3表示的方铁锰矿晶相、与Yb3Ga5O12晶相以及/或者Yb3Al5O12晶相不同的石榴石晶相,可以得到含有石榴石晶相为通式(I’)的石榴石化合物的氧化物烧结体:
Yb3(Ga5-XAlX)O12(I’)
(式中,X为0<X<5。)。
第2实施方式的第5方案的氧化物烧结体的特征在于,
含有In元素、Ga元素以及Ln元素,各元素的原子比满足下述式(2-1)~式(2-3),
0.75≦In/(In+Ga+Ln)≦0.96…(2-1)
0.03≦Ga/(In+Ga+Ln)≦0.10…(2-2)
0.01≦Ln/(In+Ga+Ln)≦0.15…(2-3)
(式中,In、Ga、Ln分别表示氧化物烧结体中的In元素、Ga元素以及Ln元素的原子数。此外,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。)。
通过以满足式(2-1)~式(2-3)的范围含有In、Ga以及Ln,将该烧结体作为靶而制造的氧化物半导体薄膜成为迁移率高且CVD等的特性变化较小的半导体薄膜。
优选为,各元素的原子比满足下述式(2-1A)~式(2-3A)。
0.80≦In/(In+Ga+Ln)≦0.96…(2-1A)
0.05≦Ga/(In+Ga+Ln)≦0.08…(2-2A)
0.03≦Ln/(In+Ga+Ln)≦0.15…(2-3A)
第5方案的氧化物烧结体优选含有以Yb3Ga5O12表示的石榴石晶相以及以In2O3表示的方铁锰矿晶相。
通过含有石榴石晶相,在将氧化物烧结体用于靶的情况下,在溅射时难以产生裂纹。
通过含有方铁锰矿晶相,将该烧结体作为靶进行溅射从而生成的氧化物半导体薄膜的膜密度得到提高。
第2实施方式的第6方案的氧化物烧结体的特征在于,
含有In元素、Ga元素、Ln元素以及Al元素,各元素的原子比满足下述式(2-4)~式(2-7),
0.70≦In/(In+Ga+Ln+Al)≦0.95…(2-4)
0.03≦Ga/(In+Ga+Ln+Al)≦0.10…(2-5)
0.01≦Ln/(In+Ga+Ln+Al)≦0.10…(2-6)
0.01≦Al/(In+Ga+Ln+Al)≦0.10…(2-7)
(式中,In、Ga、Ln、Al分别表示氧化物烧结体中的In元素、Ga元素、Ln元素以及Al元素的原子数。此外,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。)。
通过满足式(2-4)~式(2-6),将该烧结体作为靶从而制造的氧化物半导体薄膜成为高迁移率且CVD等的特性变化较小的半导体薄膜。
通过满足式(2-7),能够降低烧结体的体电阻。
第6方案的氧化物烧结体优选为各元素的原子比满足下述式(2-4A)~式(2-7A)。
0.76≦In/(In+Ga+Ln+Al)≦0.90…(2-4A)
0.05≦Ga/(In+Ga+Ln+Al)≦0.08…(2-5A)
0.03≦Ln/(In+Ga+Ln+Al)≦0.08…(2-6A)
0.02≦Al/(In+Ga+Ln+Al)≦0.08…(2-7A)
第2实施方式的第6方案的氧化物烧结体也可以以100~10000ppm含有Sn元素。
通过含有Sn元素,能够降低烧结体的体电阻,从而能够防止溅射中的等离子体的加热造成的靶的破裂。
第6方案的氧化物烧结体优选为含有以通式(I)表示的石榴石晶相以及以In2O3表示的方铁锰矿晶相,
Ln3(Ga5-XAlX)O12…通式(I)
(式中,X为0<X<5。)。
理由与第3或者第4方案的氧化物烧结体的理由相同。
另外,第2实施方式的氧化物烧结体的组成的测量方法与第1实施方式的测量方法相同,因此省略说明。
以上是对第2实施方式的氧化物烧结体的说明。
接着,对第2实施方式的氧化物烧结体的制造方法进行说明。
只要是能够制造第2实施方式的氧化物烧结体的制造方法则没有特别限定,能够与第1实施方式同样地例示包括以下的(a)~(c)的工序的制法,
(a)将原料化合物粉末混合而制备混合物的工序。
(b)将混合物成形而制备成形体的工序。
(c)对成形体进行烧结的工序。
(1)工序(a):掺混工序
掺混工序是将氧化物烧结体的原料进行混合的工序。
作为原料,使用In化合物的粉末、Ga化合物的粉末、Ln化合物的粉末以及根据需要而使用的Al化合物的粉末。作为化合物,例如可列举氧化物以及氢氧化物。考虑烧结的容易度、副产物残留的难度,均优选为氧化物。
另外,在作为原料使用氧化铟、氧化镓、氧化镱的情况下,能够得到含有以In2O3表示的方铁锰矿晶相的氧化物烧结体。在这种情况下,可认为氧化镓以及氧化镱是固溶在以In2O3表示的方铁锰矿晶相中的物质。在氧化铟、氧化镓、氧化镱中,如果增加氧化镓、氧化镱的添加量,则可以得到具有以Yb3Ga5O12表示的石榴石晶相的氧化物烧结体。
原料的纯度通常为2N(99质量%)以上,优选为3N(99.9质量%)以上,特别优选为4N(99.99质量%)以上。通过使纯度为2N以上,能够确保氧化物烧结体的耐久性,并能够降低用于液晶显示器时杂质在氧化物半导体膜中偏析,或者杂质进入栅极绝缘膜或层间绝缘膜中导致氧化物半导体不工作从而引起烧结的可能性。
原料粉末的平均粒径优选为0.1μm以上2μm以下,更优选为0.5μm以上1.5μm以下。原料粉末的平均粒径能够用激光衍射式粒度分布装置等进行测量。
原料的混合、成形方法没有特别限定,能够使用公知的方法进行。此外,混合时也可以在原料混合物中添加粘合剂。
原料的混合例如能够使用球磨机、珠磨机、喷射磨机或超声波装置等公知的装置进行。粉碎时间等条件能够适当调整,但优选为6小时以上、100小时以下。
(2)工序(b):成形工序
成形工序是对原料混合物(在上述中设置了预烧工序的情况下为预烧物)进行加压成形而制成成形体的工序。通过该工序,成形为作为靶优选的形状。在设置了预烧工序的情况下,将得到的预烧物的微粉末进行造粒后,通过冲压成形而能够成形为所希望的形状。
成形体的平均厚度优选为5.5mm以上,更优选为6mm以上,进一步优选为8mm以上,特别优选为12mm以上。若为5.5mm以上,则成形体的厚度方向的温度梯度减少,能够期待难以发生表面与深部的晶型的组合的变动。
作为在本工序中能够采用的成形处理,例如还能够列举冲压成形(单轴冲压)、模具成形、浇铸成形以及注射成形等。为了得到烧结密度较高的烧结体(靶),优选用冷等静压(CIP)等进行成形。
此外,也可以通过在冲压成形(单轴冲压)后用冷等静压(CIP)、或热等静压(HIP)等进行成形的方式,设置两个阶段以上的成形工序。
在使用冷等静压或者静压加压装置的情况下,优选以表面压78.5MPa(将800kgf/cm2换算为SI单位)以上、392.4MPa(将4000kgf/cm2换算为SI单位)以下保持0.5分钟以上、60分钟以下。更优选以表面压196.2MPa以上、294.3MPa以下保持2分钟以上、30分钟以下。若在上述范围内,则能够期待成形体内部的组成不均匀等减少而均匀化。通过使表面压为78.5MPa以上,从而烧结后的密度变低,电阻也变低。通过使表面压力为392.4MPa以下,能够不使装置大型化地进行成形。若保持时间为0.5分钟以上,则能够防止烧结后的密度与电阻变高。若为60分钟以下,则能够防止过度耗费时间而变得不经济。
在成形处理中,也可以使用聚乙烯醇、甲基纤维素、聚蜡、油酸等成形助剂。
(3)工序(c):烧结工序
烧结工序是对在上述成形工序中得到的成形体进行烧制的必要的工序。
烧结温度优选为1200℃以上、1650℃以下,更优选为1350℃以上、1600℃以下,进一步优选为1400℃以上、1600℃以下,进而优选为1450℃以上、1600℃以下。
烧结时间优选为10小时以上、50小时以下,更优选为12小时以上、40小时以下,进一步优选为13小时以上、30小时以下。
若烧结温度为1200℃以上、烧结时间为10小时以上,则充分进行烧结,靶的电阻充分下降,难以产生异常放电。若烧制温度为1650℃以下、烧制时间为50小时以下,则能够防止显著的晶粒生长从而平均结晶粒径增大、或防止粗大空孔的产生,从而难以产生烧结体强度的降低或异常放电。
在常压烧结法中,将成形体在大气气氛或氧气气氛中进行烧结。氧气气氛例如优选氧浓度为20体积%以上、80体积%以下的气氛。通过将升温过程设为氧气气氛,能够提高烧结体密度。
进而,优选是,从800℃升温到烧结温度的、烧结时的升温速度为0.1℃/分钟以上、2℃/分钟以下。
在第2实施方式的烧结体中,800℃以上的温度范围是最充分地进行烧结的范围。若在该温度范围内的升温速度为0.1℃/分钟以上,则能够抑制过度的晶粒生长,从而实现高密度化。通过使升温速度为2℃/分钟以下,能够抑制在成形体产生温度分布、烧结体翘曲或破裂。
从800℃至烧结温度的升温速度优选为0.5℃/分钟以上、2.0℃/分钟以下,更优选为1.0℃/分钟以上、1.8℃/分钟以下。
<溅射靶>
接着对第2实施方式的溅射靶进行说明。
第2实施方式的石榴石化合物以及含有该石榴石化合物的氧化物烧结体被磨削加工并与背板接合,从而用作溅射靶。能够使用该溅射靶通过溅射法使氧化物半导体成膜。
靶的形状、结构没有特别限定,可例示与第1实施方式相同的形状、结构。可以是图1的附图标记801所示的板状,也可以是图2的附图标记801A所示的圆筒状。在靶的形状为板状的情况下,其平面形状可以是图1的附图标记801所示的矩形,也可以如图3的附图标记801B所示为圆形。氧化物烧结体能够一体成形,也可以如图4所示,将分割成多个的氧化物烧结体(附图标记801C)分别固定在背板803上的多分割式。
背板803是用于保持或冷却氧化物烧结体的部件。材料优选为铜等热传导性优异的材料。
与第1实施方式同样地例如通过以下工序制造溅射靶。
(d)对氧化物烧结体的表面进行磨削的工序。
(e)将氧化物烧结体与背板粘结的工序。
以下,对各工序具体地进行说明。
(4)工序(d):磨削工序
磨削(加工)工序是将烧结体切削加工成适合安装到溅射装置上的形状的工序。
烧结体表面存在高氧化状态的烧结部,或者表面凸凹的情况较多,且需要切割加工为规定的尺寸。
烧结体的表面优选磨削0.3mm以上。磨削的深度优选为磨削0.5mm以上,特别优选为磨削2mm以上。通过磨削0.3mm以上,能够除去表面附近的晶体结构的变动部分。
优选将氧化物烧结体例如用平面磨床进行磨削,制成平均表面粗糙度Ra为5μm以下的原材料。进而,也可以对溅射靶的溅射面实施镜面加工,使平均表面粗糙度Ra为1000×10-10m以下。镜面加工(研磨)能够使用机械研磨、化学研磨、以及机械化学研磨(并用机械研磨与化学研磨)等公知的研磨技术。例如,能够利用固定磨粒抛光器(抛光液为水)以#2000号以上抛光,也可以利用游离磨粒磨盘(研磨材料为SiC磨膏等)研磨后,将研磨材料替换为金刚石磨膏从而进行研磨。研磨方法不限于这些方法。研磨材料可列举#200号或#400号、以及#800号的材料。
优选通过吹气或流水清洗等对磨削工序后的氧化物烧结体进行清洁。在通过吹气除去异物时,若从喷嘴的朝向侧利用集尘机进行吸气则能够更有效地除去异物。另外,由于在吹气或流水清洗中,清洁力存在极限,因此还能够进一步进行超声波清洗等。在频率为25kHz~300kHz之间多重振荡来进行超声波清洗的方法是有效的。例如,在频率25kHz~300kHz,每隔25kHz使12种频率进行多重振荡,进行超声波清洗。
(5)工序(e):粘结工序(e)
工序(e)是通过金属铟等低熔点金属将磨削后的烧结体粘结到背板上的工序。
以上是对溅射靶的说明。
<氧化物半导体薄膜>
接着对第2实施方式的氧化物半导体薄膜进行说明。
第2实施方式的第1方案的氧化物半导体薄膜含有In元素、Ga元素以及Ln元素,各元素的原子比满足下述式(2-1)~(2-3),
0.75≦In/(In+Ga+Ln)≦0.96…(2-1)
0.03≦Ga/(In+Ga+Ln)≦0.10…(2-2)
0.01≦Ln/(In+Ga+Ln)≦0.15…(2-3)
(式中,In、Ga、Ln分别表示氧化物半导体薄膜中的In元素、Ga元素以及Ln元素的原子数。此外,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。)。
铟(In)元素是承担氧化物半导体薄膜的迁移率的元素。在低于式(2-1)的下限时,由于氧化铟不会晶化等理由,有时会引起氧化物半导体薄膜的迁移率的降低。若超过上限,则氧缺陷的量过度增加,可能不会半导体化而成为导体。
镓(Ga)元素具有抑制氧缺陷的产生的效果与增大氧化物半导体薄膜的带隙的效果。在低于式(2-1)的下限时,存在抑制氧缺陷的效果变小而不会成为半导体的情况,或者晶体的晶格常数可能不会变得小于以In2O3所表示的方铁锰矿晶相的晶格常数。此外,若超过上限,则存在氧缺陷消失而成为绝缘膜的情况,或者可能不会晶化,或TFT的迁移率变小。
可以认为,Ln元素具有抑制氧缺陷的产生的效果,还具有提高氧化物半导体薄膜的耐CVD性的效果。在低于式(2-3)的下限时,有可能无法使其效果充分地体现。若超过上限,则效果过强,氧化物半导体薄膜有可能绝缘膜化。
优选为,各元素的原子比满足下述式(2-1A)~(2-3A)。
0.80≦In/(In+Ga+Ln)≦0.96…(2-1A)
0.05≦Ga/(In+Ga+Ln)≦0.08…(2-2A)
0.03≦Ln/(In+Ga+Ln)≦0.15…(2-3A)
第2实施方式的第2方案的氧化物半导体薄膜含有In元素、Ga元素、Ln元素以及Al元素,各元素的原子比满足下述式(2-4)~(2-7),
0.70≦In/(In+Ga+Ln+Al)≦0.95…(2-4)
0.03≦Ga/(In+Ga+Ln+Al)≦0.10…(2-5)
0.01≦Ln/(In+Ga+Ln+Al)≦0.10…(2-6)
0.01≦Al/(In+Ga+Ln+Al)≦0.10…(2-7)
(式中,In、Ga、Ln、Al分别表示氧化物半导体薄膜中的In元素、Ga元素、Ln元素以及Al元素的原子数。此外,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。)。
添加In、Ga、Ln的效果与第1实施方式中的效果相同。
铝(Al)元素具有抑制氧缺陷的产生的效果与增大氧化物半导体薄膜的带隙的效果。特别是通过添加铝,具有抑制绝缘膜形成时由CVD处理导致的载流子的增大、在其后的热处理中调整半导体特性的情况下容易进行调整的效果,具体而言,具有即便是在比以往更低温的热处理下,也具有容易降低载流子浓度的效果。此外,可以认为氧化铝本身的氧的扩散系数较低,与仅有基体的原料氧化物的情况相比,能够减小氧化铟内的氧的扩散速度。具有以下效果:在CVD工序中,氧化物半导体薄膜内的氧缺陷增加,载流子浓度上升,通过CVD工序后的热处理破坏该氧缺陷从而降低氧化物半导体的表面的载流子。由此,能够将栅极绝缘膜附近的氧化物半导体薄膜内部的沟道部的载流子浓度较高地保持,认为是实现了高迁移率化。为了体现该效果,需要满足式(2-7)的下限。此外,若超过式(2-7)的上限,则氧缺陷可能会消失而成为绝缘膜。
第2方案的氧化物半导体薄膜也可以以100~10000ppm含有Sn元素。由于能够降低用于形成氧化物半导体薄膜的靶的体电阻,所以能够容易地将得到的氧化物半导体薄膜的载流子浓度控制为恒定。由此,在CVD处理或其后的退火工序中TFT特性难以受到影响,可得到特性稳定的氧化物半导体薄膜。
氧化物半导体薄膜中的各金属元素的含量(原子比)能够与第1实施方式同样地通过对各元素的存在量进行测量从而求出。ICP测量能够使用感应等离子体发光分析装置。
第2实施方式的氧化物半导体薄膜的制造条件没有特别限定,优选与第1实施方式同样地、将第2实施方式的氧化物烧结体作为靶通过溅射法进行制造。
<薄膜晶体管>
接着对第2实施方式的薄膜晶体管的结构进行说明。
第2实施方式的薄膜晶体管只要具有第2实施方式的氧化物半导体薄膜且能作为晶体管发挥作用,则结构没有特别地限定。通过使用第2实施方式的氧化物半导体薄膜,能够得到高性能的薄膜晶体管。
详细内容与第1实施方式的薄膜晶体管相同,因此省略说明。
<薄膜晶体管的用途>
第2实施方式的薄膜晶体管也可以适用于场效应晶体管、逻辑电路、存储电路以及差动放大电路等各种集成电路,可以将它们应用于电子设备等。进而,本实施方式的薄膜晶体管除了场效应晶体管以外,还能够适用于静电感应型晶体管、肖特基势垒型晶体管、肖特基二极管以及电阻元件。
第2实施方式的薄膜晶体管能够适用于显示装置以及固体摄像元件等。
具体的结构与第1实施方式的相同,因此省略说明。
<量子隧道场效应晶体管>
第2实施方式的氧化物半导体薄膜也可以用于量子隧道场效应晶体管(FET)。
具体的结构与第1实施方式的相同,因此省略说明。
以上是对第2实施方式的说明。
接着,对第3实施方式进行说明。
首先,对第3实施方式的概要进行简单说明。
如专利文献3所记载的那样,公知有含有In元素以及Sn元素的氧化物烧结体、以及将该氧化物烧结体作为靶制膜而得的氧化物半导体薄膜(ITO薄膜)。
对此,本申请人试着制作了在ITO中进一步添加了Ln元素的烧结体。其结果为,尽管添加有Ln,但在烧结体中未生成Ln的化合物。进而,In元素与Sn元素分别也仅形成氧化物(In2O3与SnO2),没有生成含有In元素与Sn元素两者的化合物。
接着,发现在将该烧结体作为靶进行氧化物半导体薄膜的成膜时,不产生裂纹,从而完成了本发明。
以上是第3实施方式的概要。
接着,对第3实施方式的氧化物烧结体具体地进行说明。
第3实施方式的氧化物烧结体含有In元素、Sn元素以及Ln元素,各元素的原子比满足下述式(2-8)~式(2-10),
0.55≦In/(In+Sn+Ln)≦0.90…(2-8)
0.05≦Sn/(In+Sn+Ln)≦0.25…(2-9)
0.05≦Ln/(In+Sn+Ln)≦0.20…(2-10)
(式中,In、Sn、Ln分别表示氧化物烧结体中的In元素、Sn元素以及Ln元素的原子数。此外Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。)。
通过满足式(2-8)~式(2-10),成为在成膜时难以产生裂纹等的烧结体。
进而,将该烧结体作为靶制造而得的氧化物半导体薄膜成为高迁移率且CVD等的特性变化较小的半导体薄膜。
优选为,第3实施方式的氧化物烧结体的各元素的原子比满足下述式(2-8A)~式(2-10A)。
0.62≦In/(In+Sn+Ln)≦0.84…(2-8A)
0.08≦Sn/(In+Sn+Ln)≦0.23…(2-9A)
0.08≦Ln/(In+Sn+Ln)≦0.15…(2-10A)
优选为,第3实施方式的氧化物烧结体含有以SnO2表示的金红石晶相以及以In2O3表示的方铁锰矿晶相。
通过含有金红石晶相,能够降低烧结体的体电阻,能够防止溅射中的等离子体的加热造成的靶的破裂。
通过含有方铁锰矿晶相,将该烧结体作为靶进行溅射从而生成的氧化物半导体薄膜的膜密度得到提高。
第3实施方式的氧化物烧结体能够通过将In、Sn、Ln的氧化物进行烧结从而得到。
例如,若将氧化铟、氧化锡、氧化镱作为原料进行烧结,则能够得到以In2O3表示的方铁锰矿晶相与以SnO2表示的金红石晶相。
接着,对第3实施方式的氧化物烧结体的制造方法进行说明。
只要是能够制造第3实施方式的氧化物烧结体的制造方法则没有特别限定,能够与第1实施方式同样地例示包括以下的(a)~(c)的工序的制法,
(a)将原料化合物粉末混合而制备混合物的工序。
(b)将混合物成形而制备成形体的工序。
(c)对成形体进行烧结的工序。
(1)工序(a):掺混工序
掺混工序是将氧化物烧结体的原料进行混合的工序。
作为原料,使用In化合物的粉末、Sn化合物的粉末以及Ln化合物的粉末。作为化合物,例如可列举氧化物以及氢氧化物。考虑烧结的容易度、副产物残留的难度,均优选为氧化物。
原料的纯度通常为2N(99质量%)以上,优选为3N(99.9质量%)以上,特别优选为4N(99.99质量%)以上。通过使纯度为2N以上,能够确保氧化物烧结体的耐久性,并能够降低用于液晶显示器时杂质在氧化物半导体薄膜中偏析,或者杂质进入栅极绝缘膜或层间绝缘膜中,氧化物半导体不工作从而引起烧结的可能性。
原料粉末的平均粒径优选为0.1μm以上2μm以下,更优选为0.5μm以上1.5μm以下。原料粉末的平均粒径能够用激光衍射式粒度分布装置等进行测量。
原料的混合、成形方法没有特别限定,能够使用公知的方法进行。此外,混合时也可以在原料混合物中添加粘合剂。
原料的混合例如能够使用球磨机、珠磨机、喷射磨机或超声波装置等公知的装置进行。粉碎时间等条件能够适当调整,但优选为6小时以上、100小时以下。
(2)工序(b):成形工序
成形工序是对原料混合物(在上述中设置了预烧工序的情况下为预烧物)进行加压成形而制成成形体的工序。通过该工序,成形为作为靶而言优选的形状。在设置了预烧工序的情况下,将得到的预烧物的微粉末进行造粒后,通过冲压成形而能够成形为所希望的形状。
成形体的平均厚度优选为5.5mm以上,更优选为6mm以上,进一步优选为8mm以上,特别优选为12mm以上。若为5.5mm以上,则成形体的厚度方向的温度梯度减少,能够期待难以发生表面与深部的晶型的组合的变动。
作为在本工序中能够采用的成形处理,例如还能够列举冲压成形(单轴冲压)、模具成形、浇铸成形以及注射成形等。为了得到烧结密度较高的烧结体(靶),优选用冷等静压(CIP)等进行成形。
此外,也可以通过在冲压成形(单轴冲压)后用冷等静压(CIP)、或热等静压(HIP)等进行成形的方式,设置两个阶段以上的成形工序。
在使用冷等静压或者静压加压装置的情况下,优选以表面压78.5MPa(将800kgf/cm2换算为SI单位)以上、392.4MPa(将4000kgf/cm2换算为SI单位)以下保持0.5分钟以上、60分钟以下。更优选以表面压196.2MPa以上、294.3MPa以下保持2分钟以上、30分钟以下。若在上述范围内,则能够期待成形体内部的组成不均匀等减少而均匀化。通过使表面压为78.5MPa以上,烧结后的密度变低,电阻也变低。通过使表面压力392.4MPa以下,能够不使装置大型化地进行成形。若保持时间为0.5分钟以上,则能够防止烧结后的密度与电阻变高。若为60分钟以下,则能够防止过度耗费时间而变得不经济。
在成形处理中,也可以使用聚乙烯醇、甲基纤维素、聚蜡、油酸等成形助剂。
(3)工序(c):烧结工序
烧结工序是对在上述成形工序中得到的成形体进行烧制的必要的工序。
烧结温度优选为1200℃以上、1650℃以下,更优选为1350℃以上、1600℃以下,进一步优选为1400℃以上、1600℃以下,进而优选为1450℃以上、1600℃以下。
烧结时间优选为10小时以上、50小时以下,更优选为12小时以上、40小时以下,进一步优选为13小时以上、30小时以下。
若烧结温度为1200℃以上、烧结时间为10小时以上,则烧结充分进行,靶的电阻充分下降,难以产生异常放电。若烧制温度为1650℃以下、烧制时间为50小时以下,则能够防止显著的晶粒生长从而平均结晶粒径增大、或防止粗大空孔的产生,从而难以产生烧结体强度的降低或异常放电。
在常压烧结法中,将成形体在大气气氛或氧气气氛中进行烧结。氧气气氛例如优选氧浓度为20体积%以上、80体积%以下的气氛。通过将升温过程设为氧气气氛,能够提高烧结体密度。
进而,优选是,从800℃升温到烧结温度的、烧结时的升温速度为0.1℃/分钟以上、2℃/分钟以下。
在第3实施方式的烧结体中,800℃以上的温度范围是最充分地进行烧结的范围。若在该温度范围内的升温速度为0.1℃/分钟以上,则能够抑制过度的晶粒生长,从而实现高密度化。通过使升温速度为2℃/分钟以下,能够抑制在成形体产生温度分布、烧结体翘曲或破裂。
从800℃至烧结温度的升温速度优选为0.5℃/分钟以上、2.0℃/分钟以下,更优选为1.0℃/分钟以上、1.8℃/分钟以下。
另外,第3实施方式的氧化物烧结体的组成的测量方法与第1实施方式相同,因此省略说明。
<溅射靶>
接着对第3实施方式的溅射靶进行说明。
第3实施方式的石榴石化合物以及含有该石榴石化合物的氧化物烧结体被磨削加工并与背板接合,从而用作溅射靶。能够使用该溅射靶通过溅射法使氧化物半导体成膜。
靶的形状、结构没有特别限定,可例示与第1实施方式相同的形状、结构。可以是图1的附图标记801所示的板状,也可以是图2的附图标记801A所示的圆筒状。在靶的形状为板状的情况下,其平面形状可以是图1的附图标记801所示的矩形,也可以如图3的附图标记801B所示为圆形。氧化物烧结体能够一体成形,也可以如图4所示地,将分割成多个的氧化物烧结体(附图标记801C)分别固定在背板803上的多分割式。
背板803是用于保持或冷却氧化物烧结体的部件。材料优选为铜等热传导性优异的材料。
与第1实施方式同样地例如通过以下工序制造溅射靶。
(d)对氧化物烧结体的表面进行磨削的工序。
(e)将氧化物烧结体与背板粘结的工序。
以下,对各工序具体地进行说明。
(4)工序(d):磨削工序
磨削(加工)工序是将烧结体切削加工成适合安装到溅射装置上的形状的工序。
烧结体表面存在高氧化状态的烧结部,或者表面凸凹的情况较多,且需要切割加工为规定的尺寸。
烧结体的表面优选磨削0.3mm以上。磨削的深度优选为磨削0.5mm以上,特别优选为磨削2mm以上。通过磨削0.3mm以上,能够除去表面附近的晶体结构的变动部分。
优选将氧化物烧结体例如用平面磨床进行磨削,制成平均表面粗糙度Ra为5μm以下的原材料。进而,也可以对溅射靶的溅射面实施镜面加工,使平均表面粗糙度Ra为1000×10-10m以下。镜面加工(研磨)能够使用机械研磨、化学研磨、以及机械化学研磨(并用机械研磨与化学研磨)等公知的研磨技术。例如,能够利用固定磨粒抛光器(抛光液为水)以#2000号以上抛光,也可以利用游离磨粒磨盘(研磨材料为SiC磨膏等)研磨后,将研磨材料替换为金刚石磨膏从而进行研磨。研磨方法不限于这些方法。研磨材料可列举#200号或#400号、以及#800号的材料。
优选通过吹气或流水清洗等对磨削工序后的氧化物烧结体进行清洁。在通过吹气除去异物时,若从喷嘴的朝向侧利用集尘机进行吸气则能够更有效地除去异物。另外,由于在吹气或流水清洗中,清洁力存在极限,因此还能够进一步进行超声波清洗等。在频率为25kHz~300kHz之间多重振荡来进行超声波清洗的方法是有效的。例如,适宜在频率25kHz~300kHz之间,每隔25kHz使12种频率进行多重振荡,进行超声波清洗。
(5)工序(e):粘结工序(e)
工序(e)是通过金属铟等低熔点金属将磨削后的烧结体粘结到背板上的工序。
以上是对溅射靶的说明。
以上是对第3实施方式的氧化物烧结体的说明。
接着,对第3实施方式的氧化物半导体薄膜进行说明。
第3实施方式的氧化物半导体薄膜含有In元素、Sn元素以及Ln元素,各元素的原子比满足下述式(2-8)~式(2-10),
0.55≦In/(In+Sn+Ln)≦0.90…(2-8)
0.05≦Sn/(In+Sn+Ln)≦0.25…(2-9)
0.05≦Ln/(In+Sn+Ln)≦0.20…(2-10)
(式中,In、Sn、Ln分别表示氧化物半导体薄膜中的In元素、Sn元素以及Ln元素的原子数。此外,Ln表示从Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素。)。
添加In、Ln的效果与第1实施方式的效果相同。
Sn具有使氧化物半导体薄膜的耐化学品性提高的效果。为了得到该效果需要满足式(2-10)的下限。并且,通过满足式(2-10)的上限,能够进行蚀刻而形成半导体薄膜的岛(island)。
氧化物半导体薄膜中的各金属元素的含量(原子比)能够与第1实施方式同样地通过对各元素的存在量进行测量从而求出。ICP测量能够使用感应等离子体发光分析装置。
第3实施方式的氧化物半导体薄膜的制造条件没有特别限定,优选与第1实施方式同样地、将第3实施方式的氧化物烧结体作为靶通过溅射法进行制造。
<薄膜晶体管>
接着,对第3实施方式的薄膜晶体管的结构进行说明。
第3实施方式的薄膜晶体管具备第3实施方式的氧化物半导体薄膜,只要能够作为晶体管发挥作用则其结构没有特别地限定。通过使用第3实施方式的氧化物半导体薄膜,能够得到高性能的薄膜晶体管。
详细内容与第1实施方式相同,因此省略说明。
<薄膜晶体管的用途>
第3实施方式的薄膜晶体管也能够应用于场效应晶体管、逻辑电路、存储电路以及差动放大电路等各种集成电路,能够将这些用于电子设备等。进而,本实施方式的薄膜晶体管除了场效应晶体管以外,还能够适应于静电感应型晶体管、肖特基势垒型晶体管、肖特基二极管以及电阻元件。
第3实施方式的薄膜晶体管能够优选地用于显示装置以及固体摄像元件等。
具体的结构与第1实施方式的相同,因此省略说明。
<量子隧道场效应晶体管>
第3实施方式的氧化物半导体薄膜也可以用于量子隧道场效应晶体管(FET)。
具体的结构与第1实施方式相同,因此省略说明。
以上是对第3实施方式的氧化物半导体薄膜的说明。
接着,对第4实施方式进行说明。
第4实施方式是使用了不含锌的氧化物半导体的图像传感器。
首先,对第4实施方式的背景进行说明。
图像传感器是在每一个固体摄像元件上配置多个薄膜晶体管的结构。因此,为了实现图像传感器的高灵敏度化以及省电化,要求薄膜晶体管的漏电流尽可能地少。
在氧化物半导体中,为了减少漏电流,如专利文献2~专利文献5所记载的那样,锌的添加是有效的。
但是,锌具有容易扩散到硅中的性质。因此,若由使用了含有锌的氧化物半导体的薄膜晶体管构成图像传感器,则由于锌的扩散,其它的薄膜晶体管被污染,有可能无法得到所期望的特性。
第4实施方式是鉴于上述技术问题而提出的,其目的在于提供一种图像传感器,其使用了即便不含有锌漏电流也较少的氧化物半导体。
首先,参照图18~图23对第4实施方式的图像传感器的晶胞的等效电路的结构简单地进行说明。另外,在本说明书中说明的各图中,各构成要素、区域的大小以及层的厚度等有时为了清楚化而夸张表现。因此,并不一定限定于该标度。
在第4实施方式中,将CMOS图像传感器作为图像传感器进行说明。在以下的说明中,有时将CMOS图像传感器简称为“图像传感器”来进行说明。
[图像传感器]
如图18以及图19所示,图像传感器的晶胞100具备光电二极管10与在光电二极管10上电连接有源电极3的传输晶体管1。还具备与传输晶体管1的漏电极4电连接的信号电荷蓄积部15、与放大晶体管30,放大晶体管30具备与传输晶体管1以及信号电荷蓄积部15电连接的栅电极34。进而,还具备复位晶体管20,该复位晶体管20具备漏电极23以及与信号电荷蓄积部15电连接的源电极22。
传输晶体管1以及复位晶体管20是n型,放大晶体管30是p型。
传输晶体管1以及复位晶体管20具有图19以及图20所示的结构,并且沟道形成区域包括包含特定元素的氧化物半导体薄膜2、21。该氧化物半导体薄膜2、21的详细内容将后述。
此外,在第4实施方式中,从进一步提高放大率的观点出发,作为放大晶体管30,优选应用在沟道形成区域使用了单晶硅半导体的体晶体管。
另外,在以下的说明中,在不特别区分传输晶体管1以及复位晶体管20时,有时将它们统称为“薄膜晶体管”。此外,有时将放大晶体管30称为“体晶体管”。
在图18中仅图示了一个晶胞100,但是图像传感器是将多个晶胞100配置成矩阵状的结构。
图像传感器是将电位保持在信号电荷蓄积部15中,并将该电位经由放大晶体管30输出到垂直输出线3120的固体摄像元件。
光电二极管10是光电转换元件。图19所示的光电二极管10是无机二极管,是所谓的埋入型光电二极管。光电二极管10通过在单晶硅基板200的表面掺杂杂质,依次形成n型区域12与p型区域11而设置。光电二极管10通过在表面形成p型区域11,在表面产生电荷,因此成为容易降低暗电流即噪声的结构。此外,可以将与氧化物半导体薄膜2、21相同的材料的氧化物半导体薄膜用于光电二极管,也可以将与在传输晶体管1、复位晶体管20中使用的氧化物半导体薄膜相同的材料用于光电二极管。
在光电二极管为有机二极管的情况下,详细内容作为变形例进行后述,但如图21所示,例如,光电二极管110通过在单晶硅基板200上依次形成接触金属层113、n型有机半导体区域112与p型有机半导体区域111进行设置。
光电二极管10在没有照射光时,如图22的A所示,示出与通常的二极管相同的电压电流特性。若照射光,则特别是在施加反向偏压时,如图22的B所示,流过与没有照射光时相比较大的电流。
传输晶体管1是用于导通/断开光电二极管10与信号电荷蓄积部15之间的电流的n型晶体管。如图20所示,传输晶体管1包括氧化物半导体薄膜2、源电极3、漏电极4以及栅电极5。
氧化物半导体薄膜2是沟道区域,隔着栅极绝缘膜32设置在单晶硅基板200上。
源电极3以及漏电极4是以在面方向上夹着氧化物半导体薄膜2的方式将氧化物半导体薄膜2的两端电连接的电极。源电极3或漏电极4的一方与光电二极管10电连接。在此,源电极3与光电二极管10的输出部(p型区域)电连接。
栅电极5是隔着栅极绝缘膜6设置在氧化物半导体薄膜2的上方(与单晶硅基板200相反一侧)的电极。
信号电荷蓄积部15是临时蓄积光电二极管10的电荷的电容分量,将栅极绝缘膜32作为电介质从而形成电容。信号电荷蓄积部15与源电极3或漏电极4的另一方(未与光电二极管10连接的一方)电连接。在此,与传输晶体管1的漏电极4电连接。
在图19中,传输晶体管1的漏电极4兼作复位晶体管20的源电极22,信号电荷蓄积部15形成在漏电极4的下方。
放大晶体管30是放大从光电二极管10流过的电流的元件,是具备n型区域31A、31B、源电极33A、漏电极33B以及栅电极34的体晶体管。
n型区域31A、31B是通过在单晶硅基板200的表面掺杂杂质而形成的区域,以在单晶硅基板200的面方向上远离的方式设置。在第4实施方式中,作为单晶硅基板200,由于使用p型单晶硅基板,所以被n型区域31A与n型区域31B夹着的区域是p型区域。因此,放大晶体管是p型晶体管。
源电极33A、漏电极33B分别以贯通栅极绝缘膜32的方式与n型区域31A、31B连接。
栅电极34是设置在由n型区域31A与n型区域31B夹着的区域的上方(单晶硅基板200的相反一侧)的电极,在此,设置在栅极绝缘膜32上。栅极电极34与传输晶体管1的源电极3或漏电极4的另一方(未与光电二极管10连接的一方)电连接,在此,与漏电极4以及信号电荷蓄积部15电连接。栅极绝缘膜6设置在栅电极34上。此外,放大晶体管30由设置在单晶硅基板200上的绝缘区域40包围,通过该绝缘区域40与其它元件电绝缘。
放大晶体管30的源电极33A与垂直输出线3120连接(参照图1)。漏电极33B与电源端子VDD连接。栅电极34与未图示的传输开关线连接,输入读出脉冲。
复位晶体管20是使信号电荷蓄积部15的电荷复位的n型晶体管,具备氧化物半导体薄膜21、源电极22、漏电极23以及栅电极24。
氧化物半导体薄膜21、源电极22、漏电极23以及栅电极24的配置以及功能与氧化物半导体薄膜2、源电极3、漏电极4以及栅电极5相同,因此省略说明。
源电极22与信号电荷蓄积部15连接。在此,源电极22兼作传输晶体管1的漏电极4。
漏电极23经由布线25与复位电源线3110连接(参照图18)。栅电极24与未图示的复位线连接,输入复位脉冲。
此外,传输晶体管1、复位晶体管20以及放大晶体管30被绝缘膜41覆盖。
以上是对第4实施方式的图像传感器的晶胞100的等效电路的构成的说明。
接着,参照图18、图22以及图23对晶胞100的动作进行说明。
首先,参照图18、图22以及图23,对从晶胞向垂直信号线输出信号的动作进行说明。
首先,向电源端子VDD供给电源电压。接着,向复位晶体管20(图18以及图23中的RST)的栅极极24输入复位脉冲,复位晶体管20导通。信号电荷蓄积部15(图18以及图23中的FD)被充电至复位电源的电位。
然后,复位晶体管20断开,将信号电荷蓄积部15保持为复位电源的电位(图23的期间T1)。在期间T1中,只要在复位晶体管20以及传输晶体管1(图18以及图23中的TRF)中几乎不流过漏电流,则电位被保持到下一个传输晶体管1的动作为止。
接着,若传输晶体管1导通,则电流从信号电荷蓄积部15流向光电二极管,信号电荷蓄积部15的电位降低(期间T2)。若传输晶体管1断开,则在断开的时刻的电位被保持在信号电荷蓄积部15中(期间T3)。在期间T3中,只要在复位晶体管20以及传输晶体管1中几乎不流过漏电流,则电位被保持到下一个复位晶体管20的动作为止。在期间T3中,由于电位的降低,放大晶体管30导通,向垂直输出线3120输出电位。然后,向电源端子VDD供给的电源电压被切断。
输出到垂直输出线3120的信号的电位因照射至光电二极管10的光的强度与照射时间而不同。因此,晶胞100能够将入射到光电二极管10的光的强度作为电气信号输出。
接着,使用图22以及图23对向光电二极管10照射光时的晶胞100的动作进行说明。
首先,若在传输晶体管1断开的状态下向光电二极管10照射光,则光电二极管10中没有电流路径,因此光电二极管10的输出部的电位成为图5的c点的值。
在图23的期间T0,复位晶体管20导通,如期间T1所示,在信号电荷蓄积部15保持在复位电源电位Vres后,若在期间T2传输晶体管1导通,则光电二极管10的输出部的电位成为复位电源电位,光电二极管的阴极的输出部的电位移动至图22的d点。
若放电电流从信号电荷累积部15经由传输晶体管1向光电二极管10流动,则信号电荷累积部15的电位降低。在期间T3传输晶体管1断开时放电停止。若将期间T3中的光电二极管10的输出部的电位设为e点,则d点与e点之间的电位差成为对光电二极管10照射光而产生的电位差,该电位差与光的强度相对应。
如此,在晶胞100的动作中,如期间T1以及T3那样,存在保持恒定的电位的期间。
因此,如果在复位晶体管20以及传输晶体管1的沟道区域使用断开电流较低的氧化物半导体薄膜21、2,则能够减少从信号电荷蓄积部15经由沟道区域的漏电流,在期间T1以及T3的保持期间中,能够使极高的电位保持功能发挥作用。由此,能够实现晶胞100的高灵敏度化以及省电化。
<氧化物半导体薄膜>
接着,对用于第4实施方式的图像传感器的、含有特定元素的氧化物半导体薄膜2、21的构成进行说明。
氧化物半导体薄膜2、21作为传输晶体管1以及复位晶体管20的沟道形成区域(半导体层)进行使用。
首先,对氧化物半导体薄膜2、21的优选的特性进行说明。
氧化物半导体薄膜2、21的载流子密度优选为1.0×1016cm-3以下,更优选为1.0×1015cm-3以下。载流子密度的下限优选为1.0×1014cm-3以上。
若使载流子密度为上述范围,则薄膜晶体管的载流子迁移率变高。由此,使得光照射时的稳定性、对热的稳定性变高,TFT稳定地工作。
载流子密度可以通过霍尔效应测量方法进行测量。
薄膜晶体管的饱和迁移率优选为1.0cm2/V·s以上、50.0cm2/V·s以下。
若饱和迁移率为1.0cm2/V·s以上,则能够稳定地驱动薄膜晶体管,能够提高图像传感器的灵敏度、数据的读取速度。
若饱和迁移率为50.0cm2/V·s以下,则能够容易地将断开电流设为10-12A以下,此外,能够将通断比(on-off比)设定为108以上。由此,能够稳定地驱动薄膜晶体管,能够提高图像传感器的灵敏度、数据的读取速度,并且还能够延长数据的保存时间,因此能够实现图像传感器的性能提高。
根据将漏极电压设定为20V的情况下的传递特性求出饱和迁移率。具体而言,能够如下所述地计算饱和迁移率:通过制作传递特性Id-Vg的图表,计算各Vg的跨导(Gm),根据饱和区域的公式求出饱和迁移率。Id是源·漏电极间的电流,Vg是在源·漏电极间施加电压Vd时的栅极电压。
阈值电压(Vth)优选为-3.0V以上、+3.0V以下,更优选为-2.5V以上、+2.5V以下。若阈值电压为-3.0V以上、+3.0V以下,则能够做出断开电流较小、通断比(on-off比)较大的薄膜晶体管。
阈值电压(Vth)能够根据传递特性的图表由Id=10-9A下的Vg定义。
on-off比优选为106以上、1012以下,更优选为107以上、1011以下,进一步优选为108以上、1010以下。
若on-off比为106以上,则能够驱动液晶显示器。
若on-off比为1012以下,则能够驱动对比度较大的有机EL。并且,若on-off比为1012以下,则能够延长像素的保持时间,或者提高图像传感器的灵敏度。
On-off比能够通过将Vg=-10V的id的值作为Off电流、Vg=20V的Id的值作为On电流,确定比[On/Off]从而求出。
Off电流值优选为10-11A以下,更优选为10-12A以下。
若Off电流值为10-11A以下,则能够延长像素的保持时间,或者提高图像传感器的灵敏度。
氧化物半导体薄膜2、21的带隙优选为3.0eV以上,更优选为3.2eV以上,进一步优选为3.4eV以上。
带隙能够使用分光光度计UV-3100PC(岛津制作所)通过以下的方法进行测量。
在玻璃基板上氧化物半导体薄膜成膜,准备带隙测量用的样品。对该样品进行加热处理从而测量透射光谱,将横轴的波长转换为能量(eV),将纵轴的透射率转化为下式:
透射率=(αhυ)2
在此,α、h、υ分别为
α:吸收系数
h:普朗克常数
υ:振动数。
在转换后的图表中,对吸收上升的部分进行拟合,计算出该图表与基线相交处的能量值(eV)作为带隙。
薄膜晶体管的漏电流优选为1×10-11A以下,更优选为1×10-12A以下,进一步优选为9×10-13A以下。
这里所说的漏电流是指将L/W设为200/1000的元件(沟道长度:L[μm]、沟道宽度:W[μm])的漏电流。
接着,对氧化物半导体薄膜2、21的组成进行说明。
第4实施方式中的氧化物半导体薄膜2、21包含从In元素(铟)、Sn元素(锡)、以及Ga元素(镓)中选择了一种以上的导电性氧化物与从Al元素(铝)、Y元素(钇)、镧系元素Ln中选择的一种以上的氧化物。
在此,镧系元素Ln是指从镧系元素(原子序号51~71、即从镧到镥的15种元素)中选择的至少一种元素。
铟元素具有承担氧化物半导体薄膜的迁移率的效果。
锡具有耐化学品性。此外,由于也用于导电膜,因此对氧化物半导体薄膜的迁移率造成的影响较小,还具有减少高价的铟的添加量的效果。
镓元素具有抑制氧化铟的晶化、抑制氧缺陷的产生的效果、以及增大所得的氧化物半导体薄膜的带隙的效果。
铝元素、钇元素以及镧系元素与氧的结合力大,具有抑制由氧缺陷引起的载流子产生的效果、还具有抑制在TFT制造工序中由于各种热负荷、CVD成膜中的还原负荷等引起氧缺陷、从而造成载流子密度增加的效果。
此外,铝元素以及镧系元素还具有使氧化物半导体薄膜非晶质化的作用。
因此,通过选择上述元素(In、Sn、Ga、Al、Y以及Ln),成为本征半导体或实质上的本征半导体,容易将半导体特性(载流子密度、饱和迁移率、阈值电压、on-off比、带隙以及漏电流的至少一种以上,以下相同)调整为上述优选的范围。由此,通过将氧化物半导体薄膜2、21用于传输晶体管1以及复位晶体管20的沟道形成区域,能够实现漏电流较少的、使用了氧化物半导体的图像传感器。
氧化物半导体薄膜2、21可以通过对具有与该氧化物半导体薄膜2、21大致相同的原子组成比的溅射靶进行溅射而得到。对由氧化物烧结体构成的溅射靶进行溅射而形成的薄膜的原子组成比与所使用的溅射靶的原子组成比几乎一致。
用于形成氧化物半导体薄膜2、21的氧化物烧结体例如通过将氧化铟、氧化镓以及氧化锡作为基体的原料,向该原料中添加氧化铝、氧化钇、以及镧系金属进行烧制而得到。
另外,氧化物半导体薄膜也可以含有上述以外的元素。在该情况下,将含有上述以外的元素的氧化物添加到基体的原料中,之后通过与上述相同的方法能够得到氧化物半导体薄膜。另外,上述以外的元素也包含不可避免的杂质。不可避免的杂质是并非有意添加的元素,是指在原料或制造工序中混入的元素。
作为不可避免的杂质的例子,如上所述。
能够通过ICP(电感耦合等离子体)测量或XRF(X射线荧光光谱)测量而对各元素的存在量进行测量,从而求出氧化物半导体薄膜中的各金属元素的含量(原子比)。ICP测量能够使用感应等离子体发光分析装置。XRF测量能够使用薄膜荧光X射线分析装置(AZX400,理学公司制)。
此外,即便使用扇型动态二次离子质量分析仪SIMS分析,也可以以与感应等离子体发光分析相同的精度对氧化物半导体薄膜中的各金属元素的含量(原子比)进行分析。在利用感应等离子体发光分析装置或薄膜荧光X射线分析装置测量的金属元素的原子比已知的标准氧化物薄膜的上表面,将与TFT元件相同的材料以沟道长度形成源·漏电极的材料作为标准材料,通过扇型动态二次离子质量分析仪SIMS(IMS7f-Auto,阿美特克公司制)得到用于进行氧化物半导体层的分析的各元素的质谱强度,制作已知的元素浓度与质谱强度的分析曲线。接着,若根据通过扇型动态二次离子质量分析仪SIMS分析得到的图谱强度,使用前述的分析曲线,计算出实际TFT元件的氧化物半导体薄膜部分的原子比,则能够确认到计算出的原子比在另外由薄膜荧光X射线分析装置或感应等离子体发光分析装置测量的氧化物半导体薄膜的原子比的2原子%以内。
此外,氧化物半导体薄膜中所含的各元素的原子组成比可以通过调整形成氧化物半导体薄膜时使用的溅射靶的各元素的存在量来进行控制。
氧化物半导体薄膜2、21优选不含Zn元素。
这是由于Zn元素的离子半径小,在以高温进行热处理的情况下或在利用溅射法成膜的情况下,有时会扩散到其它的薄膜晶体管内从而使其特性发生变化。通过不含Zn元素,能够防止Zn元素扩散而使其它薄膜晶体管的特性发生变化。
氧化物半导体薄膜2、21可以是非晶质,也可以是晶质。
非晶质是指通过X射线衍射观察晕图案(Halo pattern)而不显示出特定的衍射线的物质。晶质是指通过X射线衍射能够确认到晶体峰的物质。具体而言,是指在XRD中,在2θ为30°以上、40°以下出现峰。
通过使氧化物半导体薄膜2、21为非晶质,可以得到表面平滑性优异的氧化物半导体薄膜。特别是由于非晶质膜能够用草酸等弱酸的蚀刻液进行图案化,因此在不溶解布线金属或在不使布线金属劣化方面是有用的。
此外,通过使氧化物半导体薄膜2、21为非晶质,从而即便在200℃以下的低温退火中也能够体现TFT特性,因此在采用使用了耐热性较差的有机平坦化膜等的层叠型的晶体管构成的情况下是有用的。
此外,通过使氧化物半导体薄膜2、21为晶质,容易得到可靠性以及耐久性优异的薄膜晶体管。此外,也可以在将刚成膜后的薄膜作为非晶质进行成膜后,例如通过草酸等弱酸的蚀刻液进行图案化,然后通过退火使其晶化。由此,可以得到表面平滑性优异的晶质的氧化物半导体薄膜。
优选为,第4实施方式中的氧化物半导体薄膜2、21进一步满足以下的要素。作为优选的氧化物半导体薄膜2、21,可列举以下的第1方案~第9方案的氧化物半导体薄膜。
(第1方案)
第1方案的氧化物半导体薄膜(以下也称为氧化物半导体薄膜A)的原子比组成优选满足下述式(3-1)以及下述式(3-2)。
通过将氧化物半导体薄膜A作为传输晶体管1以及复位晶体管20的沟道形成区域使用,可以得到降低漏电流的效果。
0.60≦(In+Sn+Ga)/(In+Sn+Ga+Al+Y+Ln)≦0.98…(3-1)
0.02≦(Al+Y+Ln)/(In+Sn+Ga+Al+Y+Ln)≦0.40…(3-2)
在式(3-1)中,通过使(In+Sn+Ga)/(In+Sn+Ga+Al+Y+Ln)为0.60以上,能够防止氧化物半导体薄膜的迁移率变得过小,从而能够良好地保持图像传感器的画质和灵敏度。通过使(In+Sn+Ga)/(In+Sn+Ga+Al+Y+Ln)为0.98以下,能够防止氧化物半导体薄膜导电化而失去半导体特性,此外,由于能够降低氧化物半导体薄膜的断开电流,因此能够提高图像传感器的画质和灵敏度。
在式(3-1)中,(In+Sn+Ga)/(In+Sn+Ga+Al+Y+Ln)更优选为0.65以上0.95以下,进一步优选为0.70以上0.95以下。
在式(3-2)中,通过使(Al+Y+Ln)/(In+Sn+Ga+Al+Y+Ln)为0.02以上,能够防止氧化物半导体薄膜导电化而失去半导体特性,且由于能够降低氧化物半导体薄膜的断开电流,因此能够提高图像传感器的画质和灵敏度。此外,通过使(Al+Y+Ln)/(In+Sn+Ga+Al+Y+Ln)为0.40以下,能够防止氧化物半导体薄膜绝缘膜化,从而良好地保持图像传感器的画质和灵敏度。
在式(3-2)中,(Al+Y+Ln)/(In+Sn+Ga+Al+Y+Ln)更优选为0.05以上0.35以下,进一步优选为0.05以上0.30以下。
特别是在氧化物半导体薄膜A为晶质的情况下,式(3-1)以及式(3-2)优选满足下述式(3-1’)以及式(3-2’)。
0.75≦(In+Sn+Ga)/(In+Sn+Ga+Al+Y+Ln)≦0.98…(3-1’)
0.02≦(Al+Y+Ln)/(In+Sn+Ga+Al+Y+Ln)≦0.25…(3-2’)
在式(3-1’)中,通过使(In+Sn+Ga)/(In+Sn+Ga+Al+Y+Ln)为0.75以上,能够防止氧化物半导体薄膜的迁移率变得过小,从而能够良好地保持图像传感器的画质和灵敏度。式(3-1’)的上限值的意义与式(3-1)的上限值的意义相同。
在式(3-2’)中,通过使(Al+Y+Ln)/(In+Sn+Ga+Al+Y+Ln)为0.25以下,能够防止氧化物半导体薄膜绝缘膜化,从而能够良好地保持图像传感器的画质和灵敏度。式(3-2’)的下限值的意义与式(3-2)的下限值的意义相同。
在式(3-1’)中,(In+Sn+Ga)/(In+Sn+Ga+Al+Y+Ln)更优选为0.80以上0.98以下。
在式(3-2’)中,(Al+Y+Ln)/(In+Sn+Ga+Al+Y+Ln)更优选为0.02以上0.20以下。
在氧化物半导体薄膜A为非晶质的情况下,从进一步提高半导体特性的观点出发,氧化物半导体薄膜A进一步优选满足式(3-X)~式(3-Z),
0.35≦In/(In+Sn+Ga)≦1.00…(3-X)
0.00≦Sn/(In+Sn+Ga)≦0.65…(3-Y)
0.00≦Ga/(In+Sn+Ga)≦0.65…(3-Z)
式(3-X)中,通过使铟的含量为0.35以上,可以防止迁移率的降低。
式(3-X)中,In/(In+Sn+Ga)更优选为0.50以上1.00以下,进一步优选为0.40以上1.00以下。
式(3-Y)中,通过使锡的含量为0.65以下,可以通过蚀刻形成氧化物半导体薄膜的岛。
式(3-Y)中,Sn/(In+Sn+Ga)更优选为0.00以上0.50以下,进一步优选为0.00以上0.45以下。
式(3-Z)中,通过使镓的含量为0.65以下,可以防止氧缺陷变得过少,而氧化物半导体薄膜绝缘化。
式(3-Z)中,Ga/(In+Sn+Ga)更优选为0.00以上0.50以下,进一步优选为0.00以上0.30以下。
即,在氧化物半导体薄膜A为非晶质的情况下,氧化物半导体薄膜A的原子组成比更优选满足式(3-1A)~式(3-2A)以及式(3-X1)~式(3-Z1),进一步优选满足式(3-1B)~(3-2B)以及式(3-X2)~式(3-Z2)。
0.65≦(In+Sn+Ga)/(In+Sn+Ga+Al+Y+Ln)≦0.95…(3-1A)
0.05≦(Al+Y+Ln)/(In+Sn+Ga+Al+Y+Ln)≦0.35…(3-2A)
0.50≦In/(In+Sn+Ga)≦1.00…(3-X1)
0.00≦Sn/(In+Sn+Ga)≦0.50…(3-Y1)
0.00≦Ga/(In+Sn+Ga)≦0.50…(3-Z1)
0.70≦(In+Sn+Ga)/(In+Sn+Ga+Al+Y+Ln)≦0.95…(3-1B)
0.05≦(Al+Y+Ln)/(In+Sn+Ga+Al+Y+Ln)≦0.30…(3-2B)
0.40≦In/(In+Sn+Ga)≦1.00…(3-X2)
0.00≦Sn/(In+Sn+Ga)≦0.45…(3-Y2)
0.00≦Ga/(In+Sn+Ga)≦0.30…(3-Z2)
在氧化半导体薄膜A为晶质的情况下,从进一步提高半导体特性的观点出发,氧化物半导体薄膜A的原子组成比进一步优选满足式(3-X3)~式(3-Z3)。
0.60≦In/(In+Sn+Ga)≦1.00…(3-X3)
0.00≦Sn/(In+Sn+Ga)≦0.40…(3-Y3)
0.00≦Ga/(In+Sn+Ga)≦0.40…(3-Z3)
式(3-X3)中,通过使铟的含量为0.60以上,可以防止迁移率的降低。
式(3-X3)中,In/(In+Sn+Ga)更优选为0.70以上1.00以下,进一步优选为0.80以上1.00以下。
式(3-Y3)中,通过使锡的含量为0.40以下,可以通过蚀刻形成氧化物半导体薄膜的岛。
式(3-Y3)中,Sn/(In+Sn+Ga)更优选为0.00以上0.30以下,进一步优选为0.00以上0.20以下。
式(3-Z3)中,通过使镓的含量为0.40以下,可以防止氧缺陷变得过少,从而防止氧化物半导体薄膜绝缘化。
式(3-Z3)中,Ga/(In+Sn+Ga)更优选为0.00以上0.30以下,进一步优选为0.00以上0.20以下。
即,在氧化物半导体薄膜A为晶质的情况下,氧化物半导体薄膜A的原子组成比优选满足式(3-1C)~式(3-2C)以及式(3-X3)~式(3-Z3),更优选满足式(3-1D)~式(3-2D)以及式(3-X4)~式(3-Z4),进一步优选满足式(3-1E)~(3-2E)以及式(3-X5)~式(3-Z5)。
0.75≦(In+Sn+Ga)/(In+Sn+Ga+Al+Y+Ln)≦0.98…(3-1C)
0.02≦(Al+Y+Ln)/(In+Sn+Ga+Al+Y+Ln)≦0.25…(3-2C)
0.60≦In/(In+Sn+Ga)≦1.00…(3-X3)
0.00≦Sn/(In+Sn+Ga)≦0.40…(3-Y3)
0.00≦Ga/(In+Sn+Ga)≦0.40…(3-Z3)
0.80≦(In+Sn+Ga)/(In+Sn+Ga+Al+Y+Ln)≦0.98…(3-1D)
0.02≦(Al+Y+Ln)/(In+Sn+Ga+Al+Y+Ln)≦0.20…(3-2D)
0.70≦In/(In+Sn+Ga)≦1.00…(3-X4)
0.00≦Sn/(In+Sn+Ga)≦0.30…(3-Y4)
0.00≦Ga/(In+Sn+Ga)≦0.30…(3-Z4)
0.80≦(In+Sn+Ga)/(In+Sn+Ga+Al+Y+Ln)≦0.98…(3-1E)
0.02≦(Al+Y+Ln)/(In+Sn+Ga+Al+Y+Ln)≦0.20…(3-2E)
0.80≦In/(In+Sn+Ga)≦1.00…(3-X5)
0.00≦Sn/(In+Sn+Ga)≦0.20…(3-Y5)
0.00≦Ga/(In+Sn+Ga)≦0.20…(3-Z5)
(第2方案)
第2方案的氧化物半导体薄膜(以下也称为氧化物半导体薄膜B)优选为,包含In元素、Sn元素、Ga元素以及Al元素,且原子组成比满足下述式(3-3)~式(3-6)。
通过将氧化物半导体薄膜B作为传输晶体管1以及复位晶体管20的沟道形成区域使用,可以得到降低漏电流的效果。
0.01≦Ga/(In+Ga+Sn)≦0.30 …(3-3)
0.01≦Sn/(In+Ga+Sn)≦0.40 …(3-4)
0.55≦In/(In+Ga+Sn)≦0.98 …(3-5)
0.05≦Al/(In+Ga+Sn+Al)≦0.30…(3-6)
式(3-3)中,通过使镓元素的含量为0.01以上,可以体现抑制氧缺陷的效果,成为半导体薄膜。此外,通过使镓的含量为0.30以下,可以防止氧缺陷变得过少,从而防止氧化物半导体薄膜绝缘化。
式(3-3)中,Ga/(In+Ga+Sn)更优选为0.02以上0.27以下,进一步优选为0.03以上0.23以下。
式(3-4)中,通过使锡元素的含量为0.01以上,可以体现耐化学品性。此外,通过使锡元素的含量为0.40以下,可以通过蚀刻形成氧化物半导体薄膜的岛。
式(3-4)中,Sn/(In+Ga+Sn)更优选为0.02以上0.35以下,进一步优选为0.03以上0.30以下。
式(3-5)中,通过使铟元素的含量为0.55以上,可以防止迁移率的降低。此外,通过使铟元素的含量为0.98以下,可以防止氧缺陷的量过度增加而成为导体。
式(3-5)中,In/(In+Ga+Sn)更优选为0.60以上0.96以下,进一步优选为0.60以上0.94以下。
式(3-6)中,通过使铝元素的含量为0.05以上,能够将使用了氧化物半导体薄膜的薄膜晶体管的迁移率设为充分的值。此外,通过使铝的含量为0.30以下,能够防止迁移率变得过小。
式(3-6)中,Al/(In+Ga+Sn+Al)更优选为0.08以上0.22以下。
氧化物半导体薄膜B优选为非晶质。具体而言,氧化物半导体薄膜B优选为在通过溅射进行成膜时为无定形状态(非晶质),在加热处理后也为无定形状态。其理由如下所述。
若在氧化物半导体薄膜B中生成氧化铟晶体,则有时在该晶体中掺杂锡而与ITO同样地导电化。在氧化铟晶体为微晶的情况下,无定形状的部分与微晶混合存在,存在载流子在它们的界面上发生扩散而迁移率降低的情况。此外,如果在无定形状的部分与微晶之间产生氧缺陷等,则有时会生成光吸收的色心而损害TFT的光稳定性。
氧化物半导体薄膜B的原子组成比更优选满足式(3-3A)~式(3-5A)以及式(3-6),进一步优选满足式(3-3B)~式(3-5B)以及式(3-6B)。
0.02≦Ga/(In+Ga+Sn)≦0.27 …(3-3A)
0.02≦Sn/(In+Ga+Sn)≦0.35 …(3-4A)
0.60≦In/(In+Ga+Sn)≦0.96 …(3-5A)
0.05≦Al/(In+Ga+Sn+Al)≦0.30…(3-6)
0.03≦Ga/(In+Ga+Sn)≦0.23 …(3-3B)
0.03≦Sn/(In+Ga+Sn)≦0.30 …(3-4B)
0.60≦In/(In+Ga+Sn)≦0.94 …(3-5B)
0.08≦Al/(In+Ga+Sn+Al)≦0.22…(3-6B)
(第3方案)
第3方案的氧化物半导体薄膜(以下也称为氧化物半导体薄膜C)优选为,包含In元素、Sn元素、Ga元素以及Al元素,且原子组成比满足下述式(3-7)~式(3-10)。
通过将氧化物半导体薄膜C作为传输晶体管1以及复位晶体管20的沟道形成区域使用,可以得到降低漏电流的效果。
0.01≦Ga/(In+Ga+Sn)≦0.50 …(3-7)
0.01≦Sn/(In+Ga+Sn)≦0.50 …(3-8)
0.20≦In/(In+Ga+Sn)<0.55 …(3-9)
0.05≦Al/(In+Ga+Sn+Al)≦0.30…(3-10)
式(3-7)中,通过使镓元素的含量为0.01以上,可以体现抑制氧缺陷的效果,溅射后的膜成为半导体薄膜。此外,通过使镓的含量为0.50以下,可以防止氧缺陷变得过少,从而防止膜绝缘化。
式(3-7)中,Ga/(In+Ga+Sn)更优选为0.02以上0.45以下,进一步优选为0.03以上0.40以下。
式(3-8)中,通过使锡元素的含量为0.01以上,可以体现耐化学品性。此外,通过使锡元素的含量为0.50以下,可以通过蚀刻形成氧化物半导体薄膜的岛。
式(3-8)中,Sn/(In+Ga+Sn)更优选为0.02以上0.45以下,进一步优选为0.03以上0.40以下。
式(3-9)中,通过使铟元素的含量为0.20以上,可以防止迁移率的降低。此外,通过使铟元素的含量不足0.55,可以防止通过溅射成膜后的膜晶化,或者防止氧缺陷的量过度增加而成为导体。式(3-9)中,In/(In+Ga+Sn)更优选为0.25以上不足0.55,进一步优选为0.30以上不足0.55。
式(3-10)中,通过使铝元素的含量为0.05以上,能够将使用了氧化物半导体薄膜的薄膜晶体管的迁移率设为充分的值。进而,得到的氧化物半导体薄膜即便在低温退火下也可以体现稳定的TFT特性。此外,通过使铝的含量为0.30以下,能够防止迁移率变得过小。
式(3-10)中,Al/(In+Ga+Sn+Al)更优选为0.05以上0.25以下,进一步优选为0.08以上0.22以下。
(第4方案)
第4方案的氧化物半导体薄膜(以下也称为氧化物半导体薄膜D)优选为,包含In元素、Sn元素、Ga元素以及Ln元素,且原子组成比满足下述式(3-11)~式(3-14)。
通过将氧化物半导体薄膜D作为传输晶体管1以及复位晶体管20的沟道形成区域使用,可以得到降低漏电流的效果。
0.01≦Ga/(In+Ga+Sn)≦0.30 …(3-11)
0.01≦Sn/(In+Ga+Sn)≦0.40 …(3-12)
0.55≦In/(In+Ga+Sn)≦0.98 …(3-13)
0.03≦Ln/(In+Ga+Sn+Ln)≦0.25…(3-14)
式(3-11)中,通过使镓元素的含量为0.01以上,可以体现抑制氧缺陷的效果,成为半导体薄膜。此外,通过使镓的含量为0.30以下,可以防止氧缺陷变得过少,从而防止氧化物半导体薄膜绝缘化。
式(3-11)中,Ga/(In+Ga+Sn)更优选为0.02以上0.25以下,进一步优选为0.03以上0.20以下。
式(3-12)中,通过使锡元素的含量为0.01以上,可以体现耐化学品性。此外,通过使锡元素的含量为0.40以下,可以通过蚀刻形成氧化物半导体薄膜的岛。
式(3-12)中,Sn/(In+Ga+Sn)更优选为0.02以上0.35以下,进一步优选为0.03以上0.30以下。
式(3-13)中,通过使铟元素的含量为0.55以上,可以防止迁移率的降低。此外,通过使铟元素的含量为0.98以下,从而防止氧缺陷的量过度增加而成为导体。
式(3-13)中,In/(In+Ga+Sn)更优选为0.60以上0.96以下,进一步优选为0.60以上0.94以下。
式(3-14)中,通过使镧系元素的含量为0.03以上,能够体现使氧化物半导体薄膜非晶质化的效果。进而,通过使镧系元素的含量为0.25以下,能够防止氧缺陷的量过度增加从而成为导体。
此外,镧的添加具有提高氧化物半导体薄膜的带隙的效果,可以容易得到光耐性较高的氧化物半导体薄膜以及薄膜晶体管。
式(3-14)中,Ln/(In+Ga+Sn+Ln)更优选为0.03以上0.25以下。
氧化物半导体薄膜D优选为非晶质。具体而言,氧化物半导体薄膜D优选为在通过溅射而成膜后为无定形状态(非晶质),在加热处理后也为无定形状态。其理由与上述的氧化物半导体薄膜B优选为非晶质的理由相同。
氧化物半导体薄膜D的原子组成比更优选满足式(3-11A)~式(3-14A),进一步优选满足式(3-11B)~式(3-13B)以及式(3-14A)。
0.02≦Ga/(In+Ga+Sn)≦0.25 …(3-11A)
0.02≦Sn/(In+Ga+Sn)≦0.35 …(3-12A)
0.60≦In/(In+Ga+Sn)≦0.96 …(3-13A)
0.03≦Ln/(In+Ga+Sn+Ln)≦0.25…(3-14A)
0.03≦Ga/(In+Ga+Sn)≦0.20 …(3-11B)
0.03≦Sn/(In+Ga+Sn)≦0.30 …(3-12B)
0.60≦In/(In+Ga+Sn)≦0.94 …(3-13B)
0.03≦Ln/(In+Ga+Sn+Ln)≦0.25…(3-14A)
(第5方案)
第5方案的氧化物半导体薄膜(以下也称为氧化物半导体薄膜E)优选为,包含In元素、Sn元素、Ga元素、Al元素以及Y元素,且原子组成比满足下述式(3-15)以及下述式(3-16)。
通过将氧化物半导体薄膜E作为传输晶体管1以及复位晶体管20的沟道形成区域使用,可以得到降低漏电流的效果。
0.03≦(Al+Ga+Y)/(In+Y+Al+Ga)<0.50…(3-15)
0.05≦[(Al+Ga)/(In+Al+Ga+Y)]/[(Y+Al+Ga)/(In+Al+Ga+Y)]≦0.75…(3-16)
在此,氧化物半导体薄膜E以由In2O3构成的方铁锰矿结构为主要成分,优选为对在所述方铁锰矿结构中固溶有Y,且固溶有Al以及Ga中的任一种或者固溶有Al以及Ga双方的溅射靶(氧化物烧结体)进行溅射而形成的氧化物半导体薄膜。上述溅射靶的烧结体的体电阻低而烧结体强度较大,并且热膨胀系数小而热传导率大,因此在溅射时由于热引起的裂纹等的发生较少,能够稳定地进行溅射。
“主要成分”是指在整体(在此是氧化物烧结体)中所含的成分中占50质量%以上的成分。另外,主要成分优选为70质量%以上,更优选为80质量%以上,进一步优选为90质量%以上。在第4实施方式中,只要没有特别说明,则令“主要成分”的定义相同。
在式(3-15)中,通过使(Al+Ga+Y)/(In+Y+Al+Ga)为0.03以上,可以体现添加Y、Al和/或Ga的效果。此外,通过使(Al+Ga+Y)/(In+Y+Al+Ga)不足0.50,能够将使用了氧化物半导体薄膜的薄膜晶体管的迁移率设为充分的值。
在式(3-15)中,(Al+Ga+Y)/(In+Y+Al+Ga)更优选为0.04以上0.40以下,进一步优选为0.05以上0.35以下。
在式(3-16)中,通过使[(Al+Ga)/(In+Al+Ga+Y)]/[(Y+Al+Ga)/(In+Al+Ga+Y)]为0.05以上,容易得到Y固溶于方铁锰矿结构且Al以及Ga中的任一方或者Al以及Ga双方固溶于方铁锰矿结构的氧化物半导体薄膜。此外,通过使[(Al+Ga)/(In+Al+Ga+Y)]/[(Y+Al+Ga)/(In+Al+Ga+Y)]为0.75以下,迁移率较高,且容易得到稳定的晶体管特性。
在式(3-16)中,[(Al+Ga)/(In+Al+Ga+Y)]/[(Y+Al+Ga)/(In+Al+Ga+Y)]更优选为0.06以上不足0.74,进一步优选为0.10以上0.74以下,进一步优选为0.15以上0.74以下,进一步优选为0.15以上0.73以下。
氧化物半导体薄膜E可以含有Sn元素,也可以含有以YAlO3表示的钙钛矿结构。
在氧化物半导体薄膜E含有Sn元素的情况下,Sn元素的含量[(Sn)/(In+Y+Al+Ga+Sn)]以质量单位计优选为500ppm以上10000ppm以下,更优选为700ppm以上8000ppm以下,进一步优选为1000ppm以上7000ppm以下。
通过含有Sn元素,能够降低用于形成氧化物半导体薄膜E的溅射靶的体电阻,因此能够容易地将所得到的氧化物半导体薄膜E的载流子浓度控制为恒定。由此,在CVD处理或其后的退火工序中,TFT特性不易受到影响,能够得到特性稳定的薄膜晶体管。
(第6方案)
第6方案的氧化物半导体薄膜(以下也称为氧化物半导体薄膜F)的原子组成比优选满足下述式(3-17)。
通过将氧化物半导体薄膜F作为传输晶体管1以及复位晶体管20的沟道形成区域使用,可以得到降低漏电流的效果。
0.0001≦(Al+Y)/(In+Al+Y)≦0.1…(3-17)
在此,氧化物半导体薄膜F优选为将以氧化铟为主要成分且含有正三价的金属氧化物的溅射靶(氧化物烧结体)进行溅射而形成的氧化物半导体薄膜。由此,容易实现半导体特性优异的薄膜晶体管。
作为正三价金属氧化物,例如可以列举从氧化硼、氧化铝、氧化镓、氧化钪、氧化钇、氧化镧、氧化镨、氧化钕、氧化钐、氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铒、氧化铥、氧化镱以及氧化镥中选择的一种或两种以上的氧化物。
此外,氧化物半导体薄膜F优选为晶质。由此,能够提高TFT的耐久性。
式(3-17)中,通过使(Al+Y)/(In+Al+Y)为0.0001以上,可以体现降低氧缺陷的效果,容易得到载流子密度为2×1016cm-3以下的薄膜晶体管。此外,通过使(Al+Y)/(In+Al+Y)为0.1以下,膜的结晶性提高,氧缺陷量不会变得过多而TFT稳定地工作。
式(3-17)中,(Al+Y)/(In+Al+Y)更优选为0.0005以上0.05以下,进一步优选为0.001以上0.05以下。
(第7方案)
第7方案的氧化物半导体薄膜(以下也称为氧化物半导体薄膜G)的原子组成比优选满足下述式(3-18)。Ln表示镧系元素。
通过将氧化物半导体薄膜G作为传输晶体管1以及复位晶体管20的沟道形成区域使用,可以得到降低漏电流的效果。
0.01≦(Y+Ln+Al+Ga)/(In+Y+Ln+Al+Ga)≦0.5…(3-18)
在此,氧化物半导体薄膜G优选是将含有由In2O3构成的方铁锰矿结构与A3B5O12结构(式中,A是从由Sc以及Ln(Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu)构成的组中选择的一种以上的元素,B是从由Al以及Ga构成的组中选择的一种以上的元素。)的溅射靶(氧化物烧结体)进行溅射而形成的氧化物半导体薄膜。由于上述溅射靶能够将电阻抑制地较低,因此成为放电稳定性优异的靶。
A3B5O12结构可以被称为石榴石或石榴石结构。
能够通过X射线衍射测量装置(XRD)确认氧化物半导体薄膜G具有In2O3结构以及石榴石结构。
石榴石结构虽然是电绝缘性,但通过作为海岛结构分散在导电性高的方铁锰矿结构中,能够降低上述溅射靶的电阻。
从在薄膜晶体管中获得更大的On/Off特性的观点出发,A3B5O12结构中的A优选为从由Y、Ce、Nd、Sm、Eu以及Gd构成的组中选择的一种以上的元素,更优选为从由Y、Nd、Sm以及Gd构成的组中选择的一种以上的元素。A以及B可以分别为单独的一种,也可以为两种以上。
式(3-18)中,通过使(Y+Ln+Al+Ga)/(In+Y+Ln+Al+Ga)为0.01以上,载流子密度不会变得过高,能够稳定地驱动薄膜晶体管。此外,通过使(Y+Ln+Al+Ga)/(In+Y+Ln+Al+Ga)为0.5以下,用于形成氧化物半导体薄膜G的溅射靶的电阻不会变得过高,因此在形成氧化物半导体薄膜G时,放电变得稳定,还可以抑制微粒的产生。
式(3-18)中,(Y+Ln+Al+Ga)/(In+Y+Ln+Al+Ga)更优选为0.015以上0.40以下,进一步优选为0.02以上0.30以下。
(第8方案)
第8方案的氧化物半导体薄膜(以下,也称为氧化物半导体薄膜H),优选以氧化铟为主要成分且含有具有单一的晶体取向的表面晶粒。
所谓“含有具有单一的晶体取向的表面晶粒”是指晶体取向被控制的状态。通常,在利用电子背散射衍射法(EBSD)进行观察时,如果观察到该氧化物半导体薄膜的表面的晶体状态为小面状的晶体,就可以称为“含有具有单一的晶体取向的表面晶粒”。可以利用EBSD测量容易地判别是否为小面状或放射状。
通过将氧化物半导体薄膜H作为传输晶体管1以及复位晶体管20的沟道形成区域使用,可以获得降低漏电流的效果。
氧化物半导体薄膜H优选为晶质。
含有具有单一的晶体取向的表面晶粒的晶质薄膜的晶体稳定,能够抑制TFT制造工序中的各种由热负荷、氧化负荷、还原负荷等引起的载流子密度的变动。将该晶质薄膜(在第4实施方式中为氧化物半导体薄膜)作为沟道区域的薄膜晶体管能够实现较高的饱和迁移率。
在氧化物半导体薄膜中含有50质量%以上的氧化铟情况下,能够提高构成薄膜晶体管(TFT)时的饱和迁移率。
此外,作为氧化物半导体薄膜H中的小面状的晶体形态的平均晶体粒径,通常为0.5μm以上,优选为1μm以上,更优选为2μm以上,此外,作为平均粒径的上限值,通常为10μm以下。晶粒各自具有单一的晶体取向。若平均晶体粒径为0.5μm以上时,则难以成为微晶。此外,若平均晶体粒径为10μm以下时,则难以在内部发生晶体转变。
粒径是利用EBSD确认表面形态并对费雷特直径(为与晶体外切的长方形的短边)进行测量来求出的。
平均晶体粒径是对在以膜的中央部(对角线的交点)为中心的框内观察到的小面晶体的粒径进行测量,并通过对其平均值进行相加平均而计算出来的。框的尺寸通常为5μm×5μm,可以根据膜的尺寸、粒径的尺寸适当地进行调整。框内的小面状晶体的数量为5个以上。在不足5个的情况下,放大框的尺寸而进行观察。在即便观察整个膜,小面状晶体也不足5个的情况下,通过对可测量的晶体进行测量来计算。在放射状的晶体形态的情况下,作为粒径,通常具有1μm~20μm左右的粒径,但特别地,在超过10μm的晶体中,具有在其粒径内不示出单一的晶体取向,而是其晶体取向从中心部或晶体端部放射状地变化的晶体。
表面的晶体状态为小面状的晶体颗粒所占的面积优选为50%以上,更优选为80%以上,进一步优选为90%以上。只要晶体状态为小面状的晶体颗粒占据氧化物半导体薄膜的表面的面积为50%以上,就能够实现稳定的载流子密度。作为非小面状的晶体形态,除了放射状的晶体形态之外,还可列举无定形状或微细的晶粒等。除了上述小面状的晶体状态的颗粒所占的面积以外的部分由这些形态的颗粒所占据。
氧化物半导体薄膜H还优选含有正三价的金属氧化物。作为正三价的金属氧化物,可列举与上述相同的正三价的金属氧化物。
(第9方案)
第9方案的氧化物半导体薄膜(以下也称为氧化物半导体薄膜I)优选为,镓固溶于氧化铟、铟与镓相对于全部金属原子的含有率为80原子%以上,且具有以In2O3表示的方铁锰矿结构,原子组成比满足下述式(3-19)。
通过将氧化物半导体薄膜I作为传输晶体管1以及复位晶体管20的沟道形成区域使用,可以获得降低漏电流的效果。
0.001≦Ga/(Ga+In)≦0.10…(3-19)
氧化物半导体薄膜I优选为晶质。
在式(3-19)中,通过使Ga/(Ga+In)为0.001以上,氧化铟晶体的晶格常数的变化变得较大,体现出添加镓的效果。此外,通过使Ga/(Ga+In)为0.10以下,能够抑制InGaO3等的析出。通过抑制InGaO3等的析出,容易得到晶质的氧化物半导体薄膜I。
式(3-19)中,Ga/(Ga+In)更优选为0.005以上0.08以下,进一步优选为0.01以上0.05以下,进一步优选为0.02以上0.04以下。
以上是对用于第4实施方式的图像传感器的氧化物半导体薄膜2、21的构成的说明。
接着,对用于第4实施方式的图像传感器的氧化物半导体薄膜2、21的制造方法进行说明。
另外,在第4实施方式中,由于是使用埋入型的光电二极管以及n沟道型的体晶体管的构成,因此使用p型单晶硅基板作为基板,但如果形成p阱,则也可以使用n型单晶硅基板。
首先,由于制作光电转换元件即光电二极管10的方法可以使用一般的方法,因此在此省略。
接着,参照图19对将氧化物半导体薄膜2、21作为沟道区域的薄膜晶体管的制作方法进行说明。
在第4实施方式中,在已经设置在单晶硅基板200上的未图示的体晶体管的栅极绝缘膜32上形成薄膜晶体管。因此,作为薄膜晶体管的基底膜,可以使用体晶体管的栅极绝缘膜32。但是,也可以不同于栅极绝缘膜32而另外对绝缘层进行成膜,作为基底膜。
与氧化物半导体薄膜接触的绝缘层(第4实施方式中为栅极绝缘膜32)优选使用氧化硅层、氧化氮化硅层、氧化铝层或者氧化氮化铝层等氧化物绝缘层。作为绝缘层的形成方法,可以使用等离子体CVD法或者溅射法等,但为了不在绝缘层中大量地含有氢,优选以简便的方法即通过溅射法对绝缘层进行成膜。
对通过溅射法形成氧化硅层作为绝缘层的例子进行说明。将单晶硅基板200向处理室输送,将含有高纯度氧的氩作为溅射气体导入,使用氧化硅靶通过高频(RF)溅射法在单晶硅基板200上对氧化硅层进行成膜作为绝缘层。此外,单晶硅基板可以是室温,也可以加热单晶硅基板。
例如,将石英(优选为合成石英)作为靶使用,将基板温度设为室温(25℃),将基板以及靶之间的距离(T-S间距离)设为70mm,在压力0.4Pa、高频(RF)电源1.5kW、氧气以及氩气(相当于氧气流量4sccm:氩气流量36sccm=O2浓度为10体积%)气氛下,通过高频(RF)溅射法对氧化硅层进行成膜。氧化硅层的膜厚为100nm。然后,以350℃在空气中退火1小时。另外,可以使用硅代替石英作为用于对氧化硅层进行成膜的靶。此时,使用100体积%氧气或者含有50体积%以上的氧气的氩气的混合气体作为溅射气体进行溅射。
存在以下溅射法:使用高频电源作为溅射用电源的RF溅射法、使用直流电源的DC溅射法以及脉冲地施加偏压的脉冲DC溅射法。RF溅射法主要用于对绝缘膜进行成膜的情况,DC溅射法主要用于对导电膜进行成膜的情况。
此外,还存在能够设置多个材料不同的靶的多元溅射装置。多元溅射装置可以在同一腔室中将不同的材料膜层叠成膜,也可以在同一腔室中同时使多种材料放电而成膜。
此外,还有在腔室内部具备磁体机构的、使用磁控溅射法的溅射装置,或者利用不使用辉光放电而使用微波产生的等离子体的ECR溅射的溅射装置。
此外,作为使用溅射法的成膜方法,还存在以下方法:反应溅射法,在成膜中使靶物质与溅射气体成分发生化学反应,形成它们的化合物薄膜;偏压溅射法,在成膜中也对基板施加电压。
绝缘层可以是层叠结构,例如可以是从基板侧开始层叠氮化硅层、氮化氧化硅层、氮化铝层、或氮化氧化铝层等氮化物绝缘层与上述氧化物绝缘层的层叠结构。
例如,在氧化硅层与基板之间导入含有除去了氢以及水分的高纯度氮的溅射气体,使用硅靶使氮化硅层成膜。在这种情况下,也与氧化硅层同样地,优选在除去处理室内的残留水分的同时使氮化硅层成膜。
在形成氮化硅层的情况下,也可以在成膜时对基板进行加热。
在将氮化硅层与氧化硅层作为绝缘层进行层叠的情况下,能够在相同的处理室中使用共同的硅靶对氮化硅层与氧化硅层进行成膜。首先,导入含有氮的溅射气体,使用安装在处理室内的硅靶形成氮化硅层,接着将溅射气体切换为含有氧的气体,使用相同的硅靶对氧化硅层进行成膜。由于可以将氮化硅层与氧化硅层不暴露于大气而连续地形成,因此能够防止氢或水分等杂质附着于氮化硅层的表面。
接着,在绝缘层上(第4实施方式中为栅极绝缘膜32上),利用溅射法形成膜厚优选为15nm以上150nm以下的氧化物半导体薄膜。
另外,优选在利用溅射法使氧化物半导体薄膜成膜之前,导入氩气而进行产生等离子体的反溅射,去除附着在绝缘层表面的灰尘。反溅射是指在氩气气氛下使用RF电源向基板侧施加电压,使离子化的氩与基板碰撞而使表面改性的方法。另外,也可以使用氮、氦或氧等代替氩。
将氧化物烧结体用于溅射靶、利用溅射法对氧化物半导体薄膜进行成膜。作为氧化物烧结体,可以使用与成膜的氧化物半导体薄膜相同组成的烧结体。
例如,可以使用二元型氧化物烧结体、三元型氧化物烧结体、四元型氧化物烧结体以及五元型氧化物烧结体等氧化物烧结体。
作为二元型氧化物烧结体,可以使用In-Al-O或In-Y-O、In-Ln-O(在此,Ln表示从La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素)等氧化物烧结体。
作为三元型氧化物烧结体,可以使用In-Ga-Al-O、In-Ga-Y-O、In-Ga-Ln-O(这里Ln表示从La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素)、In-Sn-Al-O、In-Sn-Y-O、In-Sn-Ln-O(这里Ln表示从La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素)、In-Al-Y-O、In-Al-Lu-O、In-Y-Ln-O(这里Ln表示从La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素)等的氧化物烧结体。
作为四元型氧化物烧结体,可以使用In-Ga-Sn-Al-O、In-Ga-Sn-Y-O、In-Ga-Sn-Ln-O(这里Ln表示从La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素)、In-Ga-Al-Y-O、In-Ga-Al-Ln-O(这里Ln表示从La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素)、In-Ga-Y-Ln-O(这里Ln表示从La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素)等的氧化物烧结体。
如果是五元型氧化物烧结体,则可以使用In-Ga-Sn-Al-Y-O、In-Ga-Sn-Al-Ln-O(这里Ln表示从La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素)、In-Ga-Sn-Y-Ln-O(这里Ln表示从La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb以及Lu中选择的一种以上的金属元素)等的氧化物烧结体。
在使氧化物半导体薄膜成膜时使用的溅射气体也可以使用将氢气、水、羟基或氢化物等杂质去除至ppm水平的浓度或者ppb水平的浓度的高纯度气体,还优选添加氢或者水等而将载流子浓度降低至极限。
作为成膜条件的一例,可以使用以下条件:使基板温度为室温(25℃),基板以及靶间的距离为110mm,使用直径为4英寸的溅射靶在压力为0.4Pa、直流(DC)电源为0.5kW、氧气以及氩气(将总气体流量设为40sccm,将氧气流量适当控制为1sccm以上、15sccm以下的)气氛下的条件。另外,若使用脉冲直流(DC)电源,作为脉冲的频率为1kHz以上、300kHz以下,优选为10kHz以上、180kHz以下,更优选为15kHz以上、150kHz以下,占空比为80%以下(优选为60%以下,进一步优选为40%以下)进行成膜时,能够抑制异常放电的发生,减少成膜时产生的结块(表面黑色异物)、粉状物质(也称作微粒、灰尘),膜厚分布也变得均匀,因此优选。此外,在通过脉冲DC溅射法成膜的情况下,还存在以下优点:不需要减小利用DC溅射法成膜时的溅射靶的体电阻(优选为5mΩcm以下),也能够适当地使用具有10mΩcm以上、100mΩcm以下的体电阻的溅射靶。氧化物半导体薄膜优选为15nm以上150nm以下。另外,根据所应用的氧化物半导体材料不同使得合适的厚度不同,只要根据材料适当选择厚度即可。
氧化物半导体的膜密度为6.5g/cm3以上即可。膜密度优选为6.6g/cm3以上,进一步优选为6.8g/cm3以上。如此,可以形成各元素的缺陷较少的膜,在作为设备的沟道层使用时可靠性优异,可以得到稳定的特性。另外,氧化物半导体层只要在权利要求的范围内即可,膜密度并不限定于优选的范围。
此外,膜的相对密度比(膜密度相对于理论密度的比率)优选为80%以上,更优选为90%以上,进一步优选为95%以上。如此,成为致密性高的膜并作为设备的沟道层使用时,氧或氢的扩散少,可以得到难以由于热、药液、等离子体等的影响而变化的稳定的特性。另外,氧化物半导体层只要在权利要求的范围内即可,膜的相对密度并不限定于优选的范围。
接着,通过第1光刻工序以及蚀刻工序将氧化物半导体薄膜加工成岛状的氧化物半导体薄膜2、21(参照图19)。
用于形成岛状的氧化物半导体薄膜的抗蚀剂掩模可以通过喷墨法形成。由于在喷墨法中不使用光掩模,因此能够降低制造成本。此外,这里的氧化物半导体薄膜的蚀刻既可以是干式蚀刻也可以是湿式蚀刻,也可以两者都使用。
在第4实施方式中,利用使用了金属掩模的掩模图案形成岛状的氧化物半导体薄膜。
作为用于干式蚀刻的蚀刻气体,优选含有氯的气体(氯系气体,例如氯(Cl2)、氯化硼(BCl3)、四氯化硅(SiCl4)、四氯化碳(CCl4)等)。
此外,能够使用含有氟的气体(氟系气体,例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氢(HBr)、氧(O2)、以及在这些气体中添加氦(He)或氩(Ar)等稀有气体而得的气体等。
作为干式蚀刻法,能够使用平行平板型RIE(Reactive Ion Etching:反应离子刻蚀)法、ICP(InductivelyCoupledPlasma:电感耦合等离子体)蚀刻法。适当调节蚀刻条件(施加在线圈型电极上的电量、施加在基板侧的电极上的电量、基板侧的电极温度等),使得能蚀刻为期望的加工形状。
作为用于湿式蚀刻的蚀刻液,可以使用草酸水溶液、或将磷酸、醋酸与硝酸混合而得的溶液、过氧化氢氨混合液(31质量%过氧化氢水:28质量%氨水:水=5:2:2)等。此外,也可以使用ITO-07N(关东化学公司制)。
此外,湿式蚀刻后的蚀刻液与被蚀刻后的材料一起通过清洗去除。也可以分离纯化含有该被去除的材料的蚀刻液的废液,对所含有的材料进行再利用。通过从该蚀刻后的废液中回收氧化物半导体薄膜中所含的铟等材料并进行再利用,能够有效利用资源从而降低成本。
可以根据材料适当地调节蚀刻条件(蚀刻液、蚀刻时间、温度等),使得能蚀刻为所期待的形状。
在第4实施方式中,在大气下、氮气下、或氦、氖、氩等稀有气体气氛下对氧化物半导体薄膜2、21进行第1加热处理。
虽然第1加热处理的温度(退火温度)优选为较低,但一般而言,由于在刚成膜之后经常不体现TFT特性,因此,退火温度为50℃以上,优选为100℃以上,更优选为130℃以上、150℃以上。在这种情况下,既可以在非晶质的状态下直接使用,也可以在非晶质中含有以In2O3结构表示的方铁锰矿型的微晶,也可以整体呈微晶状态。进而,也可以通过在被控制的温度区域使其晶化,从而含有晶体表面的晶体取向仅在一个方向生长的小面型的晶体。
优选对光电转换元件和放大晶体管的特性没有影响的温度。优选为500℃以下,更优选为450℃以下,进一步优选为400℃以下。作为在被控制的温度区域中的晶化法,优选将在被认为是晶核生成的150℃以上250℃以下之间的升温速度设为10℃/分钟以下。此外,也可以在150℃以上250℃以下之间的恒定温度下保持一定时间从而生成晶核,然后进行升温使晶体生长。因此,只要在150℃以上250℃以下之间花费十分钟以上的加热时间进行升温,和/或在150℃以上250℃以下之间的温度下保持10分钟以上即可。
在第4实施方式中,将基板导入到作为加热处理装置之一的电炉中,在大气下对氧化物半导体薄膜以350℃进行30分钟的加热处理。在从加热处理温度起进行降温时,也可以将气氛切换为氧气。通过该第1加热处理,可以进行氧化物半导体薄膜2、21的致密化或根据需要进行晶化。
加热处理装置不限于电炉,也可以具备通过来自电阻发热体等发热体的热传导或热辐射对被处理物进行加热的装置。例如,可以使用GRTA(Gas:Rapid Thermal Annealing:气体快速热退火)装置、LRTA(LampRapid Thermal Annealing:灯快速热退火)装置等RTA(Rapid Thermal Annealing:快速热退火)装置。LRTA装置是利用从卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯、高压汞灯等灯发出的光(电磁波)的辐射对被处理物进行加热的装置。GRTA装置是使用高温的气体进行加热处理的装置。作为气体,使用氩气等稀有气体或氮气这样的、不会由于加热处理而与被处理物反应的惰性气体。
例如,作为第1加热处理,也可以使用GRTA装置,将基板放入加热到150℃以上500℃以下的高温的惰性气体中加热几分钟后,将基板从惰性气体中取出。若使用GRTA装置,则可以在短时间内进行高温加热处理。
此外,根据第1加热处理的条件或氧化物半导体薄膜的材料的不同,还存在氧化物半导体薄膜晶化、成为微晶层或多晶层的情况。例如,还存在成为晶化率为90%以上或80%以上的微晶的氧化物半导体薄膜的情况。此外,根据第1加热处理的条件或氧化物半导体薄膜的材料的不同,还存在成为不含晶体成分的非晶质的氧化物半导体薄膜的情况。此外,还存在成为在非晶质的氧化物半导体薄膜中混合有微晶部(粒径100nm以上、2μm以下(代表性地为500nm以上、1μm以下))的氧化物半导体薄膜。这里所说的粒径是指与薄膜的表面平行的、并且/或者在用透射型电子显微镜(TEM)观察薄膜的截面时的晶粒的大小。
此外,也可以对加工成岛状之前的氧化物半导体薄膜进行氧化物半导体薄膜2、21的第1加热处理。
对氧化物半导体薄膜2、21起到致密化和晶化的效果的加热处理,可以在对氧化物半导体薄膜进行成膜之后或者在氧化物半导体薄膜上层叠源电极以及漏电极之后进行,也可以在源电极以及漏电极上形成栅极绝缘层或保护膜之后进行。
接着,在形成导电层后,通过光刻工序在导电层上形成抗蚀剂掩模,并选择性地进行蚀刻,在形成传输晶体管1的源电极3以及漏电极4、复位晶体管的源电极22以及漏电极23后,去除抗蚀剂掩模。
另外,在顶栅型薄膜晶体管的情况下,若形成的源电极、漏电极的端部为锥形,则层叠在上方的栅极绝缘层的覆盖性提高,因此优选。
在第4实施方式中,使用金属掩模利用溅射法在源电极3、漏电极4中形成有膜厚50nm的图案的钛膜。
另外,在进行导电层的蚀刻时,去除氧化物半导体薄膜2、21的一部分,适当调节各材料以及蚀刻条件,以使其下方的绝缘层不露出。
在第4实施方式中,作为蚀刻剂,可以使用草酸水溶液。
接着,在形成保护膜的情况下,例如,使用了微波(2.45GHz)的高密度等离子体CVD能够形成致密且绝缘耐压高的高品质的保护膜或绝缘层,因此优选。这是由于,通过使高纯度化的氧化物半导体薄膜与高品质栅极绝缘层(保护膜)密接,能够降低界面能级,使界面特性良好。作为栅极绝缘层,只要能够形成优质的绝缘层,则可以应用溅射法或等离子体CVD法等其它成膜方法。此外,也可以是通过成膜后的热处理对栅极绝缘层的膜质、氧化物半导体薄膜的界面特性进行改性的绝缘层。无论哪种情况,只要作为栅极绝缘层的膜质良好、能够降低与氧化物半导体薄膜的界面能级密度、形成良好的界面即可。
此外,也可以在薄膜晶体管以及体晶体管上设置保护绝缘层、用于平坦化的平坦化绝缘层。例如,可以单层或层叠地形成氧化硅层、氮化硅层、氧化氮化硅层、氮化氧化硅层或氧化铝层作为保护绝缘层。
此外,可以使用聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺、环氧树脂等具有耐热性的有机材料作为平坦化绝缘层。此外,除了上述有机材料之外,还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外,也可以通过将多个由这些材料形成的绝缘膜层叠从而形成平坦化绝缘层。
另外,硅氧烷类树脂相当于将硅氧烷类材料作为起始材料而形成的含有Si-O-Si键的树脂。硅氧烷类树脂可以具有作为取代基的有机基团(例如烷基或芳基)。此外,有机基团可以具有氟基。
平坦化绝缘层的形成法没有特别限定,可以根据其材料采用溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法、丝网印刷法、胶版印刷法等)等方法,或使用刮刀、辊式涂布机、帘式涂布机、刮刀涂布机等器具。
如此,在第4实施方式中,氧化物半导体薄膜2、21含有从In元素、Sn元素以及Ga元素中选择的一种以上的导电性氧化物,且含有从Al元素、Y元素、镧系元素Ln中选择的一种以上的氧化物。
因此,即便不含有锌也能够将漏电流较少的氧化物半导体用于图像传感器。
此外,第4实施方式的图像传感器通过将使用了含有特定元素的氧化物半导体薄膜2、21的薄膜晶体管(传输晶体管1以及复位晶体管20)、与作为放大晶体管30的体晶体管进行组合而构成,能够进一步体现降低漏电流的效果。由此,信号电荷蓄积部15中的电位保持功能优异,可以实现动态范围较宽的图像传感器。
<第4实施方式的变形例>
对变形例的图像传感器进行说明。另外,对于与上述实施方式相同的构成,赋予相同的附图标记,省略对其说明。
变形例的图像传感器除了使用有机光电转换元件作为光电二极管以外,与图19所示的图像传感器的构成相同。
图21是变形例的图像传感器的晶胞的纵剖视图。
如图21所示,光电二极管110是在单晶硅基板200上依次层叠有接触金属层113、n型有机半导体区域112与p型有机半导体区域111的有机光电转换元件。在该光电二极管110的输出部(p型区域)连接有传输晶体管1的源电极3。
接触金属层113设置在放大晶体管30的栅极绝缘膜32上。通过接触金属层113,单晶硅基板200以及p型有机半导体区域111电连接。
在变形例的图像传感器中,由光电二极管110产生的电荷经由传输晶体管1蓄积在信号电荷蓄积部15中。信号电荷蓄积部15与放大晶体管30的栅电极34电连接,构成为能够有效地放大光电二极管110的信号。
如此,光电二极管也可以是有机二极管,可以体现出与使用无机二极管的情况等同的效果。
<其它方案>
第4实施方式中的传输晶体管1、复位晶体管20以及放大晶体管30是顶栅型,但也可以是反向交错结构等的底栅型。
在第4实施方式中,对由于需要对光电二极管10(光电转换元件)照射光,所以使传输晶体管1的源电极3与光电二极管10连接的例子进行了说明,但也可以是,例如由透光性导电材料形成源电极而改变了与光电转换元件的连接状态的方案。
在第4实施方式中,对使用了体晶体管作为放大晶体管30的例子进行了说明,但放大晶体管的沟道形成区域没有特别限定,可以使用第4实施方式的氧化物半导体薄膜2、21,此外还可以使用单晶硅半导体以外的公知的半导体层。但是,放大晶体管优选是使用了放大率更高的硅半导体的体晶体管。
此外,例如也可以设置与放大晶体管电连接的选择晶体管。在选择晶体管的沟道形成区域中,可以使用第4实施方式的氧化物半导体薄膜2、21,也可以使用硅半导体或其它公知的半导体层。
此外,基板也可以是SOI基板。“SOI基板”不限于硅晶圆等半导体基板,也包括玻璃基板、石英基板、蓝宝石基板、金属基板等非半导体基板。即,在绝缘体基板上具有由半导体材料构成的层的基板也广泛地包含在“SOI基板”中。
此外,传输晶体管1、复位晶体管20以及放大晶体管30的结构不限于第4实施方式,也可以是例如在栅电极端设置有侧壁的LDD(LightlyDopedDrain:轻掺杂漏极)结构、或在源极区域以及漏极区域的一部分形成有低电阻的硅化物等的结构。
此外,也可以在放大晶体管的上部设置绝缘层,在绝缘层上方设置薄膜晶体管。例如,也可以在放大晶体管的上部设置传输晶体管、复位晶体管、放大晶体管、以及根据需要而设置的选择晶体管的至少一种以上。由此,能够缩小每一个像素所需要的晶体管的面积。其结果为,能够获得集成度的提高、光电二极管的受光面积增加、以及噪声降低等效果。
本发明并不限定于以上的说明,只要是本领域技术人员,则能够容易地理解能够在不脱离本发明的主旨及其范围内对其方案以及详细内容进行变更。因此,本发明不限于由第4实施方式所记载的内容进行解释。
<图像传感器的用途>
第4实施方式的图像传感器可以应用于各种电子设备(也包括游戏机)。例如,可以用于数码相机、数码摄像机、移动电话、掌上游戏机、移动信息终端等具有获取图像信息的单元的电子设备。
此外,用于上述实施方式的图像传感器的氧化物半导体薄膜也可以用于量子隧道场效应晶体管(FET)。其结构以及制法与第1实施方式相同,因此省略说明。
以上是对第4实施方式的说明。
实施例
以下基于实施例对本发明具体地进行说明,但本发明不受实施例的限定。
(实施例1)
[氧化物烧结体的制造以及特性评价]
<氧化物烧结体的制造>
以达到表1和表2所示的比例(原子比)的方式对氧化钇粉末、氧化镓粉末、氧化铟粉末、以及氧化铝粉末、氧化锡粉末、氧化铈粉末进行称量,并放入聚乙烯制的罐中,通过干式球磨机进行72小时的混合粉碎,制作了混合粉末。
将该混合粉末加入到模具中,在49MPa(将500kg/cm2换算为SI单位)的压力下形成冲压成形体。将该成形体在196MPa(将2000kg/cm2换算为SI单位)的压力下由冷等静压加压成形(CIP)进行了致密化。接着,将该成形体放入常压烧制炉,在大气气氛下,以350℃保持3小时后,以100℃/小时的升温速度进行升温,再以1460℃保持36小时,然后,放置冷却从而得到氧化物烧结体。
<氧化物烧结体的特性评价>
对得到的氧化物烧结体的下述物性进行了评价。将结果在表1示出。
(1)XRD测量的晶相
在以下的条件下利用X射线衍射测量装置Smartlab对得到的烧结体进行了烧结体的X射线衍射(XRD)测量。进而,由JADE6对得到的XRD图谱进行分析,求出了烧结体中的晶相。进而,根据峰强度比以质量%求出组成。
装置:Smartlab(株式会社理学制)
X射线:Cu-Kα射线(波长1.5418×10-10m)
2θ-θ反射法,连续扫描(2.0°/分钟)
采样间隔:0.02°
狭缝DS(发散狭缝)、SS(散射狭缝)、RS(受光狭缝):1mm
(2)相对密度(%)
在此,“相对密度”是指通过阿基米德法测量的氧化物烧结体的实测密度除以氧化物烧结体的理论密度所得的值的百分比。在本发明中,如下所述地计算理论密度。
理论密度=氧化物烧结体中使用的原料粉末的总重量/氧化物烧结体中使用的原料粉末的总体积
例如,使用氧化物A、氧化物B、氧化物C、氧化物D作为氧化物烧结体的原料粉末的情况下,若将氧化物A、氧化物B、氧化物C、氧化物D的使用量(添加量)分别设为a(g)、b(g)、c(g)、d(g),则通过如下所述地代入能够计算出理论密度。
理论密度=(a+b+c+d)/((a/氧化物A的密度)+(b/氧化物B的密度)+(c/氧化物C的密度)+(d/氧化物D的密度))
另外,由于各氧化物的密度与比重几乎相等,所以将《化学便览基础篇I》日本化学编第2修订版(丸善株式会社)中记载的比重的值作为各氧化物的密度使用。
(3)体电阻(mΩ·cm)
使用电阻率计LORESTA(三菱化学株式会社制)并基于四探针法(JISR1637)对得到的烧结体的体电阻(mΩ·cm)进行了测量。
测量部位为氧化物烧结体的中心以及氧化物烧结体的四个角与中心的中间点共计5个部位,将5个部位的平均值作为体电阻值。
表1示出氧化铟、氧化钇、氧化镓、氧化铝系的烧结体(实施例1-1~1-4、比较例1-1、1-2)的试验结果。实施例1-1、实施例1-2、比较例1-1、1-2的XRD图谱示出在图24~图27。表2示出氧化铟、氧化钇、氧化镓、氧化铝、正四价的金属氧化物系的烧结体(实施例1-5、1-6)的试验结果。
【表1】
Figure GDF0000020236520000871
※“微量”是指,虽然检测到XRD的峰,但组成小于定量分析的下限。
【表2】
Figure GDF0000020236520000881
如表1所示,实施例1-1至~实施例1-4满足第1实施方式所规定的In、Y、Ga、Al的原子比,且含有In2O3晶相、Y3Ga5O12晶相以及Y3Ga4AlO12晶相,体电阻为30mΩcm以下。与此相对,比较例1的Al的原子比超出上限,比较例2超出下限,体电阻超过30mΩcm。
如表2所示,实施例1-5、实施例1-6满足第1实施方式所规定的In、Y、Ga、Al的原子比,并且含有In2O3晶相以及Y3Ga4AlO12晶相。体电阻为30mΩcm以下。
[薄膜晶体管的制造、氧化物半导体薄膜的特性评价以及薄膜晶体管的性能评价]
<氧化物半导体薄膜的制造>
首先,如图28所示,制作仅将氧化物薄膜(附图标记83)载置于玻璃基板(附图标记81)的试样,测量并评价了其特性。具体的步骤如下所述。
首先,使用由在实施例1~实施例5、比较例1以及比较例2中制造的氧化物烧结体制作的溅射靶,在表2的“制造条件”所示的条件下进行溅射,由此在玻璃基板上形成了50nm的薄膜(氧化物半导体层)。使用在高纯度氩中混合了1体积比%的高纯度氧而得的混合气体作为溅射气体进行了溅射。
接着,将得到的试样在大气中以350℃加热处理30分钟,对处理后的薄膜的特性进行了评价。具体的评价项目以及评价方法如下所述。
·霍尔效应测量
将霍尔效应测量用样品设置在霍尔效应·电阻率测量装置(ResiTest8300型,东阳技术公司制)中,在室温下对霍尔效应进行评价,求出了载流子密度以及迁移率。
·氧化物半导体薄膜的晶体特性
通过X射线衍射(XRD)测量对在溅射后(膜刚堆积后)的未加热的膜、以及刚加热后的膜的晶质进行了评价。在XRD中,通过是否在2θ为30°以上、40°以下出现峰来判断膜是否为非晶质。将结果在表2示出。
<晶体结构的规定>
关于通过XRD判断为晶体的膜,在以下的条件下利用JADE6对得到的XRD图谱进行分析,从而对烧结体中的晶相进行了鉴定。
装置:Smartlab(株式会社理学制)
X射线:Cu-Kα射线(波长1.5418×10-10m)
2θ-θ反射法,连续扫描(2.0°/分钟)
采样间隔:0.02°
狭缝DS(发散狭缝)、SS(散射狭缝)、RS(受光狭缝):1mm
·In2O3晶体的晶格常数(10-10m)
使用根据XRD得到的晶体峰,通过以JCPDS卡片In2O3(PDF#06-0416)作为出发点的JADE6的晶格常数精密化处理计算出晶格常数。
·氧化物半导体薄膜的带隙
在石英基板上成膜,对与氧化物半导体薄膜同样地进行热处理后的薄膜样品的透射光谱进行测量,将横轴的波长转换为能量(eV),将纵轴的透射率转化为
(αhυ)2
(在此,α:吸收系数;h:普朗克常数;υ:振动数。)
之后,用直线对吸收上升的部分进行拟合,计算出该直线与基线相交处的eV值,作为带隙。将结果示于表2。
将结果示出于表2的“薄膜”的“成膜+加热处理(形成SiO2前)”。
接着,在加热处理后的氧化物半导体薄膜上,在基板温度300℃下通过化学蒸镀法(CVD)形成SiO2膜(保护绝缘膜;层间绝缘膜,图29的附图标记85),制作了图29所示的试样。在与“(1)霍尔效应测量”相同的条件下对形成后的薄膜的载流子密度与迁移率进行了评价。将结果示于表2的“薄膜”的“刚形成SiO2后”。
接着,对成膜有SiO2膜的试样进行350℃、1小时的加热处理作为后退火,在与“刚形成SiO2后”相同的条件下对加热处理后的薄膜的载流子密度与迁移率进行了评价。将结果示于表2的“薄膜”的“SiO2形成+加热处理”。
另外,得到的氧化物薄膜具有与所使用的靶相同的原子比组成。
<薄膜晶体管的制造>
接着,制作具备氧化物薄膜的薄膜晶体管(TFT),对特性进行了测量、评价。具体的步骤如下所述。
(1)成膜工序
使用由在实施例1~5以及比较例1、2中制造的氧化物烧结体制作的溅射靶,通过溅射,在带有热氧化膜(栅极绝缘膜)的硅晶圆(栅电极)上,经由金属掩模形成50nm的薄膜(氧化物半导体层)。使用高纯度氩气以及1体积%高纯度氧气的混合气体作为溅射气体进行溅射。
(2)源·漏电极的形成
使用金属掩模通过溅射成膜,在氧化物半导体层附上钛金属构成的源、漏电极后,将得到的层叠体在大气中以350℃进行30分钟加热处理。对完成的薄膜晶体管(TFT)的特性进行评价。具体的评价项目以及评价条件如下所述。
·饱和迁移率(cm2/V·sec)
饱和迁移率是根据在施加了5V的漏极电压时的传输特性而求出的。具体而言,制作传递特性Id-Vg的图表,计算各Vg的跨导(Gm),通过线性区域的计算式导出饱和迁移率。另外,Gm由
Figure GDF0000020236520000911
表示,施加电压为-15~25V的Vg,将该范围的最大迁移率定义为饱和迁移率。在本说明书中,如果事前没有特别地说明,则饱和迁移率是以该方法进行评价的。上述Id为源、漏电极间的电流,Vg为在将电压Vd施加至源、漏电极间时的栅极电压。
·阈值电压(Vth)
阈值电压(Vth)是根据传输特性的图表定义的Id=10-9A处的Vg。将结果示出在表2。
·Off电流值以及通断比(on-off比)
on-off比是将Vg=-10V的Id的值设为Off电流值,Vg=20V的Id的值设为On电流值而确定的比[On/Off]。将结果示出在表2。
将结果示出在表3的“TFT”的“成膜+加热处理(SiO2形成前)”。
(3)保护绝缘膜的形成
在上述(2)中的加热处理后的氧化物半导体膜上,通过化学蒸镀法(CVD)在基板温度300℃下形成SiO2膜(保护绝缘膜;层间绝缘膜),然后,以350℃进行1小时加热处理作为后退火。
在与“成膜+加热处理(SiO2形成前)”相同的条件下对进行了SiO2膜成膜后的加热处理的TFT特性进行评价。将结果示出在表3的“TFT”的“SiO2形成+加热处理”。
【表3】
Figure GDF0000020236520000921
如表3所示,实施例1-A~实施例1-E即便在通过CVD将SiO2膜制膜、进而加热后,TFT的迁移率也超过了20cm2/V·sec。
另一方面,比较例1-A以及比较例1-B在通过CVD制膜SiO2膜、进而进行加热时,TFT的薄膜导通,变得无法得到作为晶体管的特性。
(实施例2)
<氧化物烧结体的制造>
以成为表4~表8所示的比例的方式对氧化物粉末进行称量,并放入聚乙烯制的罐中,通过干式球磨机进行72小时的混合粉碎,从而制作了混合粉末。
将该混合粉末加入到模具中,在78.4MPa(将800kg/cm2换算为SI单位)的压力下形成冲压成形体。将该成形体在98MPa(将1000kg/cm2换算为SI单位)的压力下由CIP进行了致密化。接着,将该成形体放入常压烧制炉,在氧气流通下,以350℃保持3小时后,以50℃/小时进行升温,再以1450℃或者1480℃烧制36小时,然后,放置冷却从而得到氧化物烧结体。
<杂质浓度(H、C、N、F、Si、Cl)的测量>
使用扇形动态二次离子质量分析仪SIMS分析(IMS7f-Auto、阿美特克凯美卡(AMETEKCAMECA)公司制)对得到的烧结体中的杂质浓度(H、C、N、F、Si、Cl)进行了定量评价。
具体而言,首先使用初级离子Cs+,以14.5kV的加速电压从测量对象的烧结体表面进行20μm的深度的溅射。然后,一边利用初级离子以光栅100μm、测量区域30μm、深度1μm的量进行溅射,一边对杂质(H、C、N、F、Si、Cl)的质谱强度积分。
进而,为了根据质谱计算杂质浓度的绝对值,通过离子注入控制剂量来将各种杂质注入烧结体,制作杂质浓度已知的标准试样。通过对标准试样进行SIMS分析,得到杂质(H、C、N、F、Si、Cl)的质谱强度,将杂质浓度的绝对值与质谱强度的关系式作为分析曲线。
最后,使用测量对象的烧结体的质谱强度与分析曲线,计算测量对象的杂质浓度,将其作为杂质浓度的绝对值(atom·cm-3)。
<杂质浓度(B、Na)的测量>
对得到的烧结体的杂质浓度(B、Na),也使用SIMS分析(IMS7f-Auto、阿美特克凯美卡(AMETEKCAMECA)公司制)进行了定量评价。除了使初级离子为O2 +、初级离子的加速电压为5.5kV从而对各种杂质的质谱进行测量之外,通过与对H、C、N、F、Si、Cl的测量相同的评价,得到了测量对象的杂质浓度的绝对值(atom·cm-3)。
<氧化物烧结体的评价>
在与实施例1相同的条件下,求出了获得的氧化物的XRD测量的晶相、相对密度、体电阻。
进而,将得到的氧化物加工成靶,在以下的条件下进行了成膜耐久评价试验。
(成膜耐久评价试验)
首先,对氧化物烧结体进行磨削研磨,加工成4英寸φ×厚度5mm的溅射靶,使用铟钎料粘结于铜制的背板。
接着,将背板安装于DC磁控溅射装置,连续5小时地实施400W的DC溅射。通过目视确认了DC溅射后的靶表面的状态,具体而言确认了有无裂纹与黑色异物(结块)。
将以上的结果示于表4~表8。将实施例2-1~2-12的XRD图谱示出在图30~图41。实施例2-1~2-3、实施例2-5~实施例2-12是与第2实施方式相对应的试样。实施例2-4、实施例2-4-1~实施例2-4-3、以及比较例2-4-4是与第3实施方式相对应的试样。
【表4】
Figure GDF0000020236520000951
【表5】
Figure GDF0000020236520000961
【表6】
Figure GDF0000020236520000971
【表7】
Figure GDF0000020236520000981
【表8】
Figure GDF0000020236520000991
※实施例2-4-1~实施例2-4-3、以及比较例2-4-4未实施成膜耐久评价试验。
实施例满足第2实施方式的所有要素,在溅射后的靶上未观察到异常。
比较例不满足第2实施方式的任一种要素,在溅射后的靶上产生了裂纹。
除了实施例2-4、实施例2-4-1~实施例2-4-3以及比较例2-4-4以外,均生成了石榴石化合物。可以认为原因是裂纹被抑制。
在实施例2-4、实施例2-4-1~实施例2-4-3、以及比较例2-4-4中,未生成石榴石化合物,而是仅生成方铁锰矿晶相与氧化锡晶相。含有Ln元素(在此为镱元素)的化合物也未生成含有In元素与Sn元素这两者的化合物,也没有产生裂纹。认为这是由于以下理由。
虽然已知锡元素固溶于氧化铟,但是若添加氧化镱,则镱元素固溶于氧化铟而锡元素变得无法固溶。因此,可以认为,也没有生成含有Ln元素的化合物、或者含有In元素与Sn元素这两者的化合物。
能够根据氧化铟的晶格常数是比纯粹的氧化铟的晶格常数大的值,推测出氧化铟中固溶有镱元素。另一方面,由于氧化锡的存在量也变得比最初的组成大,因此也可以认为在立方晶相中固溶有铟元素以及/或者镱元素。氧化锡的晶格常数为5.12817×10-10m。
(实施例3)
<氧化物烧结体以及靶的强度试验>
首先,制造满足第4实施方式的构成要素的氧化物烧结体并加工成靶。具体的步骤如下所述。
首先,准备了含有铟元素、锡元素、钐元素、钇元素、镱元素以及铝元素的组成的试样作为实施例3-1~实施例3-27。此外,准备了不含钐元素、钇元素、镱元素以及铝中的任一种的试样作为比较例3-1、3-2。另外,实施例3-16、3-17、3-21~3-24、比较例3-1的组成是与实施例2中的实施例2-1~2-6、以及比较例2-1相同的组成。
各元素的原料使用了具有以下的组成的、纯度99.99质量%的氧化物粉末。
铟:In2O3
锡:SnO2
镓:Ga2O3
钐:Sm2O3
钇:Y2O3
镱:Yb2O3
铝:Al2O3
接着,对原料粉末进行称量,并放入聚乙烯制的罐中,通过干式球磨机进行72小时的混合粉碎,从而制作了混合粉末。
将该混合粉末加入到模具中,在49MPa(将500kg/cm2换算为SI单位)的压力下形成冲压成形体。将该成形体在196MPa(将2000kg/cm2换算为SI单位)的压力下由CIP进行了致密化。接着,将该成形体放入常压烧制炉,在大气气氛下,以350℃保持3小时后,以100℃/小时进行升温,再以1480℃烧制42小时。然后,放置冷却从而得到氧化物烧结体。
对于得到的氧化物烧结体,在以下的条件下制造氧化物半导体薄膜,并对其特性进行了评价。具体的步骤如下所述。
(1)成膜工序
对得到的氧化物烧结体进行磨削研磨,制造4英寸φ×5mmt的溅射靶。使用制作的溅射靶,通过脉冲DC溅射法,如图28所示地,在玻璃基板81(日本电气硝子株式会社制ABC-G)上,制造了仅成膜有膜厚50nm的氧化物半导体薄膜83的样品。
成膜条件如表1~表5所示。
(2)热处理工序
接着,在表1~表5所示的条件下对得到的样品进行了热处理。
接着,对制造的氧化物半导体薄膜进行下述评价。
<霍尔效应测量>
首先,从由玻璃基板81以及氧化物半导体薄膜83构成的样品中,以平面形状为边长1cm的正方形的方式切出试样。接着,以使金(Au)在切出的试样的四边形成2mm×2mm以下的大小的方式,使用金属掩模通过离子涂布机进行成膜。接着,在Au金属上载置铟焊料,接触良好地制成霍尔效应测量用样品。
将霍尔效应测量用样品设置在霍尔效应·电阻率测量装置(ResiTest8300型,东阳技术公司制)中,在室温下对霍尔效应进行评价,求出了载流子密度以及迁移率。
此外,通过感应等离子体发光分析装置(ICP-AES、岛津制作所制)对得到的样品的氧化物半导体薄膜进行分析的结果为,确认到得到的氧化物半导体薄膜的原子组成比与氧化物半导体薄膜的制造所使用的氧化物烧结体的原子组成比相同。
<氧化物半导体薄膜的晶体特性>
通过X射线衍射(XRD)测量对由玻璃基板81以及氧化物半导体薄膜83构成的样品的、溅射后(刚成膜)的未加热的膜、以及在成膜后进一步加热处理后的膜的结晶性进行了评价。
在XRD中,通过是否在2θ为30°以上、40°以下出现峰来判断膜是否为非晶质。
利用EBSD法确定了膜的表面的晶体状态是否为小面状。
<晶体结构的规定>
关于通过XRD判断为晶体的膜,利用JADE6对通过以下的条件得到的XRD图谱进行分析,从而对烧结体中的晶相以及各峰的表面指数进行了鉴定。
装置:Smartlab(株式会社理学制)
X射线:Cu-Kα射线(波长1.5418×10-10m)
2θ-θ反射法,连续扫描(2.0°/分钟)
采样间隔:0.02°
狭缝DS(发散狭缝)、SS(散射狭缝)、RS(受光狭缝):1mm
<膜密度的测量>
对于表14所示的实施例3-28~实施例3-32以及比较例3-3,按以下的步骤进行膜密度的测量。
首先,对于由玻璃基板81基板以及氧化物薄膜83构成的样品,在大气中在350℃下退火1小时后,使用XRR(X-ray Reflectometer:X射线反射仪),在以下的条件下进行反射率的测量。
使用得到的光谱,将膜厚、密度作为参数进行拟合,并作为膜密度求出。测量装置使用(株)理学制的全自动水平型多目标X射线衍射装置SmartLab,测量条件使用Cu-Kα1线(波长1.5406×10-10m,使用石墨单色仪单色化),通过2θ反射率测量以测量范围2θ=0°~8°、采样间隔:0.01°进行测量。
<薄膜晶体管的制造>
进而,通过以下步骤制造使用了氧化物半导体薄膜的薄膜晶体管。
除了没有形成栅极电极之外,以下的薄膜晶体管具有与图20所示的传输晶体管1相同的构成。
(1)成膜工序
在作为带有栅极绝缘膜32的栅电极的单晶硅基板200上,经由金属掩模形成氧化物半导体薄膜2。其它条件与在所述玻璃基板81上形成氧化物半导体薄膜83时的条件(半导体薄膜的(1)成膜条件)相同。
(2)源·漏电极的形成
接着,使用接触孔形状的金属掩模溅射钛金属,对膜厚50nm的钛膜进行成膜作为源电极3以及漏电极4。将得到的层叠体在大气中进行加热处理,制造薄膜晶体管。将与在所述玻璃基板81上形成氧化物半导体薄膜83时的条件相同的条件作为加热处理条件。
<薄膜晶体管的评价>
使用加热处理后的薄膜晶体管测量饱和迁移率以及阈值电压。使测量用针与钛膜接触从而进行饱和迁移率以及阈值电压的测量。
<饱和迁移率>
根据设定为20V的漏极电压的情况下的传递特性求出饱和迁移率。具体而言,能够如下所述地计算饱和迁移率:通过制作传递特性Id-Vg的图表,计算各Vg的跨导(Gm),根据饱和区域的计算式导出饱和迁移率。另外,Gm由
Figure GDF0000020236520001031
表示,Vg将在施加-15V~25V电压的范围内的最大迁移率定义为饱和迁移率。在本发明中,只要没有特别说明,则饱和迁移率通过该方法进行评价。上述Id是源·漏电极间的电流,Vg是在源·漏电极间施加电压Vd时的栅极电压。
<阈值电压(Vth)>
阈值电压(Vth)能够根据传递特性的图表由Id=10-9A下的Vg定义。
<on-off比、off电流>
通过将Vg=-10V的Id的值设为off电流值,将Vg=20V的Id的值设为on电流值,确定比[on/off]从而求出on-off比。
<PBTS、NBTS>
求出表14所示的实施例3-28~实施例3-32以及比较例3-3的PBTS、NBTS(可靠性)。
PBTS、NBTS(可靠性)分别根据Vg=20V,并将20V施加于薄膜晶体管3600秒时的传递特性而求出。具体而言,将0秒与3600秒后的传递特性中的阈值电压之差定义为ΔVth。
<薄膜晶体管中的氧化物半导体区域的晶体结构的鉴定>
进而,使用透射型电子显微镜(日立高新技术制“HF-2000”),对得到的TFT的氧化物半导体区域的结晶性进行了评价。具体而言,利用离子铣削法对氧化物半导体进行薄片化,进而通过透射型电子显微镜,以200kV的加速电压观察10nm区域的电子衍射图案,由此明确了晶体的空间群与衍射图案的面指数。
将以上的结果示出在表9~表14。
【表9】
Figure GDF0000020236520001051
【表10】
Figure GDF0000020236520001061
【表11】
Figure GDF0000020236520001071
【表12】
Figure GDF0000020236520001081
【表13】
Figure GDF0000020236520001091
【表14】
Figure GDF0000020236520001101
如表9~表14所示,在满足第4实施方式的所有要素的实施例3-1~实施例3-27中,氧化物半导体薄膜以及薄膜晶体管均得到了作为半导体的特性。
此外,对于实施例3-1、3-10、3-16、3-18、3-19、3-21、3-23、3-24、3-28~32,可以确认到加热处理后的氧化物半导体薄膜的表面的晶体状态为小面状。根据XRD的薄膜晶体结构解析的结果,确认了是在2θ为30°以上、40°以下具有与面(222)、面(400)相对应的结晶性峰的方铁锰矿结构,还观测到了与满足(3-20)~(3-23)的关系式的面相对应的结晶性峰。
(hkl)面:h+k+l=2n1(n1为自然数)…式(3-20)
(0kl)面:k=2n2、l=2n3(n2、n3为不同的自然数)…式(3-21)
(hhl)面:h=n4、l=2n5(n4、n5为不同的自然数)...式(3-22)
(h00)面:h=2n6(n6为自然数)…式(3-23)
此外,对薄膜晶体管制作后的氧化物半导体区域的电子衍射图案进行观察,根据得到的图案与面指数进行解析的结果为,确认到具有空间群Ia-3(No.206)的立方晶系的晶体。在电子衍射图案中,确认到来自满足式3-20~3-23的关系式的面的衍射点。
比较例3-1、3-2不满足第4实施方式的要素中的任一个,由于薄膜成为导电体,因此薄膜以及薄膜晶体管作为半导体的特性均不充分。
根据以上的结果可知,使用第4实施方式的组成范围的氧化物烧结体而成膜的氧化物半导体薄膜,即便是在以往会导体化的铟、锡、镓的组成范围,通过添加从Al元素、Y元素、镧系元素Ln选择的一种以上的氧化物,也会半导体化。
此外,具有实施例3-1~实施例3-27的氧化物半导体薄膜的薄膜晶体管与具有比较例1的氧化物薄膜的薄膜晶体管相比,漏电流降低。
比较例3-3不满足第4实施方式的要素中的任一个,并且膜密度与实施例3-28~32的膜密度相比较低。此外,比较例3-3与实施例3-28~34相比,结果为可靠性(PBTS、NBTS)差而不充分。根据以上的结果可知,通过提高膜密度,能够形成各元素的缺陷较少的膜,在作为设备的沟道层使用时,能够获得可靠性优异且稳定的特性。
因此,通过具备实施例3-1~实施例3-32的薄膜晶体管,能够期待实现电位保持功能(例如电位保持时间)优异、长期稳定性高的图像传感器。
工业实用性
本发明的氧化物烧结体作为溅射靶材是有用的。
本发明的氧化物半导体薄膜作为薄膜晶体管等的氧化物半导体薄膜是有用的。
附图标记说明
1 传输晶体管
2 氧化物半导体薄膜
3 源电极
4 漏电极
5 栅电极
6 栅极绝缘膜
10 光电二极管
11 p型区域
12 n型区域
15 信号电荷蓄积部
20 复位晶体管
21 氧化物半导体薄膜
22 源电极
23 漏电极
24 栅电极
25 布线
30 放大晶体管
31A n型区域
31B n型区域
32 栅极绝缘膜
33A 源电极
33B 漏电极
34 栅电极
40 绝缘区域
41 绝缘膜
50 源电极
51 原子序号
70B 层间绝缘膜
81 玻璃基板
83 氧化物半导体薄膜
100 晶胞
110 光电二极管
111 p型有机半导体区域
112 n型有机半导体区域
113 接触金属层
200 单晶硅基板
300 基板
301 像素部
302 第1扫描线驱动电路
303 第2扫描线驱动电路
304 信号线驱动电路
310 电容布线
312 栅极布线
313 栅极布线
314 漏电极
316 晶体管
317 晶体管
318 第1液晶元件
319 第2液晶元件
320 像素部
321 开关用晶体管
322 驱动用晶体管
501 量子隧道场效应晶体管
501A 量子隧道场效应晶体管
503 p型半导体层
505 氧化硅层
505A 绝缘膜
505B 接触孔
507 n型半导体层
509 栅极绝缘膜
511 栅电极
513 源电极
515 漏电极
519 层间绝缘膜
519A 接触孔
519B 接触孔
803 背板
810 薄膜晶体管
810A 薄膜晶体管
820 硅晶圆
830 栅极绝缘膜
840 氧化物半导体薄膜
850 源电极
860 漏电极
870 层间绝缘膜
870A 层间绝缘膜
870B 层间绝缘膜
3110 复位电源线
3120 垂直输出线。

Claims (44)

1.一种氧化物烧结体,其特征在于,以下述式(1-1)~式(1-3)所规定的范围的原子比含有In元素、Y元素以及Ga元素,
0.80≦In/(In+Y+Ga)≦0.96…(1-1)
0.02≦Y/(In+Y+Ga)≦0.10…(1-2)
0.02≦Ga/(In+Y+Ga)≦0.15…(1-3)
并且,以下述式(1-4)所规定的范围的原子比含有Al元素,
0.005≦Al/(In+Y+Ga+Al)≦0.07…(1-4)
式中,In、Y、Ga、Al分别表示氧化物烧结体中的In元素、Y元素、Ga元素以及Al元素的原子数,
该氧化物烧结体含有以In2O3表示的方铁锰矿晶相,并同时含有Y3Ga5O12晶相与Y3Ga4AlO12晶相。
2.如权利要求1所述的氧化物烧结体,其特征在于,以下述式(1-5)所规定的范围的原子比含有Ga元素,
0.02≦Ga/(In+Y+Ga)≦0.10…(1-5)。
3.如权利要求1所述的氧化物烧结体,其特征在于,以下述式(1-1A)~(1-3A)所规定的范围的原子比含有In元素、Y元素以及Ga元素,
0.82≦In/(In+Y+Ga)≦0.94…(1-1A)
0.03≦Y/(In+Y+Ga)≦0.09…(1-2A)
0.03≦Ga/(In+Y+Ga)≦0.09…(1-3A)
并且,以下述式(1-4A)所规定的范围的原子比含有Al元素,
0.01≦Al/(In+Y+Ga+Al)≦0.06…(1-4A)。
4.如权利要求1所述的氧化物烧结体,其特征在于,以下述式(1-1B)~(1-3B)所规定的范围的原子比含有In元素、Y元素以及Ga元素,
0.84≦In/(In+Y+Ga)≦0.92…(1-1B)
0.04≦Y/(In+Y+Ga)≦0.08…(1-2B)
0.04≦Ga/(In+Y+Ga)≦0.08…(1-3B)
并且,以下述式(1-4B)所规定的范围的原子比含有Al元素,
0.01≦Al/(In+Y+Ga+Al)≦0.06…(1-4B)。
5.如权利要求1所述的氧化物烧结体,其特征在于,所述氧化物烧结体的全部元素的70质量%以上为铟元素In、钇元素Y、镓元素Ga、铝元素Al以及氧元素O。
6.如权利要求1所述的氧化物烧结体,其特征在于,所述氧化物烧结体的全部元素的80质量%以上为铟元素In、钇元素Y、镓元素Ga、铝元素Al以及氧元素O。
7.如权利要求1所述的氧化物烧结体,其特征在于,所述氧化物烧结体的全部元素的90质量%以上为铟元素In、钇元素Y、镓元素Ga、铝元素Al以及氧元素O。
8.如权利要求1所述的氧化物烧结体,其特征在于,该氧化物烧结体的相对密度为95%以上。
9.如权利要求1所述的氧化物烧结体,其特征在于,该氧化物烧结体的体电阻为30mΩ·cm以下。
10.一种氧化物烧结体的制造方法,其特征在于,以In元素、Y元素、Ga元素以及Al元素的比例成为下述式(1-1)~(1-4)所规定的范围的原子比的方式混合并烧结氧化铟In2O3、氧化钇Y2O3、氧化镓Ga2O3以及氧化铝Al2O3,该氧化物烧结体含有以In2O3表示的方铁锰矿晶相,并同时含有Y3Ga5O12晶相与Y3Ga4AlO12晶相,
0.80≦In/(In+Y+Ga)≦0.96…(1-1)
0.02≦Y/(In+Y+Ga)≦0.10…(1-2)
0.02≦Ga/(In+Y+Ga)≦0.15…(1-3)
0.005≦Al/(In+Y+Ga+Al)≦0.07…(1-4)。
11.一种氧化物烧结体,是将In元素、Y元素、Ga元素、Al元素、正四价的金属元素X以及O元素作为主要的构成元素的氧化物烧结体,其特征在于,含有以In2O3表示的方铁锰矿晶相与Y3Ga4AlO12晶相,以下述式(1-1)~(1-4)以及(1-6)所规定的范围的原子比含有In元素、Y元素、Ga元素、Al元素、正四价的金属元素X,
式中,In、Y、Ga、Al分别表示氧化物烧结体中的In元素、Y元素、Ga元素以及Al元素的原子数,
式中,X表示氧化物烧结体中的X元素的原子数,
0.80≦In/(In+Y+Ga)≦0.96…(1-1)
0.02≦Y/(In+Y+Ga)≦0.10…(1-2)
0.02≦Ga/(In+Y+Ga)≦0.15…(1-3)
0.005≦Al/(In+Y+Ga+Al)≦0.07…(1-4)
0.00005≦X/(In+Y+Ga+Al+X)≦0.005…(1-6)。
12.如权利要求11所述的氧化物烧结体,其特征在于,以In元素、Y元素以及Ga元素的比例成为上述式(1-1)~(1-3)所规定的范围的原子比的方式混合氧化铟In2O3、氧化钇Y2O3、氧化镓Ga2O3,进而,以Al元素的比例成为上述式(1-4)所规定的范围的原子比的方式混合氧化铝Al2O3,以及以正四价以上的金属元素X的比例成为上述式(1-6)所规定的范围的原子比的方式混合金属元素X的氧化物,将混合而得的原料进行烧结从而制造。
13.如权利要求11或权利要求12所述的氧化物烧结体,其特征在于,所述氧化物烧结体的全部元素的70质量%以上为铟元素In、钇元素Y、镓元素Ga、铝元素Al、正四价的金属元素X以及氧元素O。
14.如权利要求11或权利要求12所述的氧化物烧结体,其特征在于,所述氧化物烧结体的全部元素的80质量%以上为铟元素In、钇元素Y、镓元素Ga、铝元素Al、正四价的金属元素X以及氧元素O。
15.如权利要求11或权利要求12所述的氧化物烧结体,其特征在于,所述氧化物烧结体的全部元素的90质量%以上为铟元素In、钇元素Y、镓元素Ga、铝元素Al、正四价的金属元素X以及氧元素O。
16.如权利要求11或权利要求12所述的氧化物烧结体,其特征在于,该氧化物烧结体的相对密度为95%以上。
17.如权利要求11或权利要求12所述的氧化物烧结体,其特征在于,该氧化物烧结体的体电阻为30mΩ·cm以下。
18.一种氧化物烧结体的制造方法,其特征在于,以In元素、Y元素、Ga元素、Al元素以及正四价以上的金属元素X的比例成为下述式(1-1)~(1-4)以及(1-6)所规定的范围的原子比的方式混合并烧结氧化铟In2O3、氧化钇Y2O3、氧化镓Ga2O3、氧化铝Al2O3以及正四价以上的金属元素X的氧化物,该氧化物烧结体含有以In2O3表示的方铁锰矿晶相与Y3Ga4AlO12晶相,
0.80≦In/(In+Y+Ga)≦0.96…(1-1)
0.02≦Y/(In+Y+Ga)≦0.10…(1-2)
0.02≦Ga/(In+Y+Ga)≦0.15…(1-3)
0.005≦Al/(In+Y+Ga+Al)≦0.07…(1-4)
0.00005≦X/(In+Y+Ga+Al+X)≦0.005…(1-6)。
19.如权利要求18所述的氧化物烧结体的制造方法,其特征在于,正四价以上的金属元素X的氧化物为氧化锡SnO2
20.一种溅射靶,其特征在于,含有如权利要求1~19的任一项所述的氧化物烧结体与背板。
21.一种氧化物半导体薄膜,其特征在于,以下述式(1-7)~式(1-9)所规定的范围的原子比含有In元素、Y元素以及Ga元素,
0.80≦In/(In+Y+Ga)≦0.90…(1-7)
0.03≦Y/(In+Y+Ga)≦0.10…(1-8)
0.02≦Ga/(In+Y+Ga)≦0.15…(1-9)
并且,含有Al元素,
Al/(In+Y+Ga+Al)为0.005以上0.0259以下,
式中,In、Y、Ga、Al分别表示氧化物半导体薄膜中的In元素、Y元素、Ga元素以及Al元素的原子数。
22.如权利要求21所述的氧化物半导体薄膜,其特征在于,以下述式(1-11)所规定的范围的原子比含有Ga元素,
0.02≦Ga/(In+Y+Ga)≦0.10…(1-11)。
23.如权利要求21所述的氧化物半导体薄膜,其特征在于,该氧化物半导体薄膜呈无定形状态。
24.如权利要求21所述的氧化物半导体薄膜,其特征在于,以下述式(1-7A)~(1-10A)所规定的范围的原子比含有In元素、Y元素以及Ga元素,
0.82≦In/(In+Y+Ga)≦0.90…(1-7A)
0.03≦Y/(In+Y+Ga)≦0.09…(1-8A)
0.03≦Ga/(In+Y+Ga)≦0.09…(1-9A)
并且,以下述式(1-10A)所规定的范围的原子比含有Al元素,
0.01≦Al/(In+Y+Ga+Al)≦0.0259…(1-10A)。
25.如权利要求24所述的氧化物半导体薄膜,其特征在于,以下述式(1-7B)~(1-10B)所规定的范围的原子比含有In元素、Y元素以及Ga元素,
0.84≦In/(In+Y+Ga)≦0.90…(1-7B)
0.04≦Y/(In+Y+Ga)≦0.08…(1-8B)
0.04≦Ga/(In+Y+Ga)≦0.08…(1-9B)
并且,以下述式(1-10B)所规定的范围的原子比含有Al元素,
0.01≦Al/(In+Y+Ga+Al)≦0.0259…(1-10B)。
26.如权利要求21所述的氧化物半导体薄膜,其特征在于,以下述式(1-12)所规定的范围的原子比含有正四价以上的金属元素X的氧化物,
0.00005≦X/(In+Y+Ga+Al+X)≦0.005…(1-12)
式中,X表示氧化物半导体薄膜中的X元素的原子数。
27.如权利要求26所述的氧化物半导体薄膜,其特征在于,以下述式(1-12A)所规定的范围的原子比含有正四价以上的金属元素X的氧化物,
0.00008≦X/(In+Y+Ga+Al+X)≦0.003…(1-12A)。
28.如权利要求26所述的氧化物半导体薄膜,其特征在于,以下述式(1-12B)所规定的范围的原子比含有正四价以上的金属元素X的氧化物,
0.0001≦X/(In+Y+Ga+Al+X)≦0.001…(1-12B)。
29.如权利要求26所述的氧化物半导体薄膜,其特征在于,正四价以上的金属元素X为从由Si、Ge、Sn、Ti、Zr、Hf、Ce、W构成的组中选择的一种以上。
30.如权利要求26所述的氧化物半导体薄膜,其特征在于,正四价以上的金属元素X的氧化物为从SnO2、CeO2中选择的一种以上的金属氧化物。
31.如权利要求21所述的氧化物半导体薄膜,其特征在于,以原子比表示的Y元素的比例[Y/(In+Y+Ga)]为0.03≤Y/(In+Y+Ga)≤0.09。
32.如权利要求21所述的氧化物半导体薄膜,其特征在于,以原子比表示的Y元素的比例[Y/(In+Y+Ga)]为0.04≤Y/(In+Y+Ga)≤0.08。
33.如权利要求21所述的氧化物半导体薄膜,其特征在于,以原子比表示的Ga元素的比例[Ga/(In+Y+Ga)]为0.02≤Ga/(In+Y+Ga)≤0.10。
34.如权利要求21所述的氧化物半导体薄膜,其特征在于,以原子比表示的Ga元素的比例[Ga/(In+Y+Ga)]为0.03≤Ga/(In+Y+Ga)≤0.09。
35.如权利要求21所述的氧化物半导体薄膜,其特征在于,以原子比表示的Ga元素的比例[Ga/(In+Y+Ga)]为0.04≤Ga/(In+Y+Ga)≤0.08。
36.如权利要求21所述的氧化物半导体薄膜,其特征在于,含有以In2O3表示的方铁锰矿晶相。
37.如权利要求36所述的氧化物半导体薄膜,其特征在于,在以In2O3表示的方铁锰矿晶相中,由钇元素Y以及镓元素Ga中的任一种以上进行取代型固溶。
38.如权利要求36所述的氧化物半导体薄膜,其特征在于,所述以In2O3表示的方铁锰矿晶相的晶格常数为10.083×10-10m以下。
39.如权利要求36所述的氧化物半导体薄膜,其特征在于,所述以In2O3表示的方铁锰矿晶相的晶格常数为10.025×10-10m以上。
40.如权利要求36所述的氧化物半导体薄膜,其特征在于,所述以In2O3表示的方铁锰矿晶相的晶格常数为10.030×10-10m以上。
41.如权利要求21~40的任一项所述的氧化物半导体薄膜,其特征在于,所述氧化物半导体薄膜中的各金属元素的含量即原子比通过ICP测量或XRF测量对各元素的存在量进行测量而求出。
42.如权利要求21~40的任一项所述的氧化物半导体薄膜,其特征在于,所述氧化物半导体薄膜中的各金属元素的含量即原子比通过扇型动态二次离子质量分析仪SIMS分析对各元素的存在量进行测量而求出。
43.一种薄膜晶体管,其特征在于,含有如权利要求21~42的任一项所述的氧化物半导体薄膜。
44.一种电子设备,其特征在于,含有如权利要求43所述的薄膜晶体管。
CN201880020911.7A 2017-03-30 2018-03-29 氧化物烧结体及制造方法、薄膜及薄膜晶体管、电子设备、溅射靶 Active CN110678433B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2017068069 2017-03-30
JP2017-068069 2017-03-30
JP2017-207594 2017-10-26
JP2017207594 2017-10-26
JP2017-237754 2017-12-12
JP2017237754 2017-12-12
JP2018-016727 2018-02-01
JP2018016727 2018-02-01
PCT/JP2018/013243 WO2018181716A1 (ja) 2017-03-30 2018-03-29 ガーネット化合物、酸化物焼結体、酸化物半導体薄膜、薄膜トランジスタ、電子機器、およびイメージセンサー

Publications (2)

Publication Number Publication Date
CN110678433A CN110678433A (zh) 2020-01-10
CN110678433B true CN110678433B (zh) 2023-01-06

Family

ID=63676182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880020911.7A Active CN110678433B (zh) 2017-03-30 2018-03-29 氧化物烧结体及制造方法、薄膜及薄膜晶体管、电子设备、溅射靶

Country Status (6)

Country Link
US (2) US11447421B2 (zh)
JP (1) JP7092746B2 (zh)
KR (1) KR102507426B1 (zh)
CN (1) CN110678433B (zh)
TW (1) TWI803487B (zh)
WO (1) WO2018181716A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020027243A1 (ja) * 2018-08-01 2020-02-06 出光興産株式会社 結晶構造化合物、酸化物焼結体、スパッタリングターゲット、結晶質酸化物薄膜、アモルファス酸化物薄膜、薄膜トランジスタ、及び電子機器
KR102492876B1 (ko) * 2018-12-28 2023-01-27 이데미쓰 고산 가부시키가이샤 소결체
KR102428977B1 (ko) * 2019-03-28 2022-08-03 이데미쓰 고산 가부시키가이샤 결정 산화물 박막, 적층체 및 박막 트랜지스터
KR20220094735A (ko) * 2020-12-29 2022-07-06 에이디알씨 주식회사 결정성 산화물 반도체 박막 및 그 형성 방법, 박막 트랜지스터 및 그 제조 방법, 표시 패널 및 전자 장치
TWI835556B (zh) * 2023-02-14 2024-03-11 國立勤益科技大學 薄膜電晶體結合鈣鈦礦電阻式記憶元件的製作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP4802923B2 (ja) 2006-08-03 2011-10-26 日本電気硝子株式会社 波長変換部材
JP2010045263A (ja) 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
US8647537B2 (en) 2008-09-19 2014-02-11 Idemitsu Kosan Co., Ltd. Oxide sintered body and sputtering target
CN101514100B (zh) 2009-03-10 2013-09-18 中国科学院上海硅酸盐研究所 一种石榴石结构的闪烁透明陶瓷体系及其制备方法
CN101921589A (zh) 2009-06-17 2010-12-22 中国科学院上海硅酸盐研究所 用于白光led的铌酸盐或钽酸盐荧光材料及其制备方法
KR101645680B1 (ko) 2009-11-06 2016-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP4843083B2 (ja) * 2009-11-19 2011-12-21 出光興産株式会社 In−Ga−Zn系酸化物スパッタリングターゲット
JP2014214359A (ja) * 2013-04-26 2014-11-17 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
US20160343554A1 (en) * 2013-12-27 2016-11-24 Idemitsu Kosan Co., Ltd. Oxide sintered body, method for producing same and sputtering target
KR20150098060A (ko) 2014-02-19 2015-08-27 엘지전자 주식회사 영상 표시 기기 및 그의 동작 방법
KR102530123B1 (ko) * 2015-07-30 2023-05-08 이데미쓰 고산 가부시키가이샤 결정질 산화물 반도체 박막, 결정질 산화물 반도체 박막의 제조 방법 및 박막 트랜지스터
JP2017178740A (ja) * 2016-03-31 2017-10-05 出光興産株式会社 酸化物焼結体及びスパッタリングターゲット

Also Published As

Publication number Publication date
US11447421B2 (en) 2022-09-20
JPWO2018181716A1 (ja) 2020-05-14
KR102507426B1 (ko) 2023-03-07
JP7092746B2 (ja) 2022-06-28
US20220388908A1 (en) 2022-12-08
WO2018181716A1 (ja) 2018-10-04
US20200140337A1 (en) 2020-05-07
KR20190127750A (ko) 2019-11-13
CN110678433A (zh) 2020-01-10
TWI803487B (zh) 2023-06-01
TW201841865A (zh) 2018-12-01

Similar Documents

Publication Publication Date Title
CN110678433B (zh) 氧化物烧结体及制造方法、薄膜及薄膜晶体管、电子设备、溅射靶
CN110447093B (zh) 氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶
TWI760539B (zh) 濺鍍靶材、氧化物半導體薄膜、薄膜電晶體及電子機器
KR102598375B1 (ko) 결정 구조 화합물, 산화물 소결체, 스퍼터링 타깃, 결정질 산화물 박막, 아모르퍼스 산화물 박막, 박막 트랜지스터, 및 전자 기기
TWI755479B (zh) 非晶質氧化物半導體膜、氧化物燒結體、薄膜電晶體、濺鍍靶、電子機器及非晶質氧化物半導體膜之製造方法
CN110234789B (zh) 氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶
WO2023189870A1 (ja) スパッタリングターゲット、スパッタリングターゲットの製造方法、酸化物薄膜、薄膜トランジスタ、及び電子機器
WO2023189834A1 (ja) スパッタリングターゲット、スパッタリングターゲットの製造方法、結晶酸化物薄膜、薄膜トランジスタ、及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant