TW201841865A

TW201841865A - 石榴石化合物、氧化物燒結體、氧化物半導體薄膜、薄膜電晶體、電子機器、及影像感測器

Info

Publication number: TW201841865A
Application number: TW107111193A
Authority: TW
Inventors: 井上一吉; 柴田雅敏; 川嶋絵美; 霍間勇輝; 笘井重和
Original assignee: 日本商出光興產股份有限公司
Priority date: 2017-03-30
Filing date: 2018-03-30
Publication date: 2018-12-01
Also published as: US20200140337A1; KR102507426B1; JP7092746B2; CN110678433B; US11447421B2; US20220388908A1; CN110678433A; JPWO2018181716A1; WO2018181716A1; TWI803487B; KR20190127750A

Abstract

本發明之氧化物燒結體以下述式(1)至(3)所規定之範圍之原子比含有In元素、Y元素、及Ga元素： 0.80≦In/(In＋Y＋Ga)≦0.96 ・・・(1) 0.02≦Y/(In＋Y＋Ga)≦0.10 ・・・(2) 0.02≦Ga/(In＋Y＋Ga)≦0.10 ・・・(3)，且以下述式(4)所規定之範圍之原子比含有Al元素： 0.005≦Al/(In＋Y＋Ga＋Al)≦0.07 ・・・(4) (式中，In、Y、Ga、Al分別表示氧化物燒結體中之In元素、Y元素、Ga元素及Al元素之原子數)。

Description

石榴石化合物、氧化物燒結體、氧化物半導體薄膜、薄膜電晶體、電子機器、及影像感測器

本發明係關於一種石榴石化合物、氧化物燒結體、氧化物半導體薄膜、薄膜電晶體、電子機器、及影像感測器。

用於薄膜電晶體之非晶質(amorphous)氧化物半導體與通用之非晶矽(a-Si)相比，具有較高之載子遷移率，光學帶隙較大，可於低溫下成膜，因此期待將其應用於要求大型・高解像度、高速驅動之下一代顯示器或耐熱性較低之樹脂基板等。於形成上述氧化物半導體(膜)時，可適宜地使用濺鍍濺鍍靶之濺鍍法。其原因在於：藉由濺鍍法形成之薄膜與藉由離子鍍敷法或真空蒸鍍法、電子束蒸鍍法形成之薄膜相比，膜面方向(膜面內)之成分組成或膜厚等面內均一性優異，可形成成分組成與濺鍍靶相同之薄膜。於文獻1(國際公開2015/098060號公報)中有關於氧化物燒結體之記載，該氧化物燒結體含有包含In₂ O₃ 之方鐵錳礦結晶相、及A₃ B₅ O₁₂ 結晶相(式中，A為選自由Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、及Lu所組成之群之一種以上之元素，B為選自由Al及Ga所組成之群之一種以上之元素)。又，亦有關於氧化物半導體薄膜、薄膜電晶體之記載。另一方面，業界強烈要求更高性能之TFT(thin-film transistor，薄膜電晶體)，對高遷移率且CVD(chemical vapor deposition，化學氣相沈積)等引起之特性變化較小之材料的期待較大。作為氧化物半導體之材料，已知有氧化鋅或含有氧化鋅之材料。揭示有由電子載子濃度未達10¹⁸ /cm³ 之非晶質氧化物(氧化物半導體)形成之薄膜電晶體(文獻2(日本專利特開2006-165527號公報)、文獻3(日本專利特開2006-165528號公報)、文獻4(日本專利特開2006-165529號公報))。又，對於將氧化物半導體與光電轉換元件組合而成之固體攝像裝置或影像感測器亦有揭示(文獻5(日本專利特開2017-135410號公報))。

本發明之目的在於提供一種包含新氧化物系之氧化物燒結體、濺鍍靶、用於薄膜電晶體(以下有時稱為TFT)時發揮出優異之TFT性能之氧化物半導體薄膜。再者，該等課題之記載並不影響其他課題之存在。再者，本發明之一態樣無需解決該等全部課題。再者，該等以外之課題根據說明書、圖式、請求項等記載自然明瞭，根據說明書、圖式、請求項等記載可提煉該等以外之課題。根據本發明，提供以下之氧化物燒結體、濺鍍靶、氧化物半導體薄膜、薄膜電晶體、電子機器、石榴石化合物、及影像感測器。一種氧化物燒結體，其以下述式(1-1)至(1-3)所規定之範圍之原子比含有In元素、Y元素、及Ga元素： 0.80≦In/(In＋Y＋Ga)≦0.96 ・・・(1-1) 0.02≦Y/(In＋Y＋Ga)≦0.10 ・・・(1-2) 0.02≦Ga/(In＋Y＋Ga)≦0.15 ・・・(1-3)，且以下述式(1-4)所規定之範圍之原子比含有Al元素： 0.005≦Al/(In＋Y＋Ga＋Al)≦0.07 ・・・(1-4)。 (式中，In、Y、Ga、Al分別表示氧化物燒結體中之In元素、Y元素、Ga元素及Al元素之原子數) 如上述所記載之氧化物燒結體，其以下述式(1-5)所規定之範圍之原子比含有Ga元素： 0.02≦Ga/(In＋Y＋Ga)≦0.10 ・・・(1-5)。如上述所記載之氧化物燒結體，其以下述式(1-6)所規定之範圍之原子比含有正四價以上之金屬元素X之氧化物。 0.00005≦X/(In＋Y＋Ga＋Al＋X)≦0.005 ・・・(1-6) (式中，X表示氧化物燒結體中之X元素之原子數) 如上述所記載之氧化物燒結體，其含有以In₂ O₃ 表示之方鐵錳礦結晶相、以及Y₃ Ga₅ O₁₂ 結晶相及Y₃ Ga₄ AlO₁₂ 結晶相之任一者或兩者。一種氧化物燒結體，其係以In元素、Y元素、Ga元素、Al元素、及O元素作為主要構成元素者，且含有以In₂ O₃ 表示之方鐵錳礦結晶相、以及Y₃ Ga₅ O₁₂ 結晶相及Y₃ Ga₄ AlO₁₂ 結晶相之任一者或兩者。一種氧化物燒結體，其係以In元素、Y元素、Ga元素、Al元素、正四價之金屬元素及O元素作為主要構成元素者，且含有以In₂ O₃ 表示之方鐵錳礦結晶相與Y₃ Ga₄ AlO₁₂ 結晶相。如上述所記載之氧化物燒結體，其相對密度為95%以上。如上述所記載之氧化物燒結體，其體電阻為30 mΩ・cm以下。一種濺鍍靶，其包含如上述所記載之氧化物燒結體與背襯板。一種氧化物半導體薄膜，其以下述式(1-7)至(1-9)所規定之範圍之原子比含有In元素、Y元素、及Ga元素： 0.80≦In/(In＋Y＋Ga)≦0.96 ・・・(1-7) 0.02≦Y/(In＋Y＋Ga)≦0.10 ・・・(1-8) 0.02≦Ga/(In＋Y＋Ga)≦0.15 ・・・(1-9)，且以下述式(1-10)所規定之範圍之原子比含有Al元素： 0.005≦Al/(In＋Y＋Ga＋Al)≦0.07 ・・・(1-10)。 (式中，In、Y、Ga、Al分別表示氧化物半導體薄膜中之In元素、Y元素、Ga元素及Al元素之原子數) 如上述所記載之氧化物半導體薄膜，其以下述式(1-11)所規定之範圍之原子比含有Ga元素： 0.02≦Ga/(In＋Y＋Ga)≦0.10 ・・・(1-11)。如上述所記載之氧化物半導體薄膜，其以下述式(1-12)所規定之範圍之原子比含有正四價以上之金屬元素X之氧化物。 0.00005≦X/(In＋Y＋Ga＋Al＋X)≦0.005 ・・・(1-12) (式中，X表示氧化物半導體薄膜中之X元素之原子數) 如上述所記載之氧化物半導體薄膜，其含有以In₂ O₃ 表示之方鐵錳礦結晶相。如上述所記載之氧化物半導體薄膜，其中上述以In₂ O₃ 表示之方鐵錳礦結晶相之晶格常數為10.083×10^-10 m以下。一種薄膜電晶體，其含有如上述所記載之氧化物半導體薄膜。一種電子機器，其含有如上述所記載之薄膜電晶體。一種石榴石化合物，其係以通式(I)表示： Ln₃ (Ga_5-X Al_X )O₁₂ (I) (式中，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素。X為0＜X＜5)。一種石榴石化合物，其特徵在於：其係以通式(I)表示： Ln₃ (Ga_5-X Al_X )O₁₂ (I) (式中，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素。X為0＜X＜5)，且其晶格常數為11.93×10^-10 m以上且12.20×10^-10 m以下。如上述所記載之石榴石化合物，其中Ln為Yb元素。一種氧化物燒結體，其包含以通式(I)： Ln₃ (Ga_5-X Al_X )O₁₂ (I) (式中，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素。X為0＜X＜5)表示之石榴石結晶相。一種氧化物燒結體，其含有In元素、Ga元素、Al元素及Ln元素，且包含晶格常數為11.93×10^-10 m以上且12.20×10^-10 m之石榴石結晶相。 (其中，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素) 如上述所記載之包含石榴石結晶相之氧化物燒結體，其中Ln為Yb元素。一種氧化物燒結體，其包含以通式(I)： Ln₃ (Ga_5-X Al_X )O₁₂ (I) (式中，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素。X為0＜X＜5)表示之石榴石結晶相與以In₂ O₃ 表示之方鐵錳礦結晶相。一種氧化物燒結體，其含有In元素、Ga元素、Al元素及Ln元素，且包含晶格常數為11.93×10^-10 m以上且12.20×10^-10 m以下之石榴石結晶相、及以In₂ O₃ 表示之方鐵錳礦結晶相。 (其中，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素) 如上述所記載之氧化物燒結體，其中Ln為Yb元素。一種濺鍍靶，其具有如上述所記載之氧化物燒結體。一種氧化物燒結體，其以原子比滿足下述之式(2-1)至(2-3)之範圍含有In元素、Ga元素、及Ln元素。 0.75≦In/(In＋Ga＋Ln)≦0.96・・・(2-1) 0.03≦Ga/(In＋Ga＋Ln)≦0.10・・・(2-2) 0.01≦Ln/(In＋Ga＋Ln)≦0.15・・・(2-3) (式中，In、Ga、Ln分別表示氧化物燒結體中之In元素、Ga元素及Ln元素之原子數。又，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素) 如上述所記載之氧化物燒結體，其含有以Yb₃ Ga₅ O₁₂ 表示之石榴石結晶相、及以In₂ O₃ 表示之方鐵錳礦結晶相。一種氧化物燒結體，其以原子比滿足下述之式(2-4)至(2-7)之範圍含有In元素、Ga元素、Ln元素及Al元素。 0.70≦In/(In＋Ga＋Ln＋Al)≦0.95・・・(2-4) 0.03≦Ga/(In＋Ga＋Ln＋Al)≦0.10・・・(2-5) 0.01≦Ln/(In＋Ga＋Ln＋Al)≦0.10・・・(2-6) 0.01≦Al/(In＋Ga＋Ln＋Al)≦0.10・・・(2-7) (式中，In、Ga、Ln、Al分別表示氧化物燒結體中之In元素、Ga元素、Ln元素及Al元素之原子數。又，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素) 如上述所記載之氧化物燒結體，其含有Sn元素100～10000 ppm。如上述所記載之氧化物燒結體，其中上述氧化物燒結體包含以通式(I)表示之石榴石結晶相、及以In₂ O₃ 表示之方鐵錳礦結晶相。 Ln₃ (Ga_5-X Al_X )O₁₂ ・・・通式(I) (式中，X為0＜X＜5) 一種氧化物燒結體，其含有In元素、Sn元素及Ln元素，且各元素之原子比滿足下述之式(2-8)至(2-10)。 0.55≦In/(In＋Sn＋Ln)≦0.90・・・(2-8) 0.05≦Sn/(In＋Sn＋Ln)≦0.25・・・(2-9) 0.05≦Ln/(In＋Sn＋Ln)≦0.20・・・(2-10) (式中，In、Sn、Ln分別表示氧化物燒結體中之In元素、Sn元素及Ln元素之原子數。又，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素) 如上述所記載之氧化物燒結體，其含有以SnO₂ 表示之金紅石結晶相、及以In₂ O₃ 表示之方鐵錳礦結晶相。一種氧化物半導體薄膜，其含有In元素、Ga元素、及Ln元素，且各元素之原子比滿足下述之式(2-1)至(2-3)。 0.75≦In/(In＋Ga＋Ln)≦0.96・・・(2-1) 0.03≦Ga/(In＋Ga＋Ln)≦0.10・・・(2-2) 0.01≦Ln/(In＋Ga＋Ln)≦0.15・・・(2-3) (式中，In、Ga、Ln分別表示氧化物半導體薄膜中之In元素、Ga元素及Ln元素之原子數。又，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素) 一種氧化物半導體薄膜，其含有In元素、Ga元素、Ln元素及Al元素，且各元素之原子比滿足下述之式(2-4)至(2-7)。 0.70≦In/(In＋Ga＋Ln＋Al)≦0.95・・・(2-4) 0.03≦Ga/(In＋Ga＋Ln＋Al)≦0.10・・・(2-5) 0.01≦Ln/(In＋Ga＋Ln＋Al)≦0.10・・・(2-6) 0.01≦Al/(In＋Ga＋Ln＋Al)≦0.10・・・(2-7) (式中，In、Ga、Ln、Al分別表示氧化物半導體薄膜中之In元素、Ga元素、Ln元素及Al元素之原子數。又，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素) 如上述所記載之氧化物半導體薄膜，其含有Sn元素100～10000 ppm。一種氧化物半導體薄膜，其含有In元素、Sn元素及Ln元素，且各元素之原子比滿足下述之式(2-8)至(2-10)。 0.55≦In/(In＋Sn＋Ln)≦0.90・・・(2-8) 0.05≦Sn/(In＋Sn＋Ln)≦0.25・・・(2-9) 0.05≦Ln/(In＋Sn＋Ln)≦0.20・・・(2-10) (式中，In、Sn、Ln分別表示氧化物半導體薄膜中之In元素、Sn元素及Ln元素之原子數。又，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素) 一種薄膜電晶體，其含有如上述所記載之氧化物半導體薄膜。一種電子機器，其含有如上述所記載之薄膜電晶體。一種影像感測器，其特徵在於包含：光電轉換元件、源極或汲極之一者電性連接於上述光電轉換元件之n型傳輸電晶體、電性連接於上述傳輸電晶體之源極或汲極之另一者之信號電荷儲存部、具備電性連接於上述傳輸電晶體之源極或汲極之另一者、及上述信號電荷儲存部之閘極的p型放大電晶體、及具備電性連接於上述信號電荷儲存部之源極或汲極之n型重置電晶體，上述傳輸電晶體及上述重置電晶體中，通道形成區域具有氧化物半導體薄膜，且上述氧化物半導體薄膜含有選自In元素、Sn元素、及Ga元素之一種以上之元素與選自Al元素、Y元素、鑭系元素Ln之一種以上之元素。如上述所記載之影像感測器，其特徵在於：上述氧化物半導體薄膜不含Zn元素。如上述所記載之影像感測器，其特徵在於：上述氧化物半導體薄膜為非晶質。如上述所記載之影像感測器，其特徵在於：上述氧化物半導體薄膜為結晶質。如上述所記載之影像感測器，其特徵在於：上述氧化物半導體薄膜之原子組成比滿足下述式(3-1)及式(3-2)。 0.60≦(In＋Sn＋Ga)/(In＋Sn＋Ga＋Al＋Y＋Ln)≦0.98 ・・・(3-1) 0.02≦(Al＋Y＋Ln)/(In＋Sn＋Ga＋Al＋Y＋Ln)≦0.40 ・・・(3-2) (式中，In、Sn、Ga、Al、Y、Ln分別表示氧化物半導體薄膜中之In元素、Sn元素、Ga元素、Al元素、Y元素及鑭系元素Ln之原子數) 如上述所記載之影像感測器，其特徵在於：上述氧化物半導體薄膜含有In元素、Sn元素、Ga元素、及Al元素，且原子組成比滿足下述式(3-3)至式(3-6)。 0.01≦Ga/(In＋Ga＋Sn)≦0.30 ・・・(3-3) 0.01≦Sn/(In＋Ga＋Sn)≦0.40 ・・・(3-4) 0.55≦In/(In＋Ga＋Sn)≦0.98 ・・・(3-5) 0.05≦Al/(In＋Ga＋Sn＋Al)≦0.30 ・・・(3-6) (式中，In、Sn、Ga、Al分別表示氧化物半導體薄膜中之In元素、Sn元素、Ga元素及Al元素之原子數) 如上述所記載之影像感測器，其特徵在於：上述氧化物半導體薄膜含有In元素、Sn元素、Ga元素、及Al元素，且原子組成比滿足下述式(3-7)至式(3-10)。 0.01≦Ga/(In＋Ga＋Sn)≦0.50 ・・・(3-7) 0.01≦Sn/(In＋Ga＋Sn)≦0.50 ・・・(3-8) 0.20≦In/(In＋Ga＋Sn)＜0.55 ・・・(3-9) 0.05≦Al/(In＋Ga＋Sn＋Al)≦0.30 ・・・(3-10) (式中，In、Sn、Ga、Al分別表示氧化物半導體薄膜中之In元素、Sn元素、Ga元素及Al元素之原子數) 如上述所記載之影像感測器，其特徵在於：上述氧化物半導體薄膜含有In元素、Sn元素、Ga元素、及Ln元素，且原子組成比滿足下述式(3-11)至(3-14)。 0.01≦Ga/(In＋Ga＋Sn)≦0.30 ・・・(3-11) 0.01≦Sn/(In＋Ga＋Sn)≦0.40 ・・・(3-12) 0.55≦In/(In＋Ga＋Sn)≦0.98 ・・・(3-13) 0.03≦Ln/(In＋Ga＋Sn＋Ln)≦0.25 ・・・(3-14) (式中，In、Sn、Ga、Ln分別表示氧化物半導體薄膜中之In元素、Sn元素、Ga元素及鑭系元素Ln之原子數) 如上述所記載之影像感測器，其特徵在於：上述氧化物半導體薄膜含有In元素、Sn元素、Ga元素、Al元素及Y元素，且原子組成比滿足下述式(3-15)及式(3-16)。 0.03≦(Al＋Ga＋Y)/(In＋Y＋Al＋Ga)＜0.50・・・(3-15) 0.05≦[(Al＋Ga)/(In＋Al＋Ga＋Y)]/[(Y＋Al＋Ga)/(In＋Al＋Ga＋Y)]≦0.75 ・・・(3-16) (式中，In、Sn、Ga、Al、Y分別表示氧化物半導體薄膜中之In元素、Sn元素、Ga元素、Al元素及Y元素之原子數) 如上述所記載之影像感測器，其特徵在於：上述氧化物半導體薄膜之原子組成比滿足下述式(3-17)。 0.0001≦(Al＋Y)/(In＋Al＋Y)≦0.1・・・(3-17) (式中，In、Al、Y分別表示氧化物半導體薄膜中之In元素、Al元素及Y元素之原子數) 如上述所記載之影像感測器，其特徵在於：上述氧化物半導體薄膜之原子組成比滿足下述式(3-18)。 0.01≦(Y＋Ln＋Al＋Ga)/(In＋Y＋Ln＋Al＋Ga)≦0.5・・・(3-18) (式中，In、Ga、Al、Y、Ln分別表示氧化物半導體薄膜中之In元素、Ga元素、Al元素、Y元素及鑭系元素Ln之原子數) 如上述所記載之影像感測器，其特徵在於：上述氧化物半導體薄膜以氧化銦作為主成分且包含具有單一之結晶方位之表面結晶粒子。如上述所記載之影像感測器，其特徵為：於上述氧化物半導體薄膜中，鎵元素固溶於氧化銦中，銦元素與鎵元素相對於全部金屬原子之含有率為80原子%以上，具有以In₂ O₃ 所表示之方鐵錳礦結構，原子組成比滿足下述式(3-19)。 0.001≦Ga/(Ga＋In)≦0.10・・・(3-19) (式中，In、Ga分別表示氧化物半導體薄膜中之In元素及Ga元素之原子數) 根據本發明，可提供一種包含新氧化物系之氧化物燒結體、濺鍍靶、用於薄膜電晶體(以下有時稱為TFT)時發揮出優異之TFT性能之氧化物半導體薄膜。再者，該等效果之記載並不影響其他效果之存在。再者，本發明之一態樣無需一定具有該等全部效果。再者，該等以外之效果根據說明書、圖式、請求項等記載自然明瞭，根據說明書、圖式、請求項等記載可提煉該等以外之效果。

以下，一邊參照圖式一邊對實施之形態進行說明。但實施之形態可以多種不同之態樣實施，只要為業者，則容易理解可於不脫離主旨及其範圍之情況下對其形態及詳細內容進行各種變更。因此，本發明並不由以下之實施形態之記載內容所限定性地解釋。又，於圖式中，大小、層之厚度、或區域存在為了明瞭化而有所誇張之情形。因此，未必限定於該範圍。再者，圖式係示意性地表示理想之例，並不限定於圖式所示之形狀或值等。又附註：本說明書中所使用之序數詞「第1」、「第2」、「第3」係為了避免構成要素之混同而附加者，並不進行數值性地限定。又，於本說明書等中，「電性連接」包括經由「某種具有電性作用者」連接之情形。此處，「某種具有電性作用者」只要為實現連接對象間之電信號之授受者，則不受特別限制。例如，「某種具有電性作用者」中，以電極或配線為代表，包括電晶體等開關元件、電阻元件、電感器、電容器、其他具有各種功能之元件等。又，於本說明書等中，用語「膜」或「薄膜」與用語「層」視情形可互相調換。又，於本說明書等中，電晶體所具有之源極或汲極之功能於採用不同極性之電晶體之情形、或於電路動作中電流之方向變化之情形等時存在調換之情況。因此，於本說明書等中，源極或汲極之用語可調換使用。又，於本說明書等之氧化物燒結體及氧化物半導體薄膜中，用語「化合物」與用語「結晶相」視情形可互相調換。首先，對第1實施形態進行說明。＜第1實施形態之背景＞首先，對第1實施形態之背景進行簡單說明。先前之使用利用包含將氧化銦(In₂ O₃ )、氧化鎵(Ga₂ O₃ )、及氧化釔(Y₂ O₃ )燒結所獲得之氧化物燒結體之濺鍍靶並藉由濺鍍法而獲得之氧化物半導體薄膜的薄膜電晶體之遷移率亦取決於半導體薄膜之成膜條件，成膜時之氧濃度為1%附近時為25 cm² /V・s左右，成膜時之氧濃度為20%附近時為10 cm² /V・s以下，期待更高遷移率之TFT。為了解決上述課題，本發明者等人製造於氧化銦(In₂ O₃ )、氧化釔(Y₂ O₃ )、氧化鎵(Ga₂ O₃ )中添加有氧化鋁(Al₂ O₃ )之燒結體。對該燒結體實施研削加工製成靶材(靶素材)，將其接合於背襯板而製造濺鍍靶。發現藉由對使用該濺鍍靶所成膜之薄膜實施CVD(chemical vapor deposition，化學氣相沈積)處理並進行熱處理，可獲得高遷移率之薄膜電晶體。又，氧化鋁為絕緣體，認為若添加則燒結體之體電阻增大，但亦發現藉由以一定之組成範圍添加，相反地體電阻會減小。以上為第1實施形態之背景。＜氧化物燒結體之結構＞繼而，對第1實施形態之氧化物燒結體之結構進行說明。第1實施形態之一態樣之氧化物燒結體(以下稱為第1實施形態之第1氧化物燒結體)之特徵在於：其以下述式(1-1)至(1-3)所規定之範圍之原子比含有In元素、Y元素、及Ga元素： 0.80≦In/(In＋Y＋Ga)≦0.96 ・・・(1-1) 0.02≦Y/(In＋Y＋Ga)≦0.10 ・・・(1-2) 0.02≦Ga/(In＋Y＋Ga)≦0.15 ・・・(1-3)，且以下述式(1-4)所規定之範圍之原子比含有Al元素： 0.005≦Al/(In＋Y＋Ga＋Al)≦0.07 ・・・(1-4)。 (式中，In、Y、Ga、Al分別表示氧化物燒結體中之In元素、Y元素、Ga元素及Al元素之原子數) 藉由製成以滿足式(1-1)至(1-4)之範圍含有In元素、Y元素、Ga元素、及Al元素之氧化物燒結體，以該燒結體作為靶所製造之氧化物半導體薄膜成為高遷移率且CVD等下之特性變化較小之半導體薄膜。因此，添加各元素之較佳之理由與下文所述之氧化物半導體薄膜中所記載之理由相同。又，藉由將Al元素設為式(1-4)之範圍，能夠減小燒結體之體電阻。於第1實施形態之第1氧化物燒結體之一態樣中，較佳為以下述式(1-5)所規定之範圍之原子比含有Ga元素： 0.02≦Ga/(In＋Y＋Ga)≦0.10 ・・・(1-5)。於第1實施形態之第1氧化物燒結體之一態樣中，更佳為以下述式(1-1A)至(1-3A)所規定之範圍之原子比含有In元素、Y元素、及Ga元素： 0.82≦In/(In＋Y＋Ga)≦0.94 ・・・(1-1A) 0.03≦Y/(In＋Y＋Ga)≦0.09 ・・・(1-2A) 0.03≦Ga/(In＋Y＋Ga)≦0.09 ・・・(1-3A)，且以下述式(1-4A)所規定之範圍之原子比含有Al元素： 0.01≦Al/(In＋Y＋Ga＋Al)≦0.06 ・・・(1-4A)。於第1實施形態之第1氧化物燒結體之一態樣中，更佳為以下述式(1-1B)至(1-3B)所規定之範圍之原子比含有In元素、Y元素、及Ga元素： 0.84≦In/(In＋Y＋Ga)≦0.92 ・・・(1-1B) 0.04≦Y/(In＋Y＋Ga)≦0.08 ・・・(1-2B) 0.04≦Ga/(In＋Y＋Ga)≦0.08 ・・・(1-3B)，且以下述式(1-4B)所規定之範圍之原子比含有Al元素： 0.01≦Al/(In＋Y＋Ga＋Al)≦0.06 ・・・(1-4B)。第1實施形態之第1氧化物燒結體亦可本質上包含銦(In)元素、釔(Y)元素、鎵(Ga)元素、鋁(Al)元素及氧(O)元素。於該情形時，亦可含有不可避免之雜質。本發明之氧化物燒結體之例如70%質量以上、80質量%以上、或90質量%以上可為銦(In)元素、釔(Y)元素、鎵(Ga)元素、鋁(Al)元素及氧(O)元素。又，本發明之氧化物燒結體亦可僅由銦(In)元素、釔(Y)元素、鎵(Ga)元素、鋁(Al)元素及氧(O)元素構成。再者，所謂不可避免之雜質意指刻意地不添加而因原料或製造步驟混入之元素。以下之說明亦相同。作為不可避免之雜質之例，為鹼金屬、鹼土金屬(Li、Na、K、Rb、Mg、Ca、Sr、Ba等等)、氫(H)元素、硼(B)元素、碳(C)元素、氮(N)元素，氟(F)元素、矽(Si)元素、及氯(Cl)元素。第1實施形態之第1氧化物燒結體較佳為以下述式(1-6)所規定之範圍之原子比含有正四價以上之金屬元素X之氧化物。 0.00005≦X/(In＋Y＋Ga＋Al＋X)≦0.005 ・・・(1-6) (式中，X表示氧化物燒結體中之X元素之原子數) 藉由含有正四價以上之金屬元素X之氧化物，能夠減小燒結體之體電阻，且能夠防止濺鍍中之利用電漿之加熱導致的靶之破裂。作為正四價以上之金屬X之氧化物，可從X＝Si、Ge、Sn、Ti、Zr、Hf、Ce、W等中選擇。正四價以上之金屬元素X之氧化物較佳為選自SnO₂ 、CeO₂ 之一種以上之金屬氧化物。第1實施形態之第1氧化物燒結體較佳為以下述式(1-6A)所規定之範圍之原子比含有正四價以上之金屬元素X之氧化物。 0.00008≦X/(In＋Y＋Ga＋Al＋X)≦0.003 ・・・(1-6A) 進而較佳為以下述式(1-6B)所規定之範圍之原子比含有。 0.0001≦X/(In＋Y＋Ga＋Al＋X)≦0.001 ・・・(1-6B) 第1實施形態之第1氧化物燒結體較佳為含有以In₂ O₃ 表示之方鐵錳礦結晶相、以及Y₃ Ga₅ O₁₂ 結晶相及Y₃ Ga₄ AlO₁₂ 結晶相之任一者或兩者。第1實施形態之另一態樣之氧化物燒結體(以下稱為第1實施形態之第2氧化物燒結體)之特徵在於：其係以In、Y、Ga、Al、及O作為主要構成元素之氧化物燒結體，且含有以In₂ O₃ 表示之方鐵錳礦結晶相、以及Y₃ Ga₅ O₁₂ 結晶相及Y₃ Ga₄ AlO₁₂ 結晶相之任一者或兩者。第1實施形態之第2氧化物燒結體並不限定於第1氧化物燒結體中之原子比組成。亦可不符合本發明之第1氧化物燒結體之原子比組成，只要含有以In₂ O₃ 表示之方鐵錳礦結晶相、以及Y₃ Ga₅ O₁₂ 結晶相及Y₃ Ga₄ AlO₁₂ 結晶相之任一者或兩者，則為本發明之第2氧化物燒結體。第1實施形態之第2氧化物燒結體中之所謂「以In元素、Y元素、G元素a、Al元素、及O元素作為主要構成元素」意指可本質上包含銦(In)元素、釔(Y)元素、鎵(Ga)元素、鋁(Al)元素及氧(O)元素，亦可氧化物燒結體之例如70%質量以上、80質量%以上、或90質量%以上為銦(In)元素、釔(Y)元素、鎵(Ga)元素、鋁(Al)元素及氧(O)元素，亦可僅由銦(In)元素、釔(Y)元素、鎵(Ga)元素、鋁(Al)元素及氧(O)元素構成，而剩餘量僅由不可避免之雜質構成。作為不可避免之雜質之例，為如上所述。第1實施形態之第1氧化物燒結體可藉由將以In元素、Y元素、及Ga元素之比率成為下述式(1-1)至(1-3)所規定之範圍之原子比之方式混合氧化銦(In₂ O₃ )、氧化釔(Y₂ O₃ )、氧化鎵(Ga₂ O₃ )： 0.80≦In/(In＋Y＋Ga)≦0.96 ・・・(1-1) 0.02≦Y/(In＋Y＋Ga)≦0.10 ・・・(1-2) 0.02≦Ga/(In＋Y＋Ga)≦0.15 ・・・(1-3)，進而以Al元素之比率成為下述式(1-4)所規定之範圍之原子比之方式混合氧化鋁(Al₂ O₃ )而成之原料進行燒結而製造： 0.005≦Al/(In＋Y＋Ga＋Al)≦0.07 ・・・(1-4)。第1實施形態之第1及第2氧化物燒結體可藉由將混合氧化銦(In₂ O₃ )、氧化釔(Y₂ O₃ )、氧化鎵(Ga₂ O₃ )及氧化鋁(Al₂ O₃ )而成之原料進行燒結而製造。所獲得之燒結體中，含有以In₂ O₃ 表示之方鐵錳礦結晶相、以及Y₃ Ga₅ O₁₂ 結晶相及Y₃ Ga₄ AlO₁₂ 結晶相之任一者或兩者之燒結體為本發明之第2氧化物燒結體。於第1實施形態之第1氧化物燒結體之一態樣中，較佳為含有以In₂ O₃ 表示之方鐵錳礦結晶相、進而含有Y₃ Ga₅ O₁₂ 結晶相及Y₃ Ga₄ AlO₁₂ 結晶相之任一者或兩者之氧化物燒結體。藉由含有Y₃ Ga₅ O₁₂ 結晶相及或Y₃ Ga₄ AlO₁₂ 結晶相，成為更緻密之燒結體。第1實施形態之另一態樣之氧化物燒結體(以下稱為第1實施形態之第3氧化物燒結體)係以In、Y、Ga、Al、正四價之金屬元素及O元素作為主要構成元素者，且包含含有以In₂ O₃ 表示之方鐵錳礦結晶相與Y₃ Ga₄ AlO₁₂ 結晶相之氧化物燒結體。第3氧化物燒結體之組成並不限定於第1及第2氧化物燒結體之組成。第1實施形態之第3氧化物燒結體中之所謂「以In、Y、Ga、Al、正四價之金屬及O作為主要構成元素」意指可本質上包含銦(In)元素、釔(Y)元素、鎵(Ga)元素、鋁(Al)元素、正四價之金屬元素及氧(O)元素，亦可氧化物燒結體之例如70%質量以上、80質量%以上、或90質量%以上為銦(In)元素、釔(Y)元素、鎵(Ga)元素、鋁(Al)元素、正四價之金屬元素及氧(O)元素，亦可僅由銦(In)元素、釔(Y)元素、鎵(Ga)元素、鋁(Al)元素、正四價之金屬元素及氧(O)元素構成，而剩餘量僅由不可避免之雜質構成。作為不可避免之雜質之例，為如上所述。第1實施形態之第3氧化物燒結體可藉由將例如以In元素、Y元素、及Ga元素之比率成為下述式(1)至(3)所規定之範圍之原子比之方式混合氧化銦(In₂ O₃ )、氧化釔(Y₂ O₃ )、氧化鎵(Ga₂ O₃ )： 0.80≦In/(In＋Y＋Ga)≦0.96 ・・・(1-1) 0.02≦Y/(In＋Y＋Ga)≦0.10 ・・・(1-2) 0.02≦Ga/(In＋Y＋Ga)≦0.15 ・・・(1-3)，進而以Al元素之比率成為下述式(1-4)所規定之範圍之原子比之方式混合氧化鋁(Al₂ O₃ )： 0.005≦Al/(In＋Y＋Ga＋Al)≦0.07 ・・・(1-4)，並且以成為下述式(1-6)所規定之範圍之原子比之方式混合正四價以上之金屬元素X之氧化物而成之原料進行燒結而製造： 0.00005≦X/(In＋Y＋Ga＋Al＋X)≦0.005 ・・・(1-6)。第1實施形態之第3氧化物燒結體可藉由將例如混合氧化銦(In₂ O₃ )、氧化釔(Y₂ O₃ )、氧化鎵(Ga₂ O₃ )、氧化鋁(Al₂ O₃ )及氧化錫(SnO₂ )而成之原料進行燒結而製造。所獲得之燒結體中，含有以In₂ O₃ 表示之方鐵錳礦結晶相與Y₃ Ga₄ AlO₁₂ 結晶相之兩者之燒結體為第1實施形態之第3氧化物燒結體。第1實施形態之第1至第3氧化物燒結體較佳為相對密度為95%以上。若相對密度為95%以上，則可獲得如下優點：於燒結體及靶之製造中不會產生破裂或龜裂等而可穩定地製造。相對密度較佳為96%以上，更佳為97%以上，進而較佳為98%以上。氧化物燒結體之相對密度可依照實施例所記載之方法求出。含有以In₂ O₃ 表示之方鐵錳礦結晶相、進而含有Y₃ Ga₅ O₁₂ 結晶相及Y₃ Ga₄ AlO₁₂ 結晶相之任一者或兩者之上述本發明之氧化物燒結體由於相對密度容易成為95%以上，故而尤佳。第1實施形態之第1至第3氧化物燒結體較佳為體電阻為30 mΩ・cm以下。若體電阻超過30 mΩ・cm，則會誘發異常放電，或於濺鍍中靶表面被加熱，因此若導電性較低，則導熱性亦變低，而存在熱應力導致產生髮線裂痕(hairline crack)或靶破裂之情形。以上為第1實施形態之第1至第3氧化物燒結體之說明。繼而，對第1實施形態之第1至第3氧化物燒結體之製造方法進行說明。只要能夠製造第1實施形態之氧化物燒結體，則製造方法並無特別限定，可例示包括以下之(a)至(c)之步驟之製法。 (a)將原料化合物粉末混合而製備混合物之步驟。 (b)將混合物成型而製備成型體之步驟。 (c)將成型體進行燒結之步驟。 (1)步驟(a)：調配步驟調配步驟係將氧化物燒結體之原料加以混合之步驟。作為原料，使用In化合物之粉末、Y化合物之粉末、Ga化合物之粉末、及Al化合物之粉末。於添加正四價之金屬氧化物之情形時，亦使用正四價之金屬氧化物之粉末。作為Al之化合物，例如可列舉氧化物、及氫氧化物。作為Y及Ga之化合物，可列舉氧化物。就燒結之容易性、殘存副產物之難易程度而言，均較佳為氧化物。原料之純度通常為2N(99質量%)以上，較佳為3N(99.9質量%)以上，尤佳為4N(99.99質量%)以上。藉由純度為2N以上，可確保氧化物燒結體之耐久性，可降低用於液晶顯示器時雜質偏析至氧化物半導體膜中、或者雜質進入閘極絕緣膜或層間絕緣膜中、氧化物半導體變得不作動而發生殘像之可能性。原料粉末之平均粒徑較佳為0.1 μm以上且2 μm以下，更佳為0.5 μm以上且1.5 μm以下。原料粉末之平均粒徑可藉由雷射繞射式粒度分佈裝置等進行測定。原料之混合、成型方法並無特別限定，可使用公知之方法進行。又，混合時亦可於原料混合物中添加黏合劑。原料之混合例如可使用球磨機、珠磨機、噴射磨機或超音波裝置等公知之裝置進行。粉碎時間等條件適當調整即可，較佳為6小時以上且100小時以下。 (2)步驟(b)：成型步驟成型步驟係將原料混合物(於設置上述煅燒步驟之情形時為煅燒物)加壓成型而製成成型體之步驟。藉由該步驟，而成型為作為靶適宜之形狀。於設置煅燒步驟之情形時，可將所獲得之煅燒物之微粉末造粒後，藉由壓製成型而成型為所需之形狀。成型體之平均厚度較佳為5.5 mm以上，更佳為6 mm以上，進而較佳為8 mm以上，尤佳為12 mm以上。若為5.5 mm以上，則成型體之厚度方向之溫度梯度減少，可期待表面與深部之結晶型之組合變得不易產生變動。作為本步驟可使用之成型處理，例如亦可列舉壓製成型(單軸壓製)、模具成型、澆鑄成型、及射出成型等。為了獲得燒結密度較高之燒結體(靶)，較佳為藉由冷均壓(cold isostatic pressing，CIP)等進行成型。又，於壓製成型(單軸壓製)後，亦可設置2階段以上之成型步驟，以藉由冷均壓(CIP)、或熱均壓(hot isostatic pressing，HIP)等進行成型。於使用冷均壓、或均壓加壓裝置之情形時，較佳為於面壓78.5 MPa(將800 kgf/cm² 換算為SI單位)以上且392.4 MPa(將4000 kgf/cm² 換算為SI單位)以下保持0.5分鐘以上且60分鐘以下。更佳為於面壓196.2 MPa以上且294.3 MPa以下保持2分鐘以上且30分鐘以下。若為上述範圍內，則可期待成型體內部之組成不均等減少而被均一化。藉由將面壓設為78.5 MPa以上，燒結後之密度變低，電阻亦變低。藉由將面壓設為392.4 MPa以下，可不進行大型化而將裝置成型。若保持時間為0.5分鐘以上，則可防止燒結後之密度與電阻變高。若為60分鐘以下，則可防止過度花費時間而變得不經濟。於成型處理中，可使用聚乙烯醇或甲基纖維素、聚乙烯蠟、油酸等成型助劑。 (3)步驟(c)：燒結步驟燒結步驟係將上述成型步驟中獲得之成型體進行燒成之必需步驟。燒結溫度較佳為1200℃以上且1650℃以下，更佳為1350℃以上且1600℃以下，進而較佳為1400℃以上且1600℃以下，進而更佳為1450℃以上且1600℃以下。燒結時間較佳為10小時以上且50小時以下，更佳為12小時以上且40小時以下，進而較佳為13小時以上且30小時以下。若燒結溫度為1200℃以上且燒結時間為10小時以上，則燒結充分進行，靶之電阻充分減小，變得不易產生異常放電。若燒成溫度為1650℃以下且燒成時間為50小時以下，則可藉由顯著之晶粒生長防止平均結晶粒徑之增大或粗大孔隙之產生，而變得不易產生燒結體強度之降低或異常放電。於常壓燒結法中，於大氣環境、或氧氣環境中燒結成型體。氧氣環境較佳為氧濃度為例如20體積%以上且80體積%以下之環境。藉由將升溫過程設為氧氣環境，可提高燒結體密度。進而，燒結時之升溫速度較佳為將從800℃至燒結溫度設為0.1℃/分鐘以上且2℃/分鐘以下。於第1實施形態之燒結體中，800℃以上之溫度範圍係燒結進行程度最高之範圍。若該溫度範圍下之升溫速度為0.1℃/分鐘以上，則能夠抑制過度之晶粒生長，而能夠達成高密度化。藉由升溫速度為2℃/分鐘以下，能夠抑制成型體產生溫度分佈而燒結體翹曲或破裂。 800℃至燒結溫度之升溫速度較佳為0.5℃/分鐘以上且2.0℃/分鐘以下，更佳為1.0℃/分鐘以上且1.8℃/分鐘以下。＜濺鍍靶＞繼而，參照圖1～圖4對第1實施形態之濺鍍靶進行說明。氧化物燒結體係經研削加工、接合於背襯板製成濺鍍靶而提供。使用該濺鍍靶，藉由濺鍍法能夠將氧化物半導體成膜。第1實施形態之一態樣之濺鍍靶(以下稱為本發明之靶)包含上述本發明之第1至第3氧化物燒結體(以下一併稱為本發明之氧化物燒結體)與背襯板。本發明之第1實施形態之濺鍍靶較佳為包含上述本發明之氧化物燒結體與視需要設置於氧化物燒結體之背襯板等冷卻及保持用之構件。由於構成本發明之第1實施形態靶之氧化物燒結體(靶材)係對上述本發明之氧化物燒結體實施研削加工而成者，因此作為物質，靶材與第1實施形態之氧化物燒結體相同。因此，關於第1實施形態之氧化物燒結體之說明亦直接適合於靶材。氧化物燒結體之形狀並無特別限定，可為如圖1之符號801所示之板狀，亦可為如圖2之符號801A所示之圓筒狀。於板狀之情形時，平面形狀可為如圖1(A)之符號1所示之矩形，亦可如圖3之符號801B所示為圓形。氧化物燒結體可一體成型，亦可如圖4所示般，為將分割為複數個之氧化物燒結體(符號801C)分別固定於背襯板803之多分割式。背襯板803係氧化物燒結體之保持或冷卻用之構件。材料較佳為銅等導熱性優異之材料。濺鍍靶例如係藉由以下之步驟所製造。 (d)將氧化物燒結體之表面進行研削之步驟。 (e)將氧化物燒結體接合於背襯板之步驟。以下，對各步驟進行具體說明。 (4)步驟(d)：研削步驟研削(加工)步驟係將燒結體切削加工為適於安裝於濺鍍裝置之形狀之步驟。燒結體表面多數情況存在高氧化狀態之燒結部，或面為凸凹，又，需要切斷加工為特定之尺寸。燒結體之表面較佳為研削0.3 mm以上。所研削之深度較佳為研削0.5 mm以上，尤佳為2 mm以上。藉由研削0.3 mm以上，可將表面附近之結晶結構之變動部分去除。較佳為例如藉由平面研削盤研削氧化物燒結體而製成平均表面粗糙度Ra為5 μm以下之素材。亦可進而對濺鍍靶之濺鍍面實施鏡面加工，使平均表面粗糙度Ra成為1000×10^-10 m以下。鏡面加工(研磨)可使用機械研磨、化學研磨、及機械化學研磨(機械研磨與化學研磨之併用)等公知之研磨技術。例如，可藉由固定研磨粒拋光儀(拋光液為水)拋光為#2000號以上，亦可藉由游離研磨粒精研機(研磨材為SiC膏等)磨削後將研磨材變更為鑽石膏而進行磨削。研磨方法並不限定於該等方法。研磨材可列舉#200號、或#400號、進而#800號者。研削步驟後之氧化物燒結體較佳為藉由鼓風或流水清洗等加以清潔。於藉由鼓風去除異物時，若從噴嘴之對側藉由集塵機進行吸氣，則可更有效地去除。再者，由於鼓風或流水清洗清潔力有限，因此亦可進而進行超音波清洗等。超音波清洗中有效的是於頻率為25 kHz以上且300 kHz以下之間多重振動而進行之方法。例如可於頻率為25 kHz以上且300 kHz之間，以25 kHz為間隔多重振動12種頻率，而進行超音波清洗。 (5)步驟(e)：接合步驟步驟(e)係藉由金屬銦等低熔點金屬將研削後之燒結體接合於背襯板之步驟。以上為濺鍍靶之說明。＜氧化物半導體薄膜＞繼而，對第1實施形態之氧化物半導體薄膜進行說明。第1實施形態之一態樣之氧化物半導體薄膜(以下稱為本發明之氧化物半導體薄膜)之特徵在於：其以下述式(1-7)至(1-9)所規定之範圍之原子比含有In元素、Y元素、及Ga元素： 0.80≦In/(In＋Y＋Ga)≦0.96 ・・・(1-7) 0.02≦Y/(In＋Y＋Ga)≦0.10 ・・・(1-8) 0.02≦Ga/(In＋Y＋Ga)≦0.15 ・・・(1-9)，且以下述式(1-10)所規定之範圍之原子比含有Al元素： 0.005≦Al/(In＋Y＋Ga＋Al)≦0.07 ・・・(1-10)。 (式中，In、Y、Ga、Al分別表示氧化物半導體薄膜中之In元素、Y元素、Ga元素及Al元素之原子數) Ga較佳為以下述式(1-11)所規定之範圍之原子比含有。 0.02≦Ga/(In＋Y＋Ga)≦0.10 ・・・(1-11) 第1實施形態之氧化物半導體薄膜可使用上述本發明之靶，藉由濺鍍法而製造。藉由濺鍍法所獲得之氧化物半導體薄膜之原子比組成反映出靶材之原子比組成。若氧化物半導體薄膜之原子比組成處於上述範圍以外，則存在如下情形：於藉由形成薄膜電晶體之步驟所使用之CVD成膜裝置進行處理時，薄膜電晶體之半導體部分(本發明之氧化物半導體薄膜)之載子濃度上升，藉由其後之退火處理亦無法降低載子濃度，變得作為TFT而不作動。因此，先前會降低CVD裝置之成膜溫度，抑制載子濃度之上升，進行TFT特性之表現，但降低CVD裝置之成膜溫度導致存在僅可獲得缺乏耐久性之半導體薄膜，TFT特性亦變得較差之情形。第1實施形態之一態樣之氧化物半導體薄膜較佳為於藉由濺鍍成膜時為非晶質狀態，於加熱處理(退火處理)後成為結晶狀態。第1實施形態態樣之氧化物半導體薄膜較佳為含有以In₂ O₃ 表示之方鐵錳礦結晶相。其原因在於：藉由結晶化，氧化物半導體薄膜之密度提高。又，若氧化物半導體薄膜中產生氧化銦(In₂ O₃ )結晶，則銦原子整齊地排列，因此In-In離子間之s軌道之重疊變大，載子之散射受到抑制，於將本發明之氧化物半導體薄膜用於TFT時，TFT之遷移率提高。又，與非晶質相比，結晶穩定地存在，因此對於CVD處理、或長時間之TFT之驅動、光照射等引起之劣化而言亦較強，可獲得穩定之TFT驅動。又，較佳為於以In₂ O₃ 表示之方鐵錳礦結晶相中置換型固溶有釔(Y)元素及鎵(Ga)元素之任一種以上。藉由燒結體中之氧化銦之方鐵錳礦結構之晶格常數大於僅氧化銦之晶格常數可確認於以In₂ O₃ 所表示之方鐵錳礦結構中置換型固溶有Y元素。藉由氧化物半導體薄膜中之氧化銦之方鐵錳礦結構之晶格常數小於僅氧化銦之晶格常數可確認於以In₂ O₃ 表示之方鐵錳礦結構中置換型固溶有Ga元素。第1實施形態之一態樣之薄膜電晶體(以下稱為本發明之薄膜電晶體)之特徵在於含有本發明之氧化物半導體薄膜。第1實施形態之一態樣之薄膜電晶體之形狀並無特別限定，較佳為反向通道蝕刻型電晶體、蝕刻終止型電晶體、頂閘極型電晶體等。於第1實施形態之氧化物半導體薄膜中，釔(Y)元素具有抑制氧缺陷之產生之效果與增大氧化物半導體薄膜之帶隙之效果。Y元素之比率[Y/(In＋Y＋Ga)(原子比)]較佳為0.02≦Y/(In＋Y＋Ga)≦0.10。若未達0.02，則存在抑制氧缺陷之效果較小而不會成為半導體之情形，或結晶之晶格常數變得過度小於通常之以In₂ O₃ 表示之方鐵錳礦結晶相之結晶晶格常數。又，若超過0.10超，則存在氧缺陷消失而成為絕緣膜之情形，或存在結晶之晶格常數變得過度大於以In₂ O₃ 表示之方鐵錳礦結晶相之晶格常數，或TFT之遷移率變小之情形。更佳為0.03≦Y/(In＋Y＋Ga)≦0.09，進而較佳為0.04≦Y/(In＋Y＋Ga)≦0.08。於第1實施形態之氧化物半導體薄膜中，鎵(Ga)元素具有抑制氧缺陷之產生之效果、增大氧化物半導體薄膜之帶隙之效果、及減小半導體薄膜(In₂ O₃ )之晶格常數之效果。Ga元素之比率[Ga/(In＋Y＋Ga)(原子比)]較佳為0.02≦Ga/(In＋Y＋Ga)≦0.15。若未達0.02，則存在抑制氧缺陷之效果較小而不會成為半導體之情形，或結晶之晶格常數不會小於以In₂ O₃ 表示之方鐵錳礦結晶相之晶格常數。又，若超過0.15，則存在氧缺陷消失而成為絕緣膜之情形，或存在不進行結晶化、或TFT之遷移率變小之情形。更佳為0.02≦Ga/(In＋Y＋Ga)≦0.10，進而較佳為0.03≦Ga/(In＋Y＋Ga)≦0.09，進而更佳為0.04≦Ga/(In＋Y＋Ga)≦0.08。再者，Y元素與Ga元素雖然抑制氧缺陷之產生之效果與增大氧化物半導體薄膜之帶隙之效果均共通，但兩者均為必需之理由如以下所述。由於Ga元素之離子半徑大幅小於In元素之離子半徑，因此於僅添加Ga而使In₂ O₃ 結晶化之情形時，根據Hume-Rothery之法則，固溶之範圍較窄，成為12原子%左右。又，Ga亦有減小In₂ O₃ 之晶格常數之效果。 Y元素之離子半徑大於In元素之離子半徑。但Y與In之離子半徑之差並無Ga與In之離子半徑之差那麼大，又，Y氧化物本身亦為方鐵錳礦結構。因此，若添加Y元素，則於全部組成範圍內與In₂ O₃ 生成固溶體。Y元素之添加量越多，固溶有Y之In₂ O₃ 之晶格常數越大。若添加Ga元素與Y元素之兩者使其固溶，則減小In₂ O₃ 結晶之晶格常數之Ga與增大In₂ O₃ 結晶之晶格常數之之Y之效果相抵。因此，可於不使晶格常數大幅變化之情況下使其穩定地結晶化。藉由調整Ga元素之添加量，能夠使In₂ O₃ 之晶格常數小於純In₂ O₃ 之晶格常數。若晶格常數變小，則In-In離子間之距離亦變小，s軌道之重疊變大，因此製成TFT時之遷移率變大。於第1實施形態之半導體薄膜中，銦(In)元素係負責半導體薄膜之遷移率之元素。In之比率[In/(In＋Y＋Ga)(原子比)]較佳為0.80≦In/(In＋Y＋Ga)≦0.96。若未達0.80，則存在氧化銦不進行結晶化等而引起半導體薄膜之遷移率降低之情形。若為0.96以上，則存在氧缺陷之量過度增加，不進行半導體化而成為導體之情形。更佳為0.82≦In/(In＋Y＋Ga)≦0.94，進而較佳為0.84≦In/(In＋Y＋Ga)≦0.92。尤其是藉由鎵(Ga)元素之添加，能夠減小半導體薄膜(In₂ O₃ )之晶格常數，可使其小於僅基礎之原料氧化物之情形時的氧化銦之晶格常數。認為藉由結晶氧化銦之晶格常數變小，銦離子之原子間距離變小，尤其是In元素之s軌道之重疊變大，藉此發揮出遷移率提高之效果。第1實施形態之一態樣之氧化物半導體薄膜較佳為以In₂ O₃ 表示之方鐵錳礦結晶相之晶格常數為10.083×10^-10 m以下。晶格常數可藉由實施例所記載之方法求出。晶格常數之下限值通常為10.020×10^-10 m以上，較佳為10.025×10^-10 m以上，更佳為10.030×10^-10 m以上。於第1實施形態之半導體薄膜中，鋁(Al)元素具有抑制氧缺陷之產生之效果與增大氧化物半導體薄膜之帶隙之效果。尤其是藉由鋁之添加，具有如下效果：抑制絕緣膜形成時之CVD處理引起之載子之增大，於藉由其後之熱處理調整半導體特性之情形時變得容易調整，具體而言，即使藉由較先前更低溫之熱處理亦容易降低載子濃度。又，氧化鋁本身之氧之擴散係數較低，認為能夠使氧化銦內之氧之擴散速度小於僅基礎之原料氧化物之情形。具有如下效果：於CVD步驟中氧化物半導體薄膜內之氧缺陷增加，載子濃度提高，藉由CVD步驟後之熱處理消除該氧缺陷，從氧化物半導體之表面減少載子。認為藉此可將閘極絕緣膜附近之氧化物半導體薄膜內部之通道部之載子濃度保持為較高，實現高遷移率化。因此，於氧化銦之比率較多之氧化物半導體薄膜之情形時，若不使鋁元素之量相對較多，則存在如下情形：氧化物半導體薄膜內部之閘極絕緣膜附近之氧缺陷全部消失，而不進行高遷移率化等。另一方面，於氧化銦之比率較少之氧化物半導體薄膜之情形時，若不使鋁元素之量相對較少，則存在如下情形：不僅氧化物半導體薄膜內部之閘極絕緣膜附近之氧缺陷，而且內部之大量氧缺陷殘留，不進行半導體化而進行導通化，或引起閾值電壓(Vth)轉變為負而成為常導通狀態等異常。例如，於In元素之比率[In/(In＋Y＋Ga)(原子比)]為0.90以上之情形時，Al元素之比率[Al/(In＋Y＋Ga＋Al)(原子比)]為0.020以上，較佳為0.025以上。上限較佳為0.07以下。若Al元素之比率超過0.07，則存在氧化銦變得不進行結晶化而無法獲得高遷移率之氧化物半導體薄膜之情形。較佳為0.06以下。例如，若In元素之比率[In/(In＋Y＋Ga＋Al)(原子比)]為0.90以下，則Al元素之比率[Al/(In＋Y＋Ga＋Al)(原子比)]為0.030以下，較佳為0.025以下。下限較佳為0.005以上。較佳為0.01以上。第1實施形態之一態樣之氧化物半導體薄膜較佳為以下述式(1-7A)至(1-10A)所規定之範圍之原子比含有In元素、Y元素、及Ga元素： 0.82≦In/(In＋Y＋Ga)≦0.94 ・・・(1-7A) 0.03≦Y/(In＋Y＋Ga)≦0.09 ・・・(1-8A) 0.03≦Ga/(In＋Y＋Ga)≦0.09 ・・・(1-9A)，且以下述式(1-10A)所規定之範圍之原子比含有Al元素： 0.01≦Al/(In＋Y＋Ga＋Al)≦0.06 ・・・(1-10A)。第1實施形態之一態樣之氧化物半導體薄膜更佳為以下述式(1-7B)至(1-10B)所規定之範圍之原子比含有In元素、Y元素、及Ga元素： 0.84≦In/(In＋Y＋Ga)≦0.92 ・・・(1-7B) 0.04≦Y/(In＋Y＋Ga)≦0.08 ・・・(1-8B) 0.04≦Ga/(In＋Y＋Ga)≦0.08 ・・・(1-9B)，且以下述式(1-10B)所規定之範圍之原子比含有Al元素： 0.01≦Al/(In＋Y＋Ga＋Al)≦0.06 ・・・(1-10B)。第1實施形態之一態樣之氧化物半導體薄膜較佳為以下述式(1-12)所規定之範圍之原子比含有正四價以上之金屬元素X之氧化物。 0.00005≦X/(In＋Y＋Ga＋Al＋X)≦0.005・・・(1-12) (式中，X表示氧化物半導體薄膜中之X元素之原子數) 藉由將X/(In＋Y＋Ga＋Al＋X)設為0.00005以上，於將氧化物半導體薄膜進行結晶化之情形時，可防止如下情況：若載子濃度過度降低，成為10^-12 /cm³ 以下，則遷移率降低，或成為絕緣體，作為半導體而不作動。藉由X/(In＋Y＋Ga＋Al＋X)為0.005以下，可防止過度產生載子而導體化，TFT變得不作動。於第1實施形態之氧化物半導體薄膜之一態樣中，較佳為以下述式(1-12A)所規定之範圍之原子比含有正四價以上之金屬X之氧化物。 0.00008≦X/(In＋Y＋Ga＋Al＋X)≦0.003 ・・・(1-12A) 於第1實施形態之氧化物半導體薄膜之一態樣中，進而較佳為以下述式(1-12B)所規定之範圍之原子比含有正四價以上之金屬元素X之氧化物。 0.0001≦X/(In＋Y＋Ga＋Al＋X)≦0.001 ・・・(1-12B) 氧化物半導體薄膜中之各金屬元素之含量(原子比)可藉由利用ICP(Inductive Coupled Plasma，感應耦合電漿)測定或XRF(X-ray Fluorescence，X射線螢光)測定對各元素之存在量進行測定而求出。ICP測定可使用感應電漿發光分析裝置。XRF測定可使用薄膜螢光X射線分析裝置(AZX400，Rigaku公司製造)。又，使用扇形動態二次離子質譜儀SIMS分析亦可以與感應電漿發光分析相同之精度分析氧化物半導體薄膜中之各金屬元素之含量(原子比)。藉由感應電漿發光分析裝置或薄膜螢光X射線分析裝置測得之金屬元素之原子比係將於已知之標準氧化物薄膜之上表面將與TFT元件相同之材料以通道長度形成源極、汲極電極而成者作為標準材料，藉由扇形動態二次離子質譜儀SIMS(IMS 7f-Auto，AMETEK公司製造)進行氧化物半導體層之分析而獲得各元素之質譜強度，製作已知之元素濃度與質譜強度之校準曲線。繼而，對於實際TFT元件之氧化物半導體薄膜部分，若根據利用扇形動態二次離子質譜儀SIMS分析獲得之質譜強度，使用上述校準曲線算出原子比，則可確認所算出之原子比為另行藉由薄膜螢光X射線分析裝置或感應電漿發光分析裝置測得之氧化物半導體薄膜之原子比之2原子%以內。藉由具有上述構成，可獲得高遷移率且CVD等下之特性變化較小之本發明之氧化物半導體薄膜。藉由使用第1實施形態之氧化物半導體薄膜，可獲得高性能之薄膜電晶體。＜薄膜電晶體＞繼而，對第1實施形態之薄膜電晶體之結構進行說明。第1實施形態之薄膜電晶體具備第1實施形態之氧化物半導體薄膜，只要為作為電晶體而發揮功能者，則結構並無特別限定。作為具體之薄膜電晶體之形狀，可列舉反向通道蝕刻型電晶體、蝕刻終止型電晶體、及頂閘極型電晶體等。將具體之薄膜電晶體之例示於圖5及圖6。如圖5所示，薄膜電晶體810具備矽晶圓820、閘極絕緣膜830、氧化物半導體薄膜840、源極電極850、汲極電極860、及層間絕緣膜870、870A。矽晶圓820為閘極電極。閘極絕緣膜830係阻斷閘極電極與氧化物半導體薄膜840之導通之絕緣膜，且設置於矽晶圓820上。氧化物半導體薄膜840為通道層，且設置於閘極絕緣膜830上。氧化物半導體薄膜840可使用第1實施形態之氧化物半導體薄膜。源極電極850及汲極電極860係用以使源極電流及汲極電流於氧化物半導體薄膜840中流通之導電端子，分別以與氧化物半導體薄膜840之兩端附近接觸之方式設置。層間絕緣膜870係將源極電極850及汲極電極860與氧化物半導體薄膜840之間之接觸部分以外之導通阻斷之絕緣膜。層間絕緣膜870A係將源極電極850及汲極電極860與氧化物半導體薄膜840之間之接觸部分以外之導通阻斷之絕緣膜。層間絕緣膜870A亦為將源極電極50與汲極電極860之間之導通阻斷之絕緣膜。層間絕緣膜870A亦為通道層保護層。如圖6所示，薄膜電晶體810A之結構與薄膜電晶體810相同，但於將源極電極850及汲極電極860以與閘極絕緣膜830及氧化物半導體薄膜840之兩者接觸之方式設置之方面不同。於以覆蓋閘極絕緣膜830、氧化物半導體薄膜840、源極電極850、及汲極電極860之方式一體地設置有層間絕緣膜70B之方面亦不同。形成汲極電極860、源極電極850及閘極電極之材料並無特別限制，可任意地選擇通常所使用之材料。於圖5及圖6所列舉之例中，使用矽晶圓作為基板，矽晶圓亦作為電極而發揮作用，但電極材料並不限定於矽。例如，可使用氧化銦錫(ITO)、氧化銦鋅(IZO)、ZnO、及SnO₂ 等透明電極或Al、Ag、Cu、Cr、Ni、Mo、Au、Ti、及Ta等金屬電極、或含有該等之合金之金屬電極或積層電極。又，於圖5及圖6中，亦可於玻璃等基板上形成閘極電極。形成層間絕緣膜870、870A、870B之材料亦無特別限制，可任意地選擇通常所使用之材料。作為形成層間絕緣膜870、870A、870B之材料，具體而言，例如可使用SiO₂ 、SiN_x 、Al₂ O₃ 、Ta₂ O₅ 、TiO₂ 、MgO、ZrO₂ 、CeO₂ 、K₂ O、Li₂ O、Na₂ O、Rb₂ O、Sc₂ O₃ 、Y₂ O₃ 、HfO₂ 、CaHfO₃ 、PbTiO₃ 、BaTa₂ O₆ 、SrTiO₃ 、Sm₂ O₃ 、及AlN等化合物。於第1實施形態之薄膜電晶體為反向通道蝕刻型(底閘極型)之情形時，較佳為於汲極電極、源極電極及通道層上設置保護膜。藉由設置保護膜，即使於長時間驅動TFT之情形時耐久性亦變得容易提高。再者，於頂閘極型之TFT之情形時，例如成為於通道層上形成有閘極絕緣膜之結構。保護膜或絕緣膜例如可藉由CVD形成，但此時存在成為利用高溫度之工藝之情形。又，保護膜或絕緣膜於剛成膜後含有雜質氣體之情況較多，較佳為進行加熱處理(退火處理)。藉由利用加熱處理去除雜質氣體，成為穩定之保護膜或絕緣膜，變得容易形成耐久性較高之TFT元件。藉由使用第1實施形態之氧化物半導體薄膜，變得不易受到CVD工藝中之溫度之影響、及其後之加熱處理造成之影響，因此即使於形成保護膜或絕緣膜之情形時，亦可提高TFT特性之穩定性。薄膜電晶體較佳為具有以下之特性。薄膜電晶體之遷移率較佳為1.0 cm² /V・s以上。藉由設為1.0 cm² /V・s以上，能夠驅動液晶顯示器。飽和遷移率可由施加20 V汲極電壓之情形時之傳遞特性而求出。具體而言，製作傳遞特性Id-Vg之曲線圖，算出各Vg之跨導(Gm)，藉由飽和區域之式求出飽和遷移率，藉此可算出。Id係源極、汲極電極間之電流，Vg係於源極、汲極電極間施加電壓Vd時之閘極電壓。閾值電壓(Vth)較佳為-3.0 V以上且3.0 V以下，更佳為-2.0 V以上且2.0 V以下，進而較佳為-1.0 V以上且1.0 V以下。若閾值電壓(Vth)為-3.0 V以上，則可形成高遷移率之薄膜電晶體。若閾值電壓(Vth)為3.0 V以下，則斷態電流較小，可形成開關比較大之薄膜電晶體。閾值電壓(Vth)可根據傳遞特性之曲線圖，以Id＝10^-9 A之Vg進行定義。開-閉比較佳為10⁶ 以上且10¹² 以下，更佳為10⁷ 以上且10¹¹ 以下，進而較佳為10⁸ 以上且10¹⁰ 以下。若開-閉比為10⁶ 以上，則可實現液晶顯示器之驅動。若開-閉比為10¹² 以下，則可實現對比度較大之有機EL(Electroluminescence，電致發光)之驅動。又，可使斷態電流成為10^-12 A以下，於用於CMOS(complementary metal oxide semiconductor，互補金氧半導體)影像感測器之傳輸電晶體或重置電晶體之情形時，可延長圖像之保持時間、或提高感度。開-閉比係藉由以Vg＝-10 V之Id之值作為斷態電流值，以Vg＝20 V之Id之值作為通態電流值，確定比[通態電流值/斷態電流值]而求出。斷態電流值較佳為10^-10 A以下，更佳為10^-11 A以下，進而較佳為10^-12 A以下。若斷態電流值為10^-10 A以下，則可實現對比度較大之有機EL之驅動。又，於用於CMOS影像感測器之傳輸電晶體或重置電晶體之情形時，可延長圖像之保持時間、或提高感度。薄膜電晶體之半導體層所使用之第1實施形態之氧化物半導體薄膜的缺陷密度較佳為5.0×10¹⁶ cm^-3 以下，更佳為1.0×10¹⁶ cm^-3 以下。藉由缺陷密度之減少，薄膜電晶體之遷移率進一步變高，光照射時之穩定性、對熱之穩定性變高，TFT穩定地作動。＜量子穿隧場效電晶體＞第1實施形態之氧化物半導體薄膜亦可用於量子穿隧場效電晶體(FET)。將第1實施形態之量子穿隧場效電晶體(FET)之模式圖(縱剖視圖)示於圖7。量子穿隧場效電晶體501具備p型半導體層503、n型半導體層507、閘極絕緣膜509、閘極電極511、源極電極513、及汲極電極515。 p型半導體層503、n型半導體層507、閘極絕緣膜509、及閘極電極511係依序積層。源極電極513係設置於p型半導體層503上。汲極電極515係設置於n型半導體層507上。 p型半導體層503係p型之IV族半導體層，此處為p型矽層。 n型半導體層507於此處為第1實施形態之n型之氧化物半導體薄膜。源極電極513及汲極電極515為導電膜。雖然於圖7中並未圖示，但亦可於p型半導體層503上形成絕緣層。於該情形時，p型半導體層503與n型半導體層507係經由作為將絕緣層局部開口之區域之接觸孔而連接。雖然於圖7中並未圖示，但量子穿隧場效電晶體501亦可具備覆蓋其上表面之層間絕緣膜。量子穿隧場效電晶體501係藉由閘極電極511之電壓控制將由p型半導體層503與n型半導體層507所形成之能量障壁進行穿隧之電流之進行電流開關之量子穿隧場效電晶體(FET)。藉由該結構，構成n型半導體層507之氧化物半導體之帶隙變大，可減小斷態電流。將第1實施形態之其他態樣之量子穿隧場效電晶體501A之模式圖(縱剖視圖)示於圖8。量子穿隧場效電晶體501A之構成與量子穿隧場效電晶體501相同，但於在p型半導體層503與n型半導體層507之間形成有氧化矽層505之方面不同。藉由具有氧化矽層，可減小斷態電流。氧化矽層505之厚度較佳為10 nm以下。藉由設為10 nm以下，可防止不流通穿隧電流、或難以形成所形成之能量障壁、或障壁高度發生變化，可防止穿隧電流降低或發生變化。較佳為8 nm以下，更佳為5 nm以下，進而較佳為3 nm以下，進而更佳為1 nm以下。將於p型半導體層503與n型半導體層507之間形成有氧化矽層505之部分之TEM(Transmission Electron Microscopy，穿透式電子顯微鏡)照片示於圖9。量子穿隧場效電晶體501及501A中n型半導體層507亦為n型氧化物半導體。構成n型半導體層507之氧化物半導體可為非晶質。藉由為非晶質，可藉由草酸等有機酸進行蝕刻，與其他層之蝕刻速度之差變大，亦不存在對配線等金屬層之影響，而可良好地蝕刻。構成n型半導體層507之氧化物半導體亦可為結晶質。藉由為結晶質，與非晶質之情形相比帶隙變大，可減小斷態電流。功函數亦可增大，因此變得容易控制將由p型之IV族半導體材料與n型半導體層507所形成之能量障壁進行穿隧之電流。量子穿隧場效電晶體501之製造方法並無特別限定，可例示以下之方法。首先，如圖10所示，於p型半導體層503上形成絕緣膜505A，藉由蝕刻等將絕緣膜505A之一部分開口而形成接觸孔505B。繼而，如圖11所示，於p型半導體層503及絕緣膜505A上形成n型半導體層507。此時，經由接觸孔505B將p型半導體層503與n型半導體層507連接。繼而，如圖12所示，於n型半導體層507上依序形成閘極絕緣膜509及閘極電極511。繼而，如圖13所示，以覆蓋絕緣膜505A、n型半導體層507、閘極絕緣膜509及閘極電極511之方式設置層間絕緣膜519。繼而，如圖14所示，將p型半導體層503上之絕緣膜505A及層間絕緣膜519之一部分開口而形成接觸孔519A，於接觸孔519A設置源極電極513。進而，如圖14所示，將n型半導體層507上之閘極絕緣膜509及層間絕緣膜519之一部分開口而形成接觸孔519B，於接觸孔519B形成汲極電極515。藉由以上之順序可製造量子穿隧場效電晶體501。再者，於p型半導體層503上形成n型半導體層507後，於150℃以上且600℃以下之溫度下進行熱處理，藉此可於p型半導體層503與n型半導體層507之間形成氧化矽層505。藉由追加該步驟，可製造量子穿隧場效電晶體501A。＜薄膜電晶體之用途＞第1實施形態之薄膜電晶體亦可應用於場效型電晶體、邏輯電路、記憶電路、及差動放大電路等各種積體電路，可將該等應用於電子機器等。進而，第1實施形態之薄膜電晶體除了場效型電晶體以外，亦可應對靜電感應型電晶體、肖特基能障型電晶體、肖特基二極體、及電阻元件。第1實施形態之薄膜電晶體可適宜地用於顯示裝置及固體攝像元件等。以下，對將第1實施形態之薄膜電晶體用於顯示裝置及固體攝像元件之情形進行說明。首先，參照圖15～17對將第1實施形態之薄膜電晶體用於作為電子機器之顯示裝置之情形進行說明。圖15係本發明之一態樣之顯示裝置之俯視圖。圖16係用以對將液晶元件應用於第1實施形態之一態樣之顯示裝置之像素部的情形時之像素部之電路進行說明之電路圖。又，圖17係用以對將有機EL元件應用於第1實施形態之一態樣之顯示裝置之像素部的情形時之像素部之電路進行說明之電路圖。配置於像素部之電晶體可使用第1實施形態之薄膜電晶體。第1實施形態之薄膜電晶體容易製成n通道型，因此將可包含n通道型電晶體之驅動電路之一部分與像素部之電晶體形成於同一基板上。藉由將第1實施形態所示之薄膜電晶體用於像素部或驅動電路，可提供可靠性較高之顯示裝置。將主動矩陣型顯示裝置之俯視圖之一例示於圖15。於顯示裝置之基板300上形成像素部301、第1掃描線驅動電路302、第2掃描線驅動電路303、信號線驅動電路304。複數條信號線從信號線驅動電路304延伸而配置於像素部301，複數條掃描線從第1掃描線驅動電路302、及第2掃描線驅動電路303延伸而配置於像素部301。於掃描線與信號線之交叉區域分別以矩陣狀設置具有顯示元件之像素。顯示裝置之基板300經由FPC(Flexible Printed Circuit，可撓性印刷電路)等連接部而連接於時序控制電路(亦稱為控制器、控制IC(integrated circuit，積體電路))。於圖15中，第1掃描線驅動電路302、第2掃描線驅動電路303、信號線驅動電路304係與像素部301形成於同一基板300上。因此，設置於外部之驅動電路等零件之數減少，因此可實現成本之降低。又，於將驅動電路設置於基板300外部之情形時，需要將配線延伸，配線間之連接數增加。於將驅動電路設置於同一基板300上之情形時，可減少該配線間之連接數，可實現可靠性之提高、或良率之提高。又，將像素之電路構成之一例示於圖16。此處表示可應用於VA(Vertical Aligned，垂直配向)型液晶顯示裝置之像素部的像素部之電路。該像素部之電路可應用於一個像素中具有複數個像素電極之構成。各像素電極係連接於不同之電晶體，各電晶體係構成為能夠以不同之閘極信號進行驅動。藉此，可獨立地控制對經多域設計之像素之各個像素電極施加之信號。使電晶體316之閘極配線312與電晶體317之閘極配線313分離以給予不同之閘極信號。另一方面，發揮作為資料線之功能之源極電極或汲極電極314可於電晶體316與電晶體317中共用。電晶體316與電晶體317可使用第1實施形態之電晶體。藉此，可提供可靠性較高之液晶顯示裝置。將第1像素電極電性連接於電晶體316，將第2像素電極電性連接於電晶體317。第1像素電極與第2像素電極分離。第1像素電極與第2像素電極之形狀並無特別限定。例如，第1像素電極設為V字狀即可。將電晶體316之閘極電極與閘極配線312連接，將電晶體317之閘極電極與閘極配線313連接。可對閘極配線312與閘極配線313給予不同之閘極信號，使電晶體316與電晶體317之動作時序不同而控制液晶之配向。又，亦可於電容配線310、發揮作為介電體之功能之閘極絕緣膜、及與第1像素電極或第2像素電極電性連接之電容電極之間形成保持電容。多域結構於一像素中具備第1液晶元件318與第2液晶元件319。第1液晶元件318包含第1像素電極、對向電極及該等間之液晶層，第2液晶元件319包含第2像素電極、對向電極及該等間之液晶層。像素部並不限定於圖16所示之構成。亦可對圖16所示之像素部追加開關、電阻元件、電容元件、電晶體、感測器、或邏輯電路。將像素之電路構成之另一例示於圖17。此處表示使用有機EL元件之顯示裝置之像素部的結構。圖17係表示可應用之像素部320之電路之一例的圖。此處表示1個像素中使用2個n通道型之電晶體之例。第1實施形態之氧化物半導體薄膜可用於n通道型之電晶體之通道形成區域。該像素部之電路可應用數位時間灰階驅動。開關用電晶體321及驅動用電晶體322可使用第1實施形態之薄膜電晶體。藉此，可提供可靠性較高之有機EL顯示裝置。像素部之電路之構成並不限定於圖17所示之構成。亦可對圖17所示之像素部之電路追加開關、電阻元件、電容元件、感測器、電晶體或邏輯電路。以上係將第1實施形態之薄膜電晶體用於顯示裝置之情形之說明。繼而，參照圖18對將第1實施形態之薄膜電晶體用於固體攝像元件之情形進行說明。 CMOS(Complementary Metal Oxide Semiconductor)影像感測器係將電位保持於信號電荷儲存部中，經由放大電晶體將該電位輸出至垂直輸出線之固體攝像元件。若於CMOS影像感測器所含之重置電晶體、及/或傳輸電晶體中存在漏電流，則該漏電流引起充電或放電，信號電荷儲存部之電位發生變化。若信號電荷儲存部之電位發生變化，則放大電晶體之電位亦變化，成為偏離本來之電位之值，所拍攝之影像劣化。對將第1實施形態之薄膜電晶體應用於CMOS影像感測器之重置電晶體、及傳輸電晶體之情形時之動作之效果進行說明。放大電晶體可應用薄膜電晶體或塊體電晶體之任一者。圖18係表示CMOS影像感測器之像素構成之一例的圖。像素包含作為光電轉換元件之光電二極體10、傳輸電晶體1、重置電晶體20、放大電晶體30及各種配線，以矩陣狀配置複數個而構成感測器。亦可設置與放大電晶體30電性連接之選擇電晶體。記載於電晶體記號之「OS」表示氧化物半導體(Oxide Semiconductor)，「Si」表示矽，表示應用於各電晶體而較佳之材料。後文之圖式亦相同。光電二極體10係連接於傳輸電晶體1之源極側，於傳輸電晶體1之汲極側形成信號電荷儲存部15(亦稱為FD(Floating Diffusion，浮動擴散部))。於信號電荷儲存部15連接有重置電晶體20之源極、及放大電晶體30之閘極。作為其他構成，亦可刪除重置電源線3110。例如，有將重置電晶體20之汲極連接於電源線VDD或垂直輸出線3120而非重置電源線3110之方法。再者，又，光電二極體10可使用本發明之氧化物半導體薄膜，可使用與傳輸電晶體1、重置電晶體20所使用之氧化物半導體薄膜相同之材料。以上係將第1實施形態之薄膜電晶體用於固體攝像元件之情形之說明。繼而，對第2實施形態進行說明。首先，對第2實施形態之概要進行簡單說明。如文獻1所記載，存在如下情形係公知：含有選自由Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、及Lu所組成之群之一種以上之元素A、選自由Al及Ga所組成之群之一種以上之元素B及In之氧化物燒結體具有包含In₂ O₃ 之方鐵錳礦結晶相與A₃ B₅ O₁₂ 結晶相。對此，本發明者等人對InGaAlYb系、InSnGaAlYb系之氧化物燒結體之結晶結構進行確認，結果確認到存在產生並非以In₂ O₃ 表示之方鐵錳礦結晶相、Yb₃ Ga₅ O₁₂ 及Yb₃ Al₅ O₁₂ (A₃ B₅ O₁₂ 結晶相)之任一者之新穎之石榴石化合物的情形。該石榴石化合物之準確之結構式尚不明確。然而，本發明者等人確認到該石榴石化合物之晶格常數處於Yb₃ Ga₅ O₁₂ 之晶格常數與Yb₃ Al₅ O₁₂ 之晶格常數之間，因此結構式可以Yb₃ (Ga_5-X Al_X )O₁₂ (0＜X＜5)表示。又，本發明者等人使用該石榴石化合物生成之氧化物燒結體作為靶進行濺鍍，結果確認到不易產生龜裂。以上為第2實施形態之概要。繼而，對第2實施形態之詳細進行說明。＜石榴石化合物＞首先，對第2實施形態之石榴石化合物進行說明。第2實施形態之第1態樣之石榴石化合物之特徵在於：其係以通式(I)： Ln₃ (Ga_5-X Al_X )O₁₂ (I) (式中，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素。X為0＜X＜5)表示。第2實施形態之第2態樣之石榴石化合物之特徵在於：其係以通式(I)： Ln₃ (Ga_5-X Al_X )O₁₂ (I) (式中，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素。X為0＜X＜5)表示，且晶格常數為11.93×10^-10 m以上且12.20×10^-10 m以下。藉由滿足第1及第2態樣之條件，於用於靶之情形時不易產生龜裂。於第1及第2態樣中，Ln較佳為Yb元素。其原因在於：Ln中Yb之天然存在量較多，作為天然資源而豐富地存在。石榴石化合物可藉由將Ln、Ga、Al之氧化物進行燒結而獲得。以上為第2實施形態之石榴石化合物之說明。＜氧化物燒結體＞繼而，對第2實施形態之氧化物燒結體進行說明。第2實施形態之第1態樣之氧化物燒結體之特徵在於：其包含以通式(I)： Ln₃ (Ga_5-X Al_X )O₁₂ (I) (式中，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素。X為0＜X＜5)表示之石榴石結晶相。第2實施形態之第2態樣之氧化物燒結體之特徵在於：其含有In元素、Ga元素、Al元素及Ln元素，且包含晶格常數為11.93×10^-10 m以上且12.20×10^-10 m以下之石榴石結晶相。 (其中，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素) 藉由滿足第1及第2態樣之條件，於將氧化物燒結體用於靶之情形時，於濺鍍時不易產生龜裂。於第2實施形態之第1及第2態樣中，較佳為Ln為Yb元素。理由與第1及第2態樣之石榴石化合物相同。第2實施形態之第3態樣之氧化物燒結體含有以通式(I)： Ln₃ (Ga_5-X Al_X )O₁₂ (I) (式中，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素。X為0＜X＜5)表示之石榴石結晶相與以In₂ O₃ 表示之方鐵錳礦結晶相。第2實施形態之第4態樣之氧化物燒結體之特徵在於：其含有In元素、Ga元素、Al元素及Ln元素，且包含晶格常數為11.93×10^-10 m以上且12.20×10^-10 m以下之石榴石結晶相、及以In₂ O₃ 表示之方鐵錳礦結晶相。 (其中，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素) 藉由含有石榴石結晶層，於將氧化物燒結體用於靶之情形時，於濺鍍時不易產生龜裂。藉由燒結體含有方鐵錳礦結晶相，以該燒結體作為靶藉由濺鍍所產生之氧化物半導體薄膜之膜密度提高。於第2實施形態之第3及第4態樣中，較佳為Ln為Yb元素。理由與第1及第2態樣之石榴石化合物相同。含有石榴石化合物之氧化物燒結體可藉由將Ln、Ga、Al之氧化物進行燒結而獲得。所獲得之石榴石化合物之結晶相根據燒結原料之組成而變化。例如，於以氧化銦、氧化鋁、氧化鎵及作為氧化鑭系元素之氧化鐿作為原料之情形時，出現以In₂ O₃ 表示之方鐵錳礦結晶相與Yb₃ Ga₅ O₁₂ 結晶相及或Yb₃ Al₅ O₁₂ 結晶相不同之石榴石結晶相，石榴石結晶相係以包含通式為 Yb₃ (Ga_5-X Al_X )O₁₂ (I') (式中，X為0＜X＜5)之石榴石化合物之氧化物燒結體的形式獲得。第2實施形態之第5態樣之氧化物燒結體含有In元素、Ga元素、及Ln元素，且各元素之原子比滿足下述之式(2-1)至(2-3)。 0.75≦In/(In＋Ga＋Ln)≦0.96・・・(2-1) 0.03≦Ga/(In＋Ga＋Ln)≦0.10・・・(2-2) 0.01≦Ln/(In＋Ga＋Ln)≦0.15・・・(2-3) (式中，In、Ga、Ln分別表示氧化物燒結體中之In元素、Ga元素及Ln元素之原子數。又，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素) 藉由以滿足式(2-1)至(2-3)之範圍含有In、Ga、及Ln，以該燒結體作為靶所製造之氧化物半導體薄膜成為高遷移率且CVD等下之特性變化較小之半導體薄膜。較佳為各元素之原子比滿足下述之式(2-1A)至(2-3A)。 0.80≦In/(In＋Ga＋Ln)≦0.96・・・(2-1A) 0.05≦Ga/(In＋Ga＋Ln)≦0.08・・・(2-2A) 0.03≦Ln/(In＋Ga＋Ln)≦0.15・・・(2-3A) 第5態樣之氧化物燒結體較佳為氧化物燒結體含有以Yb₃ Ga₅ O₁₂ 表示之石榴石結晶相、及以In₂ O₃ 表示之方鐵錳礦結晶相。藉由含有石榴石結晶相，於將氧化物燒結體用於靶之情形時，於濺鍍時不易產生龜裂。藉由含有方鐵錳礦結晶相，以該燒結體作為靶藉由濺鍍所產生之氧化物半導體薄膜之膜密度提高。第2實施形態之第6態樣之氧化物燒結體含有In元素、Ga元素、Ln元素及Al元素，且各元素之原子比滿足下述之式(2-4)至(2-7)。 0.70≦In/(In＋Ga＋Ln＋Al)≦0.95・・・(2-4) 0.03≦Ga/(In＋Ga＋Ln＋Al)≦0.10・・・(2-5) 0.01≦Ln/(In＋Ga＋Ln＋Al)≦0.10・・・(2-6) 0.01≦Al/(In＋Ga＋Ln＋Al)≦0.10・・・(2-7) (式中，In、Ga、Ln、Al分別表示氧化物燒結體中之In元素、Ga元素、Ln元素及Al元素之原子數。又，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素) 藉由滿足式(2-4)至(2-6)，以該燒結體作為靶所製造之氧化物半導體薄膜成為高遷移率且CVD等下之特性變化較小之半導體薄膜。藉由滿足式(2-7)，可減小燒結體之體電阻。第6態樣之氧化物燒結體較佳為各元素之原子比滿足下述之式(2-4A)至(2-7A)。 0.76≦In/(In＋Ga＋Ln＋Al)≦0.90・・・(2-4A) 0.05≦Ga/(In＋Ga＋Ln＋Al)≦0.08・・・(2-5A) 0.03≦Ln/(In＋Ga＋Ln＋Al)≦0.08・・・(2-6A) 0.02≦Al/(In＋Ga＋Ln＋Al)≦0.08・・・(2-7A) 第2實施形態之第6態樣之氧化物燒結體亦可含有Sn元素100～10000 ppm。藉由含有Sn元素，能夠減小燒結體之體電阻，且能夠防止濺鍍中之利用電漿之加熱導致的靶之破裂。第6態樣之氧化物燒結體較佳為包含以通式(I)表示之石榴石結晶相、及以In₂ O₃ 表示之方鐵錳礦結晶相。 Ln₃ (Ga_5-X Al_X )O₁₂ ・・・通式(I) (式中，X為0＜X＜5) 理由與第3或第4態樣之氧化物燒結體相同。再者，由於第2實施形態之氧化物燒結體之組成之測定方法與第1實施形態相同，因此省略說明。以上為第2實施形態之氧化物燒結體之說明。繼而，對第2實施形態之氧化物燒結體之製造方法進行說明。只要能夠製造第2實施形態之氧化物燒結體，則製造方法並無特別限定，與第1實施形態同樣，可例示包括以下之(a)至(c)之步驟之製法。 (a)將原料化合物粉末混合而製備混合物之步驟。 (b)將混合物成型而製備成型體之步驟。 (c)將成型體進行燒結之步驟。 (1)步驟(a)：調配步驟調配步驟係將氧化物燒結體之原料加以混合之步驟。作為原料，使用In化合物之粉末、Ga化合物之粉末、Ln化合物之粉末、及視需要之Al化合物之粉末。作為化合物，例如可列舉氧化物、及氫氧化物。就燒結之容易性、殘存副產物之難易程度而言，均較佳為氧化物。再者，於使用氧化銦、氧化鎵、氧化鐿作為原料之情形時，以含有以In₂ O₃ 表示之方鐵錳礦結晶相之氧化物燒結體之形式獲得。於該情形時，認為氧化鎵及氧化鐿固溶於以In₂ O₃ 表示之方鐵錳礦結晶相中。於氧化銦、氧化鎵、氧化鐿中，若增加氧化鎵、氧化鐿之添加量，則可獲得具有以Yb₃ Ga₅ O₁₂ 表示之石榴石結晶相之氧化物燒結體。原料之純度通常為2N(99質量%)以上，較佳為3N(99.9質量%)以上，尤佳為4N(99.99質量%)以上。藉由純度為2N以上，可確保氧化物燒結體之耐久性，可降低用於液晶顯示器時雜質偏析至氧化物半導體膜中、或者雜質進入閘極絕緣膜或層間絕緣膜中、氧化物半導體變得不作動而發生殘像之可能性。原料粉末之平均粒徑較佳為0.1 μm以上且2 μm以下，更佳為0.5 μm以上且1.5 μm以下。原料粉末之平均粒徑可藉由雷射繞射式粒度分佈裝置等進行測定。原料之混合、成型方法並無特別限定，可使用公知之方法進行。又，混合時亦可於原料混合物中添加黏合劑。原料之混合例如可使用球磨機、珠磨機、噴射磨機或超音波裝置等公知之裝置進行。粉碎時間等條件適當調整即可，較佳為6小時以上且100小時以下。 (2)步驟(b)：成型步驟成型步驟係將原料混合物(於設置上述煅燒步驟之情形時為煅燒物)加壓成型而製成成型體之步驟。藉由該步驟，而成型為作為靶適宜之形狀。於設置煅燒步驟之情形時，可將所獲得之煅燒物之微粉末造粒後，藉由壓製成型而成型為所需之形狀。成型體之平均厚度較佳為5.5 mm以上，更佳為6 mm以上，進而較佳為8 mm以上，尤佳為12 mm以上。若為5.5 mm以上，則成型體之厚度方向之溫度梯度減少，可期待表面與深部之結晶型之組合變得不易產生變動。作為本步驟可使用之成型處理，例如亦可列舉壓製成型(單軸壓製)、模具成型、澆鑄成型、及射出成型等。為了獲得燒結密度較高之燒結體(靶)，較佳為藉由冷均壓(CIP)等進行成型。又，於壓製成型(單軸壓製)後，亦可設置2階段以上之成型步驟，以藉由冷均壓(CIP)、或熱均壓(HIP)等進行成型。於使用冷均壓、或均壓加壓裝置之情形時，較佳為於面壓78.5 MPa(將800 kgf/cm² 換算為SI單位)以上且392.4 MPa(將4000 kgf/cm² 換算為SI單位)以下保持0.5分鐘以上且60分鐘以下。更佳為於面壓196.2 MPa以上且294.3 MPa以下保持2分鐘以上且30分鐘以下。若為上述範圍內，則可期待成型體內部之組成不均等減少而被均一化。藉由將面壓設為78.5 MPa以上，燒結後之密度變低，電阻亦變低。藉由將面壓設為392.4 MPa以下，可不進行大型化而將裝置成型。若保持時間為0.5分鐘以上，則可防止燒結後之密度與電阻變高。若為60分鐘以下，則可防止過度花費時間而變得不經濟。於成型處理中，可使用聚乙烯醇或甲基纖維素、聚乙烯蠟、油酸等成型助劑。 (3)步驟(c)：燒結步驟燒結步驟係將上述成型步驟中獲得之成型體進行燒成之必需步驟。燒結溫度較佳為1200℃以上且1650℃以下，更佳為1350℃以上且1600℃以下，進而較佳為1400℃以上且1600℃以下，進而更佳為1450℃以上且1600℃以下。燒結時間較佳為10小時以上且50小時以下，更佳為12小時以上且40小時以下，進而較佳為13小時以上且30小時以下。若燒結溫度為1200℃以上且燒結時間為10小時以上，則燒結充分進行，靶之電阻充分減小，變得不易產生異常放電。若燒成溫度為1650℃以下且燒成時間為50小時以下，則可藉由顯著之晶粒生長防止平均結晶粒徑之增大或粗大孔隙之產生，而變得不易產生燒結體強度之降低或異常放電。於常壓燒結法中，於大氣環境、或氧氣環境中燒結成型體。氧氣環境較佳為氧濃度為例如20體積%以上且80體積%以下之環境。藉由將升溫過程設為氧氣環境，可提高燒結體密度。進而，燒結時之升溫速度較佳為將從800℃至燒結溫度設為0.1℃/分鐘以上且2℃/分鐘以下。於第2實施形態之燒結體中，800℃以上之溫度範圍係燒結進行程度最高之範圍。若該溫度範圍下之升溫速度為0.1℃/分鐘以上，則能夠抑制過度之晶粒生長，而能夠達成高密度化。藉由升溫速度為2℃/分鐘以下，能夠抑制成型體產生溫度分佈而燒結體翹曲或破裂。 800℃至燒結溫度之升溫速度較佳為0.5℃/分鐘以上且2.0℃/分鐘以下，更佳為1.0℃/分鐘以上且1.8℃/分鐘以下。＜濺鍍靶＞繼而，對第2實施形態之濺鍍靶進行說明。第2實施形態之石榴石化合物、及含有該石榴石化合物之氧化物燒結體係經研削加工、接合於背襯板製成濺鍍靶而提供。使用該濺鍍靶，藉由濺鍍法能夠將氧化物半導體成膜。靶之形狀、結構並無特別限定，可例示與第1實施形態相同者。可為如圖1之符號801所示之板狀，亦可為如圖2之符號801A所示之圓筒狀。於板狀之情形時，平面形狀可為如圖1(A)之符號1所示之矩形，亦可如圖3之符號801B所示為圓形。氧化物燒結體可一體成型，亦可如圖4所示般，為將分割為複數個之氧化物燒結體(符號801C)分別固定於背襯板803之多分割式。背襯板803係氧化物燒結體之保持或冷卻用之構件。材料較佳為銅等導熱性優異之材料。濺鍍靶與第1實施形態相同，例如係藉由以下之步驟所製造。 (d)將氧化物燒結體之表面進行研削之步驟。 (e)將氧化物燒結體接合於背襯板之步驟。以下，對各步驟進行具體說明。 (4)步驟(d)：研削步驟研削(加工)步驟係將燒結體切削加工為適於安裝於濺鍍裝置之形狀之步驟。燒結體表面多數情況存在高氧化狀態之燒結部，或面為凸凹，又，需要切斷加工為特定之尺寸。燒結體之表面較佳為研削0.3 mm以上。所研削之深度較佳為研削0.5 mm以上，尤佳為2 mm以上。藉由研削0.3 mm以上，可將表面附近之結晶結構之變動部分去除。較佳為例如藉由平面研削盤研削氧化物燒結體而製成平均表面粗糙度Ra為5 μm以下之素材。亦可進而對濺鍍靶之濺鍍面實施鏡面加工，使平均表面粗糙度Ra成為1000×10^-10 m以下。鏡面加工(研磨)可使用機械研磨、化學研磨、及機械化學研磨(機械研磨與化學研磨之併用)等公知之研磨技術。例如，可藉由固定研磨粒拋光儀(拋光液為水)拋光為#2000號以上，亦可藉由游離研磨粒精研機(研磨材為SiC膏等)磨削後將研磨材變更為鑽石膏而進行磨削。研磨方法並不限定於該等方法。研磨材可列舉#200號、或#400號、進而#800號者。研削步驟後之氧化物燒結體較佳為藉由鼓風或流水清洗等加以清潔。於藉由鼓風去除異物時，若從噴嘴之對側藉由集塵機進行吸氣，則可更有效地去除。再者，由於鼓風或流水清洗清潔力有限，因此亦可進而進行超音波清洗等。超音波清洗中有效的是於頻率為25 kHz以上且300 kHz以下之間多重振動而進行之方法。例如可於頻率為25 kHz以上且300 kHz之間，以25 kHz為間隔多重振動12種頻率，而進行超音波清洗。 (5)步驟(e)：接合步驟步驟(e)係藉由金屬銦等低熔點金屬將研削後之燒結體接合於背襯板之步驟。以上為濺鍍靶之說明。＜氧化物半導體薄膜＞繼而，對第2實施形態之氧化物半導體薄膜進行說明。第2實施形態之第1態樣之氧化物半導體薄膜含有In元素、Ga元素、及Ln元素，且各元素之原子比滿足下述之式(2-1)至(2-3)。 0.75≦In/(In＋Ga＋Ln)≦0.96・・・(2-1) 0.03≦Ga/(In＋Ga＋Ln)≦0.10・・・(2-2) 0.01≦Ln/(In＋Ga＋Ln)≦0.15・・・(2-3) (式中，In、Ga、Ln分別表示氧化物半導體薄膜中之In元素、Ga元素及Ln元素之原子數。又，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素) 銦(In)元素係負責氧化物半導體薄膜之遷移率之元素。若未達式(2-1)之下限，則因氧化銦不進行結晶化等理由而存在引起氧化物半導體薄膜之遷移率降低之情形。若超過上限，則存在氧缺陷之量過度增加，不進行半導體化而成為導體之情形。鎵(Ga)元素具有抑制氧缺陷之產生之效果與增大氧化物半導體薄膜之帶隙之效果。若未達式(2-1)之下限，則存在抑制氧缺陷之效果較小而不會成為半導體之情形，或有結晶之晶格常數不會小於以In₂ O₃ 表示之方鐵錳礦結晶相之晶格常數之虞。又，若超過上限，則存在氧缺陷消失而成為絕緣膜之情形，或存在不進行結晶化、或TFT之遷移率變小之情形。 Ln元素具有抑制氧缺陷之產生之效果，進而認為其亦具有提高氧化物半導體薄膜之耐CVD性之效果。若未達式(2-3)之下限，則有其效果不充分表現之虞。若超過上限，則有效果變得過強而氧化物半導體薄膜發生絕緣膜化之虞。較佳為各元素之原子比滿足下述之式(2-1A)至(2-3A)。 0.80≦In/(In＋Ga＋Ln)≦0.96・・・(2-1A) 0.05≦Ga/(In＋Ga＋Ln)≦0.08・・・(2-2A) 0.03≦Ln/(In＋Ga＋Ln)≦0.15・・・(2-3A) 第2實施形態之第2態樣之氧化物半導體薄膜含有In元素、Ga元素、Ln元素及Al元素，且各元素之原子比滿足下述之式(2-4)至(2-7)。 0.70≦In/(In＋Ga＋Ln＋Al)≦0.95・・・(2-4) 0.03≦Ga/(In＋Ga＋Ln＋Al)≦0.10・・・(2-5) 0.01≦Ln/(In＋Ga＋Ln＋Al)≦0.10・・・(2-6) 0.01≦Al/(In＋Ga＋Ln＋Al)≦0.10・・・(2-7) (式中，In、Ga、Ln、Al分別表示氧化物半導體薄膜中之In元素、Ga元素、Ln元素及Al元素之原子數。又，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素) 添加In、Ga、Ln之效果與第1態樣相同。鋁(Al)元素具有抑制氧缺陷之產生之效果與增大氧化物半導體薄膜之帶隙之效果。尤其是藉由鋁之添加，具有如下效果：抑制絕緣膜形成時之CVD處理引起之載子之增大，於藉由其後之熱處理調整半導體特性之情形時變得容易調整，具體而言，即使藉由較先前更低溫之熱處理亦容易降低載子濃度。又，氧化鋁本身之氧之擴散係數較低，認為能夠使氧化銦內之氧之擴散速度小於僅基礎之原料氧化物之情形。具有如下效果：於CVD步驟中氧化物半導體薄膜內之氧缺陷增加，載子濃度提高，藉由CVD步驟後之熱處理消除該氧缺陷，從氧化物半導體之表面減少載子。認為藉此可將閘極絕緣膜附近之氧化物半導體薄膜內部之通道部之載子濃度保持為較高，實現高遷移率化。為了使其表現出該效果，需要滿足式(2-7)之下限。又，若超過式(2-7)之上限，則有氧缺陷消失而成為絕緣膜之虞。第2態樣之氧化物半導體薄膜可含有Sn元素100～10000 ppm。由於能夠減小用以形成氧化物半導體薄膜之靶之體電阻，因此容易將所獲得之氧化物半導體薄膜之載子濃度控制為恆定。藉此，於CVD處理或其後之退火步驟中TFT特性不易受到影響，可獲得特性穩定之氧化物半導體薄膜。氧化物半導體薄膜中之各金屬元素之含量(原子比)與第1實施形態相同，可藉由測定各元素之存在量而求出。ICP測定可使用感應電漿發光分析裝置。第2實施形態之氧化物半導體薄膜之製造條件並無特別限定，較佳為與第1實施形態同樣地以第2實施形態之氧化物燒結體作為靶藉由濺鍍法而製造。＜薄膜電晶體＞繼而，對第2實施形態之薄膜電晶體之結構進行說明。第2實施形態之薄膜電晶體只要具備第2實施形態之氧化物半導體薄膜，作為電晶體而發揮功能，則結構並無特別限定。藉由使用第2實施形態之氧化物半導體薄膜，可獲得高性能之薄膜電晶體。詳細內容與第1實施形態相同，因此省略說明。＜薄膜電晶體之用途＞第2實施形態之薄膜電晶體亦可應用於場效型電晶體、邏輯電路、記憶電路、及差動放大電路等各種積體電路，可將該等應用於電子機器等。進而，本實施形態之薄膜電晶體除了場效型電晶體以外，亦可應對靜電感應型電晶體、肖特基能障型電晶體、肖特基二極體、及電阻元件。第2實施形態之薄膜電晶體可適宜地用於顯示裝置及固體攝像元件等。具體之結構與第1實施形態相同，因此省略說明。＜量子穿隧場效電晶體＞第2實施形態之氧化物半導體薄膜亦可用於量子穿隧場效電晶體(FET)。具體之結構與第1實施形態相同，因此省略說明。以上為第2實施形態之說明。繼而，對第3實施形態進行說明。首先，對第3實施形態之概要進行簡單說明。如文獻3(日本專利特開2006-165528號公報)所記載，含有In元素及Sn元素之氧化物燒結體、及以該氧化物燒結體作為靶製膜而成之氧化物半導體薄膜(ITO薄膜)係公知。與此相對，本申請人試製進而於ITO中添加Ln元素而成之燒結體。其結果為，雖然添加有Ln，但燒結體中並未生成Ln之化合物。進而，In元素與Sn元素亦僅分別形成氧化物(In₂ O₃ 與SnO₂ )，並未生成含有In元素與Sn元素之兩者之化合物。繼而，以該燒結體作為靶進行氧化物半導體薄膜之成膜，結果發現不產生龜裂，從而完成本發明。以上為第3實施形態之概要。繼而，對第3實施形態之氧化物燒結體進行具體說明。第3實施形態之氧化物燒結體含有In元素、Sn元素及Ln元素，且各元素之原子比滿足下述之式(2-8)至(2-10)。 0.55≦In/(In＋Sn＋Ln)≦0.90・・・(2-8) 0.05≦Sn/(In＋Sn＋Ln)≦0.25・・・(2-9) 0.05≦Ln/(In＋Sn＋Ln)≦0.20・・・(2-10) (式中，In、Sn、Ln分別表示氧化物燒結體中之In元素、Sn元素及Ln元素之原子數。又，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素) 藉由滿足式(2-8)至(2-10)，成為成膜時不易產生龜裂等之燒結體。進而，以該燒結體作為靶所製造之氧化物半導體薄膜成為高遷移率且CVD等下之特性變化較小之半導體薄膜。第3實施形態之氧化物燒結體較佳為各元素之原子比滿足下述之式(2-8A)至(2-10A)。 0.62≦In/(In＋Sn＋Ln)≦0.84・・・(2-8A) 0.08≦Sn/(In＋Sn＋Ln)≦0.23・・・(2-9A) 0.08≦Ln/(In＋Sn＋Ln)≦0.15・・・(2-10A) 第3實施形態之氧化物燒結體較佳為氧化物燒結體含有以SnO₂ 表示之金紅石結晶相、及以In₂ O₃ 表示之方鐵錳礦結晶相。藉由含有金紅石結晶相，能夠減小燒結體之體電阻，且能夠防止濺鍍中之利用電漿之加熱導致的靶之破裂。藉由含有方鐵錳礦結晶相，以該燒結體作為靶藉由濺鍍所產生之氧化物半導體薄膜之膜密度提高。第3實施形態之氧化物燒結體可藉由將In、Sn、Ln之氧化物進行燒結而獲得。例如，若以氧化銦、氧化錫、氧化鐿作為原料進行燒結，則可獲得含有以In₂ O₃ 表示之方鐵錳礦結晶相與以SnO₂ 表示之金紅石結晶相之氧化物燒結體。繼而，對第3實施形態之氧化物燒結體之製造方法進行說明。只要能夠製造第3實施形態之氧化物燒結體，則製造方法並無特別限定，與第1實施形態同樣，可例示包括以下之(a)至(c)之步驟之製法。 (a)將原料化合物粉末混合而製備混合物之步驟。 (b)將混合物成型而製備成型體之步驟。 (c)將成型體進行燒結之步驟。 (1)步驟(a)：調配步驟調配步驟係將氧化物燒結體之原料加以混合之步驟。作為原料，使用In化合物之粉末、化合物之粉末、Sn化合物之粉末、及Ln化合物之粉末。作為化合物，例如可列舉氧化物、及氫氧化物。就燒結之容易性、殘存副產物之難易程度而言，均較佳為氧化物。原料之純度通常為2N(99質量%)以上，較佳為3N(99.9質量%)以上，尤佳為4N(99.99質量%)以上。藉由純度為2N以上，可確保氧化物燒結體之耐久性，可降低用於液晶顯示器時雜質偏析至氧化物半導體膜中、或者雜質進入閘極絕緣膜或層間絕緣膜中、氧化物半導體變得不作動而發生殘像之可能性。原料粉末之平均粒徑較佳為0.1 μm以上且2 μm以下，更佳為0.5 μm以上且1.5 μm以下。原料粉末之平均粒徑可藉由雷射繞射式粒度分佈裝置等進行測定。原料之混合、成型方法並無特別限定，可使用公知之方法進行。又，混合時亦可於原料混合物中添加黏合劑。原料之混合例如可使用球磨機、珠磨機、噴射磨機或超音波裝置等公知之裝置進行。粉碎時間等條件適當調整即可，較佳為6小時以上且100小時以下。 (2)步驟(b)：成型步驟成型步驟係將原料混合物(於設置上述煅燒步驟之情形時為煅燒物)加壓成型而製成成型體之步驟。藉由該步驟，而成型為作為靶適宜之形狀。於設置煅燒步驟之情形時，可將所獲得之煅燒物之微粉末造粒後，藉由壓製成型而成型為所需之形狀。成型體之平均厚度較佳為5.5 mm以上，更佳為6 mm以上，進而較佳為8 mm以上，尤佳為12 mm以上。若為5.5 mm以上，則成型體之厚度方向之溫度梯度減少，可期待表面與深部之結晶型之組合變得不易產生變動。作為本步驟可使用之成型處理，例如亦可列舉壓製成型(單軸壓製)、模具成型、澆鑄成型、及射出成型等。為了獲得燒結密度較高之燒結體(靶)，較佳為藉由冷均壓(CIP)等進行成型。又，於壓製成型(單軸壓製)後，亦可設置2階段以上之成型步驟，以藉由冷均壓(CIP)、或熱均壓(HIP)等進行成型。於使用冷均壓、或均壓加壓裝置之情形時，較佳為於面壓78.5 MPa(將800 kgf/cm² 換算為SI單位)以上且392.4 MPa(將4000 kgf/cm² 換算為SI單位)以下保持0.5分鐘以上且60分鐘以下。更佳為於面壓196.2 MPa以上且294.3 MPa以下保持2分鐘以上且30分鐘以下。若為上述範圍內，則可期待成型體內部之組成不均等減少而被均一化。藉由將面壓設為78.5 MPa以上，燒結後之密度變低，電阻亦變低。藉由將面壓設為392.4 MPa以下，可不進行大型化而將裝置成型。若保持時間為0.5分鐘以上，則可防止燒結後之密度與電阻變高。若為60分鐘以下，則可防止過度花費時間而變得不經濟。於成型處理中，可使用聚乙烯醇或甲基纖維素、聚乙烯蠟、油酸等成型助劑。 (3)步驟(c)：燒結步驟燒結步驟係將上述成型步驟中獲得之成型體進行燒成之必需步驟。燒結溫度較佳為1200℃以上且1650℃以下，更佳為1350℃以上且1600℃以下，進而較佳為1400℃以上且1600℃以下，進而更佳為1450℃以上且1600℃以下。燒結時間較佳為10小時以上且50小時以下，更佳為12小時以上且40小時以下，進而較佳為13小時以上且30小時以下。若燒結溫度為1200℃以上且燒結時間為10小時以上，則燒結充分進行，靶之電阻充分減小，變得不易產生異常放電。若燒成溫度為1650℃以下且燒成時間為50小時以下，則可藉由顯著之晶粒生長防止平均結晶粒徑之增大或粗大孔隙之產生，而變得不易產生燒結體強度之降低或異常放電。於常壓燒結法中，於大氣環境、或氧氣環境中燒結成型體。氧氣環境較佳為氧濃度為例如20體積%以上且80體積%以下之環境。藉由將升溫過程設為氧氣環境，可提高燒結體密度。進而，燒結時之升溫速度較佳為將從800℃至燒結溫度設為0.1℃/分鐘以上且2℃/分鐘以下。於第3實施形態之燒結體中，800℃以上之溫度範圍係燒結進行程度最高之範圍。若該溫度範圍下之升溫速度為0.1℃/分鐘以上，則能夠抑制過度之晶粒生長，而能夠達成高密度化。藉由升溫速度為2℃/分鐘以下，能夠抑制成型體產生溫度分佈而燒結體翹曲或破裂。 800℃至燒結溫度之升溫速度較佳為0.5℃/分鐘以上且2.0℃/分鐘以下，更佳為1.0℃/分鐘以上且1.8℃/分鐘以下。再者，由於第3實施形態之氧化物燒結體之組成之測定方法與第1實施形態相同，因此省略說明。＜濺鍍靶＞繼而，對第3實施形態之濺鍍靶進行說明。第3實施形態之石榴石化合物、及含有該石榴石化合物之氧化物燒結體係經研削加工、接合於背襯板製成濺鍍靶而提供。使用該濺鍍靶，藉由濺鍍法能夠將氧化物半導體成膜。靶之形狀、結構並無特別限定，可例示與第1實施形態相同者。可為如圖1之符號801所示之板狀，亦可為如圖2之符號801A所示之圓筒狀。於板狀之情形時，平面形狀可為如圖1(A)之符號1所示之矩形，亦可如圖3之符號801B所示為圓形。氧化物燒結體可一體成型，亦可如圖4所示般，為將分割為複數個之氧化物燒結體(符號801C)分別固定於背襯板803之多分割式。背襯板803係氧化物燒結體之保持或冷卻用之構件。材料較佳為銅等導熱性優異之材料。濺鍍靶與第1實施形態相同，例如係藉由以下之步驟所製造。 (d)將氧化物燒結體之表面進行研削之步驟。 (e)將氧化物燒結體接合於背襯板之步驟。以下，對各步驟進行具體說明。 (4)步驟(d)：研削步驟研削(加工)步驟係將燒結體切削加工為適於安裝於濺鍍裝置之形狀之步驟。燒結體表面多數情況存在高氧化狀態之燒結部，或面為凸凹，又，需要切斷加工為特定之尺寸。燒結體之表面較佳為研削0.3 mm以上。所研削之深度較佳為研削0.5 mm以上，尤佳為2 mm以上。藉由研削0.3 mm以上，可將表面附近之結晶結構之變動部分去除。較佳為例如藉由平面研削盤研削氧化物燒結體而製成平均表面粗糙度Ra為5 μm以下之素材。亦可進而對濺鍍靶之濺鍍面實施鏡面加工，使平均表面粗糙度Ra成為1000×10^-10 m以下。鏡面加工(研磨)可使用機械研磨、化學研磨、及機械化學研磨(機械研磨與化學研磨之併用)等公知之研磨技術。例如，可藉由固定研磨粒拋光儀(拋光液為水)拋光為#2000號以上，亦可藉由游離研磨粒精研機(研磨材為SiC膏等)磨削後將研磨材變更為鑽石膏而進行磨削。研磨方法並不限定於該等方法。研磨材可列舉#200號、或#400號、進而#800號者。研削步驟後之氧化物燒結體較佳為藉由鼓風或流水清洗等加以清潔。於藉由鼓風去除異物時，若從噴嘴之對側藉由集塵機進行吸氣，則可更有效地去除。再者，由於鼓風或流水清洗清潔力有限，因此亦可進而進行超音波清洗等。超音波清洗中有效的是於頻率為25 kHz以上且300 kHz以下之間多重振動而進行之方法。例如可於頻率為25 kHz以上且300 kHz之間，以25 kHz為間隔多重振動12種頻率，而進行超音波清洗。 (5)步驟(e)：接合步驟步驟(e)係藉由金屬銦等低熔點金屬將研削後之燒結體接合於背襯板之步驟。以上為濺鍍靶之說明。以上為第3實施形態之氧化物燒結體之說明。繼而，對第3實施形態之氧化物半導體薄膜進行說明。第3實施形態之氧化物半導體薄膜含有In元素、Sn元素及Ln元素，且各元素之原子比滿足下述之式(2-8)至(2-10)。 0.55≦In/(In＋Sn＋Ln)≦0.90・・・(2-8) 0.05≦Sn/(In＋Sn＋Ln)≦0.25・・・(2-9) 0.05≦Ln/(In＋Sn＋Ln)≦0.20・・・(2-10) (式中，In、Sn、Ln分別表示氧化物半導體薄膜中之In元素、Sn元素及Ln元素之原子數。又，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素) 添加In、Ln之效果與第1態樣相同。 Sn具有提高氧化物半導體薄膜之耐化學品性之效果。為了獲得該效果，必須滿足式(2-10)之下限。又，藉由滿足上限，可藉由蝕刻實現半導體薄膜之島狀形成。氧化物半導體薄膜中之各金屬元素之含量(原子比)與第1實施形態相同，可藉由測定各元素之存在量而求出。ICP測定可使用感應電漿發光分析裝置。第3實施形態之氧化物半導體薄膜之製造條件並無特別限定，較佳為與第1實施形態同樣地以第3實施形態之氧化物燒結體作為靶藉由濺鍍法而製造。＜薄膜電晶體＞繼而，對第3實施形態之薄膜電晶體之結構進行說明。第3實施形態之薄膜電晶體只要具備第3實施形態之氧化物半導體薄膜，作為電晶體而發揮功能，則結構並無特別限定。藉由使用第3實施形態之氧化物半導體薄膜，可獲得高性能之薄膜電晶體。詳細內容與第1實施形態相同，因此省略說明。＜薄膜電晶體之用途＞第3實施形態之薄膜電晶體亦可應用於場效型電晶體、邏輯電路、記憶電路、及差動放大電路等各種積體電路，可將該等應用於電子機器等。進而，本實施形態之薄膜電晶體除了場效型電晶體以外，亦可應對靜電感應型電晶體、肖特基能障型電晶體、肖特基二極體、及電阻元件。第3實施形態之薄膜電晶體可適宜地用於顯示裝置及固體攝像元件等。具體之結構與第1實施形態相同，因此省略說明。＜量子穿隧場效電晶體＞第3實施形態之氧化物半導體薄膜亦可用於量子穿隧場效電晶體(FET)。具體之結構與第1實施形態相同，因此省略說明。以上為第3實施形態之氧化物半導體薄膜之說明。繼而，對第4實施形態進行說明。第4實施形態係使用不含鋅之氧化物半導體之影像感測器。首先，對第4實施形態之背景進行說明。影像感測器係於每個固體攝像元件配置複數個薄膜電晶體之結構。因此，為了實現影像感測器之高感度化及省電力化，要求薄膜電晶體之漏電流儘可能較少。於氧化物半導體中，為了減少漏電流，如文獻2至文獻5所記載，有效的是添加鋅。然而，鋅具有容易擴散至矽中之性質。因此，若藉由使用含有鋅之氧化物半導體之薄膜電晶體構成影像感測器，則存在鋅之擴散會導致其他薄膜電晶體被污染而無法獲得所需之特性之可能性。第4實施形態係鑒於上述課題而完成者，其目的在於提供一種使用即使不含鋅漏電流亦較少之氧化物半導體之影像感測器。首先，參照圖18至圖23，對第4實施形態之影像感測器之單位單元之等效電路的構成進行簡單說明。再者，於本說明書所說明之各圖中，各構成要素或區域之大小、及層之厚度等存在為了明瞭化而有所誇張之情形。因此，未必限定於該範圍。於第4實施形態中，作為影像感測器，對CMOS影像感測器進行說明。於以下之說明中，存在將CMOS影像感測器簡稱為「影像感測器」進行說明之情況。 [影像感測器] 如圖18及圖19所示，影像感測器之單位單元100具備光電二極體10、及將源極電極3電性連接於光電二極體10之傳輸電晶體1。亦具備電性連接於傳輸電晶體1之汲極電極4之信號電荷儲存部15與具備電性連接於傳輸電晶體1及信號電荷儲存部15之閘極電極34之放大電晶體30。進而，亦具備具有汲極電極23、及電性連接於信號電荷儲存部15之源極電極22之重置電晶體20。傳輸電晶體1及重置電晶體20為n型，放大電晶體30為p型。傳輸電晶體1及重置電晶體20係如圖19及圖20所示之構成，通道形成區域包含含有特定元素之氧化物半導體薄膜2、21。下文對該氧化物半導體薄膜2、21之詳細進行說明。又，於第4實施形態中，就進一步提高放大率之觀點而言，作為放大電晶體30，較佳為應用將單晶矽半導體用於通道形成區域之塊體電晶體。再者，於以下之說明中，於並不特別區別傳輸電晶體1及重置電晶體20時，存在將該等總稱為「薄膜電晶體」之情況。又，存在將放大電晶體30稱為「塊體電晶體」之情況。於圖18中，係僅圖示1個單位單元100，但影像感測器係以矩陣狀配置有複數個單位單元100。影像感測器係將電位保持於信號電荷儲存部15中，經由放大電晶體30將該電位沿垂直輸出線3120輸出之固體攝像元件。光電二極體10係光電轉換元件。圖19所示之光電二極體10係無機二極體，為所謂嵌埋型光電二極體。光電二極體10係藉由在單晶矽基板200之表面摻雜雜質，依序形成n型區域12與p型區域11而設置。光電二極體10藉由在表面形成p型區域11，而於表面產生電荷，因此成為暗電流、即容易減少雜訊之結構。又，光電二極體可使用與氧化物半導體薄膜2、21相同之材料之氧化物半導體薄膜，可使用與傳輸電晶體1、重置電晶體20所使用之氧化物半導體薄膜相同之材料。於光電二極體為有機二極體之情形時，詳細內容以變化例之形式於下文進行說明，如圖21所示，例如光電二極體110係藉由在單晶矽基板200上依序形成接觸金屬層113、n型有機半導體區域112、及p型有機半導體區域111而設置。光電二極體10於不照射光時，如圖22之A所示，表現出與通常之二極體相同之電壓電流特性。若照射光，則尤其是於施加反向偏壓時，如圖22之B所示，流通與無光照射之情況相比較大之電流。傳輸電晶體1係用以接通/斷開光電二極體10與信號電荷儲存部15之間之電流之n型電晶體。如圖20所示，傳輸電晶體1具備氧化物半導體薄膜2、源極電極3、汲極電極4、及閘極電極5。氧化物半導體薄膜2為通道區域，係介隔閘極絕緣膜32而設置於單晶矽基板200上。源極電極3及汲極電極4係以沿面方向夾著氧化物半導體薄膜2之方式電性連接於氧化物半導體薄膜2之兩端之電極。源極電極3或汲極電極4之一者係電性連接於光電二極體10。此處係將源極電極3電性連接於光電二極體10之輸出部(p型區域)。閘極電極5係介隔閘極絕緣膜6而設置於氧化物半導體薄膜2之上方(與單晶矽基板200為相反側)之電極。信號電荷儲存部15係暫時儲存光電二極體10之電荷之電容成分，以閘極絕緣膜32作為介電體而形成電容。信號電荷儲存部15係電性連接於源極電極3或汲極電極4之另一者(未連接於光電二極體10者)。此處係電性連接於傳輸電晶體1之汲極電極4。於圖19中，傳輸電晶體1之汲極電極4兼為重置電晶體20之源極電極22，信號電荷儲存部15係形成於汲極電極4之下方。放大電晶體30係將從光電二極體10流出之電流放大之元件，係具備n型區域31A、31B、源極電極33A、汲極電極33B、及閘極電極34之塊體電晶體。 n型區域31A、31B係藉由在單晶矽基板200之表面摻雜雜質所形成之區域，係以沿單晶矽基板200之面方向互相隔開之方式設置。於第4實施形態中，使用p型單晶矽基板作為單晶矽基板200，因此由n型區域31A與n型區域31B夾著之區域為p型區域。因此，放大電晶體為p型之電晶體。源極電極33A、汲極電極33B係分別以貫通閘極絕緣膜32之方式連接於n型區域31A、31B。閘極電極34係設置於由n型區域31A與n型區域31B夾著之區域之上方(與單晶矽基板200為相反側)的電極，此處係設置於閘極絕緣膜32上。閘極電極34係電性連接於傳輸電晶體1之源極電極3或汲極電極4之另一者(未連接於光電二極體10者)，此處係電性連接於汲極電極4、及信號電荷儲存部15。將閘極絕緣膜6設置於閘極電極34上。又，放大電晶體30由設置於單晶矽基板200上之絕緣區域40所包圍，藉由該絕緣區域40而與其他元件電性絕緣。放大電晶體30之源極電極33A係連接於垂直輸出線3120(參照圖1)。汲極電極33B係連接於電源端子VDD。閘極電極34係連接於未圖示之傳輸開關線，被輸入讀取脈衝。重置電晶體20係將信號電荷儲存部15之電荷重置之n型之電晶體，具備氧化物半導體薄膜21、源極電極22、汲極電極23、及閘極電極24。氧化物半導體薄膜21、源極電極22、汲極電極23、及閘極電極24之配置及功能與氧化物半導體薄膜2、源極電極3、汲極電極4、及閘極電極5相同，因此省略說明。源極電極22係連接於信號電荷儲存部15。此處，源極電極22兼為傳輸電晶體1之汲極電極4。汲極電極23係經由配線25而連接於重置電源線3110(參照圖18)。閘極電極24係連接於未圖示之重置線，被輸入重置脈衝。又，傳輸電晶體1、重置電晶體20、及放大電晶體30係由絕緣膜41覆蓋。以上為第4實施形態之影像感測器之單位單元100的等效電路之構成之說明。繼而，參照圖18、圖22、及圖23對單位單元100之動作進行說明。首先，參照圖18、圖22、及圖23，對從單位單元向垂直信號線輸出信號之動作進行說明。首先，向電源端子VDD供給電源電壓。其次，對重置電晶體20(圖18及圖23中，RST)之閘極電極24輸入重置脈衝，打開重置電晶體20。將信號電荷儲存部15(圖18及圖23中，FD)充電為重置電源之電位。其後，關閉重置電晶體20，將信號電荷儲存部15保持為重置電源之電位(圖23之期間T1)。於期間T1，若漏電流幾乎未流通至重置電晶體20及傳輸電晶體1(圖18及圖23中，TRF)，則將電位保持至其後之傳輸電晶體1之動作為止。繼而，若打開傳輸電晶體1，則電流從信號電荷儲存部15流通至光電二極體，信號電荷儲存部15之電位降低(期間T2)。若關閉傳輸電晶體1，則關閉之時點之電位被保持於信號電荷儲存部15中(期間T3)。於期間T3，若漏電流幾乎未流通至重置電晶體20及傳輸電晶體1，則將電位保持至其後之重置電晶體20之動作為止。於期間T3，因電位之降低導致放大電晶體30打開，電位被輸出至垂直輸出線3120。其後，阻斷對電源端子VDD之電源電壓之供給。輸出至垂直輸出線3120之信號之電位根據對光電二極體10照射之光之強度與照射時間而有所不同。因此，單位單元100可將入射至光電二極體10之光之強度以電信號之形式輸出。繼而，使用圖22及圖23對向光電二極體10照射光之情形時之單位單元100之動作進行說明。首先，若於傳輸電晶體1關閉之狀態下向光電二極體10照射光，則由於光電二極體10中無電流路徑，因此光電二極體10之輸出部之電位成為圖5之c點之值。若於圖23之期間T0重置電晶體20打開，如期間T1所示，將信號電荷儲存部15保持為重置電源電位Vres後，於期間T2傳輸電晶體1打開，則光電二極體10之輸出部之電位成為重置電源電位，光電二極體之陰極之輸出部之電位移動至圖22之d點。若放電電流經由傳輸電晶體1從信號電荷儲存部15流向光電二極體10，則信號電荷儲存部15之電位降低。於期間T3關閉傳輸電晶體1時，放電停止。若將期間T3之光電二極體10之輸出部之電位設為e點，則d點與e點之間之電位差成為因對光電二極體10照射光而產生之電位差，與光之強度相對應。如上所述，於單位單元100之動作中，如期間T1及T3般存在保持恆定之電位之期間。因此，若重置電晶體20及傳輸電晶體1之通道區域使用斷態電流較低之氧化物半導體薄膜21、2，則能夠減少從信號電荷儲存部15通過通道區域之漏電流，而能夠於期間T1及T3之保持期間使極高之電位保持功能發揮作用。藉此，能夠實現單位單元100之高感度化及省電力化。＜氧化物半導體薄膜＞繼而，對第4實施形態之影像感測器所使用之含有特定元素的氧化物半導體薄膜2、21之構成進行說明。氧化物半導體薄膜2、21係被用作傳輸電晶體1及重置電晶體20之通道形成區域(半導體層)。首先，對氧化物半導體薄膜2、21之較佳之特性進行說明。氧化物半導體薄膜2、21之載子密度較佳為1.0×10¹⁶ cm^-3 以下，更佳為1.0×10¹⁵ cm^-3 以下。載子密度之下限較佳為1.0×10¹⁴ cm^-3 以上。若將載子密度設為上述範圍，則薄膜電晶體之載子遷移率變高。藉此，光照射時之穩定性、針對熱之穩定性變高，TFT穩定地作動。載子密度可藉由霍耳效應測定方法進行測定。薄膜電晶體之飽和遷移率較佳為1.0 cm² /V・s以上且50.0 cm² /V・s以下。若飽和遷移率為1.0 cm² /V・s以上，則能夠穩定地驅動薄膜電晶體，而能夠提高影像感測器之感度、資料之取得速度。若飽和遷移率為50.0 cm² /V・s以下，則能夠容易地使斷態電流成為10^-12 A以下，又，能夠將開關比(開-閉比)設定為10⁸ 以上。藉此，能夠穩定地驅動薄膜電晶體，而能夠提高影像感測器之感度、資料之取得速度，進而，由於亦能夠延長資料之保存時間，因此能夠謀求提高影像感測器之性能。飽和遷移率可由將汲極電壓設定為20 V之情形時之傳遞特性求出。具體而言，製作傳遞特性Id-Vg之曲線圖，算出各Vg之跨導(Gm)，藉由飽和區域之式求出飽和遷移率。Id係源極、汲極電極間之電流，Vg係於源極、汲極電極間施加電壓Vd時之閘極電壓。閾值電壓(Vth)較佳為-3.0 V以上且+3.0以下，更佳為-2.5以上且+2.5 V以下。若閾值電壓為-3.0 V以上且+3.0以下，則斷態電流較小，能夠形成開關比較大之薄膜電晶體。閾值電壓(Vth)係根據傳遞特性之曲線圖，定義為Id＝10^-9 A之Vg。開-閉比較佳為10⁶ 以上且10¹² 以下，更佳為10⁷ 以上且10¹¹ 以下，進而較佳為10⁸ 以上且10¹⁰ 以下。若開-閉比為10⁶ 以上，則可實現液晶顯示器之驅動。若開-閉比為10¹² 以下，則可實現對比度較大之有機EL之驅動。又，若開-閉比為10¹² 以下，則可延長圖像之保持時間、或提高影像感測器之感度。開-閉比係藉由將Vg＝-10 V之Id之值設為斷態電流值，將Vg＝20 V之Id之值設為通態電流值，確定比[On/Off]而求出。斷態電流值較佳為10^-11 A以下，更佳為10^-12 A以下。若斷態電流值為10^-11 A以下，則可延長圖像之保持時間、或提高影像感測器之感度。氧化物半導體薄膜2、21之帶隙較佳為3.0 eV以上，更佳為3.2 eV以上，進而較佳為3.4 eV以上。帶隙可使用分光光度計UV-3100PC(島津製作所)，藉由以下之方法進行測定。於玻璃基板上成膜氧化物半導體薄膜而準備帶隙測定用之樣品。對該樣品進行加熱處理，測定透射光譜，將橫軸之波長轉換為能量(eV)，將縱軸之透過率轉換為以下之式。式：透過率＝(αhν)² 此處，α、h、ν係如以下所述。 α：吸收係數 h：普朗克常數 ν：振動數於經轉換之曲線圖中，對吸收上升之部分進行擬合，將曲線圖與基準線相交處之能量值(eV)作為帶隙而算出。薄膜電晶體之漏電流較佳為1×10^-11 A以下，更佳為1×10^-12 A以下，進而較佳為9×10^-13 A以下。此處所謂之漏電流係指將L/W設為200/1000之元件(通道長：L[μm]、通道寬：W[μm])中之漏電流。繼而，對氧化物半導體薄膜2、21之組成進行說明。第4實施形態中之氧化物半導體薄膜2、21含有選自In元素(銦)、Sn元素(錫)、及Ga元素(鎵)之一種以上之導電性氧化物與選自Al元素(鋁)、Y元素(釔)、鑭系元素Ln之一種以上之氧化物。此處，所謂鑭系元素Ln係指選自鑭系元素(原子編號51至71、即鑭至鎦之15種元素)中之至少1種元素。銦元素具有負責氧化物半導體薄膜之遷移率之效果。錫具有耐化學品性。又，由於亦可用於導電膜，因此對氧化物半導體薄膜之遷移率產生影響之情況較少，亦具有減少昂貴之銦之添加量的效果。鎵元素具有抑制氧化銦之結晶化或抑制氧缺陷之產生之效果、及增大所獲得之氧化物半導體薄膜之帶隙之效果。鋁元素、釔元素、及鑭系元素與氧之結合力較大，具有抑制由氧缺陷引起之載子產生之效果，具有壓製因產生由TFT製造步驟中之各種熱負載、CVD成膜中之還原負載等引起之氧缺陷導致之載子密度之增加的效果。又，鋁元素及鑭系元素亦具有將氧化物半導體薄膜非晶質化之作用。因此，藉由選擇上述元素(In、Sn、Ga、Al、Y、及Ln)，成為真性或實質上真性之半導體，而容易將半導體特性(載子密度、飽和遷移率、閾值電壓、開-閉比、帶隙、及漏電流之至少1者以上，以下相同)調整為上文所述之較佳之範圍。藉此，將氧化物半導體薄膜2、21用於傳輸電晶體1及重置電晶體20之通道形成區域，而實現使用漏電流較少之氧化物半導體之影像感測器。氧化物半導體薄膜2、21可藉由將具有與該氧化物半導體薄膜2、21大致相同之原子組成比之濺鍍靶進行濺鍍而獲得。將包含氧化物燒結體之濺鍍靶進行濺鍍所形成之薄膜之原子組成比與所使用之濺鍍靶之原子組成比大致一致。用以形成氧化物半導體薄膜2、21之氧化物燒結體可藉由例如以氧化銦、氧化鎵、及氧化錫作為基礎原料，於該原料中添加氧化鋁、氧化釔、及鑭系元素並燒成而獲得。再者，氧化物半導體薄膜亦可含有上述以外之元素。於該情形時，可將含有上述以外之元素之氧化物添加至基礎原料中，其後藉由與上述同樣之方法獲得氧化物半導體薄膜。再者，上述以外之元素亦包括不可避免之雜質。所謂不可避免之雜質意指刻意地不添加而因原料或製造步驟混入之元素。作為不可避免之雜質之例，為如上所述。氧化物半導體薄膜中之各金屬元素之含量(原子比)可藉由利用ICP(Inductive Coupled Plasma)測定或XRF(X-ray Fluorescence)測定對各元素之存在量進行測定而求出。ICP測定可使用感應電漿發光分析裝置。XRF測定可使用薄膜螢光X射線分析裝置(AZX400，Rigaku公司製造)。又，使用扇形動態二次離子質譜儀SIMS分析亦可以與感應電漿發光分析相同之精度分析氧化物半導體薄膜中之各金屬元素之含量(原子比)。藉由感應電漿發光分析裝置或薄膜螢光X射線分析裝置測得之金屬元素之原子比係將於已知之標準氧化物薄膜之上表面將與TFT元件相同之材料以通道長度形成源極、汲極電極而成者作為標準材料，藉由扇形動態二次離子質譜儀SIMS(IMS 7f-Auto，AMETEK公司製造)進行氧化物半導體層之分析而獲得各元素之質譜強度，製作已知之元素濃度與質譜強度之校準曲線。繼而，對於實際TFT元件之氧化物半導體薄膜部分，若根據利用扇形動態二次離子質譜儀SIMS分析獲得之質譜強度，使用上述校準曲線算出原子比，則可確認所算出之原子比為另行藉由薄膜螢光X射線分析裝置或感應電漿發光分析裝置測得之氧化物半導體薄膜之原子比之2原子%以內。又，氧化物半導體薄膜所含之各元素之原子組成比可藉由調整形成氧化物半導體薄膜時所使用之濺鍍靶之各元素之存在量而進行控制。氧化物半導體薄膜2、21較佳為不含Zn元素。其原因在於：Zn元素之離子半徑較小，於在高溫下進行熱處理之情形或藉由濺鍍法進行成膜之情形時，會擴散至其他薄膜電晶體內，而存在改變特性之情形。藉由不含Zn元素，可防止Zn元素擴散而改變其他薄膜電晶體之特性。氧化物半導體薄膜2、21可為非晶質，亦可為結晶質。所謂非晶質係指藉由X射線繞射觀測到暈樣式且不表現特定之繞射線者。所謂結晶質係指可藉由X射線繞射確認結晶波峰者。具體而言，係指於XRD中於2θ為30°以上、40°以下出現波峰者。藉由氧化物半導體薄膜2、21為非晶質，可獲得表面平滑性優異之氧化物半導體薄膜。尤其是非晶質膜可藉由草酸等弱酸之蝕刻液進行圖案化，因此於不會溶解配線金屬、或使其劣化之方面而言有用。又，藉由氧化物半導體薄膜2、21為非晶質，即使藉由200℃以下之低溫退火亦可表現出TFT特性，因此於採用使用耐熱性較差之有機平坦化膜等之積層型之電晶體構成的情形時有用。又，藉由氧化物半導體薄膜2、21為結晶質，容易獲得可靠性及耐久性優異之薄膜電晶體。又，可於將剛成膜後之薄膜以非晶質形式成膜後，藉由例如草酸等弱酸之蝕刻液進行圖案化，其後，藉由退火將其結晶化。藉此，可獲得表面平滑性優異之結晶質之氧化物半導體薄膜。第4實施形態中之氧化物半導體薄膜2、21較佳為進而滿足以下之要件。作為較佳之氧化物半導體薄膜2、21，可列舉以下之第1態樣至第9態樣之氧化物半導體薄膜。 (第1態樣) 第1態樣之氧化物半導體薄膜(以下亦稱為氧化物半導體薄膜A)較佳為原子組成比滿足下述式(3-1)及下述式(3-2)。藉由將氧化物半導體薄膜A用作傳輸電晶體1及重置電晶體20之通道形成區域，可獲得漏電流之減少效果。 0.60≦(In＋Sn＋Ga)/(In＋Sn＋Ga＋Al＋Y＋Ln)≦0.98 ・・・(3-1) 0.02≦(Al＋Y＋Ln)/(In＋Sn＋Ga＋Al＋Y＋Ln)≦0.40 ・・・(3-2) 於式(3-1)中，藉由將(In＋Sn＋Ga)/(In＋Sn＋Ga＋Al＋Y＋Ln)設為0.60以上，可防止氧化物半導體薄膜之遷移率變得過小，而將影像感測器之畫質或感度保持為良好。藉由設為0.98以下，氧化物半導體薄膜進行導電化，而可防止失去半導體特性，又，可降低氧化物半導體薄膜之斷態電流，因此可提高影像感測器之畫質或感度。於式(3-1)中，(In＋Sn＋Ga)/(In＋Sn＋Ga＋Al＋Y＋Ln)更佳為0.65以上且0.95以下，進而較佳為0.70以上且0.95以下。於式(3-2)中，藉由將(Al＋Y＋Ln)/(In＋Sn＋Ga＋Al＋Y＋Ln)設為0.02以上，氧化物半導體薄膜進行導電化，而可防止失去半導體特性，可降低氧化物半導體薄膜之斷態電流，因此可提高影像感測器之畫質或感度。又，藉由設為0.40以下，可防止氧化物半導體薄膜絕緣膜化，而將影像感測器之畫質或感度保持為良好。於式(3-2)中，(Al＋Y＋Ln)/(In＋Sn＋Ga＋Al＋Y＋Ln)更佳為0.05以上且0.35以下，進而較佳為0.05以上且0.30以下。尤其是於氧化物半導體薄膜A為結晶質之情形時，式(3-1)及式(3-2)較佳為滿足下述式(3-1')及式(3-2')。 0.75≦(In＋Sn＋Ga)/(In＋Sn＋Ga＋Al＋Y＋Ln)≦0.98 ・・・(3-1') 0.02≦(Al＋Y＋Ln)/(In＋Sn＋Ga＋Al＋Y＋Ln)≦0.25 ・・・(3-2') 於式(3-1')中，藉由將(In＋Sn＋Ga)/(In＋Sn＋Ga＋Al＋Y＋Ln)設為0.75以上，可防止氧化物半導體薄膜之遷移率變得過小，而將影像感測器之畫質或感度保持為良好。式(3-1')之上限值之意義與式(3-1)相同。於式(3-2')中，藉由將(Al＋Y＋Ln)/(In＋Sn＋Ga＋Al＋Y＋Ln)設為0.25以下，可防止氧化物半導體薄膜絕緣膜化，而將影像感測器之畫質或感度保持為良好。式(3-2')之下限值之意義與式(2)相同。於式(3-1')中，(In＋Sn＋Ga)/(In＋Sn＋Ga＋Al＋Y＋Ln)更佳為0.80以上且0.98以下。於式(3-2')中，(Al＋Y＋Ln)/(In＋Sn＋Ga＋Al＋Y＋Ln)更佳為0.02以上且0.20以下。於氧化物半導體薄膜A為非晶質之情形時，氧化物半導體薄膜A就進一步提高半導體特性之觀點而言，較佳為進而滿足式(3-X)至式(3-Z)。 0.35≦In/(In＋Sn＋Ga)≦1.00 ・・・(3-X) 0.00≦Sn/(In＋Sn＋Ga)≦0.65 ・・・(3-Y) 0.00≦Ga/(In＋Sn＋Ga)≦0.65 ・・・(3-Z) 於式(3-X)中，藉由將銦之含量設為0.35以上，可防止遷移率之降低。於式(3-X)中，In/(In＋Sn＋Ga)更佳為0.50以上且1.00以下，進而較佳為0.40以上且1.00以下。於式(3-Y)中，藉由將錫之含量設為0.65以下，可藉由蝕刻實現氧化物半導體薄膜之島狀形成。於式(3-Y)中，Sn/(In＋Sn＋Ga)更佳為0.00以上且0.50以下，進而較佳為0.00以上且0.45以下。於式(3-Z)中，藉由將鎵之含量設為0.65以下，可防止氧缺陷變得過少而氧化物半導體薄膜絕緣化。於式(3-Z)中，Ga/(In＋Sn＋Ga)更佳為0.00以上且0.50以下，進而較佳為0.00以上且0.30以下。即，於氧化物半導體薄膜A為非晶質之情形時，氧化物半導體薄膜A更佳為原子組成比滿足式(3-1A)至式(3-2A)及式(3-X1)至式(3-Z1)，進而較佳為滿足式(3-1B)至式(3-2B)及式(3-X2)至式(3-Z2)。 0.65≦(In＋Sn＋Ga)/(In＋Sn＋Ga＋Al＋Y＋Ln)≦0.95 ・・・(3-1A) 0.05≦(Al＋Y＋Ln)/(In＋Sn＋Ga＋Al＋Y＋Ln)≦0.35 ・・・(3-2A) 0.50≦In/(In＋Sn＋Ga)≦1.00 ・・・(3-X1) 0.00≦Sn/(In＋Sn＋Ga)≦0.50 ・・・(3-Y1) 0.00≦Ga/(In＋Sn＋Ga)≦0.50 ・・・(3-Z1) 0.70≦(In＋Sn＋Ga)/(In＋Sn＋Ga＋Al＋Y＋Ln)≦0.95 ・・・(3-1B) 0.05≦(Al＋Y＋Ln)/(In＋Sn＋Ga＋Al＋Y＋Ln)≦0.30 ・・・(3-2B) 0.40≦In/(In＋Sn＋Ga)≦1.00 ・・・(3-X2) 0.00≦Sn/(In＋Sn＋Ga)≦0.45 ・・・(3-Y2) 0.00≦Ga/(In＋Sn＋Ga)≦0.30 ・・・(3-Z2) 於氧化物半導體薄膜A為結晶質之情形時，氧化物半導體薄膜A就進一步提高半導體特性之觀點而言，較佳為原子組成比進而滿足式(3-X3)至式(3-Z3)。 0.60≦In/(In＋Sn＋Ga)≦1.00 ・・・(3-X3) 0.00≦Sn/(In＋Sn＋Ga)≦0.40 ・・・(3-Y3) 0.00≦Ga/(In＋Sn＋Ga)≦0.40 ・・・(3-Z3) 於式(3-X3)中，藉由將銦之含量設為0.60以上，可防止遷移率之降低。於式(3-X3)中，In/(In＋Sn＋Ga)更佳為0.70以上且1.00以下，進而較佳為0.80以上且1.00以下。於式(3-Y3)中，藉由將錫之含量設為0.40以下，可藉由蝕刻實現氧化物半導體薄膜之島狀形成。於式(3-Y3)中，Sn/(In＋Sn＋Ga)更佳為0.00以上且0.30以下，進而較佳為0.00以上且0.20以下。於式(3-Z3)中，藉由將鎵之含量設為0.40以下，可防止氧缺陷變得過少而氧化物半導體薄膜絕緣化。於式(3-Z3)中，Ga/(In＋Sn＋Ga)更佳為0.00以上且0.30以下，進而較佳為0.00以上且0.20以下。即，於氧化物半導體薄膜A為結晶質之情形時，氧化物半導體薄膜A較佳為原子組成比滿足式(3-1C)至式(3-2C)及式(3-X3)至式(3-Z3)，更佳為滿足式(3-1D)至式(3-2D)及式(3-X4)至式(3-Z4)，進而較佳為滿足式(3-1E)至式(3-2E)及式(3-X5)至式(3-Z5)。 0.75≦(In＋Sn＋Ga)/(In＋Sn＋Ga＋Al＋Y＋Ln)≦0.98 ・・・(3-1C) 0.02≦(Al＋Y＋Ln)/(In＋Sn＋Ga＋Al＋Y＋Ln)≦0.25 ・・・(3-2C) 0.60≦In/(In＋Sn＋Ga)≦1.00 ・・・(3-X3) 0.00≦Sn/(In＋Sn＋Ga)≦0.40 ・・・(3-Y3) 0.00≦Ga/(In＋Sn＋Ga)≦0.40 ・・・(3-Z3) 0.80≦(In＋Sn＋Ga)/(In＋Sn＋Ga＋Al＋Y＋Ln)≦0.98 ・・・(3-1D) 0.02≦(Al＋Y＋Ln)/(In＋Sn＋Ga＋Al＋Y＋Ln)≦0.20 ・・・(3-2D) 0.70≦In/(In＋Sn＋Ga)≦1.00 ・・・(3-X4) 0.00≦Sn/(In＋Sn＋Ga)≦0.30 ・・・(3-Y4) 0.00≦Ga/(In＋Sn＋Ga)≦0.30 ・・・(3-Z4) 0.80≦(In＋Sn＋Ga)/(In＋Sn＋Ga＋Al＋Y＋Ln)≦0.98 ・・・(3-1E) 0.02≦(Al＋Y＋Ln)/(In＋Sn＋Ga＋Al＋Y＋Ln)≦0.20 ・・・(3-2E) 0.80≦In/(In＋Sn＋Ga)≦1.00 ・・・(3-X5) 0.00≦Sn/(In＋Sn＋Ga)≦0.20 ・・・(3-Y5) 0.00≦Ga/(In＋Sn＋Ga)≦0.20 ・・・(3-Z5) (第2態樣) 第2態樣之氧化物半導體薄膜(以下亦稱為氧化物半導體薄膜B)較佳為含有In元素、Sn元素、Ga元素、及Al元素，且原子組成比滿足下述式(3-3)至下述式(3-6)。藉由將氧化物半導體薄膜B用作傳輸電晶體1及重置電晶體20之通道形成區域，可獲得漏電流之減少效果。 0.01≦Ga/(In＋Ga＋Sn)≦0.30 ・・・(3-3) 0.01≦Sn/(In＋Ga＋Sn)≦0.40 ・・・(3-4) 0.55≦In/(In＋Ga＋Sn)≦0.98 ・・・(3-5) 0.05≦Al/(In＋Ga＋Sn＋Al)≦0.30 ・・・(3-6) 於式(3-3)中，藉由將鎵元素之含量設為0.01以上，而表現出抑制氧缺陷之效果，成為半導體薄膜。又，藉由將鎵之含量設為0.30以下，可防止氧缺陷變得過少而氧化物半導體薄膜絕緣化。於式(3-3)中，Ga/(In＋Ga＋Sn)更佳為0.02以上且0.27以下，進而較佳為0.03以上且0.23以下。於式(3-4)中，藉由將錫元素之含量設為0.01以上，而表現出耐化學品性。又，藉由將錫元素之含量設為0.40以下，可藉由蝕刻實現氧化物半導體薄膜之島狀形成。於式(3-4)中，Sn/(In＋Ga＋Sn)更佳為0.02以上且0.35以下，進而較佳為0.03以上且0.30以下。於式(3-5)中，藉由將銦元素之含量設為0.55以上，可防止遷移率之降低。又，藉由將銦元素之含量設為0.98以下，可防止氧缺陷之量過度增加而成為導體。於式(3-5)中，In/(In＋Ga＋Sn)更佳為0.60以上且0.96以下，進而較佳為0.60以上且0.94以下。於式(3-6)中，藉由將鋁元素之含量設為0.05以上，可使使用氧化物半導體薄膜之薄膜電晶體之遷移率成為充分之值。又，藉由將鋁之含量設為0.30以下，可防止遷移率變得過小。於式(3-6)中，Al/(In＋Ga＋Sn＋Al)更佳為0.08以上且0.22以下。氧化物半導體薄膜B較佳為非晶質。具體而言，氧化物半導體薄膜B較佳為藉由濺鍍成膜時為非晶質狀態(amorphous)，於加熱處理後亦為非晶質狀態。其理由如以下所述。若氧化物半導體薄膜B中產生氧化銦結晶，則存在於該結晶中摻雜錫而與ITO同樣地導電化之情形。於氧化銦結晶為微晶之情形時，存在非晶質狀之部分與微晶混合存在，載子於該等之界面散射而遷移率降低之情形。又，若於非晶質狀之部分與微晶之間產生氧缺陷等，則存在產生光吸收之色中心之情形，而存在TFT之光穩定性受損之情形。氧化物半導體薄膜B更佳為原子組成比滿足式(3-3A)至式(3-5A)及式(3-6)，進而較佳為滿足式(3-3B)至式(3-5B)及式(3-6B)。 0.02≦Ga/(In＋Ga＋Sn)≦0.27 ・・・(3-3A) 0.02≦Sn/(In＋Ga＋Sn)≦0.35 ・・・(3-4A) 0.60≦In/(In＋Ga＋Sn)≦0.96 ・・・(3-5A) 0.05≦Al/(In＋Ga＋Sn＋Al)≦0.30 ・・・(3-6) 0.03≦Ga/(In＋Ga＋Sn)≦0.23 ・・・(3-3B) 0.03≦Sn/(In＋Ga＋Sn)≦0.30 ・・・(3-4B) 0.60≦In/(In＋Ga＋Sn)≦0.94 ・・・(3-5B) 0.08≦Al/(In＋Ga＋Sn＋Al)≦0.22 ・・・(3-6B) (第3態樣) 第3態樣之氧化物半導體薄膜(以下亦稱為氧化物半導體薄膜C)較佳為含有In元素、Sn元素、Ga元素、及Al元素，且原子組成比滿足下述式(3-7)至下述式(3-10)。藉由將氧化物半導體薄膜C用作傳輸電晶體1及重置電晶體20之通道形成區域，可獲得漏電流之減少效果。 0.01≦Ga/(In＋Ga＋Sn)≦0.50 ・・・(3-7) 0.01≦Sn/(In＋Ga＋Sn)≦0.50 ・・・(3-8) 0.20≦In/(In＋Ga＋Sn)＜0.55 ・・・(3-9) 0.05≦Al/(In＋Ga＋Sn＋Al)≦0.30 ・・・(3-10) 於式(3-7)中，藉由將鎵元素之含量設為0.01以上，而表現出抑制氧缺陷之效果，所濺鍍之膜成為半導體薄膜。又，藉由將鎵之含量設為0.50以下，可防止氧缺陷變得過少而膜絕緣體化。於式(3-7)中，Ga/(In＋Ga＋Sn)更佳為0.02以上且0.45以下，進而較佳為0.03以上且0.40以下。於式(3-8)中，藉由將錫元素之含量設為0.01以上，而表現出耐化學品性。又，藉由將錫元素之含量設為0.50以下，可藉由蝕刻實現氧化物半導體薄膜之島狀形成。於式(3-8)中，Sn/(In＋Ga＋Sn)更佳為0.02以上且0.45以下，進而較佳為0.03以上且0.40以下。於式(3-9)中，藉由將銦元素之含量設為0.20以上，可防止遷移率之降低。又，藉由將銦元素之含量設為未達0.55，可防止藉由濺鍍所成膜之膜結晶化、或氧缺陷之量過度增加而成為導體。於式(3-9)中，In/(In＋Ga＋Sn)更佳為、0.25以上且未達0.55，進而較佳為0.30以上且未達0.55。於式(3-10)中，藉由將鋁元素之含量設為0.05以上，可使使用氧化物半導體薄膜之薄膜電晶體之遷移率成為充分之值。進而，所獲得之氧化物半導體薄膜即使於低溫退火下亦表現出穩定之TFT特性。又，藉由將鋁之含量設為0.30以下，可防止遷移率變得過小。於式(3-10)中，Al/(In＋Ga＋Sn＋Al)更佳為0.05以上且0.25以下，進而較佳為0.08以上且0.22以下。 (第4態樣) 第4態樣之氧化物半導體薄膜(以下亦稱為氧化物半導體薄膜D)較佳為含有In元素、Sn元素、Ga元素、及Ln元素，且原子組成比滿足下述式(3-11)至下述式(3-14)。藉由將氧化物半導體薄膜D用作傳輸電晶體1及重置電晶體20之通道形成區域，可獲得漏電流之減少效果。 0.01≦Ga/(In＋Ga＋Sn)≦0.30 ・・・(3-11) 0.01≦Sn/(In＋Ga＋Sn)≦0.40 ・・・(3-12) 0.55≦In/(In＋Ga＋Sn)≦0.98 ・・・(3-13) 0.03≦Ln/(In＋Ga＋Sn＋Ln)≦0.25 ・・・(3-14) 於式(3-11)中，藉由將鎵元素之含量設為0.01以上，而表現出抑制氧缺陷之效果，成為半導體薄膜。又，藉由將鎵之含量設為0.30以下，可防止氧缺陷變得過少而氧化物半導體薄膜絕緣化。於式(3-11)中，Ga/(In＋Ga＋Sn)更佳為0.02以上且0.25以下，進而較佳為0.03以上且0.20以下。於式(3-12)中，藉由將錫之含量設為0.01以上，而表現出耐化學品性。又，藉由將錫元素之含量設為0.40以下，可藉由蝕刻實現氧化物半導體薄膜之島狀形成。於式(3-12)中，Sn/(In＋Ga＋Sn)更佳為0.02以上且0.35以下，進而較佳為0.03以上且0.30以下。於式(3-13)中，藉由將銦元素之含量設為0.55以上，可防止遷移率之降低。又，藉由將銦元素之含量設為0.98以下，可防止氧缺陷之量過度增加而成為導體。於式(3-13)中，In/(In＋Ga＋Sn)更佳為0.60以上且0.96以下，進而較佳為0.60以上且0.94以下。於式(3-14)中，藉由將鑭系元素之含量設為0.03以上，而表現出將氧化物半導體薄膜非晶質化之效果。又，藉由將鑭系元素之含量設為0.25以下，可防止氧缺陷之量過度增加而成為導體。又，鑭系元素之添加具有提高氧化物半導體薄膜之帶隙之效果，容易獲得光耐性較高之氧化物半導體薄膜及薄膜電晶體。於式(3-14)中，Ln/(In＋Ga＋Sn＋Ln)更佳為0.03以上且0.25以下。氧化物半導體薄膜D較佳為非晶質。具體而言，氧化物半導體薄膜D較佳為藉由濺鍍成膜時為非晶質狀態(amorphous)，於加熱處理後亦為非晶質狀態。其理由與上文所述之氧化物半導體薄膜B較佳為非晶質之理由相同。氧化物半導體薄膜D更佳為原子組成比滿足式(3-11A)至式(3-14A)，進而較佳為滿足式(3-11B)至式(3-13B)及式(3-14A)。 0.02≦Ga/(In＋Ga＋Sn)≦0.25 ・・・(3-11A) 0.02≦Sn/(In＋Ga＋Sn)≦0.35 ・・・(3-12A) 0.60≦In/(In＋Ga＋Sn)≦0.96 ・・・(3-13A) 0.03≦Ln/(In＋Ga＋Sn＋Ln)≦0.25 ・・・(3-14A) 0.03≦Ga/(In＋Ga＋Sn)≦0.20 ・・・(3-11B) 0.03≦Sn/(In＋Ga＋Sn)≦0.30 ・・・(3-12B) 0.60≦In/(In＋Ga＋Sn)≦0.94 ・・・(3-13B) 0.03≦Ln/(In＋Ga＋Sn＋Ln)≦0.25 ・・・(3-14A) (第5態樣) 第5態樣之氧化物半導體薄膜(以下亦稱為氧化物半導體薄膜E)較佳為含有In元素、Sn元素、Ga元素、Al元素及Y元素，且原子組成比滿足下述式(3-15)及下述式(3-16)。藉由將氧化物半導體薄膜E用作傳輸電晶體1及重置電晶體20之通道形成區域，可獲得漏電流之減少效果。 0.03≦(Al＋Ga＋Y)/(In＋Y＋Al＋Ga)＜0.50 ・・・(3-15) 0.05≦[(Al＋Ga)/(In＋Al＋Ga＋Y)]/[(Y＋Al＋Ga)/(In＋Al＋Ga＋Y)]≦0.75 ・・・(3-16) 此處，氧化物半導體薄膜E較佳為將以包含In₂ O₃ 之方鐵錳礦結構作為主成分、於上述方鐵錳礦結構中固溶有Y且固溶有Al及Ga之任一者或Al與Ga之兩者之濺鍍靶(氧化物燒結體)進行濺鍍所形成者。上述濺鍍靶之燒結體之體電阻較低，燒結體強度亦較大，進而熱膨脹係數較小且導熱度較大，因此於濺鍍時由熱引起之破裂等之產生較少而可穩定地濺鍍。所謂「主成分」係指整體(此處為氧化物燒結體)所含之成分中占50質量%以上之成分。再者，主成分較佳為70質量%以上，更佳為80質量%以上，進而較佳為90質量%以上。於第4實施形態中，只要無特別說明，則「主成分」之定義相同。於式(3-15)中，藉由將(Al＋Ga＋Y)/(In＋Y＋Al＋Ga)設為0.03以上，而表現出添加Y或Al及/或Ga之效果。又，藉由將(Al＋Ga＋Y)/(In＋Y＋Al＋Ga)設為未達0.50，可使使用氧化物半導體薄膜之薄膜電晶體之遷移率成為充分之值。於式(3-15)中，(Al＋Ga＋Y)/(In＋Y＋Al＋Ga)更佳為0.04以上且0.40以下，進而較佳為0.05以上且0.35以下。於式(3-16)中，藉由將[(Al＋Ga)/(In＋Al＋Ga＋Y)]/[(Y＋Al＋Ga)/(In＋Al＋Ga＋Y)]設為0.05以上，而容易獲得於方鐵錳礦結構中固溶有Y且固溶有Al及Ga之任一者或Al與Ga之兩者之氧化物半導體薄膜。又，藉由將[(Al＋Ga)/(In＋Al＋Ga＋Y)]/[(Y＋Al＋Ga)/(In＋Al＋Ga＋Y)]設為0.75以下，遷移率較高而容易獲得穩定之電晶體特性。於式(3-16)中，[(Al＋Ga)/(In＋Al＋Ga＋Y)]/[(Y＋Al＋Ga)/(In＋Al＋Ga＋Y)]更佳為0.06以上且未達0.74，進而較佳為0.10以上且0.74以下，進而較佳為0.15以上且0.74以下，進而較佳為0.15以上且0.73。氧化物半導體薄膜E可含有Sn元素，可含有以YAlO₃ 表示之鈣鈦礦結構。於氧化物半導體薄膜E含有Sn元素之情形時，Sn元素之含量[(Sn)/(In＋Y＋Al＋Ga＋Sn)]以質量單位計，較佳為500 ppm以上且10000 ppm以下，更佳為700 ppm以上且8000 ppm以下，進而較佳為1000 ppm以上且7000 ppm以下。藉由含有Sn元素，可降低用以形成氧化物半導體薄膜E之濺鍍靶之體電阻，因此容易將所獲得之氧化物半導體薄膜E之載子濃度控制為恆定。藉此，於CVD處理或其後之退火步驟中TFT特性不易受到影響，可獲得特性穩定之薄膜電晶體。 (第6態樣) 第6態樣之氧化物半導體薄膜(以下亦稱為氧化物半導體薄膜F)較佳為原子組成比滿足下述式(3-17)。藉由將氧化物半導體薄膜F用作傳輸電晶體1及重置電晶體20之通道形成區域，可獲得漏電流之減少效果。 0.0001≦(Al＋Y)/(In＋Al＋Y)≦0.1・・・(3-17) 此處，氧化物半導體薄膜F較佳為將以氧化銦作為主成分且含有正三價之金屬氧化物之濺鍍靶(氧化物燒結體)進行濺鍍所形成者。藉此，容易實現半導體特性優異之薄膜電晶體。作為正三價之金屬氧化物，例如可列舉選自氧化硼、氧化鋁、氧化鎵、氧化鈧、氧化釔、氧化鑭、氧化鐠、氧化釹、氧化釤、氧化銪、氧化釓、氧化鋱、氧化鏑、氧化鈥、氧化鉺、氧化銩、氧化鐿及氧化鎦中之1種或2種以上之氧化物。又，氧化物半導體薄膜F較佳為結晶質。藉此，可使TFT之耐久性較高。於式(3-17)中，藉由將(Al＋Y)/(In＋Al＋Y)設為0.0001以上，而表現出氧缺陷之減少效果，容易獲得載子密度為2×10¹⁶ cm^-3 以下之薄膜電晶體。又，藉由將(Al＋Y)/(In＋Al＋Y)設為0.1以下，膜之結晶性提高，氧缺陷量不會變得過多，TFT會穩定地作動。於式(3-17)中，(Al＋Y)/(In＋Al＋Y)更佳為0.0005以上且0.05以下，進而較佳為0.001以上且0.05以下。 (第7態樣) 第7態樣之氧化物半導體薄膜(以下亦稱為氧化物半導體薄膜G)較佳為原子組成比滿足下述式(3-18)。Ln表示鑭系元素。藉由將氧化物半導體薄膜G用作傳輸電晶體1及重置電晶體20之通道形成區域，可獲得漏電流之減少效果。 0.01≦(Y＋Ln＋Al＋Ga)/(In＋Y＋Ln＋Al＋Ga)≦0.5 ・・・(3-18) 此處，氧化物半導體薄膜G較佳為將包含含有In₂ O₃ 之方鐵錳礦結構與A₃ B₅ O₁₂ 結構(式中，A為選自由Sc及Ln(Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu)所組成之群之一種以上之元素，B為選自由Al及Ga所組成之群之一種以上之元素)之濺鍍靶(氧化物燒結體)進行濺鍍所形成者。上述濺鍍靶可將電阻抑制為較低，因此成為放電穩定性優異之靶。 A₃ B₅ O₁₂ 結構可稱為石榴石或石榴石結構。氧化物半導體薄膜G具有In₂ O₃ 結構及石榴石結構可藉由X射線繞射測定裝置(XRD)進行確認。石榴石結構為電性絕緣性，藉由以海島結構分散於導電性較高之方鐵錳礦結構中，可使上述濺鍍靶之電阻較低。 A₃ B₅ O₁₂ 結構中之A就薄膜電晶體中獲得更大之On/Off特性之觀點而言，較佳為選自由Y、Ce、Nd、Sm、Eu、及Gd所組成之群之一種以上之元素，更佳為選自由Y、Nd、Sm、及Gd所組成之群之一種以上之元素。A及B可分別為單獨1種，亦可為2種以上。於式(3-18)中，藉由將(Y＋Ln＋Al＋Ga)/(In＋Y＋Ln＋Al＋Ga)設為0.01以上，載子密度不會變得過高，而可穩定地驅動薄膜電晶體。又，藉由將(Y＋Ln＋Al＋Ga)/(In＋Y＋Ln＋Al＋Ga)設為0.5以下，用以形成氧化物半導體薄膜G之濺鍍靶之電阻不會變得過高，因此於形成氧化物半導體薄膜G時，放電變得穩定，微粒之產生亦受到抑制。於式(3-18)中，(Y＋Ln＋Al＋Ga)/(In＋Y＋Ln＋Al＋Ga)更佳為0.015以上且0.40以下，進而較佳為0.02以上且0.30以下。 (第8態樣) 第8態樣之氧化物半導體薄膜(以下亦稱為氧化物半導體薄膜H)較佳為以氧化銦作為主成分且包含具有單一之結晶方位之表面結晶粒子。所謂「含有具有單一之結晶方位之表面結晶粒子」係指結晶方位經控制之狀態。通常於藉由電子束背向散射繞射法(EBSD)進行觀察時，若觀察到該氧化物半導體薄膜之表面之結晶狀態為刻面狀之結晶粒子，則認為「含有具有單一之結晶方位之表面結晶粒子」。為刻面狀抑或放射狀可藉由EBSD測定而容易地判別。藉由將氧化物半導體薄膜H用作傳輸電晶體1及重置電晶體20之通道形成區域，可獲得漏電流之減少效果。氧化物半導體薄膜H較佳為結晶質。含有具有單一之結晶方位之表面結晶粒子之結晶質薄膜的結晶穩定，可壓製TFT製造步驟中由各種熱負載、氧化負載、還原負載等引起之載子密度之變動。以該結晶質薄膜(第4實施形態中為氧化物半導體薄膜)作為通道區域之薄膜電晶體可達成較高之飽和遷移率。於在氧化物半導體薄膜中含有氧化銦50質量%以上之情形時，可提高構成薄膜電晶體(TFT)之情形時之飽和遷移率。又，關於氧化物半導體薄膜H中之刻面狀之結晶形態，作為平均結晶粒徑，通常為0.5 μm以上，較佳為1 μm以上，更佳為2 μm以上，又，平均粒徑之上限值通常為10 μm以下。結晶粒子分別具有單一之結晶方位。若平均結晶粒徑為0.5 μm以上，則不易成為微晶。又，若平均結晶粒徑為10 μm以下，則內部變得不易發生結晶轉移。粒徑係藉由利用EBSD確認表面形態計測斐瑞特直徑(Feret Diameter)(設為與結晶外切之長方形之短邊)而求出。平均結晶粒徑係測定以膜之中央部(對角線之交點)為中心之框內所觀察到之刻面結晶之粒徑，藉由算術平均算出其平均值而獲得者。框之尺寸通常為5 μm×5 μm，根據膜之尺寸或粒徑之尺寸而適當調整。框內之刻面狀結晶之個數為5個以上。於不足5個之情形時，放大框之尺寸進行觀察。於即使觀察膜整體亦未達5個之情形時，藉由計測能夠計測之結晶而算出。於放射狀之結晶形態之情形時，作為粒徑，通常具有1 μm～20 μm左右之粒徑，尤其是於超過10 μm之結晶中，其粒徑內具有不表現單一之結晶方位、結晶方位從中心部或結晶端部以放射狀變化之結晶。表面之結晶狀態為刻面狀之結晶粒子所占之面積較佳為50%以上，更佳為80%、進而較佳為90%以上。若結晶狀態為刻面狀之結晶粒子於氧化物半導體薄膜之表面所占之面積為50%以上，則可達成穩定之載子密度。作為不為刻面狀之結晶形態，除了放射狀之結晶形態以外，可列舉非晶質狀或微細之晶粒等。上述刻面狀之結晶狀態之粒子所占之面積以外之部分被該等形態之粒子所占。氧化物半導體薄膜H亦較佳為含有正三價之金屬氧化物。作為正三價之金屬氧化物，可列舉與上文所述相同者。 (第9態樣) 第9態樣之氧化物半導體薄膜(以下亦稱為氧化物半導體薄膜I)較佳為鎵固溶於氧化銦中，銦與鎵相對於全部金屬原子之含有率為80原子%以上，具有以In₂ O₃ 表示之方鐵錳礦結構，且原子組成比滿足下述式(3-19)。藉由將氧化物半導體薄膜I用作傳輸電晶體1及重置電晶體20之通道形成區域，可獲得漏電流之減少效果。 0.001≦Ga/(Ga＋In)≦0.10・・・(3-19) 氧化物半導體薄膜I較佳為結晶質。於式(3-19)中，藉由將Ga/(Ga＋In)設為0.001以上，氧化銦結晶之晶格常數之變化變得相對較大，表現出添加鎵之效果。又，藉由將Ga/(Ga＋In)設為0.10以下，可抑制InGaO₃ 等之析出。藉由抑制InGaO₃ 等之析出，容易獲得結晶質之氧化物半導體薄膜I。於式(3-19)中，Ga/(Ga＋In)更佳為0.005以上且0.08以下，進而較佳為0.01以上且0.05以下，進而較佳為0.02以上且0.04以下。以上為第4實施形態之影像感測器所使用之氧化物半導體薄膜2、21之構成的說明。繼而，對第4實施形態之影像感測器所使用之氧化物半導體薄膜2、21之製造方法進行說明。再者，於第4實施形態中，由於為使用嵌埋型之光電二極體及n通道型之塊體電晶體之構成，因此使用p型單晶矽基板作為基板，但若形成p井，則亦可使用n型單晶矽基板。首先，製作作為光電轉換元件之光電二極體10之方法可使用通常之方法，因此此處省略。其次，參照圖19對以氧化物半導體薄膜2、21作為通道區域之薄膜電晶體之製作方法進行說明。於第4實施形態中，於已設置於單晶矽基板200之未圖示之塊體電晶體之閘極絕緣膜32上形成薄膜電晶體。因此，可使用塊體電晶體之閘極絕緣膜32作為薄膜電晶體之基底膜。但亦可除了閘極絕緣膜32以外另行成膜絕緣層製成基底膜。與氧化物半導體薄膜相接之絕緣層(於第4實施形態中為閘極絕緣膜32)較佳為使用氧化矽層、氧氮化矽層、氧化鋁層、或氧氮化鋁層等氧化物絕緣層。作為絕緣層之形成方法，可使用電漿CVD法或濺鍍法等，為了避免絕緣層中含有大量氫，較佳為藉由作為簡便之方法之濺鍍法成膜絕緣層。對藉由濺鍍法形成氧化矽層作為絕緣層之例進行說明。將單晶矽基板200向處理室搬送，導入含有高純度氧氣之氬氣作為濺鍍氣體，使用氧化矽靶藉由高頻(RF)濺鍍法於單晶矽基板200成膜氧化矽層作為絕緣層。又，單晶矽基板可為室溫，亦可經加熱。例如，使用石英(較佳為合成石英)作為靶，將基板溫度設為室溫(25℃)，將基板及靶間之距離(T-S間距)設為70 mm，於壓力0.4 Pa、高頻(RF)電源1.5 kW、氧氣及氬氣(氧氣流量4 sccm：氬氣流量36 sccm＝O₂ 濃度相當於10體積%)環境下，藉由高頻(RF)濺鍍法成膜氧化矽層。氧化矽層之膜厚係設為100 nm。其後，於350℃下在空氣中退火1小時。再者，可使用矽代替石英作為用以成膜氧化矽層之靶。此時，使用氧氣100體積%或含有50體積%以上之氧氣之氬氣之混合氣體作為濺鍍氣體而進行。濺鍍法包括濺鍍用電源使用高頻電源之RF(radio frequency，射頻)濺鍍法、使用直流電源之DC(direct current，直流)濺鍍法、及以脈衝方式施加偏壓之脈衝DC濺鍍法。RF濺鍍法主要用於成膜絕緣膜之情形，DC濺鍍法主要用於成膜導電膜之情形。又，亦有可設置複數個材料不同之靶之多元濺鍍裝置。多元濺鍍裝置可於同一腔室內積層成膜不同之材料膜，亦可於同一腔室內同時使複數種材料放電進行成膜。又，存在使用腔室內部具備磁石機構之磁控濺鍍法之濺鍍裝置、或利用使用不使用輝光放電而使用微波所產生之電漿之ECR(electron. coupling resonance，電子回旋加速共振)濺鍍的濺鍍裝置。又，作為使用濺鍍法之成膜方法，亦存在成膜中使靶物質與濺鍍氣體成分進行化學反應而形成該等化合物薄膜之反應濺鍍法、或成膜中對基板亦施加電壓之偏壓濺鍍法。絕緣層可為積層結構，例如，可製成從基板側起為氮化矽層、氮氧化矽層、氮化鋁層、或氮氧化鋁層等氮化物絕緣層與上述氧化物絕緣層之積層結構。例如，於氧化矽層與基板之間導入含有去除氫氣及水分之高純度氮氣之濺鍍氣體，使用矽靶成膜氮化矽層。於該情形時，亦較佳為與氧化矽層同樣地，一面去除處理室內之殘留水分一面成膜氮化矽層。於形成氮化矽層之情形時，於成膜時亦可對基板進行加熱。於積層氮化矽層與氧化矽層作為絕緣層之情形時，可於相同之處理室內，使用共用之矽靶成膜氮化矽層與氧化矽層。首先導入含有氮氣之濺鍍氣體，使用安裝於處理室內之矽靶形成氮化矽層，繼而將濺鍍氣體切換為含有氧氣之氣體，使用相同之矽靶成膜氧化矽層。由於可於不暴露於大氣之情況下連續地形成氮化矽層與氧化矽層，因此可防止氫氣或水分等雜質吸附於氮化矽層之表面。繼而，藉由濺鍍法於絕緣層上(第4實施形態中為閘極絕緣膜32上)形成較佳為膜厚15 nm以上且150 nm以下之氧化物半導體薄膜。再者，於藉由濺鍍法成膜氧化物半導體薄膜前，較佳為導入氬氣進行產生電漿之逆向濺鍍，去除附著於絕緣層之表面之污物。所謂逆向濺鍍係於氬氣環境下使用RF電源對基板側施加電壓，使經離子化之氬氣與基板碰撞而將表面改質之方法。再者，亦可使用氮氣、氦氣、或氧氣等代替氬氣。氧化物半導體薄膜係將氧化物燒結體用於濺鍍靶並藉由濺鍍法而成膜。作為氧化物燒結體，可使用與所成膜之氧化物半導體薄膜相同之組成之燒結體。例如，可使用二元型氧化物燒結體、三元型氧化物燒結體、四元型氧化物燒結體、及五元型氧化物燒結體等氧化物燒結體。作為二元型氧化物燒結體，可使用In-Al-O、或In-Y-O、In-Ln-O(此處，Ln表示選自La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、及Lu之一種以上之金屬元素)等氧化物燒結體。作為三元型氧化物燒結體，可使用In-Ga-Al-O、或In-Ga-Y-O、In-Ga-Ln-O(此處，Ln表示選自La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、及Lu之一種以上之金屬元素)、In-Sn-Al-O、或In-Sn-Y-O、In-Sn-Ln-O(此處，Ln表示選自La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、及Lu之一種以上之金屬元素)、In-Al-Y-O、In-Al-Lu-O或In-Y-Ln-O(此處，Ln表示選自La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、及Lu之一種以上之金屬元素)等氧化物燒結體。作為四元型氧化物燒結體，可使用In-Ga-Sn-Al-O、或In-Ga-Sn-Y-O、In-Ga-Sn-Ln-O(此處，Ln表示選自La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、及Lu之一種以上之金屬元素)、In-Ga-Al-Y-O、In-Ga-Al-Ln-O(此處，Ln表示選自La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、及Lu之一種以上之金屬元素)、In-Ga-Y-Ln-O(此處，Ln表示選自La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、及Lu之一種以上之金屬元素)等氧化物燒結體。若為五元型氧化物燒結體，則可使用In-Ga-Sn-Al-Y-O、或In-Ga-Sn-Al-Ln-O(此處，Ln表示選自La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、及Lu之一種以上之金屬元素)、In-Ga-Sn-Y-Ln-O(此處，Ln表示選自La、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、及Lu之一種以上之金屬元素)等氧化物燒結體。成膜氧化物半導體薄膜時所使用之濺鍍氣體可使用將氫、水、羥基或氫化物等雜質去除至ppm程度之濃度或ppb程度之濃度而成之高純度氣體，亦較佳為添加氫、或水等而將載子濃度降低至極限。作為成膜條件之一例，可應用將基板溫度設為室溫(25℃)，將基板及靶間之距離設為110 mm，使用直徑4英吋之濺鍍靶，且壓力0.4 Pa、直流(DC)電源0.5 kW、氧氣及氬氣(將總氣體流量設為40 sccm，將氧氣流量適當控制為1 sccm以上且15 sccm以下)環境下之條件。再者，若使用脈衝直流(DC)電源，於脈衝之頻率為1 kHz以上且300 kHz以下、較佳為10 kHz以上且180 kHz以下、15 kHz以上且150 kHz以下以占空率(Duty)：80%以下(較佳為60%以下、進而較佳為40%以下)進行成膜，則可抑制異常放電之產生，可減少成膜時所產生之結核(表面黑色異物)或粉狀物質(亦稱為微粒、污物)，膜厚分佈亦變得均勻，故而較佳。又，於藉由脈衝DC濺鍍法進行成膜之情形時，亦具有如下優點：無需減小藉由DC濺鍍法進行成膜之情形時之濺鍍靶之體電阻(較佳為5 mΩcm以下)，亦可適宜地使用具有10 mΩcm以上且100 mΩcm以下之體電阻之濺鍍靶。氧化物半導體薄膜較佳為設為15 nm以上且150 nm以下。再者，根據所應用之氧化物半導體材料，適當之厚度有所不同，根據材料選擇適當厚度即可。氧化物半導體之膜密度設為6.5 g/cm³ 以上即可。膜密度較佳可設為6.6 g/cm³ 以上，進而較佳為6.8 g/cm³ 以上。由此，可形成各元素之缺陷較少之膜，於用作設備之通道層時可獲得可靠性優異且穩定之特性。再者，氧化物半導體層只要為請求項之範圍內即可，膜密度並不限定於較佳之範圍。又，膜之相對密度比(相對於理論密度之膜密度之比率)較佳可設為80%以上，更佳可為90%以上，進而較佳為95%以上。由此，成為緻密性較高之膜，於用作設備之通道層時，氧或氫之擴散較少，對於熱、藥液、電漿等之影響不易發生變化，而可獲得穩定之特性。再者，氧化物半導體層只要為請求項之範圍內即可，膜之相對密度並不限定於較佳之範圍。繼而，藉由第1之光微影步驟及蝕刻步驟將氧化物半導體薄膜加工為島狀之氧化物半導體薄膜2、21(參照圖19)。用以形成島狀之氧化物半導體薄膜之抗蝕劑遮罩可藉由噴墨法形成。由於噴墨法不使用光罩，因此可降低製造成本。又，此處之氧化物半導體薄膜之蝕刻可為乾式蝕刻，亦可為濕式蝕刻，亦可使用兩者。於第4實施形態中，藉由使用金屬遮罩之遮罩圖案形成島狀之氧化物半導體薄膜。作為用於乾式蝕刻之蝕刻氣體，較佳為含氯之氣體(氯系氣體，例如氯氣(Cl₂ )、氯化硼(BCl₃ )、氯化矽(SiCl₄ )、四氯化碳(CCl₄ )等)。又，可使用含氟之氣體(氟系氣體，例如四氟化碳(CF₄ )、六氟化硫(SF₆ )、三氟化氮(NF₃ )、三氟甲烷(CHF₃ )等)、溴化氫(HBr)、氧氣(O₂ )、於該等氣體中添加氦氣(He)或氬氣(Ar)等稀有氣體而成之氣體等。作為乾式蝕刻法，可使用平行平板型RIE(Reactive Ion Etching，反應性離子蝕刻)法、或ICP(Inductively Coupled Plasma，感應耦合型電漿)蝕刻法。以可蝕刻為所需之加工形狀之方式適當調節蝕刻條件(對線圈型之電極施加之電量、對基板側之電極施加之電量、基板側之電極溫度等)。作為用於濕式蝕刻之蝕刻液，可使用草酸水溶液或將磷酸、乙酸及硝酸混合而成之溶液、氨水過氧化氫混合物(31質量%過氧化氫水：28質量%氨水：水＝5：2：2)等。又，亦可使用ITO-07N(關東化學公司製造)。又，濕式蝕刻後之蝕刻液係藉由清洗而與被蝕刻之材料一併去除。對含有該經去除之材料之蝕刻液之廢液進行精製，可將所含之材料加以再利用。藉由從該蝕刻後之廢液中將氧化物半導體薄膜所含之銦等材料回收再利用，可有效活用資源而降低成本。以可蝕刻為所需之形狀之方式，根據材料適當調節蝕刻條件(蝕刻液、蝕刻時間、溫度等)。於第4實施形態中，對於氧化物半導體薄膜2、21，於大氣下、氮氣、或氦氣、氖氣、氬氣等稀有氣體環境下進行第1加熱處理。第1加熱處理之溫度(退火溫度)較低為宜，通常於剛成膜後之狀態下不表現出TFT特性之情況較多，因此為50℃以上、較佳為100℃以上、更佳為130℃以上、150℃以上為宜。於該情形時，可直接以非晶質之狀態使用，亦可於非晶質中含有以In₂ O₃ 結構表示之方鐵錳礦型之微晶，亦可整體為微晶狀態。進而，藉由在經控制之溫度範圍內進行結晶化，而可含有結晶表面之結晶方位僅朝向一個方向生長之刻面型之結晶。不會對光電轉換元件或放大電晶體之特性造成影響之溫度為宜。較佳為500℃以下，更佳為450℃以下，進而較佳為400℃以下。作為於經控制之溫度範圍內之結晶化法，將認為生成結晶核之150℃以上且250℃以下之間之升溫速度設為10℃/分鐘以下為宜。又，亦可於150℃以上且250℃以下之間之一定溫度下保持一定時間，生成結晶核後進行升溫，而使結晶生長。因此，將150℃以上且250℃以下之間之加熱時間花費10分鐘以上之時間進行升溫，及/或於150℃以上且250℃以下之間之溫度下保持10分鐘以上即可。於第4實施形態中，將基板導入至作為加熱處理裝置之一之電爐，對於氧化物半導體薄膜，於大氣下、350℃下進行30分鐘之加熱處理。於自加熱處理溫度起降溫時，亦可將環境切換為氧氣。藉由該第1加熱處理，可進行氧化物半導體薄膜2、21之緻密化、或可視需要進行結晶化。加熱處理裝置並不限於電爐，亦可具備藉由來自電阻發熱體等發熱體之熱傳導或熱輻射加熱被處理物之裝置。例如，可使用GRTA(Gas Rapid Thermal Annealing，氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Annealing，燈快速熱退火)裝置等RTA(Rapid Thermal Annealing，快速熱退火)裝置。LRTA裝置係藉由從鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、高壓水銀燈等燈發出之光(電磁波)之輻射對被處理物進行加熱之裝置。GRTA裝置係使用高溫之氣體進行加熱處理之裝置。氣體可使用氬氣等稀有氣體、或如氮氣之不會因加熱處理而與被處理物進行反應之惰性氣體。例如，作為第1加熱處理，可使用GRTA裝置，將基板放置於加熱為150℃以上且500℃以下之高溫之惰性氣體中，加熱數分鐘後將基板從惰性氣體中取出。若使用GRTA裝置，則可於短時間內進行高溫加熱處理。又，根據第1加熱處理之條件、或氧化物半導體薄膜之材料，亦存在氧化物半導體薄膜進行結晶化而成為微晶層或多晶層之情形。例如，亦存在成為結晶化率為90%以上、或80%以上之微晶之氧化物半導體薄膜之情形。又，根據第1加熱處理之條件、或氧化物半導體薄膜之材料，亦存在成為不含結晶成分之非晶質之氧化物半導體薄膜之情形。又，亦存在成為於非晶質之氧化物半導體薄膜中混合存在微晶部(粒徑100 nm以上且2 μm以下(代表性而言為500 nm以上且1 μm以下))之氧化物半導體薄膜之情形。此處所謂之粒徑意指以與薄膜之表面平行之方式、及或對薄膜之剖面進行穿透式電子顯微鏡(TEM)觀察時之結晶粒子之大小。又，氧化物半導體薄膜2、21之第1加熱處理亦可對加工為島狀之氧化物半導體薄膜前之氧化物半導體薄膜進行。發揮出針對氧化物半導體薄膜2、21之緻密化或結晶化之效果之加熱處理可於成膜氧化物半導體薄膜後、或於氧化物半導體薄膜上積層源極電極及汲極電極後、於源極電極及汲極電極上形成閘極絕緣層或保護膜後之任一者後進行。繼而，形成導電層後，藉由光微影步驟於導電層上形成抗蝕劑遮罩，選擇性地進行蝕刻，形成傳輸電晶體1之源極電極3及汲極電極4、重置電晶體之源極電極22及汲極電極23後，將抗蝕劑遮罩去除。再者，於頂閘極型薄膜電晶體之情形時，若所形成之源極電極、汲極電極之端部為錐形，則積層於其上之閘極絕緣層之被覆性提高，故而較佳。於第4實施形態中，使用金屬遮罩藉由濺鍍法形成膜厚50 nm之形成圖案之鈦膜作為源極電極3、汲極電極4。再者，於導電層之蝕刻時，將氧化物半導體薄膜2、21之一部分去除，適當調節各材料及蝕刻條件以避免其下之絕緣層露出。於第4實施形態中，可使用草酸水溶液作為蝕刻劑。繼而，於形成保護膜之情形時，例如，使用微波(2.45 GHz)之高密度電漿CVD由於可形成緻密且絕緣耐壓較高之高品質之保護膜或絕緣層，故而較佳。其原因在於：藉由經高純度化之氧化物半導體薄膜與高品質閘極絕緣層(保護膜)密接，可降低界面能階而使界面特性變得良好。只要可形成良質之絕緣層作為閘極絕緣層即可，可應用濺鍍法或電漿CVD法等其他成膜方法。又，亦可為藉由成膜後之熱處理而將閘極絕緣層之膜質、及與氧化物半導體薄膜之界面特性改質之絕緣層。無論如何，只要作為閘極絕緣層之膜質必須良好，且可降低與氧化物半導體薄膜之界面能階密度而形成良好之界面即可。又，可於薄膜電晶體及塊體電晶體上設置保護絕緣層、或用以平坦化之平坦化絕緣層。例如，作為保護絕緣層，可將氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、或氧化鋁層以單層形成或積層形成。又，作為平坦化絕緣層，可使用聚醯亞胺、丙烯酸系樹脂、苯并環丁烯、聚醯胺、環氧樹脂等具有耐熱性之有機材料。又，除了上述有機材料以外，可使用低介電常數材料(low-k材料)、矽氧烷系樹脂、PSG(phosphosilicate glass，磷矽酸鹽玻璃)、BPSG(borophosphosilicate glass，硼磷矽酸鹽玻璃)等。再者，亦可藉由積層複數層由該等材料形成之絕緣膜而形成平坦化絕緣層。再者，所謂矽氧烷系樹脂相當於以矽氧烷系材料作為起始材料所形成之含有Si-O-Si鍵之樹脂。矽氧烷系樹脂可具有有機基(例如烷基或芳基)作為取代基。又，有機基亦可具有氟基。平坦化絕緣層之形成法並無特別限定，可根據其材料而使用濺鍍法、SOG(spin on glass，旋塗玻璃)法、旋轉塗佈法、浸漬法、噴塗法、液滴噴出法(噴墨法、網版印刷法、膠版印刷法等)等方法、或刮刀、輥式塗佈機、淋幕式塗佈機、刮刀塗佈機等器具。如上所述，於第4實施形態中，氧化物半導體薄膜2、21含有選自In元素、Sn元素、及Ga元素之一種以上之導電性氧化物與選自Al元素、Y元素、鑭系元素Ln之一種以上之氧化物。因此，可將即使不含鋅漏電流亦較少之氧化物半導體用於影像感測器。又，第4實施形態之影像感測器藉由將使用含有特定元素之氧化物半導體薄膜2、21之薄膜電晶體(傳輸電晶體1及重置電晶體20)與作為放大電晶體30之塊體電晶體組合進行構成，而進一步表現出漏電流之減少效果。藉此，可實現信號電荷儲存部15中之電位保持功能優異、動態範圍較廣之影像感測器。＜第4實施形態之變化例＞對變化例之影像感測器進行說明。再者，對於與上文所述之實施形態相同之構成標註相同之符號，並省略其說明。變化例之影像感測器除了使用有機光電轉換元件作為光電二極體以外，與圖19所示之影像感測器之構成相同。圖21係變化例之影像感測器之單位單元之縱剖視圖。如圖21所示，光電二極體110係於單晶矽基板200上依序積層有接觸金屬層113、n型有機半導體區域112、及p型有機半導體區域111之有機光電轉換元件。於該光電二極體110之輸出部(p型區域)連接有傳輸電晶體1之源極電極3。接觸金屬層113設置於放大電晶體30之閘極絕緣膜32。經由接觸金屬層113，單晶矽基板200及p型有機半導體區域111電性連接。於變化例之影像感測器中，由光電二極體110產生之電荷經由傳輸電晶體1而被儲存於信號電荷儲存部15中。信號電荷儲存部15與放大電晶體30之閘極電極34電性連接，構成為可有效率地放大光電二極體110之信號。如上所述，光電二極體亦可為有機二極體，表現出與使用無機二極體之情形相同之效果。＜其他態樣＞第4實施形態中之傳輸電晶體1、重置電晶體20、及放大電晶體30為頂閘極型，但亦可為逆交錯結構等底閘極型。於第4實施形態中，需要對光電二極體10(光電轉換元件)照射光，因此對將傳輸電晶體1之源極電極3與光電二極體10連接之例進行了說明，但亦可為例如以透光性導電材料形成源極電極，改變與光電轉換元件之連接之狀態的形態。於第4實施形態中，對使用塊體電晶體作為放大電晶體30之例進行了說明，但放大電晶體之通道形成區域並無特別限定，可使用第4實施形態之氧化物半導體薄膜2、21，又，亦可使用單晶矽半導體以外之公知之半導體層。但放大電晶體較佳為使用放大率更高之矽半導體之塊體電晶體。又，例如亦可設置與放大電晶體電性連接之選擇電晶體。選擇電晶體之通道形成區域可使用第4實施形態之氧化物半導體薄膜2、21，亦可使用矽半導體或其他公知之半導體層。又，基板可為SOI(Silicon On Insulator，絕緣覆矽)基板。「SOI基板」並不限於矽晶圓等半導體基板，亦包括玻璃基板或石英基板、藍寶石基板、金屬基板等非半導體基板。即，於絕緣體基板上具有包含半導體材料之層者亦廣泛地包括於「SOI基板」中。又，傳輸電晶體1、重置電晶體20、及放大電晶體30之結構並不限定於第4實施形態，例如亦可為於閘極電極端設置有側壁之LDD(Lightly Doped Drain，輕摻雜汲極)結構或於源極區域及汲極區域之一部分形成有低電阻之矽化物等之結構。又，亦可於放大電晶體之上部設置絕緣層，並於其上設置薄膜電晶體。例如，可將傳輸電晶體、重置電晶體、放大電晶體、及視需要之選擇電晶體之至少一者以上設置於放大電晶體之上部。藉此，可縮小每個像素所必需之電晶體之面積。其結果為，可獲得積體度之提高、光電二極體之受光面積之增加、及雜訊之減少等效果。本發明並不限定於以上之說明，若為業者，則容易理解可在不脫離本發明之主旨及其範圍之情況下對其形態及詳細內容進行各種變更。因此，本發明並不受第4實施形態之記載內容所限定性解釋。＜影像感測器之用途＞第4實施形態之影像感測器可應用於各種電子機器(亦包括遊戲機)。例如可用於數位相機、數位攝錄影機、行動電話、攜帶型遊戲機、攜帶型資訊終端等具有獲得圖像資訊之機構之電子機器。又，用於上述實施形態之影像感測器之氧化物半導體薄膜亦可用於量子穿隧場效電晶體(FET)。結構及製法與第1實施形態相同，因此省略說明。以上為第4實施形態之說明。實施例以下，基於實施例對本發明進行具體說明，但本發明並不限定於實施例。 (實施例1) [氧化物燒結體之製造及特性評價] ＜氧化物燒結體之製造＞以成為表1或表2所示之比率(原子比)之方式稱量氧化釔粉末、氧化鎵粉末、氧化銦粉末、及氧化鋁粉末、氧化錫粉末、氧化鈰粉末，裝入至聚乙烯製之罐中，藉由乾式球磨機混合粉碎72小時，而製作混合粉末。將該混合粉末裝入至模具中，於49 MPa(將500 kg/cm² 換算為SI單位)之壓力下製成壓製成型體。於196 MPa(將2000 kg/cm² 換算為SI單位)之壓力下藉由冷均壓加壓成形(CIP)對該成型體進行緻密化。繼而，將該成型體裝入常壓燒成爐中，於大氣環境下在350℃下保持3小時後，以升溫速度100℃/小時進行升溫，於1460℃下保持36小時，其後，放置冷卻而獲得氧化物燒結體。＜氧化物燒結體之特性評價＞對所獲得之氧化物燒結體評價下述物性。將結果示於表1。 (1)利用XRD獲得之結晶相對於所獲得之燒結體，藉由X射線繞射測定裝置Smartlab，於以下之條件下測定燒結體之X射線繞射(XRD)。進而，藉由JADE6分析所獲得之XRD曲線圖，求出燒結體中之結晶相。進而，根據波峰強度比，以質量%求出組成。・裝置：Smartlab(Rigaku股份有限公司製造) ・X射線：Cu-Kα射線(波長1.5418×10^-10 m) ・2θ-θ反射法、連續掃描(2.0°/分鐘) ・採樣間隔：0.02° ・狹縫DS(divergence slit，發散狹縫)、SS(scattering slit，散射狹縫)、RS(receiving slit，受光狹縫)：1 mm (2)相對密度(%) 此處所謂「相對密度」意指藉由阿基米德法測定之氧化物燒結體之實測密度除以氧化物燒結體之理論密度所獲得之值之百分率。於本發明中，理論密度係以如下方式算出者。理論密度＝用於氧化物燒結體之原料粉末之總重量/用於氧化物燒結體之原料粉末之總體積例如，於使用氧化物A、氧化物B、氧化物C、氧化物D作為氧化物燒結體之原料粉末之情形時，若將氧化物A、氧化物B、氧化物C、氧化物D之使用量(添加量)分別設為a(g)、b(g)、c(g)、d(g)，則理論密度可藉由以如下方式適用下述式而算出。理論密度＝(a＋b＋c＋d)/((a/氧化物A之密度)＋(b/氧化物B之密度)＋(c/氧化物C之密度)＋(d/氧化物D之密度)) 再者，各氧化物之密度由於密度及比重大致相同，因此使用化學便覽基礎編I日本化學編改定2版(丸善股份有限公司)所記載之氧化物之比重之值。 (3)體電阻(mΩ・cm) 使用電阻率計Loresta(三菱化學股份有限公司製造)，基於四探針法(JIS R1637)測定所獲得之燒結體之體電阻(mΩ・cm)。測定部位設為氧化物燒結體之中心及氧化物燒結體之四角與中心之中間點之4點、共計5處，以5處之平均值作為體電阻值。將氧化銦、氧化釔、氧化鎵、氧化鋁系之燒結體(實施例1-1至1-4、比較例1-1、1-2)之試驗結果示於表1。將實施例1-1、實施例1-2、比較例1-1、1-2之XRD曲線圖示於圖24至圖27。將氧化銦、氧化釔、氧化鎵、氧化鋁、正四價之金屬氧化物系之燒結體(實施例1-5、1-6)之試驗結果示於表2。 [表1] [表2] 如表1所示，實施例1-1至實施例1-4滿足第1實施形態所規定之In、Y、Ga、Al之原子比，且含有In₂ O₃ 結晶相、Y₃ Ga₅ O₁₂ 結晶相及Y₃ Ga₄ AlO₁₂ 結晶相，體電阻為30 mΩcm以下。與此相對，比較例1之Al之原子比偏離上限，比較例2偏離下限，體電阻超過30 mΩcm。如表2所示，實施例1-5、實施例1-6滿足第1實施形態所規定之In、Y、Ga、Al之原子比，且含有In₂ O₃ 結晶相及Y₃ Ga₄ AlO₁₂ 結晶相，體電阻為30 mΩcm以下。 [薄膜電晶體之製造、氧化物半導體薄膜之特性評價、及薄膜電晶體之性能評價] ＜氧化物半導體薄膜之製造＞首先，如圖28所示，製作僅將氧化物薄膜(符號83)載置於玻璃基板(符號81)之試樣，對特性進行測定、評價。具體之順序如以下所述。首先，使用由實施例1至實施例5、比較例1、及比較例2中所製造之氧化物燒結體所製作之濺鍍靶，於表2之「製造條件」所示之條件下，藉由濺鍍於玻璃基板上形成50 nm之薄膜(氧化物半導體層)。作為濺鍍氣體，使用於高純度氬氣中混合有高純度氧氣1體積%之混合氣體進行濺鍍。繼而，於大氣中在350℃下將所獲得之試樣加熱處理30分鐘，對處理後之薄膜之特性進行評價。具體之評價項目及評價方法如以下所述。・霍耳效應測定將霍耳效應測定用樣品設置於霍耳效應/比電阻測定裝置(ResiTest8300型，Toyo Corporation公司製造)，於室溫下評價霍耳效應，求出載子密度及遷移率。・氧化物半導體薄膜之結晶特性藉由X射線繞射(XRD)測定對濺鍍後(剛沈積膜後)之未加熱之膜、及剛加熱後之膜之結晶質進行評價。膜是否為非晶質係藉由在XRD中2θ為30°以上且40°以下是否出現波峰加以判斷。將結果示於表2。＜結晶結構之規定＞關於藉由XRD判斷為結晶之膜，藉由JADE6分析於以下之條件下所獲得之XRD曲線圖，鑑定燒結體中之結晶相。・裝置：Smartlab(Rigaku股份有限公司製造) ・X射線：Cu-Kα射線(波長1.5418×10^-10 m) ・2θ-θ反射法、連續掃描(2.0°/分鐘) ・採樣間隔：0.02° ・狹縫DS(發散狹縫)、SS(散射狹縫)、RS(受光狹縫)：1 mm ・In₂ O₃ 結晶之晶格常數(10^-10 m) 使用藉由XRD獲得之結晶波峰，藉由利用以JCPDS卡In₂ O₃ (PDF#06-0416)作為出發點之JADE6獲得之晶格常數精密化處理而算出。・氧化物半導體薄膜之帶隙對在石英基板上成膜且與氧化物半導體薄膜同樣地進行熱處理之薄膜樣品之透射光譜進行測定，將橫軸之波長轉換為能量(eV)，將縱軸之透過率轉換為 (αhν)² (此處， α：吸收係數 h：普朗克常數 v：振動數) 後，對吸收上升之部分擬合直線，算出該直線與基準線相交處之eV值，作為帶隙。將結果示於表2。將結果示於表2之「薄膜」之「成膜＋加熱處理(形成SiO₂ 前)」。繼而，於基板溫度300℃下，藉由化學蒸鍍法(CVD)於加熱處理後之氧化物半導體薄膜上形成SiO₂ 膜(保護絕緣膜、層間絕緣膜，圖29之符號85)，製作圖29所示之試樣。於與「(1)霍耳效應測定」同樣之條件下評價形成後之薄膜之載子密度與遷移率。將結果示於表2之「薄膜」之「剛形成SiO₂ 後」。繼而，對於成膜有SiO₂ 膜之試樣，作為後退火而於350℃下加熱處理1小時，於與「剛形成SiO₂ 後」同樣之條件下評價加熱處理後之薄膜之載子密度與遷移率。將結果示於表2之「薄膜」之「SiO₂ 形成＋加熱處理」。再者，所獲得之氧化物薄膜具有與所使用之靶相同之原子比組成。＜薄膜電晶體之製造＞繼而，製作具備氧化物薄膜之薄膜電晶體(TFT)，對特性進行測定、評價。具體之順序如以下所述。 (1)成膜步驟使用由實施例1～5及比較例1、2中所製造之氧化物燒結體所製作之濺鍍靶，藉由濺鍍，介隔金屬遮罩於附熱氧化膜(閘極絕緣膜)之矽晶圓(閘極電極)上形成50 nm之薄膜(氧化物半導體層)。作為濺鍍氣體，使用於高純度氬氣中混合有高純度氧氣1體積%之混合氣體進行濺鍍。 (2)源極、汲極電極之形成使用金屬遮罩，藉由濺鍍成膜，使包含鈦金屬之源極、汲極電極附著於氧化物半導體層後，於大氣中在350℃下將所獲得之積層體加熱處理30分鐘。對所完成之薄膜電晶體(TFT)之特性進行評價。具體之評價項目及評價條件如以下所述。・飽和遷移率(cm² /V・sec) 飽和遷移率係根據對汲極電壓施加5 V之情形時之傳遞特性求出。具體而言，製作傳遞特性Id-Vg之曲線圖，算出各Vg之跨導(Gm)，藉由線形區域之式導出飽和遷移率。Gm係以∂(Id)/∂(Vg)表示，Vg係施加至-15～25 V為止，將該範圍內之最大遷移率定義為飽和遷移率。於本說明書中，只要無特別說明，則飽和遷移率係藉由該方法進行評價。上述Id係源極、汲極電極間之電流，Vg係對源極、汲極電極間施加電壓Vd時之閘極電壓。・閾值電壓(Vth) 閾值電壓(Vth)係根據傳遞特性之曲線圖定義為Id＝10^-9 A下之Vg。將結果示於表2。・斷態電流值及開-閉比開-閉比係將Vg＝-10 V之Id之值設為斷態電流值，將Vg＝20 V之Id之值設為通態電流值而確定比[On/Off]。將結果示於表2。將結果示於表3之「TFT」之「成膜＋加熱處理(形成SiO₂ 前)」。 (3)保護絕緣膜之形成於基板溫度300℃下，藉由化學蒸鍍法(CVD)於上述(2)中之加熱處理後之氧化物半導體薄膜上形成SiO₂ 膜(保護絕緣膜、層間絕緣膜)，其後，作為後退火而於350℃下加熱處理1小時。於與「成膜＋加熱處理(形成SiO₂ 前)」相同之條件下對SiO₂ 膜成膜後進行加熱處理之TFT之特性進行評價。將結果示於表3之「TFT」之「SiO₂ 形成＋加熱處理」。 [表3] 如表3所示，實施例1-A至實施例1-E即使藉由CVD將SiO₂ 製膜，進而加熱後，TFT之遷移率亦超過20 cm² /V・sec。另一方面，比較例1-A及比較例1-B若藉由CVD將SiO₂ 製膜，進而加熱，則TFT之薄膜導通，而無法獲得作為電晶體之特性。 (實施例2) ＜氧化物燒結體之製造＞以成為表4至表8所示之比率之方式稱量氧化物粉末，裝入至聚乙烯製罐中，藉由乾式球磨機混合粉碎72小時，而製作混合粉末。將該混合粉末裝入至模具中，於78.4 MPa(將800 kg/cm² 換算為SI單位)之壓力下製成壓製成型體。於98 MPa(將1000 kg/cm² 換算為SI單位)之壓力下藉由CIP對該成型體進行緻密化。繼而，將該成型體設置於常壓燒成爐，於流通氧氣之情況下在350℃下保持3小時後，以50℃/小時進行升溫，於1450℃或1480℃下燒成36小時，其後，放置冷卻而獲得氧化物燒結體。＜雜質濃度(H、C、N、F、Si、Cl)之測定＞所獲得之燒結體中之雜質濃度(H、C、N、F、Si、Cl)係使用扇形動態二次離子質譜儀SIMS分析(IMS 7f-Auto，AMETEK CAMECA公司製造)進行定量評價。具體而言，首先，使用一次離子Cs⁺ ，於14.5 kV之加速電壓下從測定對象之燒結體表面至20 μm之深度進行濺鍍。其後，一面藉由一次離子對光柵(raster)100 μm□、測定區域30 μm□深度1 μm程度進行濺鍍，一面將雜質(H、C、N、F、Si、Cl)之質譜強度進行積分。進而，根據質譜算出雜質濃度之絕對值，藉由離子注入控制劑量將各雜質注入至燒結體中，而製作雜質濃度已知之標準試樣。對於標準試樣，藉由SIMS分析獲得雜質(H、C、N、F、Si、Cl)之質譜強度，將雜質濃度之絕對值與質譜強度之關係式製成校準曲線。最後，使用測定對象之燒結體之質譜強度與校準曲線，算出測定對象之雜質濃度，以此作為雜質濃度之絕對值(atom・cm^-3 )。＜雜質濃度(B、Na)之測定＞對於所獲得之燒結體之雜質濃度(B、Na)，亦使用SIMS分析(IMS 7f-Auto，AMETEK CAMECA公司製造)進行定量評價。將一次離子設為O₂ ⁺ ，將一次離子之加速電壓設為5.5 kV，測定各雜質之質譜，除此以外，藉由與H、C、N、F、Si、Cl之測定相同之評價獲得測定對象之雜質濃度之絕對值(atom・cm^-3 )。＜氧化物燒結體之評價＞對於所獲得之氧化物，於與實施例1相同之條件下，求出利用XRD獲得之結晶相、相對密度、體電阻。進而，將所獲得之氧化物加工為靶，於以下之條件下進行成膜耐久評價試驗。 (成膜耐久評價試驗) 首先，將氧化物燒結體進行研削研磨，加工為4英吋×厚度5 mm之濺鍍靶，使用銦焊料接合於銅製之背襯板。繼而，將背襯板安裝於DC磁控濺鍍裝置，連續實施5小時400 W之DC濺鍍。以目視確認DC濺鍍後之靶表面之狀態、具體而言為龜裂之有無與黑色異物(結核)之有無。將以上之結果示於表4至表8。將實施例2-1～2-12之XRD曲線圖示於圖30至圖41。實施例2-1～2-3、實施例2-5～實施例2-12係對應於第2實施形態之試樣。實施例2-4、實施例2-4-1至實施例2-4-3、及比較例2-4-4係對應於第3實施形態之試樣。 [表4] [表5] [表6] [表7] [表8] 實施例滿足第2實施形態之任意要件，於濺鍍後之靶未觀察到異常。比較例不滿足第2實施形態之所有要件，於濺鍍後之靶產生龜裂。實施例2-4、實施例2-4-1至實施例2-4-3、及比較例2-4-4以外生成石榴石化合物。認為其係龜裂得以抑制之原因。於實施例2-4、實施例2-4-1至實施例2-4-3、及比較例2-4-4中未生成石榴石化合物，而僅生成方鐵錳礦結晶相與氧化錫結晶相。未生成含有Ln元素(此處為鐿元素)之化合物，亦未生成含有In元素與Sn元素之兩者之化合物，亦未產生龜裂。認為其原因如下。已知錫元素會固溶於氧化銦中，但若添加氧化鐿，則鐿元素會固溶於氧化銦中，而錫元素變得無法固溶。認為因此含有Ln元素之化合物、及含有In元素與Sn元素之兩者之化合物均未生成。可根據氧化銦之晶格常數係大於純氧化銦之晶格常數之值推測鐿元素固溶於氧化銦中。另一方面，由氧化錫之存在量亦大於起初之組成亦可想到銦元素及或鐿元素固溶於立方晶相中。氧化錫之晶格常數為5.12817×10^-10 m。 (實施例3) ＜氧化物燒結體及靶之強度試驗＞首先，製造滿足第4實施形態之構成要件之氧化物燒結體並加工為靶。具體之順序如以下所述。首先，作為實施例3-1至實施例3-27，準備含有銦元素、錫元素、元素、釤元素、釔元素、鐿元素、及鋁元素之組成之試樣。又，作為比較例3-1、3-2，準備不含釤元素、釔元素、鐿元素、及鋁全部之試樣。再者，實施例3-16、3-17、3-21～3-24、比較例3-1與實施例2中之實施例2-1～2-6、及比較例2-1為相同之組成。各元素之原料係使用具有以下之組成且純度為99.99質量%之氧化物粉末。銦：In₂ O₃ 錫：SnO₂ 鎵：Ga₂ O₃ 釤：Sm₂ O₃ 釔：Y₂ O₃ 鐿：Yb₂ O₃ 鋁：Al₂ O₃ 繼而，稱量原料粉末，裝入至聚乙烯製之罐中，藉由乾式球磨機混合粉碎72小時，而製作混合粉末。將該混合粉末裝入至模具中，於49 MPa(將500 kg/cm² 換算為SI單位)之壓力下製成壓製成型體。於196 MPa(將2000 kg/cm² 換算為SI單位)之壓力下藉由CIP對該成型體進行緻密化。繼而，將該成型體設置於常壓燒成爐中，於大氣環境下在350℃下保持3小時後，以100℃/小時進行升溫，於1480℃下燒結42小時。其後，放置冷卻而獲得氧化物燒結體。對於所獲得之氧化物燒結體，於以下之條件下製造氧化物半導體薄膜，並評價特性。具體之順序如以下所述。 (1)成膜步驟將所獲得之氧化物燒結體進行研削研磨，製造4英吋×5 mmt之濺鍍靶。使用所製作之濺鍍靶，藉由脈衝DC濺鍍法製造如圖28所示於玻璃基板81(日本電氣硝子股份有限公司製造之ABC-G)上僅成膜膜厚50 nm之氧化物半導體薄膜83而成之樣品。成膜條件如表1至表5所示。 (2)熱處理步驟繼而，於表1至表5所示之條件下對所獲得之樣品進行熱處理。繼而，對所製造之氧化物半導體薄膜進行下述評價。＜霍耳效應測定＞首先，以平面形狀成為1 cm見方之正方形之方式從包含玻璃基板81及氧化物半導體薄膜83之樣品切下試樣。其次，以成為2 mm×2 mm以下之大小左右之方式，使用金屬遮罩，藉由離子塗佈機於所切下之試樣之四角成膜金(Au)。繼而，於Au金屬上載置銦焊料，使接觸良好而製成霍耳效應測定用樣品。將霍耳效應測定用樣品設置於霍耳效應/比電阻測定裝置(ResiTest8300型，Toyo Corporation公司製造)，於室溫下評價霍耳效應，求出載子密度及遷移率。又，藉由感應電漿發光分析裝置(ICP-AES，島津製作所公司製造)對所獲得之樣品之氧化物半導體薄膜進行分析，結果確認所獲得之氧化物半導體薄膜之原子組成比與氧化物半導體薄膜之製造所使用之氧化物燒結體之原子組成比相同。＜氧化物半導體薄膜之結晶特性＞對於包含玻璃基板81及氧化物半導體薄膜83之樣品，藉由X射線繞射(XRD)測定評價濺鍍後(剛成膜後)之未加熱之膜、及成膜後進而經加熱處理後之膜之結晶性。膜是否為非晶質係藉由在XRD中2θ為30°以上且40°以下是否出現波峰進行判斷。膜之表面之結晶狀態是否為刻面係藉由EBSD法進行確認。＜結晶結構之規定＞對於藉由XRD判斷為結晶之膜，藉由JADE6分析於以下之條件下獲得之XRD曲線圖，對燒結體中之結晶相、及各波峰之平面指數進行鑑定。・裝置：Smartlab(Rigaku股份有限公司製造) ・X射線：Cu-Kα射線(波長1.5418×10^-10 m) ・2θ-θ反射法、連續掃描(2.0°/分鐘) ・採樣間隔：0.02° ・狹縫DS(發散狹縫)、SS(散射狹縫)、RS(受光狹縫)：1 mm ＜膜密度之測定＞對於表14所示之實施例3-28至實施例3-32、及比較例3-3，按照以下之順序進行膜密度之測定。首先，對於包含玻璃基板81基板及氧化物薄膜83之樣品，於大氣中在350℃下退火1小時後，使用XRR(X-ray Reflectometer，X射線反射計)，於以下之條件下進行反射率之測定。使用所獲得之光譜，以膜厚、密度作為參數進行擬合，求出膜密度。測定裝置係使用Rigaku股份有限公司製造之全自動水平型多目的X射線繞射裝置SmartLab，測定條件係使用Cu-Kα1射線(波長1.5406×10^-10 m，藉由石墨單色器進行單色化)，2θ反射率測定於測定範圍2θ＝0°～8°、採樣間隔：0.01°下進行測定。＜薄膜電晶體之製造＞進而，按照以下之順序製造使用氧化物半導體薄膜之薄膜電晶體。以下之薄膜電晶體除了不形成閘極電極以外，係與圖20所示之傳輸電晶體1同樣之構成。 (1)成膜步驟介隔金屬遮罩於作為附閘極絕緣膜32之閘極電極之單晶矽基板200上形成氧化物半導體薄膜2。其他條件設為與於上述玻璃基板81上形成氧化物半導體薄膜83時之條件(半導體薄膜之(1)成膜條件)相同。 (2)源極、汲極電極之形成繼而，使用接觸孔形狀之金屬遮罩，濺鍍鈦金屬，成膜膜厚50 nm之鈦膜作為源極電極3及汲極電極4。於大氣中對所獲得之積層體進行加熱處理，而製造薄膜電晶體。加熱處理之條件係於與在上述玻璃基板81上形成氧化物半導體薄膜83時之條件相同之條件下進行。＜薄膜電晶體之評價＞使用加熱處理後之薄膜電晶體，測定飽和遷移率及閾值電壓。飽和遷移率及閾值電壓之測定係使測定用針與鈦膜接觸而進行。＜飽和遷移率＞飽和遷移率係根據將汲極電壓設定為20 V之情形時之傳遞特性求出。具體而言，製作傳遞特性Id-Vg之曲線圖，算出各Vg之跨導(Gm)，藉由飽和區域之式導出飽和遷移率。再者，Gm係以∂(Id)/∂(Vg)表示，Vg係從-15 V施加至25 V為止，將該範圍內之最大遷移率定義為飽和遷移率。於本發明中，只要無特別說明，則飽和遷移率係藉由該方法進行評價。上述Id係源極、汲極電極間之電流，Vg係於源極、汲極電極間施加電壓Vd時之閘極電壓。＜閾值電壓(Vth)＞閾值電壓(Vth)係根據傳遞特性之曲線圖，定義為Id＝10^-9 A下之Vg。＜開-閉比、斷態電流＞開-閉比係將Vg＝-10 V之Id之值設為斷態電流值，將Vg＝20 V之Id之值設為通態電流值，而確定比[On/Off]。＜PBTS、NBTS＞對於表14所示之實施例3-28至實施例3-32、及比較例3-3，亦求出PBTS(positive bias temperature stress，正偏壓溫度應力)、NBTS(negative bias temperature stress，負偏壓溫度應力)(可靠性)。 PBTS、NBTS(可靠性)分別係根據對薄膜電晶體施加3600秒Vg＝20 V、20 V時之傳遞特性求出。具體而言，將0秒與3600秒後之傳遞特性中之閾值電壓之差定義為ΔVth。＜薄膜電晶體中之氧化物半導體區域之結晶結構之鑑定＞進而，使用穿透式電子顯微鏡(Hitachi High-Technologies製造之「HF-2000」)，對所獲得之TFT之氧化物半導體區域之結晶性進行評價。具體而言，藉由離子研磨法將氧化物半導體進行薄片化，進而藉由穿透式電子顯微鏡，於加速電壓200 kV下對其觀測10 nm區域之電子繞射圖案，藉此明確結晶之空間群與繞射圖案之平面指數。將以上之結果示於表9至表14。 [表9] [表10] [表11] [表12] [表13] [表14] 如表9至表14所示，於滿足第4實施形態之某一要件之實施例3-1至實施例3-27中，氧化物半導體薄膜及薄膜電晶體均獲得作為半導體之特性。又，關於實施例3-1、3-10、3-16、3-18、3-19、3-21、3-23、3-24、3-28～32，確認到加熱處理後之氧化物半導體薄膜之表面之結晶狀態為刻面狀。根據利用XRD獲得之薄膜結晶結構解析之結果，確認為於2θ為30°以上且40°以下處具有對應於(222)面、(400)面之結晶性波峰之方鐵錳礦結構，進而觀測到對應於滿足式(3-20)～(3-23)之關係式之面之結晶性波峰。 (hkl)面：h＋k＋l＝2n₁ (n₁ 為自然數)・・式(3-20) (0kl)面：k＝2n₂ 、l＝2n₃ (n₂ 、n₃ 為不同之自然數)・・式(3-21) (hhl)面：h＝n₄ 、l＝2n₅ (n₄ 、n₅ 為不同之自然數)・・式(3-22) (h00)面：h＝2n₆ (n₆ 為自然數)・・式(3-23) 又，觀察製作薄膜電晶體後之氧化物半導體區域之電子繞射圖案，根據所獲得之圖案與平面指數進行解析，結果確認到具有空間群Ia-3(No.206)之立方晶系之結晶。於電子繞射圖案中，確認到來自滿足式3-20～3-23之關係式之面之繞射點。比較例3-1、3-2不滿足第4實施形態之要件之任一者，薄膜成為導電體，因此薄膜及薄膜電晶體之作為半導體之特性均不充分。根據以上之結果可知，使用第4實施形態之組成範圍之氧化物燒結體所成膜之氧化物半導體薄膜即使先前為導體化之銦、錫、鎵之組成範圍，藉由添加選自Al元素、Y元素、鑭系元素Ln之一種以上之氧化物，而進行半導體化。又，具有實施例3-1至實施例3-27之氧化物半導體薄膜之薄膜電晶體與具有比較例1之氧化物薄膜之薄膜電晶體相比，漏電流得以減少。比較例3-3不滿足第4實施形態之要件之任一者，且膜密度與實施例3-28～32相比較低。又，比較例3-3與實施例3-28～34相比，為可靠性(PBTS、NBTS)較差且不充分之結果。根據以上之結果可知，藉由提高膜密度，可形成各元素之缺陷較少之膜，於用作設備之通道層時，可靠性優異而可獲得穩定之特性。因此，藉由具備實施例3-1至實施例3-32之薄膜電晶體，可期待實現電位保持功能(例如電位保持時間)優異而穩定性長期較高之影像感測器。

1‧‧‧傳輸電晶體

2‧‧‧氧化物半導體薄膜

3‧‧‧源極電極

4‧‧‧汲極電極

5‧‧‧閘極電極

6‧‧‧閘極絕緣膜

10‧‧‧光電二極體

11‧‧‧p型區域

12‧‧‧n型區域

15‧‧‧信號電荷儲存部

20‧‧‧重置電晶體

21‧‧‧氧化物半導體薄膜

22‧‧‧源極電極

23‧‧‧汲極電極

24‧‧‧閘極電極

25‧‧‧配線

30‧‧‧放大電晶體

31A‧‧‧n型區域

31B‧‧‧n型區域

32‧‧‧閘極絕緣膜

33A‧‧‧源極電極

33B‧‧‧汲極電極

34‧‧‧閘極電極

40‧‧‧絕緣區域

41‧‧‧絕緣膜

81‧‧‧玻璃基板

83‧‧‧氧化物薄膜

85‧‧‧SiO₂膜

100‧‧‧單位單元

110‧‧‧光電二極體

111‧‧‧p型有機半導體區域

112‧‧‧n型有機半導體區域

113‧‧‧接觸金屬層

200‧‧‧單晶矽基板

300‧‧‧基板

301‧‧‧像素部

302‧‧‧第1掃描線驅動電路

303‧‧‧第2掃描線驅動電路

304‧‧‧信號線驅動電路

310‧‧‧電容配線

312‧‧‧閘極配線

313‧‧‧閘極配線

314‧‧‧源極電極或汲極電極

316‧‧‧電晶體

317‧‧‧電晶體

318‧‧‧第1液晶元件

319‧‧‧第2液晶元件

320‧‧‧像素部

321‧‧‧開關用電晶體

322‧‧‧驅動用電晶體

501‧‧‧量子穿隧場效電晶體

501A‧‧‧量子穿隧場效電晶體

503‧‧‧p型半導體層

505‧‧‧氧化矽層

505A‧‧‧絕緣膜

505B‧‧‧接觸孔

507‧‧‧n型半導體層

509‧‧‧閘極絕緣膜

511‧‧‧閘極電極

513‧‧‧源極電極

515‧‧‧汲極電極

519‧‧‧層間絕緣膜

519A‧‧‧接觸孔

519B‧‧‧接觸孔

801‧‧‧板狀氧化物燒結體(靶)

801A‧‧‧圓筒狀氧化物燒結體(靶)

801B‧‧‧圓形氧化物燒結體(靶)

801C‧‧‧氧化物燒結體(靶)

803‧‧‧背襯板

810‧‧‧薄膜電晶體

810A‧‧‧薄膜電晶體

820‧‧‧矽晶圓

830‧‧‧閘極絕緣膜

840‧‧‧氧化物半導體薄膜

850‧‧‧源極電極

860‧‧‧汲極電極

870‧‧‧層間絕緣膜

870A‧‧‧層間絕緣膜

870B‧‧‧層間絕緣膜

3110‧‧‧重置電源線

3120‧‧‧垂直輸出線

圖1係表示第1實施形態之靶之形狀之立體圖。圖2係表示第1實施形態之靶之形狀之立體圖。圖3係表示第1實施形態之靶之形狀之立體圖。圖4係表示第1實施形態之靶之形狀之立體圖。圖5係表示第1實施形態之薄膜電晶體之概略剖視圖。圖6係表示第1實施形態之薄膜電晶體之概略剖視圖。圖7係量子穿隧場效電晶體(FET)之模式圖(縱剖視圖)。圖8係表示量子穿隧場效電晶體之其他例之縱剖視圖。圖9係圖8中於p型半導體層與n型半導體層之間形成有氧化矽層之部分之TEM(穿透式電子顯微鏡)照片。圖10係用以說明量子穿隧場效電晶體之製造程序之縱剖視圖。圖11係用以說明量子穿隧場效電晶體之製造程序之縱剖視圖。圖12係用以說明量子穿隧場效電晶體之製造程序之縱剖視圖。圖13係用以說明量子穿隧場效電晶體之製造程序之縱剖視圖。圖14係用以說明量子穿隧場效電晶體之製造程序之縱剖視圖。圖15係表示使用第1實施形態之薄膜電晶體之顯示裝置的俯視圖。圖16係表示可應用於VA型液晶顯示裝置之像素之像素部之電路的圖。圖17係表示使用第1實施形態之薄膜電晶體之固體攝像元件的像素部之電路之圖。圖18係表示CMOS影像感測器之單位單元之等效電路之構成的圖。圖19係第4實施形態之影像感測器之單位單元的縱剖視圖。圖20係圖19之傳輸電晶體之放大圖。圖21係第4實施形態之影像感測器之單位單元的縱剖視圖，係表示使用有機二極體作為光電二極體之情形之圖。圖22係對光電二極體之動作進行說明之圖，係表示輸出部之電流與電壓之關係之圖。圖23係表示單位單元之動作之時序圖。圖24係實施例1-1之燒結體之XRD曲線圖。圖25係實施例1-2之燒結體之XRD曲線圖。圖26係比較例1-1之燒結體之XRD曲線圖。圖27係比較例1-2之燒結體之XRD曲線圖。圖28係表示於玻璃基板上形成有氧化物半導體薄膜之狀態之縱剖視圖。圖29係表示於圖28之氧化物半導體薄膜上形成有SiO₂ 膜之狀態之圖。圖30係實施例2-1之燒結體之XRD曲線圖。圖31係實施例2-2之燒結體之XRD曲線圖。圖32係實施例2-3之燒結體之XRD曲線圖。圖33係實施例2-4之燒結體之XRD曲線圖。圖34係實施例2-5之燒結體之XRD曲線圖。圖35係實施例2-6之燒結體之XRD曲線圖。圖36係實施例2-7之燒結體之XRD曲線圖。圖37係實施例2-8之燒結體之XRD曲線圖。圖38係實施例2-9之燒結體之XRD曲線圖。圖39係實施例2-10之燒結體之XRD曲線圖。圖40係實施例2-11之燒結體之XRD曲線圖。圖41係實施例2-12之燒結體之XRD曲線圖。

Claims

一種氧化物燒結體，其以下述式(1-1)至(1-3)所規定之範圍之原子比含有In元素、Y元素、及Ga元素： 0.80≦In/(In＋Y＋Ga)≦0.96 ・・・(1-1) 0.02≦Y/(In＋Y＋Ga)≦0.10 ・・・(1-2) 0.02≦Ga/(In＋Y＋Ga)≦0.15 ・・・(1-3)，且以下述式(1-4)所規定之範圍之原子比含有Al元素： 0.005≦Al/(In＋Y＋Ga＋Al)≦0.07 ・・・(1-4)， (式中，In、Y、Ga、Al分別表示氧化物燒結體中之In元素、Y元素、Ga元素及Al元素之原子數)。
如請求項1之氧化物燒結體，其以下述式(1-5)所規定之範圍之原子比含有Ga元素： 0.02≦Ga/(In＋Y＋Ga)≦0.10 ・・・(1-5)。
如請求項1之氧化物燒結體，其以下述式(1-6)所規定之範圍之原子比含有正四價以上之金屬元素X之氧化物， 0.00005≦X/(In＋Y＋Ga＋Al＋X)≦0.005 ・・・(1-6) (式中，X表示氧化物燒結體中之X元素之原子數)。
如請求項1之氧化物燒結體，其含有以In₂ O₃ 表示之方鐵錳礦結晶相、以及Y₃ Ga₅ O₁₂ 結晶相及Y₃ Ga₄ AlO₁₂ 結晶相之任一者或兩者。
一種氧化物燒結體，其係以In元素、Y元素、Ga元素、Al元素、及O元素作為主要構成元素者，且含有以In₂ O₃ 表示之方鐵錳礦結晶相、以及Y₃ Ga₅ O₁₂ 結晶相及Y₃ Ga₄ AlO₁₂ 結晶相之任一者或兩者。
一種氧化物燒結體，其係以In元素、Y元素、Ga元素、Al元素、正四價之金屬元素及O元素作為主要構成元素者，且含有以In₂ O₃ 表示之方鐵錳礦結晶相與Y₃ Ga₄ AlO₁₂ 結晶相。
如請求項1至6中任一項之氧化物燒結體，其相對密度為95%以上。
如請求項1至6中任一項之氧化物燒結體，其體電阻為30 mΩ・cm以下。
一種濺鍍靶，其包含如請求項1至8中任一項之氧化物燒結體與背襯板。
一種氧化物半導體薄膜，其以下述式(1-7)至(1-9)所規定之範圍之原子比含有In元素、Y元素、及Ga元素： 0.80≦In/(In＋Y＋Ga)≦0.96 ・・・(1-7) 0.02≦Y/(In＋Y＋Ga)≦0.10 ・・・(1-8) 0.02≦Ga/(In＋Y＋Ga)≦0.15 ・・・(1-9)，且以下述式(1-10)所規定之範圍之原子比含有Al元素： 0.005≦Al/(In＋Y＋Ga＋Al)≦0.07 ・・・(1-10)， (式中，In、Y、Ga、Al分別表示氧化物半導體薄膜中之In元素、Y元素、Ga元素及Al元素之原子數)。
如請求項10之氧化物半導體薄膜，其以下述式(1-11)所規定之範圍之原子比含有Ga元素： 0.02≦Ga/(In＋Y＋Ga)≦0.10 ・・・(1-11)。
如請求項10之氧化物半導體薄膜，其以下述式(1-12)所規定之範圍之原子比含有正四價以上之金屬元素X之氧化物： 0.00005≦X/(In＋Y＋Ga＋Al＋X)≦0.005 ・・・(1-12) (式中，X表示氧化物半導體薄膜中之X元素之原子數)。
如請求項10至12中任一項之氧化物半導體薄膜，其含有以In₂ O₃ 表示之方鐵錳礦結晶相。
如請求項13之氧化物半導體薄膜，其中上述以In₂ O₃ 表示之方鐵錳礦結晶相之晶格常數為10.083×10^-10 m以下。
一種薄膜電晶體，其含有如請求項10至14中任一項之氧化物半導體薄膜。
一種電子機器，其包含如請求項15之薄膜電晶體。
一種石榴石化合物，其係以通式(I)： Ln₃ (Ga_5-X Al_X )O₁₂ (I) (式中，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素；X為0＜X＜5)表示。
一種石榴石化合物，其特徵在於：以通式(I)： Ln₃ (Ga_5-X Al_X )O₁₂ (I) (式中，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素；X為0＜X＜5)表示之石榴石化合物之晶格常數為11.93×10^-10 m以上且12.20×10^-10 m以下。
如請求項17或18之石榴石化合物，其中Ln為Yb元素。
一種氧化物燒結體，其包含以通式(I)： Ln₃ (Ga_5-X Al_X )O₁₂ (I) (式中，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素；X為0＜X＜5)表示之石榴石結晶相。
一種氧化物燒結體，其含有In元素、Ga元素、Al元素及Ln元素，且包含晶格常數為11.93×10^-10 m以上且12.20×10^-10 m之石榴石結晶相， (其中，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素)。
如請求項20或21之包含石榴石結晶相之氧化物燒結體，其中Ln為Yb元素。
一種氧化物燒結體，其包含以通式(I)： Ln₃ (Ga_5-X Al_X )O₁₂ (I) (式中，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素；X為0＜X＜5)表示之石榴石結晶相與以In₂ O₃ 表示之方鐵錳礦結晶相。
一種氧化物燒結體，其含有In元素、Ga元素、Al元素及Ln元素，且包含晶格常數為11.93×10^-10 m以上且12.20×10^-10 m以下之石榴石結晶相、及以In₂ O₃ 表示之方鐵錳礦結晶相， (其中，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素)。
如請求項23或24之氧化物燒結體，其中Ln為Yb元素。
一種濺鍍靶，其具有如請求項20至25中任一項之氧化物燒結體。
一種氧化物燒結體，其以原子比滿足下述之式(2-1)至(2-3)之範圍含有In元素、Ga元素、及Ln元素， 0.75≦In/(In＋Ga＋Ln)≦0.96・・・(2-1) 0.03≦Ga/(In＋Ga＋Ln)≦0.10・・・(2-2) 0.01≦Ln/(In＋Ga＋Ln)≦0.15・・・(2-3) (式中，In、Ga、Ln分別表示氧化物燒結體中之In元素、Ga元素及Ln元素之原子數；又，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素)。
如請求項27之氧化物燒結體，其含有以Yb₃ Ga₅ O₁₂ 表示之石榴石結晶相、及以In₂ O₃ 表示之方鐵錳礦結晶相。
一種氧化物燒結體，其以原子比滿足下述之式(2-4)至(2-7)之範圍含有In元素、Ga元素、Ln元素及Al元素， 0.70≦In/(In＋Ga＋Ln＋Al)≦0.95・・・(2-4) 0.03≦Ga/(In＋Ga＋Ln＋Al)≦0.10・・・(2-5) 0.01≦Ln/(In＋Ga＋Ln＋Al)≦0.10・・・(2-6) 0.01≦Al/(In＋Ga＋Ln＋Al)≦0.10・・・(2-7) (式中，In、Ga、Ln、Al分別表示氧化物燒結體中之In元素、Ga元素、Ln元素及Al元素之原子數；又，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素)。
如請求項29之氧化物燒結體，其含有Sn元素100～10000 ppm。
如請求項29或30之氧化物燒結體，其中上述氧化物燒結體包含以通式(I)表示之石榴石結晶相、及以In₂ O₃ 表示之方鐵錳礦結晶相， Ln₃ (Ga_5-X Al_X )O₁₂ ・・・通式(I) (式中，X為0＜X＜5)。
一種氧化物燒結體，其含有In元素、Sn元素及Ln元素，且各元素之原子比滿足下述之式(2-8)至(2-10)， 0.55≦In/(In＋Sn＋Ln)≦0.90・・・(2-8) 0.05≦Sn/(In＋Sn＋Ln)≦0.25・・・(2-9) 0.05≦Ln/(In＋Sn＋Ln)≦0.20・・・(2-10) (式中，In、Sn、Ln分別表示氧化物燒結體中之In元素、Sn元素及Ln元素之原子數；又，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素)。
如請求項32之氧化物燒結體，其中上述氧化物燒結體含有以SnO₂ 表示之金紅石結晶相、及以In₂ O₃ 表示之方鐵錳礦結晶相。
一種氧化物半導體薄膜，其含有In元素、Ga元素、及Ln元素，且各元素之原子比滿足下述之式(2-1)至(2-3)， 0.75≦In/(In＋Ga＋Ln)≦0.96・・・(2-1) 0.03≦Ga/(In＋Ga＋Ln)≦0.10・・・(2-2) 0.01≦Ln/(In＋Ga＋Ln)≦0.15・・・(2-3) (式中，In、Ga、Ln分別表示氧化物半導體薄膜中之In元素、Ga元素及Ln元素之原子數；又，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素)。
一種氧化物半導體薄膜，其含有In元素、Ga元素、Ln元素及Al元素，且各元素之原子比滿足下述之式(2-4)至(2-7)， 0.70≦In/(In＋Ga＋Ln＋Al)≦0.95・・・(2-4) 0.03≦Ga/(In＋Ga＋Ln＋Al)≦0.10・・・(2-5) 0.01≦Ln/(In＋Ga＋Ln＋Al)≦0.10・・・(2-6) 0.01≦Al/(In＋Ga＋Ln＋Al)≦0.10・・・(2-7) (式中，In、Ga、Ln、Al分別表示氧化物半導體薄膜中之In元素、Ga元素、Ln元素及Al元素之原子數；又，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素)。
如請求項35之氧化物半導體薄膜，其含有Sn元素100～10000 ppm。
一種氧化物半導體薄膜，其含有In元素、Sn元素及Ln元素，且各元素之原子比滿足下述之式(2-8)至(2-10)， 0.55≦In/(In＋Sn＋Ln)≦0.90・・・(2-8) 0.05≦Sn/(In＋Sn＋Ln)≦0.25・・・(2-9) 0.05≦Ln/(In＋Sn＋Ln)≦0.20・・・(2-10) (式中，In、Sn、Ln分別表示氧化物半導體薄膜中之In元素、Sn元素及Ln元素之原子數；又，Ln表示選自Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu之一種以上之金屬元素)。
一種薄膜電晶體，其含有如請求項34至37中任一項之氧化物半導體薄膜。
一種電子機器，其包含如請求項38之薄膜電晶體。
一種影像感測器，其特徵在於包含：光電轉換元件、源極或汲極之一者電性連接於上述光電轉換元件之n型傳輸電晶體、電性連接於上述傳輸電晶體之源極或汲極之另一者之信號電荷儲存部、具備電性連接於上述傳輸電晶體之源極或汲極之另一者、及上述信號電荷儲存部之閘極的p型放大電晶體、及具備電性連接於上述信號電荷儲存部之源極或汲極之n型重置電晶體，上述傳輸電晶體及上述重置電晶體中，通道形成區域具有氧化物半導體薄膜，且上述氧化物半導體薄膜含有選自In元素、Sn元素、及Ga元素之一種以上之元素與選自Al元素、Y元素、鑭系元素Ln之一種以上之元素。
如請求項40之影像感測器，其中上述氧化物半導體薄膜不含Zn元素。
如請求項40之影像感測器，其中上述氧化物半導體薄膜為非晶質。
如請求項40之影像感測器，其中上述氧化物半導體薄膜為結晶質。
如請求項40之影像感測器，其中上述氧化物半導體薄膜之原子組成比滿足下述式(3-1)及式(3-2)， 0.60≦(In＋Sn＋Ga)/(In＋Sn＋Ga＋Al＋Y＋Ln)≦0.98 ・・・(3-1) 0.02≦(Al＋Y＋Ln)/(In＋Sn＋Ga＋Al＋Y＋Ln)≦0.40 ・・・(3-2) (式中，In、Sn、Ga、Al、Y、Ln分別表示氧化物半導體薄膜中之In元素、Sn元素、Ga元素、Al元素、Y元素及鑭系元素Ln之原子數)。
如請求項40至44中任一項之影像感測器，其中上述氧化物半導體薄膜含有In元素、Sn元素、Ga元素、及Al元素，且原子組成比滿足下述式(3-3)至式(3-6)， 0.01≦Ga/(In＋Ga＋Sn)≦0.30 ・・・(3-3) 0.01≦Sn/(In＋Ga＋Sn)≦0.40 ・・・(3-4) 0.55≦In/(In＋Ga＋Sn)≦0.98 ・・・(3-5) 0.05≦Al/(In＋Ga＋Sn＋Al)≦0.30 ・・・(3-6) (式中，In、Sn、Ga、Al分別表示氧化物半導體薄膜中之In元素、Sn元素、Ga元素及Al元素之原子數)。
如請求項40至44中任一項之影像感測器，其中上述氧化物半導體薄膜含有In元素、Sn元素、Ga元素、及Al元素，且原子組成比滿足下述式(3-7)至式(3-10)， 0.01≦Ga/(In＋Ga＋Sn)≦0.50 ・・・(3-7) 0.01≦Sn/(In＋Ga＋Sn)≦0.50 ・・・(3-8) 0.20≦In/(In＋Ga＋Sn)＜0.55 ・・・(3-9) 0.05≦Al/(In＋Ga＋Sn＋Al)≦0.30 ・・・(3-10) (式中，In、Sn、Ga、Al分別表示氧化物半導體薄膜中之In元素、Sn元素、Ga元素及Al元素之原子數)。
如請求項40至44中任一項之影像感測器，其中上述氧化物半導體薄膜含有In元素、Sn元素、Ga元素、及Ln元素，且原子組成比滿足下述式(3-11)至(3-14)， 0.01≦Ga/(In＋Ga＋Sn)≦0.30 ・・・(3-11) 0.01≦Sn/(In＋Ga＋Sn)≦0.40 ・・・(3-12) 0.55≦In/(In＋Ga＋Sn)≦0.98 ・・・(3-13) 0.03≦Ln/(In＋Ga＋Sn＋Ln)≦0.25 ・・・(3-14) (式中，In、Sn、Ga、Ln分別表示氧化物半導體薄膜中之In元素、Sn元素、Ga元素及鑭系元素Ln之原子數)。
如請求項40至44中任一項之影像感測器，其中上述氧化物半導體薄膜含有In元素、Sn元素、Ga元素、Al元素及Y元素，且原子組成比滿足下述式(3-15)及式(3-16)， 0.03≦(Al＋Ga＋Y)/(In＋Y＋Al＋Ga)＜0.50・・・(3-15) 0.05≦[(Al＋Ga)/(In＋Al＋Ga＋Y)]/[(Y＋Al＋Ga)/(In＋Al＋Ga＋Y)]≦0.75 ・・・(3-16) (式中，In、Sn、Ga、Al、Y分別表示氧化物半導體薄膜中之In元素、Sn元素、Ga元素、Al元素及Y元素之原子數)。
如請求項40至44中任一項之影像感測器，其中上述氧化物半導體薄膜之原子組成比滿足下述式(3-17)， 0.0001≦(Al＋Y)/(In＋Al＋Y)≦0.1・・・(3-17) (式中，In、Al、Y分別表示氧化物半導體薄膜中之In元素、Al元素及Y元素之原子數)。
如請求項40至44中任一項之影像感測器，其中上述氧化物半導體薄膜之原子組成比滿足下述式(3-18)， 0.01≦(Y＋Ln＋Al＋Ga)/(In＋Y＋Ln＋Al＋Ga)≦0.5・・・(3-18) (式中，In、Ga、Al、Y、Ln分別表示氧化物半導體薄膜中之In元素、Ga元素、Al元素、Y元素及鑭系元素Ln之原子數)。
如請求項43之影像感測器，其中上述氧化物半導體薄膜以氧化銦作為主成分，且包含具有單一之結晶方位之表面結晶粒子。
如請求項43之影像感測器，其中於上述氧化物半導體薄膜中，鎵元素固溶於氧化銦中，銦元素與鎵元素相對於全部金屬原子之含有率為80原子%以上，上述氧化物半導體薄膜具有以In₂ O₃ 表示之方鐵錳礦結構，且原子組成比滿足下述式(3-19)， 0.001≦Ga/(Ga＋In)≦0.10・・・(3-19) (式中，In、Ga分別表示氧化物半導體薄膜中之In元素及Ga元素之原子數)。