JP2016026268A - In−Ga−Sn系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子 - Google Patents

In−Ga−Sn系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子 Download PDF

Info

Publication number
JP2016026268A
JP2016026268A JP2015202851A JP2015202851A JP2016026268A JP 2016026268 A JP2016026268 A JP 2016026268A JP 2015202851 A JP2015202851 A JP 2015202851A JP 2015202851 A JP2015202851 A JP 2015202851A JP 2016026268 A JP2016026268 A JP 2016026268A
Authority
JP
Japan
Prior art keywords
oxide
sintered body
oxide sintered
less
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015202851A
Other languages
English (en)
Other versions
JP6141381B2 (ja
Inventor
将之 糸瀬
Masayuki Itose
将之 糸瀬
麻美 西村
Asami Nishimura
麻美 西村
雅司 笠見
Masashi Kasami
雅司 笠見
矢野 公規
Kiminori Yano
公規 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to JP2015202851A priority Critical patent/JP6141381B2/ja
Publication of JP2016026268A publication Critical patent/JP2016026268A/ja
Application granted granted Critical
Publication of JP6141381B2 publication Critical patent/JP6141381B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】半導体素子の作製の際のパターニング工程に適した酸化物半導体膜、及び半導体膜を成膜できる酸化物焼結体を提供する。【解決手段】インジウム元素(In)、ガリウム元素(Ga)及び錫元素(Sn)を、下記式(1)〜(3)の原子比で含む酸化物焼結体。0.10≦In/(In+Ga+Sn)≦0.60 (1)0.10≦Ga/(In+Ga+Sn)≦0.55 (2)0.0001<Sn/(In+Ga+Sn)≦0.60 (3)【選択図】なし

Description

本発明は、In−Ga−Sn系酸化物焼結体、スパッタリングターゲット、酸化物半導体膜、及び半導体素子に関する。
酸化インジウムを含む非晶質の酸化物膜は、可視光透過性を有し、かつ導電体、半導体から絶縁体まで広い電気特性を有するため、透明導電膜や薄膜トランジスタ等に用いる半導体膜として着目されている。
酸化物膜の成膜方法としては、スパッタリング、PLD(パルスレーザーデポジション)、蒸着等の物理的な成膜や、ゾルゲル法等の化学的な成膜が検討されている。比較的低温で大面積に均一に成膜できる方法として、スパッタリング法、PLD法、電子線ビーム蒸着法等の物理的成膜が中心に検討されている。物理的成膜法で酸化物薄膜を成膜する際は、均一に、安定して、効率よく、高い成膜速度で成膜するために、酸化物焼結体からなるターゲットを用いることが一般的である。特に、酸化物焼結体からなるターゲットをスパッタリング法に適用すると量産性に優れるため、フラットディスプレイ等大面積の用途に用いることができる。
酸化物焼結体について、細川・中村等によって、酸化インジウムと酸化亜鉛を含むn型半導体材料が見出されて以来、特に、酸化インジウムと酸化亜鉛を含む種々の酸化物半導体が注目されてきた(特許文献1)。最近では、酸化インジウム、酸化ガリウム及び酸化亜鉛からなるターゲットを利用して作製した非晶質酸化物半導体膜を薄膜トランジスタとして駆動させる方法が検討されている(特許文献2)。しかし、酸化亜鉛を大量に含む非晶質酸化物半導体膜は、有機酸系エッチング液(例えば、蓚酸エッチング液)でウェットエッチングできるというメリットがある一方、無機酸系ウェットエッチング液(例えばリン酸/硝酸/酢酸の混酸ウェットエッチング液)にも溶けやすく、Mo(モリブデン)やAl(アルミニウム)等とのウェットエッチングの選択比が小さいという課題があった。また、酸化亜鉛を含む非晶質酸化物半導体膜はドライエッチィングでパターニングする際にエッチング速度が遅いという課題があった。
一方、これらの課題を解決するために、酸化インジウム、酸化ガリウム、酸化亜鉛に酸化錫を加えた酸化物半導体膜及びその作製のためのスパッタリングターゲットが公開されている(特許文献3)。しかし、酸化インジウム、酸化ガリウム、酸化亜鉛及び酸化錫からなるスパッタリングターゲットは、管理すべき元素数が多く、製造工程や品質管理が複雑となるという課題があった。
また、亜鉛元素を含むとシリコン基板上等のSi含有層上で種々の素子を作製する際、亜鉛元素がSi含有層内に拡散し、特性が劣化するという課題があり、適用できる素子構成が制限されていた。
また、酸化インジウム、酸化ガリウム及び酸化錫からなる酸化物薄膜及び酸化物薄膜を作製するためのターゲットが公開されている。しかし、透明導電膜を目指した検討であり、酸化物半導体膜、特に、薄膜トランジスタの検討はなされていなかった。また、インジウム含有量が多く酸化物半導体膜の作製に適したものではなかった(特許文献3)。
また、T phaseと呼ぶ領域でGa3−xIn5+xSn16で表される化合物が合成できることが開示されている。しかし、ターゲットへの適用、酸化物半導体膜作製への適用等は行われていなかった(非特許文献1)。
また、酸化インジウム、酸化ガリウム及び酸化錫からなる酸化物焼結体ターゲットの検討がなされている(特許文献4、5)。しかし、透明導電膜の作製を意図したものであり、半導体膜を成膜するには組成比が不適切であり、半導体成膜時に適した性状の検討もなされていなかった。
また、InGaSnOターゲットを用いることでInGaSnO(4≦x≦5)薄膜を形成し、薄膜トランジスタの活性層とすることが検討されている(特許文献6)。しかし、適切なターゲット性状、ターゲットの製造方法の検討、プロセスに適した組成比の検討等は行われていなかった。
特開2006−114928号公報 WO2009/075281号 WO2008/139654号 WO2009/128424号 特開2000−129432号公報 特開2007−123661号公報
D.D.Edwards et.al.,Appl.Phys.Lett.70(13),(1997)1706
本発明は、半導体素子の作製の際のパターニング工程に適した酸化物半導体膜、及び前記半導体膜を成膜できる酸化物焼結体を提供することを目的とする。
本発明者は、鋭意研究を重ねた結果、酸化錫を含み酸化亜鉛を含まない組成(酸化インジウム、酸化ガリウム、酸化錫からなる組成)の酸化物焼結体ターゲットにより、元素数を増加させること無く、無機酸系ウェットエッチング液(例えばリン酸/硝酸/酢酸の混酸ウェットエッチング液)に耐性のある酸化物半導体膜が作製できることを見出した。また、このターゲットにより、酸化インジウム、酸化ガリウム、酸化亜鉛からなる半導体膜同等の特性を示す半導体膜が作製できることを見出した。
さらに、酸化錫の組成比を選定することで、ドライエッチングの際の選択比も向上できることを見出した。
さらに、Ga3−xIn5+xSn16で表される結晶構造の化合物を含む製造条件を見出した。Ga3−xIn5+xSn16で表される結晶構造の化合物を含むことで、抵抗が低く密度が高くターゲットとして適した特性を持つ酸化物焼結体を得られることを見出した。
本発明によれば、以下の酸化物焼結体等が提供される。
1.インジウム元素(In)、ガリウム元素(Ga)及び錫元素(Sn)を、下記式(1)〜(3)の原子比で含む酸化物焼結体。
0.10≦In/(In+Ga+Sn)≦0.60 (1)
0.10≦Ga/(In+Ga+Sn)≦0.55 (2)
0.0001<Sn/(In+Ga+Sn)≦0.60 (3)
2.前記In、Ga及びSnの原子比が下記式(4)及び(5)を満たす1に記載の酸化物焼結体。
0.01≦Sn/(In+Ga+Sn)≦0.30 (4)
0.30≦Ga/(In+Ga+Sn)≦0.55 (5)
3.前記In、Ga及びSnの原子比が下記式(6)及び(7)を満たす1に記載の酸化物焼結体。
0.30<Sn/(In+Ga+Sn)≦0.60 (6)
0.10≦In/(In+Ga+Sn)<0.60 (7)
4.亜鉛元素(Zn)の含有量が10000ppm以下である1〜3のいずれかに記載の酸化物焼結体。
5.Ga3−xIn5+xSn16(式中、Xは0〜1である。)で表される結晶構造の化合物を含む1〜4のいずれかに記載の酸化物焼結体。
6.上記1〜5のいずれかに記載の酸化物焼結体を用いたスパッタリングターゲット。
7.下記(a)〜(e)の工程を含む6のスパッタリングターゲットの製造方法。
(a)原料化合物粉末を混合して混合物を調製する工程
(b)前記混合物を成形して平均厚み5.5mm以上の成形体を調製する工程
(c)前記成形体を1280℃以上1520℃以下で2時間以上96時間以下焼結する工程
(d)工程(c)で得た焼結体の表面を0.3mm以上研削する工程
(e)焼結体をバッキングプレートにボンディングする工程
8.インジウム元素(In)、ガリウム元素(Ga)及び錫元素(Sn)を、下記式(1)〜(3)の原子比で含み、電子キャリア密度が1014cm−3以上1019cm−3以下である酸化物半導体膜。
0.10≦In/(In+Ga+Sn)≦0.60 (1)
0.10≦Ga/(In+Ga+Sn)≦0.55 (2)
0.0001<Sn/(In+Ga+Sn)≦0.60 (3)
9.上記8の酸化物半導体膜を用いた半導体素子。
本発明では、元素数が増加させることなく、半導体素子の作製の際のパターニング工程に適した酸化物半導体膜、及び前記半導体膜を成膜できる酸化物焼結体ターゲットを提供できる。
実施例で作製した薄膜トランジスタの概略断面図である。 実施例1で作製した酸化物焼結体のX線回折チャートである。 実施例6で作製した酸化物焼結体のX線回折チャートである。 参考例7で作製した酸化物焼結体のX線回折チャートである。 実施例8で作製した酸化物焼結体のX線回折チャートである。 実施例1,6,8及び参考例7のX線回折チャートの拡大図(2θ=28−38°)である。 実施例1,6,8及び参考例7のX線回折チャートの拡大図(2θ=47−57°)である。 実施例1,6,8及び参考例7のX線回折チャートの拡大図(2θ=57−67°)である。
本発明の酸化物焼結体は、インジウム元素(In)、ガリウム元素(Ga)及び錫元素(Sn)を含有する酸化物焼結体である。そして、各元素の原子比が下記式(1)〜(3)を満たすことを特徴とする。
0.10≦In/(In+Ga+Sn)≦0.60 (1)
0.10≦Ga/(In+Ga+Sn)≦0.55 (2)
0.0001<Sn/(In+Ga+Sn)≦0.60 (3)
上記(1)〜(3)を満たすことにより、半導体素子の作製の際のパターニング工程に適した酸化物半導体膜を成膜できる酸化物焼結体が得られる。さらに、抵抗が低く、相対密度の高い酸化物焼結体や色むらが少なく外観の良好な酸化物焼結体を得られる。
本発明の酸化物焼結体において、Sn及びGaの原子比は、下記式(4)及び(5)を満たすことが好ましく、さらに、下記式(8)及び(9)を満たすことが好ましく、特に、下記式(10)及び(11)を満たすことが好ましい。
0.01≦Sn/(In+Ga+Sn)≦0.30 (4)
0.30≦Ga/(In+Ga+Sn)≦0.55 (5)
0.03≦Sn/(In+Ga+Sn)≦0.15 (8)
0.30<Ga/(In+Ga+Sn)≦0.50 (9)
0.04≦Sn/(In+Ga+Sn)≦0.11 (10)
0.32≦Ga/(In+Ga+Sn)≦0.48 (11)
上記範囲内であると、有機酸系エッチング液(例えば蓚酸エッチング液)でウェットエッチングでき、かつ無機酸系ウェットエッチング液(例えばリン酸/硝酸/酢酸の混酸ウェットエッチング液)には溶けにくく、電極に使用するMo(モリブデン)やAl(アルミニウム)等とのウェットエッチングの選択比が大きい。
また、Sn/(In+Ga+Sn)を30原子%以下とすることにより、酸化錫の低級酸化物の生成(Sn平均価数の低下)によるトランジスタ性能の低下(移動度の低下、オンオフ比の低下)を避けることが出来る。15原子%以下だと、特に移動度やオンオフ比の向上が期待できる。
また、Ga/(In+Ga+Sn)を30原子%以上とすることで、透過率が向上し、TFTとした際に光劣化を抑えられることが期待できる。
尚、Sn及びGaの原子比が、上式(4)〜(11)を満たす場合、Inの原子比は下記式の範囲が好ましい。
0.40≦In/(In+Ga+Sn)≦0.60
また、本発明の酸化物焼結体においては、Snの原子比が下記式(6)及び(7)を満たす場合も好ましい。
0.30<Sn/(In+Ga+Sn)≦0.60 (6)
0.10≦In/(In+Ga+Sn)<0.60 (7)
Snの原子比が式(6)の範囲内であると、ドライエッチングの速度が速く、半導体層の形成にドライエッチングを用いる際に製造速度を早くすることができる。尚、Sn元素の原子比が大きいほどドライエッチングの速度は速くなるが、Sn元素の原子比が0.60超であると、酸化物半導体中に酸化錫の低級酸化物が生成し、特性を低下させるおそれがある。
尚、Snの原子比が、上式(6)を満たす場合、In及びGaの原子比は下記式の範囲が好ましい。
0.20≦In/(In+Ga+Sn)≦0.40
0.20≦Ga/(In+Ga+Sn)≦0.40
本発明の酸化物焼結体では、亜鉛元素(Zn)の含有量が10000ppm以下であることが好ましい。即ち、本発明の効果を損なわない範囲でZnを含んでいてもよい。Znの含有量は、1000ppm以下がより好ましく、100ppm以下(実質的に含んでいない)が特に好ましい。尚、本願において「ppm」は「原子ppm」を意味する。Znの含有量が少ないことで、熱処理等を行ってもSi基板等への亜鉛の拡散が起きないという利点がある。また、無機酸に対する耐性が向上するので、無機系ウェットエッチング液に対するMoやAlとのエッチング選択比が向上する。さらに、高温度で焼結しても表面部分の変質が少なくなり、その結果、研削の厚みを薄くできる(研削せず研磨のみでも表面の性状が安定する)。さらに、表面と内部の性状(結晶構造・抵抗・粒子径)の差が少なくなる。
尚、本発明においては、酸化物焼結体に含有される金属元素は、実質的にIn,Ga及びSnのみであってもよい。ここで、本願において「実質的」とは、ターゲットとしての効果が上記金属酸化物焼結体を構成する金属元素の組成に起因すること、又は金属酸化物焼結体を構成する金属酸化物の95重量%以上100重量%以下(好ましくは98重量%以上100重量%以下、特に好ましくは99.99重量%以上100.00重量%以下)が上記金属元素の酸化物であることを意味する。
さらに、本発明は、通常入手可能な原料の精製工程上不可避的に含まれている元素やプロセス上不可避的に混入する不純物を含んでいてもよい。上記元素や上記不純物は、全構成成分に対して10ppm以下であることが好ましい。
本発明の酸化物焼結体に含まれる各元素の原子比は、誘導結合プラズマ発光分析装置(ICP−AES)により含有元素を定量分析して求めることができる。
具体的に、ICP−AESを用いた分析では、溶液試料をネブライザーで霧状にして、アルゴンプラズマ(約6000〜8000℃)に導入すると、試料中の元素は熱エネルギーを吸収して励起され、軌道電子が基底状態から高いエネルギー準位の軌道に移る。この軌道電子は10−7〜10−8秒程度で、より低いエネルギー準位の軌道に移る。この際にエネルギーの差を光として放射し発光する。この光は元素固有の波長(スペクトル線)を示すため、スペクトル線の有無により元素の存在を確認できる(定性分析)。
また、それぞれのスペクトル線の大きさ(発光強度)は試料中の元素数に比例するため、既知濃度の標準液と比較することで試料濃度を求めることができる(定量分析)。
定性分析で含有されている元素を特定後、定量分析で含有量を求め、その結果から各元素の原子比を求める。
本発明の酸化物焼結体は、Ga3−xIn5+xSn16(式中、Xは0〜1である。)で表される結晶構造の化合物を含むことが好ましい。
Ga3−xIn5+xSn16で表される結晶構造の化合物としては、GaInSn16やGa2.4In5.6Sn16等があげられる。Ga3−xIn5+xSn16で表される結晶構造の化合物であれば制限はない。
Ga3−xIn5+xSn16で表される結晶構造の化合物であることは、JCPDS(Joint Committee of Powder Diffraction Standards)カードと参照してGaInSn16(JCPDSカード:51−0205)やGa2.4In5.6Sn16(JCPDSカード:51−0204)と一致する、あるいは同一のパターンでピークシフトしていることから判断する。
本発明の酸化物焼結体を後述のX線回析で分析すると、(1)30.0〜32.0°、(2)35.0〜37.0°、(3)51.0〜53.0°、(4)60.5〜63.0°の範囲にピークが存在する。好ましくは、(1)30.5〜31.5°、(2)35.5〜36.5°、(3)51.5〜52.5°、(4)61.0〜62.5°の範囲にピークが存在する。
本発明の酸化物焼結体は、上記Ga3−xIn5+xSn16で表される結晶構造の化合物が、主成分、又は第二成分であることが望ましい。主成分であることが、特に望ましい。主成分、又は第二成分であるか否かは、後述のX線回析によって得られたピークの高さによって判断する。具体的には、主成分とは最大ピーク強度が最も高いものであり、第二成分とは最大ピーク強度が主成分の次に高いものである。
上記Ga3−xIn5+xSn16で表される結晶構造の化合物を含む酸化物焼結体は、ターゲットとして使用すると特に抵抗が低く密度が高いという特性を示す。
X線回折の測定条件は例えば以下の通りである。
装置:(株)リガク製Ultima−III
X線:Cu−Kα線(波長1.5406Å、グラファイトモノクロメータにて単色化)
2θ−θ反射法、連続スキャン(1.0°/分)
サンプリング間隔:0.02°
スリット DS、SS:2/3°、RS:0.6mm
尚、結晶構造X線回折パターンで構造が判断されれば、酸素が過剰であったり不足(酸素欠損)であったりしても構わない。即ち、化学量論比通りでもずれていても良い。本発明では、酸素欠損を持っていることが好ましい。酸素が過剰であるとターゲットとした時抵抗が高くなりすぎるおそれがある。
本発明の酸化物焼結体は、スパッタリングターゲットに好適である。以下、本発明の酸化物焼結体及びスパッタリングターゲットの製造方法について説明する。
本発明のスパッタリングターゲット(酸化物焼結体)は、下記(a)〜(e)の工程を含む製法により得ることができる。
(a)原料化合物粉末を混合して混合物を調製する工程
(b)前記混合物を成形して平均厚み5.5mm以上の成形体を調製する工程
(c)前記成形体を1280℃以上1520℃以下で2時間以上96時間以下焼結する工程
(d)焼結体の表面を0.3mm以上研削する工程
(e)焼結体をバッキングプレートにボンディングする工程
(1)工程(a):配合工程
配合工程は、スパッタリングターゲットの原料である金属酸化物を混合する必須の工程である。
原料としては、インジウム化合物の粉末、ガリウム化合物の粉末、スズ化合物の粉末等の粉末を用いるインジウムの化合物としては、例えば、酸化インジウム、水酸化インジウム等が挙げられる。錫及びガリウムの化合物としては、例えば、それぞれの酸化物、水酸化物等が挙げられる。各々の化合物として、焼結のしやすさ、副生成物の残存のし難さから、酸化物が好ましい。
また、原料の純度は、通常2N(99質量%)以上、好ましくは3N(99.9質量%)以上、特に好ましくは4N(99.99質量%)以上である。純度が2Nより低いと耐久性が低下する、液晶ディスプレイに用いた際に液晶側に不純物が入り、焼き付けが起こるおそれがある。
金属酸化物等のターゲットの製造に用いる原料を混合し、通常の混合粉砕機、例えば、湿式ボールミルやビーズミル又は超音波装置を用いて、均一に混合・粉砕することが好ましい。
本発明においては、原料の成形前に仮焼工程を設けてもよい。仮焼工程は、スパッタリングターゲットの原料である化合物の混合物を得た後、この混合物を仮焼する、必要に応じて設けられる工程である。
仮焼により、得られる焼結体の密度を上げることが容易になり好ましいが、コストアップになるおそれがある。そのため、仮焼を行わずに密度を上げることがより好ましい。
仮焼工程においては、原料混合物を500〜1200℃で、1〜100時間熱処理することが好ましい。500℃未満又は1時間未満の熱処理では、インジウム化合物、ガリウム化合物、錫化合物の熱分解が不十分となる場合がある。一方、熱処理条件が、1200℃を超える場合又は100時間を超える場合には、粒子の粗大化が起こる場合がある。
仮焼は、特に、800〜1200℃の温度範囲で、2〜50時間実施することが好ましい。
尚、ここで得られた仮焼物は、下記の成形工程及び焼成工程の前に粉砕するのが好ましい。
(2)工程(b):成形工程
成形工程は、原料混合物(上記仮焼工程を設けた場合には仮焼物)を加圧成形して成形体とする必須の工程である。この工程により、ターゲットとして好適な形状に成形する。仮焼工程を設けた場合には、得られた仮焼物の微粉末を造粒した後、プレス成形により所望の形状に成形することができる。
成形体の平均厚みは5.5mm以上が好ましく、6mm以上がより好ましく、8mm以上がさらに好ましく、12mm以上が特に好ましい。5.5mm以上だと、膜厚方向の温度勾配が現象し、表面と深部の結晶型の組合せの変動が生じにくくなることが期待できる。
本工程で用いることができる成形処理としては、例えば、プレス成形(一軸プレス)、金型成形、鋳込み成形、射出成形等も挙げられる。焼結密度の高い焼結体(ターゲット)を得るためには、冷間静水圧(CIP)等で成形するのが好ましい。
また、プレス成形(一軸プレス)後に、冷間静水圧(CIP)、熱間静水圧(HIP)等で成形するように、2段階以上の成形工程を設けてもよい。
冷間静水圧、又は静水圧加圧装置を用いる場合、面圧800〜4000kgf/cmで0.5〜60分保持することが好ましく、面圧2000〜3000kgf/cmで2〜30分保持することがより好ましい。前記範囲内であると、成形体内部の組成むら等が減り、均一化されることが期待される。面圧が800kgf/cm未満であると、焼結後の密度が上がらなかったり、抵抗が高くなるおそれがある。面圧4000kgf/cm超であると、装置が大きくなりすぎ不経済となるおそれがある。保持時間が0.5分未満であると焼結後の密度が上がらなかったり、抵抗が高くなるおそれがある。60分超であると時間が掛かりすぎ不経済となるおそれがある。
尚、成形処理は、ポリビニルアルコールやメチルセルロース、ポリワックス、オレイン酸等の成形助剤を用いてもよい。
(3)工程(c):焼結工程
焼結工程は、上記成形工程で得られた成形体を焼成する必須の工程である。
焼結条件としては、酸素ガス雰囲気又は酸素ガス加圧下で行うことが好ましい。酸素ガスを含有しない雰囲気で焼結すると、得られるターゲットの密度を十分に向上させることができず、スパッタリング時の異常放電の発生を十分に抑制できなくなる場合がある。
焼結温度までの昇温速度は3℃/分以下が好ましく、2.5℃/分以下がより好ましく、1.5℃/分以下が特に好ましい。昇温速度が3℃/分超だと、表面と深部の結晶型の組合せが変動するおそれがある。これは、昇温時にターゲットの厚み方向に温度むら等が生じるためと思われる。
尚、昇温の途中で一度昇温を止め所定の温度で保持し、2段階以上で焼結を行っても良い。
焼結温度は、1280℃以上1520℃以下が好ましく、1300℃以上1500℃以下がより好ましく、1320℃以上1480℃以下がより好ましい。
焼結時間は、2時間以上96時間以下が好ましく、4時間以上48時間以下がより好ましく、6時間以上24時間以下が特に好ましい。
冷却時の降温速度は、通常4℃/分以下、好ましくは2℃/分以下、より好ましくは1℃/分以下、さらに好ましくは0.8℃/分以下、特に好ましくは0.5℃/分以下である。4℃/分以下であると本発明の結晶型が得られやすい。また、降温時にクラックが発生しにくい。
本発明においては、上記焼結工程で得られた焼結体のバルク抵抗を全体として低減するために、還元処理工程を設けてもよい。還元方法としては、例えば、還元性ガスによる方法や真空焼成又は不活性ガスによる還元等が挙げられる。
還元性ガスによる還元処理の場合、水素、メタン、一酸化炭素や、これらのガスと酸素との混合ガス等を用いることができる。
不活性ガス中での焼成による還元処理の場合、窒素、アルゴンや、これらのガスと酸素との混合ガス等を用いることができる。
尚、本発明では、還元処理は行わないことが好ましい。還元処理を行うと、表面部と深部の抵抗値の違いを発生、又は増幅させるおそれがある。
(4)工程(d):研削工程
研削(加工)工程は、上記のようにして焼結して得られた焼結体を、スパッタリング装置への装着に適した形状に切削加工する工程である。
本発明では、上記工程(c)で得た焼結体の表面を0.3mm以上研削する。研削する深さは、0.5mm以上が好ましく、2mm以上が特に好ましい。0.3mm未満だと表面付近の結晶構造の変動部分を取り除けないおそれがある。
酸化物焼結体をスパッタリングターゲット素材とするには、該焼結体を例えば、平面研削盤で研削して表面粗さRa5μm以下の素材とする。ここで、さらにスパッタリングターゲットのスパッタ面に鏡面加工を施して、平均表面粗さRaが1000オングストローム以下としてもよい。この鏡面加工(研磨)は機械的な研磨、化学研磨、メカノケミカル研磨(機械的な研磨と化学研磨の併用)等の、すでに知られている研磨技術を用いることができる。例えば、固定砥粒ポリッシャー(ポリッシュ液:水)で#2000以上にポリッシングしたり、又は遊離砥粒ラップ(研磨材:SiCペースト等)にてラッピング後、研磨材をダイヤモンドペーストに換えてラッピングすることによって得ることができる。このような研磨方法には特に制限はない。
(5)工程(e):ボンディング工程
研削後の焼結体をバッキングプレートにボンディングする工程である。
尚、研削工程後の酸化物焼結体の清浄処理には、エアーブローや流水洗浄等を使用できる。エアーブローで異物を除去する際には、ノズルの向い側から集塵機で吸気を行なうとより有効に除去できる。尚、エアーブローや流水洗浄では限界があるので、さらに超音波洗浄等を行なうこともできる。この超音波洗浄は周波数25〜300KHzの間で多重発振させて行なう方法が有効である。例えば周波数25〜300KHzの間で、25KHz刻みに12種類の周波数を多重発振させて超音波洗浄を行なうのが良い。
本発明の酸化物焼結体からなるスパッタリングターゲットは、相対密度が85%以上が好ましく、92%以上がより好ましく、95%以上がさらに好ましく、97%以上が特に好ましい。焼結体の相対密度が85%以上であればスパッタリングターゲットとして用いた時、割れやクラックの発生するおそれが少なくなる。また、成膜速度が速くなる。
また、比抵抗は、700mΩcm以下が好ましく、100mΩcm以下がより好ましく、50mΩcm以下がさらに好ましく、20mΩcm以下が特に好ましい。焼結体の比抵抗が700mΩcm以下だとスパッタリングターゲットとして用いた時、スパッタ電力を下げても成膜することができる。特に20mΩcm以下だと、DCスパッタリングしてもターゲットにクラックが発生するおそれが少ない。
また、酸化物焼結体内部において、粒径2μm以上のガリウム酸化物の凝集部分の数が10個/8100μm以下であることが好ましい。
本発明のスパッタリングターゲットを用いて、基板等の対象物にスパッタすることにより、本発明の酸化物半導体薄膜を成膜することができる。
本発明の酸化物半導体膜は、In、Ga及びSnの各元素を、上記式(1)〜(3)の原子比で含み、電子キャリア密度が1014cm−3以上1019cm−3以下である。酸化物半導体膜は、上述した本発明のスパッタリングターゲット、及び公知のスパッタリング装置を使用して作製できる。
電子キャリア密度は、ホール測定装置(例えば、東陽テクニカ製、Resi Test8310)を用いて評価する。
また、作製した酸化物半導体膜のX線光電子分光法(XPS)で測定したSn平均価数は、+3.0以上が好ましく、+3.2以上がより好ましく、+3.6以上が特に好ましく、+3.8以上がさらに好ましい。Sn平均価数は高いほど好ましいが、通常上限は+4.0である。
Sn平均価数は、+3.0以上であると、TFTを作製した際に、移動度が高くなるなどTFTの特性が向上する。
XPS価電子帯スペクトルでは、Sn5sに起因するバンドは、低級酸化物であるSnO(Sn+2:4d105sの電子配置)のスペクトルのみにみられ、SnO(Sn+4:4d10の電子配置)にはみられない。そのため、Sn5sバンドの相対強度からSn平均価数を求めることができる(参照:X線光電子分光法、1998年、丸善株式会社刊)。通常、スパッタで作製したSnO膜のSn平均価数は、+2.8程度である。
Sn平均価数を+3.0以上にするには、組成比を本発明の範囲内とし、スパッタリングの際に酸素分圧を2×10−3Pa以上とすると好ましい。また、得られた膜を酸素プラズマに曝すなどで酸化させてもよい。
酸化物半導体薄膜は、各種半導体素子に好適に使用できる。特に、薄膜トランジスタの半導体層、酸化物薄膜層等に、中でも半導体層として好適に使用できる。
以下、半導体素子の例として、薄膜トランジスタについて説明する。
薄膜トランジスタの一例として、本願実施例で作製した薄膜トランジスタの概略断面図を図1に示す。この薄膜トランジスタは、チャンネルストッパー型(逆スタガ型薄膜トランジスタ)である。この薄膜トランジスタは、基板10及びゲート絶縁膜30の間にゲート電極20を挟持しており、ゲート絶縁膜30上にはチャンネル層(酸化物半導体)40が活性層として積層されている。さらに、半導体膜40の端部付近を覆うようにしてソース電極50及びドレイン電極52がそれぞれ設けられている。半導体膜40、ソース電極50及びドレイン電極52で囲まれた部分にエッチングストッパー層(保護膜)60を形成している。
(1)基板
特に制限はなく、本技術分野で公知のものを使用できる。例えば、ケイ酸アルカリ系ガラス、無アルカリガラス、石英ガラス等のガラス基板、シリコン基板、アクリル、ポリカーボネート、ポリエチレンナフタレート(PEN)等の樹脂基板、ポリエチレンテレフタレート(PET)、ポリアミド等の高分子フィルム基材等が使用できる。
(2)半導体層
半導体層は、In、Sn及びGa複合酸化物からなる。このような半導体層は、例えば、本発明のスパッタリングターゲットを使用して薄膜を形成することで作製できる。2種以上の組成の異なるターゲットを用いたコスパッタ法、PLD法(パルスレーザーデポジション法)、ゾルゲル法等でも形成することができる。本発明のスパッタリングターゲットを用いることが、工業化が容易であり好ましい。
本発明において、半導体層は非晶質膜であることが好ましい。非晶質膜であることにより、絶縁膜や保護層との密着性が改善できる、大面積でも均一なトランジスタ特性が容易に得られることとなる。ここで、半導体層が非晶質膜であるかは、X線結晶構造解析により確認できる。明確なピークが観測されない場合が非晶質である。尚、非晶質中に微結晶が含まれていても構わない。
(3)半導体層の保護層
電界効果型トランジスタは、半導体の保護層を有していてもよい。半導体の保護層を形成する材料は特に制限はない。本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、SiO,SiNx,Al,Ta,TiO,MgO,ZrO,CeO,KO,LiO,NaO,RbO,Sc,Y,Hf,CaHfO,PbTi ,BaTa,SrTiO,AlN等を用いることができる。これらのなかでも、SiO,SiNx,Al,Y,Hf,CaHfOを用いるのが好ましく、より好ましくはSiO,SiNx,Y,Hf,CaHfOであり、特に好ましくはSiO,Y,Hf,CaHfO等の酸化物である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい(例えば、SiOでもSiOxでもよい)。また、SiNxは水素元素を含んでいても良い。
このような保護膜は、異なる2層以上の絶縁膜を積層した構造でもよい。
(4)ゲート絶縁膜
ゲート絶縁膜を形成する材料にも特に制限はない。本実施形態の発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、SiO,SiNx,Al,Ta,TiO,MgO,ZrO,CeO,KO,LiO,NaO,RbO,Sc,Y,Hf,CaHfO,PbTi ,BaTa,SrTiO,AlN等を用いることができる。これらのなかでも、SiO,SiNx,Al,Y,Hf,CaHfOを用いるのが好ましく、より好ましくはSiO,SiNx,Y,Hf,CaHfOである。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい(例えば、SiOでもSiOxでもよい)。また、SiNxは水素元素を含んでいても良い。
このようなゲート絶縁膜は、異なる2層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
また、ゲート絶縁膜は、ポリ(4−ビニルフェノール)(PVP)、パリレン等の有機絶縁膜を用いてもよい。さらに、ゲート絶縁膜は無機絶縁膜及び有機絶縁膜の2層以上積層構造を有してもよい。
(5)電極
ゲート電極、ソ−ス電極及びドレイン電極の各電極を形成する材料に特に制限はなく、本発明の効果を失わない範囲で一般に用いられているものを任意に選択することができる。
例えば、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物、ZnO、SnO等の透明電極や、Al,Ag,Cr,Ni,Mo,Au,Ti,Ta、Cu等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
薄膜トランジスタの各構成部材(層)は、本技術分野で公知の手法で形成できる。具体的に、成膜方法としては、スプレー法、ディップ法、CVD法等の化学的成膜方法、又はスパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法等の物理的成膜方法を用いることができる。キャリア密度が制御し易い、及び膜質向上が容易であることから、好ましくは物理的成膜方法を用い、より好ましくは生産性が高いことからスパッタ法を用いる。
形成した膜を各種エッチング法によりパターニングできる。
本発明では半導体層を、本発明のターゲットを用い、DC又はACスパッタリングにより成膜することが好ましい。DC又はACスパッタリングを用いることにより、RFスパッタリングの場合と比べて、成膜時のダメージを低減できる。このため、薄膜トランジスタにおいて、移動度の向上等の効果が期待できる。
また、本発明では半導体層と半導体の保護層を形成した後に、70〜350℃で熱処理することが好ましい。70℃より低いと得られるトランジスタの熱安定性や耐熱性が低下したり、移動度が低くなったり、S値が大きくなったり、閾値電圧が高くなるおそれがある。一方、350℃より高いと耐熱性のない基板が使用できなかったり、熱処理用の設備費用がかかるおそれがある。
熱処理は、不活性ガス中で酸素分圧が10−3Pa以下の環境下で行うか、あるいは半導体層を保護層で覆った後に行うことが好ましい。上記条件下だと再現性が向上する。
上述した薄膜トランジスタでは、移動度は3cm/Vs以上が好ましく、6cm/Vs以上がより好ましく、10cm/Vs以上が特に好ましい。3cm/Vs以上だとスイッチング速度が速くなり、4K2K等大画面高精細のディスプレイに用いることが期待できる。
オンオフ比は、通常10以上が好ましく、10以上がより好ましく、1010以上が特に好ましい。オンオフ比が高いと、画像の明暗が明瞭になり画質の向上が期待できる。
オフ電流は通常50pA以下、10pA以下が好ましく、5pA以下がより好ましく、1pA以下が特に好ましい。オフ電流が50pA以下だと、リーク電流が少なくディスプレイのTFTに用いた場合に画質の向上が期待できる。
閾値電圧(Vth)は、通常−1.0〜3.0V、−0.5〜2.0Vが好ましく、−0.2〜1.0Vがより好ましく、0〜0.5Vが特に好ましい。閾値電圧が上記範囲内だと駆動電圧を下げることができ、消費電力を低減できる。
実施例1
(1)酸化物焼結体の作製
出発原料として、In(純度4N、BET表面積15m/g)、Ga(純度4N、BET表面積15m/g)及びSnO(純度4N、BET表面積4m/g)を使用した。
これらの原料を、金属元素の原子比が表1に示す酸化物焼結体の比となるように秤量し、ボールミルを使用して混合粉砕した。
そして混合粉砕後、自然乾燥させた。得られた混合粉末を金型に充填しプレス機にて加圧成形し厚み15mm以上の成形体を作製した。尚、この際の面圧は400kgf/cmとし、保持時間を2分とした。その後、CIP(静水圧加圧装置)にて加圧した。面圧は2000kgf/cmとし、5分保持した。
その後、得られた成形体を焼結炉にて焼結した。焼結条件は以下のとおりとした。焼結後、室温まで自然冷却して酸化物焼結体(厚さ9mm)を得た。
昇温速度:1℃/分
焼結温度:1400℃
焼結時間:12時間
焼結雰囲気:大気下
(2)スパッタリングターゲットの作製
焼結後、厚さ9mmの焼結体からスパッタリングターゲット用焼結体を切り出した。焼結体の上面、下面及び側辺をダイヤモンドカッターで切断し、表面を平面研削盤で研削して、厚さ6mmのターゲット素材とした。
次に、表面をエアーブローし、3分間超音波洗浄した。この後、ターゲット素材をインジウム半田にて無酸素銅製のバッキングプレートにボンディングしてターゲットとした。
得られた酸化物焼結体(ターゲット)について、下記の評価を行った。結果を表1に示す。
(A)組成
誘導プラズマ発光分析装置(ICP−AES)により原子比を分析した。
(B)結晶型
X線回折測定(XRD)にて焼結体及びその切断片を下記条件で直接測定した。
・装置:(株)リガク製Ultima−III
・X線:Cu−Kα線(波長1.5406Å、グラファイトモノクロメータにて単色化)
・2θ−θ反射法、連続スキャン(1.0°/分)
・サンプリング間隔:0.02°
・スリット DS、SS:2/3°、RS:0.6mm
実施例1,6,8及び参考例7のX線回折測定(XRD)の結果を、それぞれ図2〜5に示す。実施例1,6,8及び参考例7で作製した酸化物焼結体は、Ga3−xIn5+xSn16で表される結晶構造の化合物を含んでいることが確認できた。
また、実施例1,6,8及び参考例7のX線回折チャートの拡大図(2θ=28−38°、47−57°、57−67°)を、図6〜8に示す。
表4に上記チャートから読み取ったピーク位置(角度)を示す。また、表5に「表4の各角度÷ピーク(1)(図6中の丸1)の角度」の計算値を示す。表5の結果から、パターンが一致し、同じ構造を持った格子間距離の異なった結晶であることが確認できる。
(C)比抵抗
抵抗率計(三菱化学(株)製、ロレスタ)を使用し、四探針法(JIS R 1637)に基づき測定し、10箇所の平均値を抵抗率値とした。
(D)相対密度(%)
原料粉の密度から計算した理論密度と、アルキメデス法で測定した焼結体の密度から、下記計算式にて算出した。
相対密度(%)=(アルキメデス法で測定した密度)÷(理論密度)×100
(E)外観(色むら)
北窓昼光下、50cm離れた場所から焼結体を目視し、下記に分類した。
A:色むらがほとんどない
B:色むらが若干ある
C:色むらがある
尚、焼結体に色むらがある場合、例えばターゲットの使用時に状態の判断が難しくなるおそれがある。
(3)薄膜の作製、評価
マグネトロンRFスパッタリングにより、全圧0.5Pa、酸素5%、アルゴン95%の条件で、100nmの酸化物膜を成膜して評価した。
有機酸として修酸系ウェットエッチング液(ITO−06N、関東化学(株)製)、無機酸としてリン酸系ウェットエッチング液(重量比で、HPO:73%、HNO:3%、CHCOOH:7%、HO:17%、に調整したもの)を用い、40℃におけるエッチング及び耐性を評価した。また、ドライエッチング速度を測定した。
評価は以下の通りとした。
・修酸系ウェットエッチング液エッチング速度
A:エッチング速度20nm/分以上
B:エッチング速度5nm/分以上20nm/分未満
C:エッチング速度5nm/分未満
・リン酸系ウェットエッチング液に対する耐性
A:エッチング速度5nm/分以下
B:エッチング速度5nm/分より速く20nm/分以下
C:エッチング速度20nm/分より速い
・ドライエッチング速度
A:エッチング速度50Å/分以上
B:エッチング速度50Å/分未満
また、得られた薄膜についてXPSで測定したSn平均価数は、+3.9であった。
(4)薄膜トランジスタ(TFT)の作製
上記(2)で作製したスパッタリングターゲットを用いて、図1のチャンネルストッパー型薄膜トランジスタ(逆スタガ型薄膜トランジスタ)を作製し、評価した。
基板10は、ガラス基板(Corning1737)を用いた。まず、基板10上に電子ビーム蒸着法により、厚さ10nmのMoと厚さ80nmのAlと厚さ10nmのMoをこの順で積層した。積層膜をフォトリソグラフィー法とリフトオフ法を用いて、ゲート電極20に形成した。
ゲート電極20及び基板10上に、厚さ200nmのSiO膜をTEOS−CVD法により成膜し、ゲート絶縁層30を形成した。尚、ゲート絶縁層の成膜はスパッタ法でもよいが、TEOS−CVD法やPECVD法等のCVD法で形成することが好ましい。スパッタ法ではオフ電流が高くなるおそれがある。
続いて、RFスパッタ法により、実施例1で作製したターゲットを使用して、厚さ50nmの半導体膜40(チャネル層)を形成した。その後、大気中300℃で60分間熱処理した。
半導体膜40の上に、スパッタ法によりエッチングストッパー層60(保護膜)としてSiO膜を堆積した。尚、保護膜の成膜方法はCVD法でもよい。
本実施例では、投入RFパワーは200Wとしている。成膜時の雰囲気は、全圧0.4Paであり、その際のガス流量比はAr:O=95:5である。また、基板温度は50℃である。堆積させた酸化物半導体膜と保護膜は、フォトリソグラフィー法及びエッチング法により、適当な大きさに加工した。
エッチングストッパー層60の形成後に、厚さ5nmのMoと厚さ50nmのAlと厚さ5nmのMoをこの順で積層し、フォトリソグラフィー法とウェットエッチングにより、ソース電極50及びドレイン電極52を形成した。
その後、大気中300℃で60分間熱処理し、チャネル長が20μmで、チャネル幅が20μmのトランジスタを作製した。
薄膜トランジスタの移動度(電界効果移動度(μ))、オンオフ比、しきい値電圧(Vth)を測定した。測定は、半導体パラメーターアナライザー(ケースレー4200)を用い、室温、遮光環境下で測定した。
実施例2〜6、参考例7、実施例8〜9、比較例1〜5
酸化物焼結体の組成比、及び研削量を表1及び表3に示すように変更した他は、実施例1と同様に酸化物焼結体等を作製し、評価した。
実施例10,11
出発原料として、In(純度4N、BET表面積6m/g)、Ga(純度4N、BET表面積6m/g)及びSnO(純度4N、BET表面積6m/g)を使用した。
これらの原料を、金属元素の原子比が表2に示す比となるように秤量し、スーパーミキサーにて混合した後、これらをアルミナ製容器に詰め、大気雰囲気下で950℃、5時間仮焼した。次に、これらの原料をアトライター(φ3mmジルコニアビーズ、アジテーター回転数300rpm)にて0.5〜5時間程度、微粉砕した。微粉砕後のスラリーをスプレードライヤーで、100〜150℃×5〜48時間乾燥し、目開き250μm篩で篩別して粉を回収した。尚、微粉砕は、BET表面積が10m/g以上になるまで行なった。
以下、表2に示すように焼結体の作製条件(仮焼有無、混合方法、造粒方法、焼結雰囲気、焼結温度、焼結時間、研削量等)を変更した他は、実施例1と同様に酸化物焼結体等を作製し、評価した。
実施例12
出発原料として、In(純度4N、メジアン径1.8μm)、Ga(純度4N、メジアン径1.8μm)及びSnO(純度4N、メジアン径1.5μm)を使用した。これらの原料を、金属元素の原子比が表2に示す比となるように秤量した。
実施例10と同様に仮焼きし、その後、混合原料のメジアン径が1.0(μm)になるまで粉砕した。以下、実施例10と同様に酸化物焼結体等を作製し、評価した。
参考例13〜16
酸化物焼結体の組成比を表2に示すように変更した他は、実施例1と同様にスパッタリングターゲットを作製した。また、半導体膜の形成時にドライエッチングを用いた他は、実施例1と同様にTFTを作製し、評価した。
実施例17〜18、参考例19、実施例20
出発原料として、In(純度4N、メジアン径1.8μm)、Ga(純度4N、メジアン径1.8μm)及びSnO(純度4N、メジアン径1.5μm)を用い、酸化物焼結体の組成比、焼結温度を表2に示すように変更した他は、実施例10と同様にスパッタリングターゲットを作製した。また、実施例1と同様にTFTを作製し、評価した。
以上の実施例、参考例及び比較例において、粒径2μm以上のガリウム酸化物の凝集部分の数は、実施例1〜6,8〜12,17〜18、20及び参考例7,13〜16は5個/8100μm以下、参考例19は8個/8100μm、比較例1,2は10個/8100μm超であった。スパッタリングを行った際、実施例1〜6,8〜12,17〜18,20及び参考例7,13〜16,19は異常放電が少なかった。一方、比較例1,2は異常放電が頻発した。
また、得られた薄膜について実施例1と同様にXPSで測定したSn平均価数は参考例16で+3.1、比較例1で+2.8であった。
本発明の酸化物焼結体は、酸化物薄膜を形成する際に使用するスパッタリングターゲット等に好適に使用できる。
10 基板
20 ゲート電極
30 ゲート絶縁膜
40 半導体膜
50 ソース電極
52 ドレイン電極
60 エッチストッパー

Claims (11)

  1. インジウム元素(In)、ガリウム元素(Ga)及び錫元素(Sn)を、下記式(1)〜(3)の原子比で含む酸化物焼結体であって、亜鉛元素(Zn)の含有量が10000ppm以下であり、酸化物半導体膜成膜用である酸化物焼結体
    0.10≦In/(In+Ga+Sn)≦0.55 (1)
    0.10≦Ga/(In+Ga+Sn)≦0.55 (2)
    0.04≦Sn/(In+Ga+Sn)≦0.30 (3)
  2. 前記In、Ga及びSnの原子比が下記式(5)を満たす請求項1に記載の酸化物焼結体。
    0.30<Ga/(In+Ga+Sn)≦0.55 (5)
  3. 前記In、Ga及びSnの原子比が下記式を満たす請求項1に記載の酸化物焼結体。
    0.30<Ga/(In+Ga+Sn)≦0.55
  4. Snの原子比が、Sn/(In+Ga+Sn)≦0.20である請求項1に記載の酸化物焼結体。
  5. Ga3−xIn5+xSn16(式中、Xは0〜1である。)で表される結晶構造の化合物を含む請求項1〜4のいずれかに記載の酸化物焼結体。
  6. 請求項1〜5のいずれかに記載の酸化物焼結体を用いたスパッタリングターゲット。
  7. 下記(a)〜(e)の工程を含む請求項6のスパッタリングターゲットの製造方法。
    (a)原料化合物粉末を混合して混合物を調製する工程
    (b)前記混合物を成形して平均厚み5.5mm以上の成形体を調製する工程
    (c)前記成形体を1280℃以上1520℃以下で2時間以上96時間以下焼結する工程
    (d)工程(c)で得た焼結体の表面を0.3mm以上研削する工程
    (e)焼結体をバッキングプレートにボンディングする工程
  8. 前記(c)工程において、焼結温度まで昇温速度3℃/分以下で昇温する請求項7に記載のスパッタリングターゲットの製造方法。
  9. インジウム元素(In)、ガリウム元素(Ga)及び錫元素(Sn)を、下記式(1)〜(3)の原子比で含み、電子キャリア密度が1014cm−3以上1019cm−3以下である酸化物半導体膜であって、亜鉛元素(Zn)の含有量が10000ppm以下である酸化物半導体膜
    0.10≦In/(In+Ga+Sn)≦0.55 (1)
    0.10≦Ga/(In+Ga+Sn)≦0.55 (2)
    0.04≦Sn/(In+Ga+Sn)≦0.30 (3)
  10. 前記In、Ga及びSnの原子比が下記式を満たす請求項9に記載の酸化物半導体膜。
    0.30<Ga/(In+Ga+Sn)≦0.55
  11. 請求項9又は10に記載の酸化物半導体膜を用いた半導体素子。
JP2015202851A 2015-10-14 2015-10-14 スパッタリングターゲットの製造方法 Active JP6141381B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015202851A JP6141381B2 (ja) 2015-10-14 2015-10-14 スパッタリングターゲットの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015202851A JP6141381B2 (ja) 2015-10-14 2015-10-14 スパッタリングターゲットの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010038979A Division JP2011174134A (ja) 2010-02-24 2010-02-24 In−Ga−Sn系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017046201A Division JP6389541B2 (ja) 2017-03-10 2017-03-10 In−Ga−Sn系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子

Publications (2)

Publication Number Publication Date
JP2016026268A true JP2016026268A (ja) 2016-02-12
JP6141381B2 JP6141381B2 (ja) 2017-06-07

Family

ID=55303604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015202851A Active JP6141381B2 (ja) 2015-10-14 2015-10-14 スパッタリングターゲットの製造方法

Country Status (1)

Country Link
JP (1) JP6141381B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018155301A1 (ja) * 2017-02-22 2018-08-30 出光興産株式会社 酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲット

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07182924A (ja) * 1993-10-27 1995-07-21 At & T Corp ガリウム−インジウム酸化物を含む透明導電体
JP2007123661A (ja) * 2005-10-31 2007-05-17 Toppan Printing Co Ltd 薄膜トランジスタとその製造方法
JP2008280216A (ja) * 2007-05-11 2008-11-20 Idemitsu Kosan Co Ltd In−Ga−Zn−Sn系酸化物焼結体、及び物理成膜用ターゲット

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07182924A (ja) * 1993-10-27 1995-07-21 At & T Corp ガリウム−インジウム酸化物を含む透明導電体
JP2007123661A (ja) * 2005-10-31 2007-05-17 Toppan Printing Co Ltd 薄膜トランジスタとその製造方法
JP2008280216A (ja) * 2007-05-11 2008-11-20 Idemitsu Kosan Co Ltd In−Ga−Zn−Sn系酸化物焼結体、及び物理成膜用ターゲット

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018155301A1 (ja) * 2017-02-22 2018-08-30 出光興産株式会社 酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲット
KR20190117528A (ko) * 2017-02-22 2019-10-16 이데미쓰 고산 가부시키가이샤 산화물 반도체막, 박막 트랜지스터, 산화물 소결체 및 스퍼터링 타깃
CN110447093A (zh) * 2017-02-22 2019-11-12 出光兴产株式会社 氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶
JPWO2018155301A1 (ja) * 2017-02-22 2019-12-12 出光興産株式会社 酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲット
US11251310B2 (en) 2017-02-22 2022-02-15 Idemitsu Kosan Co., Ltd. Oxide semiconductor film, electronic device comprising thin film transistor, oxide sintered body and sputtering target
KR102380806B1 (ko) 2017-02-22 2022-03-30 이데미쓰 고산 가부시키가이샤 산화물 반도체막, 박막 트랜지스터, 산화물 소결체 및 스퍼터링 타깃
CN110447093B (zh) * 2017-02-22 2023-04-25 出光兴产株式会社 氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶

Also Published As

Publication number Publication date
JP6141381B2 (ja) 2017-06-07

Similar Documents

Publication Publication Date Title
WO2011105047A1 (ja) In-Ga-Sn系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
JP6389545B2 (ja) In−Ga−Sn系酸化物焼結体
JP6314198B2 (ja) 複合酸化物焼結体及びそれからなるスパッタリングターゲット
JP5690063B2 (ja) In−Ga−Zn系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
TWI481564B (zh) In-Ga-Zn-O sputtering target
JP5894015B2 (ja) 複合酸化物焼結体及びそれからなるスパッタリングターゲット
TWI506153B (zh) Sputtering target and the use of its thin film transistor
WO2014073210A1 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP4891381B2 (ja) In−Ga−Zn系焼結体、及びスパッタリングターゲット
JP5990167B2 (ja) スパッタリングターゲット及びその製造方法、並びに、そのターゲットを用いた酸化物薄膜、薄膜トランジスタ及び表示装置の製造方法
KR20120091026A (ko) In-Ga-Zn-O계 산화물 소결체
JP5762204B2 (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6141381B2 (ja) スパッタリングターゲットの製造方法
JP6389541B2 (ja) In−Ga−Sn系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
JP2012056842A (ja) In−Ga−Zn系酸化物、酸化物焼結体、及びスパッタリングターゲット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170310

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170502

R150 Certificate of patent or registration of utility model

Ref document number: 6141381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150