WO2018155301A1 - 酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲット - Google Patents

酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲット Download PDF

Info

Publication number
WO2018155301A1
WO2018155301A1 PCT/JP2018/005245 JP2018005245W WO2018155301A1 WO 2018155301 A1 WO2018155301 A1 WO 2018155301A1 JP 2018005245 W JP2018005245 W JP 2018005245W WO 2018155301 A1 WO2018155301 A1 WO 2018155301A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide
sintered body
transistor
thin film
film
Prior art date
Application number
PCT/JP2018/005245
Other languages
English (en)
French (fr)
Inventor
井上　一吉
雅敏 柴田
Original Assignee
出光興産株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 出光興産株式会社 filed Critical 出光興産株式会社
Priority to JP2019501265A priority Critical patent/JP6902090B2/ja
Priority to KR1020197023688A priority patent/KR102380806B1/ko
Priority to US16/485,381 priority patent/US11251310B2/en
Priority to CN201880012548.4A priority patent/CN110447093B/zh
Publication of WO2018155301A1 publication Critical patent/WO2018155301A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C04B35/457—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates based on tin oxides or stannates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/62605—Treating the starting powders individually or as mixtures
    • C04B35/6261—Milling
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224—Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224—Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C04B2235/3225—Yttrium oxide or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224—Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C04B2235/3227—Lanthanum oxide or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3293—Tin oxides, stannates or oxide forming salts thereof, e.g. indium tin oxide [ITO]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/60—Aspects relating to the preparation, properties or mechanical treatment of green bodies or pre-forms
    • C04B2235/604—Pressing at temperatures other than sintering temperatures
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C04B2235/6562—Heating rate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C04B2235/6567—Treatment time
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/77—Density
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/80—Phases present in the sintered or melt-cast ceramic products other than the main phase

Definitions

  • the present invention relates to a sputtering target that can be used when manufacturing an oxide semiconductor film, an oxide semiconductor film of a thin film transistor (TFT) using the oxide semiconductor film, and an oxide sintered body as a material thereof.
  • TFT thin film transistor
  • Amorphous (amorphous) oxide semiconductors used in thin film transistors have higher carrier mobility than general-purpose amorphous silicon (a-Si), a large optical band gap, and can be deposited at low temperatures. It is expected to be applied to next-generation displays that require high resolution and high-speed driving, and resin substrates with low heat resistance.
  • a-Si general-purpose amorphous silicon
  • a sputtering method of sputtering a sputtering target is preferably used. This is because the thin film formed by the sputtering method has a component composition, film thickness, etc. in the film surface direction (in the film surface) as compared with the thin film formed by the ion plating method, vacuum evaporation method, or electron beam evaporation method. This is because the internal uniformity is excellent and a thin film having the same component composition as the sputtering target can be formed.
  • Patent Document 1 exemplifies an oxide semiconductor film in which Ga 2 O 3 and SnO 2 are added to In 2 O 3 .
  • this film is difficult to control the carrier after film formation (reduction in carrier concentration), and after forming an interlayer insulating film or the like on the film by CVD or the like, it may not be a semiconductor.
  • Patent Document 2 by laminating oxide semiconductor film added with Ga 2 O 3 and SnO 2 and ZnO in the oxide semiconductor film and the In 2 O 3 with the addition of Ga 2 O 3 and SnO 2 in In 2 O 3 Transistors and sputtering targets are illustrated.
  • Patent Documents 3 to 6 describe a method for producing a transparent conductive film made of In 2 O 3 , Ga 2 O 3 and SnO 2, and exemplify sputtering targets.
  • JP 2013-249537 A International Publication No. 2015-108110 JP 2011-94232 A JP-A-4-272612 International Publication No. 2003-014409 International Publication No. 2009-128424
  • An object of the present invention is to provide a new oxide semiconductor film composed of a new oxide system.
  • Another object of the present invention is to provide an oxide semiconductor film that exhibits excellent TFT performance when used in a TFT, a sputtering target that can form the oxide semiconductor film, and an oxide sintered body that is a material thereof. is there.
  • the following oxide semiconductor film, thin film transistor, oxide sintered body, and sputtering target are provided.
  • Ga and Sn have the following atomic ratio 0.01 ⁇ Ga / (In + Ga + Sn) ⁇ 0.30 (1) 0.01 ⁇ Sn / (In + Ga + Sn) ⁇ 0.40 (2) 0.55 ⁇ In / (In + Ga + Sn) ⁇ 0.98 (3)
  • the rare earth element X has the following atomic ratio 0.03 ⁇ X / (In + Ga + Sn + X) ⁇ 0.25 (4)
  • An oxide semiconductor film contained in The rare earth element X is yttrium (Y), lanthanum (La), neodymium (Nd), samarium (Sm), europium (Eu), gadolinium (Gd), terbium (Tb), dysprosium (Dy), holmium (Ho).
  • the oxide semiconductor film as described above which is at least one selected from the group consisting of erbium (Er), thulium (Tm), ytterbium (Yb), and lutetium (Lu).
  • Ga and Sn have the following atomic ratio 0.01 ⁇ Ga / (In + Ga + Sn) ⁇ 0.30 (5) 0.01 ⁇ Sn / (In + Ga + Sn) ⁇ 0.40 (6) 0.55 ⁇ In / (In + Ga + Sn) ⁇ 0.98 (7) Contained in And the rare earth element X has the following atomic ratio 0.03 ⁇ X / (In + Ga + Sn + X) ⁇ 0.25 (8) Oxide sintered body contained in The rare earth element X is yttrium (Y), lanthanum (La), neodymium (Nd), samarium (Sm), europium (Eu), gadolinium (Gd), terbium (Tb), dysprosium (Dy), holmium (Ho).
  • Y yttrium
  • La lanthanum
  • Nd neodymium
  • Sm samarium
  • Eu europium
  • Gd gadolinium
  • Tb
  • the oxide sintered body according to the above which is at least one selected from the group consisting of erbium (Er), thulium (Tm), ytterbium (Yb), and lutetium (Lu).
  • a sputtering target comprising the oxide sintered body according to any one of the above and a backing plate. Electronic equipment using the thin film transistor described above.
  • a new oxide semiconductor film composed of a new oxide system can be provided.
  • ADVANTAGE OF THE INVENTION the oxide semiconductor film which was excellent in TFT performance when used for TFT, the sputtering target which can form it, and the oxide sinter which is the material can be provided.
  • the perspective view which shows the shape of the target which concerns on one Embodiment of this invention The perspective view which shows the shape of the target which concerns on one Embodiment of this invention.
  • 1 is a longitudinal sectional view showing a thin film transistor according to an embodiment of the present invention.
  • 1 is a longitudinal sectional view showing a quantum tunnel field effect transistor according to an embodiment of the present invention.
  • FIG. 9 is a TEM (transmission electron microscope) photograph of a portion where a silicon oxide layer is formed between a p-type semiconductor layer and an n-type semiconductor layer.
  • the longitudinal cross-sectional view for demonstrating the manufacturing procedure of a quantum tunnel field effect transistor The longitudinal cross-sectional view for demonstrating the manufacturing procedure of a quantum tunnel field effect transistor.
  • 1 is a top view illustrating a display device using a thin film transistor according to an embodiment of the present invention.
  • FIG. 6 is a diagram illustrating a circuit of a pixel portion that can be applied to a pixel of a VA liquid crystal display device.
  • 2 is an XRD chart of a sintered body produced in Example 1.
  • FIG. 4 is an XRD chart of a sintered body produced in Example 2.
  • 4 is an XRD chart of a sintered body produced in Example 3.
  • FIG. 6 is an XRD chart of a sintered body produced in Example 4.
  • 4 is an XRD chart of a sintered body produced in Comparative Example 1.
  • 6 is an XRD chart of a sintered body produced in Comparative Example 2.
  • 6 is an XRD chart of a sintered body produced in Comparative Example 3.
  • 6 is an XRD chart of a sintered body produced in Comparative Example 4.
  • the longitudinal cross-sectional view which shows the state which formed the oxide semiconductor thin film on the glass substrate. It shows a state of forming a SiO 2 film on the oxide semiconductor thin film in FIG. 27.
  • a conventional sputtering target made of an oxide sintered body obtained by sintering indium oxide (In 2 O 3 ), gallium oxide (Ga 2 O 3 ), and tin oxide (SnO 2 ) is used as a target during sputtering.
  • In 2 O 3 indium oxide
  • Ga 2 O 3 gallium oxide
  • SnO 2 tin oxide
  • rare earth elements X (Y, La,) to indium oxide (In 2 O 3 ), gallium oxide (Ga 2 O 3 ), and tin oxide (SnO 2 ).
  • the oxide sintered body of one embodiment of the present invention includes In, Ga, and Sn having an atomic ratio of 0.01 ⁇ Ga / (In + Ga + Sn) ⁇ 0. 30 (5) 0.01 ⁇ Sn / (In + Ga + Sn) ⁇ 0.40 (6) 0.55 ⁇ In / (In + Ga + Sn) ⁇ 0.98 (7) Contained in And the rare earth element X has the following atomic ratio 0.03 ⁇ X / (In + Ga + Sn + X) ⁇ 0.25 (8) It is characterized by containing.
  • the sintered body of the present invention can be obtained by using indium oxide, gallium oxide and tin oxide as a raw material, and adding a rare earth element oxide as a crystal formation inhibitor to sinter.
  • “Rare earth element” is also called a rare earth metal element, and is a general term for scandium (Sc), yttrium (Y), and lanthanoid elements classified into Group 3 in the periodic table.
  • the “lanthanoid element” includes lanthanum (La), cerium (Ce), praseodymium (Pr), neodymium (Nd), promethium (Pm), samarium (Sm), europium (Eu), gadolinium (Gd), terbium (Tb). ), Dysprosium (Dy), holmium (Ho), erbium (Er), thulium (Tm), ytterbium (Yb) and lutetium (Lu). The following description is also the same.
  • the rare earth element X is at least one selected from the group consisting of yttrium (Y), lanthanum (La), neodymium (Nd), and samarium (Sm).
  • the rare earth element has an ion radius larger than the ion radius of In (indium) element ion, Ga (gallium) element ion, and Sn (tin) element ion.
  • Ga 3 In 5 Sn 2 O 16 and Ga 2 In 6 When Sn 2 O 16 and Ga 3 InSn 5 O 16 compounds do not form a solid solution, they have a property of easily reacting with Sn (tin) element and Ga (gallium) element, and when the rare earth element is X, X 2 by generating the sn 2 O 7 compound and X 3 Ga 5 O 12 compound, Ga 3 in 5 Sn 2 O 16 and Ga 2 in 6 Sn 2 O 16 , Ga 3 InSn 5 O 16 production inhibitor of the crystal of the compound It seems to function as.
  • the atomic ratio composition of In, Ga, and Sn is in the following range: 0.01 ⁇ Ga / (In + Ga + Sn) ⁇ 0.30 (5) 0.01 ⁇ Sn / (In + Ga + Sn) ⁇ 0.40 (6) 0.55 ⁇ In / (In + Ga + Sn) ⁇ 0.98 (7)
  • In 2 O 3 , Ga 2 O 3 and SnO 2 are mixed so that the atomic ratio composition of the rare earth element X is in the following range: 0.03 ⁇ X / (In + Ga + Sn + X) ⁇ 0.25 ( 8)
  • X 2 O 3 may be added as a crystal formation inhibitor and the mixed raw material may be sintered.
  • a sputtering target which is an embodiment of the present invention includes the oxide sintered body and a backing plate.
  • a sputtering target material made into a plate shape by cutting and polishing the sintered body of the present invention is prepared, and this is bonded to a metallic backing plate using a low melting point metal such as metal indium, thereby sputtering. It can be set as the sputtering target as a member of an apparatus.
  • target material of the present invention the sintered body in the sputtering target including the sintered body of the present invention and the backing plate.
  • the sintered body (target material) of the present invention is added with X 2 O 3 as a crystal formation inhibitor at a predetermined ratio and sintered, thereby allowing Ga 3 In 5 Sn 2 O 16 and Ga 2 In 6 to be sintered. Formation of compounds such as Sn 2 O 16 and Ga 3 InSn 5 O 16 is suppressed. These compounds are thought to generate internal stress during sputtering and cause hairline cracks. When the target material of the present invention is used, no hairline cracks are generated during sputtering, and no foreign matter called nodules due to abnormal discharge due to the hairline cracks is generated.
  • the sintered body (target material) of the present invention preferably contains no Ga 3 InSn 5 O 16 compound or Ga 2 In 6 Sn 2 O 16 compound, but the total of these compounds in the sintered body is An amount that does not become the main component of the sintered body, that is, a content of 50% by mass or less is allowed.
  • the sintered body of one embodiment of the present invention it is preferable not to contain any one or both of Ga 3 InSn 5 O 16 compound and Ga 2 In 6 Sn 2 O 16 compound. By not containing these compounds, a sintered body (target material) in which hairline cracks do not occur during sputtering can be obtained.
  • the sintered body according to an embodiment of the present invention includes an In 2 O 3 crystal as a main component, and is any one of an X 2 Sn 2 O 7 crystal and an X 2 SnO 7 crystal (where X is the rare earth element). It is preferred to contain one or both.
  • “based on In 2 O 3 crystal” means that the proportion of In 2 O 3 crystal in the total oxide of the sintered body exceeds 50% by mass, more preferably, It is 55 mass% or more, More preferably, it is 60 mass% or more.
  • the term “main component” in the present specification means that the proportion of the sintered body in the total oxide exceeds 50 mass%.
  • a sintered body containing no Sn 2 O 16 compound can be obtained. Thereby, a hairline crack etc. do not occur at the time of sputtering.
  • the mass ratio of In 2 O 3 and X 2 Sn 2 O 7 determined by X-ray analysis is In 2 O 3 > X 2 Sn 2 O 7 . It is preferable. If the content ratio of In 2 O 3 is smaller than X 2 Sn 2 O 7 , the bulk resistance of the sintered body (target material) may increase, and abnormal discharge or arc discharge may occur during sputtering. For this reason, the yield may be reduced or the characteristics of the TFT may be deteriorated in the TFT manufacturing process. If In 2 O 3> X 2 Sn 2 O 7, a target material capable of suppressing abnormal discharge or the like during sputtering.
  • Gallium oxide has the effect of suppressing the occurrence of oxygen vacancies and the effect of increasing the band gap of the resulting oxide semiconductor film.
  • the ratio [Ga / (In + Ga + Sn) (atomic ratio)] of Ga is preferably 0.01 ⁇ Ga / (In + Ga + Sn) ⁇ 0.30. If it is less than 0.01, the effect of suppressing oxygen vacancies is small, and a semiconductor film may not be formed. On the other hand, if it exceeds 0.30, oxygen deficiency disappears, and the resulting film may become an insulating film. Moreover, when a sintered body is used as a target, hairline cracks or the like may occur. More preferably, 0.02 ⁇ Ga / (In + Ga + Sn) ⁇ 0.27, and further preferably 0.03 ⁇ Ga / (In + Ga + Sn) ⁇ 0.23.
  • the Sn ratio [Sn / (In + Ga + Sn) (atomic ratio)] is preferably 0.01 ⁇ Sn / (In + Ga + Sn) ⁇ 0.40. If it is less than 0.01, chemical resistance may not be exhibited. If it exceeds 0.40, the chemical resistance may be too high, and the resulting semiconductor film may not be etched to form an island of the semiconductor film. More preferably, 0.02 ⁇ Sn / (In + Ga + Sn) ⁇ 0.35, and further preferably 0.03 ⁇ Sn / (In + Ga + Sn) ⁇ 0.30.
  • Indium oxide is an oxide responsible for the mobility of the semiconductor film.
  • the ratio of In [In / (In + Ga + Sn) (atomic ratio)] is preferably 0.55 ⁇ In / (In + Ga + Sn) ⁇ 0.98. If it is less than 0.55, mobility may decrease. Moreover, when a sintered body is used as a target, hairline cracks or the like may occur. If it exceeds 0.98, it may crystallize or the amount of oxygen vacancies increases so that the resulting film may not be a semiconductor but a conductor. More preferably, 0.60 ⁇ In / (In + Ga + Sn) ⁇ 0.96, and still more preferably 0.60 ⁇ In / (In + Ga + Sn) ⁇ 0.94.
  • a rare earth element oxide When a rare earth element oxide is not added to the base material, a sintered body whose main component of the crystal phase is a Ga 3 InSn 5 O 16 compound or a Ga 2 In 6 Sn 2 O 16 compound is obtained.
  • a sintered body (target material) containing In 2 O 3 crystals and Z 2 Sn 2 O 7 crystals and containing these as main components can be obtained. Thereby, problems, such as a hairline crack, can be solved.
  • the oxide sintered body of the present invention may essentially contain only In, Ga, Sn, and a rare earth element as a metal element. In this case, other metal elements as inevitable impurities may be included.
  • Examples of inevitable impurities include alkali metals and alkaline earth metals (Li, Na, K, Rb, Mg, Ca, Sr, Ba, etc.), and are 10 ppm or less, preferably 1 ppm or less, more preferably 100 ppb. The following is good.
  • the impurity concentration can be measured by ICP or SIMS.
  • hydrogen and nitrogen elements may be included. In this case, it is 5 ppm or less, preferably 1 ppm or less, more preferably 100 ppb or less as measured by SIMS.
  • the oxide sintered body of the present invention may contain, for example, a Ce (cerium) element as a metal element other than In, Ga, Sn, and a rare earth element.
  • the ratio of the rare earth element X in the sintered body (target material) of one embodiment of the present invention is the following atomic ratio: 0.03 ⁇ X / (In + Ga + Sn + X) ⁇ 0.25 (8) It is preferable that it is the range of these. If it is less than 0.03, and Ga 3 InSn 5 O 16 compound, the production of Ga 2 In 6 Sn 2 O 16 compound, it may not be possible to sufficiently suppress. On the other hand, if it exceeds 0.25, the mobility of the thin film transistor using the obtained oxide semiconductor film becomes small, and may not be put to practical use. By adding the rare earth element, an effect of improving the CVD resistance of the thin film transistor using the obtained oxide semiconductor film can be obtained. More preferably, 0.04 ⁇ X / (In + Ga + Sn + X) ⁇ 0.20, and still more preferably 0.05 ⁇ X / (In + Ga + Sn + X) ⁇ 0.17.
  • the sintered body (target material) of one embodiment of the present invention contains In, Ga, and In at the following atomic ratio 0.02 ⁇ Ga / (In + Ga + Sn) ⁇ 0.27 (5A). 0.02 ⁇ Sn / (In + Ga + Sn) ⁇ 0.35 (6A) 0.60 ⁇ In / (In + Ga + Sn) ⁇ 0.96 (7A) Contained in And the rare earth element X has the following atomic ratio 0.04 ⁇ X / (In + Ga + Sn + X) ⁇ 0.20 (8A) Contains.
  • the sintered body (target material) of one embodiment of the present invention contains In, Ga, and In at the following atomic ratio 0.03 ⁇ Ga / (In + Ga + Sn) ⁇ 0.23 (5B). 0.03 ⁇ Sn / (In + Ga + Sn) ⁇ 0.30 (6B) 0.60 ⁇ In / (In + Ga + Sn) ⁇ 0.94 (7B) Contained in And X is the following atomic ratio 0.05 ⁇ X / (In + Ga + Sn + X) ⁇ 0.17 (8B) Contains.
  • the sintered compact (target material) of one embodiment of the present invention has a relative density of 95% or more.
  • the relative density of the sintered body (target material) is less than 95%, hairline cracks or nodules occur during sputtering, resulting in a decrease in performance of the thin film transistor using the obtained oxide semiconductor film, and yield. May decrease.
  • the density of the resulting film is also low, and when forming a protective insulating film or an interlayer insulating film on the film using a CVD apparatus, the film forming temperature in the CVD apparatus has to be lowered, resulting in poor durability. May be a film.
  • the relative density of the sintered body (target material) is preferably 97% or more, more preferably 98%, and still more preferably 99% or more. The relative density can be measured by the method described in the examples.
  • the sintered body of one embodiment of the present invention preferably has a bulk resistance of 30 m ⁇ cm or less.
  • the bulk resistance is more preferably 20 m ⁇ cm or less, and further preferably 18 ⁇ cm or less.
  • the lower limit of the bulk resistance is usually 0.1 m ⁇ cm, preferably 1 m ⁇ cm.
  • the bulk resistance can be measured based on, for example, a four-probe method.
  • the oxide sintered body according to one embodiment of the present invention includes a mixing step of mixing raw material powder, a forming step of forming the mixed powder to obtain a formed body, and a sintering step of sintering the formed body Can be manufactured.
  • the raw material include indium compounds, gallium compounds, tin compounds, and rare earth compounds, and these compounds are preferably oxides.
  • indium oxide (In 2 O 3 ), gallium oxide (Ga 2 O 3 ), and a rare earth oxide are used.
  • the indium oxide powder there is no particular limitation on the indium oxide powder, and commercially available products can be used. However, it is preferable that the indium oxide powder has a high purity, for example, 4N (0.9999) or more. In addition to oxides, indium salts such as chlorides, nitrates, and acetates may be used.
  • the gallium oxide powder is not particularly limited, and commercially available products can be used. However, it is preferable that the gallium oxide powder has a high purity, for example, 4N (0.9999) or more. In addition to oxides, gallium salts such as chlorides, nitrates, and acetates may be used.
  • tin oxide powder there are no particular limitations on the tin oxide powder, and commercially available ones can be used, but high purity, for example, 4N (0.9999) or higher is preferable.
  • aluminum salts such as chlorides, nitrates, and acetates may be used.
  • rare earth oxide powder there are no particular limitations on the rare earth oxide powder, and commercially available products can be used, but high purity, for example, 4N (0.9999) or higher is preferable. Moreover, it does not need to be an oxide.
  • the raw material powder to be used is preferably mixed so as to satisfy the atomic ratios described in the formulas (5) to (8).
  • the method for the mixing step is not particularly limited, and the raw material powder can be mixed and pulverized once or twice or more.
  • the mixing and pulverizing means for example, a known device such as a ball mill, a bead mill, a jet mill or an ultrasonic device can be used.
  • the raw material prepared in the above mixing step is molded by a known method and sintered to obtain an oxide sintered body.
  • the mixed powder obtained in the mixing step is, for example, pressure-molded to obtain a molded body.
  • the product is formed into a product shape (for example, a shape suitable as a sputtering target).
  • the molding process include mold molding, casting molding, injection molding, and the like.
  • CIP cold isostatic pressure
  • molding aids such as polyvinyl alcohol, methyl cellulose, polywax, and oleic acid may be used.
  • the molded body obtained in the molding process is fired.
  • sintering conditions under atmospheric pressure, oxygen gas atmosphere or oxygen gas pressure, usually at 1200 to 1550 ° C., usually 30 minutes to 360 hours, preferably 8 to 180 hours, more preferably 12 to 96 hours. Sinter. If the sintering temperature is less than 1200 ° C., the target density may be difficult to increase, or it may take too much time for sintering. On the other hand, if the temperature exceeds 1550 ° C., the composition may shift due to vaporization of the components, or the furnace may be damaged.
  • the burning time is less than 30 minutes, the density of the target is difficult to increase, and if it is longer than 360 hours, it takes too much production time and the cost increases, so that it cannot be used practically.
  • the relative density can be improved and the bulk resistance can be lowered.
  • the oxide sintered body according to one embodiment of the present invention can be used as a sputtering target. Specifically, the oxide sintered body can be cut and polished, and bonded to a backing plate to obtain a sputtering target.
  • the joining rate with the backing plate is preferably 95% or more. The joining rate can be confirmed by X-ray CT.
  • a sputtering target according to an embodiment of the present invention (hereinafter referred to as a target of the present invention) is an oxide sintered body according to an embodiment of the present invention (hereinafter also referred to as an oxide sintered body of the present invention). ) And a backing plate.
  • the sputtering target of one embodiment of the present invention includes the oxide sintered body of the present invention and a cooling and holding member such as a backing plate provided on the oxide sintered body as necessary. preferable. Since the oxide sintered body (target material) constituting the target of the present invention is obtained by subjecting the oxide sintered body of the present invention to grinding, the target material is the material of the present invention. It is the same as a sintered product. Therefore, the description of the oxide sintered body of the present invention also applies to the target material as it is.
  • the shape of the oxide sintered body is not particularly limited, but may be a plate shape as indicated by reference numeral 1 in FIG. 1 or a cylindrical shape as indicated by reference numeral 1A in FIG. In the case of a plate shape, the planar shape may be a rectangle as indicated by reference numeral 1 in FIG. 1 or may be circular as indicated by reference numeral 1B in FIG.
  • the oxide sintered body may be integrally formed, or as shown in FIG. 4, may be a multi-division type in which a plurality of divided oxide sintered bodies (reference numeral 1C) are respectively fixed to the backing plate 3.
  • the backing plate 3 is a member for holding and cooling the oxide sintered body.
  • the material is preferably a material having excellent thermal conductivity such as copper.
  • a sputtering target is manufactured by the following processes, for example.
  • a step of grinding the surface of the oxide sintered body (grinding step).
  • a step of bonding the oxide sintered body to the backing plate (bonding step).
  • the sintered body is cut into a shape suitable for mounting on the sputtering apparatus.
  • the sintered body surface often has a sintered portion in a highly oxidized state, or has a rough surface, and needs to be cut into a predetermined dimension.
  • the surface of the sintered body is preferably ground by 0.3 mm or more.
  • the grinding depth is preferably 0.5 mm or more, particularly preferably 2 mm or more.
  • the oxide sintered body it is preferable to grind the oxide sintered body with, for example, a surface grinder to obtain a material having an average surface roughness Ra of 5 ⁇ m or less.
  • the sputter surface of the sputtering target may be mirror-finished so that the average surface roughness Ra is 1000 ⁇ 10 ⁇ 10 m or less.
  • a known polishing technique such as mechanical polishing, chemical polishing, and mechanochemical polishing (a combination of mechanical polishing and chemical polishing) can be used.
  • polishing method is not limited to these methods. Examples of the abrasive include # 200, # 400, and # 800.
  • the oxide sintered body after the grinding step is preferably cleaned by air blowing, running water washing or the like.
  • air blow When removing foreign matter by air blow, it is possible to remove the foreign matter more effectively by suctioning with a dust collector from the opposite side of the nozzle.
  • ultrasonic cleaning or the like can also be performed.
  • a method of performing multiple oscillations at a frequency between 25 kHz and 300 kHz is effective.
  • ultrasonic cleaning may be performed by oscillating 12 types of frequencies in 25 kHz increments between frequencies of 25 kHz or more and 300 kHz.
  • the sintered body after grinding is bonded to a backing plate with a low melting point metal such as metal indium.
  • a low melting point metal such as metal indium.
  • the oxide semiconductor film of one embodiment of the present invention includes In, Ga, and Sn with an atomic ratio of 0.01 ⁇ Ga / (In + Ga + Sn) ⁇ 0.30. (1) 0.01 ⁇ Sn / (In + Ga + Sn) ⁇ 0.40 (2) 0.55 ⁇ In / (In + Ga + Sn) ⁇ 0.98 (3), And the rare earth element X has the following atomic ratio 0.03 ⁇ X / (In + Ga + Sn + X) ⁇ 0.25 (4) It is characterized by containing.
  • the semiconductor film of the present invention can be suitably used as a semiconductor layer (semiconductor portion) of a thin film transistor.
  • the semiconductor film of the present invention having the above atomic ratio composition can be formed by sputtering the above sputtering target of the present invention having the same atomic ratio composition.
  • the atomic ratio composition of a film formed by sputtering a sputtering target made of an oxide sintered body matches the atomic ratio composition of the used sputtering target.
  • a DC sputtering method As the sputtering method, a DC sputtering method, an RF sputtering method, a pulse DC sputtering method, or the like can be suitably used.
  • a pulse DC sputtering method a film can be formed with a pulse of 10 kHz to 300 kHz and a duty ratio of 20 to 90%.
  • the output is a function of the film formation speed, and may be adjusted according to the film formation speed to be obtained.
  • the semiconductor film of one embodiment of the present invention is preferably in an amorphous state when formed by sputtering, and is preferably in an amorphous state even after heat treatment (annealing treatment).
  • amorphous state when formed by sputtering, and is preferably in an amorphous state even after heat treatment (annealing treatment).
  • tin When an indium oxide crystal is generated, tin may be doped into the crystal and become conductive like ITO.
  • the indium oxide crystal is a microcrystal, the amorphous portion and the microcrystal are mixed, and carriers may be scattered at the interface between them to lower the mobility.
  • oxygen deficiency or the like is generated between the amorphous portion and the microcrystal, a light absorption color center may be generated, and the light stability of the TFT may be impaired.
  • the carrier concentration of the semiconductor portion of the thin film transistor increases during processing in the CVD film forming apparatus used in the process of forming the thin film transistor.
  • the carrier concentration does not decrease, and the TFT may not operate. Therefore, the film formation temperature of the CVD apparatus was lowered to suppress the increase in carrier concentration and the TFT characteristics were exhibited.
  • the film formation temperature of the CVD apparatus was reduced, so that only a semiconductor film with poor durability was used. In some cases, the TFT characteristics cannot be obtained.
  • gallium oxide has the effect of suppressing the generation of oxygen vacancies and the effect of increasing the band gap of the oxide semiconductor film.
  • the Ga ratio [Ga / (In + Ga + Sn) (atomic ratio)] is preferably 0.01 ⁇ Ga / (In + Ga + Sn) ⁇ 0.30. If it is less than 0.01, the effect of suppressing oxygen vacancies is small, and the semiconductor film may not be formed. On the other hand, if it exceeds 0.30, oxygen deficiency disappears and an insulating film may be formed. More preferably, 0.02 ⁇ Ga / (In + Ga + Sn) ⁇ 0.25, and further preferably 0.03 ⁇ Ga / (In + Ga + Sn) ⁇ 0.20.
  • the Sn ratio [Sn / (In + Ga + Sn) (atomic ratio)] is preferably 0.01 ⁇ Sn / (In + Ga + Sn) ⁇ 0.40. If it is less than 0.01, chemical resistance may not be obtained. If it exceeds 0.40, the chemical resistance may be too high to form an island of the semiconductor film by etching. More preferably, 0.02 ⁇ Sn / (In + Ga + Sn) ⁇ 0.35, and further preferably 0.03 ⁇ Sn / (In + Ga + Sn) ⁇ 0.30.
  • indium oxide is an oxide responsible for the mobility of the semiconductor film.
  • the ratio of In [In / (In + Ga + Sn) (atomic ratio)] is preferably 0.55 ⁇ In / (In + Ga + Sn) ⁇ 0.98. If it is less than 0.55, the mobility of the semiconductor film may decrease. If it is 0.98 or more, the semiconductor film may be crystallized, or the amount of oxygen vacancies may increase so much that the semiconductor film is not formed and becomes a conductor. More preferably, 0.60 ⁇ In / (In + Ga + Sn) ⁇ 0.96, and still more preferably 0.60 ⁇ In / (In + Ga + Sn) ⁇ 0.94.
  • the oxide of the rare earth element X has an action of making the semiconductor film amorphous and an action of suppressing generation of carriers due to oxygen vacancies.
  • the semiconductor film may be crystallized unless the amount of the rare earth element X oxide is relatively large, or the dopant effect of tin oxide by crystallization It is impossible to suppress the increase in carriers due to oxygen and the increase in carriers due to oxygen vacancies in the amorphous state.
  • the film is insulated or the oxide semiconductor film is used unless the amount of the rare earth element X oxide is relatively small.
  • the mobility of the thin film transistor may decrease.
  • the ratio of the rare earth element X may be appropriately adjusted according to the ratio of In in the base material oxide.
  • the rare earth element X ratio [X / (In + Ga + Sn + X) (atomic ratio)] is 0.03 or more, preferably Is preferably 0.04 or more, more preferably 0.05 or more, and the upper limit is preferably 0.25 or less.
  • the semiconductor film may be easily crystallized, and the amount of the rare earth element X added may be increased to suppress the crystallization. preferable.
  • the amount of oxygen vacancies in indium oxide increases as the proportion of In increases, it is preferable to increase the amount of rare earth element X added to the semiconductor film in order to suppress the generation of carriers.
  • the ratio [X / (In + Ga + Sn + X) (atomic ratio)] of the rare earth element X to be added is set to 0.25 or less. Is preferable, and more preferably 0.20 or less. More preferably, it is 0.17 or less. The lower limit is preferably 0.03 or more.
  • the rare earth element X has a great effect of suppressing the generation of carriers due to oxygen vacancies. For example, the post-annealing of carriers generated in a semiconductor film during formation of an interlayer insulating film or a gate insulating film by a chemical vapor deposition (CVD) process, etc.
  • the ability to return to normal carrier concentration is high. Due to this property of the rare earth element X, it has been found that even if the carrier concentration once becomes high by CVD treatment or the like, the post-annealing returns to a normal carrier concentration at which the film can function as a semiconductor, and the TFT characteristics can be recovered. .
  • the In ratio [In / (In + Ga + Sn) (atomic ratio)] is in the middle of above 0.70 and less than 0.85, conditions for film formation (oxygen concentration, substrate temperature, film formation pressure, back pressure, etc.) ) May be selected as appropriate. In the case where the In ratio [In / (In + Ga + Sn) (atomic ratio)] is in the middle of above 0.70 and less than 0.85, the Ga ratio [Ga / (In + Ga + Sn) (atomic ratio)] is 0.10.
  • the ratio of rare earth element X [X / (In + Ga + Sn + X) (atomic ratio)] is the ratio of In [In / (In + Ga + Sn) ( The atomic ratio)] is not required to be as large as 0.85 or more. However, if it is desired to have CVD resistance depending on the application of the semiconductor film, or if it is desired to further improve the durability of the semiconductor film, In The ratio [In / (In + Ga + Sn) (atomic ratio)] may be added in the same amount as when 0.85 or more.
  • the Sn ratio [Sn / (In + Ga + Sn) (atomic ratio)] exceeds 0.20, the chemical resistance becomes very high, so that a semiconductor film resistant to the etching process and the like can be obtained. Furthermore, the ratio of X may be appropriately selected in consideration of CVD resistance and TFT durability.
  • the semiconductor film of the present invention is applied to a thin film transistor having high mobility, the rare earth element X in the case where the In ratio [In / (In + Ga + Sn) (atomic ratio)] is 0.85 or less. [X / (In + Ga + Sn + X) (atomic ratio)] can be reduced. Accordingly, a thin film transistor using an oxide semiconductor film with high mobility can be provided.
  • an oxide of gallium oxide and / or rare earth element X has an effect of improving the band gap of the oxide semiconductor film, and it becomes easy to obtain an oxide semiconductor film and a thin film transistor (TFT) having high light resistance.
  • the amount of oxide of gallium oxide and rare earth element X is closely related to the amount of oxygen vacancies, and may be appropriately selected according to the demand for durability according to the intended use of the obtained semiconductor film.
  • the oxide semiconductor film includes yttrium (Y), lanthanum (La), neodymium (Nd), samarium (Sm), europium (Eu), gadolinium (Gd), terbium (Tb), and dysprosium (Dy). It is preferable to use at least one selected from the group consisting of holmium (Ho), erbium (Er), thulium (Tm), ytterbium (Yb) and lutetium (Lu), and yttrium (Y) and samarium (Sm). And at least one selected from the group consisting of ytterbium (Yb). More preferably, the rare earth element X is at least one selected from the group consisting of yttrium (Y), lanthanum (La), neodymium (Nd), and samarium (Sm).
  • the content (atomic ratio) of each metal element in the oxide semiconductor film can be obtained by measuring the abundance of each element by ICP (Inductive Coupled Plasma) measurement or XRF (X-ray Fluorescence) measurement.
  • ICP Inductive Coupled Plasma
  • XRF X-ray Fluorescence
  • ICP measurement an induction plasma emission analyzer can be used.
  • XRF measurement a thin film X-ray fluorescence analyzer (AZX400, manufactured by Rigaku Corporation) can be used.
  • the content (atomic ratio) of each metal element in the oxide semiconductor thin film can be analyzed with the same accuracy as the induction plasma emission analysis even when using the sector type dynamic secondary ion mass spectrometer SIMS analysis.
  • a material in which the source and drain electrodes are made of the same material as the TFT element with a channel length on the upper surface of a standard oxide thin film with a known atomic ratio of metal elements measured by an induction plasma emission spectrometer or thin film fluorescent X-ray analyzer Analyze the oxide semiconductor layer by using a sector-type dynamic secondary ion mass spectrometer SIMS (IMS-7f-Auto, manufactured by AMETEK) as a standard material, obtain the mass spectrum intensity of each element, and obtain the known element concentration and mass spectrum intensity.
  • a calibration curve is prepared. Next, when the atomic ratio of the oxide semiconductor film portion of the actual TFT element is calculated from the spectrum intensity obtained by the SIMS analysis of the sector type dynamic secondary ion mass spectrometer using the calibration curve described above, the calculated atomic ratio is It can be confirmed that it is within 2 atomic% of the atomic ratio of the oxide semiconductor film measured separately by a thin film fluorescent X-ray analyzer or an induction plasma emission analyzer.
  • a thin film transistor of one embodiment of the present invention (hereinafter, may be abbreviated as a TFT of the present invention) is characterized by using the oxide semiconductor film of the present invention.
  • the shape of the thin film transistor of one embodiment of the present invention is not particularly limited, but a back channel etch transistor, an etch stopper transistor, a top gate transistor, and the like are preferable.
  • the amorphous oxide semiconductor film according to one embodiment of the present invention can be used for a thin film transistor, and is suitable as a channel layer of the thin film transistor.
  • the thin film transistor according to an embodiment of the present invention is not particularly limited as long as the thin film transistor includes the amorphous oxide semiconductor film according to the embodiment of the present invention as a channel layer. Can be adopted.
  • the thin film transistor of the present invention can be suitably used for a display device such as a liquid crystal display or an organic EL display.
  • the film thickness of the channel layer in the thin film transistor according to one embodiment of the present invention is usually 10 to 300 nm, preferably 20 to 250 nm.
  • the channel layer in the thin film transistor according to the embodiment of the present invention is usually used in the N-type region, but is combined with various P-type semiconductors such as a P-type Si-based semiconductor, a P-type oxide semiconductor, and a P-type organic semiconductor. It can be used for various semiconductor devices such as PN junction type transistors.
  • the thin film transistor according to an embodiment of the present invention can be applied to various integrated circuits such as a field effect transistor, a logic circuit, a memory circuit, and a differential amplifier circuit. Further, in addition to the field effect transistor, it can be applied to an electrostatic induction transistor, a Schottky barrier transistor, a Schottky diode, and a resistance element.
  • the configuration of the thin film transistor according to the embodiment of the present invention a known configuration such as a bottom gate, a bottom contact, and a top contact can be employed without limitation.
  • the bottom gate structure is advantageous because high performance can be obtained as compared with a thin film transistor made of amorphous silicon or ZnO.
  • the bottom gate configuration is preferable because it is easy to reduce the number of masks at the time of manufacturing, and it is easy to reduce the manufacturing cost for uses such as a large display.
  • the thin film transistor according to an embodiment of the present invention can be suitably used for a display device.
  • a channel etch type bottom gate thin film transistor is particularly preferable.
  • a channel-etched bottom-gate thin film transistor has a small number of photomasks in the photolithography process, and a display panel can be manufactured at low cost.
  • a thin film transistor having a channel-etched bottom gate structure and a top contact structure is particularly preferable because it has favorable characteristics such as mobility and is easily industrialized.
  • the thin film transistor 100 includes a silicon wafer 20, a gate insulating film 30, an oxide semiconductor thin film 40, a source electrode 50, a drain electrode 60, and interlayer insulating films 70 and 70A.
  • the silicon wafer 20 is a gate electrode.
  • the gate insulating film 30 is an insulating film that blocks conduction between the gate electrode and the oxide semiconductor thin film 40, and is provided on the silicon wafer 20.
  • the oxide semiconductor thin film 40 is a channel layer and is provided on the gate insulating film 30.
  • the oxide semiconductor thin film 40 is an oxide semiconductor thin film according to an embodiment of the present invention.
  • the source electrode 50 and the drain electrode 60 are conductive terminals for allowing the source current and the drain current to flow through the oxide semiconductor thin film 40, and are provided so as to be in contact with the vicinity of both ends of the oxide semiconductor thin film 40.
  • the interlayer insulating film 70 is an insulating film that blocks conduction other than the contact portion between the source electrode 50 and the drain electrode 60 and the oxide semiconductor thin film 40.
  • the interlayer insulating film 70 ⁇ / b> A is an insulating film that blocks conduction other than the contact portion between the source electrode 50 and the drain electrode 60 and the oxide semiconductor thin film 40.
  • the interlayer insulating film 70 ⁇ / b> A is also an insulating film that blocks conduction between the source electrode 50 and the drain electrode 60.
  • the interlayer insulating film 70A is also a channel layer protective layer.
  • the structure of the thin film transistor 100 ⁇ / b> A is the same as that of the thin film transistor 100, but the source electrode 50 and the drain electrode 60 are provided so as to be in contact with both the gate insulating film 30 and the oxide semiconductor thin film 40.
  • the point is different.
  • an interlayer insulating film 70B is integrally provided so as to cover the gate insulating film 30, the oxide semiconductor thin film 40, the source electrode 50, and the drain electrode 60.
  • the material for forming the drain electrode 60, the source electrode 50, and the gate electrode is not particularly limited, and a commonly used material can be arbitrarily selected.
  • a silicon wafer is used as a substrate, and the silicon wafer also acts as an electrode, but the electrode material is not limited to silicon.
  • transparent electrodes such as indium tin oxide (ITO), indium zinc oxide (IZO), ZnO, and SnO 2 , metal electrodes such as Al, Ag, Cu, Cr, Ni, Mo, Au, Ti, and Ta, Alternatively, a metal electrode or a laminated electrode of an alloy containing these can be used.
  • a gate electrode may be formed on a substrate such as glass.
  • the material for forming the interlayer insulating films 70, 70A, and 70B is not particularly limited, and a generally used material can be arbitrarily selected.
  • Interlayer insulating film 70 and 70A, as a material for forming a 70B specifically, for example, SiO 2, SiN x, Al 2 O 3, Ta 2 O 5, TiO 2, MgO, ZrO 2, CeO 2, K 2 O, Li 2 O, Na 2 O, Rb 2 O, Sc 2 O 3 , Y 2 O 3 , HfO 2 , CaHfO 3 , PbTiO 3 , BaTa 2 O 6 , SrTiO 3 , Sm 2 O 3 , AlN, etc.
  • Compounds can be used.
  • the thin film transistor according to an embodiment of the present invention is a back channel etch type (bottom gate type)
  • a protective film on the drain electrode, the source electrode, and the channel layer.
  • the durability is easily improved even when the TFT is driven for a long time.
  • a gate insulating film is formed on a channel layer.
  • the protective film or the insulating film can be formed by, for example, CVD, but at that time, the process may be performed at a high temperature.
  • the protective film or the insulating film often contains an impurity gas immediately after film formation, and it is preferable to perform heat treatment (annealing treatment). By removing the impurity gas by heat treatment, a stable protective film or insulating film is formed, and a highly durable TFT element can be easily formed.
  • the oxide semiconductor thin film according to one embodiment of the present invention it is difficult to be affected by the temperature in the CVD process and the subsequent heat treatment, so even when a protective film or an insulating film is formed.
  • the stability of TFT characteristics can be improved.
  • the On / Off characteristics determine the display performance of the display.
  • the On / Off ratio is preferably 6 digits or more.
  • the On current is important for current driving, but the On / Off ratio is preferably 6 digits or more as well.
  • the thin film transistor according to an embodiment of the present invention preferably has an On / Off ratio of 1 ⁇ 10 6 or more.
  • the mobility of the TFT according to an embodiment of the present invention is preferably 5 cm 2 / Vs or more, and more preferably 10 cm 2 / Vs or more. The saturation mobility is obtained from transfer characteristics when a drain voltage of 20 V is applied.
  • Id is a current between the source and drain electrodes
  • Vg is a gate voltage when a voltage Vd is applied between the source and drain electrodes.
  • the threshold voltage (Vth) is preferably ⁇ 3.0 V or more and 3.0 V or less, more preferably ⁇ 2.0 V or more and 2.0 V or less, and further preferably ⁇ 1.0 V or more and 1.0 V or less.
  • the threshold voltage (Vth) is ⁇ 3.0 V or higher, a high mobility thin film transistor can be formed.
  • the threshold voltage (Vth) is 3.0 V or less, a thin film transistor with a small off-state current and a large on-off ratio can be obtained.
  • the on-off ratio is preferably 10 6 or more and 10 12 or less, more preferably 10 7 or more and 10 11 or less, and even more preferably 10 8 or more and 10 10 or less.
  • the on-off ratio is 10 6 or more
  • the liquid crystal display can be driven.
  • the on-off ratio is 10 12 or less
  • an organic EL with a large contrast can be driven.
  • the off current can be reduced to 10 -11 A or less, and when used for a transfer transistor or a reset transistor of a CMOS image sensor, an image holding time can be lengthened and sensitivity can be improved.
  • the oxide semiconductor thin film which concerns on one Embodiment of this invention can also be used for a quantum tunnel field effect transistor (FET).
  • FET quantum tunnel field effect transistor
  • FIG. 7 is a schematic diagram (longitudinal sectional view) of a quantum tunnel field effect transistor (FET) according to an embodiment.
  • the quantum tunnel field effect transistor 501 includes a p-type semiconductor layer 503, an n-type semiconductor layer 507, a gate insulating film 509, a gate electrode 511, a source electrode 513, and a drain electrode 515.
  • the p-type semiconductor layer 503, the n-type semiconductor layer 507, the gate insulating film 509, and the gate electrode 511 are stacked in this order.
  • the source electrode 513 is provided on the p-type semiconductor layer 503.
  • the drain electrode 515 is provided on the n-type semiconductor layer 507.
  • the p-type semiconductor layer 503 is a p-type IV group semiconductor layer, and here is a p-type silicon layer.
  • the n-type semiconductor layer 507 is an n-type oxide semiconductor thin film used in the image sensor according to the above embodiment.
  • the source electrode 513 and the drain electrode 515 are conductive films.
  • an insulating layer may be formed on the p-type semiconductor layer 503.
  • the p-type semiconductor layer 503 and the n-type semiconductor layer 507 are connected via a contact hole that is a region in which an insulating layer is partially opened.
  • the quantum tunnel field effect transistor 501 may include an interlayer insulating film covering the upper surface thereof.
  • the quantum tunnel field effect transistor 501 includes a p-type semiconductor layer 503 and an n-type semiconductor layer 507, and controls the current tunneling through the energy barrier by the voltage of the gate electrode 511. It is a transistor (FET). In this structure, the band gap of the oxide semiconductor included in the n-type semiconductor layer 507 is increased, so that off-state current can be reduced.
  • FET transistor
  • FIG. 8 shows a schematic diagram (longitudinal sectional view) of a quantum tunnel field effect transistor 501A according to another embodiment.
  • the configuration of the quantum tunnel field effect transistor 501A is the same as that of the quantum tunnel field effect transistor 501 except that a silicon oxide layer 505 is formed between the p-type semiconductor layer 503 and the n-type semiconductor layer 507.
  • the presence of the silicon oxide layer can reduce the off current.
  • the thickness of the silicon oxide layer 505 is preferably 10 nm or less. By setting it to 10 nm or less, it is possible to prevent the tunnel current from flowing, it is difficult to form the formed energy barrier or the barrier height is changed, and the tunneling current is reduced or changed. I can prevent it.
  • FIG. 9 shows a TEM photograph of a portion where the silicon oxide layer 505 is formed between the p-type semiconductor layer 503 and the n-type semiconductor layer 507.
  • the n-type semiconductor layer 507 is an n-type oxide semiconductor.
  • the oxide semiconductor included in the n-type semiconductor layer 507 may be amorphous. Since it is amorphous, it can be etched with an organic acid such as oxalic acid, the difference in etching rate with other layers becomes large, and etching can be performed satisfactorily without affecting metal layers such as wiring.
  • the oxide semiconductor included in the n-type semiconductor layer 507 may be crystalline. By being crystalline, the band gap becomes larger than that in the case of amorphous, and the off-current can be reduced. Since the work function can be increased, it is easy to control the current for tunneling the energy barrier formed by the p-type IV group semiconductor material and the n-type semiconductor layer 507.
  • the manufacturing method of the quantum tunnel field effect transistor 501 is not specifically limited, the following method can be illustrated.
  • an insulating film 505A is formed on the p-type semiconductor layer 503, and a part of the insulating film 505A is opened by etching or the like to form a contact hole 505B.
  • an n-type semiconductor layer 507 is formed over the p-type semiconductor layer 503 and the insulating film 505A. At this time, the p-type semiconductor layer 503 and the n-type semiconductor layer 507 are connected through the contact hole 505B.
  • a gate insulating film 509 and a gate electrode 511 are formed in this order on the n-type semiconductor layer 507.
  • an interlayer insulating film 519 is provided so as to cover the insulating film 505 A, the n-type semiconductor layer 507, the gate insulating film 509, and the gate electrode 511.
  • an insulating film 505A on the p-type semiconductor layer 503 and a part of the interlayer insulating film 519 are opened to form a contact hole 519A, and a source electrode 513 is provided in the contact hole 519A.
  • a part of the gate insulating film 509 and the interlayer insulating film 519 over the n-type semiconductor layer 507 is opened to form a contact hole 519B, and a drain electrode 515 is formed in the contact hole 519B.
  • the quantum tunnel field effect transistor 501 can be manufactured by the above procedure.
  • the n-type semiconductor layer 507 is formed over the p-type semiconductor layer 503, heat treatment is performed at a temperature of 150 ° C. to 600 ° C., whereby the p-type semiconductor layer 503 is interposed between the p-type semiconductor layer 503 and the n-type semiconductor layer 507.
  • a silicon oxide layer 505 can be formed. By adding this step, the quantum tunnel field effect transistor 501A can be manufactured.
  • the thin film transistor according to an embodiment of the present invention is preferably a channel-doped thin film transistor.
  • a channel-doped transistor is a transistor in which channel carriers are appropriately controlled by n-type doping, not oxygen vacancies, which tend to fluctuate in response to external stimuli such as atmosphere and temperature, and have high mobility and high reliability. A compatible effect is obtained.
  • the thin film transistor according to an embodiment of the present invention can be applied to various integrated circuits such as a field effect transistor, a logic circuit, a memory circuit, and a differential amplifier circuit, and can be applied to an electronic device or the like. Furthermore, the thin film transistor according to an embodiment of the present invention can be applied to a static induction transistor, a Schottky barrier transistor, a Schottky diode, and a resistance element in addition to a field effect transistor.
  • the thin film transistor according to an embodiment of the present invention can be suitably used for a display device, a solid-state imaging device, and the like.
  • the case where the thin film transistor according to an embodiment of the present invention is used in a display device and a solid-state imaging device will be described.
  • FIG. 15 is a top view of a display device according to an embodiment of the present invention.
  • FIG. 16 is a circuit diagram for explaining a circuit of a pixel portion when a liquid crystal element is applied to the pixel portion of the display device according to an embodiment of the present invention.
  • FIG. 17 is a circuit diagram for explaining a circuit of the pixel portion when an organic EL element is applied to the pixel portion of the display device according to the embodiment of the present invention.
  • a thin film transistor according to an embodiment of the present invention can be used as the transistor arranged in the pixel portion. Since a thin film transistor according to an embodiment of the present invention can easily be an n-channel transistor, a part of a driver circuit which can be formed using an n-channel transistor is formed over the same substrate as a transistor in a pixel portion. By using the thin film transistor described in this embodiment for a pixel portion or a driver circuit, a highly reliable display device can be provided.
  • FIG. A pixel portion 301, a first scan line driver circuit 302, a second scan line driver circuit 303, and a signal line driver circuit 304 are formed over the substrate 300 of the display device.
  • a plurality of signal lines are extended from the signal line driver circuit 304, and a plurality of scan lines are extended from the first scan line driver circuit 302 and the second scan line driver circuit 303.
  • Pixels each having a display element are provided in a matrix in the intersection region between the scanning line and the signal line.
  • the substrate 300 of the display device is connected to a timing control circuit (also referred to as a controller or a control IC) through a connection unit such as an FPC (Flexible Printed Circuit).
  • a timing control circuit also referred to as a controller or a control IC
  • connection unit such as an FPC (Flexible Printed Circuit).
  • the first scan line driver circuit 302, the second scan line driver circuit 303, and the signal line driver circuit 304 are formed over the same substrate 300 as the pixel portion 301. For this reason, the number of components such as a drive circuit provided outside is reduced, so that cost can be reduced. Further, when the drive circuit is provided outside the substrate 300, it is necessary to extend the wiring, and the number of connections between the wirings increases. In the case where a driver circuit is provided over the same substrate 300, the number of connections between the wirings can be reduced, and reliability or yield can be improved.
  • FIG. An example of the circuit configuration of the pixel is shown in FIG.
  • a circuit of a pixel portion that can be applied to the pixel portion of a VA liquid crystal display device is shown.
  • This circuit of the pixel portion can be applied to a configuration having a plurality of pixel electrodes in one pixel. Each pixel electrode is connected to a different transistor, and each transistor is configured to be driven by a different gate signal. As a result, signals applied to the individual pixel electrodes of the multi-domain designed pixel can be controlled independently.
  • the gate wiring 312 of the transistor 316 and the gate wiring 313 of the transistor 317 are separated so that different gate signals can be given.
  • the source or drain electrode 314 functioning as a data line is used in common by the transistor 316 and the transistor 317.
  • a transistor according to an embodiment of the present invention can be used. Thereby, a highly reliable liquid crystal display device can be provided.
  • the first pixel electrode is electrically connected to the transistor 316, and the second pixel electrode is electrically connected to the transistor 317.
  • the first pixel electrode and the second pixel electrode are separated.
  • the shapes of the first pixel electrode and the second pixel electrode are not particularly limited.
  • the first pixel electrode may be V-shaped.
  • the gate electrode of the transistor 316 is connected to the gate wiring 312 and the gate electrode of the transistor 317 is connected to the gate wiring 313. Different gate signals are supplied to the gate wiring 312 and the gate wiring 313, whereby the operation timings of the transistor 316 and the transistor 317 are made different so that the alignment of the liquid crystal can be controlled.
  • a storage capacitor may be formed using the capacitor wiring 310, a gate insulating film functioning as a dielectric, and a capacitor electrode electrically connected to the first pixel electrode or the second pixel electrode.
  • the multi-domain structure includes a first liquid crystal element 318 and a second liquid crystal element 319 in one pixel.
  • the first liquid crystal element 318 includes a first pixel electrode, a counter electrode, and a liquid crystal layer therebetween
  • the second liquid crystal element 319 includes a second pixel electrode, a counter electrode, and a liquid crystal layer therebetween.
  • the pixel portion is not limited to the configuration shown in FIG. A switch, a resistor, a capacitor, a transistor, a sensor, or a logic circuit may be added to the pixel portion illustrated in FIG.
  • FIG. Another example of the circuit configuration of the pixel is shown in FIG.
  • a structure of a pixel portion of a display device using an organic EL element is shown.
  • FIG. 17 is a diagram illustrating an example of a circuit of the applicable pixel unit 320. Here, an example in which two n-channel transistors are used for one pixel is shown.
  • the oxide semiconductor film according to one embodiment of the present invention can be used for a channel formation region of an n-channel transistor. Digital time grayscale driving can be applied to the circuit of the pixel portion.
  • the thin film transistor As the switching transistor 321 and the driving transistor 322, the thin film transistor according to one embodiment of the present invention can be used. Thereby, an organic EL display device with high reliability can be provided.
  • the circuit configuration of the pixel portion is not limited to the configuration illustrated in FIG.
  • a switch, a resistor, a capacitor, a sensor, a transistor, or a logic circuit may be added to the circuit of the pixel portion illustrated in FIG.
  • the above is the description when the thin film transistor according to one embodiment of the present invention is used in a display device.
  • a CMOS (Complementary Metal Oxide Semiconductor) image sensor is a solid-state imaging device that holds a potential in a signal charge storage unit and outputs the potential to a vertical output line via an amplification transistor. If there is a leak current in the reset transistor and / or the transfer transistor included in the CMOS image sensor, charging or discharging occurs due to the leak current, and the potential of the signal charge storage portion changes. When the potential of the signal charge storage portion changes, the potential of the amplification transistor also changes, resulting in a value that deviates from the original potential, and the captured image deteriorates.
  • CMOS Complementary Metal Oxide Semiconductor
  • the thin film transistor according to the embodiment of the present invention is applied to a reset transistor and a transfer transistor of a CMOS image sensor will be described.
  • the amplification transistor either a thin film transistor or a bulk transistor may be applied.
  • FIG. 18 is a diagram illustrating an example of a pixel configuration of a CMOS image sensor.
  • a pixel includes a photodiode 3002, which is a photoelectric conversion element, a transfer transistor 3004, a reset transistor 3006, an amplification transistor 3008, and various wirings.
  • a plurality of pixels are arranged in a matrix to form a sensor.
  • a selection transistor electrically connected to the amplification transistor 3008 may be provided.
  • “OS” described in the transistor symbol indicates an oxide semiconductor (Oxide Semiconductor), and “Si” indicates silicon, which is a preferable material when applied to each transistor. The same applies to the subsequent drawings.
  • the photodiode 3002 is connected to the source side of the transfer transistor 3004, and a signal charge accumulation unit 3010 (FD: also called floating diffusion) is formed on the drain side of the transfer transistor 3004.
  • the signal charge storage unit 3010 is connected to the source of the reset transistor 3006 and the gate of the amplification transistor 3008.
  • the reset power line 3110 can be deleted.
  • the oxide semiconductor film according to one embodiment of the present invention may be used for the photodiode 3002, and the same material as the oxide semiconductor film used for the transfer transistor 3004 and the reset transistor 3006 may be used. The above is the description when the thin film transistor according to the embodiment of the present invention is used in a solid-state imaging device.
  • Example 1 The gallium oxide powder, tin oxide powder, indium oxide powder, and rare earth element X oxide powder are weighed so as to have the ratio (atomic ratio) shown in Table 1, put in a polyethylene pot, and dried by a dry ball mill. The mixture was pulverized for a time to produce a mixed powder. This mixed powder was put into a mold and formed into a press-molded body at a pressure of 49 MPa (500 kg / cm 2 ). This molded body was densified by CIP at a pressure of 196 MPa (2000 kg / cm 2 ). Next, this molded body was put into an atmospheric pressure firing furnace, held at 350 ° C. for 3 hours, then heated at a rate of temperature increase of 100 ° C./hour, held at 1450 ° C. for 32 hours, and then left standing. And cooled to obtain an oxide sintered body.
  • Table 1 The gallium oxide powder, tin oxide powder, indium oxide powder, and rare earth element X oxide powder are weighed so as to have the ratio (
  • ⁇ Apparatus Smartlab (manufactured by Rigaku Corporation)
  • X-ray Cu-K ⁇ ray (wavelength 1.5418 ⁇ 10 ⁇ 10 m) ⁇ 2 ⁇ - ⁇ reflection method, continuous scan (2.0 ° / min)
  • Sampling interval 0.02 ° ⁇
  • Slit DS divergence slit
  • SS scattering slit
  • RS light receiving slit
  • Relative density means a percentage of a value obtained by dividing the actual density of the oxide sintered body measured by the Archimedes method by the theoretical density of the oxide sintered body.
  • Theoretical density total weight of raw material powder used for oxide sintered body / total volume of raw material powder used for oxide sintered body
  • oxide A, oxide B, oxidation as raw material powder of oxide sintered body oxide A, oxide B, oxidation as raw material powder of oxide sintered body
  • the usage amounts (preparation amounts) of the oxide A, the oxide B, the oxide C, and the oxide D are a (g), b (g), and c (g), respectively.
  • Theoretical density (a + b + c + d) / ((a / density of oxide A) + (b / density of oxide B) + (c / density of oxide C) + (d / density of oxide D))
  • Theoretical density (a + b + c + d) / ((a / density of oxide A) + (b / density of oxide B) + (c / density of oxide C) + (d / density of oxide D))
  • the specific gravity value described in the Chemistry Handbook Fundamental Edition I Nihon Kagaku Revised 2nd Edition (Maruzen Co., Ltd.) was used.
  • Example 2 to 4 and Comparative Examples 1 to 4 The raw material powder was operated in the same manner as in Example 1 using the raw material oxide with the composition shown in Table 1 to obtain an oxide sintered body.
  • the obtained oxide sintered body was evaluated in the same manner as in Example 1. The results are shown in Tables 1 and 2. Further, the obtained XRD charts are shown in FIGS.
  • Examples 1 to 4 contain Ga, Sn, In, and a rare earth element X at an atomic ratio satisfying the formulas (5) to (8). There was no significant change in the appearance other than the formation of. The relative density was 95% or more, and the bulk resistance was 30 m ⁇ ⁇ cm or less.
  • Comparative Example 1 did not contain the rare earth element X, and black foreign substances and hairline cracks occurred in the erosion part after film formation.
  • the Ga content was outside the upper limit of Formula (5), and black foreign matter and hairline cracks occurred in the erosion part after film formation.
  • the content of In was outside the lower limit of formula (7), the sample was cracked during sintering, and the target could not be produced.
  • the Ga content was out of the upper limit of the formula (5), the In content was out of the lower limit of the formula (7), and black foreign substances and hairline cracks occurred in the erosion part after film formation.
  • Example A Film formation process Silicon wafer (gate electrode) with a thermal oxide film (gate insulating film) under the film formation conditions shown in Table 2 using the sputtering target produced from the oxide sintered body produced in Example 1 ) A 50 nm thin film (oxide semiconductor layer) was formed thereon via a metal mask. Sputtering was performed using a mixed gas of high-purity argon and high-purity oxygen 1% as a sputtering gas. The thin film (oxide semiconductor layer) was formed using a 4-inch ⁇ target at 200 kHz, a duty ratio of 50%, and an output of 200 W. The following characteristics of the obtained semiconductor film were evaluated. The results are shown in Table 3.
  • the saturation mobility was obtained from the transfer characteristics when 5 V was applied to the drain voltage. Specifically, a graph of the transfer characteristic Id-Vg was created, the transconductance (Gm) of each Vg was calculated, and the saturation mobility was derived from the linear region equation. Gm is expressed by ⁇ (Id) / ⁇ (Vg), Vg was applied from ⁇ 15 to 25V, and the maximum mobility in the range was defined as saturation mobility. Unless otherwise specified in this specification, the saturation mobility was evaluated by this method. Id is a current between the source and drain electrodes, and Vg is a gate voltage when a voltage Vd is applied between the source and drain electrodes.
  • the results are shown in “Characteristics of TFT after heat treatment” in Table 3.
  • SiO 2 film (protective insulating film; interlayer insulating film) is formed on the semiconductor film after the heat treatment by a chemical vapor deposition method (CVD) at a substrate temperature of 300 ° C. As annealing, heat treatment was performed at 350 ° C. for 1 hour. The characteristics of the TFT subjected to the heat treatment after the formation of the SiO 2 film were evaluated under the same conditions as the “characteristic of the TFT after the heat treatment”. The results are shown in Table 3, “Characteristics of TFT obtained by heat treatment after deposition of SiO 2 film by CVD”.
  • Hall effect measurement As in the TFT manufacturing process, as shown in FIG. 27, an oxide semiconductor film having a thickness of 50 nm is formed on a glass substrate, heat-treated, and then cut into 1 cm squares and gold ( Au) was formed with an ion coater using a metal mask so that the size was 2 mm ⁇ 2 mm or less, and indium solder was placed on the Au metal to improve the contact to obtain a sample for measuring the Hall effect.
  • Au gold
  • the sample for Hall effect measurement was set in a Hall effect / specific resistance measuring apparatus (ResiTest 8300 type, manufactured by Toyo Technica Co., Ltd.), the Hall effect was evaluated at room temperature, and the carrier density and mobility were obtained. The results are shown in “Characteristics of semiconductor film after heat treatment” in Table 3.
  • a SiO 2 film was formed on the semiconductor film of the Hall effect measurement sample by a CVD apparatus, and then the hole measurement was performed under the same conditions as the “characteristics of the semiconductor film after the heat treatment”. .
  • the results are shown in “Characteristics of semiconductor film after formation of SiO 2 film by CVD” in Table 3.
  • hole measurement was performed under the same conditions as “characteristics of the semiconductor film after the heat treatment”.
  • a measuring needle was pierced into the Au metal layer in the SiO 2 film and contact was made.
  • the results are shown in “Characteristics of semiconductor film heat-treated after SiO 2 film formation by CVD” in Table 3.
  • Table 3 shows the results of evaluating the crystallinity of the unheated film after sputtering (after film deposition) and the heated film by X-ray diffraction (XRD) measurement.
  • Band gap of semiconductor film A transmission spectrum of a thin film sample formed on a quartz substrate and heat-treated in the same manner as a semiconductor film is measured, and the wavelength on the horizontal axis is energy (eV) and the transmittance on the vertical axis is ( ⁇ h ⁇ ) 1/2. (here, ⁇ : absorption coefficient h: Planck constant ⁇ : frequency. ) Then, a straight line was fitted to the portion where the absorption rises, and the eV value where the straight line intersected the base line was calculated.
  • Example B and Comparative Example A A semiconductor film and a thin film transistor were produced and evaluated in the same manner as in Example A except that the sputtering target produced from the oxide sintered body produced in the example shown in Table 3 was used and the conditions shown in Table 3 were used. did. The results are shown in Table 3.
  • Example A and Example B are obtained by forming a semiconductor film using the sintered bodies of Example 1 and Example 2, and the characteristics as a TFT can be obtained even after heating. It was.
  • Comparative Example A a semiconductor film was formed using the sintered body of Comparative Example 1, and when heated, the film became conductive, and characteristics as a TFT were not obtained.
  • the oxide semiconductor film of one embodiment of the present invention is useful as a semiconductor film such as a thin film transistor.
  • the oxide sintered body of one embodiment of the present invention is useful as a sputtering target material.
  • Oxide sintered body 3 Backing plate 20: Silicon wafer 30: Gate insulating film 40: Oxide semiconductor thin film 50: Source electrode 60: Drain electrode 70: Interlayer insulating film 70A: Interlayer insulating film 70B: Interlayer insulating film 100 : Thin film transistor 100A: Thin film transistor 300: Substrate 301: Pixel unit 302: First scanning line driving circuit 303: Second scanning line driving circuit 304: Signal line driving circuit 310: Capacitor wiring 312: Gate wiring 313: Gate wiring 314: Drain electrode 316: Transistor 317: Transistor 318: First liquid crystal element 319: Second liquid crystal element 320: Pixel portion 321: Switching transistor 322: Driving transistor 3002: Photodiode 3004: Transfer transistor 3006: Reset transistor Star 3008: amplification transistor 3010: signal charge storage unit 3100: power supply line 3110: reset power supply line 3120: vertical output line

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Ｉｎ、Ｇａ及びＳｎを下記原子比　０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０　・・・（１）　０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０　・・・（２）　０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８　・・・（３） で含有し、　かつ、レアアース元素Ｘを下記原子比　０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５　・・・（４） で含有する酸化物半導体膜。

Description

酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲット
　本発明は、酸化物半導体膜、それを用いた薄膜トランジスタ（ＴＦＴ）の酸化物半導体膜等を製造する際に用いることのできるスパッタリングターゲット、及びその材料となる酸化物焼結体に関するものである。
　薄膜トランジスタに用いられるアモルファス（非晶質）酸化物半導体は、汎用のアモルファスシリコン（ａ－Ｓｉ）に比べて高いキャリヤー移動度を有し、光学バンドギャップが大きく、低温で成膜できるため、大型・高解像度・高速駆動が要求される次世代ディスプレイや、耐熱性の低い樹脂基板等への適用が期待されている。
　上記酸化物半導体（膜）の形成に当たっては、スパッタリングターゲットをスパッタリングするスパッタリング法が好適に用いられている。これは、スパッタリング法で形成された薄膜が、イオンプレーティング法や真空蒸着法、電子ビーム蒸着法で形成された薄膜に比べ、膜面方向（膜面内）における成分組成や膜厚等の面内均一性に優れており、スパッタリングターゲットと同じ成分組成の薄膜を形成できるためである。
　特許文献１には、Ｉｎ２Ｏ３にＧａ２Ｏ３及びＳｎＯ２を添加した酸化物半導体膜に関する例示がなされている。しかし、この膜は、成膜後のキャリヤー制御（キャリヤー濃度の低減）が難しく、当該膜の上にＣＶＤ等により層間絶縁膜等を形成した後では、半導体化しない場合があった。
　特許文献２には、Ｉｎ２Ｏ３にＧａ２Ｏ３及びＳｎＯ２を添加した酸化物半導体膜とＩｎ２Ｏ３にＧａ２Ｏ３及びＳｎＯ２及びＺｎＯを添加した酸化物半導体膜を積層したトランジスタ及びスパッタリングターゲットが例示されている。
　特許文献３～６には、Ｉｎ２Ｏ３、Ｇａ２Ｏ３及びＳｎＯ２からなる透明導電膜の製造方法が記載され、スパッタリングターゲットが例示されている。
　一方でさらなる高性能なＴＦＴへの強い要求があり、高移動度で、ＣＶＤ等での特性変化の小さい材料への要望は大きい。
特開２０１３－２４９５３７号公報 国際公開２０１５－１０８１１０号公報 特開２０１１－９４２３２号公報 特開平４－２７２６１２号公報 国際公開２００３－０１４４０９号公報 国際公開２００９－１２８４２４号公報
　本発明の目的は、新たな酸化物系で構成される、新たな酸化物半導体膜を提供することである。
　また、本発明の目的は、ＴＦＴに用いたときに優れたＴＦＴ性能が発揮される酸化物半導体膜、及びそれを形成できるスパッタリングターゲット、及びその材料である酸化物焼結体を提供することである。
　本発明によれば、以下の酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲットが提供される。
　Ｉｎ、Ｇａ及びＳｎを下記原子比
　　０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０　　・・・（１）
　　０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０　　・・・（２）
　　０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８　　・・・（３）
で含有し、
　かつ、レアアース元素Ｘを下記原子比
　　０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５　・・・（４）
で含有する酸化物半導体膜。
　前記レアアース元素Ｘが、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホロミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）及びルテチウム（Ｌｕ）からなる群から選択される１種以上である上記に記載の酸化物半導体膜。
　前記レアアース元素Ｘが、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）及びサマリウム（Ｓｍ）からなる群から選択される１種以上である上記に記載の酸化物半導体膜。
　上記いずれか１つに記載の酸化物半導体膜を用いた薄膜トランジスタ。
　Ｉｎ、Ｇａ及びＳｎを下記原子比
　　０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０　　・・・（５）
　　０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０　　・・・（６）
　　０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８　　・・・（７）
で含有し、
　かつ、レアアース元素Ｘを下記原子比
　　０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５　・・・（８）
で含有する酸化物焼結体。
　前記レアアース元素Ｘが、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホロミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）及びルテチウム（Ｌｕ）からなる群から選択される１種以上である上記に記載の酸化物焼結体。
　前記レアアース元素Ｘが、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）及びサマリウム（Ｓｍ）からなる群から選択される１種以上である上記に記載の酸化物焼結体。
　Ｉｎ２Ｏ３結晶を主成分とし、Ｘ２Ｓｎ２Ｏ７結晶及びＸ３Ｇａ５Ｏ１２結晶（ここで、Ｘは前記レアアース元素を示す）のいずれか一方又は両方を含有する上記のいずれか一つに記載の酸化物焼結体。
　相対密度が９５％以上である上記のいずれか一つに記載の酸化物焼結体。
　バルク抵抗が３０ｍΩｃｍ以下である上記のいずれか一つに記載の酸化物焼結体。
　上記のいずれか一つに記載の酸化物焼結体と、バッキングプレートとを含むスパッタリングターゲット。
　上記に記載の薄膜トランジスタを用いた電子機器。
　本発明によれば、新たな酸化物系で構成される、新たな酸化物半導体膜が提供できる。
　本発明によれば、ＴＦＴに用いたときに優れたＴＦＴ性能が発揮される酸化物半導体膜、及びそれを形成できるスパッタリングターゲット、及びその材料である酸化物焼結体が提供できる。
本発明の一実施形態に係るターゲットの形状を示す斜視図。 本発明の一実施形態に係るターゲットの形状を示す斜視図。 本発明の一実施形態に係るターゲットの形状を示す斜視図。 本発明の一実施形態に係るターゲットの形状を示す斜視図。 本発明の一実施形態に係る薄膜トランジスタを示す縦断面図。 本発明の一実施形態に係る薄膜トランジスタを示す縦断面図。 本発明の一実施形態に係る量子トンネル電界効果トランジスタを示す縦断面図。 量子トンネル電界効果トランジスタの他の実施形態を示す縦断面図。 図８において、ｐ型半導体層とｎ型半導体層の間に酸化シリコン層が形成された部分のＴＥＭ（透過型電子顕微鏡）写真。 量子トンネル電界効果トランジスタの製造手順を説明するための縦断面図。 量子トンネル電界効果トランジスタの製造手順を説明するための縦断面図。 量子トンネル電界効果トランジスタの製造手順を説明するための縦断面図。 量子トンネル電界効果トランジスタの製造手順を説明するための縦断面図。 量子トンネル電界効果トランジスタの製造手順を説明するための縦断面図。 本発明の一実施形態に係る薄膜トランジスタを用いた表示装置を示す上面図。 ＶＡ型液晶表示装置の画素に適用することができる画素部の回路を示す図。 有機ＥＬ素子を用いた表示装置の画素部の回路を示す図。 本発明の一実施形態に係る薄膜トランジスタを用いた固体撮像素子の画素部の回路を示す図。 実施例１で作製した焼結体のＸＲＤチャート。 実施例２で作製した焼結体のＸＲＤチャート。 実施例３で作製した焼結体のＸＲＤチャート。 実施例４で作製した焼結体のＸＲＤチャート。 比較例１で作製した焼結体のＸＲＤチャート。 比較例２で作製した焼結体のＸＲＤチャート。 比較例３で作製した焼結体のＸＲＤチャート。 比較例４で作製した焼結体のＸＲＤチャート。 ガラス基板上に酸化物半導体薄膜を形成した状態を示す縦断面図。 図２７の酸化物半導体薄膜上にＳｉＯ2膜を形成した状態を示す図。
［発明の背景］
　従来の、酸化インジウム（Ｉｎ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）、及び酸化スズ（ＳｎＯ２）を焼結して得られる酸化物焼結体からなるスパッタリングターゲットは、スパッタ時にターゲットにヘアーラインクラックと呼ばれる、微小なライン状のクラックが生じることがあった。これらが生じるとスパッタ時に異常放電を起こして、ノジュールと呼ばれる異物を発生させる場合が有り、製品の歩留まりや性能を低下させる要因となっていた。
　ヘアーラインクラックが生じる原因は明らかではないが、スパッタリングターゲット中にＧａ３Ｉｎ５Ｓｎ２Ｏ１６、Ｇａ２Ｉｎ６Ｓｎ２Ｏ１６、Ｇａ３ＩｎＳｎ５Ｏ１６等の化合物が存在すると、スパッタ等により一方向から熱が加わった場合に、これらの化合物の結晶相の間の熱膨張率の違いに起因して、内部応力が発生し、ヘアーラインクラックが発生すると考えられる。
　これらの問題を解決するため、本発明者らは、酸化インジウム（Ｉｎ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）、及び酸化スズ（ＳｎＯ２）に、レアアース元素Ｘ：（Ｙ、Ｌａ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の酸化物Ｘ２Ｏ３：（Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｎｄ２Ｏ３、Ｓｍ２Ｏ３、Ｅｕ２Ｏ３、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｙｂ２Ｏ３、Ｌｕ２Ｏ３）を添加して焼結することにより、Ｇａ３Ｉｎ５Ｓｎ２Ｏ１６やＧａ２Ｉｎ６Ｓｎ２Ｏ１６、Ｇａ３ＩｎＳｎ５Ｏ１６等の化合物の生成を抑制できることを見出した。
　これにより、内部応力が発生せず、ヘアーラインクラック等の発生がなくなり、一方で酸化物半導体も安定した組成であることが判明した。
［酸化物焼結体］
　本発明の一態様の酸化物焼結体（以下、本発明の焼結体と略称すことがある）は、Ｉｎ、Ｇａ及びＳｎを下記原子比
　　０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０　　・・・（５）
　　０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０　　・・・（６）
　　０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８　　・・・（７）
で含有し、
　かつ、レアアース元素Ｘを下記原子比
　　０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５　・・・（８）
で含有することを特徴とする。
　本発明の焼結体は、酸化インジウム、酸化ガリウム及び酸化スズをベースの原料とし、これに結晶の生成抑制剤として、レアアース元素の酸化物を添加して焼結することによって得られる。
　「レアアース元素」とは、希土類金属元素とも呼ばれ、周期律表で３族に分類されているスカンジウム（Ｓｃ）、イットリウム（Ｙ）及びランタノイド元素の総称である。「ランタノイド元素」には、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）及びルテチウム（Ｌｕ）が含まれる。以下の説明も同様である。
　本発明においては、上記レアアース元素のうち、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホロミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）及びルテチウム（Ｌｕ）からなる群から選択される、１種以上を用いることが好ましく、イットリウム（Ｙ）、サマリウム（Ｓｍ）及びイッテルビウム（Ｙｂ）からなる群から選択される１種以上を用いることが、さらに好ましい。
　レアアース元素Ｘは、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）及びサマリウム（Ｓｍ）からなる群から選択される１種以上であるのが、よりさらに好ましい。
　レアアース元素は、Ｉｎ（インジウム）元素イオン、Ｇａ（ガリウム）元素イオン、Ｓｎ（スズ）元素イオンのイオン半径より大きなイオン半径を有しており、Ｇａ３Ｉｎ５Ｓｎ２Ｏ１６やＧａ２Ｉｎ６Ｓｎ２Ｏ１６、Ｇａ３ＩｎＳｎ５Ｏ１６化合物に固溶しない性質を有し、Ｓｎ（スズ）元素やＧａ（ガリウム）元素と反応しやすい性質を持ち、レアアース元素をＸとした場合、Ｘ２Ｓｎ２Ｏ７化合物やＸ３Ｇａ５Ｏ１２化合物を生成することで、Ｇａ３Ｉｎ５Ｓｎ２Ｏ１６やＧａ２Ｉｎ６Ｓｎ２Ｏ１６、Ｇａ３ＩｎＳｎ５Ｏ１６化合物の結晶の生成抑制剤として機能すると考えられる。
　具体的には、Ｉｎ、Ｇａ及びＳｎの原子比組成が下記範囲
　　０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０　　・・・（５）
　　０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０　　・・・（６）
　　０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８　　・・・（７）
となるように、Ｉｎ２Ｏ３，Ｇａ２Ｏ３及びＳｎＯ２を混合し、さらに、レアアース元素Ｘの原子比組成が下記範囲
　　０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５　・・・（８）
となるように、結晶の生成抑制剤としてＸ２Ｏ３を添加、混合した原料を焼結すればよい。
　Ｉｎ２Ｏ３、Ｇａ２Ｏ３及びＳｎＯ２を焼結する際に、結晶の生成抑制剤としてＸ２Ｏ３を加えることにより、従来のＩｎ２Ｏ３、Ｇａ２Ｏ３及びＳｎＯ２を焼結した場合の主成分であった、Ｇａ３ＩｎＳｎ５Ｏ１６化合物やＧａ２Ｉｎ６Ｓｎ２Ｏ１６化合物を主成分とすることがなく、Ｉｎ２Ｏ３結晶と、Ｘ２Ｓｎ２Ｏ７結晶及び／又はＸ３Ｇａ５Ｏ１２結晶を含有する、焼結体が得られる。
　本発明の一形態であるスパッタリングターゲット（以下、本発明のターゲットと略称することがある）は、上記酸化物焼結体と、バッキングプレートとを含むことを特徴とする。
　上記本発明の焼結体を切削研磨加工して板状としたスパッタリングターゲット材を作製し、これを、金属インジウム等の低融点金属を用いて、金属性のバッキングプレートにボンディングすることにより、スパッタリング装置の部材としてのスパッタリングターゲットとすることができる。
　以下、上記本発明の焼結体とバッキングプレートとを含む、スパッタリングターゲットにおける焼結体を、「本発明のターゲット材」という。
　上記本発明の焼結体（ターゲット材）は、結晶の生成抑制剤としてＸ２Ｏ３を所定の割合で添加して焼結することで、Ｇａ３Ｉｎ５Ｓｎ２Ｏ１６、Ｇａ２Ｉｎ６Ｓｎ２Ｏ１６、Ｇａ３ＩｎＳｎ５Ｏ１６等の化合物の生成が抑制される。これらの化合物は、スパッタ時に内部応力を発生させ、ヘアーラインクラックを生じさせると考えられる。
　本発明のターゲット材を用いれば、スパッタ時にヘアーラインクラックの発生がなく、ヘアーラインクラックに起因する異常放電によるノジュールと呼ばれる異物の発生もない。
　本発明の焼結体（ターゲット材）は、Ｇａ３ＩｎＳｎ５Ｏ１６化合物やＧａ２Ｉｎ６Ｓｎ２Ｏ１６化合物は、含まないことが好ましいが、焼結体中のこれらの化合物の合計が、焼結体の主成分とならない量、即ち、５０質量％以下の含有は許容される。
　本発明の一実施形態の焼結体では、Ｇａ３ＩｎＳｎ５Ｏ１６化合物、及びＧａ２Ｉｎ６Ｓｎ２Ｏ１６化合物のいずれか一方又は両方を含有しないのが好ましい。これらの化合物を含有しないことにより、スパッタ時にヘアーラインクラックが発生しない焼結体（ターゲット材）が得られる。
　本発明の一実施形態の焼結体は、Ｉｎ２Ｏ３結晶を主成分とし、Ｘ２Ｓｎ２Ｏ７結晶及びＸ２ＳｎＯ７結晶（ここで、Ｘは前記レアアース元素である）のいずれか一方又は両方を含有するのが好ましい。
　ここで、「Ｉｎ２Ｏ３結晶を主成分とする」とは、焼結体の全酸化物中に占めるＩｎ２Ｏ３結晶の割合が５０質量％を超えることを意味し、より好ましくは、５５質量％以上、さらに好ましくは、６０質量％以上である。
　以下、本明細書において「主成分」というときは、焼結体の全酸化物中に占める割合が５０質量％を超えることを意味する。
　Ｉｎ２Ｏ３結晶を主成分とし、Ｘ２Ｓｎ２Ｏ７結晶を含有することにより、Ｘ２Ｏ３を添加しない場合に主成分であった、Ｇａ３ＩｎＳｎ５Ｏ１６化合物やＧａ２Ｉｎ６Ｓｎ２Ｏ１６化合物を、含有しない焼結体を得ることができる。これにより、スパッタ時にヘアーラインクラック等が発生しない。
　また、本発明の他の実施形態の焼結体では、Ｘ線解析より求めたＩｎ２Ｏ３とＸ２Ｓｎ２Ｏ７の質量比が、Ｉｎ２Ｏ３＞Ｘ２Ｓｎ２Ｏ７であることが好ましい。Ｉｎ２Ｏ３の含有比率がＸ２Ｓｎ２Ｏ７より小さくなると、焼結体（ターゲット材）のバルク抵抗が大きくなる場合が有り、スパッタ時に異常放電やアーク放電等が起こる場合がある。そのため、ＴＦＴの製造工程で歩留まりが低下したり、ＴＦＴの特性が劣化したりする場合がある。Ｉｎ２Ｏ３＞Ｘ２Ｓｎ２Ｏ７であれば、スパッタ時の異常放電等を抑制できるターゲット材となる。
　酸化ガリウムは、酸素欠損の発生を抑える効果と、得られる酸化物半導体膜のバンドギャップを大きくする効果が有る。Ｇａの割合［Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］は、０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０が好ましい。０．０１未満では、酸素欠損を抑える効果が小さく、半導体膜を形成できない場合がある。また、０．３０超では、酸素欠損がなくなり、得られる膜が絶縁膜化する場合がある。また、焼結体をターゲットとして用いた場合にヘアーラインクラック等が発生する恐れがある。
　より好ましくは、０．０２≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．２７であり、さらに好ましくは、０．０３≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．２３である。
　酸化スズは、耐薬品性を有しており、かつ導電膜として使用されることからも分かるように、半導体膜の移動度に影響を及ぼすことは少ないと考えられる。よって、Ｓｎの割合［Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］は、０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０が好ましい。０．０１未満では、耐薬品性が発現しない場合がある。０．４０超では、耐薬品性が高すぎて、得られる半導体膜をエッチングして、半導体膜のアイランドを形成することができない場合がある。より好ましくは、０．０２≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３５であり、さらに好ましくは０．０３≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０である。
　酸化インジウムは、半導体膜の移動度を担う酸化物である。Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］は、０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８が好ましい。０．５５未満では、移動度の低下が起こる場合がある。また、焼結体をターゲットとして用いた場合にヘアーラインクラック等が発生する恐れがある。０．９８超では、結晶化したり、酸素欠損の量が増えすぎて、得られる膜が半導体とならず、導体になる場合がある。より好ましくは、０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９６であり、さらに好ましくは、０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９４である。
　上記ベースの原料にレアアース元素の酸化物を添加しない場合は、結晶相の主成分がＧａ３ＩｎＳｎ５Ｏ１６化合物や、Ｇａ２Ｉｎ６Ｓｎ２Ｏ１６化合物である焼結体となる。レアアース元素の酸化物の添加により、Ｉｎ２Ｏ３結晶、Ｚ２Ｓｎ２Ｏ７結晶を含有し、これらを主成分とする焼結体（ターゲット材）が得られる。これにより、ヘアーラインクラック等の課題を解決することができる。
　尚、本発明の酸化物焼結体は、本質的に、金属元素としてＩｎ、Ｇａ、Ｓｎ及びレアアース元素のみを含んでいてもよい。この場合、不可避不純物としての他の金属元素を含んでいてもよい。
　不可避不純物の例としては、アルカリ金属、およびアルカリ土類金属（Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ等など）が上げられ、１０ｐｐｍ以下、好ましくは１ｐｐｍ以下、さらに好ましくは１００ｐｐｂ以下が良い。不純物濃度は、ＩＣＰやＳＩＭＳにより測定することができる。また、アルカリ金属やアルカリ土類金属の他に、水素や窒素元素を含む場合も有る。この場合、ＳＩＭＳによる測定で５ｐｐｍ以下、好ましくは１ｐｐｍ以下、さらに好ましくは１００ｐｐｂ以下が良い。
　また、本発明の酸化物焼結体中の全金属元素の、例えば、７０％原子以上、８０原子％以上、９０原子％以上、９５原子％以上、９８原子％以上又は９９原子%以上が、Ｉｎ、Ｇａ、Ｓｎ及びレアアース元素で占められていてもよい。
　本発明の酸化物焼結体は、Ｉｎ、Ｇａ、Ｓｎ及びレアアース元素以外の金属元素として、例えば、Ｃｅ（セリウム）元素等を含んでいてもよい。
　本発明の一実施形態の焼結体（ターゲット材）におけるレアアース元素Ｘの割合は、下記原子比
　　０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５　・・・（８）
の範囲であることが好ましい。０．０３未満では、Ｇａ３ＩｎＳｎ５Ｏ１６化合物や、Ｇａ２Ｉｎ６Ｓｎ２Ｏ１６化合物の生成を、十分に抑えることができない場合がある。また、０．２５超では、得られる酸化物半導体膜を用いた薄膜トランジスタの移動度が小さくなり、実用に供さなくなる場合がある。レアアース元素の添加により、得られる酸化物半導体膜を用いた薄膜トランジスタの、耐ＣＶＤ性が向上する効果が得られる。より好ましくは、０．０４≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２０であり、さらに好ましくは、０．０５≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．１７である。
　本発明の一実施形態の焼結体（ターゲット材）は、より好ましくは、Ｉｎ、Ｇａ及びＩｎを下記原子比
　　０．０２≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．２７　　・・・（５Ａ）
　　０．０２≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３５　　・・・（６Ａ）
　　０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９６　　・・・（７Ａ）
で含有し、
　かつ、レアアース元素Ｘを下記原子比
　　０．０４≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２０　・・・（８Ａ）
で含有する。
　本発明の一実施形態の焼結体（ターゲット材）は、さらに好ましくは、Ｉｎ、Ｇａ及びＩｎを下記原子比
　　０．０３≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．２３　　・・・（５Ｂ）
　　０．０３≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０　　・・・（６Ｂ）
　　０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９４　　・・・（７Ｂ）
で含有し、
　かつ、Ｘを下記原子比
　　０．０５≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．１７　・・・（８Ｂ）
で含有する。
　本発明の一実施形態の焼結体（ターゲット材）は、相対密度が９５％以上である。
　焼結体（ターゲット材）の相対密度が９５％未満であると、スパッタ時にヘアーラインクラックが入ったりノジュールが発生し、得られる酸化物半導体膜を用いた薄膜トランジスタの性能の低下をもたらしたり、歩留まりを低下させる場合がある。得られる膜の密度も低くなり、当該膜の上に保護絶縁膜や層間絶縁膜をＣＶＤ装置を用いて形成する際に、ＣＶＤ装置での成膜温度を下げざるを得なくなり、耐久性の乏しい膜となる場合がある。焼結体（ターゲット材）の相対密度は、好ましくは、９７％以上であり、より好ましくは、９８％であり、さらに好ましくは、９９％以上である。
　相対密度は実施例に記載の方法により測定できる。
　本発明の一実施形態の焼結体は、バルク抵抗が３０ｍΩｃｍ以下であることが好ましい。バルク抵抗が３０ｍΩｃｍ以下であれば、高パワーでスパッタリングした場合でも、異常放電の発生や、エロージョン部の変色及びノジュールの発生等がなく、安定したスパッタリングを行うことができるようになる。バルク抵抗は、より好ましくは２０ｍΩｃｍ以下であり、さらに好ましくは１８Ωｃｍ以下である。バルク抵抗の下限は、通常０．１ｍΩｃｍであり、好ましくは１ｍΩｃｍである。
　バルク抵抗は、例えば、四探針法に基づき測定することができる。
［酸化物焼結体の製造方法］
　本発明の一実施形態に係る酸化物焼結体は、原料粉末を混合する混合工程と、混合した粉末を成形して成型体を得る成形工程と、成形体を焼結する焼結工程を実施することにより製造できる。
　原料としてはインジウム化合物、ガリウム化合物、スズ化合物、およびレアアース化合物が挙げられ、これら化合物としては酸化物が好ましい。例えば、酸化インジウム（Ｉｎ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）及び希土類酸化物を用いる。
　酸化インジウム粉は特に限定はなく、工業的に市販されているものが使用できるが、高純度、例えば、４Ｎ（０．９９９９）以上であることが好ましい。また、酸化物だけでなく、塩化物、硝酸塩、酢酸塩等のインジウム塩を用いても構わない。
　酸化ガリウム粉は特に限定はなく、工業的に市販されているものが使用できるが、高純度、例えば、４Ｎ（０．９９９９）以上であることが好ましい。また、酸化物だけでなく、塩化物、硝酸塩、酢酸塩等のガリウム塩を用いても構わない。
　酸化スズ粉は特に限定はなく、工業的に市販されているものが使用できるが、高純度、例えば、４Ｎ（０．９９９９）以上であることが好ましい。また、酸化物だけでなく、塩化物、硝酸塩、酢酸塩等のアルミニウム塩を用いても構わない。
　希土類酸化物粉は特に限定はなく、工業的に市販されているものが使用できるが、高純度、例えば、４Ｎ（０．９９９９）以上であることが好ましい。また、酸化物でなくてもよい。
　使用する原料粉末は、式（５）から（８）に記載の原子比を満たすように混合するのが好ましい。
　混合工程する方法は特に制限されず、原料粉末を１度又は２回以上に分けて混合粉砕して行うことができる。混合粉砕手段は、例えば、ボールミル、ビーズミル、ジェットミル又は超音波装置等の公知の装置が使用できる。
　上記の混合工程で調製した原料を、公知の方法により成形し、焼結することにより酸化物焼結体とする。
　成形工程では、混合工程で得た混合粉を、例えば加圧成形して成形体とする。この工程により、製品の形状（例えば、スパッタリングターゲットとして好適な形状）に成形する。
　成形処理としては、例えば、金型成形、鋳込み成形、射出成形等が挙げられるが、焼結密度の高い酸化物焼結体を得るためには、冷間静水圧（ＣＩＰ）等で成形するのが好ましい。
　成形処理に際しては、ポリビニルアルコールやメチルセルロース、ポリワックス、オレイン酸等の成形助剤を用いてもよい。
　焼結工程では、成形工程で得られた成形体を焼成する。
　焼結条件としては、大気圧下、酸素ガス雰囲気又は酸素ガス加圧下に、通常、１２００～１５５０℃において、通常、３０分～３６０時間、好ましくは８～１８０時間、より好ましくは１２～９６時間焼結する。焼結温度が１２００℃未満であると、ターゲットの密度が上がり難くなったり、焼結に時間がかかり過ぎたりするおそれがある。一方、１５５０℃を超えると成分の気化により、組成がずれたり、炉を傷めたりするおそれがある。
　燃焼時間が３０分未満であると、ターゲットの密度が上がり難く、３６０時間より長いと、製造時間がかかり過ぎコストが高くなるため、実用上採用できない。前記範囲内であると相対密度を向上させ、バルク抵抗を下げることができる。
［スパッタリングターゲット］
　本発明の一実施形態に係る酸化物焼結体を用いて、スパッタリングターゲットとすることができる。具体的には、酸化物焼結体を切削・研磨加工し、バッキングプレートにボンディングすることによって、スパッタリングターゲットとすることができる。
　バッキングプレートとの接合率は、９５％以上であると好ましい。接合率はＸ線ＣＴより確認することができる。
　本発明の一実施形態に係るスパッタリングターゲット（以下、本発明のターゲットという）は、上記本発明の一実施形態に係る酸化物焼結体（以下、併せて、本発明の酸化物焼結体という）と、バッキングプレートとを含む。本発明の一実施形態のスパッタリングターゲットは、上記本発明の酸化物焼結体と、必要に応じて酸化物焼結体に設けられる、バッキングプレート等の冷却および保持用の部材とを含むことが好ましい。
　本発明のターゲットを構成する酸化物焼結体（ターゲット材）は、上記本発明の酸化物焼結体に研削加工を施したものであるから、ターゲット材は、物質としては、本発明の酸化物焼結体と同一である。従って、本発明の酸化物焼結体についての説明はターゲット材にもそのまま当てはまる。
　酸化物焼結体の形状は特に限定されないが、図１の符号１に示すような板状でもよく、図２の符号１Ａに示すような円筒状でもよい。板状の場合、平面形状は、図１の符号１に示すような矩形でもよく、図３の符号１Ｂに示すように円形でもよい。酸化物焼結体は一体成型でもよく、図４に示すように、複数に分割した酸化物焼結体（符号１Ｃ）をバッキングプレート３に各々固定した多分割式でもよい。
　バッキングプレート３は、酸化物焼結体の保持や冷却用の部材である。材料は銅等の熱伝導性に優れた材料が好ましい。
　スパッタリングターゲットは、例えば以下の工程で製造される。
　酸化物焼結体の表面を研削する工程（研削工程）。
　酸化物焼結体をバッキングプレートにボンディングする工程（ボンディング工程）。
　以下、各工程を具体的に説明する。
＜研削工程＞
　研削工程では、焼結体を、スパッタリング装置への装着に適した形状に切削加工する。
　焼結体表面は、高酸化状態の焼結部が存在したり、面が凸凹であることが多く、また、所定の寸法に切断加工する必要がある。
　焼結体の表面は０．３ｍｍ以上研削するのが好ましい。研削する深さは、０．５ｍｍ以上研削するのが好ましく、２ｍｍ以上が特に好ましい。０．３ｍｍ以上研削することにより、表面付近の結晶構造の変動部分を除去できる。
　酸化物焼結体を例えば、平面研削盤で研削して平均表面粗さＲａが５μｍ以下の素材とするのが好ましい。さらにスパッタリングターゲットのスパッタ面に鏡面加工を施して、平均表面粗さＲａが１０００×１０-10ｍ以下としてもよい。鏡面加工（研磨）は、機械的な研磨、化学研磨、およびメカノケミカル研磨（機械的な研磨と化学研磨の併用）等の、公知の研磨技術を用いることができる。例えば、固定砥粒ポリッシャー（ポリッシュ液は水）で＃２０００番以上にポリッシングしてもよく、遊離砥粒ラップ（研磨材はＳｉＣペースト等）にてラッピング後、研磨材をダイヤモンドペーストに換えて、ラッピングしてもよい。研磨方法はこれらの方法に限定されない。研磨材は、＃２００番、もしくは＃４００番、さらには＃８００番のものが挙げられる。
　研削工程後の酸化物焼結体は、エアーブローや流水洗浄等で清浄するのが好ましい。エアーブローで異物を除去する際には、ノズルの向い側から集塵機で吸気を行なうとより有効に除去できる。なお、エアーブローや流水洗浄では清浄力に限界があるので、さらに超音波洗浄等を行なうこともできる。超音波洗浄は、周波数が２５ｋＨｚ以上、３００ｋＨｚ以下の間で、多重発振させて行なう方法が有効である。例えば周波数が２５ｋＨｚ以上、３００ｋＨｚの間で、２５ｋＨｚ刻みに１２種類の周波数を多重発振させて、超音波洗浄を行なうのが良い。
＜ボンディング工程＞
　ボンディング工程では、研削後の焼結体を、金属インジウムなどの低融点金属で、バッキングプレートにボンディングする。
　以上がスパッタリングターゲットの説明である。
［酸化物半導体膜］
　本発明の一態様の酸化物半導体膜（以下、本発明の半導体膜と略称することがある）は、Ｉｎ、Ｇａ及びＳｎを下記原子比
　　０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０　　・・・（１）
　　０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０　　・・・（２）
　　０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８　　・・・（３）で含有し、
　かつ、レアアース元素Ｘを下記原子比
　　０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５　・・・（４）
で含有することを特徴とする。
　本発明の半導体膜は、薄膜トランジスタの半導体層（半導体部分）として好適に用いることができる。
　上記原子比組成を有する本発明の半導体膜は、同じ原子比組成を有する上記本発明のスパッタリングターゲットを、スパッタすることによって形成することができる。
　酸化物焼結体からなるスパッタリングターゲットを、スパッタして形成された膜の原子比組成は、用いたスパッタリングターゲットの原子比組成と一致する。
　スパッタ法としては、ＤＣスパッタ法、ＲＦスパッタ法、パルスＤＣスパッタ法等が好適に使用できる。パルスＤＣスパッタ法の場合、１０ｋＨｚ～３００ｋＨｚのパルスにて、デューティー比２０～９０％にて成膜することができる。出力は成膜速度の関数であり、得たい成膜速度に合わせて調整すればよい。
　本発明の一実施形態の半導体膜は、スパッタによって成膜されたときにアモルファス状態であり、加熱処理（アニール処理）後もアモルファス状態であることが好ましい。酸化インジウム結晶が生成すると、その結晶にスズがドーピングされＩＴＯと同様に導電化する場合がある。酸化インジウム結晶が微結晶の場合は、アモルファス状の部分と微結晶が混在することになり、それらの界面でキャリヤーが散乱され移動度が低下する場合がある。また、アモルファス状の部分と微結晶の間に酸素欠損等が生じると、光吸収の色中心を生成する場合があり、ＴＦＴの光安定性が損なわれる場合がある。
　酸化物半導体膜の原子比組成が上記範囲以外では、薄膜トランジスタを形成する工程で使用されるＣＶＤ成膜装置での処理の際に、薄膜トランジスタの半導体部分（本発明の半導体膜）のキャリヤー濃度が上昇し、その後のアニール処理によってもキャリヤー濃度が低下せず、ＴＦＴとして作動しなくなる場合があった。そのため、ＣＶＤ装置の成膜温度を低下させて、キャリヤー濃度の上昇を抑え、ＴＦＴ特性の発現を行っていたが、ＣＶＤ装置の成膜温度を低減させたことにより、耐久性の乏しい半導体膜しか得られず、ＴＦＴ特性も劣ったものとなる場合がある。
　本発明の半導体膜において、酸化ガリウムは、酸素欠損の発生を抑える効果と、酸化物半導体膜のバンドギャップを大きくする効果が有る。Ｇａの割合［Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］は、０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０であることが好ましい。０．０１未満では、酸素欠損を抑える効果が小さく、半導体膜にならない場合がある。また、０．３０超では、酸素欠損がなくなり、絶縁膜となる場合があった。より好ましくは、０．０２≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．２５、さらに好ましくは、０．０３≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．２０である。
　本発明の半導体膜において、酸化スズは、耐薬品性を有しており、かつ導電膜として使用されることからもわかるように、半導体膜の移動度に影響を及ぼすことは少ないと考えられる。よって、Ｓｎの割合［Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］は、０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０が好ましい。０．０１未満では、耐薬品性が得られない場合がある。０．４０超では、耐薬品性が高すぎて、エッチングによる半導体膜のアイランド形成ができない場合がある。より好ましくは、０．０２≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３５、さらに好ましくは０．０３≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０である。
　本発明の半導体膜において、酸化インジウムは、半導体膜の移動度を担う酸化物である。Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］は、０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８が好ましい。０．５５未満では、半導体膜の移動度の低下が起こる場合がある。０．９８以上では、半導体膜が結晶化したり、酸素欠損の量が増えすぎて、半導体化せず、導体になる場合がある。より好ましくは、０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９６、さらに好ましくは、０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９４である。
　本発明の半導体膜において、レアアース元素Ｘの酸化物は、半導体膜を非晶質化する作用と、酸素欠損によるキャリャーの発生を抑える作用を有する。ベースの原料酸化物における酸化インジウムの割合が多い酸化物半導体膜の場合、レアアース元素Ｘの酸化物の量を比較的多くしないと半導体膜が結晶化してしまったり、結晶化による酸化スズのドーパント効果によるキャリヤーの増大や、アモルファス状態での酸素欠損によるキャリヤーの増大を抑えることができなくなる。一方、ベースの原料酸化物における酸化インジウムの割合が少ない酸化物半導体膜の場合、レアアース元素Ｘの酸化物の量を比較的少なくしないと、膜が絶縁化したり、当該酸化物半導体膜を用いた薄膜トランジスタの移動度が低下したりする場合が有る。ベースの原料酸化物におけるＩｎの割合に合わせて、レアアース元素Ｘの割合を適宜調整すればよい。
　例えば、Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］が０．８５以上の場合には、レアアース元素Ｘの割合［Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）（原子比）］は、０．０３以上、好ましくは、０．０４以上が好ましく、より好ましくは０．０５以上であり、上限は０．２５以下であることが好ましい。Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］が０．８５以上では、半導体膜が結晶化しやすくなる場合があり、その結晶化を抑えるためにレアアース元素Ｘの添加量を増量することが好ましい。また、酸化インジウムの酸素欠損量もＩｎの割合の増大に従って増大するので、キャリヤー発生を抑えるためにも、半導体膜中のレアアース元素Ｘの添加量を増加させることが好ましい。
　また、Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］が０．７０以下の場合は、添加するレアアース元素Ｘの割合［Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）（原子比）］を０．２５以下とすることが好ましく、より好ましくは０．２０以下にする。より好ましくは０．１７以下である。下限は０．０３以上であることが好ましい。
　レアアース元素Ｘは、酸素欠損によるキャリヤーの発生を抑える効果が大きく、例えば、ケミカルベーパーデポジション（ＣＶＤ）処理等により、層間絶縁膜やゲート絶縁膜の形成時に半導体膜に発生するキャリヤーを、後アニール時に正常なキャリヤー濃度に戻す能力が高い。レアアース元素Ｘのこの性質により、ＣＶＤ処理等により一旦はキャリヤー濃度が高くなっても、後アニールにより膜が半導体として機能し得る正常なキャリヤー濃度に戻り、ＴＦＴ特性を回復することができることが分かった。
　Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］が上記の中間の、０．７０超０．８５未満の場合は、成膜の条件（酸素濃度、基板温度、成膜圧力、背圧等）を適宜選択すればよい。Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］が上記の中間の、０．７０超０．８５未満の場合において、Ｇａの割合［Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］が０．１０を超える場合は、酸化ガリウムのアモルファス化効果、及びキャリヤーの制御効果が発現するので、レアアース元素Ｘの割合［Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）（原子比）］は、Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］が０．８５以上の場合ほどの量は必要ないが、半導体膜の用途により耐ＣＶＤ性等を持たせたい場合や、半導体膜の耐久性をより向上させたい場合には、Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］が０．８５以上の場合と同じ程度の量を添加すればよい。
　一方、Ｓｎの割合［Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）（原子比）］が０．２０を超える場合は、耐薬品性が非常に高くなるので、エッチングプロセス等に耐性のある半導体膜が得られる。さらにＣＶＤ耐性や、ＴＦＴの耐久性を考慮してＸの割合を適宜選択すればよい。一方で、本発明の半導体膜を、薄膜トランジスタの移動度の高い用途に適用する場合には、Ｉｎの割合［Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）(原子比）］が０．８５以下の場合の、レアアース元素Ｘの割合［Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）（原子比）］を減らすことができる。これにより、移動度が高い酸化物半導体膜を用いた、薄膜トランジスタを提供することができるようになる。
　また、酸化ガリウム及び／又はレアアース元素Ｘの酸化物の添加は、酸化物半導体膜のバンドギャップを向上させる効果が有り、光耐性の高い酸化物半導体膜及び薄膜トランジスタ（ＴＦＴ）を得やすくなる。酸化ガリウムとレアアース元素Ｘの酸化物の量は、酸素欠損量とも密接に関係しているので、得られる半導体膜の用途に応じた耐久性の要望に合わせて適宜選択すればよい。
　本発明の一実施形態の酸化物半導体膜は、Ｉｎ、Ｇａ及びＳｎを下記原子比
　　０．０２≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．２５　　・・・（１Ａ）
　　０．０２≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３５　　・・・（２Ａ）
　　０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９６　　・・・（３Ａ）
で含有し、
　かつ、レアアース元素Ｘを下記原子比
　　０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５　・・・（４Ａ）
で含有することが好ましい。
　本発明の一実施形態の酸化物半導体膜は、Ｉｎ、Ｇａ及びＳｎを下記原子比
　　０．０３≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．２０　　・・・（１Ｂ）
　　０．０３≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０　　・・・（２Ｂ）
　　０．６０≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９４　　・・・（３Ｂ）
で含有し、
　かつ、レアアース元素Ｘを下記原子比
　　０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５　・・・（４Ｂ）
で含有することがより好ましい。
　酸化物半導体膜は、レアアース元素のうち、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホロミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）及びルテチウム（Ｌｕ）からなる群から選択される、１種以上を用いることが好ましく、イットリウム（Ｙ）、サマリウム（Ｓｍ）及びイッテルビウム（Ｙｂ）からなる群から選択される１種以上を用いることが、さらに好ましい。
　レアアース元素Ｘは、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）及びサマリウム（Ｓｍ）からなる群から選択される１種以上であるのが、よりさらに好ましい。
　酸化物半導体膜中の各金属元素の含有量（原子比）は、ＩＣＰ（Inductive Coupled Plasma）測定またはＸＲＦ（X－ｒａｙFluorescence）測定により、各元素の存在量を測定することで求めることができる。ＩＣＰ測定は誘導プラズマ発光分析装置を用いることができる。ＸＲＦ測定は薄膜蛍光Ｘ線分析装置（ＡＺＸ４００、リガク社製）を用いることができる。
　また、セクタ型ダイナミック二次イオン質量分析計ＳＩＭＳ分析を用いても誘導プラズマ発光分析と同等の精度で酸化物半導体薄膜中の各金属元素の含有量（原子比）を分析できる。誘導プラズマ発光分析装置または薄膜蛍光Ｘ線分析装置で測定した金属元素の原子比が既知の標準酸化物薄膜の上面に、ソース・ドレイン電極をＴＦＴ素子と同様の材料をチャネル長で形成したものを標準材料とし、セクタ型ダイナミック二次イオン質量分析計ＳＩＭＳ（ＩＭＳ ７ｆ－Ａｕｔｏ、ＡＭＥＴＥＫ社製）により酸化物半導体層の分析に行い各元素の質量スペクトル強度を得、既知の元素濃度と質量スペクトル強度の検量線を作製する。次に、実ＴＦＴ素子の酸化物半導体膜部分を、セクタ型ダイナミック二次イオン質量分析計ＳＩＭＳ分析によるスペクトル強度から、前述の検量線を用いて、原子比を算出すると、算出された原子比は、別途薄膜蛍光Ｘ線分析装置または誘導プラズマ発光分析装置で測定された酸化物半導体膜の原子比の２原子％以内であることが確認できる。
［薄膜トランジスタ］
　本発明の一態様の薄膜トランジスタ（以下、本発明のＴＦＴと略称することがある）は、上記本発明の酸化物半導体膜を用いたことを特徴とする。
　本発明の一実施形態の薄膜トランジスタの形状は、特に限定されないが、バックチャンネルエッチ型トランジスタ、エッチストッパー型トランジスタ、トップゲート型トランジスタ等が好ましい。
　本発明の一実施形態に係る非晶質酸化物半導体膜は薄膜トランジスタに用いることができ、薄膜トランジスタのチャネル層として好適である。
　本発明の一実施形態に係る薄膜トランジスタは、本発明の一実施形態に係る非晶質酸化物半導体膜を、チャネル層として有していれば他の素子構成は特に限定されず、公知のものを採用することができる。本発明の薄膜トランジスタは、液晶ディスプレイや有機ＥＬディスプレイ等の表示装置に好適に用いることができる。
　本発明の一実施形態に係る薄膜トランジスタにおけるチャネル層の膜厚は、通常１０～３００ｎｍ、好ましくは２０～２５０ｎｍである。
　本発明の一実施形態に係る薄膜トランジスタにおけるチャネル層は、通常、Ｎ型領域で用いられるが、Ｐ型Ｓｉ系半導体、Ｐ型酸化物半導体、Ｐ型有機半導体等の種々のＰ型半導体と組合せて、ＰＮ接合型トランジスタ等の各種の半導体デバイスに利用することができる。
　本発明の一実施形態に係る薄膜トランジスタは、電界効果型トランジスタ、論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子にも適応できる。
　本発明の一実施形態に係る薄膜トランジスタの構成は、ボトムゲート、ボトムコンタクト、トップコンタクト等公知の構成を制限なく採用することができる。
　特にボトムゲート構成が、アモルファスシリコンやＺｎＯの薄膜トランジスタに比べ、高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。
　本発明の一実施形態に係る薄膜トランジスタは、表示装置に好適に用いることができる。
　大面積のディスプレイ用としては、チャンネルエッチ型のボトムゲート構成の薄膜トランジスタが特に好ましい。チャンネルエッチ型のボトムゲート構成の薄膜トランジスタは、フォトリソ工程時のフォトマスクの数が少なく、低コストでディスプレイ用パネルを製造できる。中でも、チャンネルエッチ型のボトムゲート構成、及びトップコンタクト構成の薄膜トランジスタが、移動度等の特性が良好で工業化しやすいため特に好ましい。
　具体的な薄膜トランジスタの例を図５および図６に示す。
　図５に示すように、薄膜トランジスタ１００は、シリコンウエハ２０、ゲート絶縁膜３０、酸化物半導体薄膜４０、ソース電極５０、ドレイン電極６０、および層間絶縁膜７０、７０Ａを備える。
　シリコンウエハ２０はゲート電極である。ゲート絶縁膜３０はゲート電極と酸化物半導体薄膜４０の導通を遮断する絶縁膜であり、シリコンウエハ２０上に設けられる。
　酸化物半導体薄膜４０はチャネル層であり、ゲート絶縁膜３０上に設けられる。酸化物半導体薄膜４０は本発明の一実施形態に係る酸化物半導体薄膜が用いられる。
　ソース電極５０およびドレイン電極６０は、ソース電流およびドレイン電流を酸化物半導体薄膜４０に流すための導電端子であり、酸化物半導体薄膜４０の両端近傍に接触するように、各々設けられる。
　層間絶縁膜７０は、ソース電極５０およびドレイン電極６０と、酸化物半導体薄膜４０の間の接触部分以外の導通を遮断する絶縁膜である。
　層間絶縁膜７０Ａは、ソース電極５０およびドレイン電極６０と、酸化物半導体薄膜４０の間の接触部分以外の導通を遮断する絶縁膜である。層間絶縁膜７０Ａは、ソース電極５０とドレイン電極６０の間の導通を遮断する絶縁膜でもある。層間絶縁膜７０Ａは、チャネル層保護層でもある。
　図５に示すように、薄膜トランジスタ１００Ａの構造は、薄膜トランジスタ１００と同様であるが、ソース電極５０およびドレイン電極６０を、ゲート絶縁膜３０と酸化物半導体薄膜４０の両方に接触するように設けている点が異なる。ゲート絶縁膜３０、酸化物半導体薄膜４０、ソース電極５０、およびドレイン電極６０を覆うように、層間絶縁膜７０Ｂが一体に設けられている点も異なる。
　ドレイン電極６０、ソース電極５０およびゲート電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。図５および図６で挙げた例では、シリコンウエハを基板として用いており、シリコンウエハが電極としても作用するが、電極材料はシリコンに限定されない。
　例えば、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、ＺｎＯ、およびＳｎＯ２等の透明電極や、Ａｌ、Ａｇ、Ｃｕ、Ｃｒ、Ｎｉ、Ｍｏ、Ａｕ、Ｔｉ、およびＴａ等の金属電極、またはこれらを含む合金の金属電極や積層電極を用いることができる。
　また、図５および図６において、ガラス等の基板上にゲート電極を形成してもよい。
　層間絶縁膜７０、７０Ａ、７０Ｂを形成する材料にも特に制限はなく、一般に用いられている材料を任意に選択できる。層間絶縁膜７０、７０Ａ、７０Ｂを形成する材料として、具体的には、例えば、ＳｉＯ2、ＳｉＮx、Ａｌ2Ｏ3、Ｔａ2Ｏ5、ＴｉＯ2、ＭｇＯ、ＺｒＯ2、ＣｅＯ2、Ｋ2Ｏ、Ｌｉ2Ｏ、Ｎａ2Ｏ、Ｒｂ2Ｏ、Ｓｃ2Ｏ3、Ｙ2Ｏ3、ＨｆＯ2、ＣａＨｆＯ3、ＰｂＴｉＯ3、ＢａＴａ2Ｏ6、ＳｒＴｉＯ3、Ｓｍ2Ｏ3、およびＡｌＮ等の化合物を用いることができる。
　本発明の一実施形態に係る薄膜トランジスタが、バックチャネルエッチ型(ボトムゲート型)の場合、ドレイン電極、ソース電極およびチャネル層上に保護膜を設けることが好ましい。保護膜を設けることにより、ＴＦＴの長時間駆動した場合でも耐久性が向上しやすくなる。なお、トップゲート型のＴＦＴの場合、例えばチャネル層上にゲート絶縁膜を形成した構造となる。
　保護膜または絶縁膜は、例えばＣＶＤにより形成することができるが、その際に高温度によるプロセスになる場合がある。また、保護膜または絶縁膜は、成膜直後は不純物ガスを含有していることが多く、加熱処理（アニール処理）を行うことが好ましい。加熱処理で不純物ガスを取り除くことにより、安定した保護膜または絶縁膜となり、耐久性の高いＴＦＴ素子を形成しやすくなる。
　本発明の一実施形態に係る酸化物半導体薄膜を用いることにより、ＣＶＤプロセスにおける温度の影響、およびその後の加熱処理による影響を受けにくくなるため、保護膜または絶縁膜を形成した場合であっても、ＴＦＴ特性の安定性を向上させることができる。
　トランジスタ特性において、Ｏｎ／Ｏｆｆ特性はディスプレイの表示性能を決める要素である。液晶のスイッチングとして使用する場合は、Ｏｎ／Ｏｆｆ比は６ケタ以上であることが好ましい。ＯＬＥＤの場合は電流駆動のためＯｎ電流が重要だが、Ｏｎ／Ｏｆｆ比に関しては同様に６ケタ以上であることが好ましい。
　本発明の一実施形態に係る薄膜トランジスタは、Ｏｎ／Ｏｆｆ比が１×１０６以上であることが好ましい。
　ｏｎ－ｏｆｆ比は、Ｖｇ＝－１０ＶのＩｄの値をＯｆｆ電流値とし、Ｖｇ＝２０ＶのＩｄの値をＯｎ電流値として、比［Ｏｎ電流値／Ｏｆｆ電流値］を決めることにより、求められる。
　また、本発明の一実施形態に係るＴＦＴの移動度は、５ｃｍ２／Ｖｓ以上であることが好ましく、１０ｃｍ２／Ｖｓ以上であることが好ましい。
　飽和移動度は、ドレイン電圧を２０Ｖ印加した場合の伝達特性から求められる。具体的に、伝達特性Ｉｄ－Ｖｇのグラフを作成し、各Ｖｇのトランスコンダクタンス（Ｇｍ）を算出し、飽和領域の式により飽和移動度を求めることにより、算出できる。Ｉｄはソース・ドレイン電極間の電流、Ｖｇはソース・ドレイン電極間に電圧Ｖｄを印加したときのゲート電圧である。
　閾値電圧（Ｖｔｈ）は、－３．０Ｖ以上、３．０Ｖ以下が好ましく、－２．０Ｖ以上、２．０Ｖ以下がより好ましく、－１．０Ｖ以上、１．０Ｖ以下がさらに好ましい。閾値電圧（Ｖｔｈ）が－３．０Ｖ以上であると、高移動度の薄膜トランジスタができる。閾値電圧（Ｖｔｈ）が３．０Ｖ以下であると、オフ電流が小さく、オンオフ比の大きな薄膜トランジスタができる。
　閾値電圧（Ｖｔｈ）は、伝達特性のグラフよりＩｄ＝１０-9ＡでのＶｇで定義できる。
　ｏｎ－ｏｆｆ比は１０6以上、１０12以下が好ましく、１０7以上、１０11以下がより好ましく、１０8以上、１０10以下がさらに好ましい。ｏｎ－ｏｆｆ比が１０6以上であると、液晶ディスプレイの駆動ができる。ｏｎ－ｏｆｆ比が１０12以下であると、コントラストの大きな有機ＥＬの駆動ができる。また、オフ電流を１０-11Ａ以下にでき、ＣＭＯＳイメージセンサーの転送トランジスタやリセットトランジスタに用いた場合、画像の保持時間を長くしたり、感度を向上させたりできる。
＜量子トンネル電界効果トランジスタ＞
　本発明の一実施形態に係る酸化物半導体薄膜は、量子トンネル電界効果トランジスタ（ＦＥＴ）に用いることもできる。
　図７に、一実施形態に係る、量子トンネル電界効果トランジスタ（ＦＥＴ）の模式図（縦断面図）を示す。
　量子トンネル電界効果トランジスタ５０１は、ｐ型半導体層５０３、ｎ型半導体層５０７、ゲート絶縁膜５０９、ゲート電極５１１、ソース電極５１３、およびドレイン電極５１５を備える。
　ｐ型半導体層５０３、ｎ型半導体層５０７、ゲート絶縁膜５０９、およびゲート電極５１１は、この順番に積層されている。
　ソース電極５１３は、ｐ型半導体層５０３上に設けられる。ドレイン電極５１５はｎ型半導体層５０７上に設けられる。
　ｐ型半導体層５０３は、ｐ型のＩＶ族半導体層であり、ここではｐ型シリコン層である。
　ｎ型半導体層５０７は、ここでは上記実施形態に係るイメージセンサーに用いた、ｎ型の酸化物半導体薄膜である。ソース電極５１３およびドレイン電極５１５は導電膜である。
　図７では図示していないが、ｐ型半導体層５０３上には絶縁層が形成されてもよい。この場合、ｐ型半導体層５０３とｎ型半導体層５０７は、絶縁層を部分的に開口した領域であるコンタクトホールを介して接続されている。図７では図示していないが、量子トンネル電界効果トランジスタ５０１は、その上面を覆う層間絶縁膜を備えてもよい。
　量子トンネル電界効果トランジスタ５０１は、ｐ型半導体層５０３とｎ型半導体層５０７により形成された、エネルギー障壁をトンネリングする電流を、ゲート電極５１１の電圧により制御する、電流のスイッチングを行う量子トンネル電界効果トランジスタ（ＦＥＴ）である。この構造では、ｎ型半導体層５０７を構成する酸化物半導体のバンドギャップが大きくなり、オフ電流を小さくすることができる。
　図８に、他の実施形態に係る量子トンネル電界効果トランジスタ５０１Ａの模式図（縦断面図）を示す。
　量子トンネル電界効果トランジスタ５０１Ａの構成は、量子トンネル電界効果トランジスタ５０１と同様であるが、ｐ型半導体層５０３とｎ型半導体層５０７の間に、酸化シリコン層５０５が形成されている点が異なる。酸化シリコン層が有ることにより、オフ電流を小さくすることが出来る。
　酸化シリコン層５０５の厚みは、１０ｎｍ以下であるのが好ましい。１０ｎｍ以下とすることにより、トンネル電流が流れなかったり、形成されるエネルギー障壁が形成しにくかったり障壁高さが変化したりするのを防止でき、トンネリング電流が低下したり、変化したりするのを防げる。好ましくは、８ｎｍ以下、より好ましくは５ｎｍ以下、更に好ましくは３ｎｍ以下、更により好ましくは１ｎｍ以下である。
　図９にｐ型半導体層５０３とｎ型半導体層５０７の間に酸化シリコン層５０５が形成された部分のＴＥＭ写真を示す。
　量子トンネル電界効果トランジスタ５０１及び５０１Ａも、ｎ型半導体層５０７はｎ型酸化物半導体である。
　ｎ型半導体層５０７を構成する酸化物半導体は、非晶質でもよい。非晶質であることにより、蓚酸などの有機酸でエッチング可能となり、他の層とのエッチング速度の差が大きくなり、配線などの金属層への影響もなく、良好にエッチングできる。
　ｎ型半導体層５０７を構成する酸化物半導体は、結晶質でもよい。結晶質であることにより、非晶質の場合よりもバンドギャップが大きくなり、オフ電流を小さくできる。仕事関数も大きくできることから、ｐ型のＩＶ族半導体材料とｎ型半導体層５０７により形成されるエネルギー障壁を、トンネリングする電流を制御しやすくなる。
　量子トンネル電界効果トランジスタ５０１の製造方法は、特に限定しないが、以下の方法を例示できる。
　まず、図１０に示すように、ｐ型半導体層５０３上に絶縁膜５０５Ａを形成し、絶縁膜５０５Ａの一部をエッチング等で開口してコンタクトホール５０５Ｂを形成する。
　次に、図１１に示すように、ｐ型半導体層５０３および絶縁膜５０５Ａ上にｎ型半導体層５０７を形成する。この際、コンタクトホール５０５Ｂを介してｐ型半導体層５０３とｎ型半導体層５０７を接続する。
　次に、図１２に示すように、ｎ型半導体層５０７上に、ゲート絶縁膜５０９およびゲート電極５１１をこの順番に形成する。
　次に、図１３に示すように、絶縁膜５０５Ａ、ｎ型半導体層５０７、ゲート絶縁膜５０９およびゲート電極５１１を覆うように、層間絶縁膜５１９を設ける。
　次に、図１４に示すように、ｐ型半導体層５０３上の絶縁膜５０５Ａ、および層間絶縁膜５１９の一部を開口して、コンタクトホール５１９Ａを形成し、コンタクトホール５１９Ａにソース電極５１３を設ける。
　さらに、図１４に示すように、ｎ型半導体層５０７上のゲート絶縁膜５０９および層間絶縁膜５１９の一部を開口してコンタクトホール５１９Ｂを形成し、コンタクトホール５１９Ｂにドレイン電極５１５を形成する。
　以上の手順で量子トンネル電界効果トランジスタ５０１を製造できる。
　なお、ｐ型半導体層５０３上にｎ型半導体層５０７を形成した後で、１５０℃以上、６００℃以下の温度で熱処理を行うことで、ｐ型半導体層５０３とｎ型半導体層５０７の間に酸化シリコン層５０５を形成できる。この工程を追加することにより、量子トンネル電界効果トランジスタ５０１Ａを製造できる。
　本発明の一実施形態に係る薄膜トランジスタは、チャネルドープ型薄膜トランジスタであることが好ましい。チャネルドープ型トランジスタとは、チャネルのキャリヤーを、雰囲気や温度等外界の刺激に対して変動しやすい酸素欠損ではなく、ｎ型ドーピングにより適切に制御したトランジスタであり、高移動度と高信頼性を両立する効果が得られる。
［薄膜トランジスタの用途］
　本発明の一実施形態に係る薄膜トランジスタは、電界効果型トランジスタ、論理回路、メモリ回路、および差動増幅回路等の各種の集積回路にも適用でき、それらを電子機器等に適用することができる。さらに、本発明の一実施形態に係る薄膜トランジスタは、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、および抵抗素子にも適応できる。
　本発明の一実施形態に係る薄膜トランジスタは、表示装置及び固体撮像素子等に好適に用いることができる。
以下、本発明の一実施形態に係る薄膜トランジスタを、表示装置および固体撮像素子に用いる場合について、説明する。
　まず、本発明の一実施形態に係る薄膜トランジスタを表示装置に用いる場合について、図１５～図１７を参照して説明する。
　図１５は、本発明の一実施形態に係る表示装置の上面図である。図１６は、本発明の一実施形態に係る表示装置の画素部に、液晶素子を適用する場合の画素部の回路を説明するための回路図である。また、図１７は、本発明の一実施形態に係る表示装置の画素部に、有機ＥＬ素子を適用する場合の画素部の回路を説明するための回路図である。
　画素部に配置するトランジスタは、本発明の一実施形態に係る薄膜トランジスタを用いることができる。本発明の一実施形態に係る薄膜トランジスタはｎチャネル型とすることが容易なので、ｎチャネル型トランジスタで構成できる駆動回路の一部を、画素部のトランジスタと同一基板上に形成する。画素部や駆動回路に本実施の形態に示す薄膜トランジスタを用いることにより、信頼性の高い表示装置を提供できる。
　アクティブマトリクス型表示装置の上面図の一例を図１５に示す。表示装置の基板３００上には、画素部３０１、第１の走査線駆動回路３０２、第２の走査線駆動回路３０３、信号線駆動回路３０４が形成される。画素部３０１には、複数の信号線が信号線駆動回路３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路３０２、および第２の走査線駆動回路３０３から延伸して配置される。走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられる。表示装置の基板３００は、ＦＰＣ（Flexible Printed Circuit）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続される。
　図１５では、第１の走査線駆動回路３０２、第２の走査線駆動回路３０３、信号線駆動回路３０４は、画素部３０１と同じ基板３００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板３００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、または歩留まりの向上を図ることができる。
　また、画素の回路構成の一例を図１６に示す。ここでは、ＶＡ型液晶表示装置の画素部に適用することができる画素部の回路を示す。
　この画素部の回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極に印加する信号を、独立して制御できる。
　トランジスタ３１６のゲート配線３１２と、トランジスタ３１７のゲート配線３１３には、異なるゲート信号を与えられるように分離されている。一方、データ線として機能するソース電極またはドレイン電極３１４は、トランジスタ３１６とトランジスタ３１７で共通に用いられる。トランジスタ３１６とトランジスタ３１７は、本発明の一実施形態に係るトランジスタを用いることができる。これにより、信頼性の高い液晶表示装置を提供できる。
　トランジスタ３１６には、第１の画素電極が電気的に接続され、トランジスタ３１７には、第２の画素電極が電気的に接続される。第１の画素電極と第２の画素電極とは分離されている。第１の画素電極と第２の画素電極の形状は、特に限定しない。例えば、第１の画素電極は、Ｖ字状とすればよい。
　トランジスタ３１６のゲート電極はゲート配線３１２と接続され、トランジスタ３１７のゲート電極はゲート配線３１３と接続されている。ゲート配線３１２とゲート配線３１３に異なるゲート信号を与えて、トランジスタ３１６とトランジスタ３１７の動作タイミングを異ならせ、液晶の配向を制御できる。
　また、容量配線３１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極または第２の画素電極と電気的に接続する容量電極とで、保持容量を形成してもよい。
　マルチドメイン構造は、一画素に第１の液晶素子３１８と第２の液晶素子３１９を備える。第１の液晶素子３１８は第１の画素電極と対向電極とその間の液晶層とで構成され、第２の液晶素子３１９は第２の画素電極と対向電極とその間の液晶層とで構成される。
　画素部は、図１６に示す構成に限定されない。図１６に示す画素部にスイッチ、抵抗素子、容量素子、トランジスタ、センサー、または論理回路を追加してもよい。
　画素の回路構成の他の一例を図１７に示す。ここでは、有機ＥＬ素子を用いた表示装置の画素部の構造を示す。
　図１７は、適用可能な画素部３２０の回路の一例を示す図である。ここではｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。本発明の一実施形態に係る酸化物半導体膜は、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。当該画素部の回路は、デジタル時間階調駆動を適用できる。
　スイッチング用トランジスタ３２１および駆動用トランジスタ３２２は、本発明の一実施形態に係る薄膜トランジスタを用いることができる。これにより、信頼性の高い有機ＥＬ表示装置を提供することができる。
　画素部の回路の構成は、図１７に示す構成に限定されない。図１７に示す画素部の回路にスイッチ、抵抗素子、容量素子、センサー、トランジスタまたは論理回路を追加してもよい。
　以上が本発明の一実施形態に係る薄膜トランジスタを表示装置に用いる場合の説明である。
　次に、本発明の一実施形態に係る薄膜トランジスタを固体撮像素子に用いる場合について、図１８を参照して説明する。
　ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサーは、信号電荷蓄積部に電位を保持し、その電位を、増幅トランジスタを介して、垂直出力線に出力する固体撮像素子である。ＣＭＯＳイメージセンサーに含まれるリセットトランジスタ、および／または転送トランジスタにリーク電流があると、そのリーク電流によって充電または放電が起こり、信号電荷蓄積部の電位が変化する。信号電荷蓄積部の電位が変化すると、増幅トランジスタの電位も変わってしまい、本来の電位からずれた値となり、撮像された映像が劣化してしまう。
　本発明の一実施形態に係る薄膜トランジスタを、ＣＭＯＳイメージセンサーのリセットトランジスタ、および転送トランジスタに適用した場合の動作の効果を説明する。増幅トランジスタは、薄膜トランジスタまたはバルクトランジスタのどちらを適用しても良い。
　図１８は、ＣＭＯＳイメージセンサーの画素構成の一例を示す図である。画素は光電変換素子であるフォトダイオード３００２、転送トランジスタ３００４、リセットトランジスタ３００６、増幅トランジスタ３００８および各種配線で構成されており、マトリクス状に複数が配置されてセンサーを構成する。増幅トランジスタ３００８と電気的に接続される選択トランジスタを設けても良い。トランジスタ記号に記してある「ＯＳ」は酸化物半導体（Oxide Semiconductor）を、「Ｓｉ」はシリコンを示しており、それぞれのトランジスタに適用すると好ましい材料を表している。以降の図面についても同様である。
　フォトダイオード３００２は、転送トランジスタ３００４のソース側に接続されており、転送トランジスタ３００４のドレイン側には信号電荷蓄積部３０１０（ＦＤ：フローティングディフュージョンとも呼ぶ）が形成される。信号電荷蓄積部３０１０にはリセットトランジスタ３００６のソース、および増幅トランジスタ３００８のゲートが接続されている。別の構成として、リセット電源線３１１０を削除することもできる。例えば、リセットトランジスタ３００６のドレインをリセット電源線３１１０ではなく、電源線３１００または垂直出力線３１２０につなぐ方法がある。
　なお、フォトダイオード３００２に本発明の一実施形態に係る酸化物半導体膜を用いても良く、転送トランジスタ３００４、リセットトランジスタ３００６に用いられる酸化物半導体膜と同じ材料を用いてよい。
　以上が、本発明の一実施形態に係る薄膜トランジスタを固体撮像素子に用いる場合の説明である。
　以下、実施例、比較例を挙げて本発明をより具体的に説明するが、本発明はこれらによって何ら限定されるものではない。
［酸化物焼結体の製造及び特性評価］
実施例１：
　表１に示す割合（原子比）となるように、酸化ガリウム粉末、酸化スズ粉末、酸化インジウム粉末、レアアース元素Ｘの酸化物の粉末を秤量し、ポリエチレン製のポットに入れて、乾式ボールミルにより７２時間混合粉砕し、混合粉末を作製した。
　この混合粉末を金型に入れ、４９ＭＰａ（５００ｋｇ／ｃｍ２）の圧力でプレス成型体とした。この成型体を１９６ＭＰａ（２０００ｋｇ／ｃｍ２）の圧力でＣＩＰにより緻密化を行った。次に、この成型体を大気圧焼成炉に入れ、３５０℃で３時間保持した後に、昇温速度１００℃／時間にて昇温し、１４５０℃にて、３２時間保持し、その後、放置して冷却し、酸化物焼結体を得た。
＜酸化物焼結体の特性評価＞
　得られた酸化物焼結体について、下記物性を評価した。結果を表１に示す。
（１）ＸＲＤによる結晶相
　得られた焼結体について、Ｘ線回折測定装置Ｓｍａｒｔｌａｂにより、以下の条件で、焼結体のＸ線回折（ＸＲＤ）を測定した。得られたＸＲＤチャートをＪＡＤＥ６により分析し、焼結体中の結晶相を求めた。得られたＸＲＤチャートを図１９に示す。
・装置：Ｓｍａｒｔｌａｂ（株式会社リガク製）
・Ｘ線：Ｃｕ－Ｋα線（波長１．５４１８×１０-10ｍ）
・２θ－θ反射法、連続スキャン（２．０°／分）
・サンプリング間隔：０．０２°
・スリットＤＳ（発散スリット）、ＳＳ（散乱スリット）、ＲＳ（受光スリット）：１ｍｍ
（２）相対密度（％）
　ここで「相対密度」とは、アルキメデス法により測定される酸化物焼結体の実測密度を、酸化物焼結体の理論密度で除した値の百分率であることを意味する。本発明において、理論密度は以下のように算出されるものである。
　　理論密度＝酸化物焼結体に用いた原料粉末の総重量／酸化物焼結体に用いた原料粉末の総体積
　例えば、酸化物焼結体の原料粉末として酸化物Ａ、酸化物Ｂ、酸化物Ｃ、酸化物Ｄを用いた場合において、酸化物Ａ、酸化物Ｂ、酸化物Ｃ、酸化物Ｄの使用量（仕込量）をそれぞれａ（ｇ）、ｂ（ｇ）、ｃ（ｇ）、ｄ（ｇ）とすると、理論密度は、以下のように当てはめることで算出できる。
　　理論密度＝（ａ＋ｂ＋ｃ＋ｄ）／（（ａ／酸化物Ａの密度）＋（ｂ／酸化物Ｂの密度）＋（ｃ／酸化物Ｃの密度）＋（ｄ／酸化物Ｄの密度））
　尚、本発明において各酸化物の密度は、密度と比重はほぼ同等であることから化学便覧　基礎編Ｉ日本化学編　改定２版（丸善株式会社）に記載されている比重の値を用いた。
（３）バルク抵抗（ｍΩ・ｃｍ）
　得られた焼結体のバルク抵抗（ｍΩ・ｃｍ）を、抵抗率計ロレスタ（三菱化学株式会社製）を使用して、四探針法（ＪＩＳＲ１６３７）に基づき測定した。
（４）４００ＷＤＣパワー５時間成膜後のターゲット（酸化物焼結体）の状態
　ＤＣパワー４００Ｗで５時間成膜を行った後、ターゲット表面を目視で確認した。
実施例２～４及び比較例１～４
　原料粉末を、表１に示した組成で原料酸化物を使用して、実施例１と同様に操作して酸化物焼結体を得た。得られた酸化物焼結体について、実施例１と同様に評価した。結果を表１及び表２に示す。また、得られたＸＲＤチャートを図２０～２６に示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　表１に示すように、実施例１から実施例４は、式（５）から式（８）を満たす原子比でＧａ、Ｓｎ、Ｉｎおよびレアアース元素Ｘを含んでおり、成膜後は、エロージョンの形成以外、外観に大きな変化がなかった。相対密度は９５％以上であり、バルク抵抗は３０ｍΩ・ｃｍ以下であった。
　表２に示すように、比較例１はレアアース元素Ｘを含んでおらず、成膜後のエロージョン部に黒色異物およびヘアーラインクラックが発生した。
　比較例２は、Ｇａの含有量が式（５）の上限外れであり、成膜後のエロージョン部に黒色異物およびヘアーラインクラックが発生した。
　比較例３は、Ｉｎの含有量が式（７）の下限外れであり、焼結時に試料が割れてしまい、ターゲットを製造できなかった。
　比較例４は、Ｇａの含有量が式（５）の上限外れ、Ｉｎの含有量が式（７）の下限外れであり、成膜後のエロージョン部に黒色異物およびヘアーラインクラックが発生した。
［薄膜トランジスタの製造及び性能評価］
実施例Ａ
（１）成膜工程
　実施例１で製造した酸化物焼結体から作製したスパッタリングターゲットを用いて、表２に示す成膜条件で、熱酸化膜（ゲート絶縁膜）付きのシリコンウエハ（ゲート電極）上に、メタルマスクを介して５０ｎｍの薄膜（酸化物半導体層）を形成した。スパッタガスとして、高純度アルゴン及び高純度酸素１％の混合ガスを用い、スパッタリングを行った。
　薄膜（酸化物半導体層）の成膜は４インチφターゲットを用いて、２００ｋＨｚ、デューディー比５０％、出力２００Ｗにて行った。得られた半導体膜の下記特性を評価した。結果を表３に示す。
（２）ソース・ドレイン電極の形成
　メタルマスクを用いてソース・ドレイン電極として、チタン金属をスパッタ成膜で付けた後、得られた積層体を大気中にて３５０℃、３０分間加熱処理した。薄膜トランジスタ（ＴＦＴ）を完成し、ＴＦＴの特性を評価した。
＜ＴＦＴの特性評価＞
　得られたＴＦＴの下記特性について、以下の項目の評価を行った。
飽和移動度は、ドレイン電圧に５Ｖ印加した場合の伝達特性から求めた。具体的に、伝達特性Ｉｄ－Ｖｇのグラフを作成し、各Ｖｇのトランスコンダクタンス（Ｇｍ）を算出し、線形領域の式により飽和移動度を導いた。尚、Ｇｍは∂（Ｉｄ）／∂（Ｖｇ）によって表され、Ｖｇは－１５～２５Ｖまで印加し、その範囲での最大移動度を飽和移動度と定義した。本明細書において特に断らない限り、飽和移動度はこの方法で評価した。上記Ｉｄはソース・ドレイン電極間の電流、Ｖｇはソース・ドレイン電極間に電圧Ｖｄを印加したときのゲート電圧である。
閾値電圧（Ｖｔｈ）は、伝達特性のグラフよりＩｄ＝１０－９ＡでのＶｇと定義した。
　ｏｎ－ｏｆｆ比は、Ｖｇ＝－１０ＶのＩｄの値をオフ電流値とし、Ｖｇ＝２０ＶのＩｄの値をオン電流値として比［Ｏｎ／Ｏｆｆ］を決めた。
結果を表３の「加熱処理後のTFTの特性」に示す。
（３）保護絶縁膜の形成
　加熱処理後の半導体膜の上に、基板温度３００℃で化学蒸着法（ＣＶＤ）により、ＳｉＯ２膜（保護絶縁膜；層間絶縁膜）を形成し、その後、後アニールとして３５０℃、１時間加熱処理を行った。
　ＳｉＯ２膜成膜後の加熱処理を行ったＴＦＴの特性を「加熱処理後のTFTの特性」と同じ条件で評価した。結果を表３の「CVDでSiO2膜成膜後、加熱処理して得られたTFTの特性」に示す。
＜半導体膜の特性評価＞
　また、酸化物薄膜のみをガラス基板に載せたサンプルも同時に作製し、以下の手順で、半導体膜成膜の加熱処理後、並びにＣＶＤでのＳｉＯ２膜成膜直後及び加熱処理後の各段階でホール測定を行い、キャリヤー密度の増減等の半導体膜の特性を測定、評価した。
　尚、得られた酸化物薄膜は、用いたターゲットと同じ原子比組成を有していた。
ホール効果測定：
　ＴＦＴ製造工程と同様に図２７に示すように、ガラス基板上に厚さ５０ｎｍの酸化物半導体膜を成膜し、加熱処理を行った後、１ｃｍ角の正方形に切り出して、４角に金（Ａｕ）を２ｍｍ×２ｍｍ以下の大きさ位になるようにメタルマスクを用いてイオンコーターで成膜し、Ａｕ金属上にインジウムはんだを乗せて接触を良くしてホール効果測定用サンプルとした。
　ガラス基板には、日本電気硝子株式会社製ＡＢＣ－Ｇを用いた。
　ホール効果測定用サンプルをホール効果・比抵抗測定装置（ＲｅｓｉＴｅｓｔ８３００型、東陽テクニカ社製）にセットし、室温においてホール効果を評価し、キャリヤー密度及び移動度を求めた。結果を表３の「加熱処理後の半導体膜の特性」に示す。
　上記ホール効果測定用サンプルの半導体膜上に、図２８に示すように、ＣＶＤ装置によりＳｉＯ２膜を成膜したのち、「加熱処理後の半導体膜の特性」と同じ条件でホール測定を実施した。結果を表３の「CVDでSiO2膜成膜後の半導体膜の特性」に示す。
　さらに加熱処理後にも「加熱処理後の半導体膜の特性」と同じ条件でホール測定を行った。ＳｉＯ２膜に測定用針をＡｕ金属の層まで突き刺し、コンタクトを取った。結果を表３の「CVDでSiO2膜成膜後、加熱処理した半導体膜の特性」に示す。
半導体膜の結晶特性：
　スパッタ後（膜堆積後）の加熱していない膜、及び加熱した後の膜の結晶性を、Ｘ線回折（ＸＲＤ）測定によって評価した結果を表３に示した。
半導体膜のバンドギャップ：
　石英基板上に成膜し、半導体膜と同様に熱処理した薄膜資料の透過スペクトルを測定し、横軸の波長をエネルギー（ｅＶ）に、縦軸の透過率を
（αｈν）1/2
（ここで、
　α：吸収係数
　ｈ：プランク定数
　ν：振動数
である。）
に変換したあと、吸収が立ち上がる部分に直線をフィッティングし、その直線がベースラインと交わるところのｅＶ値を算出した。
実施例Ｂ及び比較例Ａ：
　表３に示した実施例で製造した酸化物焼結体から作製したスパッタリングターゲットを用い、表３に示した条件とした以外は、実施例Ａと同様にして半導体膜および薄膜トランジスタを製造し、評価した。結果を表３に示す。
Figure JPOXMLDOC01-appb-T000003
　表３に示すように、実施例Ａ、実施例Ｂは、実施例１、実施例２の焼結体を用いて半導体膜を成膜したものであり、加熱後でもＴＦＴとしての特性が得られていた。
　比較例Ａは、比較例１の焼結体を用いて半導体膜を製膜したものであり、加熱すると膜が導通してしまい、ＴＦＴとしての特性が得られなかった。
　本発明の一態様の酸化物半導体膜は、薄膜トランジスタ等の半導体膜として有用である。
　本発明の一態様の酸化物焼結体は、スパッタリングターゲット材として有用である。
１　：酸化物焼結体
３　：バッキングプレート
２０　：シリコンウエハ
３０　：ゲート絶縁膜
４０　：酸化物半導体薄膜
５０　：ソース電極
６０　：ドレイン電極
７０　：層間絶縁膜
７０Ａ　：層間絶縁膜
７０Ｂ　：層間絶縁膜
１００　：薄膜トランジスタ
１００Ａ　：薄膜トランジスタ
３００　：基板
３０１　：画素部
３０２　：第１の走査線駆動回路
３０３　：第２の走査線駆動回路
３０４　：信号線駆動回路
３１０　：容量配線
３１２　：ゲート配線
３１３　：ゲート配線
３１４　：ドレイン電極
３１６　：トランジスタ
３１７　：トランジスタ
３１８　：第１の液晶素子
３１９　：第２の液晶素子
３２０　：画素部
３２１　：スイッチング用トランジスタ
３２２　：駆動用トランジスタ
３００２　：フォトダイオード
３００４　：転送トランジスタ
３００６　：リセットトランジスタ
３００８　：増幅トランジスタ
３０１０　：信号電荷蓄積部
３１００　：電源線
３１１０　：リセット電源線
３１２０　：垂直出力線
 
 

Claims (12)

  1. 　Ｉｎ、Ｇａ及びＳｎを下記原子比
    　　０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０　　・・・（１）
    　　０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０　　・・・（２）
    　　０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８　　・・・（３）
    で含有し、
    　かつ、レアアース元素Ｘを下記原子比
    　　０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５　・・・（４）
    で含有する酸化物半導体膜。
  2. 　前記レアアース元素Ｘが、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホロミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）及びルテチウム（Ｌｕ）からなる群から選択される１種以上である請求項１に記載の酸化物半導体膜。
  3. 　前記レアアース元素Ｘが、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）及びサマリウム（Ｓｍ）からなる群から選択される１種以上である請求項２に記載の酸化物半導体膜。
  4. 　請求項１から請求項３のいずれか一項に記載の酸化物半導体膜を用いた薄膜トランジスタ。
  5. 　Ｉｎ、Ｇａ及びＳｎを下記原子比
    　　０．０１≦Ｇａ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．３０　　・・・（５）
    　　０．０１≦Ｓｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．４０　　・・・（６）
    　　０．５５≦Ｉｎ／（Ｉｎ＋Ｇａ＋Ｓｎ）≦０．９８　　・・・（７）
    で含有し、
    　かつ、レアアース元素Ｘを下記原子比
    　　０．０３≦Ｘ／（Ｉｎ＋Ｇａ＋Ｓｎ＋Ｘ）≦０．２５　・・・（８）
    で含有する酸化物焼結体。
  6. 　前記レアアース元素Ｘが、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホロミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）及びルテチウム（Ｌｕ）からなる群から選択される１種以上である請求項５に記載の酸化物焼結体。
  7. 　前記レアアース元素Ｘが、イットリウム（Ｙ）、ランタン（Ｌａ）、ネオジム（Ｎｄ）及びサマリウム（Ｓｍ）からなる群から選択される１種以上である請求項６に記載の酸化物焼結体。
  8. 　Ｉｎ２Ｏ３結晶を主成分とし、Ｘ２Ｓｎ２Ｏ７結晶及びＸ３Ｇａ５Ｏ１２結晶（ここで、Ｘは前記レアアース元素を示す）のいずれか一方又は両方を含有する請求項５から請求項７のいずれか一項に記載の酸化物焼結体。
  9. 　相対密度が９５％以上である請求項５から請求項８のいずれか一項に記載の酸化物焼結体。
  10. 　バルク抵抗が３０ｍΩｃｍ以下である請求項５から請求項９のいずれか一項に記載の酸化物焼結体。
  11. 　請求項５から請求項１０のいずれか一項に記載の酸化物焼結体と、バッキングプレートとを含むスパッタリングターゲット。
  12. 　請求項４に記載の薄膜トランジスタを用いた電子機器。
PCT/JP2018/005245 2017-02-22 2018-02-15 酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲット WO2018155301A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019501265A JP6902090B2 (ja) 2017-02-22 2018-02-15 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット用酸化物焼結体、スパッタリングターゲット及び電子機器
KR1020197023688A KR102380806B1 (ko) 2017-02-22 2018-02-15 산화물 반도체막, 박막 트랜지스터, 산화물 소결체 및 스퍼터링 타깃
US16/485,381 US11251310B2 (en) 2017-02-22 2018-02-15 Oxide semiconductor film, electronic device comprising thin film transistor, oxide sintered body and sputtering target
CN201880012548.4A CN110447093B (zh) 2017-02-22 2018-02-15 氧化物半导体膜、薄膜晶体管、氧化物烧结体以及溅射靶

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-031460 2017-02-22
JP2017031460 2017-02-22

Publications (1)

Publication Number Publication Date
WO2018155301A1 true WO2018155301A1 (ja) 2018-08-30

Family

ID=63253791

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/005245 WO2018155301A1 (ja) 2017-02-22 2018-02-15 酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲット

Country Status (6)

Country Link
US (1) US11251310B2 (ja)
JP (1) JP6902090B2 (ja)
KR (1) KR102380806B1 (ja)
CN (1) CN110447093B (ja)
TW (1) TWI786088B (ja)
WO (1) WO2018155301A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
WO2021052219A1 (zh) * 2019-09-18 2021-03-25 华南理工大学 复合金属氧化物半导体及薄膜晶体管与应用
JP7373428B2 (ja) 2020-02-14 2023-11-02 株式会社神戸製鋼所 薄膜トランジスタ、酸化物半導体薄膜、およびスパッタリングターゲット

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289863A (zh) * 2020-09-25 2021-01-29 华南理工大学 一种金属氧化物半导体及薄膜晶体管与应用
JP6834062B2 (ja) * 2018-08-01 2021-02-24 出光興産株式会社 結晶構造化合物、酸化物焼結体、及びスパッタリングターゲット
DE102021108615A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Erhöhter source/drain-oxidhalbleiterdünnfilmtransistor und verfahren zur herstellung davon
CN112390622A (zh) * 2020-11-23 2021-02-23 先导薄膜材料（广东）有限公司 一种eigzo靶材的制备方法
KR20220090871A (ko) * 2020-12-23 2022-06-30 한양대학교 산학협력단 Igto 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법
KR20220094735A (ko) * 2020-12-29 2022-07-06 에이디알씨 주식회사 결정성 산화물 반도체 박막 및 그 형성 방법, 박막 트랜지스터 및 그 제조 방법, 표시 패널 및 전자 장치
KR20220156718A (ko) * 2021-05-18 2022-11-28 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법
CN116813310B (zh) * 2023-06-01 2024-06-07 先导薄膜材料（广东）有限公司 一种稀土元素掺杂氧化铟锡镓靶材及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011174134A (ja) * 2010-02-24 2011-09-08 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
JP2014111818A (ja) * 2012-11-09 2014-06-19 Idemitsu Kosan Co Ltd スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2016026268A (ja) * 2015-10-14 2016-02-12 出光興産株式会社 Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
JP2016208515A (ja) * 2015-04-22 2016-12-08 株式会社半導体エネルギー研究所 撮像装置、撮像装置の駆動方法および電子機器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04272612A (ja) 1991-02-26 1992-09-29 Kojundo Chem Lab Co Ltd 透明電極
US20020017331A1 (en) 2000-06-30 2002-02-14 Renaud Michel C. Variable stiffness bellows
KR100909315B1 (ko) 2001-08-02 2009-07-24 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 전도막 및 이들의 제조방법
ITMI20012075A1 (it) * 2001-10-08 2003-04-08 Consiglio Nazionale Ricerche Procedimento per il conferimento e controllo su scale micro e nanomatriche dell'anisotropia di proprieta' strutturali elettriche ottiche ed
KR100514952B1 (ko) * 2003-01-15 2005-09-14 주식회사 피앤아이 씨앗층과 벌크층의 성막 시퀀스 방법을 이용한 인듐 주석산화물 박막 형성 방법
JP4985928B2 (ja) * 2005-10-21 2012-07-25 信越化学工業株式会社 多層コート耐食性部材
DE102007009546B4 (de) 2007-02-27 2008-12-04 Continental Automotive Gmbh Verfahren und Vorrichtung zur Steuerung einer Brennkraftmaschine eines auf den Betrieb mit CNG-Gas umschaltbaren Kraftfahrzeugs
JP5348132B2 (ja) 2008-04-16 2013-11-20 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
WO2009145272A1 (ja) * 2008-05-28 2009-12-03 三菱マテリアル株式会社 強誘電体薄膜形成用組成物、強誘電体薄膜の形成方法並びに該方法により形成された強誘電体薄膜
JP2010030824A (ja) * 2008-07-28 2010-02-12 Idemitsu Kosan Co Ltd 金属相含有酸化インジウム焼結体及びその製造方法
KR101533391B1 (ko) * 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
KR20110047308A (ko) 2009-10-30 2011-05-09 삼성코닝정밀소재 주식회사 산화인듐주석 스퍼터링 타겟 및 이를 이용하여 제조되는 투명전도막
US9224820B2 (en) 2012-05-31 2015-12-29 Samsung Corning Advanced Glass, Llc Oxide semiconductor sputtering target, method of manufacturing thin-film transistors using the same, and thin film transistor manufactured using the same
JP6064895B2 (ja) * 2013-12-27 2017-01-25 住友金属鉱山株式会社 酸化インジウム系酸化物焼結体およびその製造方法
TWI545777B (zh) 2014-01-15 2016-08-11 Kobe Steel Ltd Thin film transistor
WO2015115330A1 (ja) * 2014-01-31 2015-08-06 独立行政法人物質・材料研究機構 薄膜トランジスタ、酸化物半導体、およびその製造方法
KR101563700B1 (ko) 2014-03-17 2015-10-27 삼성중공업 주식회사 도장장치
JP6610062B2 (ja) * 2015-07-31 2019-11-27 日本製鉄株式会社 チタン板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011174134A (ja) * 2010-02-24 2011-09-08 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
JP2014111818A (ja) * 2012-11-09 2014-06-19 Idemitsu Kosan Co Ltd スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2016208515A (ja) * 2015-04-22 2016-12-08 株式会社半導体エネルギー研究所 撮像装置、撮像装置の駆動方法および電子機器
JP2016026268A (ja) * 2015-10-14 2016-02-12 出光興産株式会社 Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
RICKERT, KARL ET AL.: "Site Dependency of the High Conductivity of Ga2In6Sn2O16: The Role of the 7-Coordinate Site", CHEMISTRY OF MATERIALS, vol. 27, no. 23, 11 November 2015 (2015-11-11), pages 8084 - 8093, XP055543030, Retrieved from the Internet <URL:DOI:10.1021/acs.chemmater.5b03790> *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
WO2021052219A1 (zh) * 2019-09-18 2021-03-25 华南理工大学 复合金属氧化物半导体及薄膜晶体管与应用
JP7373428B2 (ja) 2020-02-14 2023-11-02 株式会社神戸製鋼所 薄膜トランジスタ、酸化物半導体薄膜、およびスパッタリングターゲット

Also Published As

Publication number Publication date
KR102380806B1 (ko) 2022-03-30
CN110447093A (zh) 2019-11-12
TW201833062A (zh) 2018-09-16
JP6902090B2 (ja) 2021-07-14
TWI786088B (zh) 2022-12-11
JPWO2018155301A1 (ja) 2019-12-12
US20190378933A1 (en) 2019-12-12
KR20190117528A (ko) 2019-10-16
CN110447093B (zh) 2023-04-25
US11251310B2 (en) 2022-02-15

Similar Documents

Publication Publication Date Title
JP6902090B2 (ja) 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット用酸化物焼結体、スパッタリングターゲット及び電子機器
JP7075934B2 (ja) スパッタリングターゲット、酸化物半導体薄膜、薄膜トランジスタおよび電子機器
JP7092746B2 (ja) 酸化物焼結体、スパッタリングターゲット、酸化物半導体薄膜、薄膜トランジスタ、および電子機器
JP6869157B2 (ja) 酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタ
JP6956748B2 (ja) 酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲット
JP2021075797A (ja) 結晶質酸化物薄膜、アモルファス酸化物薄膜、薄膜トランジスタ、及び電子機器
JP7082947B2 (ja) 非晶質酸化物半導体膜、酸化物焼結体、薄膜トランジスタ、スパッタリングターゲット、電子機器及び非晶質酸化物半導体膜の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18757426

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019501265

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20197023688

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18757426

Country of ref document: EP

Kind code of ref document: A1