JP2019009435A - 酸化物半導体層を含む薄膜トランジスタ、その製造方法及び表示装置 - Google Patents

酸化物半導体層を含む薄膜トランジスタ、その製造方法及び表示装置 Download PDF

Info

Publication number
JP2019009435A
JP2019009435A JP2018114108A JP2018114108A JP2019009435A JP 2019009435 A JP2019009435 A JP 2019009435A JP 2018114108 A JP2018114108 A JP 2018114108A JP 2018114108 A JP2018114108 A JP 2018114108A JP 2019009435 A JP2019009435 A JP 2019009435A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
film transistor
thin film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018114108A
Other languages
English (en)
Other versions
JP6599518B2 (ja
Inventor
禧 成 李
Heesung Lee
禧 成 李
聖 起 金
Sung Ki Kim
聖 起 金
敏 ▲チョル▼ 金
Mincheol Kim
敏 ▲チョル▼ 金
昇 鎭 金
Seungjin Kim
昇 鎭 金
志 皓 朴
Jeeho Park
志 皓 朴
曙 延 任
Seoyeon Im
曙 延 任
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170081022A external-priority patent/KR102448483B1/ko
Priority claimed from KR1020170136199A external-priority patent/KR102434908B1/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2019009435A publication Critical patent/JP2019009435A/ja
Application granted granted Critical
Publication of JP6599518B2 publication Critical patent/JP6599518B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】優れた移動度およびと信頼性を有する酸化物半導体層を含む薄膜トランジスタを提供する。【解決手段】本発明の一実施形態は、基板上に配置されたゲート電極、前記ゲート電極と絶縁されて前記ゲート電極と少なくとも一部重畳する酸化物半導体層、前記ゲート電極と前記酸化物半導体層間に配置されたゲート絶縁膜、前記酸化物半導体層と接続されたソース電極及び前記ソース電極と離隔され前記酸化物半導体層と接続されたドレイン電極を含み、前記酸化物半導体層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）および酸素（Ｏ）を含み、前記酸化物半導体層では、前記インジウム（Ｉｎ）の含有量は前記ガリウム（Ｇａ）の含有量よりも多く、前記インジウム（Ｉｎ）と前記亜鉛（Ｚｎ）の含有量は実質的に同一であり、前記インジウム（Ｉｎ）に対する前記のスズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）は０．１〜０．２５である薄膜トランジスタを提供する。【選択図】図１

Description

本発明は、酸化物半導体層を含む薄膜トランジスタ、このような薄膜トランジスタの製造方法、およびこのような薄膜トランジスタを含む表示装置に関するものである。
トランジスタは、電子機器の分野でスイッチング素子（ｓｗｉｔｃｈｉｎｇ ｄｅｖｉｃｅ）や駆動素子（ｄｒｉｖｉｎｇ ｄｅｖｉｃｅ）として広く使用されている。特に、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）は、ガラス基板やプラスチック基板上に製造することができるので、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）または有機発光装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ）などの表示装置のスイッチング素子として広く利用されている。
薄膜トランジスタは、アクティブ層を構成する物質を基準にして、非晶質シリコンがアクティブ層に使用される非晶質シリコン薄膜トランジスタ、多結晶シリコンがアクティブ層に使用される多結晶シリコン薄膜トランジスタ、及び酸化物半導体がアクティブ層に使用される酸化物半導体薄膜トランジスタに区分することができる。
非晶質シリコン薄膜トランジスタ（ａ−Ｓｉ ＴＦＴ）の場合には、短い時間内に非晶質シリコンを蒸着してアクティブ層を形成することができるので、製造工程の時間が短く、生産コストがかからない利点がある反面、移動度（ｍｏｂｉｌｉｔｙ）が低く電流駆動能力が良くなく、閾値電圧の変化が発生するため、アクティブマトリックス有機発光素子（ＡＭＯＬＥＤ）などには使用が制限される欠点がある。
多結晶シリコン薄膜トランジスタ（ｐｏｌｙ−Ｓｉ ＴＦＴ）は、非晶質シリコンを蒸着した後、非晶質シリコンを結晶化して作られる。多結晶シリコン薄膜トランジスタの製造過程で非晶質シリコンを結晶化する工程が必要なため、工程数が増加して製造コストが上昇し、高い工程温度で結晶化工程が実行されるため、多結晶シリコン薄膜トランジスタは、大面積装置に適用するのには難しさがある。また、多結晶特性のために、多結晶シリコン薄膜トランジスタの均一性（Ｕｎｉｆｏｒｍｉｔｙ）を確保するために難しさがある。
酸化物半導体薄膜トランジスタ（Ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＴＦＴ）の場合には、比較的低い温度でアクティブ層を構成する酸化物を成膜することができ、移動度（ｍｏｂｉｌｉｔｙ）が高く、酸素の含有量に応じて酸化物の抵抗の変化が大きいため、所望する物性を容易に得ることができる。また、酸化物の特性上、酸化物半導体は透明なので、透明ディスプレイを具現するのにも有利である。このような酸化物半導体の材料として、酸化亜鉛（ＺｎＯ）、インジウム亜鉛酸化物（ＩｎＺｎＯ）又はインジウムガリウム亜鉛酸化物（ＩｎＧａＺｎＯ４）などがある。
韓国公開特許１０−２０１５−００２７１６４号公報 韓国公開特許１０−２０１６−００９８３６０号公報
本発明の一実施形態は、スズ（Ｓｎ）を含み、優れた移動度および信頼性を有する酸化物半導体層を含む薄膜トランジスタを提供する。
本発明の他の実施形態は、所定の厚さを有し、所定の温度で蒸着及び熱処理して形成された酸化物半導体層を含む、熱および光に対する信頼性に優れた薄膜トランジスタを提供する。
本発明のまた他の実施形態は、このような薄膜トランジスタの製造方法、およびこれらの薄膜トランジスタを含む表示装置を提供する。
前述した技術的課題を達成するための本発明の一実施形態は、基板上に配置されたゲート電極、前記ゲート電極と絶縁されて前記ゲート電極と少なくとも一部重畳する酸化物半導体層、前記ゲート電極と前記酸化物半導体層との間に配置されたゲート絶縁膜、前記酸化物半導体層と接続したソース電極及び前記ソース電極と離隔し、前記酸化物半導体層と接続したドレイン電極を含み、前記酸化物半導体層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）および酸素（Ｏ）を含み、前記酸化物半導体層で、前記インジウム（Ｉｎ）の含有量は前記ガリウム（Ｇａ）の含有量よりも多く、前記インジウム（Ｉｎ）と前記亜鉛（Ｚｎ）の含有量は実質的に同一であり、前記インジウム（Ｉｎ）に対する前記スズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）が０．１〜０．２５の薄膜トランジスタを提供する。
前記酸化物半導体層は、２０ｎｍ以上の厚さを有する。
前記酸化物半導体層は、Ｃ軸方向の結晶性を有する。
前記酸化物半導体層は、１８ｃｍ２／Ｖ・ｓ以上の移動度を有する。
前記酸化物半導体層は、５ｘ１０１７個／ｃｍ３以上のキャリア濃度を有する。
前記酸化物半導体層は、６．５ｇ／ｃｍ３以上の密度を有する。
前記酸化物半導体層は、２．０ｘ１０１７ｓｐｉｎｓ／ｃｍ３以下のスピン密度（ｓｐｉｎ ｄｅｎｓｉｔｙ）を有する。
酸化物半導体層は、１．５ｘ１０１７ｓｐｉｎｓ／ｃｍ３以上のスピン密度を有する。
前記酸化物半導体層は、順次に積層された第１層及び第２層を有し、前記第２層の酸素（Ｏ）の含有量は、前記第１層の酸素（Ｏ）の含有量よりも多い。
前記第２層は、前記酸化物半導体層の厚さの５〜２０％の厚さを有する。
前記第２層は、前記第１層に比べ１．２〜２．５倍の酸素含有量を有する。
前記第２層のうち前記ソース電極及び前記ドレイン電極と重畳しない領域の厚さは、前記ソース電極及び前記ドレイン電極のうち少なくとも一つと重畳する領域の厚さよりも厚い。
本発明の他の実施形態は、基板上にゲート電極を形成する工程と、前記ゲート電極と絶縁されて前記ゲート電極と少なくとも一部重畳する酸化物半導体層を形成する工程と、前記ゲート電極と前記酸化物半導体層を相互に絶縁させるゲート絶縁膜を形成する工程、及び前記酸化物半導体層とそれぞれ接続され、互いに離隔して配置されるソース電極およびドレイン電極を形成する工程を含み、前記酸化物半導体層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）および酸素（Ｏ）を含み、前記酸化物半導体層では、前記インジウム（Ｉｎ）の含有量は前記ガリウム（Ｇａ）の含有量よりも多く、前記インジウム（Ｉｎ）と前記亜鉛（Ｚｎ）の含有量は実質的に同一であり、前記インジウム（Ｉｎ）に対する前記スズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）は０．１〜０．２５の薄膜トランジスタの製造方法を提供する。
前記酸化物半導体層は蒸着によって形成され、前記蒸着は１５０℃以上の温度で行う。
前記酸化物半導体層は、２０ｎｍ以上の厚さを有する。
前記酸化物半導体層をプラズマ処理する工程をさらに含む。
前記プラズマ処理する工程でＮ２Ｏガスを使用する。
前記プラズマ処理する工程で、２．０〜２．５ｋＷ／ｍ２のエネルギーが印加される。
前記薄膜トランジスタの製造方法は、前記酸化物半導体層を形成する工程の後、３００℃以上の温度で前記酸化物半導体層を熱処理する工程をさらに含む。
前記薄膜トランジスタの製造方法において、前記基板上に、前記ゲート電極、前記ゲート絶縁膜及び前記酸化物半導体層を順次に形成することができる。
前記薄膜トランジスタの製造方法において、前記基板上に、前記酸化物半導体層、前記ゲート絶縁膜及び前記ゲート電極を順次に形成することができる。
本発明の他の実施形態は、基板、前記基板上に配置された薄膜トランジスタおよび、前記薄膜トランジスタと接続した第１電極を含み、前記薄膜トランジスタは、前記基板上に配置されたゲート電極、前記ゲート電極と絶縁されて前記ゲート電極と少なくとも一部重畳する酸化物半導体層、前記ゲート電極と前記酸化物半導体層との間に配置されたゲート絶縁膜、前記酸化物半導体層と接続されたソース電極及び前記ソース電極と離隔して、前記酸化物半導体層と接続したドレイン電極を含み、前記酸化物半導体層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）および酸素（Ｏ）を含み、前記酸化物半導体層で、前記インジウム（Ｉｎ）の含有量は前記ガリウム（Ｇａ）の含有量よりも多く、前記インジウム（Ｉｎ）と前記亜鉛（Ｚｎ）の含有量は実質的に同一であり、前記インジウム（Ｉｎ）に対する前記スズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）は０．１〜０．２５の表示装置を提供する。
前記表示装置は、前記第１電極上に配置され、有機発光層を含む有機層および、前記有機層上に配置された第２電極をさらに含む。
前記表示装置は、前記第１電極上に配置された液晶層および、前記液晶層上に配置された第２電極をさらに含む。
本発明の一実施形態に係る薄膜トランジスタは、所定の比率で混合されたインジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）およびスズ（Ｓｎ）を含み、所定の厚さを有する酸化物半導体層を含むので、優れた移動度よび駆動特性を有し、熱または光に対して優れた信頼性を有する。また、本発明の一実施例によれば、酸化物半導体層は、所定温度での蒸着及び熱処理によって形成され、優れた移動度および結晶性を有し、信頼性の低下が防止される。
本発明の他の実施形態に係る表示装置は、このような薄膜トランジスタを含み、優れた駆動特性を有する。
上で言及した効果に加えて、本発明の他の特徴および利点は、以下の記述や、その記述および説明から、本発明が属する技術分野で通常の知識を有する者に明確に理解されるだろう。
本発明の一実施形態に係る薄膜トランジスタの断面図である。 本発明の他の一実施例に係る薄膜トランジスタの断面図である。 本発明の他の一実施例に係る薄膜トランジスタの断面図である。 本発明のまた他の実施形態に係る薄膜トランジスタの断面図である。 本発明のまた他の実施形態に係る薄膜トランジスタの断面図である。 本発明のまた他の実施形態に係る薄膜トランジスタの断面図である。 本発明のまた他の実施形態に係る薄膜トランジスタの断面図である。 本発明の他の実施形態に係る薄膜トランジスタの製造工程図である。 本発明の他の実施形態に係る薄膜トランジスタの製造工程図である。 本発明の他の実施形態に係る薄膜トランジスタの製造工程図である。 本発明の他の実施形態に係る薄膜トランジスタの製造工程図である。 本発明の他の実施形態に係る薄膜トランジスタの製造工程図である。 本発明の他の実施形態に係る薄膜トランジスタの製造工程図である。 本発明のまた他の実施形態に係る表示装置の概略的な断面図である。 本発明のまた他の実施形態に係る表示装置の概略的な断面図である。 比較例１の薄膜トランジスタに対する閾値電圧（Ｖｔｈ）の測定結果を示す。 比較例２の薄膜トランジスタに対する閾値電圧（Ｖｔｈ）の測定結果を示す。 比較例３の薄膜トランジスタに対する閾値電圧（Ｖｔｈ）の測定結果を示す。 比較例４の薄膜トランジスタに対する閾値電圧（Ｖｔｈ）の測定結果を示す。 実施例１の薄膜トランジスタに対する閾値電圧（Ｖｔｈ）の測定結果を示す。 実施例２の薄膜トランジスタに対する閾値電圧（Ｖｔｈ）の測定結果を示す。 酸化物半導体層試料に対するスピン密度の測定結果を示す。 酸化物半導体層試料に対する密度（ｐａｃｋｉｎｇ ｄｅｎｓｉｔｙ）の測定結果を示す。 それぞれ酸化物半導体層の試料に対する透過型電子顕微鏡（ＴＥＭ）写真である。 それぞれ酸化物半導体層の試料に対する透過型電子顕微鏡（ＴＥＭ）写真である。 それぞれ酸化物半導体層の試料に対する透過型電子顕微鏡（ＴＥＭ）写真である。 それぞれ酸化物半導体層の試料に対する透過型電子顕微鏡（ＴＥＭ）写真である。 それぞれ酸化物半導体層の試料に対する透過型電子顕微鏡（ＴＥＭ）写真である。 酸化物半導体層に対するＸ線回折（ＸＲＤ）分析結果である。 酸化物半導体層の試料を用いて製造された薄膜トランジスタの閾値電圧（Ｖｔｈ）の測定結果を示す。 酸化物半導体層の試料を用いて製造された薄膜トランジスタの閾値電圧（Ｖｔｈ）の測定結果を示す。 酸化物半導体層の試料に対する移動度およびキャリア濃度の測定結果を示す。 酸化物半導体層の試料に対する密度（ｐａｃｋｉｎｇ ｄｅｎｓｉｔｙ）およびスピン密度（ｓｐｉｎ ｄｅｎｓｉｔｙ）の測定結果を示す。 薄膜トランジスタの移動度（Ｍｏｂｉｌｉｔｙ）および閾値電圧（Ｖｔｈ）の測定結果を示す。 薄膜トランジスタのＰＢＴＳおよびＮＢＴＩＳ測定結果を示す。 表４の組成によって製造された酸化物半導体層を含む薄膜トランジスタの閾値電圧（Ｖｔｈ）の測定結果を示す。 表４の組成によって製造された酸化物半導体層を含む薄膜トランジスタの閾値電圧（Ｖｔｈ）の測定結果を示す。 表４の組成によって製造された酸化物半導体層を含む薄膜トランジスタの閾値電圧（Ｖｔｈ）の測定結果を示す。 表４の組成によって製造された酸化物半導体層を含む薄膜トランジスタの閾値電圧（Ｖｔｈ）の測定結果を示す。 表４の組成によって製造された酸化物半導体層を含む薄膜トランジスタの閾値電圧（Ｖｔｈ）の測定結果を示す。 薄膜トランジスタＳ３１に対する閾値電圧（Ｖｔｈ）の測定結果を示す。 薄膜トランジスタＳ３２に対する閾値電圧（Ｖｔｈ）の測定結果を示す。 薄膜トランジスタＳ３３に対する閾値電圧（Ｖｔｈ）の測定結果を示す。
本発明の利点および特徴、そしてそれらを達成する方法は、添付の図と共に詳細に後述する実施例を参照すると明確になるであろう。しかし、本発明は、以下で開示する実施例に限定されるものではなく、互いに異なる多様な形態で実施可能である。本実施形態は、本発明の開示を完全にし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供するものであり、本発明は、特許請求の範囲によって定義される。
本発明の実施形態を説明するために図で開示された形状、大きさ、比率、角度、数などは例示的なものなので、本発明は、図に示された事項に限定されるものではない。明細書全体にわたって同一参照符号は同一の構成要素を指すことができる。また、本発明を説明するにおいて、関連する公知技術に対する詳細な説明が本発明の要旨を不必要に曖昧にすると判断される場合、その詳細な説明は省略する。
本明細書で言及した「備える」、「有する」、「からなる」などが使用されている場合は、「〜だけ」が使用されていない限り、他の部分が追加され得る。構成要素を単数で表現する場合に特に明示的な記載事項がない限り、複数が含まれる場合を含む。
構成要素を解釈するに当たり、別途の明示的な記載がなくても誤差の範囲を含むものと解釈する。
位置関係の説明である場合には、例えば、「〜上に」、「〜の上部に」、「〜の下部に」、「〜の隣に」など２つの部分の位置関係が説明されている場合は、「すぐに」または「直接」が使用されていない以上、二つの部分の間に１つ以上の他の部分が位置することもできる。
時間の関係に対する説明である場合には、例えば、「〜の後」、「〜に続いて」、「〜次に」、「〜前に」などで時間的前後関係が説明されている場合は、「すぐに」または「直接」が使用されていない以上、連続していない場合も含むことができる。
第１、第２などが多様な構成要素を記述するために使用されるが、これらの構成要素はこれらの用語によって制限されない。これらの用語は、ただ一つの構成要素を他の構成要素と区別するために使用されるものである。したがって、以下に記載されている第１構成要素は、本発明の技術的思想内で第２構成要素であることもある。
「第１水平軸方向」、「第２水平軸方向」および「垂直軸方向」は、互いの関係が垂直方向に成り立った幾何学的な関係だけで解釈されてはならず、本発明の構成は、機能的に作用することができる範囲内より広い方向性を有することを意味することができる。
「少なくとも一つ」の用語は、一つ以上の関連項目から提示可能なすべての組み合わせを含むものと理解されなければならない。たとえば、「第１項目、第２項目及び第３項目のうち少なくとも一つ」の意味は、第１項目、第２項目または第３項目のそれぞれのみならず、第１項目、第２項目及び第３項目の中で２つ以上から提示することができるすべての項目の組み合わせを意味する。
本発明のいくつかの実施形態のそれぞれの特徴が部分的または全体的に互いに結合または組み合わせ可能で、技術的に様々な連動と駆動が可能であり、各実施形態が互いに独立して実施可能であり、連関関係で一緒に実施することもできる。
以下では、本発明の一実施形態に係る薄膜トランジスタ、その製造方法及び表示装置を添付の図を参照して詳細に説明する。各図の構成要素に参照符号を付加するにおいて、同一の構成要素に対しては、たとえ他の図上に表示されていても、可能な限り同一の符号を有することができる。
図１は、本発明の一実施形態に係る薄膜トランジスタ１００の概略的な断面図である。
本発明の一実施形態に係る薄膜トランジスタ１００は、基板１０１上に配置されたゲート電極１１０、ゲート電極１１０と絶縁されてゲート電極１１０の電極の少なくとも一部と重畳する酸化物半導体層１２０、ゲート電極１１０と酸化物半導体層１２０との間に配置されたゲート絶縁膜１５０、酸化物半導体層１２０と接続されたソース電極１３０およびソース電極１３０と離隔して酸化物半導体層１２０と接続されたドレイン電極１４０を含む。
基板１０１に、ガラスまたはプラスチックを使用することができる。プラスチックとしてはフレキシブルな特性を有する透明なプラスチック、例えば、ポリイミドを使用することができる。
ポリイミドが基板１０１に使用される場合には、基板１０１上で高温蒸着工程を行うことを考慮すると、高温に耐えることができる耐熱性ポリイミドを用いることができる。この場合には、薄膜トランジスタの形成のために、ポリイミド基板がガラスのような高耐久性材料からなるキャリア基板上に配置された状態で、蒸着、エッチングなどの工程が行われ得る。
基板１０１上にバッファ層（ｂｕｆｆｅｒ ｌａｙｅｒ）を配置することができる（未図示）。バッファ層は、単一層でなすこともでき、互いに異なる材料からなる複数の層を積層してなすこともできる。基板１０１上に配置されたバッファ層を保護膜とする。バッファ層は省略することができる。
ゲート電極１１０は、基板１０１上に配置される。ゲート電極１１０は、アルミニウム（Ａｌ）やアルミニウム合金のようなアルミニウム系列の金属、銀（Ａｇ）や銀合金のような系列の金属、銅（Ｃｕ）や銅合金などの銅系列の金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系列の金属、クロム（Ｃｒ）、タンタル（Ｔａ）、ネオジウム（Ｎｄ）およびチタン（Ｔｉ）のうち少なくとも一つを含み得る。ゲート電極１１０は、物理的性質が異なる少なくとも二つの導電膜を含む多重層膜構造を有し得る。
ゲート電極１１０上にゲート絶縁膜１５０が配置される。ゲート絶縁膜１５０は、酸化物半導体層１２０とゲート電極１１０との間で絶縁膜の役割をする。
ゲート絶縁膜１５０は、シリコン酸化物及びシリコン窒化物のうちの少なくとも一つを含むことができる。ゲート絶縁膜１５０は、酸化アルミニウム（Ａｌ２Ｏ３）を含み得る。
ゲート絶縁膜１５０は、単一膜構造を有することもあり、多重層膜構造を有することもある。例えば、酸化アルミニウム層、シリコン酸化物層およびシリコン窒化物層が、それぞれ単独でゲート絶縁膜１５０を形成することができ、これらを積層してゲート絶縁膜１５０を形成することもできる。
図１を参照すると、ゲート絶縁膜１５０は、二つの絶縁膜１５１、１５２を含んでいる。二つの絶縁膜１５１、１５２をそれぞれ第１ゲート絶縁膜１５１及び第２ゲート絶縁膜１５２とすることができる。しかし、本発明の一実施形態によるゲート絶縁膜１５０の構造が、これに限定されるものではなく、ゲート絶縁膜１５０は、単一膜からなることもあり、３層以上の膜からもなり得る。
本発明の一実施形態によると、酸化物半導体層１２０は、ゲート絶縁膜１５２上に配置される。酸化物半導体層１２０はゲート電極１１０と絶縁され、ゲート電極１１０と少なくとも一部重畳する。
酸化物半導体層１２０は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）および酸素（Ｏ）を含む。インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）およびスズ（Ｓｎ）は５ｓ軌道（５ｓ−ｏｒｂｉｔａｌ）基盤の金属で、酸素と結合して半導体特性を有することができる。
インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）およびスズ（Ｓｎ）を含む、本発明の一実施形態に係る酸化物半導体層１２０をＩＧＺＴＯ半導体層とも呼ぶ。
本発明の一実施形態によると、酸化物半導体層１２０において、インジウム（Ｉｎ）の含有量は、ガリウム（Ｇａ）の含有量よりも多く、インジウム（Ｉｎ）の含有量と亜鉛（Ｚｎ）の含有量は、実質的に同一である。ここで、各成分の含有量は、原子数を基準に決定されるもので、原子％（ａｔ％）で表現することができる。以下同一である。
インジウム（Ｉｎ）は、ガリウム（Ｇａ）と比較して１．５〜５倍の含有量を有することができる。より詳細には、インジウム（Ｉｎ）は、ガリウム（Ｇａ）対比２〜４倍の含有量を有することができる。
原子数基準でインジウム（Ｉｎ）と亜鉛（Ｚｎ）は、実質的に同一の含有量を有する。ここで、「実質的に同一の含有量」は、誤差の範囲内で同じ量を意味する。例えば、インジウム（Ｉｎ）と亜鉛（Ｚｎ）は±１０％の誤差範囲内で実質的に同一の含有量を有することができる。より詳細には、インジウム（Ｉｎ）は、亜鉛（Ｚｎ）と比較して０．９〜１．１倍の含有量を有することができる。
本発明の一実施形態に係る酸化物半導体層１２０は、比較的少ない量のスズ（Ｓｎ）を含む。本発明の一実施形態によると、インジウム（Ｉｎ）に対するスズ（Ｓｎ）の含有量比（Ｓｎ／Ｉｎ）は、０．１〜０．２５である。原子数基準で、インジウム（Ｉｎ）はスズ（Ｓｎ）の４倍〜１０倍の含有量を有し得る。
例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）およびスズ（Ｓｎ）の全原子数対比、インジウム（Ｉｎ）は３０〜５０％、ガリウム（Ｇａ）は１０〜２０％、亜鉛（Ｚｎ）は２０〜５０％、スズ（Ｓｎ）は３〜１２．５％の含有量を有し得る。
インジウム（Ｉｎ）に対するスズ（Ｓｎ）含有量比（Ｓｎ／Ｉｎ）が０．１未満の場合には、酸化物半導体層１２０の移動度（Ｍｏｂｉｌｉｔｙ）、キャリア濃度、密度（ｐａｃｋｉｎｇ ｄｅｎｓｉｔｙ）およびＮＢＴＩＳ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｌｌｕｍｉｎａｎｃｅ Ｓｔｒｅｓｓ）が減少することがあり、スピン密度（ｓｐｉｎ ｄｅｎｓｉｔｙ）が増加して欠陥が増加し、閾値電圧の変化（ΔＶｔｈ）およびＰＢＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）が増加し得る。
ここで、ＮＢＴＩＳは負極性（−）のバイアス電圧、一定温度および一定照度の光照射条件によるストレスを意味し、一般的に負（−）の値を有する。ＮＢＴＩＳが小さくなる場合は、ＮＢＴＩＳの負（−）の絶対値が大きくなる場合に該当する。ＮＢＴＩＳが小さくなる場合（または、ＮＢＴＩＳ絶対値が大きくなる場合）、温度および光に対する酸化物半導体層１２０または薄膜トランジスタ１００のストレスが増加し、信頼性が低下し得る。
ＰＢＴＳは正極性（＋）のバイアス電圧および一定温度が印加される条件でのストレスを意味し、一般的に正（＋）の値を有する。ＰＢＴＳが大きくなる場合、酸化物半導体層１２０または薄膜トランジスタ１００のストレスが増加し、閾値電圧の変化（ΔＶｔｈ）が大きくなり得る。
一方、インジウム（Ｉｎ）に対するスズ（Ｓｎ）の含有量比（Ｓｎ／Ｉｎ）が０．２５を超えても、酸化物半導体層１２０の移動度（Ｍｏｂｉｌｉｔｙ）およびキャリア濃度（ｃａｒｒｉｅｒ ｃｏｎｃｅｎｔｒａｔｉｏｎ）は、それ以上増加せず飽和状態を維持して、スズ（Ｓｎ）の含有量の増加による効果が表れない。むしろ、インジウム（Ｉｎ）に対するスズ（Ｓｎ）の含有量比（Ｓｎ／Ｉｎ）が０．２５を超える場合には、酸化物半導体層１２０の密度が減少し、スピン密度が増加し、欠陥が増加して、ＮＢＴＩＳが減少（ＮＢＴＩＳの絶対値の増加）およびＰＢＴＳ増加により、酸化物半導体層１２０と薄膜トランジスタ１００のストレスが増加し、閾値電圧の変化（ΔＶｔｈ）が大きくなってｓ−ファクタ（ｓ−ｆａｃｔｏｒ）が増加する。
ｓ−ファクター（ｓｕｂ−ｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ：ｓ−ｆａｃｔｏｒ）は、ゲート電圧に対するドレイン電流特性のグラフでは、スイッチング素子として動作する区間での傾きの逆数の値を示す。ｓ−ファクターが増加すると、ゲート電圧に対するドレイン電流特性グラフの傾きが減少して、薄膜トランジスタ１００のスイッチング特性が低下する。
本発明の一実施形態に係る酸化物半導体層１２０は、インジウム（Ｉｎ）対比１０〜２５％のスズ（Ｓｎ）を含むことにより（０．１≦Ｓｎ／Ｉｎ≦０．２５）、優れた移動度、閾値電圧（Ｖｔｈ）特性および信頼性を有することができる。さらに、このような酸化物半導体層１２０を含む、本発明の一実施形態に係る薄膜トランジスタ１００は、優れた移動度と閾値電圧特性を有し、低いＰＢＴＳおよびＮＢＴＩＳサイズ（絶対値）を有し、優れた信頼性を有する。
本発明の一実施形態によると、酸化物半導体層１２０は、２０ｎｍ以上の厚さを有する。酸化物半導体層１２０の厚さが２０ｎｍ未満の場合は閾値電圧（Ｖｔｈ）が増加し、ＰＢＴＳが増加し、ＮＢＴＩＳが減少し、ｓ−ファクター（ｓ−ｆａｃｔｏｒ）が増加し、閾値電圧（Ｖｔｈ）のばらつきが増加する。閾値電圧（Ｖｔｈ）のばらつきは、閾値電圧（Ｖｔｈ）変化の程度を意味する。閾値電圧（Ｖｔｈ）のばらつきが大きいと閾値電圧（Ｖｔｈ）の均一度が低くなり、薄膜トランジスタの閾値電圧（Ｖｔｈ）が特定の値を有することができずに変化するため、薄膜トランジスタ１００のスイッチング特性が低下し、信頼性が低下する。
酸化物半導体層１２０の厚さは、５０ｎｍ以下に調整することができる。より詳細には、酸化物半導体層１２０の厚さは、４０ｎｍ以下、または３０ｎｍ以下に調整することもできる。しかし、本発明の一実施形態に限定されるものではなく、酸化物半導体層１２０の厚さは、必要に応じて異なり得る。
本発明の一実施形態によると、酸化物半導体層１２０は、Ｃ軸方向の結晶性を有している。より詳細には、本発明の一実施形態に係る酸化物半導体層１２０は、複数の結晶部（ｃｒｙｓｔａｌｌｉｎｅ ｐａｒｔ）を有することができる。結晶部は結晶性を有する領域を意味する。Ｃ軸は、酸化物半導体層１２０の表面にほぼ垂直な方向（法線）を向く。
酸化物半導体層１２０の結晶性は、酸化物半導体層１２０の成膜過程でなされる熱処理等によって形成することができる。このように、結晶性を有する酸化物半導体層１２０を含む薄膜トランジスタ１００は、可視光線や紫外光の照射による特性の変動が小さい。結晶性を有する酸化物半導体層１２０は、未結晶の酸化物半導体層よりも低い欠陥密度（ｄｅｆｅｃｔ ｄｅｎｓｉｔｙ）を有し、酸化物半導体層１２０で移動度の低下が抑制される。結晶性は透過型電子顕微鏡（ＴＥＭ、Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察することができる。
本発明の一実施形態に係る酸化物半導体層１２０に対して、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）分析を実施する場合、回折角（２θ）３２°付近でピークが現れる（図１９を参照）。回折角（２θ）３２°でのピークは、Ｃ軸方向の結晶性に対応する。
本発明の一実施形態によると、酸化物半導体層１２０は、１８ｃｍ２／Ｖ・ｓ以上の移動度（Ｍｏｂｉｌｉｔｙ）を有する。酸化物半導体層１２０が１８ｃｍ２／Ｖ・ｓ以上の移動度を有する場合、薄膜トランジスタ１００は、優れた電流特性を有することができる。本発明の一実施形態によると、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）およびスズ（Ｓｎ）の含有量を調節して、製造工程の条件を調節することにより、酸化物半導体層１２０が１８ｃｍ２／Ｖ・ｓ以上の優れた移動度を有するようにすることができる。より詳細には、酸化物半導体層１２０は、２０ｃｍ２／Ｖ・ｓ以上の移動度（Ｍｏｂｉｌｉｔｙ）を有し得る。
本発明の一実施形態に係る酸化物半導体層１２０が、優れた移動度を有するため、薄膜トランジスタ１００が、優れた電流特性を有することができる。したがって、本発明の一実施形態に係る薄膜トランジスタ１００は、大面積表示装置または高解像度の表示装置に適用され、表示装置が優れた表示特性を有するようにすることができる。
また、酸化物半導体層１２０は、５ｘ１０１７個／ｃｍ３以上のキャリア濃度を有する。より詳細には、酸化物半導体層１２０は、５ｘ１０１７個／ｃｍ３〜１ｘ１０１９個／ｃｍ３のキャリア濃度を有することができる。インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）およびスズ（Ｓｎ）の含有量、蒸着温度および熱処理温度を調節することにより、キャリア濃度を調節し得る。
本発明の一実施形態に係る酸化物半導体層１２０は、６．５ｇ／ｃｍ３以上の密度（ｐａｃｋｉｎｇ ｄｅｎｓｉｔｙ）を有する。詳細には、本発明の一実施形態に係る酸化物半導体層１２０は、６．５〜７．０ｇ／ｃｍ３の密度を有することができる。より詳細には、酸化物半導体層１２０は、６．５〜６．８ｇ／ｃｍ３の範囲の密度を有し得る。
酸化物半導体材料として一般的に使用されているＩＧＺＯ系酸化物半導体は、約６．３ｇ／ｃｍ３程度の密度を有する。一方、本発明の一実施形態に係る酸化物半導体層１２０は、６．５ｇ／ｃｍ３以上の密度を有することができる。それによって、本発明の一実施形態に係る酸化物半導体層１２０が結晶性を有することができ、酸化物半導体層１２０を含む薄膜トランジスタ１００が可視光線や紫外光の照射に対する耐性を有することができる。その結果、可視光線や紫外光照射による薄膜トランジスタ１００の特性の変動が減少して信頼性が向上する。
本発明の一実施形態に係る酸化物半導体層１２０は、２．０ｘ１０１７ｓｐｉｎｓ／ｃｍ３以下のスピン密度（ｓｐｉｎ ｄｅｎｓｉｔｙ）を有する。スピン密度は、酸化物半導体層１２０の欠陥密度（ｄｅｆｅｃｔ ｄｅｎｓｉｔｙ）を判断する尺度になり得る。ここで、欠陥密度は、酸化物半導体層１２０の原子の欠陥程度を意味する。より詳細には、欠陥密度は、酸素（Ｏ）原子の欠陥程度に対応することができる。酸化物半導体層１２０のスピン密度が２．０ｘ１０１７ｓｐｉｎｓ／ｃｍ３以下である場合には、酸素の欠陥、例えば、酸素不足（Ｏ−ｖａｃａｎｃｙ）が防止されて、酸化物半導体層１２０が導体化されることが防止される。
より詳細には、本発明の一実施形態に係る酸化物半導体層１２０は、１．５ｘ１０１７ｓｐｉｎｓ／ｃｍ３以上のスピン密度（ｓｐｉｎ ｄｅｎｓｉｔｙ）を有することができる。つまり、酸化物半導体層１２０は、１．５ｘ１０１７〜２．０ｘ１０１７ｓｐｉｎｓ／ｃｍ３のスピン密度（ｓｐｉｎ ｄｅｎｓｉｔｙ）を有することができる。
以上の特性を有する本発明の一実施形態に係る酸化物半導体層１２０は、４μｍ以下のチャネル長を有するショートチャンネル（ｓｈｏｒｔ ｃｈａｎｎｅｌ）を形成することができる。ここで、チャネル長は、ソース電極１３０およびとドレイン電極１４０との間の距離として定義することができる。したがって、本発明の一実施形態に係る酸化物半導体層１２０が使用される場合、薄膜トランジスタ１００の面積を減少することができ、超高密度または超高解像度の表示装置を製造することができる。
ソース電極１３０は、酸化物半導体層１２０と接続して配置され、ドレイン電極１４０は、ソース電極１３０と離隔して酸化物半導体層１２０と接続される。図１を参照すると、ソース電極１３０およびドレイン電極１４０は、ゲート絶縁膜１５０上に配置され、それぞれ酸化物半導体層１２０と、少なくとも一部重畳する。
ソース電極１３０およびドレイン電極１４０は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、ネオジウム（Ｎｄ）、銅（Ｃｕ）、及びこれらの合金のうち少なくとも一つを含むことができる。ソース電極１３０およびドレイン電極１４０は、それぞれ金属または金属の合金で作られた単一層からなることもあり、２層以上の多重層からなることもあり得る。
図１に示すように、ゲート電極１１０が酸化物半導体層１２０の下に配置された構造をボトムゲート（ｂｏｔｔｏｍ ｇａｔｅ）構造とも呼ぶ。ここで、酸化物半導体層１２０、ゲート電極１１０、ソース電極１３０およびドレイン電極１４０が薄膜トランジスタ１００を形成する。
図２ａは、本発明の他の一実施形態に係る薄膜トランジスタ２００の断面図である。以下、重複を避けるために、既に説明した構成要素の説明は省略する。
本発明の他の一実施形態による酸化物半導体層１２０は、複層の積層構造を有する。図２ａを参照すると、酸化物半導体層１２０は、順次に積層された第１層１２１および第２層１２２を有する。第２層１２２の酸素（Ｏ）含有量は、第１層１２１の酸素（Ｏ）含有量よりも多い。例えば、第２層１２２は、第１層１２１に比べて１．２〜２．５倍の酸素含有量を有することができる。したがって、第２層１２２の酸素損失が発生しても、第２層１２２は、半導体特性を発現するのに十分な程度の酸素含有量を維持することができる。
図２ａを参照すると、第２層１２２のうちの少なくとも一部の上部は、ソース電極１３０およびドレイン電極１４０から露出し、追加で形成される絶縁層などと接触することができる。ここで、第２層１２２で酸素損失が発生し得る。しかし、第２層１２２の酸素（Ｏ）含有量が第１層１２１の酸素（Ｏ）含有量よりも多いので、第２層１２２の酸素損失が発生しても、第２層１２２は、優れた半導体特性を維持することができる。
本発明の他の一実施形態によると、チャネル領域は、酸化物半導体層１２０の第２層１２２に形成することができる。チャネル領域は、酸化物半導体層１２０の第１層１２１に形成することもできる。
第２層１２２の厚さに特別な制限があるわけではない。製造工程の特性およびチャネル領域の安定性を考慮して、第２層１２２は、酸化物半導体層１２０の厚さの５〜２０％の厚さを有することができる。しかし、本発明の他の一実施形態がそれに限定されるものではなく、第２層１２２の厚さは、酸化物半導体層１２０の厚さの５％未満であったり、酸化物半導体層１２０の厚さの２０％を超過することもある。
図２ｂは、本発明の他の一実施形態に係る薄膜トランジスタ２０１の断面図である。図２ｂを参照すると、第２層１２２のうち、ソース電極１３０およびドレイン電極１４０と重畳しない領域の厚さは、ソース電極１３０およびドレイン電極１４０のうちの少なくとも一つと重畳する領域の厚さよりも厚い。第２層１２２は、プラズマ処理などによる酸素注入によって作ることもできるが、ここで、ソース電極１３０およびとドレイン電極１４０が遮断膜（ｓｈｉｅｌｄｉｎｇ ｌａｙｅｒ）の役割をする。その結果、第２層１２２のうち、ソース電極１３０またはドレイン電極１４０と重畳する領域は、そうではない領域よりも薄い厚さを有するように形成することができる。
図３は、本発明のまた他の一実施形態に係る薄膜トランジスタ３００の断面図である。
図３に示す薄膜トランジスタ３００は、基板１０１上に配置されたバッファ層１６０、バッファ層１６０上に配置された酸化物半導体層１２０、酸化物半導体層１２０と絶縁されて酸化物半導体層１２０と少なくとも一部重畳するゲート電極１１０、ゲート電極１１０と酸化物半導体層１２０との間に配置されたゲート絶縁膜１５０、ゲート電極１１０上に配置された層間絶縁膜１７０、酸化物半導体層１２０と接続されたソース電極１３０およびソース電極１３０と離隔して酸化物半導体層１２０と接続されたドレイン電極１４０を含む。
バッファ層１６０は、シリコン酸化物及びシリコン窒化物のうち少なくとも一つを含むことができる。バッファ層１６０は、優れた絶縁性、優れた水分および酸素遮断特性および平坦化特性を有し、酸化物半導体層１２０を保護する。
バッファ層１６０は、単一膜からなることもあり、２つ以上の膜が積層した積層構造を有することもあり得る。基板１０１とバッファ層１６０との間、またはバッファ層１６０には、光遮断層（未図示）を配置することもできる。光遮断層は、光から酸化物半導体層１２０を保護する。
酸化物半導体層１２０は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）および酸素（Ｏ）を含み、インジウム（Ｉｎ）の含有量はガリウム（Ｇａ）の含有量よりも多く、インジウム（Ｉｎ）の含有量と亜鉛（Ｚｎ）の含有量は実質的に同一であり、インジウム（Ｉｎ）に対するスズ（Ｓｎ）の含有量比（Ｓｎ／Ｉｎ）は０．１〜０．２５である。
酸化物半導体層１２０上にゲート絶縁膜１５０が配置され、ゲート絶縁膜１５０上にゲート電極１１０が配置される。ゲート電極１１０は、ゲート絶縁膜１５０によって酸化物半導体層１２０と絶縁される。図３に、単一層からなるゲート絶縁膜１５０が示されている。
層間絶縁膜１７０は、ゲート電極１１０上に配置される。層間絶縁膜１７０は、絶縁材料からなる。詳細には、層間絶縁膜１７０は、有機物からなることもあり、無機物からなることもあり、有機物層と無機物層の積層体からなることもある。
層間絶縁膜１７０上にソース電極１３０およびドレイン電極１４０が配置される。ソース電極１３０とドレイン電極１４０は、互いに離隔してそれぞれ酸化物半導体層１２０と接続する。図３を参照すると、層間絶縁膜１７０に形成されたコンタクトホールを通じてソース電極１３０とドレイン電極１４０がそれぞれ酸化物半導体層１２０と接続する。
図３に示すように、ゲート電極１１０が酸化物半導体層１２０上に配置された構造をトップゲート（ｔｏｐ ｇａｔｅ）構造とも呼ぶ。酸化物半導体層１２０、ゲート電極１１０、ソース電極１３０およびドレイン電極１４０は、薄膜トランジスタ３００を形成する。
図４は、本発明のまた他の一実施形態に係る薄膜トランジスタ４００の断面図である。図４に示す薄膜トランジスタ４００は、図３に示す薄膜トランジスタ３００と比較して、複層の積層構造からなる酸化物半導体層１２０を有する。
図４を参照すると、酸化物半導体層１２０は、順次に積層された第１層１２１および第２層１２２を含む。ここで、第２層１２２の酸素（Ｏ）含有量は、第１層１２１の酸素（Ｏ）含有量よりも多い。第２層１２２の上部には層間絶縁膜１７０と接触する。第２層１２２は、比較的多い量の酸素（Ｏ）を含んでいるため、層間絶縁膜１７０との接触によって、第２層１２２で酸素損失が発生しても、第２層１２２は優れた半導体特性を維持することができる。
図５は、本発明のまた他の一実施形態に係る薄膜トランジスタ５００の断面図である。
図５に示す薄膜トランジスタ５００は、図１に示す薄膜トランジスタ１００と比較して、酸化物半導体層１２０上に配置されたエッチストッパー１８０をさらに含む。エッチストッパー１８０は絶縁物質、例えば、シリコン酸化物で作ることができる。エッチストッパー１８０は、酸化物半導体層１２０のチャネル領域を保護することができる。このように、本発明の一実施形態に係る酸化物半導体層１２０は、エッチストッパー構造の薄膜トランジスタ５００に適用することができる。
図６は、本発明のまた他の一実施形態に係る薄膜トランジスタ６００の断面図である。
図６に示す薄膜トランジスタ６００は、図２ａに示す薄膜トランジスタ２００と比較して、酸化物半導体層１２０上に配置されたエッチストッパー１８０をさらに含む。より詳細にはエッチストッパー１８０は、酸化物半導体層１２０の第２層１２２上に配置される。エッチストッパー１８０は絶縁物質、例えば、シリコン酸化物で作ることができ、酸化物半導体層１２０のチャネル領域を保護することができる。
以下、図７ａ〜７ｆを参照して、薄膜トランジスタ２０１の製造方法を説明する。
図７ａ〜７ｆは、本発明の一実施形態に係る薄膜トランジスタ２０１の製造工程図である。
図７ａを参照すると、基板１０１上にゲート電極１１０が形成される。
図に示していないが、ゲート電極１１０の形成前に、基板１０１上にバッファ層（未図示）を形成することができ、ゲート電極１１０は、バッファ層上に形成することができる。
基板１０１としてガラスを使用することができ、曲げたり、たわみ得る透明なプラスチックを使用することもある。基板１０１に使用されるプラスチックの例としては、ポリイミドがある。プラスチックが基板１０１に使用される場合には、基板１０１が高耐久性材料からなるキャリア基板上に配置された状態で、製造工程を行うことができる。
ゲート電極１１０は、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系列の金属、銀（Ａｇ）や銀合金などの銀系列の金属、銅（Ｃｕ）や銅合金などの銅系列の金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系列の金属、クロム（Ｃｒ）、タンタル（Ｔａ）、ネオジウム（Ｎｄ）およびチタン（Ｔｉ）のうち少なくとも一つを含むことができる。
図７ｂを参照すると、ゲート電極１１０上にゲート絶縁膜１５０が形成される。
図７ｂに示されたゲート絶縁膜１５０は、二つの絶縁膜１５１、１５２を含む。二つの絶縁膜１５１、１５２をそれぞれ第１ゲート絶縁膜１５１及び第２ゲート絶縁膜１５２とすることができる。しかし、ゲート絶縁膜１５０の構造が、これに限定されるものではなく、ゲート絶縁膜１５０は、単一膜からなることもあり、３層以上の膜からなることもあり得る。
ゲート絶縁膜１５０は、シリコン酸化物、シリコン窒化物、および酸化アルミニウム（Ａｌ２Ｏ３）のうち少なくとも一つを含むことができる。例えば、シリコン酸化物、シリコン窒化物、および酸化アルミニウム（Ａｌ２Ｏ３）のうち少なくとも一つによって、第１ゲート絶縁膜１５１が形成され、その上にシリコン酸化物、シリコン窒化物、および酸化アルミニウム（Ａｌ２Ｏ３）のうちの少なくとも一つによって第２ゲート絶縁膜１５２が形成され得る。
図７ｃを参照すると、ゲート絶縁膜１５０上に酸化物半導体層１２０が形成される。酸化物半導体層１２０は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）および酸素（Ｏ）を含む。
酸化物半導体層１２０は、蒸着によって形成することができる。蒸着のためにインジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）およびスズ（Ｓｎ）を含む蒸着源を用いることができる。例えば、インジウム酸化物、ガリウム酸化物、亜鉛酸化物及びスズ酸化物を蒸着に使用することができる。または、インジウム−亜鉛酸化物、インジウム−スズ酸化物、インジウム−ガリウム酸化物、ガリウム−亜鉛酸化物などを蒸着に使用し得る。
蒸着源の組成を調整することにより、インジウム（Ｉｎ）の含有量がガリウム（Ｇａ）の含有量よりも多く、インジウム（Ｉｎ）の含有量と亜鉛（Ｚｎ）の含有量は実質的に同一であり、インジウム（Ｉｎ）に対するスズ（Ｓｎ）の含有量比（Ｓｎ／Ｉｎ）が０．１〜０．２５である酸化物半導体層１２０を作成することができる。
蒸着は、１５０℃以上の温度で行われる。より詳細には、蒸着は１５０〜２５０℃の温度で行うことができる。本発明の一実施形態によると、１５０℃以上の高温で行う高温蒸着によって酸化物半導体層１２０が形成されるので、酸化物半導体層１２０は、６．５ｇ／ｃｍ３以上の密度（ｐａｃｋｉｎｇ ｄｅｎｓｉｔｙ）を有することができ、Ｃ軸方向の結晶性を有することができ、２．０ｘ１０１７ｓｐｉｎｓ／ｃｍ３以下のスピン密度（ｓｐｉｎ ｄｅｎｓｉｔｙ）を有し、低い欠陥密度（ｄｅｆｅｃｔ ｄｅｎｓｉｔｙ）を有することができる。
蒸着が１５０℃未満の温度で行われる場合には、酸化物半導体層１２０が６．５ｇ／ｃｍ３未満の密度（ｐａｃｋｉｎｇ ｄｅｎｓｉｔｙ）を有するか、Ｃ軸方向の結晶性を有し得ないか、２．０ｘ１０１７ｓｐｉｎｓ／ｃｍ３を超えるスピン密度（ｓｐｉｎ ｄｅｎｓｉｔｙ）を有して高い欠陥密度（ｄｅｆｅｃｔ ｄｅｎｓｉｔｙ）を有し得る。それによって、酸化物半導体層１２０のＰＢＴＳ特性およびＮＢＴＩＳ特性が低下し得る。
酸化物半導体層１２０は、２０ｎｍ以上の厚さで形成される。酸化物半導体層１２０の厚さが２０ｎｍ未満の場合には、閾値電圧（Ｖｔｈ）、ＰＢＴＳ、ｓ−ファクター（ｓ−ｆａｃｔｏｒ）および閾値電圧（Ｖｔｈ）のばらつきが増加し得る。酸化物半導体層１２０は、２０〜５０ｎｍの厚さで形成することができ、より詳細には２０〜４０ｎｍの厚さ、または２０〜３０ｎｍの厚さで形成することができる。
図７ｄを参照すると、酸化物半導体層１２０上にソース電極１３０およびとドレイン電極１４０が形成される。ソース電極１３０およびとドレイン電極１４０は、互いに離隔してそれぞれ酸化物半導体層１２０と接続される。
図７ｅを参照すると、酸化物半導体層１２０がプラズマ処理される。プラズマ処理は、Ｎ２Ｏガスを利用して行うことができる。プラズマ処理工程で２．０〜２．５ｋＷ／ｍ２のエネルギーが印加され得る。より詳細には、２．０〜２．５ｋＷ／ｍ２のエネルギーがＮ２Ｏガスに印加されて、酸化物半導体層１２０がプラズマ処理される。このように、プラズマ処理された酸化物半導体層１２０を有する薄膜トランジスタ２０１は、酸素欠乏などの悪条件下でも優れた駆動特性を有することができる。
プラズマ処理エネルギーが２．０ｋＷ／ｍ２未満の場合。悪条件下での薄膜トランジスタの駆動特性が低下し得る。一方、２．５ｋＷ／ｍ２を超えるエネルギーでプラズマ処理される場合には、ＰＢＴＳが上昇し、薄膜トランジスタの信頼性が低下し得る。
図７ｆを参照すると、プラズマ処理によって酸化物半導体層１２０に第２層１２２が形成される。詳細には、プラズマ処理によって酸化物半導体層１２０の上部に酸素が注入されて、酸化物半導体層１２０の一部が、第２層１２２となる。ここで、プラズマ処理の影響を受けないか、または少なく受ける酸化物半導体層１２０の領域は、第１層１２１となる。第１層１２１は、プラズマ処理前の酸化物半導体層１２０と同一又は類似の組成を有する。
第２層１２２は、第１層１２１よりも多くの量の酸素（Ｏ）を含む。例えば、第２層１２２は、第１層１２１に比べて１．２〜２．５倍の酸素含有量を有し得る。
プラズマ処理によって形成された第２層１２２は、酸化物半導体層１２０全体の厚さの５〜２０％の厚さを有し得る。
図７ｆを参照すると、第２層１２２のうちソース電極１３０およびとドレイン電極１４０と重畳しない領域の厚さが、ソース電極１３０およびとドレイン電極１４０のうち少なくとも１つと重畳する領域の厚さよりも厚い。プラズマ処理による酸素注入により、第２層１２２は作成時に、ソース電極１３０およびとドレイン電極１４０は酸素注入を遮断する遮断膜（ｓｈｉｅｌｄｉｎｇ ｌａｙｅｒ）の役割をする。その結果、第２層１２２のうちソース電極１３０またはドレイン電極１４０と重畳する領域は、そうでない領域よりも薄い厚さを有するようになる。
プラズマ処理工程は省略することもできる。プラズマ処理工程を省略する場合には、図１に示すような薄膜トランジスタ１００が作成され得る。
次に、酸化物半導体層１２０に対して熱処理をなすことができる。酸化物半導体層１２０に対するプラズマ処理が行われない場合、酸化物半導体層１２０の形成に続いて熱処理工程を進行することができる。
熱処理は、３００℃以上の温度で行う。詳細には、熱処理は、３００〜４００℃の温度で行うことができる。より詳細には、熱処理は、３５０〜４００℃の温度で行うことができる。
３００℃以上の温度で行われた熱処理によって酸化物半導体層１２０は、６．５ｇ／ｃｍ３以上の密度（ｐａｃｋｉｎｇ ｄｅｎｓｉｔｙ）、Ｃ軸方向の結晶性および２．０ｘ１０１７ｓｐｉｎｓ／ｃｍ３以下のスピン密度（ｓｐｉｎ ｄｅｎｓｉｔｙ）を有し、低い欠陥密度（ｄｅｆｅｃｔ ｄｅｎｓｉｔｙ）を有し得る。
熱処理温度が３００℃未満の場合には、酸化物半導体層１２０が６．５ｇ／ｃｍ３未満の密度（ｐａｃｋｉｎｇ ｄｅｎｓｉｔｙ）を有するか、Ｃ軸方向の結晶性を有することができないか、２．０ｘ１０１７ｓｐｉｎｓ／ｃｍ３を超えるスピン密度（ｓｐｉｎ ｄｅｎｓｉｔｙ）を有し、高い欠陥密度（ｄｅｆｅｃｔ ｄｅｎｓｉｔｙ）を有し得る。それによって、酸化物半導体層１２０のＰＢＴＳ特性およびＮＢＴＩＳ特性が低下し得る。
熱処理温度が４００℃を超える場合には、熱によって酸化物半導体層１２０または薄膜トランジスタ２０１が損傷し得、熱処理に過度のコストがかかり得る。
このような熱処理によって、図２ｂに示した薄膜トランジスタ２０１が完成し得る。図に示していないが、酸化物半導体層１２０上にエッチストッパー１８０を形成することもできる（図５および図６を参照）。
図７ａ〜７ｆには、基板１０１上にゲート電極１１０、ゲート絶縁膜１５０および、酸化物半導体層１２０が順に形成されるボトムゲート構造を有する薄膜トランジスタ２０１の製造工程を示しているが、薄膜トランジスタの製造方法がこれに限定されるのではない。
基板１０１上に、酸化物半導体層１２０、ゲート絶縁膜１５０およびゲート電極１１０を順次に形成することもできる。この場合、図３または図４に示すようなトップゲート構造の薄膜トランジスタ３００、４００を製造することができる。
図８は、本発明のまた他の一実施形態に係る表示装置７００の概略的な断面図である。
本発明のまた他の一実施形態に係る表示装置７００は、基板１０１、薄膜トランジスタ１００および薄膜トランジスタ１００と接続された有機発光素子２７０を含む。
図８には、図１の薄膜トランジスタ１００を含む表示装置７００が示されているが、図１の薄膜トランジスタ１００の他に、図２ａ、２ｂ、３、４、５および６に開示された薄膜トランジスタ２００、２０１、３００、４００、５００、６００が、図８の表示装置７００に適用され得る。
図８を参照すると、本発明のまた他の一実施形態に係る表示装置７００は、基板１０１、基板１０１上に配置された薄膜トランジスタ１００、薄膜トランジスタ１００と接続された第１電極２７１を含む。また、表示装置７００は、第１電極２７１上に配置された有機層２７２および有機層２７２上に配置された第２電極２７３を含む。
詳細には、基板１０１は、ガラスまたはプラスチックで作ることができる。基板１０１上にはバッファ層１９１を配置する。バッファ層１９１は省略することができる。
薄膜トランジスタ１００は、基板１０１上のバッファ層１９１上に配置される。薄膜トランジスタ１００は、基板１０１上に配置されたゲート電極１１０、ゲート電極１１０と絶縁されてゲート電極１１０の電極の少なくとも一部と重畳する酸化物半導体層１２０、ゲート電極１１０と酸化物半導体層１２０との間に配置されたゲート絶縁膜１５０、酸化物半導体層１２０と接続されたソース電極１３０およびソース電極１３０と離隔して酸化物半導体層１２０と接続されたドレイン電極１４０を含む。
平坦化膜１９０は、薄膜トランジスタ１００上に配置されて基板１０１の上部を平坦化する。平坦化膜１９０は、感光性を有するアクリル樹脂のような有機絶縁材料からなり得るが、必ずしもそれに限定されるのではない。
第１電極２７１は、平坦化膜１９０上に配置される。第１電極２７１は、平坦化膜１９０に備えられたコンタクトホールを通じて薄膜トランジスタ１００のドレイン電極１４０と接続する。
バンク層２５０は、第１電極２７１および平坦化膜１９０上に配置されて画素領域または発光領域を定義する。例えば、バンク層２５０が複数の画素間の境界領域にマトリックス構造で配置されることで、バンク層２５０によって画素領域が定義され得る。
有機層２７２は、第１電極２７１上に配置される。有機層２７２は、バンク層２５０上にも配置することができる。つまり、有機層２７２は、画素別に分離されず、隣接する画素間に互いに接続し得る。
有機層２７２は、有機発光層を含む。有機層２７２は、一つの有機発光層を含むこともでき、上下に積層された２つの有機発光層またはそれ以上の有機発光層を含むこともできる。これらの有機層２７２では、赤色、緑色および青色のいずれかの色を有する光が放出され得、白色（Ｗｈｉｔｅ）光が放出されることもある。
第２電極２７３は、有機層２７２上に配置される。
第１電極２７１、有機層２７２及び第２電極２７３を積層して有機発光素子２７０をなすことができる。有機発光素子２７０は、表示装置７００で光量調節層の役割をすることができる。
図示されていないが、有機層２７２が白色（Ｗｈｉｔｅ）光を発光する場合には、個々の画素は、有機層２７２から放出される白色（Ｗｈｉｔｅ）光を波長ごとにフィルタリングするためのカラーフィルタを含むことができる。カラーフィルタは、光の移動経路上に形成される。有機層２７２から放出された光が下部の基板１０１の方向に進行するいわゆるボトムエミッション（Ｂｏｔｔｏｍ Ｅｍｉｓｓｉｏｎ）方式である場合には、カラーフィルタが有機層２７２の下に配置され、有機層２７２から放出された光が上部の第２電極２７３の方向に進行するいわゆるトップエミッション（Ｔｏｐ Ｅｍｉｓｓｉｏｎ）方式である場合には、カラーフィルタが有機層２７２の上に配置される。
図９は、本発明のまた他の一実施形態に係る表示装置８００の概略的な断面図である。
図９を参照すると、本発明のまた他の一実施形態に係る表示装置８００は、基板１０１、基板１０１上に配置された薄膜トランジスタ１００、薄膜トランジスタ１００と接続された第１電極３８１を含む。また、表示装置８００は、第１電極３８１上の液晶層３８２および液晶層３８２上の第２電極３８３を含む。
液晶層３８２は、光量調節層として作用する。このように、図９に示された表示装置８００は、液晶層３８２を含む液晶表示装置である。
詳細には、図９の表示装置８００は、基板１０１、薄膜トランジスタ１００、平坦化膜１９０、第１電極３８１、液晶層３８２、第２電極３８３、バリア層３２０、カラーフィルタ３４１、３４２、遮光部３５０および対向基板１０２を含む。
基板１０１は、ガラスまたはプラスチックで作ることができる。
薄膜トランジスタ１００は、基板１０１上で配置される。
図９を参照すると、基板１０１上にバッファ層１９１が配置され、バッファ層１９１上にゲート電極１１０が配置され、ゲート電極１１０上に第１ゲート絶縁膜１５１及び第２ゲート絶縁膜１５２からなるゲート絶縁膜１５０が配置され、ゲート絶縁膜１５０上に酸化物半導体層１２０が配置され、酸化物半導体層１２０上にソース電極１３０とドレイン電極１４０が配置され、ソース電極１３０とドレイン電極１４０上に平坦化膜１９０が配置される。
ゲート電極１１０が酸化物半導体層１２０の下に配置されるボトムゲート（ｂｏｔｔｏｍ ｇａｔｅ）構造の薄膜トランジスタ１００が図９に示されているが、本発明のまた他の一実施形態が、これに限定されるわけではない。ゲート電極１１０が酸化物半導体層１２０上に配置されているトップゲート（ｔｏｐ ｇａｔｅ）構造の薄膜トランジスタが使用され得る。より詳細には、図１に示された薄膜トランジスタ１００の他に、図２ａ、２ｂ、３、４、５および６に開示され薄膜トランジスタ２００、２０１、３００、４００、５００、６００を、図９の表示装置８００に適用することができる。
平坦化膜１９０は、薄膜トランジスタ１００上に配置されて基板１０１の上部を平坦化する。平坦化膜１９０は、感光性を有するアクリル樹脂のような有機絶縁材料からなり得るが、必ずしもそれに限定されるものではない。
第１電極３８１は、平坦化膜１９０上に配置される。第１電極３８１は、平坦化膜１９０に備えられたコンタクトホール（ＣＨ）を通じて薄膜トランジスタ１００のドレイン電極１４０と接続される。
対向基板１０２は、基板１０１に対向して配置される。
対向基板１０２上に遮光部３５０が配置される。遮光部３５０は、複数の開口部を有する。複数の開口部は、画素電極である第１電極３８１に対応して配置される。遮光部３５０は、開口部を除いた部分での光を遮断する。遮光部３５０は、必ずしも必要なわけではなく、省略することもできる。
カラーフィルタ３４１、３４２は、対向基板１０２上に配置され、バックライト部（未図示）から入射した光の波長を選択的に遮断する。詳細には、カラーフィルタ３４１、３４２は、遮光部３５０によって定義される複数の開口部に配置され得る。
それぞれのカラーフィルタ３４１、３４２は、赤色、緑色、青色のいずれか一つの色を表現することができる。それぞれのカラーフィルタ３４１、３４２は、赤色、緑色、青色以外の他の色を表現することもできる。
カラーフィルタ３４１、３４２と遮光部３５０上にバリア層３２０を配置することができる。バリア層３２０は省略することができる。
第２電極３８３は、バリア層３２０上に配置される。例えば、第２電極３８３は、対向基板１０２の全面に位置することができる。第２電極３８３は、ＩＴＯまたはＩＺＯなどの透明な導電物質からなり得る。
第１電極３８１と第２電極３８３は、対向して配置され、その間に液晶層３８２が配置される。第２電極３８３は、第１電極３８１とともに液晶層３８２に電界を印加する。
基板１０１と対向基板１０２との間の向かい合った面を、それぞれ該当基板の上部面と定義し、その上部面の反対側に位置する面を、それぞれ該当基板の下部面と定義する場合、基板１０１の下部面と対向基板１０２の下部面にそれぞれ偏光板を配置することができる。
以下、実施例、比較例及び試験例を参照して本発明をより詳細に説明する。
［比較例１〜３］
図１に示した構造を有する比較例１〜３の薄膜トランジスタを製造した。
詳細には、ガラスからなる基板１０１上にゲート電極１１０を形成し、その上に第１ゲート絶縁膜１５１及び第２ゲート絶縁膜１５２を形成し、表１の組成比にしたがって３０ｎｍ厚の酸化物半導体層１２０を形成した。その後、ソース電極１３０とドレイン電極１４０を形成した。
このように製造した比較例１〜３の薄膜トランジスタに対して閾値電圧（Ｖｔｈ）、移動度（Ｍｏｂｉｌｉｔｙ）およびＮＢＴＩＳを測定した。
閾値電圧（Ｖｔｈ）測定のために、−２０Ｖ〜＋２０Ｖ範囲のゲート電圧（Ｖｇｓ）を印加しながらドレイン電流（Ｉｄｓ）を測定した。ソース電極１３０とドレイン電極１４０との間には、１０Ｖの電圧が印加された。図１０、１１および１２は、それぞれ比較例１、２および３の薄膜トランジスタの閾値電圧（Ｖｔｈ）の測定結果を示す。
また、ホール測定方法（Ｈａｌｌ ｍｅａｓｕｒｅｍｅｎｔ）にしたがって移動度（Ｍｏｂｉｌｉｔｙ）を測定した。また、６０℃の温度で比較例１、２、および３の薄膜トランジスタに４５００ｎｉｔの可視光（白色光）を照射しつつ、負（−）のバイアス電圧を印加してＮＢＴＩＳを測定した。その結果は、以下の表１のとおりである。
図１０、１１、１２で「Ｉｎｉｔｉａｌ」は、初期の電流変化を示し、「Ｂｅｆｏｒｅ Ｓｔｒｅｓｓ」は、温度および光が印加される前の電流変化を示し、「Ａｆｔｅｒ Ｓｔｒｅｓｓ」は薄膜トランジスタに６０℃の温度と４５００ｎｉｔの可視光（白色光）が印加された後の電流の変化を示す。
図１０、１１、１２、および表１を参照すると、比較例１の薄膜トランジスタは、ＮＢＴＩＳ特性は良好であるが、移動度特性が良くなく、比較例２及び３の薄膜トランジスタは、ＮＢＴＩＳ特性が良くなく信頼性が不足するということを確認することができる。
［比較例４及び実施例１〜２］
酸化物半導体層１２０の厚さによる薄膜トランジスタの特性を確認するために、図１に示された構造を有する薄膜トランジスタを製造した（比較例４、実施例１および２）。比較例１の薄膜トランジスタと同じ方法で薄膜トランジスタを製造するが、ただし酸化物半導体層１２０の組成は異なるようにした。以下、他の説明がない限り、薄膜トランジスタは、図１の構造を有し、比較例１の薄膜トランジスタと同じ方法で製造することができる。
詳細には、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）およびスズ（Ｓｎ）が４：１：４：１の比（原子数比率）で混合されてなる酸化物半導体層１２０を有する比較例４および実施例１〜２の薄膜トランジスタを製造した。ここで、比較例４、実施例１及び実施例２で酸化物半導体層１２０の厚さは、それぞれ１０ｎｍ、２０ｎｍ、および３０ｎｍになるようにした。
閾値電圧（Ｖｔｈ）測定のために、−２０Ｖ〜＋２０Ｖ範囲のゲート電圧（Ｖｇｓ）印加しつつ、比較例４および実施例１〜２による薄膜トランジスタのドレイン電流（Ｉｄｓ）を測定した。ソース電極１３０およびとドレイン電極１４０との間には、１０Ｖの電圧を印加した。閾値電圧（Ｖｔｈ）は、９回測定した。図１３、１４および１５は、比較例４および実施例１、２の薄膜トランジスタの閾値電圧（Ｖｔｈ）の測定結果を示す。
閾値電圧（Ｖｔｈ）のばらつきを測定するために、ゲート電圧（Ｖｇｓ）を測定した。このとき測定されたゲート電圧（Ｖｇｓ）の最大値と最小値の差を「閾値電圧（Ｖｔｈ）のばらつき」と定義した。また、６０℃の温度ストレス下で比較例４および実施例１〜２の薄膜トランジスタに正（＋）のバイアス電圧を印加しながらＰＢＴＳ測定した。その結果は、表２のとおりである。
図１３、１４、１５、および表２を参照すると、比較例４の薄膜トランジスタは、閾値電圧（Ｖｔｈ）のばらつきが大きいため、閾値電圧（Ｖｔｈ）の均一度が低く、駆動特性が良くなく、ＰＢＴＳが大きいため、信頼性が良くない。
一方、実施例１及び２による薄膜トランジスタは、閾値電圧（Ｖｔｈ）のばらつきが小さく、優れた駆動特性を有し、ＰＢＴＳが小さく、優れた信頼性を有する。
［蒸着温度および熱処理温度評価］
蒸着温度および熱処理温度による酸化物半導体層１２０の特性を確認するためには、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）およびスズ（Ｓｎ）が４：１：４：１の比（原子数比率）で混合して行い、３０ｎｍの厚さを有する酸化物半導体層１２０試料を製造した。ここで、酸化物半導体層１２０を形成するための蒸着温度と蒸着した後の熱処理温度を表３のように調整して、酸化物半導体層１２０の試料であるＳ１１、Ｓ１２、Ｓ１３、Ｓ１４、Ｓ１５、およびＳ１６を製造した。
酸化物半導体層１２０の試料であるＳ１１、Ｓ１２、Ｓ１３、Ｓ１４およびＳ１５に対してスピン密度（ｓｐｉｎ ｄｅｎｓｉｔｙ）を測定し、Ｓ１１、Ｓ１２、Ｓ１３、Ｓ１４、Ｓ１５およびＳ１６に対して密度（ｐａｃｋｉｎｇ ｄｅｎｓｉｔｙ、または体積密度）を測定した。図１６は、酸化物半導体層１２０試料に対するスピン密度の測定結果を示し、図１７は、酸化物半導体層１２０試料に対する密度（ｐａｃｋｉｎｇ ｄｅｎｓｉｔｙ）の測定結果を示す。図１６及び図１７の「蒸着（℃）」は、蒸着温度を示し、「後熱処理（℃）」は、蒸着後の熱処理温度を示す。
図１６を参照すると、常温（３０℃±２０℃）での蒸着によって形成されて３００℃以上の温度、より詳細には、３５０℃の温度で熱処理された酸化物半導体層１２０の試料Ｓ１１は、２．０ｘ１０１７ｓｐｉｎｓ／ｃｍ３を超えるスピン密度を有する。スピン密度は、酸化物半導体層１２０の欠陥密度（ｄｅｆｅｃｔ ｄｅｎｓｉｔｙ）を判断する尺度になり得る。欠陥密度は、酸化物半導体層１２０の原子の欠陥の程度を示すもので、例えば、酸素（Ｏ）原子の欠陥程度に対応することができる。２．０ｘ１０１７ｓｐｉｎｓ／ｃｍ３を超えるスピン密度を有するＳ１１の場合、酸素の欠陥に起因する導体化が誘発され得る。
図１７を参照すると、１５０℃未満の温度で蒸着してなる酸化物半導体層１２０の試料Ｓ１１、Ｓ１２およびＳ１３は、６．５ｇ／ｃｍ３未満の密度を有する。酸化物半導体層１２０が６．５ｇ／ｃｍ３未満の密度を有する場合には、原子欠陥が誘発され得、それによって酸化物半導体層１２０のチャネル領域で導体化が進み得る。
一方、１５０℃以上の温度で蒸着して形成され、４００℃で熱処理された酸化物半導体層１２０の試料Ｓ１４、Ｓ１５およびＳ１６は、２．０ｘ１０１７ｓｐｉｎｓ／ｃｍ３以下のスピン密度および６．５ｇ／ｃｍ３以上の密度（ｐａｃｋｉｎｇ ｄｅｎｓｉｔｙ）を有することを確認することができる。
図１８ａ〜１８ｅは、それぞれ酸化物半導体層１２０の試料に対する透過型電子顕微鏡（ＴＥＭ、Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真である。より詳細には、図１８ａ、１８ｂ、１８ｃ、１８ｄおよび１８ｅは、それぞれ酸化物半導体層１２０の試料Ｓ１２、Ｓ１３、Ｓ１４、Ｓ１５およびＳ１６の透過型電子顕微鏡（ＴＥＭ、Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真である。透過型電子顕微鏡（ＴＥＭ）写真によって試料の結晶性を確認することができる。
図１８ｄおよび１８ｅを参照すると、試料Ｓ１５およびＳ１６は、Ｃ軸方向の結晶性を有することを確認することができる。また、図１８ｃを参照すると、試料Ｓ１４でＣ軸方向に沿って結晶性が生じ始めていることを確認することができる。つまり、１５０℃以上の温度で蒸着して形成され、４００℃で熱処理された酸化物半導体層１２０は、Ｃ軸方向の結晶性を有するとすることができる。一方、試料Ｓ１２およびＳ１３は、Ｃ軸方向の結晶性を有し得ないことを確認することができる。
詳細には、本発明の一実施形態に係る酸化物半導体層１２０の試料であるＳ１４、Ｓ１５、Ｓ１６は、Ｃ軸方向の結晶性を有する。ここで、Ｃ軸は酸化物半導体層１２０の表面にほぼ垂直な方向（法線）を向く。結晶性を有する酸化物半導体層１２０は、未結晶酸化物半導体層に比べて低い欠陥密度（ｄｅｆｅｃｔ ｄｅｎｓｉｔｙ）を有し、酸化物半導体層１２０での移動度も低下が抑制される。
図１９は、酸化物半導体層１２０に対するＸ線回折（ＸＲＤ）分析結果である。
より詳細には、図１９は、酸化物半導体層１２０の試料Ｓ１５のＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）分析結果である。図１９を参照すると、回折角（２θ）３２°付近でピークが現れる。回折角（２θ）３２°付近でのピークは、Ｃ軸結晶性に対応する。このような結晶性を有する酸化物半導体層１２０を含む薄膜トランジスタ１００は、可視光線や紫外光の照射による駆動特性の変動が防止または抑制される。
図２０および２１は、それぞれ、酸化物半導体層の試料を用いて製造された薄膜トランジスタの閾値電圧（Ｖｔｈ）測定結果である。詳細には、図２０は、酸化物半導体層１２０の試料Ｓ１２を用いて製造された薄膜トランジスタの閾値電圧（Ｖｔｈ）のグラフであり、図２１は、酸化物半導体層１２０の試料Ｓ１５を用いて製造された薄膜トランジスタの閾値電圧（Ｖｔｈ）のグラフである。
酸化物半導体層１２０の試料Ｓ１２およびＳ１５を用いて、それぞれ比較例１に開示された方法で、図１の構造を有する薄膜トランジスタを製造した後、閾値電圧（Ｖｔｈ）の測定のために、−２０Ｖ〜＋２０Ｖ範囲のゲート電圧（Ｖｇｓ）印加しながらドレイン電流（Ｉｄｓ）を測定した。ここで、ソース電極１３０とドレイン電極１４０との間の電圧を１０Ｖに維持した。閾値電圧（Ｖｔｈ）は、９回測定した。
図２０を参照すると、酸化物半導体層１２０の試料Ｓ１２を用いて製造された薄膜トランジスタは、閾値電圧（Ｖｔｈ）のばらつきが大きいため、素子として使用することは難しい。一方、図２１を参照すると、酸化物半導体層１２０の試料Ｓ１５を用いて製造された薄膜トランジスタは、良好なトランジスタ特性を有することを確認することができる。
［スズ（Ｓｎ）の含有量による酸化物半導体層の特性評価］
スズ（Ｓｎ）の含有量による酸化物半導体層１２０の特性を確認するために、４：１：４の比（原子数比率）のインジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を含み、インジウム（Ｉｎ）に対するスズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）が表４のような酸化物半導体層１２０および薄膜トランジスタを製造した（Ｓ２１、Ｓ２２、Ｓ２３、Ｓ２４、およびＳ２５）。表４でインジウム（Ｉｎ）に対するスズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）を％で表示した。％で示された割合は、次の式１で求めることができる。
［数１］
Ｓｎ／Ｉｎ比率（％）＝［（Ｓｎの原子数）／（Ｉｎの原子数）］ｘ１００
図２２は、酸化物半導体層１２０の試料に対する移動度およびキャリア濃度の測定結果である。詳細には、酸化物半導体層１２０の試料Ｓ２１、Ｓ２２、Ｓ２３、Ｓ２４およびＳ２５に対して移動度（Ｈａｌｌ Ｍｏｂｉｌｉｔｙ）およびキャリア濃度（Ｃａｒｒｉｅｒ Ｃｏｎｃｅｎｔｒａｔｉｏｎ）を測定し、その結果を図２２に示した。
図２２を参照すると、インジウム（Ｉｎ）に対するスズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）が１０％未満の場合、酸化物半導体層１２０の移動度が１８ｃｍ２／Ｖ・ｓ未満であり、キャリア濃度が５ｘ１０１７個／ｃｍ３未満である。また、インジウム（Ｉｎ）に対するスズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）が２５％を超えても移動度、キャリア濃度がそれ以上増加しないことを確認することができる。
図２３は、酸化物半導体層１２０の試料に対する密度（ｐａｃｋｉｎｇ ｄｅｎｓｉｔｙ）およびスピン密度（ｓｐｉｎ ｄｅｎｓｉｔｙ）の測定結果である。詳細には、酸化物半導体層１２０の試料Ｓ２１、Ｓ２２、Ｓ２３、Ｓ２４およびＳ２５に対して密度とスピン密度を測定し、その結果を図２３に示した。
図２３を参照すると、インジウム（Ｉｎ）に対するスズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）が１０〜２５％である酸化物半導体層１２０の試料（Ｓ２２、Ｓ２３）の場合には、密度が６．５ｇ／ｃｍ３以上である。インジウム（Ｉｎ）に対するスズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）が１０％未満に減少する場合（Ｓ２１）、酸化物半導体層１２０の密度（ｐａｃｋｉｎｇ ｄｅｎｓｉｔｙ）は減少し、スピン密度は増加する。また、インジウム（Ｉｎ）に対するスズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）が２５％を超えて増加する場合（Ｓ２４、Ｓ２５）にも、酸化物半導体層１２０の密度（ｐａｃｋｉｎｇ ｄｅｎｓｉｔｙ）は減少して、スピン密度は増加することを確認することができる。
図２４は、薄膜トランジスタの移動度（Ｍｏｂｉｌｉｔｙ）および閾値電圧（Ｖｔｈ）の測定結果である。詳細には、図２４は、表４の組成によって製造された酸化物半導体層１２０試料をそれぞれ含む薄膜トランジスタの移動度（Ｍｏｂｉｌｉｔｙ）および閾値電圧（Ｖｔｈ）の測定結果である。
図２４を参照すると、インジウム（Ｉｎ）に対するスズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）が１０％未満の場合、酸化物半導体層１２０の移動度が１８ｃｍ２／Ｖ・ｓ未満に低下し、閾値電圧（Ｖｔｈ）が上昇する。また、インジウム（Ｉｎ）に対するスズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）が２５％を超えても移動度は増加せず、一方、閾値電圧（Ｖｔｈ）が負（−）の値に減少する。
図２５は、薄膜トランジスタのＰＢＴＳおよびＮＢＴＩＳ測定結果である。
図２５を参照すると、インジウム（Ｉｎ）に対するスズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）が１０％未満の酸化物半導体層を含む薄膜トランジスタのＰＢＴＳが増加し、ＮＢＴＩＳの絶対値も増加する。また、インジウム（Ｉｎ）に対するスズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）が２５％を超える酸化物半導体層を含む場合には、薄膜トランジスタのＰＢＴＳが増加し、ＮＢＴＩＳの絶対値もまた増加する。Ｓ２４に対応するインジウム（Ｉｎ）に対するスズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）が５６．８％である酸化物半導体層を含む場合には、薄膜トランジスタのＮＢＴＩＳが異常逆行する挙動を示し、ＮＢＴＩＳの測定が不可能だった（Ｘ領域）。
図２６、２７、２８、２９および３０は、それぞれ、表４の組成によって製造された酸化物半導体層１２０を含む薄膜トランジスタの閾値電圧（Ｖｔｈ）の測定結果を示す。
一方、表４の組成によって製造された酸化物半導体層１２０を含む薄膜トランジスタの閾値電圧（Ｖｔｈ）、移動度、ｓ−ファクター、ＰＢＴＳおよびＮＢＴＩＳ測定結果は、表５のとおりである。
ｓ−ファクター（ｓ−ｆａｃｔｏｒ）は、ゲート電圧に対するドレイン電流特性のグラフでスイッチング素子として動作する区間での傾きの逆数値を示す。図２６、２７、２８、２９および３０を用いて測定されたＳ−ファクターは、表５に開示された通りである。表５を参照すると、インジウム（Ｉｎ）に対するスズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）が２５％を超えている場合には、ｓ−ファクターが増加して薄膜トランジスタのスイッチング特性が低下するということを確認することができる。
プラズマ処理による酸化物半導体層１２０の安定性の向上を試験するために、表４のＳ２３組成による酸化物半導体層１２０を有する薄膜トランジスタを３つ製造した後（Ｓ３１、Ｓ３２、Ｓ３３）、Ｎ２Ｏガスを用いて、酸化物半導体層１２０をプラズマ処理した。プラズマ処理の強度は、以下の表６のとおりである。また、悪条件下での薄膜トランジッタの駆動特性を確認するためには、プラズマ処理された酸化物半導体層１２０上に過度の酸素欠乏を有するシリコン酸化物（ＳｉＯ２−ｘＨｘ、ｘは０．５以上）からなる絶縁層を形成した。
その後、薄膜トランジスタＳ３１、Ｓ３２およびＳ３３に対する閾値電圧（Ｖｔｈ）のばらつき、移動度、ｓ−ファクター、ＰＢＴＳおよびＮＢＴＩＳを測定し、その結果は、表６のとおりである。
図３１、３２および３３は、それぞれ薄膜トランジスタＳ３１、Ｓ３２、およびＳ３３の閾値電圧（Ｖｔｈ）の測定結果を示す。
酸化物半導体層１２０上に過度な酸素欠乏を有するシリコン酸化物が形成された悪条件試験の結果、酸化物半導体層１２０に２．０ｋＷ／ｍ２未満のエネルギーでＮ２Ｏプラズマ処理をする場合には、薄膜トランジスタの閾値電圧ばらつきが大きくなり、ｓ−ファクターが増加し、薄膜トランジスタの挙動が不安定で、移動度、ＰＢＴＳおよびＮＢＴＩＳの測定が不可能であることを確認することができる。
一方で、酸化物半導体層１２０に２．０ｋＷ／ｍ２以上のエネルギーでＮ２Ｏプラズマ処理をする場合には、過度な酸素欠乏を有する悪条件のシリコン酸化物が酸化物半導体層１２０上に形成されても、薄膜トランジスタの駆動特性が良好に維持されることを確認することができる。一般的に、Ｎ２Ｏプラズマ処理時に薄膜トランジスタのｓ−ファクターが低下することが知られている。しかし、本発明の一実施形態に係る薄膜トランジスタの場合Ｎ２Ｏプラズマ処理時の薄膜トランジスタのｓ−ファクターが良好なレベルに維持されることを確認することができる。
ただし、２．５ｋＷ／ｍ２を超えるエネルギーでＮ２Ｏプラズマ処理される場合には、ＰＢＴＳが上昇し、薄膜トランジスタの信頼性が低下する。
したがって、プラズマ処理エネルギーは２．０〜２．５ｋＷ／ｍ２の範囲で調整することができる。
以上で説明した本発明は、前述した実施形態及び添付の図によって限定されるものではなく、本発明の技術的事項を逸脱しない範囲内で、複数の置換、変形及び変更が可能であることが、本発明が属する技術分野で通常の知識を有する者にとって明らかであろう。したがって、本発明の範囲は、後述する特許請求の範囲によって示され、特許請求の範囲の意味、範囲およびその等価概念から導出されるすべての変更または変形された形態が本発明の範囲に含まれるものと解釈されなければならない。
１０１、２００、２０１、３００、４００、５００、６００：薄膜トランジスタ
１０１：基板
１０２：対向基板
１１０：ゲート電極
１２０：酸化物半導体層
１３０：ソース電極
１４０：ドレイン電極
１５０：ゲート絶縁膜
１５１：第１ゲート絶縁膜
１５２：第２ゲート絶縁膜
１８０：エッチストッパー
１９０：平坦化層
１９１：バッファ層
２５０：バンク層
２７０：有機発光素子
２７１、３８１：第１電極
２７２：有機層
２７３、３８３：第２電極
３４１、３４２：カラーフィルタ
３５０：遮光部
３８２：液晶層
７００、８００：表示装置

Claims (18)

  1. 基板上に配置されたゲート電極、
    前記ゲート電極と絶縁され、前記ゲート電極と少なくとも一部重畳する酸化物半導体層、
    前記ゲート電極と前記酸化物半導体層間に配置されたゲート絶縁膜、
    前記酸化物半導体層と接続されたソース電極、および
    前記ソース電極と離隔され前記酸化物半導体層と接続されたドレイン電極を含み、
    前記酸化物半導体層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）および酸素（Ｏ）を含み、
    前記酸化物半導体層では、前記インジウム（Ｉｎ）の含有量は前記ガリウム（Ｇａ）の含有量よりも多く、
    前記インジウム（Ｉｎ）と前記亜鉛（Ｚｎ）の含有量は実質的に同一であり、
    前記インジウム（Ｉｎ）に対する前記のスズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）は０．１〜０．２５である薄膜トランジスタ。
  2. 前記酸化物半導体層が、２０ｎｍ以上の厚さを有する請求項１に記載の薄膜トランジスタ。
  3. 前記酸化物半導体層が、１８ｃｍ２／Ｖ・ｓ以上の移動度（Ｍｏｂｉｌｉｔｙ）を有する請求項１に記載の薄膜トランジスタ。
  4. 前記酸化物半導体層が、５ｘ１０１７個／ｃｍ３以上のキャリア濃度を有する請求項１に記載の薄膜トランジスタ。
  5. 前記酸化物半導体層が、６．５ｇ／ｃｍ３以上の密度を有する請求項１に記載の薄膜トランジスタ。
  6. 前記酸化物半導体層が、２．０ｘ１０１７ｓｐｉｎｓ／ｃｍ３以下のスピン密度（ｓｐｉｎ ｄｅｎｓｉｔｙ）を有する請求項１に記載の薄膜トランジスタ。
  7. 前記酸化物半導体層が、順次に積層された第１層及び第２層を有し、
    前記第２層の酸素（Ｏ）の含有量は、前記第１層の酸素（Ｏ）の含有量よりも多い請求項１に記載の薄膜トランジスタ。
  8. 前記第２層が、前記酸化物半導体層の厚さの５〜２０％の厚さを有する請求項７に記載の薄膜トランジスタ。
  9. 前記第２層のうち前記ソース電極及び前記ドレイン電極と重畳しない領域の厚さが、前記ソース電極及び前記ドレイン電極のうち少なくとも一つと重畳する領域の厚さよりも厚い請求項７に記載の薄膜トランジスタ。
  10. 基板上にゲート電極を形成する工程、
    前記ゲート電極と絶縁されて前記ゲート電極と少なくとも一部重畳する酸化物半導体層を形成する工程、
    前記ゲート電極と前記酸化物半導体層を相互に絶縁させるゲート絶縁膜を形成する工程、および
    前記酸化物半導体層とそれぞれ接続され、互いに離隔して配置されるソース電極およびドレイン電極を形成する工程を含み、
    前記酸化物半導体層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）および酸素（Ｏ）を含み、
    前記酸化物半導体層では、前記インジウム（Ｉｎ）の含有量が前記ガリウム（Ｇａ）の含有量よりも多く、
    前記インジウム（Ｉｎ）と前記亜鉛（Ｚｎ）の含有量は実質的に同一であり、
    前記インジウム（Ｉｎ）に対する前記のスズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）は０．１〜０．２５である、
    薄膜トランジスタの製造方法。
  11. 前記酸化物半導体層が、蒸着によって形成され、
    前記蒸着は、１５０℃以上の温度で行われる請求項１０に記載の薄膜トランジスタの製造方法。
  12. 前記酸化物半導体層が２０ｎｍ以上の厚さを有する、請求項１０に記載の薄膜トランジスタの製造方法。
  13. 前記酸化物半導体層をプラズマ処理する工程をさらに含む、請求項１０に記載の薄膜トランジスタの製造方法。
  14. 前記プラズマ処理する工程で２．０〜２．５ｋＷ／ｍ２のエネルギーが印加される、請求項１３に記載の薄膜トランジスタの製造方法。
  15. 前記酸化物半導体層を形成する工程後、３００℃以上の温度で前記酸化物半導体層を熱処理する工程をさらに含む、請求項１０に記載の薄膜トランジスタの製造方法。
  16. 前記基板上に、前記ゲート電極、前記ゲート絶縁膜及び前記酸化物半導体層を順次に形成する、請求項１０に記載の薄膜トランジスタの製造方法。
  17. 前記基板上に、前記酸化物半導体層、前記ゲート絶縁膜及び前記ゲート電極を順次に形成する、請求項１０に記載の薄膜トランジスタの製造方法。
  18. 基板、
    前記基板上に配置された薄膜トランジスタ、および
    前記薄膜トランジスタと接続された第１電極を含み、
    前記薄膜トランジスタは、
    前記基板上に配置されたゲート電極、
    前記ゲート電極と絶縁されて前記ゲート電極と少なくとも一部重畳する酸化物半導体層、
    前記ゲート電極と前記酸化物半導体層間に配置されたゲート絶縁膜、
    前記酸化物半導体層と接続されたソース電極、および
    前記ソース電極と離隔され前記酸化物半導体層と接続されたドレイン電極を含み、
    前記酸化物半導体層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）および酸素（Ｏ）を含み、
    前記酸化物半導体層では、前記インジウム（Ｉｎ）の含有量が前記ガリウム（Ｇａ）の含有量よりも多く、
    前記インジウム（Ｉｎ）と前記亜鉛（Ｚｎ）の含有量は実質的に同一であり、
    前記インジウム（Ｉｎ）に対する前記のスズ（Ｓｎ）の割合（Ｓｎ／Ｉｎ）は０．１〜０．２５である
    表示装置。
JP2018114108A 2017-06-27 2018-06-15 酸化物半導体層を含む薄膜トランジスタ、その製造方法及び表示装置 Active JP6599518B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0081022 2017-06-27
KR1020170081022A KR102448483B1 (ko) 2017-06-27 2017-06-27 고 이동도 반도체 물질을 구비한 박막 트랜지스터 기판 및 그 제조 방법
KR1020170136199A KR102434908B1 (ko) 2017-10-20 2017-10-20 산화물 반도체층을 포함하는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR10-2017-0136199 2017-10-20

Publications (2)

Publication Number Publication Date
JP2019009435A true JP2019009435A (ja) 2019-01-17
JP6599518B2 JP6599518B2 (ja) 2019-10-30

Family

ID=62748822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018114108A Active JP6599518B2 (ja) 2017-06-27 2018-06-15 酸化物半導体層を含む薄膜トランジスタ、その製造方法及び表示装置

Country Status (5)

Country Link
US (3) US10608117B2 (ja)
EP (1) EP3422419B1 (ja)
JP (1) JP6599518B2 (ja)
CN (1) CN109148592B (ja)
TW (1) TWI673881B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197798A (ja) * 2018-05-09 2019-11-14 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
JP7461129B2 (ja) 2019-10-17 2024-04-03 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
KR20200034889A (ko) * 2018-09-21 2020-04-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110310985A (zh) * 2019-07-05 2019-10-08 山东大学 一种基于双有源层的铟铝锌氧化物薄膜晶体管及其制备方法
US11239305B2 (en) * 2019-07-24 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Display device and manufacturing method thereof
KR20210148548A (ko) * 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112242406A (zh) * 2020-10-09 2021-01-19 Tcl华星光电技术有限公司 阵列基板及其制作方法、显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219506A (ja) * 2009-02-20 2010-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法、並びに半導体装置
JP2011108873A (ja) * 2009-11-18 2011-06-02 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
JP2013211544A (ja) * 2012-03-02 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法、並びに酸化膜の作製方法
JP2014111818A (ja) * 2012-11-09 2014-06-19 Idemitsu Kosan Co Ltd スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2014212309A (ja) * 2013-04-03 2014-11-13 株式会社半導体エネルギー研究所 半導体装置
JP2014229638A (ja) * 2013-05-17 2014-12-08 出光興産株式会社 酸化物半導体薄膜
JP2014229666A (ja) * 2013-05-20 2014-12-08 出光興産株式会社 薄膜トランジスタ
JP2015070223A (ja) * 2013-09-30 2015-04-13 パナソニック株式会社 薄膜半導体装置及びその製造方法
JP2017157813A (ja) * 2016-02-26 2017-09-07 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5345349B2 (ja) 2008-07-24 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5760298B2 (ja) 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR20210043743A (ko) 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5224073B2 (ja) 2010-03-26 2013-07-03 住友金属鉱山株式会社 酸化物蒸着材とその製造方法
JP2011222767A (ja) 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US8912537B2 (en) 2010-04-23 2014-12-16 Hitachi, Ltd. Semiconductor device, RFID tag using the same and display device
KR101058880B1 (ko) 2010-05-07 2011-08-25 서울대학교산학협력단 액티브 소자를 구비한 ｌｅｄ 디스플레이 장치 및 그 제조방법
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013254948A (ja) 2012-05-09 2013-12-19 Kobe Steel Ltd 薄膜トランジスタおよび表示装置
JP6068232B2 (ja) * 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
CN104335353B (zh) 2012-06-06 2017-04-05 株式会社神户制钢所 薄膜晶体管
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
JP6068327B2 (ja) 2012-12-28 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
JP6077978B2 (ja) 2012-12-28 2017-02-08 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
JP2014214359A (ja) 2013-04-26 2014-11-17 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及び当該酸化物半導体薄膜を備える薄膜トランジスタ
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6326270B2 (ja) * 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
JP6097653B2 (ja) 2013-08-05 2017-03-15 株式会社ジャパンディスプレイ 薄膜トランジスタ回路およびそれを用いた表示装置
KR20150025621A (ko) * 2013-08-29 2015-03-11 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR102077506B1 (ko) 2013-10-30 2020-02-14 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 아연, 주석 및 산소로 실질적으로 이루어진 산화물의 에칭액 및 에칭방법
JP5802343B2 (ja) 2014-01-15 2015-10-28 株式会社神戸製鋼所 薄膜トランジスタ
TWI577032B (zh) * 2015-04-24 2017-04-01 群創光電股份有限公司 顯示裝置
DE112016001956T5 (de) 2015-04-28 2018-01-11 Mitsubishi Electric Corporation Transistor, dünnschicht-transistorsubstrat und flüssigkristallanzeigeeinrichtung
KR102609932B1 (ko) 2015-09-09 2023-12-04 이노럭스 코포레이션 디스플레이 디바이스
KR102423436B1 (ko) 2015-12-16 2022-07-20 엘지디스플레이 주식회사 산화물 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치
KR102329159B1 (ko) 2016-10-31 2021-11-23 엘지디스플레이 주식회사 이중층 산화물 반도체 물질을 구비한 박막 트랜지스터 기판
CN108735762B (zh) * 2017-04-24 2021-06-15 瀚宇彩晶股份有限公司 画素结构
CN108987482B (zh) * 2017-05-31 2022-05-17 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
KR102418493B1 (ko) * 2017-10-24 2022-07-06 엘지디스플레이 주식회사 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
KR102393552B1 (ko) * 2017-11-09 2022-05-02 엘지디스플레이 주식회사 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219506A (ja) * 2009-02-20 2010-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法、並びに半導体装置
JP2011108873A (ja) * 2009-11-18 2011-06-02 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
JP2013211544A (ja) * 2012-03-02 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法、並びに酸化膜の作製方法
JP2014111818A (ja) * 2012-11-09 2014-06-19 Idemitsu Kosan Co Ltd スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2014212309A (ja) * 2013-04-03 2014-11-13 株式会社半導体エネルギー研究所 半導体装置
JP2014229638A (ja) * 2013-05-17 2014-12-08 出光興産株式会社 酸化物半導体薄膜
JP2014229666A (ja) * 2013-05-20 2014-12-08 出光興産株式会社 薄膜トランジスタ
JP2015070223A (ja) * 2013-09-30 2015-04-13 パナソニック株式会社 薄膜半導体装置及びその製造方法
JP2017157813A (ja) * 2016-02-26 2017-09-07 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197798A (ja) * 2018-05-09 2019-11-14 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
WO2019216209A1 (ja) * 2018-05-09 2019-11-14 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
JP7063712B2 (ja) 2018-05-09 2022-05-09 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
US11515429B2 (en) 2018-05-09 2022-11-29 Kobe Steel, Ltd. Thin film transistor including oxide semiconductor layer
JP7461129B2 (ja) 2019-10-17 2024-04-03 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20180374956A1 (en) 2018-12-27
CN109148592B (zh) 2022-03-11
JP6599518B2 (ja) 2019-10-30
CN109148592A (zh) 2019-01-04
EP3422419A1 (en) 2019-01-02
US20220069130A1 (en) 2022-03-03
US10608117B2 (en) 2020-03-31
EP3422419B1 (en) 2020-08-26
US20200185531A1 (en) 2020-06-11
TW201906173A (zh) 2019-02-01
TWI673881B (zh) 2019-10-01
US11201248B2 (en) 2021-12-14

Similar Documents

Publication Publication Date Title
JP6599518B2 (ja) 酸化物半導体層を含む薄膜トランジスタ、その製造方法及び表示装置
US11011650B2 (en) Thin-film transistor having hydrogen-blocking layer and display apparatus including the same
CN104465394B (zh) 半导体装置及半导体装置的制造方法
KR101758538B1 (ko) 박막 트랜지스터 및 표시 장치
KR20140045984A (ko) 반도체 소자의 제조 방법
US10680117B2 (en) Thin film transistor, method for manufacturing the same and display device comprising the same
JP6654770B2 (ja) 薄膜トランジスタ基板及び表示装置
JP2016111324A (ja) 薄膜トランジスタ
JP6853421B2 (ja) 結晶酸化物薄膜、積層体及び薄膜トランジスタ
US10396187B2 (en) Semiconductor device
US20190233299A1 (en) Oxide semiconductor composition, manufacturing method thereof, thin film transistor and display apparatus
JP2016225505A (ja) 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット
KR20190068171A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
US20200357924A1 (en) Oxide semiconductor thin film
US20160104803A1 (en) Display substrate and method of manufacturing the same
KR102434908B1 (ko) 산화물 반도체층을 포함하는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20190060260A (ko) 수소 차단층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20190069210A (ko) 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
WO2016035503A1 (ja) 薄膜トランジスタ
KR102278505B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법
KR20190063022A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR101515543B1 (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191002

R150 Certificate of patent or registration of utility model

Ref document number: 6599518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250