KR102423436B1 - 산화물 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치 - Google Patents

산화물 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치 Download PDF

Info

Publication number
KR102423436B1
KR102423436B1 KR1020150179868A KR20150179868A KR102423436B1 KR 102423436 B1 KR102423436 B1 KR 102423436B1 KR 1020150179868 A KR1020150179868 A KR 1020150179868A KR 20150179868 A KR20150179868 A KR 20150179868A KR 102423436 B1 KR102423436 B1 KR 102423436B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor layer
electrode
layer
thin film
Prior art date
Application number
KR1020150179868A
Other languages
English (en)
Other versions
KR20170071780A (ko
Inventor
양정석
이소형
윤두현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150179868A priority Critical patent/KR102423436B1/ko
Publication of KR20170071780A publication Critical patent/KR20170071780A/ko
Application granted granted Critical
Publication of KR102423436B1 publication Critical patent/KR102423436B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L27/3262
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L2227/32
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13069Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 산화물 박막 트랜지스터 기판의 액티브층은 게이트 절연막 상에 구비된 제1 산화물 반도체층, 상기 제1 산화물 반도체층 상에 구비된 제2 산화물 반도체층, 및 상기 제2 산화물 반도체층 상에 구비된 제3 산화물 반도체층을 포함하고 있다.

Description

산화물 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치{Oxide Thin film transistor substrate and Display Device using the same}
본 발명은 디스플레이 장치에 이용되는 박막 트랜지스터 기판에 관한 것으로서, 보다 구체적으로는 액티브층으로 산화물 반도체를 이용하는 산화물 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치에 관한 것이다.
박막 트랜지스터는 액정표시장치(Liquid Crystal Display Device) 및 유기 발광장치(Organic Light Emitting Device) 등과 같은 디스플레이 장치의 스위칭 소자 또는 구동 소자로서 널리 이용되고 있다.
상기 박막 트랜지스터는 게이트 전극, 액티브층, 소스 전극, 및 드레인 전극을 포함하여 이루어지며, 일반적으로 상기 액티브층으로는 실리콘(Si)계 반도체가 주로 이용되었다. 상기 실리콘(Si)계 반도체는 현재 대부분의 대량생산에 적용되고 있지만 초고속 및 초고집적화와 관련해서 한계를 보이고 있기 때문에 그 대안에 대한 연구가 꾸준히 진행되고 있다.
이와 같은 상황에서, 상기 액티브층으로서 산화물 반도체를 이용하는 방안에 대한 연구가 증가되고 있다. 상기 산화물 반도체는 매우 얇은 두께의 나노미터 수준에서도 그 특성을 유지할 수 있어 상기 실리콘(Si)계 반도체의 한계를 극복할 수 있는 반도체로 관심을 받고 있다. 또한, 산화물 반도체는 광을 투과시킬 수 있어 투명한 표시장치의 구현을 가능하게 할 수 있다.
이하 도면을 참조로 종래의 산화물 박막 트랜지스터 기판에 대해서 설명하기로 한다.
도 1은 종래의 산화물 박막 트랜지스터 기판의 개략적인 단면도이다.
도 1에서 알 수 있듯이, 종래의 산화물 박막 트랜지스터 기판은, 기판(10), 게이트 전극(12), 게이트 절연막(14), 액티브층(16), 소스 전극(18), 및 드레인 전극(19)을 포함하여 이루어진다.
상기 기판(10)은 유리가 주로 이용되지만, 구부리거나 휠 수 있는 투명한 플라스틱이 이용될 수도 있다.
상기 게이트 전극(12)은 상기 기판(10) 상에 패턴 형성되어 있고, 상기 게이트 절연막(14)은 상기 게이트 전극(12) 상에 형성되어 상기 게이트 전극(12)을 상기 액티브층(16)으로부터 절연시킨다.
상기 액티브층(16)은 상기 게이트 절연막(14) 상에 패턴 형성되어 있다. 상기 액티브층(16)은 산화물 반도체로 이루어진다.
상기 소스 전극(18) 및 드레인 전극(19)은 서로 마주하면서 상기 액티브층(16) 상에 패턴 형성되어 있다. 특히, 상기 소스 전극(18) 및 드레인 전극(19)은 상기 액티브층(16)의 상면에서 상기 게이트 절연막(14)의 상면까지 연장되면서 상기 액티브층(16)과 직접 연결되어 있다.
이와 같은 종래의 산화물 박막 트랜지스터 기판은 다음과 같은 문제점이 있다.
종래의 산화물 박막 트랜지스터 기판의 경우, 상기 소스 전극(18)과 상기 드레인 전극(19)을 패턴 형성할 때, 상기 소스 전극(18)과 상기 드레인 전극(19) 사이에 노출되는 상기 액티브층(16)의 영역이 식각액 또는 식각가스에 의해서 손상될 수 있다.
또한, 상기 소스 전극(18)과 상기 드레인 전극(19)을 패턴 형성할 때, 상기 소스 전극(18)과 상기 드레인 전극(19)을 구성하는 도전물질, 예로서 구리(Cu)와 같은 금속물질이 상기 소스 전극(18)과 상기 드레인 전극(19) 사이에 노출되는 상기 액티브층(16)의 영역으로 확산(diffusion)될 수 있다.
또한, 도시하지는 않았지만, 상기 소스 전극(18)과 상기 드레인 전극(19)을 패턴 형성한 이후 상기 소스 전극(18)과 상기 드레인 전극(19)의 상면에 패시베이션층을 형성하는데, 이때 상기 소스 전극(18)과 상기 드레인 전극(19)을 구성하는 도전물질, 예로서 구리(Cu)와 같은 금속물질이 상기 소스 전극(18)과 상기 드레인 전극(19) 사이에 노출되는 상기 액티브층(16)의 영역으로 확산(diffusion)될 수 있다.
이상과 같이, 상기 소스 전극(18)과 상기 드레인 전극(19) 사이에 노출되는 상기 액티브층(16)의 영역이 식각액 또는 식각가스에 의해서 손상되거나, 또는 금속 물질이 상기 소스 전극(18)과 상기 드레인 전극(19) 사이에 노출되는 상기 액티브층(16)의 영역으로 확산되면, 박막 트랜지스터의 소자 특성이 열화되는 문제가 있다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 산화물 반도체로 이루어진 액티브층이 식각액 또는 식각가스로 손상되거나 또는 금속 물질이 산화물 반도체로 이루어진 액티브층으로 확산된다 하여도 박막 트랜지스터의 소자 특성이 열화되는 것을 방지할 수 있는 산화물 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명에 따른 산화물 박막 트랜지스터 기판의 액티브층은 게이트 절연막 상에 구비된 제1 산화물 반도체층, 상기 제1 산화물 반도체층 상에 구비된 제2 산화물 반도체층, 및 상기 제2 산화물 반도체층 상에 구비된 제3 산화물 반도체층을 포함하고 있다.
특히, 본 발명에 따르면, 상기 제2 산화물 반도체층에 함유된 산소의 함유량은 상기 제1 산화물 반도체층에 함유된 산소의 함유량 및 상기 제3 산화물 반도체층에 함유된 산소의 함유량보다 많다.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명에 따르면, 상기 제2 산화물 반도체층이 배리어층으로 기능함으로써 식각액 또는 식각가스에 의한 손상 및 금속물질의 확산은 상기 제3 산화물 반도체층에서만 발생하고 상기 제1 산화물 반도체층에서는 발생하지 않게 된다.
결국, 식각액 또는 식각가스에 의한 손상이나 금속물질의 확산에 의한 영향을 받지 않는 상기 제1 산화물 반도체층이 전자의 이동 채널로서 기능하게 되어 박막 트랜지스터의 소자 특성이 열화되는 문제가 방지될 수 있다.
도 1은 종래의 산화물 박막 트랜지스터 기판의 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터 기판의 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 평면도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 디스플레이 장치의 개략적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터 기판의 개략적인 단면도이다.
도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터 기판은, 기판(100), 게이트 전극(110), 게이트 절연막(120), 액티브층(130), 제1 전극(141), 및 제2 전극(142)을 포함하여 이루어진다.
상기 기판(100)은 유리가 주로 이용되지만, 구부리거나 휠 수 있는 투명한 플라스틱, 예로서, 폴리이미드가 이용될 수 있다. 폴리이미드를 상기 기판(100)의 재료로 이용할 경우에는, 상기 기판(100) 상에서 고온의 증착 공정이 이루어짐을 감안할 때, 고온에서 견딜 수 있는 내열성이 우수한 폴리이미드가 이용될 수 있다.
상기 게이트 전극(110)은 상기 기판(100) 상에 패턴 형성되어 있다.
상기 게이트 전극(110)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다.
상기 게이트 절연막(120)은 상기 게이트 전극(110) 상에 형성되어 상기 게이트 전극(110)을 상기 액티브층(130)으로부터 절연시킨다.
상기 게이트 절연막(120)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 액티브층(130)은 상기 게이트 절연막(120) 상에 패턴 형성되어 있다.
상기 액티브층(130)은 산화물 반도체로 이루어진다. 상기 산화물 반도체는 IGZO, IGO, ITZO, 또는 GZO로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고 당업계에 공지된 다양한 산화물 반도체로 이루어질 수 있다.
상기 액티브층(130)은 제1 산화물 반도체층(131), 제2 산화물 반도체층(132), 및 제3 산화물 반도체층(133)을 포함하여 이루어진다.
상기 제1 산화물 반도체층(131)은 상기 게이트 절연막(120)의 상면에 형성되고, 상기 제2 산화물 반도체층(132)은 상기 제1 산화물 반도체층(131)의 상면에 형성되고, 상기 제3 산화물 반도체층(133)은 상기 제2 산화물 반도체층(132)의 상면에 형성된다.
상기 제3 산화물 반도체층(133)은 희생층으로 기능하고, 상기 제2 산화물 반도체층(132)은 배리어층으로 기능하고, 상기 제1 산화물 반도체층(131)은 전자의 이동 채널로 기능한다.
이와 같이 상기 제1 산화물 반도체층(131), 제2 산화물 반도체층(132), 및 제3 산화물 반도체층(133)이 각각 상이한 기능을 수행하도록 구성됨으로써 본 발명에 따른 박막 트랜지스터의 소자 특성이 열화되는 것이 방지될 수 있는데 그에 대해서 구체적으로 설명하면 다음과 같다.
상기 제3 산화물 반도체층(133)은 상기 제1 전극(141)과 상기 제2 전극(142)을 패턴 형성할 때 상기 제1 전극(141)과 상기 제2 전극(142) 사이에 노출된다. 따라서, 상기 제1 전극(141)과 상기 제2 전극(142)을 패턴 형성할 때 식각액 또는 식각가스에 의해서 상기 제3 산화물 반도체층(133)이 손상될 수 있다.
또한, 상기 제1 전극(141)과 상기 제2 전극(142)을 패턴 형성할 때 상기 제1 전극(141)과 상기 제2 전극(142)을 구성하는 금속물질이 상기 제3 산화물 반도체층(133)으로 확산(diffusion)될 수 있다. 또한, 후술하는 바와 같이, 상기 제1 전극(141)과 상기 제2 전극(142)의 상면에 패시베이션층(도 4의 도면부호 150 참조)을 형성할 때 상기 제1 전극(141)과 상기 제2 전극(142)을 구성하는 금속물질이 상기 제3 산화물 반도체층(133)으로 확산(diffusion)될 수 있다.
이와 같이, 본 발명의 일 실시예에 따르면, 식각액 또는 식각가스에 의해 손상되거나 또는 금속물질이 확산되는 상기 제3 산화물 반도체층(133)을 액티브층(130)의 본래 기능인 전자의 이동 채널로 이용하는 것이 아니라 희생층으로 이용하는 것이다.
또한, 본 발명의 일 실시예에 따르면, 상기 식각액 또는 식각가스에 의한 손상 및 상기 금속물질의 확산이 전자의 이동 채널로 기능하는 상기 제1 산화물 반도체층(131)에 영향을 미치지 않도록 하기 위해서 상기 제2 산화물 반도체층(132)을 형성한 것이다. 즉, 상기 제2 산화물 반도체층(132)을 상기 제1 산화물 반도체층(131)과 상기 제3 산화물 반도체층(133) 사이에 형성함으로써, 상기 제2 산화물 반도체층(132)이 배리어층으로 기능하여 상기 제3 산화물 반도체층(133)에서 발생하는 식각액 또는 식각가스에 의한 손상이 상기 제1 산화물 반도체층(131)까지 이어지지 않고 상기 제2 산화물 반도체층(132)에서 차단될 수 있으며, 또한 금속물질의 확산도 상기 제1 산화물 반도체층(131)까지 이어지지 않고 상기 제2 산화물 반도체층(132)에서 차단될 수 있다.
결국, 본 발명의 일 실시예에 따르면, 상기 제2 산화물 반도체층(132)이 배리어층으로 기능함으로써 식각액 또는 식각가스에 의한 손상 및 금속물질의 확산은 상기 제3 산화물 반도체층(133)에서만 발생하고 상기 제1 산화물 반도체층(131)에서는 발생하지 않도록 한 것이다. 그에 따라, 상기 제3 산화물 반도체층(133)은 희생층이 되는 것이고 상기 제1 산화물 반도체층(131)이 전자의 이동 채널이 되는 것이다. 전자의 이동과 관련해서는 후술하기로 한다.
배리어층으로 기능하는 상기 제2 산화물 반도체층(132)은 상대적으로 많은 양의 산소를 포함하고 있다. 즉, 상기 제2 산화물 반도체층(132)에 포함된 산소의 함유량은 상기 제1 산화물 반도체층(131)에 포함된 산소의 함유량보다 많고 또한 상기 제3 산화물 반도체층(133)에 포함된 산소의 함유량보다 많다.
상기 제2 산화물 반도체층(132)이 상대적으로 산소의 함유량이 많기 때문에 상기 식각액 또는 식각가스의 의한 손상 및 금속물질의 확산을 차단할 수 있다. 또한, 상기 제2 산화물 반도체층(132)이 상대적으로 많은 양의 산소를 포함하고 있기 때문에, 상기 제1 전극(141)과 상기 제2 전극(142) 사이에서 전자가 이동할 때, 전자가 상대적으로 전기적 저항이 큰 상기 제2 산화물 반도체층(132)으로 이동하지 않고 상대적으로 전기적 저항이 작으면서 어떠한 손상이나 금속물질의 확산에 의한 영향을 받지 않은 상기 제1 산화물 반도체층(131)으로 이동하게 된다.
즉, 손상되어 있는 상기 제3 산화물 반도체층(133)과 산소의 함유량이 많은 상기 제2 산화물 반도체층(132)은 상대적으로 전기적 저항이 크기 때문에 전자가 상기 제3 산화물 반도체층(133)과 상기 제2 산화물 반도체층(132)으로 이동하지 않게 되고, 그 대신에 손상되지도 않고 산소의 함유량도 적어 상대적으로 전기적 저항이 작은 상기 제1 산화물 반도체층(131)으로 전자가 이동하게 되고, 그에 따라 박막 트랜지스터의 소자 특성이 열화되는 종래의 문제가 방지될 수 있다.
상기 제1 산화물 반도체층(131), 상기 제2 산화물 반도체층(132), 및 상기 제3 산화물 반도체층(133)은 전술한 바와 같이 산소의 함유량만이 서로 상이할 뿐 동일한 구성 성분으로 이루어질 수 있으며, 그에 따라 동일한 공정 장비에서 동일한 공정 가스를 이용하여 연속 공정으로 형성할 수 있게 된다. 예를 들어, 상기 제1 산화물 반도체층(131), 상기 제2 산화물 반도체층(132), 및 상기 제3 산화물 반도체층(133)은 산소의 함유량만이 서로 상이할 뿐 모두 동일한 IGZO, IGO, ITZO, 또는 GZO로 이루어질 수 있다. 다만, 전술한 바와 같이, 상기 제3 산화물 반도체층(133)에는 상기 제1 전극(141)과 상기 제2 전극(142)을 구성하는 금속물질이 확산될 수 있기 때문에, 제조 공정이 완성된 이후에는 상기 제3 산화물 반도체층(133)의 구성 성분이 상기 제1 산화물 반도체층(131) 및 상기 제2 산화물 반도체층(132)의 구성 성분과 상이할 수 있다.
상기 제1 산화물 반도체층(131)과 상기 제3 산화물 반도체층(133)은 서로 상이한 산소 함유량을 가질 수도 있지만 서로 동일한 산소 함유량을 가질 수도 있다.
상기 전자의 이동 채널로 기능하는 제1 산화물 반도체층(131)은 상대적으로 가장 두꺼운 제1 두께(t1)로 형성될 수 있다. 즉, 상기 제1 산화물 반도체층(131)의 제1 두께(t1)는 상기 제2 산화물 반도체층(132)의 제2 두께(t2)보다 두껍고 상기 제3 산화물 반도체층(133)의 제3 두께(t3)보다 두껍다. 이와 같이 상기 제1 산화물 반도체층(131)를 상대적으로 가장 두껍게 형성함으로써 전자가 이동할 때 이동 채널 영역이 줄어들지 않도록 할 수 있다.
상기 제2 산화물 반도체층(132)의 제2 두께(t2)는 상기 제3 산화물 반도체층(133)의 제3 두께(t3)보다 두껍게 형성할 수 있다. 이와 같이 상기 제2 산화물 반도체층(132)을 상기 제3 산화물 반도체층(133)보다 두껍게 형성함으로써 상기 식각액 또는 식각가스의 의한 손상 및 금속물질의 확산을 차단하는 배리어 기능을 보다 향상시킬 수 있다.
상기 제1 전극(141) 및 상기 제2 전극(142)은 서로 마주하면서 상기 액티브층(130) 상에 패턴 형성되어 있다. 상기 제1 전극(141) 및 제2 전극(142)은 상기 액티브층(130)의 상면에서 상기 게이트 절연막(120)의 상면까지 연장되면서 상기 액티브층(130)과 직접 연결되어 있다.
상기 제1 전극(141) 및 상기 제2 전극(142) 중 하나의 전극은 소스 전극으로 기능하고 나머지 전극은 드레인 전극으로 기능한다.
상기 제1 전극(141) 및 상기 제2 전극(142)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있다. 특히, 상기 제1 전극(141) 및 상기 제2 전극(142)은 저항이 낮은 Cu를 포함할 수 있으며, 이 경우 하부층은 MoTi로 구성되고 상부층은 Cu로 구성된 이중층으로 이루어질 수 있다. 상기 하부층의 MoTi는 계면 특성을 향상시킬 수 있고, 상기 Cu는 저항을 낮출 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 평면도이다. 도 3은 전술한 산화물 박막 트랜지스터 기판을 이용한 액정 표시 장치에 대한 것으로서, 편의상 하나의 화소만을 도시하였다.
도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정 표시 장치는 게이트 라인(110), 데이터 라인(140), 액티브층(130), 제1 전극(141), 제2 전극(142), 화소 전극(190), 및 공통 전극(170)을 포함하여 이루어진다.
상기 게이트 라인(110)은 제1 방향, 예로서 가로 방향으로 배열되고, 상기 데이터 라인(140)은 제2 방향, 예로서 세로 방향으로 배열된다. 이와 같이 서로 교차 배열되는 게이트 라인(110)과 데이터 라인(140)에 의해서 화소 영역이 정의된다.
도시된 바와 같이 상기 게이트 라인(110)은 그 자체가 박막 트랜지스터의 게이트 전극으로 기능할 수 있지만, 반드시 그에 한정되는 것은 아니고 상기 게이트 라인(110)에서 분지된 돌기 구조가 박막 트랜지스터의 게이트 전극으로 기능할 수도 있다.
상기 액티브층(130)은 게이트 전극으로 기능하는 상기 게이트 라인(110) 상에 위치하고, 상기 제1 전극(141)과 상기 제2 전극(142)은 상기 액티브층(130) 위에서 서로 마주하고 있다.
상기 제2 전극(142)은 상기 데이터 라인(140)과 연결되어 상기 데이터 라인(140)으로부터 데이터 신호를 공급받는다. 상기 제1 전극(141)은 콘택홀을 통해서 상기 화소 전극(190)과 연결되어 있다. 이와 같은 제1 전극(141)과 제2 전극(142)은 각각 드레인 전극 및 소스 전극으로 기능할 수 있다.
상기 화소 전극(190)은 상기 게이트 라인(110)과 데이터 라인(140)에 의해서 정의된 화소 영역에 형성되어 있다. 상기 화소 전극(190)은 핑거(finger) 구조로 이루어질 수 있다.
상기 공통 전극(170)은 복수 개의 화소 영역에 판(plate) 구조로 형성될 수 있다.
상기 화소 전극(190)과 공통 전극(170) 사이에서 프린지 필드(fringe field)가 형성되고 그와 같은 프린지 필드에 의해서 액정층이 구동될 수 있다.
이상과 같은 본 발명의 일 실시예에 따른 디스플레이 장치는 후술하는 단면도를 참조하면 보다 용이하게 이해할 수 있을 것이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 단면도로서, 이는 도 3의 I-I라인의 단면에 해당한다.
도 4에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정 표시 장치는 기판(100)과 대향 기판(200), 및 상기 기판(100)과 대향 기판(200) 사이에 구비된 액정층(300)을 포함하여 이루어진다.
상기 기판(100) 상에는 게이트 전극(110), 게이트 절연막(120), 액티브층(130), 제1 전극(141), 제2 전극(142), 패시베이션층(150), 평탄화층(160), 공통 전극(170), 층간 절연막(180), 및 화소 전극(190)이 형성되어 있다.
상기 게이트 전극(110), 게이트 절연막(120), 액티브층(130), 제1 전극(141), 및 제2 전극(142)은 전술한 도 2에서와 동일하므로 반복 설명은 생략하기로 한다.
상기 패시베이션층(150)은 상기 제1 전극(141) 및 제2 전극(142) 상에 형성되어 박막 트랜지스터를 보호한다. 상기 패시베이션층(150)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 평탄화층(160)은 상기 패시베이션층(150) 상에 형성되어 있다. 상기 평탄화층(160)은 기판 표면을 평탄화하는 역할을 한다.
상기 공통 전극(170)은 상기 평탄화층(160) 상에 형성되어 있다. 상기 공통 전극(170)은 상기 게이트 전극(100), 상기 액티브층(130), 상기 제1 전극(141), 및 상기 제2 전극(142)을 포함하는 박막 트랜지스터 영역과는 오버랩되지 않도록 형성되어, 상기 공통 전극(170)에 의해서 상기 박막 트랜지스터에 신호 간섭이 생기는 것을 방지할 수 있다.
상기 공통 전극(170)은 ITO와 같은 투명한 도전물질로 이루어진다. 상기 박막 트랜지스터 영역을 제외하고는 전체적으로 판(plate) 구조로 이루어진다.
상기 층간 절연막(180)은 상기 공통 전극(170) 상에 형성된다. 상기 층간 절연막(180)은 상기 공통 전극(170)과 상기 화소 전극(190) 사이를 절연시킨다.
상기 화소 전극(190)은 상기 층간 절연막(180) 상에 형성된다. 상기 화소 전극(190)은 콘택홀(CH)을 통해서 상기 제1 전극(141)과 연결된다. 즉, 상기 패시베이션층(150), 상기 평탄화층(160), 및 상기 층간 절연막(180)에는 상기 제1 전극(141)을 노출시키는 콘택홀(CH)이 마련되어 있고, 상기 화소 전극(190)은 상기 콘택홀(CH)을 통해서 상기 제1 전극(141)과 연결된다.
상기 화소 전극(190)은 핑거(finger) 구조로 이루어지며, 따라서 복수 개의 핑거 사이에 슬릿(slit)이 구비된다. 이와 같은 핑거 구조의 화소 전극(190)과 판 구조의 공통 전극(170) 사이에서 프린지 필드(fringe field)가 형성되고 그와 같은 프린지 필드에 의해서 상기 액정층(300)이 구동될 수 있다. 한편, 도시하지는 않았지만, 상기 화소 전극(190)은 판 구조로 형성되면서 상기 공통 전극(170)의 아래에 위치하고 상기 공통 전극(170)이 핑거 구조로 형성되면서 상기 화소 전극(190)의 위에 위치하여 양자 사이에 프린지 필드(fringe field)를 형성하는 것도 가능하다.
이와 같이 본 발명의 일 실시예에 따른 액정 표시 장치는 소위 FFS(fringe field switching) 모드로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고 TN(Twisted Nematic)모드, VA(Vertical Alignment) 모드, 또는 IPS(In-Plane Switching)모드 등 당업계에 공지된 다양한 모드의 액정표시장치에 적용될 수 있다.
상기 대향 기판(200) 상에는 구체적으로 도시하지는 않았지만 화소 영역 이외의 영역으로 광이 누설되는 것을 방지하기 위한 블랙 매트릭스가 형성되고 상기 화소 영역에는 적색, 녹색 및 청색을 포함하는 컬러 필터가 형성될 수 있다.
이상은 본 발명의 일 실시예에 따른 액정 표시 장치를 도시한 것으로서, 본 발명에 따른 액정 표시 장치가 반드시 도 3 및 도 4에 따른 구조로 한정되는 것은 아니다.
도 5는 본 발명의 다른 실시예에 따른 디스플레이 장치의 개략적인 단면도로서, 이는 전술한 도 2의 산화물 박막 트랜지스터 기판을 이용한 유기 발광 장치에 대한 것이다.
도 5에서 알 수 있듯이, 본 발명의 일 실시예에 따른 유기 발광 장치는 기판(100), 게이트 전극(110), 게이트 절연막(120), 액티브층(130), 제1 전극(141), 제2 전극(142), 패시베이션층(150), 평탄화층(160), 애노드(Anode) 전극(410), 발광부(420), 및 캐소드(Cathode) 전극(430), 및 뱅크(440)를 포함하여 이루어진다.
상기 게이트 전극(110), 게이트 절연막(120), 액티브층(130), 제1 전극(141), 및 제2 전극(142)은 전술한 도 2에서와 동일하므로 반복 설명은 생략하기로 한다.
상기 패시베이션층(150)은 상기 제1 전극(141) 및 제2 전극(142) 상에 형성되어 박막 트랜지스터를 보호한다. 상기 패시베이션층(150)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
상기 평탄화층(160)은 상기 패시베이션층(150) 상에 형성되어 있다. 상기 평탄화층(160)은 기판 표면을 평탄화하는 역할을 한다.
상기 애노드 전극(410)은 상기 평탄화층(160) 상에 패턴 형성된다. 특히, 상기 애노드 전극(410)은 상기 뱅크층(440)에 의해 둘러싸인 화소 영역에 형성된다. 상기 애노드 전극(410)은 콘택홀(CH)을 통해서 상기 제1 전극(141)과 연결된다. 즉, 상기 패시베이션층(150)과 상기 평탄화층(160)에는 상기 제1 전극(141)을 노출시키는 콘택홀(CH)이 마련되어 있고, 상기 애노드 전극(410)은 상기 콘택홀(CH)을 통해서 상기 제1 전극(141)과 연결된다.
상기 발광부(420)는 상기 애노드 전극(410) 상에 형성되어 있다. 상기 발광부(420)는 도시하지는 않았지만, 정공주입층, 정공수송층, 유기발광층, 전자수송층, 및 전자주입층이 차례로 적층된 구조로 형성될 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 상기 발광부(420)는 당업계에 공지된 다양한 형태로 변경될 수 있다.
상기 캐소드 전극(430)은 상기 발광부(420) 상에 형성되어 있다. 이와 같은 캐소드 전극(430)은 공통 전극으로 기능할 수 있다.
상기 뱅크층(440)은 상기 평탄화층(160) 상에 형성되어 있다. 구체적으로, 상기 뱅크층(440)은 광이 투과되는 화소 영역 이외의 영역에 형성되어 있다. 즉, 화상을 표시하는 화소 영역은 상기 뱅크층(440)에 의해 둘러싸여 있다.
이와 같은 뱅크층(440)은 유기절연물질, 예를 들면 폴리이미드(polyimide), 포토아크릴(Photo acryl), 또는 벤조사이클로부텐(BCB)으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
한편 도시하지는 않았지만, 상기 캐소드 전극(430) 상에는 수분 침투를 방지하기 위한 당업계에 공지된 다양한 봉지층이 형성된다. 예를 들어, 상기 봉지층은 복수의 무기절연층으로 이루어질 수도 있고, 무기절연층과 유기절연층이 교대로 적층된 구조로 이루어질 수도 있고, 금속판을 포함하여 이루어질 수도 있다.
또한, 상기 발광부(420)에서 방출된 광이 이동하는 경로에 컬러 필터가 추가로 포함될 수 있다.
이와 같은 본 발명에 따른 유기 발광 장치는 상부 발광(Top Emission) 방식, 또는 하부 발광(Bottom Emission) 방식 등과 같은 당업계에 공지된 다양한 방식으로 적용될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판 110: 게이트 전극
120: 게이트 절연막 130: 액티브층
131,132,133: 제1, 제2, 제3 산화물 반도체층
141: 제1 전극 142: 제2 전극
150: 패시베이션층 160: 평탄화층
170: 공통 전극 180: 층간 절연막
190: 화소 전극 200: 대향 기판
300: 액정층 410: 애노드 전극
420: 발광부 430: 캐소드 전극
440: 뱅크층

Claims (9)

  1. 기판;
    상기 기판 상에 구비된 게이트 전극;
    상기 게이트 전극 상에 구비된 게이트 절연막;
    상기 게이트 절연막 상에 구비된 액티브층; 및
    상기 액티브층 상에서 서로 마주하도록 구비된 소스 전극 및 드레인 전극을 포함하여 이루어지고,
    상기 액티브층은 상기 게이트 절연막 상에 구비된 제1 산화물 반도체층, 상기 제1 산화물 반도체층 상에 구비된 제2 산화물 반도체층, 및 상기 제2 산화물 반도체층 상에 구비된 제3 산화물 반도체층을 포함하여 이루어지고,
    상기 제2 산화물 반도체층에 함유된 산소의 함유량은 상기 제1 산화물 반도체층에 함유된 산소의 함유량 및 상기 제3 산화물 반도체층에 함유된 산소의 함유량보다 많고,
    상기 제1 산화물 반도체층의 두께는 상기 제2 산화물 반도체층의 두께 및 상기 제3 산화물 반도체층의 두께보다 두껍고,
    상기 제2 산화물 반도체층의 두께는 상기 제3 산화물 반도체층의 두께보다 두꺼운 산화물 박막 트랜지스터 기판.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 산화물 반도체층 및 상기 제2 산화물 반도체층은 서로 동일한 구성 성분으로 이루어진 산화물 박막 트랜지스터 기판.
  5. 제1항에 있어서,
    상기 제3 산화물 반도체층은 상기 제1 산화물 반도체층 및 상기 제2 산화물 반도체층과 상이한 구성 성분으로 이루어진 산화물 박막 트랜지스터 기판.
  6. 제5항에 있어서,
    상기 제3 산화물 반도체층은 상기 제1 산화물 반도체층 및 상기 제2 산화물 반도체층을 구성하는 구성 성분에 상기 소스 전극 및 드레인 전극을 구성하는 금속물질을 추가로 함유하고 있는 산화물 박막 트랜지스터 기판.
  7. 제1항에 있어서,
    상기 제1 산화물 반도체층의 전기적 저항은 상기 제2 산화물 반도체층의 전기적 저항보다 낮은 산화물 박막 트랜지스터 기판.
  8. 제1항에 있어서,
    상기 제1 산화물 반도체층의 전기적 저항은 상기 제3 산화물 반도체층의 전기적 저항보다 낮은 산화물 박막 트랜지스터 기판.
  9. 박막 트랜지스터 기판을 포함하여 이루어지고,
    상기 박막 트랜지스터 기판은 전술한 제1항 및 제4항 내지 제8항 중 어느 한 항에 따른 산화물 박막 트랜지스터 기판으로 이루어진 디스플레이 장치.
KR1020150179868A 2015-12-16 2015-12-16 산화물 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치 KR102423436B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150179868A KR102423436B1 (ko) 2015-12-16 2015-12-16 산화물 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150179868A KR102423436B1 (ko) 2015-12-16 2015-12-16 산화물 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20170071780A KR20170071780A (ko) 2017-06-26
KR102423436B1 true KR102423436B1 (ko) 2022-07-20

Family

ID=59282570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150179868A KR102423436B1 (ko) 2015-12-16 2015-12-16 산화물 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102423436B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987482B (zh) 2017-05-31 2022-05-17 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管,其制造方法和包括其的显示设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2013030682A (ja) * 2011-07-29 2013-02-07 Fujifilm Corp 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ
JP5606787B2 (ja) * 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、x線センサー及びx線デジタル撮影装置
JP2015046499A (ja) * 2013-08-28 2015-03-12 三菱電機株式会社 薄膜トランジスタおよびその製造方法ならびに液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5606787B2 (ja) * 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、x線センサー及びx線デジタル撮影装置
JP2013030682A (ja) * 2011-07-29 2013-02-07 Fujifilm Corp 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ
JP2015046499A (ja) * 2013-08-28 2015-03-12 三菱電機株式会社 薄膜トランジスタおよびその製造方法ならびに液晶表示装置

Also Published As

Publication number Publication date
KR20170071780A (ko) 2017-06-26

Similar Documents

Publication Publication Date Title
US11063068B2 (en) Display apparatus
US10199507B2 (en) Thin film transistor, display device and method of manufacturing the same
KR102093192B1 (ko) 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
KR102393552B1 (ko) 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치
KR101281463B1 (ko) 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
TWI594439B (zh) 半導體裝置、顯示裝置及半導體裝置之製造方法
JP2011135086A (ja) 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板
CN104659060A (zh) 阵列基板和制造该阵列基板的方法
EP3499582B1 (en) Thin film transistor, method for manufacturing the same and display device comprising the same
KR102050460B1 (ko) 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치
KR102320187B1 (ko) 유기발광표시장치 및 그 제조방법
KR102423436B1 (ko) 산화물 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치
KR102090518B1 (ko) 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
KR102436715B1 (ko) 수소 차단용 도핑부를 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102536780B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
KR20160049178A (ko) 박막 트랜지스터 기판, 박막 트랜지스터 기판의 제조 방법 및 이를 포함하는 표시 장치
KR20150059196A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102145322B1 (ko) 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
KR101948750B1 (ko) 어레이 기판 및 이의 제조방법
KR101648702B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 액정표시장치와 그 제조방법
KR102101398B1 (ko) 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
KR102234173B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102437514B1 (ko) 수소 차단용 보호막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102319829B1 (ko) 유기 발광 표시 장치
KR20150026339A (ko) 프린지 필드형 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant