JP2014212309A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014212309A
JP2014212309A JP2014067871A JP2014067871A JP2014212309A JP 2014212309 A JP2014212309 A JP 2014212309A JP 2014067871 A JP2014067871 A JP 2014067871A JP 2014067871 A JP2014067871 A JP 2014067871A JP 2014212309 A JP2014212309 A JP 2014212309A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
layer
oxide
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014067871A
Other languages
English (en)
Other versions
JP2014212309A5 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014067871A priority Critical patent/JP2014212309A/ja
Publication of JP2014212309A publication Critical patent/JP2014212309A/ja
Publication of JP2014212309A5 publication Critical patent/JP2014212309A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】同一基板上に、酸化物半導体を含んで構成されるトランジスタと、酸化物半導体を含んで構成される抵抗素子と、を有する半導体装置を提供する。
【解決手段】水素を含む窒化物絶縁層212で覆われた第１の酸化物半導体層208aを含む抵抗素子150と、酸化物絶縁層210で覆われ、第１の酸化物半導体層と同じ組成を有し、且つキャリア密度の異なる第２の酸化物半導体層208bを含むトランジスタ100と、を具備する半導体装置である。第１の酸化物半導体層は、不純物濃度を増加させる処理を施すことによって、第２の酸化物半導体層と比較して高いキャリア密度を有しており、また、第１の酸化物半導体層は、島状に加工後の全面に該処理を施されているため、窒化物絶縁層と接する領域と、窒化物絶縁層に設けられたコンタクトホールにおいて電極層と接する領域と、は同じ導電性を有する。
【選択図】図１

Description

本発明の一態様は、半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は、全て半導体装置である。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコン又は多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。
例えば、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１及び特許文献２参照）。
また、表示装置の画素部を駆動するための駆動回路部は、トランジスタ、容量素子、抵抗素子といった素子を含んで構成される。
画素部に含まれる酸化物半導体を用いたチャネルエッチ型のトランジスタと、駆動回路に含まれる酸化物半導体を用いた抵抗素子を同一工程で形成した半導体装置が、特許文献３で開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１０−１７１３９４号公報
本発明の一態様は、同一基板上に、酸化物半導体を含んで構成されるトランジスタと、酸化物半導体を含んで構成される抵抗素子と、を有する半導体装置を提供することを課題の一とする。
また、本発明の他の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
本発明の一態様は、水素を含む窒化物絶縁層で覆われた第１の酸化物半導体層を含む抵抗素子と、酸化物絶縁層で覆われ、第１の酸化物半導体層と同じ組成を有し、且つキャリア密度の異なる第２の酸化物半導体層を含むトランジスタと、を具備する半導体装置である。第１の酸化物半導体層は、不純物濃度を増加させる処理を施すことによって、第２の酸化物半導体層と比較して高いキャリア密度を有しており、また、第１の酸化物半導体層は、島状に加工後の全面に該処理を施されているため、窒化物絶縁層と接する領域と、窒化物絶縁層に設けられたコンタクトホールにおいて電極層と接する領域と、は同じ導電性を有する。より具体的には、例えば以下の構成とすることができる。
本発明の一態様は、同一基板上に設けられた抵抗素子及びトランジスタを有し、抵抗素子は、第１の酸化物半導体層と、第１の酸化物半導体層を覆う窒化物絶縁層と、窒化物絶縁層に設けられたコンタクトホールにおいて、第１の酸化物半導体層と電気的に接続する第１の電極及び第２の電極と、を含み、トランジスタは、ゲート電極層と、ゲート電極層と重なる第２の酸化物半導体層と、ゲート電極層と第２の酸化物半導体層との間の絶縁層と、第２の酸化物半導体層を覆う酸化物絶縁層と、酸化物絶縁層に設けられたコンタクトホールにおいて、第２の酸化物半導体層と電気的に接続する第３の電極及び第４の電極と、を含み、第１の酸化物半導体層と第２の酸化物半導体層は、同一の組成を有し、且つ、第１の酸化物半導体層のキャリア密度は、第２の酸化物半導体層のキャリア密度よりも高い半導体装置である。
また、本発明の一態様は、同一基板上に設けられた抵抗素子及びトランジスタを有し、抵抗素子は、第１の窒化物絶縁層と、第１の窒化物絶縁層上の第１の酸化物半導体層と、第１の酸化物半導体層を覆う第２の窒化物絶縁層と、第２の窒化物絶縁層に設けられたコンタクトホールにおいて、第１の酸化物半導体層と電気的に接続する第１の電極及び第２の電極と、を含み、トランジスタは、ゲート電極層と、ゲート電極層上の第１の窒化物絶縁層と、第１の窒化物絶縁層上の第１の酸化物絶縁層と、第１の窒化物絶縁層及び第１の酸化物絶縁層を介してゲート電極層と重なる第２の酸化物半導体層と、第２の酸化物半導体層を覆う第２の酸化物絶縁層と、第２の酸化物絶縁層上の第２の窒化物絶縁層と、第２の窒化物絶縁層及び第２の酸化物絶縁層に設けられたコンタクトホールにおいて、第２の酸化物半導体層と電気的に接続する第３の電極及び第４の電極と、を含み、第１の酸化物半導体層と第２の酸化物半導体層は、同一の組成を有し、且つ、第１の酸化物半導体層のキャリア密度は、第２の酸化物半導体層のキャリア密度よりも高い半導体装置である。
上記の半導体装置において、抵抗素子は、第１の窒化物絶縁層と第１の酸化物半導体層との間に、第１の酸化物絶縁層を含んでいてもよい。
また、上記の半導体装置において、抵抗素子のキャリアが流れる経路の長さは、トランジスタのキャリアが流れる経路の長さよりも長くてもよい。
また、上記の半導体装置において、トランジスタを含む画素を複数有する画素部と、抵抗素子を含む駆動回路部と、を有していてもよい。
本発明の一態様により、同一基板上に、酸化物半導体を含んで構成されるトランジスタと、酸化物半導体を含んで構成される抵抗素子と、を有する半導体装置を提供することができる。
また、本発明の一態様により、信頼性の高い半導体装置を提供することができる。
半導体装置の一態様を示す平面図及び断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の一態様を示す平面図及び断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図及びバンド図。 半導体装置の一態様を示す回路図。 半導体装置の一態様を示す断面図。 電子機器の例を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書等において用いる第１、第２等の序数詞は、構成要素の混合を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置、及び半導体装置の作製方法を図１乃至図５を用いて説明する。
＜半導体装置の構成例＞
図１に半導体装置の構成例を示す。図１（Ａ）は、半導体装置に含まれる抵抗素子１５０の平面図であり、図１（Ｂ）は、半導体装置に含まれるトランジスタ１００の平面図であり、図１（Ｃ）は、図１（Ａ）のＡ１−Ａ２及び図１（Ｂ）のＢ１−Ｂ２における断面図である。なお、図１（Ａ）及び図１（Ｂ）では、煩雑になることを避けるため、抵抗素子１５０及びトランジスタ１００の構成要素の一部（窒化物絶縁層２１２等）を省略して図示している。なお、以降の平面図においても同様である。
図１に示すトランジスタ１００は、基板２０２上に設けられたゲート電極層２０３と、ゲート電極層２０３上の絶縁層２０４及び絶縁層２０６と、絶縁層２０６上に接し、ゲート電極層２０３と重なる酸化物半導体層２０８ｂと、酸化物半導体層２０８ｂを覆う酸化物絶縁層２１０と、酸化物絶縁層２１０上の窒化物絶縁層２１２と、窒化物絶縁層２１２及び酸化物絶縁層２１０に設けられたコンタクトホールにおいて酸化物半導体層２０８ｂと電気的に接続する電極層２１４ｃ及び電極層２１４ｄと、を含んで構成される。
また、図１に示す抵抗素子１５０は、基板２０２上に設けられた酸化物半導体層２０８ａと、酸化物半導体層２０８ａを覆う窒化物絶縁層２１２と、窒化物絶縁層２１２に設けられたコンタクトホールにおいて酸化物半導体層２０８ａと電気的に接続する電極層２１４ａ及び電極層２１４ｂと、を含んで構成される。なお、基板２０２と酸化物半導体層２０８ａとの間に設けられた絶縁層２０４及び絶縁層２０６を、抵抗素子１５０の構成要素に含んでもよい。
トランジスタ１００と、抵抗素子１５０において、絶縁層２０４、絶縁層２０６及び窒化物絶縁層２１２は、共通して設けられている。なお、トランジスタ１００において絶縁層２０４及び絶縁層２０６は、ゲート絶縁層に相当する。図１では、ゲート絶縁層として絶縁層２０４及び絶縁層２０６の積層構造を図示しているが、ゲート絶縁層は単層構造としてもよく、３層以上の積層構造としてもよい。また、電極層２１４ａ乃至電極層２１４ｄは、同一の工程で形成され、トランジスタ１００において電極層２１４ｃ及び電極層２１４ｄは、一方がソース電極層に相当し、他方がドレイン電極層に相当する。
酸化物半導体層２０８ａと、酸化物半導体層２０８ｂとは、同一の成膜工程及び同一のエッチング工程を経て、それぞれ島状に加工された層である。酸化物半導体は、膜中の酸素欠損及び／又は膜中の水素、水等の不純物濃度によって、抵抗率を制御することができる半導体材料である。そのため、酸化物半導体層２０８ａ及び酸化物半導体層２０８ｂの上側（又は下側）に接する絶縁層の構成を変えることによって、同一工程で形成されたそれぞれの酸化物半導体層の有する抵抗率を制御することができる。
具体的には、トランジスタ１００のチャネルを形成する酸化物半導体層２０８ｂを覆う絶縁層として、酸素を含む絶縁層（酸化物絶縁層）、換言すると酸素を放出することが可能な絶縁層を用いることによって、酸化物半導体層２０８ｂに酸素を供給することができる。酸素を供給された酸化物半導体層２０８ｂは、膜中又は界面の酸素欠損が補填され高抵抗な酸化物半導体層となる。なお、酸素を放出することが可能な絶縁層としては、例えば、酸化シリコン層、又は、酸化窒化シリコン層を用いることができる。
酸素欠損が補填され、水素濃度が低減された酸化物半導体層２０８ｂは、高純度真性化、又は実質的に高純度真性化された酸化物半導体層といえる。ここで、実質的に真性とは、酸化物半導体のキャリア密度が、１×１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満であること、さらに好ましくは１×１０１３／ｃｍ３未満であることを指す。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体層２０８ｂは、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
また、高純度真性または実質的に高純度真性である酸化物半導体層２０８ｂは、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従って、当該酸化物半導体層２０８ｂにチャネル領域が形成されるトランジスタ１００は、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、酸化物絶縁層２１０は、抵抗素子１５０に含まれる酸化物半導体層２０８ａと重なる領域が選択的に除去されるように設けられている。従って、酸化物半導体層２０８ａは、酸化物半導体層２０８ｂとは異なる絶縁層によって覆われる。抵抗素子１５０に含まれる酸化物半導体層２０８ａを覆う絶縁層として、水素を含む絶縁層、換言すると水素を放出することが可能な絶縁層、代表的には窒素を含む無機絶縁層、例えば窒化物絶縁層を用いることで、酸化物半導体層２０８ａに水素を供給することができる。該窒化物絶縁層としては、膜中の含有水素濃度が１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。このような絶縁層を用いることで、酸化物半導体層２０８ａに効果的に水素を含有させることができる。
酸化物半導体層２０８ａに含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体層２０８ａは、酸化物半導体層２０８ｂよりもキャリア密度の高い酸化物半導体層である。換言すると、窒化物絶縁層２１２によって水素を供給された酸化物半導体層２０８ａは、低抵抗な酸化物半導体層である。
トランジスタ１００のチャネルが形成される酸化物半導体層２０８ｂは水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体層２０８ｂにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。一方、抵抗素子１５０に含まれる酸化物半導体層２０８ａは、酸化物半導体層２０８ｂよりも水素濃度及び／又は酸素欠損量が多く、低抵抗化された酸化物半導体層とする。
＜半導体装置の作製方法＞
図１に示す半導体装置の作製方法の一例について、図２及び図３を用いて説明する。
まず、基板２０２上にゲート電極層２０３（これと同じ層で形成される配線を含む）を形成し、ゲート電極層２０３上に絶縁層２０４及び絶縁層２０６を積層する（図２（Ａ）参照）。
基板２０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板２０２として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板２０２として用いてもよい。なお、基板２０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板２０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００及び抵抗素子１５０を形成してもよい。または、基板２０２とトランジスタ１００及び抵抗素子１５０との間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板２０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００及び抵抗素子１５０は耐熱性の劣る基板や可撓性の基板にも転載できる。
ゲート電極層２０３は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層２０３としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイド等のシリサイド膜を用いてもよい。ゲート電極層２０３は単層構造としてもよいし、積層構造としてもよい。ゲート電極層２０３はテーパ形状としてもよく、例えばテーパ角を１５°以上７０°以下とすればよい。ここで、テーパ角とは、テーパ形状を有する層の側面と、当該層の底面との間の角度を指す。
また、ゲート電極層２０３の材料は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウムスズ酸化物等の導電性材料を適用することもできる。
または、ゲート電極層２０３の材料として、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物、窒素を含むＩｎ−Ｓｎ系酸化物、窒素を含むＩｎ−Ｇａ系酸化物、窒素を含むＩｎ−Ｚｎ系酸化物、窒素を含むＳｎ系酸化物、窒素を含むＩｎ系酸化物、金属窒化物膜（窒化インジウム膜、窒化亜鉛膜、窒化タンタル膜、窒化タングステン膜など）を用いてもよい。これらの材料は、５電子ボルト以上の仕事関数を有するため、これらの材料を用いてゲート電極層２０３を形成することでトランジスタのしきい値電圧をプラスにすることができ、ノーマリオフのスイッチングトランジスタを実現できる。なお、ゲート電極層２０３は、スパッタ法、プラズマＣＶＤ法、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法などを用いて形成することができる。
絶縁層２０４及び絶縁層２０６は、トランジスタ１００のゲート絶縁層に相当する絶縁層である。絶縁層２０４及び絶縁層２０６としては、プラズマＣＶＤ法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁層２０４及び絶縁層２０６の積層構造とせずに、上述の膜のいずれかを含む単層の絶縁層をゲート絶縁層として用いてもよい。
なお、後に形成される酸化物半導体層２０８ｂと接する絶縁層２０６は、酸化物絶縁層であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。絶縁層２０６に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁層２０６を形成すればよい。又は、成膜後の絶縁層２０６に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
本実施の形態では、絶縁層２０４として窒化シリコン層を形成し、絶縁層２０６として酸化シリコン層を形成する。窒化シリコン層は、酸化シリコン層と比較して比誘電率が高く、同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ１００のゲート絶縁層として機能する絶縁層２０４として、窒化シリコン層を含むことでゲート絶縁層を厚膜化することができる。よって、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタの静電破壊を抑制することができる。なお、絶縁層２０４及び絶縁層２０６は、スパッタ法、プラズマＣＶＤ法、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法などを用いて形成することができる。
次いで、絶縁層２０６上に、酸化物半導体膜２０８を形成する（図２（Ｂ）参照）。酸化物半導体膜２０８は、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
酸化物半導体膜２０８を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
酸化物半導体膜２０８の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。
酸化物半導体膜２０８を成膜する際、できる限り膜中に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッタリング法を用いて成膜を行う場合には、成膜室内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜２０８に水分等が取り込まれることを可能な限り防ぐことができる。
また、成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは、例えば、水素分子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等の排気能力が高いため、クライオポンプを用いて排気した成膜室で成膜した膜中に含まれる不純物の濃度を低減できる。
また、酸化物半導体膜２０８をスパッタリング法で成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上９９．９％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜される膜を緻密な膜とすることができる。
なお、基板２０２を高温に保持した状態で酸化物半導体膜２０８を形成することも、酸化物半導体膜２０８中に含まれうる不純物濃度を低減するのに有効である。基板２０２を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とすればよい。
次いで、酸化物半導体膜２０８の所望の領域を加工することで、島状の酸化物半導体層２０８ｄ及び酸化物半導体層２０８ｂを形成する（図２（Ｃ）参照）。なお、酸化物半導体膜２０８のエッチング加工の際に、酸化物半導体膜２０８のオーバーエッチングによって絶縁層２０６の一部（酸化物半導体層２０８ａ及び酸化物半導体層２０８ｂから露出した領域）がエッチングされ膜厚が減少することがある。
島状の酸化物半導体層２０８ｄ及び酸化物半導体層２０８ｂを形成後、熱処理を行う。熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上４００℃以下、より好ましくは３２０℃以上３７０℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、又は減圧雰囲気で行えばよい。また、熱処理の雰囲気は、不活性ガス雰囲気で熱処理を行った後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。ここでの加熱処理によって、絶縁層２０４、絶縁層２０６、酸化物半導体層２０８ｄ及び酸化物半導体層２０８ｂの少なくとも一から水素や水などの不純物を除去することができる。なお、当該熱処理は、酸化物半導体膜２０８を島状に加工する前に行ってもよい。
なお、酸化物半導体をチャネルとするトランジスタ１００に安定した電気特性を付与するためには、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にすることが有効である。
次に、酸化物半導体層２０８ｄ及び酸化物半導体層２０８ｂ上に酸化物絶縁膜２１０ａを形成する（図２（Ｄ）参照）。
酸化物絶縁膜２１０ａとしては、例えば、厚さ１５０ｎｍ以上４００ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いることができる。本実施の形態においては、酸化物絶縁膜２１０ａとして、厚さ３００ｎｍの酸化窒化シリコン膜を用いる。また、酸化物絶縁膜２１０ａは、例えば、ＣＶＤ法を用いて形成することができる。
次に、酸化物絶縁膜２１０ａの所望の領域を加工することで、開口部３０２を形成する。また、酸化物絶縁膜２１０ａは、開口部３０２が形成された酸化物絶縁層２１０となる。
なお、開口部３０２は、酸化物半導体層２０８ａが露出するように形成する。開口部３０２の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部３０２の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。なお、開口部３０２を形成するためのエッチング工程によって、酸化物絶縁層２１０から露出した絶縁層２０６の一部及び酸化物半導体層２０８ａの膜厚が減少する場合がある。
この後、熱処理を行うことが好ましい。熱処理によって、酸化物絶縁層２１０に含まれる酸素の一部を酸化物半導体層２０８ｂに移動させ、酸化物半導体層２０８ｂ中の酸素欠損を補填することが可能である。この結果、酸化物半導体層２０８ｂに含まれる酸素欠損量を低減することができる。一方、酸化物絶縁層２１０と接しない酸化物半導体層２０８ｄの酸素欠損量は低減されないため、酸化物半導体層２０８ｄは、酸化物半導体層２０８ｂより多くの酸素欠損を含有することとなる。熱処理の条件は、酸化物半導体層２０８ｄ及び酸化物半導体層２０８ｂを形成後の熱処理と同様とすることができる。
次に、酸化物絶縁層２１０、及び酸化物半導体層２０８ｄ上に窒化物絶縁層２１２を形成する（図３（Ｂ）参照）。
窒化物絶縁層２１２は、水素を含んで構成され、窒化物絶縁層２１２の水素が酸化物半導体層２０８ｄに拡散すると、該酸化物半導体層２０８ｄにおいて水素は酸素欠損と結合し、キャリアである電子が生成される。この結果、酸化物半導体層２０８ｄは、低抵抗な酸化物半導体層２０８ａとなる。酸化物半導体層２０８ａの抵抗率は、少なくとも酸化物半導体層２０８ｂよりも低く、好ましくは、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。なお、窒化物絶縁層２１２は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、トランジスタ１００に含まれる酸化物半導体層２０８ｂへ拡散するのを防ぐ効果も奏する。窒化物絶縁層２１２は、スパッタ法、プラズマＣＶＤ法、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法などを用いて形成することができる。
なお、本実施の形態においては、酸化物半導体層２０８ｄを覆う窒化物絶縁層２１２から、水素を導入する方法について、例示したがこれに限定されない。例えば、トランジスタ１００のチャネル形成領域となる部分にマスクを設け、該マスクに覆われていない領域に、水素を導入してもよい。例えば、イオンドーピング装置等を用いて、酸化物半導体層２０８ｄに水素を導入することができる。または、酸化物半導体層２０８ｄに対して水素を含むプラズマ雰囲気で処理することで、水素を導入してもよい。また、水素及びアルゴンを含むプラズマ雰囲気で酸化物半導体層２０８ｄを処理することで、水素を導入してもよい。
一例としては、窒化物絶縁層２１２としては、厚さ１００ｎｍ以上４００ｎｍ以下の窒化シリコン膜、又は窒化酸化シリコン膜等を用いることができる。本実施の形態においては、窒化物絶縁層２１２として、厚さ１５０ｎｍの窒化シリコン層を用いる。
また、上記窒化シリコン層は、ブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度１００℃以上基板の歪み点以下、より好ましくは３００℃以上４００℃以下の温度で加熱して成膜することが好ましい。但し、高温で成膜する場合は、酸化物半導体層２０８ｂから酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。
次いで、窒化物絶縁層２１２及び酸化物絶縁層２１０に、酸化物半導体層２０８ａ及び酸化物半導体層２０８ｂに達する開口部を形成する。該開口部及び窒化物絶縁層２１２上に導電膜を形成し、これを加工することで、電極層２１４ａ、電極層２１４ｂ、電極層２１４ｃ及び電極層２１４ｄを形成する（図３（Ｃ）参照）。
電極層２１４ａ乃至電極層２１４ｄとなる導電膜の材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。また、導電膜は、例えば、スパッタリング法、プラズマＣＶＤ法、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法などを用いて形成することができる。
なお、抵抗素子１５０に含まれる酸化物半導体層２０８ａに達するコンタクトホールと、トランジスタ１００に含まれる酸化物半導体層２０８ｂに達するコンタクトホールと、は一度のエッチング工程によって形成することができる。但し、酸化物半導体層２０８ｂに達するコンタクトホールを形成するための酸化物絶縁層２１０のエッチングによって、酸化物半導体層２０８ａの一部がオーバーエッチングされる場合がある。よって、酸化物半導体層２０８ａにおいて、電極層２１４ａ及び電極層２１４ｂと接する領域の膜厚は、酸化物半導体層２０８ｂにおいて、電極層２１４ｃ及び電極層２１４ｄと接する領域の膜厚より小さい場合がある。また、酸化物半導体層２０８ａにおいて、電極層２１４ａ及び電極層２１４ｂと接する領域の膜厚は、窒化物絶縁層２１２と接する領域の膜厚よりも小さい場合がある。
また、酸化物半導体層２０８ｂに達するコンタクトホールの形成によって、酸化物半導体層２０８ｂの一部がオーバーエッチングされる場合がある。よって、酸化物半導体層２０８ｂにおいて、電極層２１４ｃ及び電極層２１４ｄと接する領域の膜厚は、酸化物絶縁層２１０と接する領域の膜厚よりも小さい場合がある。また、エッチング工程に曝されない領域である、酸化物半導体層２０８ａにおいて窒化物絶縁層２１２と接する領域の膜厚と、酸化物半導体層２０８ｂにおいて酸化物絶縁層２１０と接する領域の膜厚は、同等である場合がある。
以上の工程によって、チャネル保護型のトランジスタ１００と、抵抗素子１５０とを同一基板上に形成することができる。
本実施の形態で示す作製工程によって得られる抵抗素子１５０は、水素供給源となる窒化物絶縁層２１２が、島状の酸化物半導体層２０８ａの全面を覆うように設けられることで、酸化物半導体層２０８ａの全体にわたって低抵抗化される。従って、酸化物半導体層２０８ａにおいて、窒化物絶縁層２１２と接する領域と、窒化物絶縁層２１２に設けられたコンタクトホールにおいて電極層２１４ａ及び電極層２１４ｂと接する領域とが、同じ導電性を有し、同等の抵抗率を有することとなる。よって、抵抗素子１５０を任意の抵抗値に制御性よく調整することができる。
また、トランジスタ１００に含まれる酸化物半導体層２０８ｂと、抵抗素子１５０に含まれる酸化物半導体層２０８ａとは、同一の成膜工程及び同一のエッチング工程によって形成することができ、且つ、上面に接する絶縁層によって異なるキャリア密度を有することができる。従って、半導体装置の作製工程を削減することができる。酸化物絶縁層２１０による酸素欠損の補填をされない酸化物半導体層２０８ａの酸素欠損量は、少なくとも酸化物半導体層２０８ｂよりも多く、窒化物絶縁層２１２により水素を供給される酸化物半導体層２０８ａの水素濃度は、少なくとも酸化物半導体層２０８ｂよりも高い。従って、酸化物半導体層２０８ａは、少なくとも酸化物半導体層２０８ｂよりもキャリア密度の高い低抵抗な膜である。
水素濃度が低減され、且つ酸素欠損を補填されることで、高純度真性化又は実質的に高純度真性化された酸化物半導体層２０８ｂのキャリア密度は、例えば、１×１０１７／ｃｍ３未満とすることができる。一方、酸化物半導体層２０８ｂより多量の酸素欠損を有し、且つ水素濃度が高い酸化物半導体層２０８ａのキャリア密度は、例えば１×１０１８／ｃｍ３以上とすることができる。
なお、酸化物絶縁層２１０及び窒化物絶縁層２１２は、トランジスタ１００においてチャネル保護膜としても機能する。
＜変形例１＞
図４に、半導体装置に適用可能な抵抗素子１５０の変形例を示す。図４（Ａ）は、抵抗素子１９０の平面図であり、図４（Ｂ）は、図４（Ａ）のＡ３−Ａ４における断面図である。
図４に示す抵抗素子１９０は、酸化物半導体層２０８ａの形状が図１の抵抗素子１５０と異なる。具体的には、抵抗素子１９０は、抵抗素子１５０に含まれる島状の酸化物半導体層２０８ａに変えて、平面視したときに酸化物半導体層２０８ａが蛇行する形状とすることで、島状の酸化物半導体層２０８ａと比較してキャリアが流れる経路の長さを延長させることが可能となる。酸化物半導体層２０８ａの有する抵抗率と、酸化物半導体層２０８ａのキャリアが流れる経路の長さを適宜設定することで、任意の抵抗値を有する抵抗素子とすることができる。
抵抗素子１９０に含まれる酸化物半導体層２０８ａのキャリアが流れる経路の長さは、図示しないトランジスタ１００に含まれる酸化物半導体層２０８ｂのキャリアが流れる経路の長さ（チャネル長）よりも長くすることが好ましい。なお、図４では、酸化物半導体層２０８ａが平面視したときに蛇行する形状として図示したが、これに限られず、平面視したときに角部を有する線状、又は、曲線状等とすることで、酸化物半導体層２０８ａのキャリアが流れる経路の長さを調整してもよい。
なお、抵抗素子１９０において、酸化物半導体層２０８ａの形状以外は、抵抗素子１５０についての説明を参酌することができる。
＜変形例２＞
図５（Ａ）に半導体装置に含まれるトランジスタ及び抵抗素子の変形例を示す。図５（Ａ）に示す抵抗素子１６０は、基板２０２上に設けられた窒化物絶縁層３０４と、窒化物絶縁層３０４上に接する酸化物半導体層２０８ａと、酸化物半導体層２０８ａを覆う酸化物絶縁層２１０と、酸化物絶縁層２１０に設けられたコンタクトホールにおいて酸化物半導体層２０８ａと電気的に接続する電極層２１４ａ及び電極層２１４ｂと、を有する。抵抗素子１６０に含まれる酸化物半導体層２０８ａは、下面に接して窒化物絶縁層３０４から水素を供給されることで、低抵抗化された酸化物半導体層である。
また、図５（Ａ）に示すトランジスタ１１０は、基板２０２上に設けられたゲート電極層２０３と、ゲート電極層２０３上の窒化物絶縁層３０４と、窒化物絶縁層３０４上の酸化物絶縁層３０６と、酸化物絶縁層３０６上の酸化物半導体層２０８ｂと、酸化物半導体層２０８ｂ上の酸化物絶縁層２１０と、酸化物絶縁層２１０に設けられたコンタクトホールにおいて酸化物半導体層２０８ｂと電気的に接続する電極層２１４ｃおよび電極層２１４ｄと、を有する。
抵抗素子１６０とトランジスタ１１０において、窒化物絶縁層３０４及び酸化物絶縁層２１０は、共通して設けられている。なお、トランジスタ１１０において窒化物絶縁層３０４及び酸化物絶縁層３０６は、ゲート絶縁層に相当する。図５（Ａ）に示す半導体装置においては、トランジスタ１１０のゲート絶縁層の一部として機能する酸化物絶縁層３０６を形成後、該酸化物絶縁層３０６を選択的にエッチング処理して、酸化物半導体層２０８ａが形成される領域と重なる領域の酸化物絶縁層３０６を除去する。これによって、トランジスタ１１０のゲート絶縁層の一部として機能する窒化物絶縁層３０４と、抵抗素子１６０に含まれる酸化物半導体層２０８ａとを接する構成とすることができる。
なお、抵抗素子１６０及びトランジスタ１１０において、酸化物絶縁層２１０上に、窒化物絶縁層２１２を形成して、ブロッキング層として用いてもよい。
なお、図５（Ａ）では、酸化物半導体層２０８ａ又は酸化物半導体層２０８ｂに達するコンタクトホールを形成するための酸化物絶縁層２１０のエッチングによって、酸化物半導体層２０８ａ及び酸化物半導体層２０８ｂの一部がオーバーエッチングされた場合を例に図示している。図５（Ａ）では、酸化物半導体層２０８ａにおいて、電極層２１４ａ及び電極層２１４ｂと接する領域の膜厚は、酸化物絶縁層２１０と接する領域の膜厚よりも小さい。また、酸化物半導体層２０８ｂにおいて、電極層２１４ｃ及び電極層２１４ｄと接する領域の膜厚は、酸化物絶縁層２１０と接する領域の膜厚よりも小さい。但し、酸化物半導体層２０８ａにおいて酸化物絶縁層２１０と接する領域と、酸化物半導体層２０８ｂにおいて酸化物絶縁層２１０と接する領域は同等の膜厚を有する。また、酸化物半導体層２０８ａにおいて電極層２１４ａ及び電極層２１４ｂと接する領域と、酸化物半導体層２０８ｂにおいて電極層２１４ｃ及び電極層２１４ｄと接する領域と、は同等の膜厚を有する。
図５（Ａ）に示す抵抗素子１６０の構成は、酸化物半導体層２０８ａの下面の全面に接する窒化物絶縁層３０４から水素を供給することで、酸化物半導体層２０８ａの全体にわたって低抵抗化することができ、図１に示す抵抗素子１５０からマスク数を増加させることなく形成することができる。
＜変形例３＞
図５（Ｂ）に半導体装置に含まれる抵抗素子及びトランジスタの変形例を示す。図５（Ｂ）に示す抵抗素子１７０は、基板２０２上に設けられた窒化物絶縁層３０４と、窒化物絶縁層３０４上に接する酸化物半導体層２０８ａと、酸化物半導体層２０８ａを覆う窒化物絶縁層２１２と、窒化物絶縁層２１２に設けられたコンタクトホールにおいて酸化物半導体層２０８ａと電気的に接続する電極層２１４ａ及び電極層２１４ｂと、を有する。すなわち、抵抗素子１７０に含まれる酸化物半導体層２０８ａは、下面に接して設けられた窒化物絶縁層３０４及び上面に接して設けられた窒化物絶縁層２１２の両側から水素を供給されることで、低抵抗化された酸化物半導体層である。
また、図５（Ｂ）に示すトランジスタ１２０は、基板２０２上に設けられたゲート電極層２０３と、ゲート電極層２０３上の窒化物絶縁層３０４と、窒化物絶縁層３０４上の酸化物絶縁層３０６と、酸化物絶縁層３０６上の酸化物半導体層２０８ｂと、酸化物半導体層２０８ｂ上の酸化物絶縁層２１０と、酸化物絶縁層２１０上の窒化物絶縁層２１２と、窒化物絶縁層２１２及び酸化物絶縁層２１０に設けられたコンタクトホールにおいて酸化物半導体層２０８ｂと電気的に接続する電極層２１４ｃおよび電極層２１４ｄと、を有する。すなわち、トランジスタ１２０は、トランジスタ１００において絶縁層２０４として窒化物絶縁層３０４を設け、絶縁層２０６として酸化物絶縁層３０６を設けた構成である。
図５（Ｂ）に示す半導体装置は、抵抗素子１７０に含まれる酸化物半導体層２０８ａへ上側及び下側の両方向から水素を供給することで、酸化物半導体層２０８ｂとのキャリア密度に十分に差分を有することが可能となる。抵抗素子に要求される抵抗値によっては、酸化物半導体層２０８ａの上側及び下側から水素を供給する構成は有効である。なお、酸化物半導体層２０８ａの有する抵抗率によっては、酸化物半導体層２０８ａを配線の一部として用いることも可能である。
＜変形例４＞
図６（Ａ）に半導体装置に含まれる抵抗素子及びトランジスタの変形例を示す。図６（Ａ）に示す抵抗素子１８０は、抵抗素子１５０に含まれる酸化物半導体層２０８ａを、酸化物半導体層２０７ａ及び酸化物半導体層２０９ａの積層構造とした例である。その他の構成は、抵抗素子１５０と同じであり、先の説明を参酌することができる。
また、図６（Ａ）に示すトランジスタ１３０は、トランジスタ１００に含まれる酸化物半導体層２０８ｂを、酸化物半導体層２０７ｂ及び酸化物半導体層２０９ｂの積層構造とした例である。その他の構成は、トランジスタ１００と同じであり、先の説明を参酌することができる。
酸化物半導体層２０７ａ、２０７ｂ（以下、明細書において酸化物半導体層２０７とも表記する）と、酸化物半導体層２０９ａ、２０９ｂ（以下、明細書において酸化物半導体層２０９とも表記する）と、は、少なくとも一の同じ構成元素を有する金属酸化物を用いることが好ましい。または、酸化物半導体層２０７と酸化物半導体層２０９の構成元素を同一とし、両者の組成を異ならせてもよい。
酸化物半導体層２０７がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体層２０７の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス２０％の変動を含む。
なお、酸化物半導体層２０７がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体層２０７は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
酸化物半導体層２０７の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体層２０９は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ）であり、且つ酸化物半導体層２０７よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体層２０９の伝導帯の下端のエネルギーと、酸化物半導体層２０７の伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物半導体層２０９の電子親和力と、酸化物半導体層２０７の電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。
酸化物半導体層２０９として、前述の元素ＭをＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物半導体層２０９のエネルギーギャップを大きくする。（２）酸化物半導体層２０９の電子親和力を小さくする。（３）外部からの不純物を遮蔽する。（４）酸化物半導体層２０７と比較して、絶縁性が高くなる。また、元素Ｍは酸素との結合力が強い金属元素であるため、ＭをＩｎより高い原子数比で有することで、酸素欠損が生じにくくなる。
酸化物半導体層２０９がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
また、酸化物半導体層２０７、及び酸化物半導体層２０９がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ）の場合、酸化物半導体層２０７と比較して、酸化物半導体層２０９に含まれるＭの原子数比が大きく、代表的には、酸化物半導体層２０７に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体層２０９をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層２０７をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき、酸化物半導体層において、ｙ２がｘ２以上であると、当該酸化物半導体層を用いたトランジスタ１３０に安定した電気特性を付与できるため好ましい。ただし、ｙ２がｘ２の３倍以上になると、当該酸化物半導体層を用いたトランジスタ１３０の電界効果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であると好ましい。
酸化物半導体層２０９がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｍ＞Ｉｎ、Ｚｎ＞０．５×Ｍ、更にはＺｎ＞Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：３：５、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６、Ｉｎ：Ｇａ：Ｚｎ＝１：３：７、Ｉｎ：Ｇａ：Ｚｎ＝１：３：８、Ｉｎ：Ｇａ：Ｚｎ＝１：３：９、Ｉｎ：Ｇａ：Ｚｎ＝１：３：１０、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４、Ｉｎ：Ｇａ：Ｚｎ＝１：６：５、Ｉｎ：Ｇａ：Ｚｎ＝１：６：６、Ｉｎ：Ｇａ：Ｚｎ＝１：６：７、Ｉｎ：Ｇａ：Ｚｎ＝１：６：８、Ｉｎ：Ｇａ：Ｚｎ＝１：６：９、Ｉｎ：Ｇａ：Ｚｎ＝１：６：１０が好ましい。なお、上記スパッタリングターゲットを用いて成膜された酸化物半導体層２０７、及び酸化物半導体層２０９に含まれる金属元素の原子数比はそれぞれ、誤差として上記スパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス２０％の変動を含む。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体層２０７のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
酸化物半導体層２０９は、後に形成する酸化物絶縁層２１０又は窒化物絶縁層２１２を形成する際の、酸化物半導体層２０７へのダメージ緩和膜としても機能する。酸化物半導体層２０９の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。
トランジスタ１３０に含まれる酸化物半導体層２０７ｂにおいて、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体層２０７ｂにおいて酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体層２０７ｂにおけるシリコンや炭素の濃度、または酸化物半導体層２０９ｂと、酸化物半導体層２０７ｂとの界面近傍のシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体層２０７ｂにおいて、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体層２０７ｂのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体層２０７ｂに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体層において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
なお、図６（Ａ）に示すトランジスタ１３０では、ゲート電極層２０３側に位置し、キャリアの主な移動経路となる酸化物半導体層２０７と酸化物絶縁層２１０との間に、酸化物半導体層２０９が設けられている。これにより、酸化物半導体層２０９と酸化物絶縁層２１０の間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位と酸化物半導体層２０７との間には隔たりがある。この結果、酸化物半導体層２０７を流れる電子がトラップ準位に捕獲されにくく、トランジスタ１３０のオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタ１３０のしきい値電圧が変動してしまう。しかしながら、酸化物半導体層２０７とトラップ準位との間に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
なお、酸化物半導体層２０７及び酸化物半導体層２０９は、各層を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各層の間で連続的に変化する構造）が形成されるように作製する。すなわち、各層の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体層２０７及び酸化物半導体層２０９の間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各層を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体層にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ以上１×１０−４Ｐａ以下程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
ここで、トランジスタ１３０に含まれる積層構造のバンド構造について、図６（Ｂ）を用いて説明する。
図６（Ｂ）は、トランジスタ１３０に含まれるバンド構造の一部を模式的に示している。ここでは、絶縁層２０６及び酸化物絶縁層２１０として酸化シリコン層を設けた場合について説明する。なお、図６（Ｂ）に表すＥｃＩ１は絶縁層２０６として用いる酸化シリコン層の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体層２０７ｂの伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体層２０９ｂの伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化物絶縁層２１０として用いる酸化シリコン層の伝導帯下端のエネルギーを示す。
図６（Ｂ）に示すように、酸化物半導体層２０７ｂ及び酸化物半導体層２０９ｂにおいて、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、酸化物半導体層２０７ｂと酸化物半導体層２０９ｂがと共通の元素を含み、酸化物半導体層２０７ｂ及び酸化物半導体層２０９ｂの間で、酸素が相互に移動することで混合層が形成されるためであるということができる。
図６（Ｂ）より、酸化物半導体層２０８ｂにおいて酸化物半導体層２０７ｂがウェル（井戸）となり、酸化物半導体層２０８ｂを用いたトランジスタにおいて、チャネル領域が酸化物半導体層２０７に形成されることがわかる。なお、酸化物半導体層２０８ｂは、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体層２０７ｂと酸化物半導体層２０９ｂとが連続接合している、ともいえる。
なお、図６（Ｂ）に示すように、酸化物半導体層２０９ｂと、酸化物絶縁層２１０との界面近傍には、酸化物絶縁層２１０の構成元素であるシリコンまたは炭素等の不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物半導体層２０９が設けられることにより、酸化物半導体層２０７ｂと該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体層２０７ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、酸化物絶縁層界面またはその近傍にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
なお、図６では、図１に示す抵抗素子１５０及びトランジスタ１００に含まれる酸化物半導体層が積層構造の場合を例に示したが、本実施の形態はこれに限られず、図４又は図５で示した構成の半導体装置に含まれる酸化物半導体層を積層構造としてもよい。
また、本実施の形態で示す半導体装置の構成例は、それぞれ一部が異なる構成であるが、本発明の一態様は特に限定されず、様々な組み合わせが可能である。例えば、図６に示す積層構造の酸化物半導体層において、電極層と接する領域が、酸化物絶縁層又は窒化物絶縁層と接する領域より小さい膜厚を有していてもよい。
以上、本実施の形態で示す半導体装置は、同一基板上に酸化物半導体層を含む抵抗素子と酸化物半導体層を含むトランジスタを有し、それぞれの酸化物半導体層は上面又は下面に接する絶縁層によって膜中不純物濃度を制御することで、異なるキャリア密度を有する。具体的には、抵抗素子に含まれる酸化物半導体層は、上面又は下面の全面に接する窒化物絶縁層によって水素を供給されることで低抵抗化した、キャリア密度の高い酸化物半導体層である。また、トランジスタに含まれる酸化物半導体層は、少なくとも上面に接する酸化物絶縁層によって酸素が供給されることで酸素欠損が低減され高抵抗化した、キャリア密度の低い酸化物半導体層である。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１のトランジスタ及び抵抗素子に適用可能な酸化物半導体層の一例について説明する。
＜酸化物半導体層の結晶性＞
以下では、酸化物半導体層の構造について説明する。
酸化物半導体層は、非単結晶酸化物半導体層と単結晶酸化物半導体層とに大別される。非単結晶酸化物半導体層とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体層、微結晶酸化物半導体層、非晶質酸化物半導体層などをいう。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体層の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体層であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
なお、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体層である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体層の主成分以外の元素である。特に、シリコンなどの、酸化物半導体層を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体層から酸素を奪うことで酸化物半導体層の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体層内部に含まれると、酸化物半導体層の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体層に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体層である。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、微結晶酸化物半導体層について説明する。
微結晶酸化物半導体層は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体層に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体層を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体層と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体層よりも規則性の高い酸化物半導体層である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体層よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
なお、酸化物半導体層は、例えば、非晶質酸化物半導体層、微結晶酸化物半導体層、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
＜ＣＡＡＣ−ＯＳ膜の成膜方法＞
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
平板状のスパッタリング粒子は、例えば、ａ−ｂ面に平行な面の円相当径が３ｎｍ以上１０ｎｍ以下、厚さ（ａ−ｂ面に垂直な方向の長さ）が０．７ｎｍ以上１ｎｍ未満である。なお、平板状のスパッタリング粒子は、ａ−ｂ面に平行な面が正三角形または正六角形であってもよい。ここで、面の円相当径とは、面の面積と等しい正円の直径をいう。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の基板温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。このとき、スパッタリング粒子が正に帯電することで、スパッタリング粒子同士が反発しながら基板に付着するため、スパッタリング粒子が偏って不均一に重なることがなく、厚さの均一なＣＡＡＣ−ＯＳ膜を成膜することができる。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
または、ＣＡＡＣ−ＯＳ膜は、以下の方法により形成する。
まず、第１の酸化物半導体層を１ｎｍ以上１０ｎｍ未満の厚さで成膜する。第１の酸化物半導体層はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成膜する。
次に、加熱処理を行い、第１の酸化物半導体層を結晶性の高い第１のＣＡＡＣ−ＯＳ膜とする。加熱処理の温度は、３５０℃以上７４０℃以下、好ましくは４５０℃以上６５０℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第１の酸化物半導体層の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第１の酸化物半導体層に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよい。減圧下では、第１の酸化物半導体層の不純物濃度をさらに短時間で低減することができる。
第１の酸化物半導体層は、厚さが１ｎｍ以上１０ｎｍ未満であることにより、厚さが１０ｎｍ以上である場合と比べ、加熱処理によって容易に結晶化させることができる。
次に、第１の酸化物半導体層と同じ組成である第２の酸化物半導体層を１０ｎｍ以上５０ｎｍ以下の厚さで成膜する。第２の酸化物半導体層はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成膜する。
次に、加熱処理を行い、第２の酸化物半導体層を第１のＣＡＡＣ−ＯＳ膜から固相成長させることで、結晶性の高い第２のＣＡＡＣ−ＯＳ膜とする。加熱処理の温度は、３５０℃以上７４０℃以下、好ましくは４５０℃以上６５０℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第２の酸化物半導体層の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加熱処理により第２の酸化物半導体層に酸素欠損が生成されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよい。減圧下では、第２の酸化物半導体層の不純物濃度をさらに短時間で低減することができる。
以上のようにして、合計の厚さが１０ｎｍ以上であるＣＡＡＣ−ＯＳ膜を形成することができる。当該ＣＡＡＣ−ＯＳ膜を、酸化物積層における酸化物半導体層として好適に用いることができる。
次に、例えば、基板加熱しないことなどにより被形成面が低温（例えば、１３０℃未満、１００℃未満、７０℃未満または室温（２０℃以上２５℃以下）程度）である場合の酸化物膜の形成方法について説明する。
被形成面が低温の場合、スパッタ粒子は被形成面に不規則に降り注ぐ。スパッタ粒子は、例えば、マイグレーションをしないため、既に他のスパッタ粒子が堆積している領域も含め、無秩序に堆積していく。即ち、堆積して得られる酸化物膜は、例えば、厚さが均一でなく、結晶の配向も無秩序になる場合がある。このようにして得られた酸化物膜は、スパッタ粒子の結晶性を、ある程度維持するため、結晶部（ナノ結晶）を有する。
また、例えば、成膜時の圧力が高い場合、飛翔中のスパッタ粒子は、アルゴンなどの他の粒子（原子、分子、イオン、ラジカルなど）と衝突する頻度が高まる。スパッタ粒子は、飛翔中に他の粒子と衝突する（再スパッタされる）ことで、結晶構造が崩れる場合がある。例えば、スパッタ粒子は、他の粒子と衝突することで、平板状の形状を維持することができず、細分化（例えば各原子に分かれた状態）される場合がある。このとき、スパッタ粒子から分かれた各原子が被形成面に堆積していくことで、非晶質酸化物膜が形成される場合がある。
また、出発点に多結晶酸化物を有するターゲットを用いたスパッタリング法ではなく、液体を用いて成膜する方法の場合、またはターゲットなどの固体を気体化することで成膜する方法の場合、各原子に分かれた状態で飛翔して被形成面に堆積するため、非晶質酸化物膜が形成される場合がある。また、例えば、レーザアブレーション法では、ターゲットから放出された原子、分子、イオン、ラジカル、クラスターなどが飛翔して被形成面に堆積するため、非晶質酸化物膜が形成される場合がある。
本発明の一態様の抵抗素子及びトランジスタに含まれる酸化物半導体層は、上述のいずれの結晶状態の酸化物半導体層を適用してもよい。また、積層構造の酸化物半導体層を含む場合、各酸化物半導体層の結晶状態が異なっていてもよい。但し、トランジスタのチャネルとして機能する酸化物半導体層には、ＣＡＡＣ−ＯＳ膜を適用することが好ましい。また、抵抗素子に含まれる酸化物半導体層は、トランジスタに含まれる酸化物半導体層よりも不純物濃度が高いため、結晶性が低減する場合がある。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。なお、本実施の形態では、表示装置を例にして本発明の一態様である半導体装置を説明する。
図７（Ａ）に、半導体装置の一例を示す。図７（Ａ）に示す半導体装置は、画素部１０１と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行または略平行に配設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各々が平行または略平行に配設され、且つ信号線駆動回路１０６によって電位が制御されるｎ本の信号線１０９と、を有する。さらに、画素部１０１はマトリクス状に配設された複数の画素３０１を有する。また、走査線１０７に沿って、各々が平行または略平行に配設された容量線１１５を有する。なお、容量線１１５は、信号線１０９に沿って、各々が平行または略平行に配設されていてもよい。また、走査線駆動回路１０４及び信号線駆動回路１０６をまとめて駆動回路部という場合がある。
各走査線１０７は、画素部１０１においてｍ行ｎ列に配設された画素３０１のうち、いずれかの行に配設されたｎ個の画素３０１と電気的に接続される。また、各信号線１０９は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの列に配設されたｍ個の画素３０１に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの行に配設されたｎ個の画素３０１と電気的に接続される。なお、容量線１１５が、信号線１０９に沿って、各々が平行または略平行に配設されている場合は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの列に配設されたｍ個の画素３０１に電気的と接続される。
実施の形態１で示した半導体装置において、酸化物半導体層を含む抵抗素子は、駆動回路部に含まれる。また、実施の形態１で示した半導体装置において、酸化物半導体層を含むトランジスタは、駆動回路部に含まれてもよいし、画素部１０１に含まれてもよく、その双方に含まれてもよい。
本実施の形態においては、実施の形態１で示した酸化物半導体層を含む抵抗素子を走査線駆動回路１０４及び信号線駆動回路１０６の少なくとも一に含み、酸化物半導体層を含むトランジスタを画素３０１に含まれるトランジスタとして含む構成として、以下に説明する。すなわち、本実施の形態で示す表示装置は、同一基板上に画素部１０１と駆動回路部（走査線駆動回路１０４及び信号線駆動回路１０６）が形成された表示装置である。
図７（Ｂ）及び図７（Ｃ）は、図７（Ａ）に示す表示装置の画素３０１に用いることができる回路構成を示している。
図７（Ｂ）に示す画素３０１は、液晶素子１３２と、トランジスタ１３１＿１と、容量素子１３３＿１と、を有する。ここでは、トランジスタ１３１＿１は、実施の形態１で示したトランジスタのいずれかの構成を有する。
液晶素子１３２の一対の電極の一方の電位は、画素３０１の仕様に応じて適宜設定される。液晶素子１３２は、書き込まれるデータにより配向状態が設定される。なお、複数の画素３０１のそれぞれが有する液晶素子１３２の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素３０１毎の液晶素子１３２の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子１３２を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
ｍ行ｎ列目の画素３０１において、トランジスタ１３１＿１のソース電極及びドレイン電極の一方は、信号線ＤＬ＿ｎに電気的に接続され、他方は液晶素子１３２の一対の電極の他方に電気的に接続される。また、トランジスタ１３１＿１のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ１３１＿１は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子１３３＿１の一対の電極の一方は、電位が供給される配線（以下、容量線ＣＬ）に電気的に接続され、他方は、液晶素子１３２の一対の電極の他方に電気的に接続される。なお、容量線ＣＬの電位の値は、画素３０１の仕様に応じて適宜設定される。容量素子１３３＿１は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図７（Ｂ）の画素３０１を有する表示装置では、走査線駆動回路１０４により各行の画素３０１を順次選択し、トランジスタ１３１＿１をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素３０１は、トランジスタ１３１＿１がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図７（Ｃ）に示す画素３０１は、トランジスタ１３１＿２と、容量素子１３３＿２と、トランジスタ１３４と、発光素子１３５と、を有する。ここでは、トランジスタ１３１＿２及びトランジスタ１３４の少なくとも一方は、実施の形態１で示したトランジスタのいずれかの構成を有する。
トランジスタ１３１＿２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ１３１＿２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
トランジスタ１３１＿２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子１３３＿２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ１３１＿２のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子１３３＿２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ１３４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ１３４のゲート電極は、トランジスタ１３１＿２のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子１３５のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ１３４のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子１３５としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子１３５としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図７（Ｃ）の画素３０１を有する表示装置では、走査線駆動回路１０４により各行の画素３０１を順次選択し、トランジスタ１３１＿２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素３０１は、トランジスタ１３１＿２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ１３４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子１３５は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
次いで、表示装置の一例である図７（Ｂ）に示す画素３０１及び駆動回路部に含まれる抵抗素子の具体的な構成例を図８の断面図に示す。なお、図８において、駆動回路部（走査線駆動回路１０４及び信号線駆動回路１０６を含む）に含まれる抵抗素子１５０の断面図をＸ１−Ｘ２に示す。また、画素３０１に含まれるトランジスタ１３１＿１及び液晶素子１３２の断面図をＹ１−Ｙ２に示す。本実施の形態においては、縦電界方式の液晶表示装置について説明する。
本実施の形態に示す表示装置は、一対の基板（基板２０２と基板３４２）間に液晶素子１３２が挟持されている。
液晶素子１３２は、基板２０２の上方の透光性を有する導電膜３１６と、配向性を制御する膜（以下、配向膜３１８、３５２という）と、液晶層３２０と、導電膜３５０と、を有する。なお、透光性を有する導電膜３１６は、液晶素子１３２の一方の電極として機能し、導電膜３５０は、液晶素子１３２の他方の電極として機能する。
このように、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示装置は、複数の画素を駆動させる駆動回路等を含む。また、液晶表示装置は、別の基板上に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、液晶モジュールとよぶこともある。
駆動回路部に含まれる抵抗素子１５０は、実施の形態１で示した構成と同様の構成とすることができる。また、画素部に含まれるトランジスタ１３１＿１は、実施の形態１で示したトランジスタ１００と同様の構成とすることができる。但し、本実施の形態はこれに限られず、実施の形態１で説明した抵抗素子及びトランジスタの他の構成例を表示装置に適用してもよい。
電極層２１４ａ乃至電極層２１４ｄ上には、絶縁層３１４が設けられている。そして、絶縁層３１４に設けられた開口部において、画素電極として機能する透光性を有する導電膜３１６が、電極層２１４ｄと接続する。
絶縁層３１４は、無機絶縁材料又は有機絶縁材料を用いて、単層又は積層で形成することができる。但し、絶縁層３１４を設けない構成としてもよい。絶縁層３１４を設けない構成とすることで、透光性を有する導電膜３１６と電極層２１４ｄとを接続するための開口部を形成するマスクを削減することができる。
透光性を有する導電膜３１６としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、基板３４２上には、有色性を有する膜（以下、有色膜３４６という。）が形成されている。有色膜３４６は、カラーフィルタとしての機能を有する。また、有色膜３４６に隣接する遮光膜３４４が基板３４２上に形成される。遮光膜３４４は、ブラックマトリクスとして機能する。また、有色膜３４６は、必ずしも設ける必要はなく、例えば、表示装置が白黒の場合等によって、有色膜３４６を設けない構成としてもよい。
有色膜３４６としては、特定の波長帯域の光を透過する有色膜であればよく、例えば、赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフィルタなどを用いることができる。
遮光膜３４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
また、有色膜３４６上には、絶縁層３４８が形成されている。絶縁層３４８は、平坦化層としての機能、または有色膜３４６が含有しうる不純物を液晶素子側へ拡散するのを抑制する機能を有する。
また、絶縁層３４８上には、導電膜３５０が形成されている。導電膜３５０は、画素部の液晶素子１３２が有する一対の電極の他方としての機能を有する。なお、透光性を有する導電膜３１６及び導電膜３５０上には、配向膜としての機能を有する絶縁膜を別途形成してもよい。
また、透光性を有する導電膜３１６と導電膜３５０との間には、液晶層３２０が形成されている。また液晶層３２０は、シール材（図示しない）を用いて、基板２０２と基板３４２の間に封止されている。なお、シール材は、外部からの水分等の入り込みを抑制するために、無機材料と接触する構成が好ましい。
また、透光性を有する導電膜３１６と導電膜３５０との間に液晶層３２０の厚さ（セルギャップともいう）を維持するスペーサを設けてもよい。
以上、本実施の形態に示す表示装置は、駆動回路部及び／又は画素部が有するトランジスタと、駆動回路部に含まれる抵抗素子と、を同一基板上に同時に形成することができる。したがって、製造コスト等を増やさずに抵抗素子を形成することが可能となる。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を表示部に含む電子機器の例について、図９を参照して説明する。
図９（Ａ）乃至図９（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
図９（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図９（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図９（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図９（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図９（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図９（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図９（Ｇ）はテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図９（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。
図９（Ａ）乃至図９（Ｈ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図９（Ａ）乃至図９（Ｈ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有し、該表示部に本発明の一態様の半導体装置を具備することを特徴とする。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
１００ トランジスタ
１０１ 画素部
１０４ 走査線駆動回路
１０６ 信号線駆動回路
１０７ 走査線
１０９ 信号線
１１０ トランジスタ
１１５ 容量線
１２０ トランジスタ
１３０ トランジスタ
１３１＿１ トランジスタ
１３１＿２ トランジスタ
１３２ 液晶素子
１３３＿１ 容量素子
１３３＿２ 容量素子
１３４ トランジスタ
１３５ 発光素子
１５０ 抵抗素子
１６０ 抵抗素子
１７０ 抵抗素子
１８０ 抵抗素子
１９０ 抵抗素子
２０２ 基板
２０３ ゲート電極層
２０４ 絶縁層
２０６ 絶縁層
２０７ 酸化物半導体層
２０７ａ 酸化物半導体層
２０７ｂ 酸化物半導体層
２０８ 酸化物半導体膜
２０８ａ 酸化物半導体層
２０８ｂ 酸化物半導体層
２０８ｄ 酸化物半導体層
２０９ 酸化物半導体層
２０９ａ 酸化物半導体層
２０９ｂ 酸化物半導体層
２１０ 酸化物絶縁層
２１０ａ 酸化物絶縁膜
２１２ 窒化物絶縁層
２１４ａ 電極層
２１４ｂ 電極層
２１４ｃ 電極層
２１４ｄ 電極層
３０１ 画素
３０２ 開口部
３０４ 窒化物絶縁層
３０６ 酸化物絶縁層
３１４ 絶縁層
３１６ 導電膜
３１８ 配向膜
３２０ 液晶層
３４２ 基板
３４４ 遮光膜
３４６ 有色膜
３４８ 絶縁層
３５０ 導電膜
３５２ 配向膜
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器

Claims (5)

  1. 同一基板上に設けられた抵抗素子及びトランジスタを有し、
    前記抵抗素子は、
    第１の酸化物半導体層と、
    前記第１の酸化物半導体層を覆う窒化物絶縁層と、
    前記窒化物絶縁層に設けられたコンタクトホールにおいて、前記第１の酸化物半導体層と電気的に接続する第１の電極及び第２の電極と、を含み、
    前記トランジスタは、
    ゲート電極層と、
    前記ゲート電極層と重なる第２の酸化物半導体層と、
    前記ゲート電極層と前記第２の酸化物半導体層との間の絶縁層と、
    前記第２の酸化物半導体層を覆う酸化物絶縁層と、
    前記酸化物絶縁層に設けられたコンタクトホールにおいて、前記第２の酸化物半導体層と電気的に接続する第３の電極及び第４の電極と、を含み、
    前記第１の酸化物半導体層と前記第２の酸化物半導体層は、同一の組成を有し、且つ、前記第１の酸化物半導体層のキャリア密度は、前記第２の酸化物半導体層のキャリア密度よりも高い半導体装置。
  2. 同一基板上に設けられた抵抗素子及びトランジスタを有し、
    前記抵抗素子は、
    第１の窒化物絶縁層と、
    前記第１の窒化物絶縁層上の第１の酸化物半導体層と、
    前記第１の酸化物半導体層を覆う第２の窒化物絶縁層と、
    前記第２の窒化物絶縁層に設けられたコンタクトホールにおいて、前記第１の酸化物半導体層と電気的に接続する第１の電極及び第２の電極と、を含み、
    前記トランジスタは、
    ゲート電極層と、
    前記ゲート電極層上の前記第１の窒化物絶縁層と、
    前記第１の窒化物絶縁層上の第１の酸化物絶縁層と、
    前記第１の窒化物絶縁層及び前記第１の酸化物絶縁層を介して前記ゲート電極層と重なる第２の酸化物半導体層と、
    前記第２の酸化物半導体層を覆う第２の酸化物絶縁層と、
    前記第２の酸化物絶縁層上の前記第２の窒化物絶縁層と、
    前記第２の窒化物絶縁層及び前記第２の酸化物絶縁層に設けられたコンタクトホールにおいて、前記第２の酸化物半導体層と電気的に接続する第３の電極及び第４の電極と、を含み、
    前記第１の酸化物半導体層と前記第２の酸化物半導体層は、同一の組成を有し、且つ、前記第１の酸化物半導体層のキャリア密度は、前記第２の酸化物半導体層のキャリア密度よりも高い半導体装置。
  3. 請求項２において、
    前記抵抗素子は、前記第１の窒化物絶縁層と前記第１の酸化物半導体層との間に、前記第１の酸化物絶縁層を含む半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記抵抗素子のキャリアが流れる経路の長さは、前記トランジスタのキャリアが流れる経路の長さよりも長い半導体装置。
  5. 請求項１乃至４のいずれか一において、
    前記トランジスタを含む画素を複数有する画素部と、
    前記抵抗素子を含む駆動回路部と、を有する半導体装置。
JP2014067871A 2013-04-03 2014-03-28 半導体装置 Withdrawn JP2014212309A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014067871A JP2014212309A (ja) 2013-04-03 2014-03-28 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013077615 2013-04-03
JP2013077615 2013-04-03
JP2014067871A JP2014212309A (ja) 2013-04-03 2014-03-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2014212309A true JP2014212309A (ja) 2014-11-13
JP2014212309A5 JP2014212309A5 (ja) 2017-05-18

Family

ID=51653842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014067871A Withdrawn JP2014212309A (ja) 2013-04-03 2014-03-28 半導体装置

Country Status (4)

Country Link
US (1) US20140299874A1 (ja)
JP (1) JP2014212309A (ja)
KR (1) KR20140120823A (ja)
TW (1) TWI635613B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017227746A (ja) * 2016-06-22 2017-12-28 株式会社半導体エネルギー研究所 表示装置、表示モジュール、および電子機器
JP2019009435A (ja) * 2017-06-27 2019-01-17 エルジー ディスプレイ カンパニー リミテッド 酸化物半導体層を含む薄膜トランジスタ、その製造方法及び表示装置
JP2021057484A (ja) * 2019-09-30 2021-04-08 エイブリック株式会社 半導体装置及びその製造方法
JP2022002342A (ja) * 2014-11-20 2022-01-06 株式会社半導体エネルギー研究所 半導体装置
US11417774B2 (en) 2017-05-31 2022-08-16 Lg Display Co., Ltd. Thin film transistor, gate driver including the same, and display device including the gate driver

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140306219A1 (en) * 2013-04-10 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP2015065202A (ja) * 2013-09-24 2015-04-09 株式会社東芝 半導体素子、表示装置、半導体素子の製造方法及び表示装置の製造方法
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
WO2016108122A1 (en) 2014-12-29 2016-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having semiconductor device
CN113990756A (zh) 2015-05-22 2022-01-28 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
TWI769995B (zh) 2016-06-24 2022-07-11 日商半導體能源研究所股份有限公司 顯示裝置、電子裝置
KR102240021B1 (ko) 2017-03-03 2021-04-14 삼성전자주식회사 저항을 포함하는 반도체 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171394A (ja) * 2008-12-24 2010-08-05 Semiconductor Energy Lab Co Ltd 論理回路及び半導体装置
JP2013058758A (ja) * 2009-10-09 2013-03-28 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117789A (en) * 1999-04-02 2000-09-12 United Microelectronics Corp. Method of manufacturing thin film resistor layer
KR101082174B1 (ko) * 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
TW201338173A (zh) * 2012-02-28 2013-09-16 Sony Corp 電晶體、製造電晶體之方法、顯示裝置及電子機器
WO2013183733A1 (ja) * 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171394A (ja) * 2008-12-24 2010-08-05 Semiconductor Energy Lab Co Ltd 論理回路及び半導体装置
JP2013058758A (ja) * 2009-10-09 2013-03-28 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022002342A (ja) * 2014-11-20 2022-01-06 株式会社半導体エネルギー研究所 半導体装置
JP7153118B2 (ja) 2014-11-20 2022-10-13 株式会社半導体エネルギー研究所 半導体装置
JP2022179588A (ja) * 2014-11-20 2022-12-02 株式会社半導体エネルギー研究所 半導体装置
JP7394942B2 (ja) 2014-11-20 2023-12-08 株式会社半導体エネルギー研究所 半導体装置
JP2017227746A (ja) * 2016-06-22 2017-12-28 株式会社半導体エネルギー研究所 表示装置、表示モジュール、および電子機器
US11417774B2 (en) 2017-05-31 2022-08-16 Lg Display Co., Ltd. Thin film transistor, gate driver including the same, and display device including the gate driver
US11791418B2 (en) 2017-05-31 2023-10-17 Lg Display Co., Ltd. Method for manufacturing thin film transistor, and electronic device
JP2019009435A (ja) * 2017-06-27 2019-01-17 エルジー ディスプレイ カンパニー リミテッド 酸化物半導体層を含む薄膜トランジスタ、その製造方法及び表示装置
US10608117B2 (en) 2017-06-27 2020-03-31 Lg Display Co., Ltd. Thin-film transistor including oxide semiconductor layer, method of manufacturing the same, and display apparatus including the same
US11201248B2 (en) 2017-06-27 2021-12-14 Lg Display Co., Ltd. Thin-film transistor including oxide semiconductor layer, method of manufacturing the same, and display apparatus including the same
JP2021057484A (ja) * 2019-09-30 2021-04-08 エイブリック株式会社 半導体装置及びその製造方法
JP7390841B2 (ja) 2019-09-30 2023-12-04 エイブリック株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20140299874A1 (en) 2014-10-09
TWI635613B (zh) 2018-09-11
TW201442243A (zh) 2014-11-01
KR20140120823A (ko) 2014-10-14

Similar Documents

Publication Publication Date Title
JP6778776B2 (ja) 表示装置
KR102639765B1 (ko) 반도체 장치
JP6691173B2 (ja) 半導体装置
JP7364721B2 (ja) 半導体装置
TWI635613B (zh) 半導體裝置
US11675236B2 (en) Display device comprising a scan line that overlaps an entire region of a semiconductor film having a channel formation region
JP2014220492A (ja) 半導体装置
JP6301600B2 (ja) 半導体装置
KR102656977B1 (ko) 반도체 장치 또는 이를 포함하는 표시 장치
JP2020004976A (ja) 半導体装置
JP6382566B2 (ja) 半導体装置、表示装置及び電子機器
JP2019168718A (ja) 表示装置
JP2019165251A (ja) 半導体装置
TW201207532A (en) Display device
JP2019197922A (ja) 半導体装置
JP2024088658A (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20180320