JP6778776B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6778776B2
JP6778776B2 JP2019054600A JP2019054600A JP6778776B2 JP 6778776 B2 JP6778776 B2 JP 6778776B2 JP 2019054600 A JP2019054600 A JP 2019054600A JP 2019054600 A JP2019054600 A JP 2019054600A JP 6778776 B2 JP6778776 B2 JP 6778776B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
layer
film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2019054600A
Other languages
English (en)
Other versions
JP2019114809A (ja
Inventor
三宅　博之
博之 三宅
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019114809A publication Critical patent/JP2019114809A/ja
Application granted granted Critical
Publication of JP6778776B2 publication Critical patent/JP6778776B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Description

本発明の一態様は、表示装置、及び該表示装置を用いた電子機器に関する。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いら
れているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリ
コン又は多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコ
ン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用い
る技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物
半導体とよぶことにする。
例えば、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたト
ランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる
技術が開示されている（特許文献１及び特許文献２参照）。
また、開口率を高めるために、トランジスタの酸化物半導体膜と同じ表面上に設けられ
た酸化物半導体膜と、トランジスタに電気的に接続する画素電極とが所定の距離を離れて
設けられた容量素子を有する表示装置が開示されている（特許文献３参照）。
また、トランジスタを構成する酸化物半導体膜と同じ表面上に設けられた酸化物半導体
膜により画素電極が構成される薄膜トランジスタの製造方法が開示されている（特許文献
４参照）。該製造方法においては、画素電極を構成する酸化物半導体膜を単独でパターニ
ングせずに、酸化物半導体膜の薄膜トランジスタを構成する部分を層間絶縁膜で覆い、層
間絶縁膜から露出した酸化物半導体膜にプラズマ処理を行い、画素電極を構成する酸化物
半導体膜を低抵抗化している。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 米国特許第８１０２４７６号明細書 国際公開第２０１１／０１０４１５号パンフレット
特許文献３に開示された表示装置においては、容量素子の一方の電極である画素電極を
トランジスタが有する酸化物半導体層と異なる工程で形成する必要があるため、製造コス
トが高いといった課題がある。
また、特許文献４に開示された薄膜トランジスタの製造方法においては、表示装置の構
成要素の一つである容量素子に関して、技術的な記載がされていない。
そこで、上記課題に鑑みて、本発明の一態様は、酸化物半導体を用いた良好な特性のト
ランジスタと、該トランジスタに電気的に接続される画素電極と、該画素電極に電気的に
接続される容量素子とを有する新規な表示装置を提供することを課題の一つとする。また
、本発明の一態様は、製造コストが低く作製することが可能な表示装置を提供することを
課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、画素電極を含む表示素子と、表示素子のスイッチングを行う、チャ
ネル形成領域として機能する第１の酸化物半導体層を有するトランジスタと、表示素子に
電気的に接続され、一対の電極間に誘電体層を挟持する容量素子と、を有し、画素電極が
、第１の酸化物半導体層と同一表面上に形成された第２の酸化物半導体層であり、容量素
子の一方の電極であることを特徴とする表示装置である。
なお、画素電極及び容量素子の一方の電極として機能する第２の酸化物半導体層は、導
電性の高い酸化物半導体層とも言える。該導電性の高い酸化物半導体層としては、酸素欠
損が形成された酸化物半導体層に水素を添加すると、酸素欠損サイトに水素が入り伝導帯
近傍にドナー準位が形成される。この結果、酸化物半導体層は、導電性が高くなり、導電
体化する。導電体化された酸化物半導体層を酸化物導電体層ということができる。一般に
、酸化物半導体層は、エネルギーギャップが大きいため、可視光に対して透光性を有する
。一方、酸化物導電体層は、伝導帯近傍にドナー準位を有する酸化物半導体である。した
がって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体層と同程
度の透光性を有する。
本発明の一態様によれば、トランジスタのチャネル形成領域として機能する第１の酸化
物半導体層と、画素電極として機能する第２の酸化物半導体層を、同時に形成することが
できる。また、第２の酸化物半導体層は、容量素子の一方の電極としても機能するため、
新たに導電層を形成する工程が不要であり、表示装置の作製工程を削減することができる
。したがって、作製コストが低減された表示装置を提供することができる。
また、本発明の他の一態様は、画素電極を含む表示素子と、表示素子のスイッチングを
行うトランジスタと、表示素子に電気的に接続され、一対の電極間に誘電体層を挟持する
容量素子と、を有し、トランジスタは、ゲート電極と、ゲート電極上のゲート絶縁層と、
ゲート絶縁層上の第１の酸化物半導体層と、第１の酸化物半導体層上のソース電極及びド
レイン電極と、を有し、画素電極が、第１の酸化物半導体層と同一表面上に形成された第
２の酸化物半導体層であり、容量素子の一方の電極であることを特徴とする表示装置であ
る。
また、上記構成において、容量素子の誘電体層が、ゲート絶縁層と同一表面上に形成さ
れた絶縁層であるとよい。また、上記構成において、容量素子の他方の電極が、ゲート電
極と同一表面上に形成された導電層であるとよい。
本発明の一態様によれば、トランジスタのゲート電極と同時に、容量素子の一方となる
電極を形成する。また、トランジスタの酸化物半導体層と同時に、容量素子の他方となる
電極を形成する。なお、容量素子の他方となる電極は、画素電極としての機能も有する。
また、トランジスタのゲート絶縁層と同時に、容量素子の誘電体層を形成する。このよう
に、容量素子及び画素電極を形成するために、新たに導電層、及び／又は誘電体層を形成
する工程が不要であり、表示装置の作製工程を削減することができる。したがって、作製
コストが低減された表示装置を提供することができる。
本発明の一態様により、酸化物半導体を用いた良好な特性のトランジスタと、該トラン
ジスタに電気的に接続される画素電極と、該画素電極に電気的に接続される容量素子とを
有する新規な表示装置を提供することができる。また、製造コストが低く作製することが
可能な表示装置を提供することができる。
表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の作製方法の一態様を示す断面図。 表示装置の作製方法の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の作製方法の一態様を示す断面図。 表示装置の一態様を示す断面図及びバンド図。 表示装置の一態様を示す断面図。 表示装置の一態様を示すブロック図及び回路図。 電子機器の例を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は
以下の説明に限定されず、本発明の主旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以
下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明す
る実施の形態において、同一部分または同様の機能を有する部分には、同一の符号または
同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明
瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない
。
また、本明細書等において用いる第１、第２等の序数詞は、構成要素の混合を避けるた
めに付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を
「第２の」または「第３の」などと適宜置き換えて説明することができる。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタ
を採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わること
がある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替え
て用いることができるものとする。
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置、及び表示装置の作製方法の一態様を図
１乃至図８を用いて説明する。
＜表示装置の構成例＞
図１及び図２に表示装置の構成例を示す。図１は、表示装置に含まれる画素３０１の平
面図であり、図２は、図１に示す一点鎖線Ａ１−Ａ２間及び一点鎖線Ｂ１−Ｂ２間におけ
る断面図に相当する。なお、図１において、煩雑になることを避けるため、画素３０１の
構成要素の一部（絶縁層３０５、３０６等）、及び画素３０１上に設けられる表示素子等
を省略して図示している。
図１に示す画素３０１において、走査線として機能する導電層３０４ａは、信号線に略
直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する導電層
３１０ａは、走査線に略直交する方向（図中上下方向）に延伸して設けられている。容量
線として機能する導電層３０４ｂは、信号線と平行方向に延伸して設けられている。
また、図１に示す画素３０１は、トランジスタ１０２を有する。トランジスタ１０２は
、走査線及び信号線が交差する領域に設けられている。トランジスタ１０２は、ゲート電
極として機能する導電層３０４ａ、ゲート絶縁層（図１に図示せず。）、ゲート絶縁層上
に形成され、且つチャネル領域が形成される酸化物半導体層３０８ａ、ソース電極及びド
レイン電極として機能する導電層３１０ａ、３１０ｂによりトランジスタを構成する。
このように導電層３０４ａは、走査線とゲート電極との機能を有し、酸化物半導体層３
０８ａと重畳する領域がトランジスタ１０２のゲート電極となる。また、導電層３１０ａ
は、信号線とソース電極との機能を有し、酸化物半導体層３０８ａと重畳する領域がトラ
ンジスタ１０２のソース電極となる。また、図１において、走査線は、上面形状において
端部が酸化物半導体層３０８ａの端部より外側に位置する。このため、走査線はバックラ
イトなどの光源からの光を遮る遮光層としても機能する。この結果、トランジスタ１０２
に含まれる酸化物半導体層３０８ａに光が照射されず、トランジスタ１０２の電気特性の
変動を抑制することができる。
また、ドレイン電極として機能する導電層３１０ｂの一部は、酸化物半導体層３０８ａ
と同時に形成された酸化物半導体層３０８ｂ上に設けられる。また、酸化物半導体層３０
８ｂの一部は、導電層３０４ａと同時に形成された容量線としての機能を有する導電層３
０４ｂと重畳して設けられる。
また、酸化物半導体層３０８ｂは、画素３０１において、画素電極としての機能を有す
る。
また、図１に示す画素３０１は、容量素子１０５を有する。容量素子１０５は、一対の
電極間に誘電体層を有する。該一対の電極の一方が容量線としての機能を有する導電層３
０４ｂを用い、該一対の電極の他方が酸化物半導体層３０８ｂを用いる。また、容量素子
１０５の誘電体層は、トランジスタ１０２のゲート絶縁層と同一工程で形成された絶縁層
を用いる。すなわち、容量素子１０５の誘電体層は、トランジスタ１０２のゲート絶縁層
と同一表面上に形成された絶縁層である。
このように、酸化物半導体層３０８ｂは、トランジスタ１０２のチャネル形成領域とし
て用いる酸化物半導体層３０８ａと同一表面上に形成された酸化物半導体層であり、さら
に画素電極としての機能と、容量素子１０５の１つの電極として機能を有する。
このように容量素子及び画素電極を形成するために、新たに導電層を形成する工程が不
要であるため、表示装置の作製工程を削減することができる。
次に、図１に示す一点鎖線Ａ１−Ａ２間及び一点鎖線Ｂ１−Ｂ２間における断面図を図
２に示す。
図２に示す本発明の一態様の表示装置は、一対の基板（基板３０２と基板３４２）間に
液晶素子３２２が挟持されている。
液晶素子３２２は、酸化物半導体層３０８ｂと、配向性を制御する層（以下、配向膜３
１８、３５２という）と、液晶層３２０と、導電層３５０と、を有する。なお、酸化物半
導体層３０８ｂは、液晶素子３２２の一方の電極として機能し、導電層３５０は、液晶素
子３２２の他方の電極として機能する。また、本実施の形態においては、液晶素子３２２
が配向膜３１８、３５２を有する構成について例示したが、これに限定されない。例えば
、液晶素子３２２としては、配向膜３１８、３５２を用いない構成としてもよい。
なお、本実施の形態においては、液晶素子３２２の駆動方式として、縦電界方式を用い
る液晶表示装置の場合について説明する。
液晶表示装置とは、液晶素子を有する表示装置のことをいう。なお、液晶表示装置は、
複数の画素を駆動させる駆動回路等を含む。また、液晶表示装置は、別の基板上に配置さ
れた制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、液晶モジ
ュールとよぶこともある。
また、図２に示す表示装置が有するトランジスタ１０２は、ゲート電極として機能する
導電層３０４ａと、導電層３０４ａ上のゲート絶縁層として機能する絶縁層３０５、３０
６と、ゲート絶縁層上に形成された酸化物半導体層３０８ａと、酸化物半導体層３０８ａ
上のソース電極及びドレイン電極として機能する導電層３１０ａ、３１０ｂと、を有する
。また、トランジスタ１０２上、より詳しくは、酸化物半導体層３０８ａ、導電層３１０
ａ、３１０ｂ上には、絶縁層３１２、３１４が保護膜として設けられている。
また、トランジスタ１０２のドレイン電極として機能する導電層３１０ｂは、酸化物半
導体層３０８ｂの上面の一部に接して設けられている。酸化物半導体層３０８ｂは、酸化
物半導体層３０８ａと同一工程で形成され、ゲート絶縁層として機能する絶縁層３０６上
に設けられている。なお、酸化物半導体層３０８ｂは、画素３０１において画素電極とし
ての機能を有する。
また、図２に示す表示装置が有する容量素子１０５は、一対の電極間に誘電体層を有す
る。該一対の電極の一方として導電層３０４ｂを用い、該一対の電極の他方として酸化物
半導体層３０８ｂを用いる。また、容量素子１０５の誘電体層は、トランジスタ１０２の
ゲート絶縁層として機能する絶縁層３０５、３０６である。すなわち、絶縁層３０５、３
０６は、トランジスタ１０２と容量素子１０５で共通して設けられている。導電層３０４
ａと重畳する位置の絶縁層３０５、３０６は、トランジスタ１０２のゲート絶縁層として
機能し、導電層３０４ｂと重畳する位置の絶縁層３０５、３０６は、容量素子１０５の誘
電体層として機能する。なお、図２においては、絶縁層３０５、３０６の積層構造を図示
しているが、これに限定されず、単層構造または３層以上の積層構造としてもよい。
酸化物半導体層３０８ａと、酸化物半導体層３０８ｂとは、同一の成膜工程及び同一の
エッチング工程を経て、それぞれ島状に加工された層である。酸化物半導体は、膜中の酸
素欠損及び／又は膜中の水素、水等の不純物濃度によって、抵抗を制御することができる
半導体材料である。そのため、酸化物半導体層３０８ａ及び酸化物半導体層３０８ｂへ酸
素欠損及び／又は不純物濃度が増加する処理、または酸素欠損及び／又は不純物濃度が低
減する処理を選択することによって、同一工程で形成されたそれぞれの酸化物半導体層の
有する抵抗率を制御することができる。
具体的には、画素電極及び容量素子の電極として機能する酸化物半導体層３０８ｂにプ
ラズマ処理を行い、酸化物半導体層３０８ｂの膜中の酸素欠損を増加させる、及び／又は
酸化物半導体層３０８ｂの膜中の水素、水等の不純物を増加させることによって、キャリ
ア密度が高く、低抵抗な酸化物半導体層とすることができる。また、酸化物半導体層３０
８ｂに水素を含む絶縁層を接して形成し、該水素を含む絶縁層から酸化物半導体層３０８
ｂに水素を拡散させることによって、キャリア密度が高く、低抵抗な酸化物半導体層とす
ることができる。
一方、トランジスタ１０２が有する酸化物半導体層３０８ａは、上記プラズマ処理に曝
されないように、絶縁層３１２を設ける。また、絶縁層３１２を設けることによって、水
素を含む絶縁層３１４と接しない構成とする。絶縁層３１２としては、酸素を放出するこ
とが可能な絶縁膜とすることで、酸化物半導体層３０８ａに酸素を供給することができる
。酸素が供給された酸化物半導体層３０８ａは、膜中又は界面の酸素欠損が補填され高抵
抗な酸化物半導体となる。なお、酸素を放出することが可能な絶縁層としては、例えば、
酸化シリコン膜、又は酸化窒化シリコン膜を用いることができる。
また、酸化物半導体層３０８ｂに行うプラズマ処理としては、代表的には、希ガス（Ｈ
ｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、及び窒素の中から選ばれた一種を含むガスを用い
たプラズマ処理が挙げられる。より具体的には、Ａｒ雰囲気下でのプラズマ処理、Ａｒと
水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒ
とアンモニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処
理などが挙げられる。
上記プラズマ処理によって、酸化物半導体層３０８ｂは、酸素が脱離した格子（または
酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損は、キャリアを発生する要因
になり得る場合がある。また、酸化物半導体層３０８ｂの近傍、より具体的には、酸化物
半導体層３０８ｂの下側または上側に接する絶縁膜から、水素が供給され、上記酸素欠損
と水素が結合すると、キャリアである電子を生成する場合がある。したがって、プラズマ
処理によって酸素欠損が増加された酸化物半導体層３０８ｂは、酸化物半導体層３０８ａ
よりもキャリア密度の高い酸化物半導体層である。
一方、酸素欠損が補填され、水素濃度が低減された酸化物半導体層３０８ａは、高純度
真性化、又は実質的に高純度真性化された酸化物半導体層といえる。ここで、実質的に真
性とは、酸化物半導体のキャリア密度が、１×１０１７／ｃｍ３未満であること、好まし
くは１×１０１５／ｃｍ３未満であること、さらに好ましくは１×１０１３／ｃｍ３未満
であることを指す。高純度真性または実質的に高純度真性である酸化物半導体は、キャリ
ア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または
実質的に高純度真性である酸化物半導体層３０８ａは、欠陥準位密度が低いため、トラッ
プ準位密度を低減することができる。
また、高純度真性または実質的に高純度真性である酸化物半導体層３０８ａは、オフ電
流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっ
ても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲にお
いて、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１
３Ａ以下という特性を得ることができる。したがって、酸化物半導体層３０８ａにチャネ
ル領域が形成されるトランジスタ１０２は、電気特性の変動が小さく、信頼性の高いトラ
ンジスタとなる。
また、図２においては、絶縁層３１２は、画素電極及び容量素子の電極として機能する
酸化物半導体層３０８ｂと重なる領域が選択的に除去されるように設けられている。また
、絶縁層３１４は、酸化物半導体層３０８ｂと接して形成した後、一部が除去されてもよ
い。絶縁層３１４として、例えば、水素を含む絶縁層、換言すると水素を放出することが
可能な絶縁層、代表的には水素を含む窒化シリコン膜を用いることで、酸化物半導体層３
０８ｂに水素を供給することができる。水素を放出することが可能な絶縁層としては、膜
中の含有水素濃度が１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。このような
絶縁層を酸化物半導体層３０８ｂに接して形成することで、酸化物半導体層３０８ｂに効
果的に水素を含有させることができる。このように、上述したプラズマ処理と合わせて、
酸化物半導体層に接する絶縁層の構成を変えることによって、酸化物半導体層の抵抗を任
意に調整することができる。
酸化物半導体層３０８ｂに含まれる水素は、金属原子と結合する酸素と反応して水にな
ると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当
該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水
素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場
合がある。したがって、水素が含まれている酸化物半導体層３０８ｂは、酸化物半導体層
３０８ａよりもキャリア密度の高い酸化物半導体層である。
トランジスタ１０２のチャネルが形成される酸化物半導体層３０８ａは水素ができる限
り低減されていることが好ましい。具体的には、酸化物半導体層３０８ａにおいて、二次
イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏ
ｍｅｔｒｙ）により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好まし
くは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃ
ｍ３以下、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１
８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さら
に好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
一方、画素電極及び容量素子の電極として機能する酸化物半導体層３０８ｂは、酸化物
半導体層３０８ａよりも水素濃度及び／又は酸素欠損量が多く、低抵抗化された酸化物半
導体層である。
なお、図１および図２に示す表示装置のその他の構成要素については、表示装置の作製
方法において、詳細に説明を行う。
＜表示装置の作製方法＞
図１及び図２に示す表示装置の作製方法の一例について、図３乃至図６を用いて説明す
る。
まず、基板３０２上に導電層３０４ａ及び導電層３０４ｂを形成し、導電層３０４ａ及
び導電層３０４ｂ上に絶縁層３０５、３０６を形成する。その後、絶縁層３０６上に酸化
物半導体層３０７を形成する（図３（Ａ）参照）。
基板３０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板３０２として用いてもよい。また、シリコンや炭化シリコンなど
の単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、
ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたも
のを、基板３０２として用いてもよい。なお、基板３０２として、ガラス基板を用いる場
合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ
）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ
）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の
表示装置を作製することができる。また、基板３０２として、可撓性基板を用い、可撓性
基板上に直接、表示素子やトランジスタ１０２等を形成してもよい。
導電層３０４ａ、３０４ｂの材料としては、モリブデン、チタン、タンタル、タングス
テン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料又はこれらを主
成分とする合金材料を用いて形成することができる。また、導電層３０４ａ、３０４ｂと
してリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッ
ケルシリサイド等のシリサイド膜を用いてもよい。導電層３０４ａ、３０４ｂとしては、
単層構造としてもよいし、積層構造としてもよい。導電層３０４ａ、３０４ｂとしては、
テーパ形状としてもよく、例えばテーパ角を１５°以上７０°以下とすればよい。ここで
、テーパ角とは、テーパ形状を有する層の側面と、当該層の底面との間の角度を指す。
絶縁層３０５、３０６は、トランジスタ１０２のゲート絶縁層、及び容量素子１０５の
誘電体層に相当する絶縁層である。絶縁層３０５、３０６としては、プラズマＣＶＤ法、
スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜
、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化
ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン
膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いること
ができる。なお、絶縁層３０５、３０６の積層構造とせずに、上述の材料から選択された
単層の絶縁層を用いてもよい。
なお、酸化物半導体層３０７と接する絶縁層３０６は、酸化物絶縁層であることが好ま
しく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することが
より好ましい。絶縁層３０６に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶
縁層３０６を形成すればよい。又は、成膜後の絶縁層３０６に酸素を導入して、酸素過剰
領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、
プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
本実施の形態では、絶縁層３０５として窒化シリコン層を形成し、絶縁層３０６として
酸化シリコン層を形成する。窒化シリコン層は、酸化シリコン層と比較して比誘電率が高
く、酸化シリコン層と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ
１０２のゲート絶縁層及び容量素子１０５の誘電体層として機能する絶縁層３０５として
、窒化シリコン層を含むことで絶縁層を物理的に厚膜化することができる。よって、トラ
ンジスタ１０２及び容量素子１０５の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上さ
せて、トランジスタ１０２及び容量素子１０５の静電破壊を抑制することができる。
酸化物半導体層３０７は、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ｍは
、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆを表す）を含むＩｎ−Ｍ−
Ｚｎ酸化物で表記される膜を含むことが好ましい。または、ＩｎとＺｎの双方を含むこと
が好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らす
ため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ア
ルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザー
としては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（
Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム
（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビ
ウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等があ
る。
酸化物半導体層３０７を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸
化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化
物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物
、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、
Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ
−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、
Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ
−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を
用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有す
る酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺ
ｎ以外の金属元素が入っていてもよい。
酸化物半導体層３０７の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉ
ｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。
酸化物半導体層３０７を成膜する際、できる限り膜中に含まれる水素濃度を低減させる
ことが好ましい。水素濃度を低減させるには、例えば、スパッタリング法を用いて成膜を
行う場合には、成膜室内を高真空排気するのみならずスパッタガスの高純度化も必要であ
る。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好まし
くは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にま
で高純度化したガスを用いることで酸化物半導体層３０７に水分等が取り込まれることを
可能な限り防ぐことができる。
また、成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライ
オポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また
、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは
、例えば、水素分子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子
を含む化合物も）等の排気能力が高いため、クライオポンプを用いて排気した成膜室で成
膜した膜中に含まれる不純物の濃度を低減できる。
また、酸化物半導体層３０７をスパッタリング法で成膜する場合、成膜に用いる金属酸
化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上
１００％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜さ
れる膜を緻密な膜とすることができる。
なお、基板３０２を高温に保持した状態で酸化物半導体層３０７を形成することも、酸
化物半導体層３０７中に含まれうる不純物濃度を低減するのに有効である。基板３０２を
加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が
２００℃以上３５０℃以下とすればよい。
次に、酸化物半導体層３０７を所望の形状に加工することで、島状の酸化物半導体層３
０８ａ及び酸化物半導体層３０８ｃを形成する（図３（Ｂ）参照）。
また、のちに酸化物半導体層３０８ｂとなる酸化物半導体層３０８ｃと、酸化物半導体
層３０８ａは、酸化物半導体層３０７より加工して形成されるため、少なくとも同一の金
属元素を有する。また、酸化物半導体層３０７のエッチング加工の際に、酸化物半導体層
３０７のオーバーエッチングによって絶縁層３０６の一部（酸化物半導体層３０８ａ及び
酸化物半導体層３０８ｃから露出した領域）がエッチングされ膜厚が減少することがある
。
島状の酸化物半導体層３０８ａ及び酸化物半導体層３０８ｃを形成後、熱処理を行う。
熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上４００℃以下、より好ま
しくは３２０℃以上３７０℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ
以上含む雰囲気、又は減圧雰囲気で行えばよい。また、熱処理の雰囲気は、不活性ガス雰
囲気で熱処理を行った後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む
雰囲気で行ってもよい。ここでの加熱処理によって、絶縁層３０５、３０６、及び酸化物
半導体層３０８ａ、３０８ｃの少なくとも一から水素や水などの不純物を除去することが
できる。なお、当該熱処理は、酸化物半導体層３０７を島状に加工する前に行ってもよい
。
なお、酸化物半導体をチャネル形成領域として用いるトランジスタ１０２に安定した電
気特性を付与するためには、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性
または実質的に真性にすることが有効である。
次に、絶縁層３０６、及び酸化物半導体層３０８ａ、３０８ｃ上に導電層３１０ａ、３
１０ｂ、及び絶縁層３１２を形成する（図３（Ｃ）参照）。
導電層３１０ａ、３１０ｂの材料としては、アルミニウム、チタン、クロム、ニッケル
、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンか
らなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる
ことができる。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン
膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を
積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上
に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン
膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜また
は窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリ
ブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、
酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。また、導電層３１０ａ、３１
０ｂは、例えば、スパッタリング法を用いて形成することができる。
絶縁層３１２としては、例えば、厚さ１５０ｎｍ以上４００ｎｍ以下の酸化シリコン膜
、酸化窒化シリコン膜、酸化アルミニウム膜等を用いることができる。本実施の形態にお
いては、絶縁層３１２として、厚さ３００ｎｍの酸化窒化シリコン膜を用いる。また、絶
縁層３１２は、例えば、ＰＥ−ＣＶＤ法を用いて形成することができる。
次に、絶縁層３１２を所望の形状に加工することで、開口部３６２を形成する（図４（
Ａ）参照）。
なお、開口部３６２は、酸化物半導体層３０８ｃが露出するように形成する。開口部３
６２の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、
開口部３６２の形成方法としては、これに限定されず、ウエットエッチング法、またはド
ライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。なお、
開口部３６２を形成するためのエッチング工程によって、酸化物半導体層３０８ｃの膜厚
が減少する場合がある。
この後、熱処理を行うことが好ましい。熱処理によって、絶縁層３１２に含まれる酸素
の一部を酸化物半導体層３０８ａに移動させ、酸化物半導体層３０８ａ中の酸素欠損を補
填することが可能である。この結果、酸化物半導体層３０８ａに含まれる酸素欠損量を低
減することができる。一方、絶縁層３１２と接しない酸化物半導体層３０８ｃの酸素欠損
量は低減されないため、酸化物半導体層３０８ｃは、酸化物半導体層３０８ａより多くの
酸素欠損を含有することとなる。熱処理の条件としては、酸化物半導体層３０８ａ、３０
８ｃを形成後の熱処理と同様とすることができる。
次に、開口部３６２を覆うように、絶縁層３１２、及び酸化物半導体層３０８ｃ上に絶
縁層３１４を形成する。絶縁層３１４を形成することによって、酸化物半導体層３０８ｃ
は、酸化物半導体層３０８ｂとなる（図４（Ｂ）参照）。
絶縁層３１４は、水素を含む。絶縁層３１４の水素が酸化物半導体層３０８ｃに拡散す
ると、酸化物半導体層３０８ｃにおいて水素は酸素欠損と結合し、キャリアである電子が
生成される。その結果、酸化物半導体層３０８ｃの抵抗率が低下し、酸化物半導体層３０
８ｂとなる。
酸化物半導体層３０８ｂの抵抗率は、少なくとも酸化物半導体層３０８ａよりも低く、
好ましくは、１×１０−３Ω・ｃｍ以上１×１０４Ω・ｃｍ未満、さらに好ましくは、１
×１０−３Ω・ｃｍ以上１×１０−１Ω・ｃｍ未満であるとよい。なお、絶縁層３１４は
、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、トランジスタ
１０２に含まれる酸化物半導体層３０８ａへ拡散するのを防ぐ効果も奏する。
絶縁層３１４としては、例えば、厚さ５０ｎｍ以上４００ｎｍ以下の窒化シリコン膜、
又は窒化酸化シリコン膜等を用いることができる。本実施の形態においては、絶縁層３１
４として、厚さ１００ｎｍの窒化シリコン膜を用いる。
また、上記窒化シリコン膜は、ブロック性を高めるために、高温で成膜されることが好
ましく、例えば基板温度１００℃以上基板の歪み点以下、より好ましくは３００℃以上４
００℃以下の温度で加熱して成膜することが好ましい。但し、高温で成膜する場合は、酸
化物半導体層３０８ａから酸素が脱離し、キャリア濃度が上昇する現象が発生することが
あるため、このような現象が発生しない温度とする。
また、酸化物半導体層３０８ｂの形成に伴い、容量素子１０５が作製される。容量素子
１０５は、一対の電極間に誘電体層が挟持された構造であり、一対の電極の一方が導電層
３０４ｂであり、一対の電極の他方が酸化物半導体層３０８ｂである。また、絶縁層３０
５、３０６が容量素子１０５の誘電体層として機能する。
次に、絶縁層３１４を所望の形状に加工することで、開口部３６４を形成する（図４（
Ｃ）参照）。
なお、開口部３６４は、酸化物半導体層３０８ｂが露出するように形成する。開口部３
６４の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、
開口部３６４の形成方法としては、これに限定されず、ウエットエッチング法、またはド
ライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。なお、
開口部３６４を形成するためのエッチング工程によって、酸化物半導体層３０８ｂの膜厚
が減少する場合がある。
また、開口部３６４の形成によって、酸化物半導体層３０８ｂが露出した領域は、画素
電極及び容量素子の一方の電極として機能する。
以上の工程によって、トランジスタ１０２と、容量素子１０５と、画素電極と、を同一
基板上に形成することができる。
次に、基板３０２に対向して設けられる基板３４２の下方に形成される構造について、
以下説明を行う。
基板３４２の下方には、有色性を有する膜（以下、有色層３４６という。）が形成され
ている。有色層３４６は、カラーフィルタとしての機能を有する。また、有色層３４６に
隣接する遮光層３４４が基板３４２の下方に形成される。遮光層３４４は、ブラックマト
リクスとして機能する。また、有色層３４６は、必ずしも設ける必要はなく、例えば、表
示装置が白黒の場合等は、有色層３４６を設けない構成としてもよい。
有色層３４６は、特定の波長帯域の光を透過する有色膜であればよく、例えば、赤色の
波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過する緑
色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフィルタ
などを用いることができる。
遮光層３４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属
膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
また、有色層３４６の下方には、絶縁層３４８が形成されている。絶縁層３４８は、平
坦化層としての機能、または有色層３４６が含有しうる不純物を液晶素子側へ拡散するの
を抑制する機能を有する。
次に、基板３０２に対向して設けられる基板３４２の下方に形成される構造の作製方法
について、以下説明を行う。
まず、基板３４２を準備する。基板３４２としては、基板３０２に示す材料を援用する
ことができる。次に、基板３４２の下方に遮光層３４４、有色層３４６を形成する。遮光
層３４４及び有色層３４６は、様々な材料を用いて、印刷法、インクジェット法、フォト
リソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。
次に、遮光層３４４、及び有色層３４６の下方に絶縁層３４８を形成する。絶縁層３４
８としては、例えば、アクリル系樹脂等の有機絶縁膜を用いることができる。絶縁層３４
８を形成することによって、例えば、有色層３４６中に含まれる不純物等を液晶層３２０
側に拡散することを抑制することができる。ただし、絶縁層３４８は、必ずしも設ける必
要はなく、絶縁層３４８を形成しない構造としてもよい。
次に、絶縁層３４８の下方に導電層３５０を形成する。導電層３５０に用いることので
きる導電層としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含
むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジ
ウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、
酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いること
ができる。また、導電層３５０に用いることのできる導電層は、例えば、スパッタリング
法を用いて形成することができる。
以上の工程で基板３４２の下方に形成される構造を形成することができる。
次に、基板３０２上、より詳しくは基板３０２上に形成された絶縁層３１４、及び酸化
物半導体層３０８ｂ上に配向膜３１８を形成する。また、基板３４２の下方、より詳しく
は基板３４２の下方に形成された導電層３５０の下方に配向膜３５２を形成する。配向膜
３１８、配向膜３５２は、ラビング法、光配向法等を用いて形成することができる。その
後、基板３０２と、基板３４２との間に液晶層３２０を形成する。液晶層３２０の形成方
法としては、ディスペンサ法（滴下法）や、基板３０２と基板３４２とを貼り合わせてか
ら毛細管現象を用いて液晶を注入する注入法を用いることができる。
以上の工程で、図２に示す表示装置を作製することができる。
＜変形例１＞
次に、表示装置に含まれるトランジスタ１０２、容量素子１０５、及び画素電極の変形
例について図５を用いて説明を行う。なお、図５は、図２に示す表示装置の変形例の断面
図であり、図２に示す同様の箇所、または同様の機能を有する部分については、同様の符
号を付し、その詳細の説明は省略する。
図５に示す表示装置は、図２に示す表示装置との違いとして、開口部３６２の代わりに
開口部３６６が形成されている。
開口部３６６は、絶縁層３１２、３１４を連続して形成した後、酸化物半導体層３０８
ｂが露出するようにエッチングすることで形成することができる。より、具体的には、図
３及び図６を用いて図５に示す表示装置の作製方法の一例について説明する。
＜表示装置の作製方法（変形例）＞
先に説明した作製方法と同様に、酸化物半導体層３０８ａ、３０８ｃ上に導電層３１０
ａ、３１０ｂ、及び絶縁層３１２を形成する（図３（Ｃ）参照）。
次に、絶縁層３１２上に絶縁層３１４を形成する（図６（Ａ）参照）。
絶縁層３１２及び絶縁層３１４は、真空中で連続して形成することで、絶縁層３１２と
絶縁層３１４との間に不純物の混入を抑制できるため好ましい。
次に、絶縁層３１２、３１４を所望の形状に加工することで、開口部３６６を形成する
（図６（Ｂ）参照）。
なお、開口部３６６は、酸化物半導体層３０８ｃが露出するように形成する。開口部３
６６の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、
開口部３６６の形成方法としては、これに限定されず、ウエットエッチング法、またはド
ライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。なお、
開口部３６６を形成するためのエッチング工程によって、酸化物半導体層３０８ｃの膜厚
が減少する場合がある。
この後、熱処理を行うことが好ましい。熱処理によって、絶縁層３１２に含まれる酸素
の一部を酸化物半導体層３０８ａに移動させ、酸化物半導体層３０８ａ中の酸素欠損を補
填することが可能である。この結果、酸化物半導体層３０８ａに含まれる酸素欠損量を低
減することができる。一方、絶縁層３１２と接しない酸化物半導体層３０８ｃの酸素欠損
量は低減されないため、酸化物半導体層３０８ｃは、酸化物半導体層３０８ａより多くの
酸素欠損を含有することとなる。熱処理の条件は、酸化物半導体層３０８ａ、３０８ｃを
形成後の熱処理と同様とすることができる。
次に、酸化物半導体層３０８ｃにプラズマ処理を行う。より具体的には、酸化物半導体
層３０８ｃ、及び絶縁層３１４にプラズマ処理を行い、該プラズマ処理によって、酸化物
半導体層３０８ｃが酸素欠損及び／又は不純物濃度が増加した酸化物半導体層３０８ｂと
なる（図６（Ｃ）参照）。
なお、図６（Ｃ）中に示す矢印は、プラズマ処理を模式的に表しており、酸化物半導体
層３０８ｂ、及び絶縁層３１４の表面近傍にプラズマを照射する。該プラズマ処理条件と
しては、代表的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、及び窒素の中か
ら選ばれた一種を含むガスを用いた処理が挙げられる。より具体的には、Ａｒ雰囲気下で
のプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下
でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理、または窒素
雰囲気下でのプラズマ処理などが挙げられる。
上記プラズマ処理によって、酸化物半導体層３０８ｃは、プラズマダメージによる酸素
欠損の増加、あるいはプラズマ処理に用いるガス種が酸化物半導体層３０８ｃ中に導入さ
れることによって、低抵抗化となり酸化物半導体層３０８ｂとなる。
なお、プラズマ処理を行う装置としては、例えば、プラズマＣＶＤ装置、アッシング装
置、スパッタリング装置、エッチング装置などが挙げられる。本実施の形態においては、
プラズマＣＶＤ装置を用いて、Ａｒ雰囲気下、処理圧力が２００Ｐａ、電力が２７ＭＨｚ
帯のＲＦ電源を用い１ｋＷ、処理時間が３００ｓｅｃ、処理温度が３５０℃の条件下でプ
ラズマ処理を行うこととする。
なお、図６（Ｃ）に示すプラズマ処理時において、酸化物半導体層３０８ａは、絶縁層
３１２、３１４によって、その表面が保護されている。したがって、酸化物半導体層３０
８ａは、プラズマ処理によって、その表面がプラズマに曝されることが無いため、酸素欠
損及び／又は水素濃度の増加を抑制することができる。別言すると、酸化物半導体層３０
８ａは、ｉ型、または実質的にｉ型の酸化物半導体層とすることができる。
＜変形例２＞
次に、図７（Ａ）に示す表示装置は、表示装置に含まれるトランジスタ１０２に用いる
酸化物半導体層３０８ａを、酸化物半導体層３０７ａ及び酸化物半導体層３０９ａの積層
構造にした例である。また、図７（Ａ）に示す表示装置は、表示装置に含まれる容量素子
１０５及び画素電極に用いる酸化物半導体層３０８ｂを、酸化物半導体層３０７ｂ及び酸
化物半導体層３０９ｂの積層構造にした例である。したがって、その他の構成は、図２に
示す表示装置と同じであり、先の説明を参酌することができる。
酸化物半導体層３０７ａ、３０７ｂ（以下、明細書において酸化物半導体層３０７とも
表記する）と、酸化物半導体層３０９ａ、３０９ｂ（以下、明細書において酸化物半導体
層３０９とも表記する）と、は、少なくとも一の同じ金属元素を有する金属酸化物を用い
ることが好ましい。または、酸化物半導体層３０７と酸化物半導体層３０９の構成元素を
同一とし、両者の組成を異ならせてもよい。
酸化物半導体層３０７がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌ
ａ、Ｃｅ、ＮｄまたはＨｆを表す）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用い
るスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすこと
が好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：
Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝５：５：６（１：１：１．２）、Ｉｎ：Ｍ：Ｚ
ｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体層３０７の金属元素の原子数
比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数
比のプラスマイナス２０％の変動を含む。
なお、酸化物半導体層３０７がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除い
てのＩｎとＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔ
ｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉ
ｃ％未満とする。
酸化物半導体層３０７は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以
上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半
導体を用いることで、トランジスタ１０２のオフ電流を低減することができる。
酸化物半導体層３０７の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１
００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体層３０９は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−
Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ
）であり、且つ酸化物半導体層３０７よりも伝導帯の下端のエネルギーが真空準位に近く
、代表的には、酸化物半導体層３０９の伝導帯の下端のエネルギーと、酸化物半導体層３
０７の伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．
１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、
または０．４ｅＶ以下である。即ち、酸化物半導体層３０９の電子親和力と、酸化物半導
体層３０７の電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以
上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０
．４ｅＶ以下である。
酸化物半導体層３０９が前述の元素ＭをＩｎより高い原子数比で有することで、以下の
効果を有する場合がある。（１）酸化物半導体層３０９のエネルギーギャップを大きくす
る。（２）酸化物半導体層３０９の電子親和力を小さくする。（３）外部からの不純物を
遮蔽する。（４）酸化物半導体層３０７と比較して、絶縁性が高くなる。また、元素Ｍは
酸素との結合力が強い金属元素であるため、ＭをＩｎより高い原子数比で有することで、
酸素欠損が生じにくくなる。
酸化物半導体層３０９がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩ
ｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍ
ｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ
％以上とする。
また、酸化物半導体層３０７、及び酸化物半導体層３０９がＩｎ−Ｍ−Ｚｎ酸化物（Ｍ
はＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、酸化物半導体層
３０７と比較して、酸化物半導体層３０９に含まれるＭの原子数比が大きく、代表的には
、酸化物半導体層３０７に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍
以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体層３０９をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化
物半導体層３０７をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ
１がｙ２／ｘ２よりも大きく、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上
である。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好まし
くは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき、酸化物半導体層におい
て、ｙ２がｘ２以上であると、当該酸化物半導体層を用いたトランジスタ１０２に安定し
た電気特性を付与できるため好ましい。ただし、ｙ２がｘ２の３倍以上になると、当該酸
化物半導体層を用いたトランジスタ１０２の電界効果移動度が低下してしまうため、ｙ２
はｘ２の３倍未満であると好ましい。
酸化物半導体層３０９がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜す
るために用いるスパッタリングターゲットの金属元素の原子数比は、Ｍ＞Ｉｎ、更にはＺ
ｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子
数比として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：３、Ｉｎ：Ｇ
ａ：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：３：５、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６
、Ｉｎ：Ｇａ：Ｚｎ＝１：３：７、Ｉｎ：Ｇａ：Ｚｎ＝１：３：８、Ｉｎ：Ｇａ：Ｚｎ＝
１：３：９、Ｉｎ：Ｇａ：Ｚｎ＝１：３：１０、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４、Ｉｎ：
Ｇａ：Ｚｎ＝１：６：５、Ｉｎ：Ｇａ：Ｚｎ＝１：６：６、Ｉｎ：Ｇａ：Ｚｎ＝１：６：
７、Ｉｎ：Ｇａ：Ｚｎ＝１：６：８、Ｉｎ：Ｇａ：Ｚｎ＝１：６：９、Ｉｎ：Ｇａ：Ｚｎ
＝１：６：１０が好ましい。なお、上記スパッタリングターゲットを用いて成膜された酸
化物半導体層３０７、及び酸化物半導体層３０９に含まれる金属元素の原子数比はそれぞ
れ、誤差として上記スパッタリングターゲットに含まれる金属元素の原子数比のプラスマ
イナス２０％の変動を含む。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、酸化物半導体層３０７のキャリア密度や不純
物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとする
ことが好ましい。
酸化物半導体層３０９は、後に形成する絶縁層３１２又は絶縁層３１４を形成する際の
、酸化物半導体層３０７へのダメージ緩和膜としても機能する。酸化物半導体層３０９の
厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍとする。
トランジスタ１０２に含まれる酸化物半導体層３０７ａにおいて、第１４族元素の一つ
であるシリコンや炭素が含まれると、酸化物半導体層３０７ａにおいて酸素欠損が増加し
、ｎ型化してしまう。このため、酸化物半導体層３０７ａにおけるシリコンや炭素の濃度
、または酸化物半導体層３０９ａと、酸化物半導体層３０７ａとの界面近傍のシリコンや
炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／
ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体層３０７ａにおいて、二次イオン質量分析法により得られるアルカ
リ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好まし
くは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は
、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が
増大してしまうことがある。このため、酸化物半導体層３０７ａのアルカリ金属またはア
ルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体層３０７ａに窒素が含まれていると、キャリアである電子が生じ、
キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を
用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜に
おいて、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析
法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好まし
い。
なお、図７（Ａ）に示すトランジスタ１０２では、ゲート電極として機能する導電層３
０４ａ側に位置し、キャリアの主な移動経路となる酸化物半導体層３０７ａと絶縁層３１
２との間に、酸化物半導体層３０９ａが設けられている。これにより、酸化物半導体層３
０９ａと絶縁層３１２の間において、不純物及び欠陥によりトラップ準位が形成されても
、当該トラップ準位と酸化物半導体層３０７ａとの間には隔たりがある。この結果、酸化
物半導体層３０７ａを流れる電子がトラップ準位に捕獲されにくく、トランジスタ１０２
のオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる
。また、トラップ準位に電子が捕獲されると、該電子がマイナスの固定電荷となってしま
う。この結果、トランジスタ１０２のしきい値電圧が変動してしまう。しかしながら、酸
化物半導体層３０７ａとトラップ準位との間に隔たりがあるため、トラップ準位における
電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
なお、酸化物半導体層３０７ａ及び酸化物半導体層３０９ａは、各層を単に積層するの
ではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化す
る構造）が形成されるように作製する。すなわち、各層の界面にトラップ中心や再結合中
心のような欠陥準位を形成するような不純物が存在しないような積層構造とする。仮に、
積層された酸化物半導体層３０７ａ及び酸化物半導体層３０９ａの間に不純物が混在して
いると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは
再結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装
置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層するこ
とが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体層にとって
不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポン
プを用いて高真空排気（５×１０−７Ｐａ〜１×１０−４Ｐａ程度まで）することが好ま
しい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバ
ー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい
。
ここで、トランジスタ１０２に含まれる積層構造のバンド構造について、図７（Ｂ）を
用いて説明する。
図７（Ｂ）は、トランジスタ１０２に含まれるバンド構造の一部を模式的に示している
。ここでは、絶縁層３０６及び絶縁層３１２として酸化シリコン層を設けた場合について
説明する。なお、図７（Ｂ）に表すＥｃＩ１は絶縁層３０６として用いる酸化シリコン層
の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体層３０７ａの伝導帯下端のエ
ネルギーを示し、ＥｃＳ２は酸化物半導体層３０９ａの伝導帯下端のエネルギーを示し、
ＥｃＩ２は絶縁層３１２として用いる酸化シリコン層の伝導帯下端のエネルギーを示す。
図７（Ｂ）に示すように、酸化物半導体層３０７ａ及び酸化物半導体層３０９ａにおい
て、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変
化するともいうことができる。これは、酸化物半導体層３０７ａと酸化物半導体層３０９
ａが共通の元素を含み、酸化物半導体層３０７ａ及び酸化物半導体層３０９ａの間で、酸
素が相互に移動することで混合層が形成されるためであるということができる。
図７（Ｂ）より、酸化物半導体層３０８ａにおいて酸化物半導体層３０７ａがウェル（
井戸）となり、酸化物半導体層３０８ａを用いたトランジスタにおいて、チャネル領域が
酸化物半導体層３０７ａに形成されることがわかる。なお、酸化物半導体層３０８ａは、
伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体層３０７ａと酸化物
半導体層３０９ａとが連続接合している、ともいえる。
なお、図７（Ｂ）に示すように、酸化物半導体層３０９ａと、絶縁層３１２との界面近
傍には、絶縁層３１２の構成元素であるシリコンまたは炭素等の不純物や欠陥に起因した
トラップ準位が形成され得るものの、酸化物半導体層３０９ａが設けられることにより、
酸化物半導体層３０７ａと該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ１
とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体層３０７ａの電子が該エネルギ
ー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで
、絶縁層３１２との界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプ
ラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差を、０
．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変
動が低減され、安定した電気特性となるため好適である。
また、図７（Ａ）に示す構成においては、容量素子１０５の一方の電極、及び画素電極
は、酸化物半導体層３０７ｂ及び酸化物半導体層３０９ｂの積層構造である。該積層構造
は、酸化物半導体層３０９ｂに接する絶縁膜からの水素の拡散、またはプラズマ処理によ
る不純物の注入及び／又は拡散によって、酸化物半導体層３０７ｂと酸化物半導体層３０
９ｂの積層構造の導電性が向上する。したがって、酸化物半導体層３０７ｂ、３０９ｂは
、容量素子１０５の１つの電極として機能と、画素電極としての機能とを有する。
＜変形例３＞
次に、本発明の一態様の表示装置として、表示素子に発光素子を用いた構成の例につい
て図８を用いて説明を行う。なお、図８は、図２に示す表示装置の変形例の断面図である
。したがって、図２に示す同様の箇所、または同様の機能を有する部分については、同様
の符号を付し、その詳細の説明は省略する。
図８に示す表示装置は、図２に示す表示装置の液晶素子３２２の代わりに、発光素子３
７０を用いた構成である。発光素子３７０は、一対の電極間に発光層が挟持されている。
具体的には、発光素子３７０は、一対の電極の一方として画素電極の機能を有する酸化物
半導体層３０８ｂと、一対の電極の他方として機能する電極３７４と、該一対の電極間に
挟持された発光層３７２と、を有する。
発光素子３７０は、例えば、エレクトロルミネッセンスを利用する発光素子を適用する
ことができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物
であるか、無機化合物であるかによって区別され、前者は有機ＥＬ素子、後者は無機ＥＬ
素子と呼ばれている。図８においては、発光素子３７０として、有機ＥＬ素子を用いた構
成について、以下説明を行う。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正
孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキ
ャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形
成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよ
うな発光素子は、電流励起型の発光素子と呼ばれる。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。
そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り
出す上面射出（トップエミッションともいう）や、基板側の面から発光を取り出す下面射
出（ボトムエミッションともいう）や、基板側及び基板とは反対側の面から発光を取り出
す両面射出（デュアルエミッションともいう）構造の発光素子があり、どの射出構造の発
光素子も適用することができる。
図８に示す表示装置は、基板３０２側から光を取り出すことのできる、所謂ボトムエミ
ッション構造の表示装置である。したがって、発光素子３７０の一対の電極の一方として
機能する酸化物半導体層３０８ｂは、透光性を有する。また、発光素子３７０の一対の電
極の他方として機能する電極３７４は、反射性を有する。
表示素子である発光素子３７０は、トランジスタ１０２と電気的に接続している。なお
、図８において、発光素子３７０の構成は、画素電極として機能する酸化物半導体層３０
８ｂと、発光層３７２と、電極３７４の積層構造であるが、示した構成に限定されない。
例えば、発光層３７２から取り出す光の方向などに合わせて、発光素子３７０の構成は適
宜変えることができる。
発光層３７２は、単数の層で構成されていても、複数の層が積層されるように構成され
ていてもどちらでも良い。
発光素子３７０に酸素、水素、水分、二酸化炭素等が侵入しないように、電極３７４上
に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、酸
化アルミニウム膜等を形成することができる。また、基板３０２と基板３４２の間には充
填材３７６が設けられ密封されている。このように外気に曝されないように気密性が高く
、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカ
バー材でパッケージング（封入）することが好ましい。
また、図８に示す表示装置においては、酸化物半導体層３０８ｂの外周を覆うように絶
縁層３１４上に隔壁３６８が設けられている。
隔壁３６８は、有機樹脂または無機絶縁材料を用いることができる。有機樹脂としては
、例えば、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、シロキサン系樹脂、
エポキシ系樹脂、またはフェノール系樹脂等を用いることができる。無機絶縁材料として
は、酸化シリコン、酸化窒化シリコン等を用いることができる。特に、感光性の樹脂を用
いることで、隔壁３６８の作製が容易となるため好ましい。また、図８においては、隔壁
３６８を設ける構成について例示したが、これに限定されない。例えば、隔壁３６８を設
けない構成としても良い。
電極３７４としては、例えば、反射性を有する導電膜を用いることができる。電極３７
４は、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（
Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバ
ルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ
）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ
、又は複数種を用いて形成することができる。
充填材３７６としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）系樹脂、アクリル系
樹脂、ポリイミド系樹脂、エポキシ系樹脂、シリコーン系樹脂、ＰＶＢ（ポリビニルブチ
ラル）系樹脂またはＥＶＡ（エチレンビニルアセテート）系樹脂を用いることができる。
例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）
、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸によ
り反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
本実施の形態に示す表示装置は、トランジスタのチャネル形成領域として機能する酸化
物半導体層３０８ａと、容量素子の電極及び画素電極として機能する酸化物半導体層３０
８ｂを、同時に形成することができる。酸化物半導体層３０８ａは、絶縁層３０６及び絶
縁層３１２等の、酸化物半導体層との界面特性を向上させることが可能な材料で形成され
る層と接しているため、酸化物半導体層３０８ａは、半導体としての機能を有する。した
がって、酸化物半導体層３０８ａを有するトランジスタは、優れた電気特性を有する。一
方、画素電極及び容量素子の一方の電極として機能する酸化物半導体層３０８ｂは、水素
を含む雰囲気でのプラズマ処理または水素を含む絶縁層からの拡散により不純物が注入さ
れる。このため、酸化物半導体層３０８ｂに水素が拡散すると、酸化物半導体層３０８ｂ
において、水素は酸素と結合し、キャリアである電子が生成される。この結果、酸化物半
導体層３０８ｂは、導電性が高くなり導体として機能する。すなわち、酸化物半導体層３
０８ｂは、導電性の高い酸化物半導体層ともいえる。
また、本実施の形態に示す表示装置は、トランジスタのゲート電極と同時に、容量素子
の一方となる電極を形成する。また、トランジスタの酸化物半導体層と同時に、容量素子
の他方となる電極を形成する。なお、容量素子の他方となる電極は、画素電極としての機
能も有する。また、トランジスタのゲート絶縁層と同時に、容量素子の誘電体層を形成す
る。このように、容量素子及び画素電極を形成するために、新たに導電層、及び／又は誘
電体層を形成する工程が不要であり、表示装置の作製工程を削減することができる。した
がって、作製コストが低減された表示装置を提供することができる。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１のトランジスタ、容量素子の電極、及び画素電極に適
用可能な酸化物半導体層の一例について説明する。
＜酸化物半導体層の結晶性＞
以下では、酸化物半導体層の構造について説明する。
酸化物半導体層は、非単結晶酸化物半導体層と単結晶酸化物半導体層とに大別される。
非単結晶酸化物半導体層とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙ
ｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体
層、微結晶酸化物半導体層、非晶質酸化物半導体層などをいう。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの
結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−
ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体
内に収まる大きさの場合も含まれる。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃ
ｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち
結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、Ｃ
ＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観
察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹
凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度
で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「
垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。
従って、８５°以上９５°以下の場合も含まれる。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面Ｔ
ＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有し
ていることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）
装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ
膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピーク
が現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属され
ることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に
概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐ
ｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピーク
は、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸
化物半導体層であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）
として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面
に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを
５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は
不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に
配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を
行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面ま
たは上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の
形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成
面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ
膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ
法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現
れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向
性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍
にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
なお、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表
す。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体層である。不純物は、水素、炭素
、シリコン、遷移金属元素などの酸化物半導体層の主成分以外の元素である。特に、シリ
コンなどの、酸化物半導体層を構成する金属元素よりも酸素との結合力の強い元素は、酸
化物半導体層から酸素を奪うことで酸化物半導体層の原子配列を乱し、結晶性を低下させ
る要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半
径（または分子半径）が大きいため、酸化物半導体層内部に含まれると、酸化物半導体層
の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体層に含まれる不
純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体層である。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特
性の変動が小さい。
次に、微結晶酸化物半導体層について説明する。
微結晶酸化物半導体層は、ＴＥＭによる観察像では、明確に結晶部を確認することがで
きない場合がある。微結晶酸化物半導体層に含まれる結晶部は、１ｎｍ以上１００ｎｍ以
下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎ
ｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓ
ｔａｌ）を有する酸化物半導体層を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏ
ｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、Ｔ
ＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以
上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異な
る結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。
従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体層と区別が付かない
場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ
装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を
示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径（例えば
５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと
、ハローパターンのような回折像が観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大
きさと近いか結晶部より小さい径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電
子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、
ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度
の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を
行うと、リング状の領域内に複数のスポットが観測される場合がある。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体層よりも規則性の高い酸化物半導体層である。そ
のため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体層よりも欠陥準位密度が低くなる。ただし
、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−
ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
なお、酸化物半導体層は、例えば、非晶質酸化物半導体層、微結晶酸化物半導体層、Ｃ
ＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
＜ＣＡＡＣ−ＯＳ膜の成膜方法＞
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲット
を用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオン
が衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、
ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離す
ることがある。この場合、当該平板状またはペレット状のスパッタリング粒子が、結晶状
態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
平板状またはペレット状のスパッタリング粒子は、例えば、ａ−ｂ面に平行な面の円相
当径が３ｎｍ以上１０ｎｍ以下、厚さ（ａ−ｂ面に垂直な方向の長さ）が０．７ｎｍ以上
１ｎｍ未満である。なお、平板状またはペレット状のスパッタリング粒子は、ａ−ｂ面に
平行な面が正三角形または正六角形であってもよい。ここで、面の円相当径とは、面の面
積と等しい正円の直径をいう。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の基板温度を高めることで、基板到達後にスパッタリング粒子のマイグレーショ
ンが起こる。具体的には、基板温度を１００℃以上７４０℃以下、好ましくは２００℃以
上５００℃以下として成膜する。成膜時の基板温度を高めることで、平板状またはペレッ
ト状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。このとき、スパッタリング粒子が正に
帯電することで、スパッタリング粒子同士が反発しながら基板に付着するため、スパッタ
リング粒子が偏って不均一に重なることがなく、厚さの均一なＣＡＡＣ−ＯＳ膜を成膜す
ることができる。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００
体積％とする。
または、ＣＡＡＣ−ＯＳ膜は、以下の方法により形成する。
まず、第１の酸化物半導体層を１ｎｍ以上１０ｎｍ未満の厚さで成膜する。第１の酸化
物半導体層はスパッタリング法を用いて成膜する。具体的には、基板温度を１００℃以上
５００℃以下、好ましくは１５０℃以上４５０℃以下とし、成膜ガス中の酸素割合を３０
体積％以上、好ましくは１００体積％として成膜する。
次に、加熱処理を行い、第１の酸化物半導体層を結晶性の高い第１のＣＡＡＣ−ＯＳ膜
とする。加熱処理の温度は、３５０℃以上７４０℃以下、好ましくは４５０℃以上６５０
℃以下とする。また、加熱処理の時間は１分以上２４時間以下、好ましくは６分以上４時
間以下とする。また、加熱処理は、不活性雰囲気または酸化性雰囲気で行えばよい。好ま
しくは、不活性雰囲気で加熱処理を行った後、酸化性雰囲気で加熱処理を行う。不活性雰
囲気での加熱処理により、第１の酸化物半導体層の不純物濃度を短時間で低減することが
できる。一方、不活性雰囲気での加熱処理により第１の酸化物半導体層に酸素欠損が生成
されることがある。その場合、酸化性雰囲気での加熱処理によって該酸素欠損を低減する
ことができる。なお、加熱処理は１０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下また
は１Ｐａ以下の減圧下で行ってもよい。減圧下では、第１の酸化物半導体層の不純物濃度
をさらに短時間で低減することができる。
第１の酸化物半導体層は、厚さが１ｎｍ以上１０ｎｍ未満であることにより、厚さが１
０ｎｍ以上である場合と比べ、加熱処理によって容易に結晶化させることができる。
次に、第１の酸化物半導体層と同じ組成である第２の酸化物半導体層を１０ｎｍ以上５
０ｎｍ以下の厚さで成膜する。第２の酸化物半導体層はスパッタリング法を用いて成膜す
る。具体的には、基板温度を１００℃以上５００℃以下、好ましくは１５０℃以上４５０
℃以下とし、成膜ガス中の酸素割合を３０体積％以上、好ましくは１００体積％として成
膜する。
次に、加熱処理を行い、第２の酸化物半導体層を第１のＣＡＡＣ−ＯＳ膜から固相成長
させることで、結晶性の高い第２のＣＡＡＣ−ＯＳ膜とする。加熱処理の温度は、３５０
℃以上７４０℃以下、好ましくは４５０℃以上６５０℃以下とする。また、加熱処理の時
間は１分以上２４時間以下、好ましくは６分以上４時間以下とする。また、加熱処理は、
不活性雰囲気または酸化性雰囲気で行えばよい。好ましくは、不活性雰囲気で加熱処理を
行った後、酸化性雰囲気で加熱処理を行う。不活性雰囲気での加熱処理により、第２の酸
化物半導体層の不純物濃度を短時間で低減することができる。一方、不活性雰囲気での加
熱処理により第２の酸化物半導体層に酸素欠損が生成されることがある。その場合、酸化
性雰囲気での加熱処理によって該酸素欠損を低減することができる。なお、加熱処理は１
０００Ｐａ以下、１００Ｐａ以下、１０Ｐａ以下または１Ｐａ以下の減圧下で行ってもよ
い。減圧下では、第２の酸化物半導体層の不純物濃度をさらに短時間で低減することがで
きる。
以上のようにして、合計の厚さが１０ｎｍ以上であるＣＡＡＣ−ＯＳ膜を形成すること
ができる。当該ＣＡＡＣ−ＯＳ膜を、酸化物積層における酸化物半導体層として好適に用
いることができる。
次に、例えば、基板加熱しないことなどにより被形成面が低温（例えば、１３０℃未満
、１００℃未満、７０℃未満または室温（２０℃〜２５℃）程度）である場合の酸化物膜
の形成方法について説明する。
被形成面が低温の場合、スパッタ粒子は被成膜面に不規則に降り注ぐ。スパッタ粒子は
、例えば、マイグレーションをしないため、既に他のスパッタ粒子が堆積している領域も
含め、無秩序に堆積していく。即ち、堆積して得られる酸化物膜は、例えば、厚さが均一
でなく、結晶の配向も無秩序になる場合がある。このようにして得られた酸化物膜は、ス
パッタ粒子の結晶性を、ある程度維持するため、結晶部（ナノ結晶）を有する。
また、例えば、成膜時の圧力が高い場合、飛翔中のスパッタ粒子は、アルゴンなどの他
の粒子（原子、分子、イオン、ラジカルなど）と衝突する頻度が高まる。スパッタ粒子は
、飛翔中に他の粒子と衝突する（再スパッタされる）ことで、結晶構造が崩れる場合があ
る。例えば、スパッタ粒子は、他の粒子と衝突することで、平板状の形状を維持すること
ができず、細分化（例えば各原子に分かれた状態）される場合がある。このとき、スパッ
タ粒子から分かれた各原子が被形成面に堆積していくことで、非晶質酸化物膜が形成され
る場合がある。
また、出発点に多結晶酸化物を有するターゲットを用いたスパッタリング法ではなく、
液体を用いて成膜する方法の場合、またはターゲットなどの固体を気体化することで成膜
する方法の場合、各原子に分かれた状態で飛翔して被形成面に堆積するため、非晶質酸化
物膜が形成される場合がある。また、例えば、レーザアブレーション法では、ターゲット
から放出された原子、分子、イオン、ラジカル、クラスターなどが飛翔して被形成面に堆
積するため、非晶質酸化物膜が形成される場合がある。
本発明の一態様のトランジスタに含まれる酸化物半導体層は、上述のいずれの結晶状態
の酸化物半導体層を適用してもよい。また、積層構造の酸化物半導体層を含む場合、各酸
化物半導体層の結晶状態が異なっていてもよい。但し、トランジスタのチャネルとして機
能する酸化物半導体層には、ＣＡＡＣ−ＯＳ膜を適用することが好ましい。また、容量素
子に含まれる酸化物半導体層は、トランジスタに含まれる酸化物半導体層よりも不純物濃
度が高いため、結晶性が低減する場合がある。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様である表示装置について、図面を用いて説明する。
なお、先の実施の形態に示す符号と同様の箇所、または同様の機能を有する部分について
は、同様の符号を付し、その詳細の説明は省略する。
図９（Ａ）に、表示装置の一例を示す。図９（Ａ）に示す表示装置は、画素部２００と
、走査線駆動回路２０４と、信号線駆動回路２０６と、各々が平行または略平行に配設さ
れ、且つ走査線駆動回路２０４によって電位が制御されるｍ本の走査線２０７と、各々が
平行または略平行に配設され、且つ信号線駆動回路２０６によって電位が制御されるｎ本
の信号線２０９と、を有する。さらに、画素部２００はマトリクス状に配設された複数の
画素３０１を有する。また、走査線２０７に沿って、各々が平行または略平行に配設され
た容量線２１５を有する。なお、容量線２１５は、信号線２０９に沿って、各々が平行ま
たは略平行に配設されていてもよい。また、走査線駆動回路２０４及び信号線駆動回路２
０６をまとめて駆動回路部という場合がある。
各走査線２０７は、画素部２００においてｍ行ｎ列に配設された画素２０２のうち、い
ずれかの行に配設されたｎ個の画素３０１と電気的に接続される。また、各信号線２０９
は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの列に配設されたｍ個の画素３０
１に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線２１５
は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの行に配設されたｎ個の画素３０
１と電気的に接続される。なお、容量線２１５が、信号線２０９に沿って、各々が平行ま
たは略平行に配設されている場合は、ｍ行ｎ列に配設された画素３０１のうち、いずれか
の列に配設されたｍ個の画素３０１に電気的と接続される。
実施の形態１で示した表示装置は、図９（Ａ）に示す画素３０１に用いることができる
。
図９（Ｂ）、（Ｃ）は、図９（Ａ）に示す表示装置の画素３０１に用いることができる
回路構成の一例を示している。
図９（Ｂ）に示す画素３０１は、液晶素子３２２と、トランジスタ１０２と、容量素子
１０５と、を有する。
液晶素子３２２の一対の電極の一方の電位は、画素３０１の仕様に応じて適宜設定され
る。液晶素子３２２は、書き込まれるデータにより配向状態が設定される。また、複数の
画素３０１のそれぞれが有する液晶素子３２２の一対の電極の一方に共通の電位（コモン
電位）を与えてもよい。また、各行の画素３０１毎の液晶素子３２２の一対の電極の一方
に異なる電位を与えてもよい。
なお、液晶素子３２２は、液晶の光学的変調作用によって光の透過または非透過を制御
する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦
方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子３２２とし
ては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、
サーモトロピック液晶、ライオトロピック液晶、低分子液晶、高分子液晶、強誘電液晶、
反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶等が挙げられる。
液晶素子３２２を有する表示装置の駆動方法としては、例えば、ＴＮモード、ＳＴＮモ
ード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍ
ｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢ
Ａ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい
。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉ
ｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（
Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬ
Ｃ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲスト
ホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として
様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物
により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と
短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
図９（Ｂ）に示す画素３０１の構成において、トランジスタ１０２のソース電極及びド
レイン電極の一方は、信号線２０９に電気的に接続され、他方は液晶素子３２２の一対の
電極の他方に電気的に接続される。また、トランジスタ１０２のゲート電極は、走査線２
０７に電気的に接続される。トランジスタ１０２は、オン状態またはオフ状態になること
により、データ信号のデータの書き込みを制御する機能を有する。
図９（Ｂ）に示す画素３０１の構成において、容量素子１０５の一対の電極の一方は、
電位が供給される容量線２１５に電気的に接続され、他方は、液晶素子３２２の一対の電
極の他方に電気的に接続される。なお、容量線２１５の電位の値は、画素３０１の仕様に
応じて適宜設定される。容量素子１０５は、書き込まれたデータを保持する保持容量とし
ての機能を有する。
例えば、図９（Ｂ）の画素３０１を有する表示装置では、走査線駆動回路２０４により
各行の画素３０１を順次選択し、トランジスタ１０２をオン状態にしてデータ信号を書き
込む。
データが書き込まれた画素３０１は、トランジスタ１０２がオフ状態になることで保持
状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図９（Ｃ）に示す画素３０１は、表示素子のスイッチングを行うトランジスタ２
１６と、画素の駆動を制御するトランジスタ１０２と、トランジスタ２１７と、容量素子
１０５と、発光素子３７０と、を有する。例えば、図８に示す表示装置の一態様は、図９
（Ｃ）に示す画素の駆動を制御するトランジスタ１０２、容量素子１０５、発光素子３７
０に用いることができる。
トランジスタ２１６のソース電極及びドレイン電極の一方は、データ信号が与えられる
信号線２０９に電気的に接続される。さらに、トランジスタ１０２のゲート電極は、ゲー
ト信号が与えられる走査線２０７に電気的に接続される。
トランジスタ２１６は、オン状態またはオフ状態になることにより、データ信号の書き
込みを制御する機能を有する。
トランジスタ１０２のソース電極及びドレイン電極の一方は、アノード線として機能す
る配線２１１と電気的に接続され、トランジスタ１０２のソース電極及びドレイン電極の
他方は、発光素子３７０の一方の電極に電気的に接続される。さらに、トランジスタ１０
２のゲート電極は、トランジスタ２１６のソース電極及びドレイン電極の他方、及び容量
素子１０５の一方の電極に電気的に接続される。
トランジスタ１０２は、オン状態またはオフ状態になることにより、発光素子３７０に
流れる電流を制御する機能を有する。
トランジスタ２１７のソース電極及びドレイン電極の一方はデータの基準電位が与えら
れる配線２１０と電気的に接続され、トランジスタ２１７のソース電極及びドレイン電極
の他方は、発光素子３７０の一方の電極、及び容量素子１０５の他方の電極に電気的に接
続される。さらに、トランジスタ２１７のゲート電極は、ゲート信号が与えられる走査線
２０７に電気的に接続される。
トランジスタ２１７は、発光素子３７０に流れる電流を調整する機能を有する。例えば
、発光素子３７０が劣化等により、発光素子３７０の内部抵抗が上昇した場合、トランジ
スタ２１７のソース電極及びドレイン電極の一方が電気的に接続された配線２１０に流れ
る電流をモニタリングすることで、発光素子３７０に流れる電流を補正することができる
。配線２１０に与えられる電位としては、例えば、０Ｖとすることができる。
容量素子１０５の一対の電極の一方は、トランジスタ１０２のソース電極及びドレイン
電極の他方、及びトランジスタ２１６のゲート電極と電気的に接続され、容量素子１０５
の一対の電極の他方は、トランジスタ２１７のソース電極及びドレイン電極の他方、及び
発光素子３７０の一方の電極に電気的に接続される。
図９（Ｃ）に示す画素３０１の構成において、容量素子１０５は、書き込まれたデータ
を保持する保持容量としての機能を有する。
発光素子３７０の一対の電極の一方は、トランジスタ２１７のソース電極及びドレイン
電極の他方、容量素子１０５の他方の電極、及びトランジスタ２１６のソース電極及びド
レイン電極の他方と電気的に接続される。また、発光素子３７０の一対の電極の他方は、
カソードとして機能する配線２１２に電気的に接続される。
発光素子３７０としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子３７０としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
なお、配線２１１及び配線２１２の一方には、高電源電位ＶＤＤが与えられ、他方には
、低電源電位ＶＳＳが与えられる。図９（Ｃ）に示す構成においては、配線２１１に高電
源電位ＶＤＤを、配線２１２に低電源電位ＶＳＳを、それぞれ与える構成としている。
図９（Ｃ）の画素３０１を有する表示装置では、走査線駆動回路２０４により各行の画
素３０１を順次選択し、トランジスタ１０２をオン状態にしてデータ信号を書き込む。
データが書き込まれた画素３０１は、トランジスタ１０２がオフ状態になることで保持
状態になる。さらに、トランジスタ１０２は、容量素子１０５と電気的に接続しているた
め、書き込まれたデータを長時間保持することが可能となる。また、トランジスタ２１６
により、ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子３７０は、
流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示で
きる。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の表示装置を表示部に含む電子機器の例について、
図１０を参照して説明する。
図１０（Ａ）乃至図１０（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐
体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５０
０５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（
力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質
、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、にお
い又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することが
できる。
図１０（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９
、赤外線ポート５０１０、等を有することができる。図１０（Ｂ）は記録媒体を備えた携
帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表
示部５００２、記録媒体読込部５０１１、等を有することができる。図１０（Ｃ）はゴー
グル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２
、イヤホン５０１３、等を有することができる。図１０（Ｄ）は携帯型遊技機であり、上
述したものの他に、記録媒体読込部５０１１、等を有することができる。図１０（Ｅ）は
テレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シ
ャッターボタン５０１５、受像部５０１６、等を有することができる。図１０（Ｆ）は携
帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１
、等を有することができる。図１０（Ｇ）はテレビ受像器であり、上述したものの他に、
チューナ、画像処理部、等を有することができる。図１０（Ｈ）は持ち運び型テレビ受像
器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有すること
ができる。
図１０（Ａ）乃至図１０（Ｈ）に示す電子機器は、様々な機能を有することができる。
例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッ
チパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プ
ログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコ
ンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は
受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に
表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器におい
ては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報
を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な
画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器におい
ては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補
正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影し
た画像を表示部に表示する機能、等を有することができる。なお、図１０（Ａ）乃至図１
０（Ｈ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を
有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有し
、該表示部に本発明の一態様の半導体装置を具備することを特徴とする。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
１０２ トランジスタ
１０５ 容量素子
２００ 画素部
２０２ 画素
２０４ 走査線駆動回路
２０６ 信号線駆動回路
２０７ 走査線
２０９ 信号線
２１０ 配線
２１１ 配線
２１２ 配線
２１５ 容量線
２１６ トランジスタ
２１７ トランジスタ
３０１ 画素
３０２ 基板
３０４ａ 導電層
３０４ｂ 導電層
３０５ 絶縁層
３０６ 絶縁層
３０７ 酸化物半導体層
３０７ａ 酸化物半導体層
３０７ｂ 酸化物半導体層
３０８ａ 酸化物半導体層
３０８ｂ 酸化物半導体層
３０８ｃ 酸化物半導体層
３０９ 酸化物半導体層
３０９ａ 酸化物半導体層
３０９ｂ 酸化物半導体層
３１０ａ 導電層
３１０ｂ 導電層
３１２ 絶縁層
３１４ 絶縁層
３１８ 配向膜
３２０ 液晶層
３２２ 液晶素子
３４２ 基板
３４４ 遮光層
３４６ 有色層
３４８ 絶縁層
３５０ 導電層
３５２ 配向膜
３６２ 開口部
３６４ 開口部
３６６ 開口部
３６８ 隔壁
３７０ 発光素子
３７２ 発光層
３７４ 電極
３７６ 充填材
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器

Claims (5)

  1. 画素電極を含む表示素子と、
    前記表示素子と電気的に接続されたトランジスタと、
    前記表示素子と電気的に接続され、一対の電極間に誘電体層を挟持する容量素子と、を有し、
    前記トランジスタは、
    ゲート電極と、
    前記ゲート電極上のゲート絶縁層と、
    前記ゲート絶縁層上のチャネル形成領域を有する第１の酸化物層と、
    前記第１の酸化物層上の第２の酸化物層と、
    前記第１及び第２の酸化物層と接する領域を有するソース電極及びドレイン電極と、を有し、
    前記第２の酸化物層上に位置し、前記第２の酸化物層と接する領域を有する第１の絶縁層と、
    前記第１の絶縁層上の第２の絶縁層と、を有し、
    前記画素電極及び前記容量素子は、
    前記第１の酸化物層と同一表面上に形成された第３の酸化物層と、
    前記第３の酸化物層上の第４の酸化物層と、を有し、
    前記第１の絶縁層は、前記トランジスタのソース電極上及びドレイン電極上に位置し、且つ開口部を有し、
    前記第４の酸化物層は、前記開口部において、前記第２の絶縁層と接する領域を有し、
    前記第３及び第４の酸化物層は、前記画素電極として機能する領域と、前記容量素子の一方の電極として機能する領域とを有することを特徴とする表示装置。
  2. 請求項１において、
    前記誘電体層は、前記トランジスタのゲート絶縁層と同一表面上に形成された絶縁層であることを特徴とする表示装置。
  3. 請求項１または請求項２において、
    前記第１の絶縁層は、酸化シリコンを有し、
    前記第２の絶縁層は、窒化シリコンを有することを特徴とする表示装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記表示素子は、液晶素子または発光素子であることを特徴とする表示装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記第１乃至４の酸化物層は、
    Ｉｎと、Ｍと、Ｚｎと、を有する酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であることを特徴とする表示装置。
JP2019054600A 2013-05-10 2019-03-22 表示装置 Expired - Fee Related JP6778776B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013099915 2013-05-10
JP2013099915 2013-05-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014096821A Division JP6712437B2 (ja) 2013-05-10 2014-05-08 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020171830A Division JP2021040138A (ja) 2013-05-10 2020-10-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2019114809A JP2019114809A (ja) 2019-07-11
JP6778776B2 true JP6778776B2 (ja) 2020-11-04

Family

ID=51864548

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2014096821A Active JP6712437B2 (ja) 2013-05-10 2014-05-08 表示装置
JP2019054600A Expired - Fee Related JP6778776B2 (ja) 2013-05-10 2019-03-22 表示装置
JP2020171830A Withdrawn JP2021040138A (ja) 2013-05-10 2020-10-12 半導体装置
JP2022188920A Withdrawn JP2023029901A (ja) 2013-05-10 2022-11-28 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014096821A Active JP6712437B2 (ja) 2013-05-10 2014-05-08 表示装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2020171830A Withdrawn JP2021040138A (ja) 2013-05-10 2020-10-12 半導体装置
JP2022188920A Withdrawn JP2023029901A (ja) 2013-05-10 2022-11-28 表示装置

Country Status (2)

Country Link
US (2) US9704894B2 (ja)
JP (4) JP6712437B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
KR102124025B1 (ko) 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
JP2017003976A (ja) * 2015-06-15 2017-01-05 株式会社半導体エネルギー研究所 表示装置
US9852926B2 (en) * 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
KR102477631B1 (ko) * 2015-12-09 2022-12-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN105514122A (zh) * 2016-01-28 2016-04-20 深圳市华星光电技术有限公司 Tft阵列基板及其制造方法
CN108701720B (zh) * 2016-02-24 2021-09-21 夏普株式会社 薄膜晶体管基板和显示面板
CN109643735B (zh) 2016-09-12 2022-12-16 株式会社半导体能源研究所 显示装置及电子设备
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
WO2024062570A1 (ja) * 2022-09-21 2024-03-28 シャープディスプレイテクノロジー株式会社 表示装置

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US20070005809A1 (en) * 2001-09-14 2007-01-04 Youichi Kobayashi Network information processing system and network information processing method
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
CN101695216B (zh) * 2004-06-25 2012-01-04 揖斐电株式会社 印刷配线板及其制造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR101139522B1 (ko) 2004-12-04 2012-05-07 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4802896B2 (ja) * 2005-09-09 2011-10-26 セイコーエプソン株式会社 電気光学装置の製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US9011235B2 (en) * 2006-09-06 2015-04-21 Marc B. Schwartz Multi-opportunity play with option to forfeit on a platform
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI424506B (zh) * 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101722409B1 (ko) 2008-09-19 2017-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103400838B (zh) 2008-09-19 2016-03-30 株式会社半导体能源研究所 显示装置
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101273972B1 (ko) 2008-10-03 2013-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4844617B2 (ja) * 2008-11-05 2011-12-28 ソニー株式会社 薄膜トランジスタ基板および表示装置
EP2202802B1 (en) * 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101643835B1 (ko) 2009-07-10 2016-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2458577B1 (en) 2009-07-24 2017-03-01 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor substrate
TWI396314B (zh) * 2009-07-27 2013-05-11 Au Optronics Corp 畫素結構、有機電激發光顯示單元及其製造方法
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR101460869B1 (ko) 2009-09-04 2014-11-11 가부시끼가이샤 도시바 박막 트랜지스터 및 그 제조 방법
JP5599026B2 (ja) * 2009-10-23 2014-10-01 キヤノン株式会社 薄膜トランジスタの製造方法
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
US8685803B2 (en) 2009-12-09 2014-04-01 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102714221A (zh) 2010-01-21 2012-10-03 夏普株式会社 电路基板、显示装置和电路基板的制造方法
JPWO2011118515A1 (ja) * 2010-03-26 2013-07-04 シャープ株式会社 表示装置および表示装置用アレイ基板の製造方法
US8610180B2 (en) 2010-06-11 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Gas sensor and method for manufacturing the gas sensor
US9473714B2 (en) * 2010-07-01 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Solid-state imaging device and semiconductor display device
KR101339607B1 (ko) * 2010-08-18 2013-12-10 샤프 가부시키가이샤 표시장치용 기판 및 그 제조방법, 표시장치
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2012104566A (ja) * 2010-11-08 2012-05-31 Toshiba Mobile Display Co Ltd 薄膜トランジスタ回路基板及びその製造方法
KR101789236B1 (ko) * 2010-12-24 2017-10-24 삼성디스플레이 주식회사 박막 트랜지스터 및 평판 표시 장치
JP2013051328A (ja) * 2011-08-31 2013-03-14 Japan Display Central Co Ltd アクティブマトリックス型表示素子およびその製造方法
US20140014948A1 (en) 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR102354212B1 (ko) 2012-08-03 2022-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR102679509B1 (ko) 2012-09-13 2024-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20240105514A (ko) 2012-12-25 2024-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
JP6712437B2 (ja) 2020-06-24
JP2019114809A (ja) 2019-07-11
US20170229488A1 (en) 2017-08-10
US20140333864A1 (en) 2014-11-13
US9704894B2 (en) 2017-07-11
JP2014238577A (ja) 2014-12-18
US10373980B2 (en) 2019-08-06
JP2021040138A (ja) 2021-03-11
JP2023029901A (ja) 2023-03-07

Similar Documents

Publication Publication Date Title
JP6778776B2 (ja) 表示装置
KR102256372B1 (ko) 반도체 장치 및 반도체 장치를 포함하는 표시 장치
KR102465272B1 (ko) 반도체 장치
JP6799121B2 (ja) 液晶表示装置
US9246047B2 (en) Semiconductor device
KR20220118371A (ko) 반도체 장치
US20140306219A1 (en) Semiconductor device
US20140299874A1 (en) Semiconductor Device
JP6284973B2 (ja) 半導体装置の作製方法
KR20140009023A (ko) 반도체 장치
JP6382566B2 (ja) 半導体装置、表示装置及び電子機器
JP2024023327A (ja) 半導体装置
JP2013219348A (ja) 半導体装置
JP2024100813A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201012

R150 Certificate of patent or registration of utility model

Ref document number: 6778776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees