JP2017003976A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2017003976A
JP2017003976A JP2016101794A JP2016101794A JP2017003976A JP 2017003976 A JP2017003976 A JP 2017003976A JP 2016101794 A JP2016101794 A JP 2016101794A JP 2016101794 A JP2016101794 A JP 2016101794A JP 2017003976 A JP2017003976 A JP 2017003976A
Authority
JP
Japan
Prior art keywords
electrode
pixel
film
conductive film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016101794A
Other languages
English (en)
Inventor
木村　肇
Hajime Kimura
肇 木村
大介 久保田
Daisuke Kubota
大介 久保田
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to KR1020160071573A priority Critical patent/KR102619052B1/ko
Priority to US15/180,316 priority patent/US9666604B2/en
Priority to TW111111999A priority patent/TW202242626A/zh
Priority to TW110103918A priority patent/TWI762177B/zh
Priority to TW105118564A priority patent/TWI719029B/zh
Publication of JP2017003976A publication Critical patent/JP2017003976A/ja
Priority to US15/604,923 priority patent/US10128271B2/en
Priority to JP2021193470A priority patent/JP7344951B2/ja
Priority to JP2023142981A priority patent/JP2023175731A/ja
Priority to KR1020230189840A priority patent/KR20240004167A/ko
Withdrawn legal-status Critical Current

Links

Abstract

【課題】厚さの薄い表示装置を提供する。【解決手段】第１の画素と、第２の画素と、第１の基板と、第２の基板と、を備える表示装置であって、第１の画素および第２の画素は第１の基板上に設けられ、第１の画素は、第１の画素電極と、第１の導電膜と、第１のトランジスタとを有し、第１の画素電極は第１のトランジスタと電気的に接続され、第１の導電膜はコモン電極として機能する領域を有し、第２の画素は、第２の画素電極と、第２の導電膜と、第２のトランジスタとを有し、第２の画素電極は第２のトランジスタと電気的に接続され、第２の導電膜はコモン電極として機能する領域を有し、第１の導電膜及び第２の画素電極は同一面上に設けられ、第１の絶縁膜は、第１の導電膜及び第２の画素電極上に設けられ、第１の画素電極及び第２の導電膜は、第１の絶縁膜上に設けられる表示装置とする。【選択図】図４２

Description

本発明の一態様は、表示装置に関する。または、本発明の一態様は、タッチパネルに関する。または、本発明の一態様は、半導体装置に関する。または、本発明の一態様は、入出力装置に関する。または、本発明の一態様は、入力装置に関する。または、本発明の一態様は、タッチセンサ内蔵型表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、又は、製造方法に関する。本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関する。そのため、より具体的に本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又は、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、入力装置、入出力装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
近年、位置入力手段としてタッチセンサを搭載した表示装置（または表示モジュール）が実用化されている。タッチセンサを搭載した表示装置（または表示モジュール）は、タッチパネル、またはタッチスクリーンなどと呼ばれている場合がある（以下、これを単に「タッチパネル」とも呼ぶ場合がある）。なお、表示装置を有しておらず、タッチセンサのみで構成されている部材に対して、そのような部材のことをタッチパネルと呼ぶ場合もある。または、タッチセンサを搭載した表示装置は、タッチセンサ付表示装置、タッチセンサ内蔵型表示装置、表示装置付タッチパネル、または、表示モジュール、などとも呼ばれる場合がある。または、タッチセンサを搭載した表示装置は、単に、表示装置と呼ばれる場合もある。また、表示装置の内部にタッチセンサが組み込まれている場合には、インセル型タッチセンサ、インセル型タッチパネル（またはインセル型タッチセンサ付表示装置）、オンセル型タッチセンサ、または、オンセル型タッチパネル（またはオンセル型タッチセンサ付表示装置）などとも呼ばれる場合がある。または、表示装置の内部にタッチセンサが組み込まれている表示装置は、単に、表示装置と呼ばれる場合もある。インセル型タッチセンサは、例えば、液晶素子で用いられる電極をタッチセンサ用の電極としても用いているものである。一方、オンセル型タッチセンサは、例えば、対向基板の上側（表示素子が設けられていない面側）に、タッチセンサ用の電極が形成されているものである。例えば、これらのタッチパネルなどを備える携帯情報端末としては、スマートフォン、タブレット端末などがある。
表示装置の一つとして、液晶素子を備える液晶表示装置がある。例えば、画素電極をマトリクス状に配置し、画素電極の各々に接続するスイッチング素子としてトランジスタを用いたアクティブマトリクス型液晶表示装置が注目を集めている。
例えば、画素電極の各々に接続するスイッチング素子として、金属酸化物をチャネル形成領域とするトランジスタを用いるアクティブマトリクス型液晶表示装置が知られている（特許文献１及び特許文献２）。
また特許文献３乃至７には、液晶素子が適用されたタッチパネルが記載されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１９７６８５号公報 特開２０１４−４４５３７号公報 特開２０１４−１７８８４７号公報 米国特許第７９２０１２９号明細書 米国特許出願公開第２０１３／０３２８８１２号明細書
表示パネル（表示装置、または、表示モジュール）に、ユーザーインターフェースとして画面に指やスタイラス等で触れることで入力する機能を付加したタッチパネルが望まれている。
また、タッチパネルが適用された電子機器の薄型化、軽量化が求められている。そのため、タッチパネル自体の薄型化、軽量化が求められている。
例えば、タッチパネルは、表示パネルの視認側（表示面側）、つまり、人の指やペンが触る側にタッチセンサを設ける構成とすることができる。
例えばタッチパネル（または表示モジュール）の構成として、表示パネルの表示面側にタッチセンサを有する基板を貼り付ける構成とすることができる。つまり、タッチパネル（または表示モジュール）の構成として、表示パネルとタッチセンサとが別々の部品として構成されており、表示パネルとタッチセンサと貼り合わせるような構成とすることができる。しかしながら、このような構成の場合、表示パネル用の基板とは別に、タッチセンサ用の基板が必要であるため、タッチパネル（または表示モジュール）の厚さを薄くできない、部品点数が多くなる、などの問題があった。
本発明の一態様は、厚さの薄いタッチパネル（またはタッチセンサ付表示装置）などを提供することを課題の一とする。または、構成が簡素化したタッチパネル（またはタッチセンサ付表示装置）などを提供することを課題の一とする。または、電子機器に組み込みやすいタッチパネル（またはタッチセンサ付表示装置）などを提供することを課題の一とする。または、部品点数の少ないタッチパネル（またはタッチセンサ付表示装置）などを提供することを課題の一とする。または、軽量なタッチパネル（またはタッチセンサ付表示装置）などを提供することを課題の一とする。
または、新規な入力装置を提供することを課題の一とする。または、新規な入出力装置を提供することを課題の一とする。または、新規な表示装置を提供することを課題の一とする。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の画素と、第２の画素と、第１の基板と、第２の基板と、を備える表示装置であって、第１の画素および第２の画素は第１の基板上に設けられ、第１の画素は、第１の画素電極と、第１の導電膜と、第１のトランジスタとを有し、第１の画素電極は第１のトランジスタと電気的に接続され、第１の導電膜はコモン電極として機能する領域を有し、第２の画素は、第２の画素電極と、第２の導電膜と、第２のトランジスタとを有し、第２の画素電極は第２のトランジスタと電気的に接続され、第２の導電膜はコモン電極として機能する領域を有し、第１の導電膜及び第２の画素電極は同一面上に設けられ、第１の絶縁膜は、第１の導電膜及び第２の画素電極上に設けられ、第１の画素電極及び第２の導電膜は、第１の絶縁膜上に設けられる表示装置である。
前述の表示装置において、第１のトランジスタおよび第２のトランジスタは、チャネルが形成される半導体層に多結晶シリコンを含むことが好ましい。
また、前述の表示装置において、第１のトランジスタおよび第２のトランジスタは、チャネルが形成される半導体層に酸化物半導体を含むことが好ましい。
第１のトランジスタ及び第２のトランジスタは、ゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上のゲート電極と重畳する位置に設けられた第１の酸化物半導体膜と、第１の酸化物半導体膜に電気的に接続されたソース電極及びドレイン電極と、第１の酸化物半導体膜、ソース電極、及びドレイン電極上に設けられた第２の絶縁膜と、第２の絶縁膜上に、第１の酸化物半導体膜と重畳する位置に設けられた第２の酸化物半導体膜と、を有し、第１の絶縁膜は、第２の酸化物半導体膜が第１の絶縁膜と第２の絶縁膜とによって挟持されるように、第２の酸化物半導体膜上に設けられ、第１の導電膜及び第２の画素電極は、第２の酸化物半導体膜を含む前述の表示装置も、本発明の一態様である。
前述の表示装置において、第１の酸化物半導体膜及び第２の酸化物半導体膜は、Ｉｎと、Ｚｎと、酸素と、を有し、また第１の酸化物半導体膜及び第２の酸化物半導体膜は、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｎ、またはＨｆを有することが好ましい。
前述の表示装置において、第２の絶縁膜は酸素を含み、第１の絶縁膜は水素を含んでいてもよい。
また、第１の導電膜は、タッチセンサの第１の電極としての機能を有し、第２の導電膜は、タッチセンサの第２の電極としての機能を有する前述の表示装置も、本発明の一態様である。
また、前述の表示装置と、スイッチ、スピーカ、または筐体と、を有する電子機器も、本発明の一態様である。
本発明の一態様によれば、厚さの薄い表示装置（またはタッチセンサ付表示装置）などを提供できる。または、構成が簡素化した表示装置（またはタッチセンサ付表示装置）などを提供できる。または、電子機器に組み込みやすい表示装置（またはタッチセンサ付表示装置）などを提供できる。または、部品点数の少ない表示装置（またはタッチセンサ付表示装置）などを提供できる。または、軽量な表示装置（またはタッチセンサ付表示装置）などを提供できる。
または、新規な入力装置を提供できる。または、新規な入出力装置を提供できる。または、新規なタッチパネルを提供できる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
実施の形態に係る、タッチセンサのブロック図及びタイミングチャート図。 実施の形態に係る、タッチセンサを備える画素を説明する図。 実施の形態に係る、タッチセンサ及び画素の動作を説明する図。 実施の形態に係る、タッチパネルの方式を示す断面概略図。 実施の形態に係る、タッチパネルの方式を示す断面概略図。 実施の形態に係る、タッチセンサの電極などの配置を示す上面図。 実施の形態に係る、タッチセンサの電極などの配置を示す上面図。 実施の形態に係る、タッチセンサの電極などの配置を示す上面図。 実施の形態に係る、タッチセンサの電極などの配置を示す上面図。 実施の形態に係る、タッチセンサの電極などの配置を示す上面図。 実施の形態に係る、タッチセンサの電極などの配置を示す上面図。 実施の形態に係る、タッチセンサの電極などの配置を示す上面図。 実施の形態に係る、タッチセンサの電極などの配置を示す上面図。 実施の形態に係る、タッチセンサの電極などの配置を示す上面図。 実施の形態に係る、タッチセンサの電極などの配置を示す上面図。 実施の形態に係る、タッチセンサの電極などの配置を示す上面図。 実施の形態に係る、タッチセンサの電極などの配置を示す上面図。 実施の形態に係る、タッチセンサの電極などの配置を示す上面図。 実施の形態に係る、タッチセンサの電極などの配置を示す上面図。 実施の形態に係る、タッチセンサの電極などの配置を示す上面図。 実施の形態に係る、タッチセンサの電極などの配置を示す上面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の画素構造に関する計算結果。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、画素レイアウトの一例を示す上面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の一例を示す断面図。 実施の形態に係る、表示装置の一例を示す断面図。 実施の形態に係る、表示装置の一例を示す断面図。 実施の形態に係る、表示装置の一例を示す断面図。 実施の形態に係る、表示装置の一例を示す断面図。 実施の形態に係る、表示装置の一例を示す断面図。 実施の形態に係る、表示装置の一例を示す断面図。 実施の形態に係る、表示装置の一例を示す断面図。 実施の形態に係る、表示装置の一例を示す断面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の一例を示す断面図。 実施の形態に係る、表示装置の一例を示す断面図。 実施の形態に係る、表示装置の一例を示す断面図。 実施の形態に係る、表示装置の一例を示す断面図。 実施の形態に係る、表示装置の一例を示す断面図。 実施の形態に係る、表示装置の一例を示す上面図。 実施の形態に係る、表示装置の一例を示す断面図。 実施の形態に係る、表示装置の一例を示す断面図。 実施の形態に係る、表示装置の一例を示す断面図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する断面図。 バンド構造を説明する図。 実施の形態に係る、タッチパネルモジュールのブロック図。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る表示モジュールを説明する図。 実施の形態に係る電子機器を説明する図。 実施の形態に係る電子機器を説明する図。 試料のＸＲＤスペクトルの測定結果を説明する図。 試料のＴＥＭ像、および電子線回折パターンを説明する図。 試料のＥＤＸマッピングを説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
なお、「膜」という言葉と、「層」という言葉とは、互いに入れ替えることが可能である場合がある。例えば、「導電層」という用語を、「導電膜」という用語に変更することや、「絶縁層」という用語を、「絶縁膜」という用語に変更することが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
（実施の形態１）
本実施の形態では、本発明の一態様のタッチセンサまたはタッチパネルの駆動方法、モード、構成例、及び本発明の一態様の半導体装置の構成例について図面を参照して説明する。
［センサの検出方法の例］
図１（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図１（Ａ）では、パルス電圧出力回路６０１、電流検出回路６０２を示している。なお図１（Ａ）では、一例として、パルス電圧が与えられる電極６２１をＸ１−Ｘ６の６本の配線、電流の変化を検出する電極６２２をＹ１−Ｙ６の６本の配線として示している。なお、電極の数は、これに限定されない。また図１（Ａ）は、電極６２１および電極６２２が重畳すること、または、電極６２１および電極６２２が近接して配置されることで形成される容量６０３を図示している。なお、電極６２１と電極６２２とはその機能を互いに置き換えてもよい。または、パルス電圧出力回路６０１と電流検出回路６０２とは、互いに置き換えてもよい。
パルス電圧出力回路６０１は、一例としては、Ｘ１−Ｘ６の配線に順にパルス電圧を印加するための回路である。Ｘ１−Ｘ６の配線にパルス電圧が印加されることで、容量６０３を形成する電極６２１および電極６２２の間の電界に、変化が生じる。そしてパルス電圧によって容量６０３に電流が流れる。このとき、指やペンなどが近傍に存在するかどうかに応じて、この電極間に生じる電界が、指やペンなどのタッチによる遮蔽等により変化する。つまり、指やペンなどのタッチなどにより、容量６０３の容量値が変化する。その結果、パルス電圧によって容量６０３に流れる電流の大きさが変化する。このように、指やペンなどのタッチなどにより、容量値に変化を生じさせることを利用して、被検知体の近接、または接触を検出することができる。
電流検出回路６０２は、容量６０３での容量値の変化による、Ｙ１−Ｙ６の配線での電流の変化を検出するための回路である。Ｙ１−Ｙ６の配線では、被検知体の近接、または接触がないと検出される電流値に変化はないが、検出する被検知体の近接、または接触により容量値が減少する場合には電流値が減少する変化を検出する。なお電流の検出は、電流量の総和を検出してもよい。その場合には、積分回路等を用いて検出を行えばよい。または、電流のピーク値を検出してもよい。その場合には、電流を電圧に変換して、電圧値のピーク値を検出してもよい。
次いで図１（Ｂ）には、図１（Ａ）で示す相互容量方式のタッチセンサにおける入出力波形のタイミングチャートを示す。図１（Ｂ）では、１フレーム期間で各行列での被検知体の検出を行うものとする。また図１（Ｂ）では、被検知体を検出しない場合（非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。なおＹ１−Ｙ６の配線については、検出される電流値に対応する電圧値とした波形を示している。なお、表示パネルにおいても、表示動作が行われている。この表示パネルの表示動作のタイミングと、タッチセンサの検出動作のタイミングとは、同期させて動作することが望ましい。なお、図１（Ｂ）では、表示動作とは同期させていない場合の例を示す。
Ｘ１−Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１−Ｙ６の配線での波形が変化する。被検知体の近接または接触がない場合には、Ｘ１−Ｘ６の配線の電圧の変化に応じてＹ１−Ｙ６の波形が一様に変化する。一方、被検知体が近接または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化する。
このように、容量値の変化を検出することにより、被検知体の近接または接触を検出することができる。なお、指やペンなどの被検知体は、タッチセンサやタッチパネルに接触せず、近接した場合でも、信号が検出される場合がある。
なお、図１（Ｂ）において、Ｘ１−Ｘ６の配線には、順にパルス電圧が与えられた場合の例を示したが、本発明の一態様は、これに限定されない。例えば、複数の配線に同時にパルス電圧を与えてもよい。例えば、まず、Ｘ１乃至Ｘ３の配線にパルス電圧を与える。次に、Ｘ２乃至Ｘ４の配線にパルス電圧を与える。その次に、Ｘ３乃至Ｘ５の配線にパルス電圧を与える。このように、複数の配線に同時にパルス電圧を与えてもよい。そして、読み取った信号を演算処理することにより、センサの感度を高めることができる。
またパルス電圧出力回路６０１及び電流検出回路６０２は、一例としては、１つのＩＣの中に形成されていることが好ましい。該ＩＣは、例えばタッチパネルに実装されること、若しくは電子機器の筐体内の基板に実装されることが好ましい。また可撓性を有するタッチパネルとする場合には、曲げた部分では寄生容量が増大し、ノイズの影響が大きくなってしまう恐れがあるため、ノイズの影響を受けにくい駆動方法が適用されたＩＣを用いることが好ましい。例えばシグナル−ノイズ比（Ｓ／Ｎ比）を高める駆動方法が適用されたＩＣを用いることが好ましい。
なお、インセル型タッチセンサの場合には、表示部を駆動するための回路が設けられている。例えば、その回路は、ゲート線駆動回路、ソース線駆動回路などである。これらの回路も、ＩＣの中に形成されている場合がある。よって、パルス電圧出力回路６０１または電流検出回路６０２の少なくとも一つと、ゲート線駆動回路またはソース線駆動回路の少なくとも一つとが、１つのＩＣの中に形成されていてもよい。例えば、ソース線駆動回路は、駆動周波数が高いため、ＩＣの中に形成される場合が多い。また、電流検出回路６０２は、オペアンプなどが必要となる場合があるため、ＩＣの中に形成される場合が多い。したがって、ソース線駆動回路と電流検出回路６０２とが、１つのＩＣの中に形成されていてもよい。この場合には、ゲート線駆動回路およびパルス電圧出力回路６０１は、画素が形成されている基板上に形成されていてもよい。または、ソース線駆動回路と電流検出回路６０２とパルス電圧出力回路６０１とが、１つのＩＣの中に形成されていてもよい。
また、図１（Ａ）ではタッチセンサとして配線の交差部に容量６０３のみを設けるパッシブマトリクス型のタッチセンサの構成を示したが、トランジスタと容量とを備えたアクティブマトリクス型のタッチセンサとしてもよい。
なお、図１においては、相互容量方式の場合の駆動方法について述べたが、本発明の一態様は、これに限定されない。例えば、自己容量方式を用いてもよい。その場合には、パルス電圧出力回路６０１は、電流を検出する機能も有することとなる。同様に、電流検出回路６０２も、パルス電圧を出力する機能を有することとなる。または、状況に応じて、相互容量方式と自己容量方式とを切り替えて動作させてもよい。
［インセル型のタッチパネルの構成例］
ここでは、表示素子やトランジスタ等が設けられる基板（以下、素子基板とも記す）上に、タッチセンサを構成する一対の電極のうちの少なくとも一つを配置する例について説明する。
以下では、複数の画素を有する表示部にタッチセンサを組み込んだタッチパネル（いわゆるインセル型）の構成例について説明する。ここでは、画素に設けられる表示素子として、液晶素子を適用した例を示す。ただし、本発明の一態様は、これに限定されず、様々な表示素子を適用することができる。
図２は、本構成例で例示するタッチパネルの表示部に設けられる画素回路の一部における等価回路図である。
一つの画素は少なくともトランジスタ６３と液晶素子６４を有する。なお、画素はこれに加えて保持容量を有する場合もある。またトランジスタ６３のゲートに配線６１が、ソースまたはドレインの一方には配線６２が、それぞれ電気的に接続されている。
Ｙ方向に隣接する複数の画素が有する液晶素子６４のコモン電極が電気的に接続され、一つのブロックを形成する。図２に示す電極７１＿１、７１＿２はＹ方向に延在して設けられ、液晶素子６４が構成される領域（画素電極およびコモン電極が発生させる電界が液晶の配向を制御する領域）においてコモン電極として機能する。電極７１＿１、７１＿２によってコモン電極を共有する複数の画素を含むブロックをそれぞれブロック６５＿１、６５＿２とする。
また、ブロック６５＿１、６５＿２をまたいでＸ方向に隣接する複数の画素が有する液晶素子６４のコモン電極が電気的に接続され、一つのブロックを形成する。図２に示す電極７２＿１乃至７２＿４はＸ方向に延在して設けられ、液晶素子６４が構成される領域においてコモン電極として機能する。電極７２＿１乃至７２＿４によってコモン電極を共有する複数の画素を含むブロックをそれぞれブロック６７＿１乃至ブロック６７＿４とする。図２では画素回路の一部のみを示しているが、実際にはこれらのブロックがＸ方向及びＹ方向に繰り返し配置される。
このような構成とすることで、タッチセンサを構成する一対の電極と、画素回路が有する液晶素子のコモン電極とを兼ねることができる。すなわち図２では、電極７１＿１、７１＿２は、液晶素子６４のコモン電極と、タッチセンサの一方の電極とを兼ねている。また電極７２＿１乃至７２＿４は、液晶素子６４のコモン電極と、タッチセンサの他方の電極とを兼ねている。よって、タッチパネルの構成を簡略化できる。
なお、一つの画素が有する液晶素子６４のコモン電極は、タッチセンサを構成する一方の電極または他方の電極のいずれか一方を兼ねることができる。換言すると、表示部が有する画素は、コモン電極がタッチセンサの一方の電極と兼ねる画素（第１の画素ともいう）と、コモン電極がタッチセンサの他方の電極と兼ねる画素（第２の画素ともいう）とを含む。よって、本構成例で示すタッチパネルの表示部において、第１の画素および第２の画素の配置に応じて、タッチセンサを構成する一方の電極および他方の電極の上面形状を任意の形状とすることができる。
図３（Ａ）は、Ｘ方向に延在する複数の電極７２と、Ｙ方向に延在する複数の電極７１の接続構成を示した等価回路図である。なお、一例として、タッチセンサが、投影型であり、相互容量方式である場合を示している。Ｙ方向に延在する電極７１の各々には、入力電圧（または、選択電圧）または共通電位（または、接地電位、もしくは、基準となる電位）を入力することができる。また、Ｘ方向に延在する電極７２の各々には接地電位（または、基準となる電位）を入力する、または電極７２と検出回路と電気的に接続することができる。なお、電極７１と電極７２とは入れ替えることが可能である。つまり、電極７１と検出回路とを接続してもよい。
以下、図３（Ｂ）、（Ｃ）を用いて、上述したタッチパネルの動作について説明する。
ここでは一例として、１フレーム期間を、書き込み期間と検出期間とに分ける。書き込み期間は画素への画像データの書き込みを行う期間であり、電極７２（ゲート線、または走査線ともいう）が順次選択される。一方、検出期間は、タッチセンサによるセンシングを行う期間であり、Ｙ方向に延在する電極７１が順次選択され、入力電圧が入力される。
図３（Ｂ）は、書き込み期間における等価回路図である。書き込み期間では、Ｘ方向に延在する電極７２と、Ｙ方向に延在する電極７１の両方に、共通電位が入力される。
図３（Ｃ）は、検出期間のある時点における等価回路図である。検出期間では、Ｘ方向に延在する電極７２のうち、選択されたものは検出回路と導通し、それ以外のものには共通電位が入力される。また、Ｙ方向に延在する電極７１の各々には入力電圧が入力される。
このように、画像の書き込み期間とタッチセンサによるセンシングを行う期間とを、独立して設けることが好ましい。例えば、表示の帰線期間にセンシングを行うことが好ましい。これにより、画素の書き込み時のノイズに起因するタッチセンサの感度の低下を抑制することができる。
なお、ここでは、１フレーム期間を、書き込み期間と検出期間とに分ける場合の例を示したが、本発明の一態様は、これに限定されない。例えば、１水平期間（１ゲート選択期間とも言う）を、書き込み期間と検出期間とに分けて動作させてもよい。
なお、電極７１には、順にパルス電圧が与えられた場合の例を示したが、本発明の一態様は、これに限定されない。例えば、複数の電極７１に同時にパルス電圧を与えてもよい。例えば、まず、１個目乃至３個目の電極７１にパルス電圧を与える。次に、２個目乃至４個目の電極７１にパルス電圧を与える。その次に、３個目乃至５個目の電極７１にパルス電圧を与える。このように、複数の電極７１に同時にパルス電圧を与えてもよい。そして、読み取った信号を演算処理することにより、センサの感度を高めることができる。
なお、図３においては、相互容量方式の場合の駆動方法について述べたが、本発明の一態様は、これに限定されない。例えば、自己容量方式を用いてもよい。その場合には、パルス電圧を出力する回路は、電流を検出する機能も有することとなる。同様に、検出回路も、パルス電圧を出力する機能を有することとなる。または、状況に応じて、相互容量方式と自己容量方式とを切り替えて動作させてもよい。
［タッチパネルの方式について］
以下では、本発明の一態様のタッチパネルに適用可能ないくつかの方式について説明する。
なお、本明細書等において、タッチパネルは表示面に画像等を表示（出力）する機能と、表示面に指やスタイラスなどの被検知体が触れる、または近接することを検出するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。よって、タッチパネルは、タッチセンサ内蔵型表示装置である、とも言える。
また、本明細書等では、タッチパネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が実装されたものを、タッチパネルモジュール、表示モジュール、または単にタッチパネルと呼ぶ場合がある。
本発明の一態様に適用できる静電容量方式のタッチセンサは、一対の導電膜を備える。一対の導電膜間には容量が形成されている。一対の導電膜に被検知体が触れる、または近接することにより一対の導電膜間の容量の大きさが変化することを利用して、検出を行うことができる。
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。投影型静電容量方式としては、主に駆動方式の違いから、自己容量方式、相互容量方式などがある。相互容量方式を用いると、同時多点検出が可能となるため好ましい。ただし、本発明の一態様は、これに限定されない。
また、本発明の一態様のタッチパネルが有する表示素子としては、液晶素子（縦電界方式、または、横電界方式）、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）を利用した光学素子、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子や発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子、電気泳動素子など、様々な表示素子を用いることができる。
ここで、表示装置には表示素子として横電界方式が適用された液晶素子を用いることが好ましい。なお、画素電極、および、コモン電極において、透明導電膜を用いる場合には、透過型の表示装置として使用することができる。一方、画素電極、または、コモン電極において、反射電極を用いる場合には、反射型の表示装置として使用することができる。なお、画素電極およびコモン電極の両方を反射電極としてもよい。または、画素電極およびコモン電極とは別に、反射電極を設けることによって、反射型の表示装置としてもよい。なお、反射型の表示装置において、バックライトの光が透過できる領域を設けることによって、半透過型の表示装置としてもよい。例えば、画素電極またはコモン電極の一部を透過電極とし、別の一部を反射電極としてもよい。なお、画素電極、または、コモン電極において、反射電極を用いる場合であっても、液晶の動作モードによっては、透過型の表示装置として使用する場合もある。
本発明の一態様の表示装置は、一対の基板の一方にタッチセンサを構成する一対の電極（導電膜または配線ともいう）の少なくとも一つを有することにより、表示パネルとタッチセンサとが一体となった構成を有する。そのため、表示装置の厚さが低減され、軽量な表示装置を実現できる。
図４（Ａ）乃至図４（Ｃ）は、本発明の一態様の表示装置１０のモードを説明する断面概略図である。
表示装置１０は、基板１１、基板１２、ＦＰＣ１３、導電膜１４、画素４０ａ、画素４０ｂ、液晶素子２０ａ、２０ｂ、着色膜３１等を有する。
画素４０ａは液晶素子２０ａを備え、画素４０ｂは液晶素子２０ｂを備える。液晶素子２０ａは、コモン電極２１ａ、画素電極２２ａ及び液晶２３により構成される。また、液晶素子２０ｂは、画素電極２１ｂ、コモン電極２２ｂ及び液晶２３により構成される。図４（Ａ）では液晶素子２０ａ、２０ｂとしてＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された液晶素子を用いた場合の例を示している。
コモン電極２１ａおよび画素電極２１ｂは同一面上に設けられている。または、コモン電極２１ａおよび画素電極２１ｂは、同時に形成されている。または、コモン電極２１ａおよび画素電極２１ｂは、同じ膜をエッチングすることによって、形成されている。または、コモン電極２１ａおよび画素電極２１ｂは、同一の導電膜により形成されている。または、コモン電極２１ａおよび画素電極２１ｂは、同じ材質を有している。コモン電極２１ａおよび画素電極２１ｂ上には絶縁膜２４が設けられている。画素電極２２ａおよびコモン電極２２ｂは同一面上、具体的には絶縁膜２４上に設けられている。または、画素電極２２ａおよびコモン電極２２ｂは、同時に形成されている。または、画素電極２２ａおよびコモン電極２２ｂは、同じ膜をエッチングすることによって、形成されている。または、画素電極２２ａおよびコモン電極２２ｂは、同一の導電膜により形成されている。または、画素電極２２ａおよびコモン電極２２ｂは、同じ材質を有している。画素電極２２ａおよびコモン電極２２ｂは一例として櫛歯状の上面形状、またはスリット状の開口が１つ以上設けられた上面形状（平面形状ともいう）を有する。
タッチセンサは、画素４０ａが有するコモン電極２１ａと、画素４０ｂが有するコモン電極２２ｂとの間に形成される容量を利用して被検知体を検出することができる。このような構成とすることで、液晶素子が有するコモン電極（２１ａ、２２ｂ）を、タッチセンサとして機能する一対の電極と兼ねることができる。よって、工程を簡略化することができるため歩留りが向上でき、また製造コストを低減することができる。なお、コモン電極２１ａ、コモン電極２２ｂは、導電膜１４を介して基板１１側に取り付けられたＦＰＣ１３と電気的に接続される。または、コモン電極２１ａ、もしくは、コモン電極２２ｂの少なくとも一つは、パルス電圧を出力することが出来る機能を有する回路と接続されている。また、画素電極２２ａ、２１ｂは、それぞれトランジスタ（図示しない）と電気的に接続される。そして、該トランジスタは、駆動回路（ゲート線駆動回路、または、ソース線駆動回路）、または、ＦＰＣ１３と電気的に接続される。
なお、図４（Ａ）では、画素電極２２ａとコモン電極２１ａ（または、画素電極２１ｂとコモン電極２２ｂ）は、互いに重なる領域を有している。この領域は、容量素子として機能させることが出来る。つまり、この領域は、画素電極の電位を保持するための保持容量として機能させることができる。ただし、本発明の一態様は、これに限定されない。例えば、画素電極２２ａとコモン電極２１ａ（または、画素電極２１ｂとコモン電極２２ｂ）は、表示に寄与する領域において（いわゆる開口部において）、互いに、重ならないようにしてもよい。また、表示に寄与する領域において（いわゆる開口部において）、電極の端部の位置が、上下で揃うようにしてもよい。
例えば、図４（Ｂ）に示すように、表示装置１０が画素電極２２ａおよびコモン電極２２ｂに加えて、コモン電極２１ａおよび画素電極２１ｂも櫛歯状の上面形状、またはスリット状の開口が１つ以上設けられた上面形状を有していてもよい。なお、図４（Ｂ）における液晶素子２０ａ、２０ｂの駆動方式はＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モードである。このような構成とすることにより、保持容量の大きさを小さくすることができる。
また、画素４０ａの画素電極を画素４０ａのコモン電極と同一面上に設け、画素４０ｂの画素電極を画素４０ｂのコモン電極と同一面上に設ける構成としてもよい。図４（Ｃ）に示す表示装置１０は、画素電極２１ａ２が、コモン電極２１ａ１と同一面上に設けられる。または、画素電極２１ａ２およびコモン電極２１ａ１は、同時に形成されている。または、画素電極２１ａ２およびコモン電極２１ａ１は、同じ膜をエッチングすることによって、形成されている。または、画素電極２１ａ２およびコモン電極２１ａ１は、同一の導電膜により形成されている。または、画素電極２１ａ２およびコモン電極２１ａ１は、同じ材質を有している。同様に、画素電極２２ｂ２は、コモン電極２２ｂ１と同一面上、具体的には絶縁膜２４上に設けられる。または、画素電極２２ｂ２およびコモン電極２２ｂ１は、同時に形成されている。または、画素電極２２ｂ２およびコモン電極２２ｂ１は、同じ膜をエッチングすることによって、形成されている。または、画素電極２２ｂ２およびコモン電極２２ｂ１は、同一の導電膜により形成されている。または、画素電極２２ｂ２およびコモン電極２２ｂ１は、同じ材質を有している。コモン電極２１ａ１、画素電極２１ａ２、コモン電極２２ｂ１および画素電極２２ｂ２を櫛歯状の上面形状とすることで、このような構成が可能となる。図４（Ｃ）においては、コモン電極２１ａ１とコモン電極２２ｂ１の間に形成される容量を利用してタッチセンサが機能できる。なお、図４（Ｃ）における液晶素子２０ａ、２０ｂの駆動方式はＩＰＳモードである。
なお、図４（Ｂ）および図４（Ｃ）においては、コモン電極および画素電極は、例えば、非透明な電極を用いてもよい。例えば、ゲート電極、または、ソース電極およびドレイン電極などにおいて使用される導電材料と同様な材料を用いてもよい。なぜなら、ＩＰＳモードでは、電極の上の液晶２３には、電界が加わりにくい。よって、液晶２３の配向を制御しにくい。よって、表示に寄与するような領域とはなりにくい。そのため、バックライトからの光を透過させる必要がない。そのため、透過型表示装置であっても、コモン電極および画素電極は、アルミニウム、モリブデン、チタン、タングステン、銅、銀などを用いて、構成してもよい。なお、これらの電極は、メッシュ状に形成してもよいし、ナノワイヤ―状に形成してもよい。また、コモン電極は、タッチセンサ用の電極としても機能する。そのため、出来るだけ、抵抗値が低いことが望ましい。よって、非透明な電極は、インジウム錫酸化物（ＩＴＯともいう）などの透明電極よりも抵抗値が低いため、望ましい。
なお、図４（Ａ）、図４（Ｂ）および図４（Ｃ）においては、コモン電極および画素電極として、ＩＴＯなどの透明導電膜を用いてもよい。また、透明導電膜の上に、または、透明導電膜の下に、より抵抗値の低い導電膜を補助配線として設けてもよい。補助配線としては、例えば、ゲート電極、または、ソース電極およびドレイン電極などにおいて使用される導電材料と同様な材料を用いてもよい。具体的には、アルミニウム、モリブデン、チタン、タングステン、銅、銀などを用いて、構成してもよい。
なお、透明導電膜の上に補助配線を設ける場合には、ハーフトーンマスク（グレートーンマスク、位相差マスクとも言う）を用いて、透明導電膜と補助配線とを、１枚のマスクを用いて、形成してもよい。その場合には、補助配線の下には、必ず、透明導電膜が設けられるような構成となる。ただし、本発明の一態様は、これに限定されない。透明導電膜と補助配線とは、別々のマスクを用いて、別々の工程で形成してもよい。
なお、図４（Ａ）、図４（Ｂ）および図４（Ｃ）においては、コモン電極は、抵抗値の低い補助配線と接続してもよい。例えば、コモン電極と補助配線とは、それらの間に設けられている絶縁膜の開口部を介して、接続されている。例えば、補助配線およびゲート電極（またはゲート信号線）は、同時に形成してもよい。または、補助配線およびゲート電極（またはゲート信号線）は、同じ膜をエッチングすることによって、形成されてもよい。または、補助配線およびゲート電極（またはゲート信号線）は、同一の導電膜により形成されてもよい。または、補助配線およびゲート電極（またはゲート信号線）は、同じ材質を有していてもよい。同様に、例えば、補助配線およびソースドレイン電極（またはソース信号線）は、同時に形成してもよい。または、補助配線およびソースドレイン電極（またはソース信号線）は、同じ膜をエッチングすることによって、形成されてもよい。または、補助配線およびソースドレイン電極（またはソース信号線）は、同一の導電膜により形成されてもよい。または、補助配線およびソースドレイン電極（またはソース信号線）は、同じ材質を有していてもよい。
このように、図４（Ａ）、図４（Ｂ）、図４（Ｃ）において、画素４０ａおよび画素４０ｂは、それぞれ、コモン電極を有しており、そのコモン電極は、タッチセンサの電極としても機能させることができる。また、画素４０ａのコモン電極と、画素４０ｂのコモン電極とは、同一面上には設けられていない。したがって、画素４０ａのコモン電極と、画素４０ｂのコモン電極とを重ねても、ショートしてしまうことがない。つまり、画素４０ａのコモン電極と、画素４０ｂのコモン電極とを交差して設けることができる。よって、画素４０ａのコモン電極と、画素４０ｂのコモン電極とについて、一方を、図２に示す電極７１＿１などのようにＹ方向に延在して設け、他方を、図２に示す電極７２＿１などのようにＸ方向に延在して設けることができる。そのため、複雑な断面構造をとる必要がない。よって、製造しやすく、製造歩留りも高くすることが出来る。また、プロセス工程数も増えないため、安価に製造することができる。
なお、例えば、基板１２の上側に、フローティング状態の導電膜を配置してもよい。その場合の例を、図５（Ａ）、図５（Ｂ）、図５（Ｃ）に示す。このように、導電膜２８ａを、画素４０ａのコモン電極と重なるように設ける。同様に、導電膜２８ｂを、画素４０ｂのコモン電極と重なるように設ける。これにより、容量素子が直列に設けられた状態となる。また、電界分布が適切な状態となるため、タッチセンサの感度を向上させることができる。また、被検知体が、基板１２と近接、または、接触する場合に、被検知体が静電気を帯びている場合がある。そのような場合に、基板１２の上側に、導電膜２８ａ、および、導電膜２８ｂなどを設けることにより、静電気の影響を低減することが出来る。
図６乃至図２１は、上面から見た本発明の一態様の表示装置またはタッチパネルの概念図である。したがって、タッチセンサ以外の部分については、大幅に省略して示している。
図６（Ａ）は、図４（Ａ）と対応している。図６（Ａ）に示す構成では、タッチセンサはセンサ電極５１ａとセンサ電極５２ｂとを有する。センサ電極５１ａは、画素４０ａにおいてコモン電極の機能を有し、画素４０ｂが有する画素電極２１ｂと同一の導電膜により形成される。またセンサ電極５２ｂは、画素４０ｂにおいてコモン電極の機能を有し、画素４０ａが有する画素電極２２ａと同一の導電膜により形成される。センサ電極５２ｂは、画素４０ｂにおいてスリット状の開口２６を１つ以上有する。また画素電極２２ａは、画素４０ａにおいてスリット状の開口２６を１つ以上有する。
センサ電極５１ａは一の方向（例えばＸ方向）に延在して設けられ、センサ電極５２ｂは該一の方向と交差する方向（例えばＹ方向）に延在して設けられる。また、センサ電極５１ａとセンサ電極５２ｂは間に絶縁膜（図示しない）を挟んでいる。このような構成とすることで、一方のセンサ電極が他方のセンサ電極と交差する領域に、絶縁膜等の開口を介して電気的に接続される導電膜（ブリッジ電極ともいう）を新たに設ける必要がないため、高精細な表示装置を実現することができる。図６（Ａ）には、開口２５ａ、２５ｂを示している。画素電極２２ａは、画素電極２２ａの下の絶縁膜に設けられた開口２５ａを介して、画素４０ａが有するトランジスタ（図示しない）と電気的に接続される。また、画素電極２１ｂは、画素電極２１ｂの下の絶縁膜に設けられた開口２５ｂを介して、画素４０ｂが有するトランジスタ（図示しない）と電気的に接続される。なお、画素電極２１ｂとトランジスタとの間に、絶縁膜が設けられていない場合には、開口２５ｂは不要となる。
なお、図６（Ａ）では、センサ電極５１ａはＸ方向に延在してもうけられており、センサ電極５２ｂはＹ方向に延在してもうけられているが、本発明の一態様は、これに限定されない。９０度回転させて、センサ電極５１ａはＹ方向に延在してもうけられ、センサ電極５２ｂはＸ方向に延在してもうけられるようにしてもよい。なお、図６（Ａ）に限らず、他の図面においても、センサ電極が延在している方向を、９０度回転させてもよい。
図６（Ａ）ではＹ方向に延在するセンサ電極５２ｂが、Ｙ方向に隣接して設けられる複数の画素４０ｂのコモン電極を兼ねる構成を示している。換言すると、Ｘ方向に延在するセンサ電極５１ａは、画素４０ｂを挟んでＸ方向に並んで設けられる複数の画素４０ａのコモン電極を兼ねる構成であるが、これに限られない。図６（Ｂ）に示すように、Ｘ方向に延在するセンサ電極５１ａが、Ｘ方向に隣接して設けられる複数の画素４０ａのコモン電極を兼ねる構成としてもよい。換言すると、Ｙ方向に延在するセンサ電極５２ｂが、画素４０ａを挟んでＹ方向に並んで設けられる複数の画素４０ｂのコモン電極を兼ねる構成としてもよい。
なお、図６（Ｂ）では、センサ電極５１ａはＸ方向に延在してもうけられており、センサ電極５２ｂはＹ方向に延在してもうけられているが、本発明の一態様は、これに限定されない。９０度回転させて、センサ電極５１ａはＹ方向に延在してもうけられ、センサ電極５２ｂはＸ方向に延在してもうけられるようにしてもよい。なお、図６（Ｂ）に限らず、他の図面においても、センサ電極が延在している方向を、９０度回転させてもよい。
なお、開口２６は上面図において電極の内側に含まれていてもよく、また開口２６が電極の端部に達していてもよい。図６（Ａ）では、画素電極２２ａおよびセンサ電極５２ｂが有する１つ以上の開口２６はそれぞれの電極の内側に含まれている。図６（Ｂ）では、画素電極２２ａおよびセンサ電極５２ｂが有する１つ以上の開口２６が上面図におけるそれぞれの電極の下端に達している。図６（Ｂ）における画素電極２２ａおよびセンサ電極５２ｂを櫛歯形状と呼ぶことができる。
なお、スリット状の開口や、櫛歯形状の電極は、縦方向に細長い形状となっているが、本発明の一態様は、これに限定されない。横方向に細長い形状としてもよい。また、視野角特性を向上させるため、スリット状の開口や櫛歯形状の電極を、幅広のＶ字形（または、ブーメラン形）に曲げて配置してもよい。
なお、センサ電極５１ａとセンサ電極５２ｂとが重なる領域（交差する領域）では、寄生容量が形成されることとなる。この寄生容量により、センサの読み取り信号が小さくなる可能性や、ノイズが入りやすくなる可能性がある。そのため、センサ電極５１ａとセンサ電極５２ｂとが重なる領域（交差する領域）では、一方の電極の幅を小さくしてもよい。例えば、センサ電極５２ｂの幅を小さくした場合の例を、図７（Ａ）に示す。同様に、センサ電極５１ａの幅を小さくした場合の例を、図７（Ｂ）に示す。
なお、図６（Ａ）のような電極レイアウトと、図６（Ｂ）のような電極レイアウトとを、組み合わせたような電極レイアウトとしてもよい。その場合の例を、図８に示す。図８において、画素４０ａにおける画素電極２２ａおよび画素４０ｂにおけるセンサ電極５２ｂはスリット状の開口２６を１つ以上有する。
なお、図６（Ａ）では、センサ電極５１ａは、同じ行の画素と接続されていたが、本発明の一態様は、これに限定されない。例えば、場所によって、異なる行の画素と接続されていてもよい。異なる行の画素と接続することにより、例えば、ノイズなどが平均化され、より表示品位の高い画像を表示すること、またはより感度が高いセンサを実現することを期待できる場合がある。センサ電極のレイアウト例としては、例えば、図６（Ａ）については、図９（Ａ）のような電極レイアウトとなっていてもよい。同様に、図６（Ｂ）では、センサ電極５２ｂは、同じ列の画素と接続されていたが、本発明の一態様は、これに限定されない。例えば、場所によって、異なる列の画素と接続されていてもよい。例えば、図９（Ｂ）のような電極レイアウトとなっていてもよい。
また、図６（Ａ）にはセンサ電極５１ａと画素電極２１ｂが、画素４０ａと画素４０ｂのそれぞれにおいて開口２６を有さない構成を示したが、これに限られない。センサ電極５１ａおよび画素電極２１ｂが櫛歯状の上面形状、またはスリット状の開口が１つ以上設けられた上面形状を有していてもよい。図６と比較して、センサ電極５２ｂおよび画素電極２２ａが櫛歯形状であり、加えてセンサ電極５１ａおよび画素電極２１ｂも櫛歯形状である表示装置の上面図を図１０に示す。なお、図１０（Ａ）は、図６（Ａ）と対応している。図１０（Ｂ）は、図６（Ｂ）と対応している。なお、図１０は、図４（Ｂ）と対応している。
同一の導電膜を用いて形成されるセンサ電極および画素電極は、互いに電気的に接続されないように距離をおいて設けられる。例えば、該センサ電極に開口を設け、該開口の内側に島状に画素電極を設けてもよい。図１１（Ａ）に、センサ電極５１ａが有する開口５５の内側に、画素電極２１ｂを設ける構成を示す。なお、センサ電極５１ａは画素電極２２ａより下層に設けられるため、図１１（Ａ）において、センサ電極５１ａは上面図において開口２５ａよりも大きい開口５６を有する。図１１（Ｂ）に、センサ電極５１ａのみの上面図を示す。このように、センサ電極に開口を設けることにより、センサ電極の面積を大きくすることができる。その結果、センサ電極の配線抵抗を小さくすることができる。そのため、センサの感度を高めることができる。
なお、図１１では、図６（Ａ）の一部を変更した場合の例を示したが、図６（Ｂ）の場合にも、同様に変更することができる。その場合の例を、図１２に示す。
なお、図６から図１１までにおいて、行毎または列毎にセンサ電極が設けられている場合の例を示したが、本発明の一態様は、これに限定されない。複数行毎または複数列毎に、センサ電極が設けられていてもよい。例えば、図１１（Ａ）において、２行毎または２列毎にセンサ電極が分かれている場合の例を、図１３に示す。同様に、図１２において、２行毎または２列毎にセンサ電極が分かれている場合の例を、図１４に示す。
なお、２行毎または２列毎にセンサ電極が分かれている場合、電極の交差部において、コモン電極と画素電極の配置を場所によって変更してもよい。図１３の場合を図１５に、図１４の場合を図１６に示す。
また、図１０（Ａ）において、２行毎または２列毎にセンサ電極が分かれている場合の例を、図１７に示す。同様に、図１０（Ｂ）において、２行毎または２列毎にセンサ電極が分かれている場合の例を、図１８に示す。
なお、センサ電極が別の配線（例えば、ゲート信号線と同一の導電膜により形成された配線や、ソース信号線と同一の導電膜により形成された配線など）と電気的に接続される構成としてもよい。または、センサ電極の一方または両方を島状に設け、島状に設けたそれぞれのセンサ電極同士が別の配線（例えば、ゲート信号線と同一の導電膜により形成された配線や、ソース信号線と同一の導電膜により形成された配線など）によって電気的に接続される構成としてもよい。図１９（Ａ）に、センサ電極５１ａを画素４０ａのコモン電極として機能する大きさに画素ごとに島状に設け、Ｘ方向に延在して設けられる配線５３と複数のセンサ電極５１ａとが電気的に接続される例を示す。また図１９（Ｂ）には、センサ電極５２ｂを画素４０ｂのコモン電極として機能する大きさに画素ごとに島状に設け、Ｙ方向に延在して設けられる配線５４と複数のセンサ電極５２ｂとが電気的に接続される例を示す。島状に設ける一のセンサ電極が、一の画素のコモン電極でなく、複数の画素のコモン電極として機能するように設けてもよい。
なお、一例としては、配線５３は、ソース信号線と平行に設けられる場合には、ソース信号線と同一の導電膜により形成されることが望ましい。同様に、配線５３は、ゲート信号線と平行に設けられる場合には、ゲート信号線と同一の導電膜により形成されることが望ましい。このようにすることにより、配線５３は、ソース信号線またはゲート信号線と交差せずに設けることができるため、好適である。なお、配線５３だけでなく、配線５４の場合も同様である。
図２０（Ａ）、（Ｂ）にはセンサ電極５１ａおよびセンサ電極５２ｂを画素ごとに島状に設け、センサ電極５１ａ、５２ｂがそれぞれ配線５３、５４と電気的に接続される例を示している。図２０（Ａ）と図２０（Ｂ）とでは、画素４０ａおよび画素４０ｂの配置が異なる。図２０（Ａ）では、画素４０ａおよび画素４０ｂが、それぞれ同じ画素がＹ方向に隣接するように設けられている。一方、図２０（Ｂ）では、画素４０ａおよび画素４０ｂが、それぞれ同じ画素がＸ方向に隣接するように設けられている。
図２１（Ａ）に示す構成では、タッチセンサはセンサ電極５１ａ１とセンサ電極５２ｂ１とを有する。図２１（Ａ）は、図４（Ｃ）と対応している。センサ電極５１ａ１は、画素４０ａにおいてコモン電極の機能を有し、画素４０ａが有する画素電極２１ａ２と同一の導電膜により形成される。またセンサ電極５２ｂ１は、画素４０ｂにおいてコモン電極の機能を有し、画素４０ｂが有する画素電極２２ｂ２と同一の導電膜により形成される。センサ電極５１ａ１および画素電極２１ａ２は、画素４０ａにおいて櫛歯状の上面形状を有する。またセンサ電極５２ｂ１および画素電極２２ｂ２は、画素４０ｂにおいて櫛歯状の上面形状を有する。
センサ電極５１ａ１は一の方向（例えばＸ方向）に延在して設けられ、センサ電極５２ｂ１は該一の方向と交差する方向（例えばＹ方向）に延在して設けられる。また、センサ電極５１ａ１とセンサ電極５２ｂ１は間に絶縁膜（図示しない）を挟んでいる。このような構成とすることで、一方のセンサ電極が他方のセンサ電極と交差する領域に、絶縁膜等の開口を介して電気的に接続される導電膜（ブリッジ電極ともいう）を新たに設ける必要がないため、高精細な表示装置を実現することができる。
なお、図２１（Ａ）では、センサ電極５１ａ１はＸ方向に延在してもうけられており、センサ電極５２ｂ１はＹ方向に延在してもうけられているが、本発明の一態様は、これに限定されない。９０度回転させて、センサ電極５１ａ１はＹ方向に延在してもうけられ、センサ電極５２ｂ１はＸ方向に延在してもうけられるようにしてもよい。
なお、図２１（Ａ）においても、複数行毎または複数列毎に、センサ電極が設けられていてもよい。例えば、図２１（Ａ）において、２行毎または２列毎にセンサ電極が分かれている場合の例を、図２１（Ｂ）に示す。
なお、センサ電極などに関して、様々な変形例を示したが、これらの変形例に限定されない。これらで説明した内容または図面については、互いに組み合わせること、または、互いに適用することが可能である。したがって、例えば、ある図面において、一部を変形した場合、別の図面においても、同様に変形することが可能である。さらに、別の図面を変形した構成についても、さらに、一部を変形することも可能である。
以上がタッチパネルの方式についての説明である。
［構成例１］
以下では、表示装置またはタッチパネルのより具体的な構成例について説明する。したがって、以下に示す構成例と、これまでに述べた構成例とを、互いに組み合わせること、または、互いに適用することが可能である。したがって、例えば、以下に述べる構成例において、その一部を、これまでに述べた構成例に変形することが可能である。
図２２（Ａ）は、本発明の一態様の表示装置３１０の上面概略図の一例である。なお、図２２（Ａ）においては素子基板側に設けられた要素のみ図示し、対向基板は省略している。また明瞭化のため、図２２（Ａ）には代表的な構成要素のみを示している。
表示装置３１０は、対向して設けられた基板１０２と基板３７２（図示しない）とを有する。
基板１０２上には、表示部３８１、配線３８２、駆動回路３８３、駆動回路３８４、配線３８６等が設けられている（図２２（Ａ）参照）。また表示部３８１には、導電膜３２１ａおよび導電膜３２２ｂが形成されている。基板１０２には、配線３８２、３８６と電気的に接続されるＦＰＣ３７３が設けられている。また図２２（Ａ）では、ＦＰＣ３７３上にＩＣ３７４が設けられている例を示している。
複数の導電膜３２１ａはそれぞれ、複数の配線３８６のいずれかと電気的に接続される。また複数の導電膜３２２ｂはそれぞれ、複数の配線３８２のいずれかと電気的に接続される。
表示部３８１は、少なくとも複数の画素を有する。画素は、少なくとも一つの表示素子を有する。また、画素は、トランジスタ及び表示素子を備えることが好ましい。表示素子としては、代表的には有機ＥＬ素子などの発光素子や液晶素子などを用いることができる。本構成例では、表示素子として液晶素子を用いた例を示す。
駆動回路３８３および駆動回路３８４はそれぞれ、複数の配線３８６に含まれる複数の配線と電気的に接続される。駆動回路３８３および駆動回路３８４として、それぞれ信号線駆動回路、走査線駆動回路として機能する回路を用いることができる。つまり、駆動回路３８３および駆動回路３８４は、表示用の画素における走査線（ゲート信号線）や、信号線（ソース信号線）などを駆動する機能を有する回路として、用いることができる。また、駆動回路３８３を走査線駆動回路として用い、駆動回路３８４を信号線駆動回路として用いてもよい。
なお、駆動回路３８３または駆動回路３８４の少なくとも一つは、基板１０２上に設けられていない場合もある。
配線３８２、３８６は、表示部３８１や駆動回路３８３、３８４に信号や電力を供給する機能を有する。当該信号や電力はＦＰＣ３７３を介して、外部またはＩＣ３７４から配線３８２、３８６に入力される。
なお、駆動回路３８３または駆動回路３８４は、画素のゲート信号線やソース信号線ではなく、画素のコモン電極（つまり、センサ電極）を駆動する機能を有していてもよい。または、駆動回路３８３または駆動回路３８４は、画素のゲート信号線やソース信号線を駆動する機能と、画素のコモン電極（つまり、センサ電極）を駆動する機能とを両方を有していてもよい。または、画素のゲート信号線やソース信号線を駆動する機能を有する回路と、画素のコモン電極（つまり、センサ電極）を駆動する機能を有する回路とは、別々の回路となっていてもよい。
なお、表示用のゲート線駆動回路、ソース線駆動回路などの回路は、ＩＣの中に形成されている場合がある。よって、センサ用のパルス電圧出力回路または電流検出回路の少なくとも一つと、ゲート線駆動回路またはソース線駆動回路の少なくとも一つとが、１つのＩＣの中に形成されていてもよい。例えば、ソース線駆動回路は、駆動周波数が高いため、ＩＣの中に形成される場合が多い。また、電流検出回路は、オペアンプなどが必要となる場合があるため、ＩＣの中に形成される場合が多い。したがって、ソース線駆動回路と電流検出回路とが、１つのＩＣの中に形成されていてもよい。この場合には、ゲート線駆動回路およびパルス電圧出力回路は、画素が形成されている基板上に形成されていてもよい。または、ソース線駆動回路と電流検出回路とパルス電圧出力回路とが、１つのＩＣの中に形成されていてもよい。
駆動回路３８４は、例えば、導電膜３２２ｂを順次選択する機能を有する。または、導電膜３２２ｂではなく導電膜３２１ａを順次選択することによりタッチセンサを駆動する場合には、駆動回路３８４は、導電膜３２２ｂに固定電位またはセンシングに用いる信号を切り替えて供給する機能を有する。なお、ＩＣ３７４や外部からタッチセンサを駆動する信号が供給される場合には、駆動回路３８４は上記の機能を有さなくてもよい。
また、図２２（Ａ）では、ＦＰＣ３７３上にＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式により実装されたＩＣ３７４が設けられている例を示している。ＩＣ３７４として、例えばタッチセンサを駆動する機能、具体的には導電膜３２１ａに固定電位またはセンシングに用いる信号を切り替えて供給する機能を有するＩＣを適用できる。なお、表示装置３１０が駆動回路３８３または／および駆動回路３８４を有さない場合は、ＩＣ３７４が信号線駆動回路または／および走査線駆動回路として機能する回路を有していてもよい。また、駆動回路３８３が導電膜３２１ａに固定電位またはセンシングに用いる信号を切り替えて供給する機能を有する場合などにおいては、ＩＣ３７４を設けない構成としてもよい。また、ＩＣ３７４を、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等により、基板１０２に直接実装してもよい。
タッチセンサは、基板１０２に設けられた導電膜３２１ａと、導電膜３２２ｂと、により構成される。導電膜３２１ａと導電膜３２２ｂの間に形成される容量を利用して、被検知体の近接または接触を検出することができる。
図２２（Ｂ）は、図２２（Ａ）に示す領域３６０を拡大した上面模式図である。図２２（Ｂ）においては、タッチセンサを構成する導電膜３２１ａおよび導電膜３２２ｂの概略図のみ示している。
導電膜３２１ａおよび導電膜３２２ｂは、表示装置３１０が有する液晶素子を構成するコモン電極としての機能を有する。図２２（Ｂ）に示す一の画素を含む領域３６１ａにおいては、導電膜３２１ａがコモン電極として機能し、別の一の画素を含む領域３６１ｂにおいては、導電膜３２２ｂがコモン電極として機能する。
導電膜３２１ａは、タッチセンサの一方の電極と、液晶素子を構成するコモン電極とを兼ねる。また導電膜３２２ｂは、タッチセンサの他方の電極と、液晶素子を構成するコモン電極とを兼ねる。換言すると、導電膜３２１ａは、タッチセンサの一方の電極として機能する領域と、液晶素子を構成するコモン電極として機能する領域とを有する。また導電膜３２２ｂは、タッチセンサの他方の電極として機能する領域と、液晶素子を構成するコモン電極として機能する領域とを有する。再度換言すると、導電膜３２１ａは、タッチセンサの一方の電極と、液晶素子を構成するコモン電極とを含む。また導電膜３２２ｂは、タッチセンサの他方の電極と、液晶素子を構成するコモン電極とを含む。
導電膜３２１ａは、駆動回路３８３が延在する方向と直交する方向（図２２（Ｂ）に示すＹ方向）に延在して設けられ、導電膜３２２ｂは導電膜３２１ａと直交する方向（Ｘ方向）に延在して設けられる。導電膜３２２ｂは絶縁膜（図示しない）を介して導電膜３２１ａ上に設けられているため、該絶縁膜を介して導電膜３２１ａと導電膜３２２ｂとが交差することができる。交差部３６３は、導電膜３２１ａと導電膜３２２ｂとが交差する領域である。交差部３６３にブリッジ電極を形成する必要がないため、画素においてブリッジ電極を構成するための配線コンタクト部を省略できる。よって、本発明の一態様の表示装置を高精細な表示装置とすることができる。
なお、図２２（Ｂ）では、交差部３６３において、導電膜３２２ｂは、その幅は狭くなり、コモン電極としては動作せず、導電膜３２１ａは、その幅は広いままで、コモン電極として動作する。ただし、本発明の一態様は、これに限定されない。例えば、図２３に示すように、交差部３６３において、導電膜３２２ｂは、その幅は広いままで、コモン電極として動作し、導電膜３２１ａは、その幅を小さくして、コモン電極としては動作しないようにしてもよい。
なお、図２２（Ｂ）には一の導電膜３２１ａおよび一の導電膜３２２ｂが交差する領域において一の交差部３６３が設けられる構成を示しているが、交差部３６３を複数設けてもよい。一例として図２４（Ａ）には、一の導電膜３２１ａおよび一の導電膜３２２ｂが交差する領域において４つの交差部３６３が設けられる構成を示す。また、図２４（Ｂ）に示すように、交差部３６３を含む一の画素の全体に導電膜３２２ｂを設けてもよい。その場合、その画素では、表示を行うことができない。しかし、そのような画素があっても、表示全体には、大きな影響を及ぼさないため、大きな問題とはならない。これらの構成とすることで、交差部３６３における導電膜３２２ｂの抵抗の増大を抑制し、タッチセンサの駆動における信号の遅延等を抑制することができる。
なお、図２２乃至図２４では、導電膜３２１ａは、図２２（Ｂ）に示すＹ方向に延在して設けられ、導電膜３２２ｂはＸ方向に延在して設けられているが、本発明の一態様は、これに限定されない。９０度回転させて、導電膜３２１ａはＸ方向に延在して設けられ、導電膜３２２ｂはＹ方向に延在して設けられていてもよい。その場合の例を、図２５、図２６、図２７に示す。
｛画素構成例１｝
図２８に、表示装置３１０が有する画素の構成例を示す。図２８は図２２（Ｂ）に示す９つの画素を含む領域３６２のより詳細な上面模式図の一例である。図２８には導電膜３２１ａと同様の材料を用いて同時に形成できる層と、導電膜３２２ｂと同様の材料を用いて同時に形成できる層を示している。ここで、導電膜３２１ｂは、導電膜３２１ａと同一面上に設けられるため同時に形成できる。また、導電膜３２２ａは、導電膜３２２ｂと同一面上に設けられるため同時に形成できる。なお、図２９（Ａ）は領域３６２において導電膜３２１ａ、３２１ｂのみを示した上面図であり、図２９（Ｂ）は領域３６２において導電膜３２２ａ、３２２ｂのみを示した上面図である。
第１の画素３６５ａにおいて、導電膜３２１ａはコモン電極として機能し、導電膜３２２ａは画素電極として機能する。導電膜３２２ａは、導電膜３２２ａより下層の絶縁膜に設けられた開口３２５ａおよび導電膜３２１ａに設けられた開口３５６を介してトランジスタ（図示しない）と電気的に接続される（図２８、図２９（Ａ）参照）。第１の画素３６５ａは、隣接する４つの画素のうち少なくとも２つ以上が第１の画素３６５ａとなるように配置される。複数の第１の画素３６５ａを図２２（Ｂ）に示すＹ方向に隣接して設けることで、タッチセンサの一方の電極として機能する導電膜３２１ａをＹ方向に延在して設けることができる。
第２の画素３６５ｂにおいて、導電膜３２１ｂは画素電極として機能し、導電膜３２２ｂはコモン電極として機能する。導電膜３２１ｂは、導電膜３２１ｂより下層の絶縁膜に設けられた開口３２５ｂを介してトランジスタ（図示しない）と電気的に接続される。第２の画素３６５ｂは、隣接する４つの画素のうち少なくとも１つ以上が第２の画素３６５ｂとなるように配置される。
第３の画素３６５ｃにおいては、第１の画素３６５ａと同様に導電膜３２１ａがコモン電極として機能し、導電膜３２２ａが画素電極として機能する。また第３の画素３６５ｃには、導電膜３２２ｂと導電膜３２１ａとの交差部３６３が設けられる。複数の第２の画素３６５ｂを図２２（Ｂ）に示すＸ方向に並んで設け、第３の画素３６５ｃを、Ｘ方向において２つの第２の画素３６５ｂに挟まれるように設けることで、タッチセンサの他方の電極として機能する導電膜３２２ｂをＸ方向に延在して設けることができる。表示装置３１０が第１の画素３６５ａ、第２の画素３６５ｂおよび第３の画素３６５ｃを有することで、表示部３８１が有するコモン電極（すなわち導電膜３２１ａおよび導電膜３２２ｂ）を用いてタッチセンサの一対の電極を構成できる。なお、第３の画素３６５ｃは交差部３６３を構成する導電膜３２２ｂを有するため、上面図における導電膜３２２ａの大きさは、第１の画素３６５ａが有する導電膜３２２ａよりも小さい。
なお、図２９では、交差部においては、導電膜３２２ｂは、細くなる。そして、交差部においては、導電膜３２２ｂは、コモン電極としては機能していない。一方、交差部においては、導電膜３２１ａは、太いままであり、コモン電極として機能している。しかし、本発明の一態様は、これに限定されない。例えば、図３０に示すように、交差部においては、導電膜３２２ｂは、太いままであり、コモン電極として機能する。導電膜３２１ａは、交差部において、細くなり、コモン電極としては機能しない、という構成にしてもよい。図３０（Ａ）は、図２９（Ａ）の変形例である。また図３０（Ｂ）は、図２９（Ｂ）の変形例である。
なお、図２９および図３０では、導電膜３２１ａは、図２２（Ｂ）に示すＹ方向に延在して設けられ、導電膜３２２ｂはＸ方向に延在して設けられているが、本発明の一態様は、これに限定されない。導電膜３２１ａおよび導電膜３２２ｂが延在する方向をそれぞれ９０度回転させて、導電膜３２１ａはＹ方向に延在して設けられ、導電膜３２２ｂはＸ方向に延在して設けられていてもよい。その場合の例を、図３１、図３２などに示す。図３１（Ａ）、図３２（Ａ）はそれぞれ図２９（Ａ）、図３０（Ａ）において導電膜３２１ａが延在する方向を９０度回転させた例である。また、図３１（Ｂ）、図３２（Ｂ）はそれぞれ図２９（Ｂ）、図３０（Ｂ）において導電膜３２２ｂが延在する方向を９０度回転させた例である。
図２８において、第１の画素３６５ａと第２の画素３６５ｂとが隣接する境界近傍において、導電膜３２１ａと導電膜３２２ｂは空間３６４を挟んで対向する。換言すると、第１の画素３６５ａが有する導電膜３２１ａと、第２の画素３６５ｂが有する導電膜３２２ｂとは、上面図において重畳する領域を有さない。このような構成とすることで、導電膜３２１ａと導電膜３２２ｂの間に形成される容量を被検知体の近接によって変化させやすくすることができる。
また、導電膜３２２ａは、上面図において導電膜３２１ａより内側に設けられることが好ましい。同様に導電膜３２１ｂは、上面図において導電膜３２２ｂより内側に設けられることが好ましい。このような構成とすることで、導電膜３２１ａ、３２１ｂより下層に設けられる配線によって発生する電場が液晶の配向に与える影響などを抑制し、液晶の配向不良を低減できる。
本発明の一態様の表示装置は、画素電極およびコモン電極の構成が異なる複数の画素を用いて表示部を形成している。具体的には、上記で示した第１の画素３６５ａ、第２の画素３６５ｂ、および第３の画素３６５ｃは、それぞれ構成が異なる。表示装置３１０に透過型液晶表示装置を適用する場合、特に表示部３８１を構成する主要な画素である第１の画素３６５ａと第２の画素３６５ｂにおける、液晶素子の電圧−透過率特性の差を小さくすることが好ましい。第１の画素３６５ａと第２の画素３６５ｂの電圧−透過率特性が異なると、表示装置３１０が表示する画像に図２２（Ｂ）に示すような導電膜３２１ａおよび導電膜３２２ｂのパターンが浮き出てしまう場合がある。
図３３（Ａ）に、第１の画素３６５ａ、第２の画素３６５ｂのそれぞれの画素構成における電圧−透過率特性の計算結果を示す。図３３（Ａ）の黒丸が第１の画素３６５ａの電圧−透過率特性であり、白丸が第２の画素３６５ｂの電圧−透過率特性である。
図３３（Ａ）の横軸はコモン電極を０Ｖとした場合の画素電極−コモン電極間の電位差である。第１の画素３６５ａでは、導電膜３２１ａを０Ｖに固定し、導電膜３２２ａを０Ｖから０．５Ｖずつ変化させて６Ｖまで印加している。第２の画素３６５ｂでは、導電膜３２２ｂを０Ｖに固定し、導電膜３２１ｂを０Ｖから０．５Ｖずつ変化させて６Ｖまで印加している。また図３３（Ａ）の縦軸は、光源を１００％とした場合の透過光強度比を表している。換言すると、光源の光が第１の画素３６５ａまたは第２の画素３６５ｂに含まれる液晶素子を透過する割合を表している。なお、計算において想定した表示装置の仕様は、画素密度が５６４ｐｐｉ、開口率が５０％、開口部透過率が７９％である。ここで開口部透過率は、開口部におけるパラレルニコルの透過率を１００％とした場合の液晶の物性や絶縁膜の透過率を考慮した透過率で、着色膜を有さない構成を想定している。また、第１の画素３６５ａおよび第２の画素３６５ｂの画素サイズは４５μｍ×４５μｍである。導電膜３２２ａおよび導電膜３２２ｂのスリット形状は等しく、スリット幅ｄ１は３μｍ、櫛歯部分の電極幅ｄ２は２μｍである（図３４（Ａ）、（Ｂ）参照）。
図３３（Ａ）の結果より、第１の画素３６５ａと第２の画素３６５ｂの画素構成において、電圧−透過率特性に差があることが確認された。そこで、第１の画素３６５ａおよび第２の画素３６５ｂの特性の差を小さくするための画素構造の検討を行った。具体的には、画素電極およびコモン電極が発生させる電気力線の分布を考慮して、スリット形状、スリット幅、および画素電極とコモン電極が挟持する絶縁膜の膜厚などの調整を行った。
図３３（Ｂ）に、画素構造を最適化した第１の画素３６６ａおよび第２の画素３６６ｂの電圧−透過率特性の計算結果を示す。図３４（Ｃ）、（Ｄ）に第１の画素３６６ａ、第２の画素３６６ｂの上面レイアウトを示す。導電膜３２２ａは一の副画素において一の開口が端部に達した櫛歯形状であり、該開口の幅ｄ３は４μｍ、櫛歯部分の画素電極幅ｄ４は３μｍである。導電膜３２２ｂは一の副画素においてスリット状の２つの開口がそれぞれの端部で連結するコの字状（Ｃ字状）の開口を有し、該開口の幅ｄ５は４μｍ、櫛歯部分のコモン電極幅ｄ６は３μｍである。
画素構造の最適化を行うことで、第１の画素３６６ａと第２の画素３６６ｂの電圧−透過率特性をほぼ一致させることができた（図３３（Ｂ）参照）。第１の画素３６６ａおよび第２の画素３６６ｂを領域３６２に適用した例を図３５に示す。また図３６は、図３５のうち導電膜３２２ａ、３２２ｂのみを示した上面図である。図３５における、導電膜３２１ａ、３２１ｂのレイアウトは図２９（Ａ）に等しい。表示装置が備える画素電極およびコモン電極を図３５に示す構成とすることで、表示画像に図２２（Ｂ）に示すような導電膜３２１ａおよび導電膜３２２ｂのパターンが浮き出ることを抑制し、表示装置３１０の表示品位を向上させることができる。なお、第３の画素３６６ｃは交差部３６３を構成する導電膜３２２ｂを有するため、上面図における導電膜３２２ａの大きさは、第１の画素３６６ａが有する導電膜３２２ａよりも小さい。
なお、第１の画素３６５ａおよび第３の画素３６５ｃにおいて、コモン電極より上層の画素電極として機能する導電膜３２２ａは複数のスリット状の開口を有する（図２８および図２９（Ｂ）参照）。また第２の画素３６５ｂにおいて、画素電極より上層のコモン電極として機能する導電膜３２２ｂは複数のスリット状の開口を有する。よって、図２８に示す複数の画素が有する液晶素子の駆動方式はＦＦＳモードである。ただし、本発明の一態様は、これに限定されない。画素電極およびコモン電極の両方に、スリット状の開口を設ける、または画素電極およびコモン電極の両方を櫛歯状の電極形状とすることにより、ＩＰＳモードとしてもよい。つまり、図４（Ａ）の電極構造だけでなく、図４（Ｂ）、図４（Ｃ）のような電極構造としてもよい。したがって、図４（Ｂ）に対応した図面の構成や、図４（Ｃ）に対応した図面の構成も、同様に適用することができる。
｛画素構成例２｝
図３７に、図２８とは異なる画素の構成例を示す。ここでは、図２８と同じ構成については該構成の説明を図３７に援用できるとし、主に図２８と異なる構成について説明する。図３７は図２２（Ｂ）に示す９つの画素を含む領域３６２のより詳細な上面模式図の一例である。
第１の画素３６７ａおよび第３の画素３６７ｃにおいて、コモン電極として機能する導電膜３２１ａおよび画素電極として機能する導電膜３２２ａは櫛歯状の上面形状を有する。また第２の画素３６７ｂにおいて、画素電極として機能する導電膜３２１ｂおよびコモン電極として機能する導電膜３２２ｂは櫛歯状の上面形状を有する。
｛画素構成例３｝
図３８に、図２８とは異なる画素の構成例を示す。ここでは、図２８と同じ構成については該構成の説明を図３８に援用できるとし、主に図２８と異なる構成について説明する。
図３８は図２２（Ｂ）に示す９つの画素を含む領域３６２のより詳細な上面模式図の一例である。図３８には導電膜３２１ａ１と同様の材料を用いて同時に形成できる層と、導電膜３２２ｂ１と同様の材料を用いて同時に形成できる層を示している。ここで、導電膜３２１ａ２は、導電膜３２１ａ１と同一面上に設けられるため同時に形成できる。また、導電膜３２２ｂ２は、導電膜３２２ｂ１と同一面上に設けられるため同時に形成できる。図３８では明示化のため、導電膜３２１ａ１と導電膜３２１ａ２のハッチング、および導電膜３２２ｂ１と導電膜３２２ｂ２のハッチングを変えて示している。
第１の画素３６８ａおよび第３の画素３６８ｃにおいて、コモン電極として機能する導電膜３２１ａ１および画素電極として機能する導電膜３２１ａ２は櫛歯状の上面形状を有する。また第２の画素３６８ｂにおいて、画素電極として機能する導電膜３２２ｂ２およびコモン電極として機能する導電膜３２２ｂ１は櫛歯状の上面形状を有する。よって、図３８に示す複数の画素が有する液晶素子の駆動方式はＩＰＳモードである。なお、図３８に示す例では、第１の画素３６８ａおよび第２の画素３６８ｂの上面レイアウトは同一である。
図３８に示す複数の画素は、上面形状においてコモン電極が画素電極を囲むように設けられている。第１の画素３６８ａまたは第３の画素３６８ｃと第２の画素３６８ｂとが隣接する境界近傍において導電膜３２１ａ１と導電膜３２２ｂ１との間に形成される容量を利用することで、コモン電極はタッチセンサの一対の電極のいずれか一方を兼ねることができる。すなわち、一画素において複数の副画素（本構成例では３つの副画素）を囲むコモン電極は、タッチセンサ電極としても機能できる。具体的には、導電膜３２１ａ１はコモン電極およびタッチセンサの一方の電極として機能し、導電膜３２２ｂ１はコモン電極およびタッチセンサの他方の電極としても機能する。
ここで、第１の画素３６８ａの一画素の上面レイアウトを図３９（Ａ）に示す。導電膜３２１ａ１がコモン電極として機能する領域は、導電膜３２１ａ２の突出部（櫛歯部分）の長辺と対向する領域３７７である。また、３つの導電膜３２１ａ２を囲む領域の導電膜３２１ａ１のうちタッチセンサ電極として実際に機能するのは、第１の画素３６８ａと隣接する第２の画素３６８ｂが有する導電膜３２２ｂ１と対向する領域である。よって、第１の画素３６８ａにおいて、導電膜３２１ａ１のコモン電極として機能せずタッチセンサ電極としても機能しない領域を画素電極として機能する導電膜３２１ａ２に割り当てることで、導電膜３２１ａ２の面積を増大させることができる。ひいては、画素の開口率を向上させることができる。
以上の効果を奏する画素レイアウトの例を図３９（Ｂ）および（Ｃ）に示す。図３９（Ｂ）に示す第１の画素３６９ａは、導電膜３２１ａ１が導電膜３２１ａ２の上辺以外の３辺を囲むように設けられている。一画素において、導電膜３２１ａ２の上辺と対向する領域に導電膜３２１ａ１を設けないことで、導電膜３２１ａ２の突出部の長さを大きくし、画素の開口率を向上させることができる。また、図３９（Ｃ）に示す第１の画素３７０ａは、導電膜３２１ａ２の上辺および下辺と対向する領域に導電膜３２１ａ１を設けないため、図３９（Ｂ）よりもさらに開口率を向上させることができる。以上のことは第２の画素３６８ｂ、第３の画素３６８ｃについても同様に適用できる。
次に、図３９（Ｂ）に示した画素を表示装置３１０の表示部３８１に配置した例を図４０に示す。図４０は図２２（Ｂ）に示す領域３６２のより詳細な上面模式図の一例である。
図４０では、第１の画素３６９ａまたは第３の画素３６９ｃと第２の画素３６９ｂとが隣接する境界近傍において、導電膜３２１ａ１と導電膜３２２ｂ１とが対向する領域が最大となるように各画素を回転させて配置している。具体的には、図３９（Ｂ）に示す第１の画素３６９ａの向きを基準として、第１の画素３６９ａ（１）は１８０°回転させて設けられている。また第２の画素３６９ｂ（１）、３６９ｂ（２）は、それぞれ右に９０°、左に９０°回転させて設けられている。なお、図４０に示す複数の画素が有する液晶素子が有する液晶層に接して設けられる配向膜の配向処理は、光配向法を用いて、画素の回転に合わせて画素ごとに配向の向きを変えて行うことが好ましい。
このような構成とすることで、図３８に示す構成と同程度にタッチセンサ電極の容量を維持しつつ、画素の開口率を向上させることができる。タッチセンサ電極の容量は、導電膜３２１ａ１と導電膜３２２ｂ１が空間３６４を挟んで対向する領域の大きさに比例する。なお、表示部３８１のうち第１の画素３６９ａまたは第３の画素３６９ｃと第２の画素３６９ｂとが隣接する領域以外の領域では、各画素を回転させずに設けることができる。
また、図３９（Ｃ）に示した画素を表示装置３１０の表示部３８１に配置した例を図４１に示す。図４１は図２２（Ｂ）に示す領域３６２のより詳細な上面模式図の一例である。
図４１では、第１の画素３７０ａまたは第３の画素３７０ｃと第２の画素３７０ｂとが隣接する境界近傍において、導電膜３２１ａ１と導電膜３２２ｂ１とが対向する領域が最大となるように各画素を回転させて配置している。具体的には、図３９（Ｃ）に示す第１の画素３７０ａの向きを基準として、第１の画素３７０ａ（１）、３７０ａ（２）、３７０ａ（３）は、それぞれ右に９０°、左に９０°、１８０°回転させて設けられている。また第２の画素３７０ｂ（１）、３７０ｂ（２）は、それぞれ左に９０°、右に９０°回転させて設けられている。
このような構成とすることで、図３８に示す構成と比較してタッチセンサ電極の容量は小さくなるが、画素の開口率をさらに向上させることができる。なお、表示部３８１のうち第１の画素３７０ａまたは第３の画素３７０ｃと第２の画素３７０ｂとが隣接する領域を除いた領域においては、各画素は隣接する画素に対して９０°回転させて設けることができる。なお、図４１に示す複数の画素が有する液晶素子が有する液晶層に接して設けられる配向膜の配向処理は、光配向法を用いて、画素の回転に合わせて画素ごとに配向の向きを変えて行うことが好ましい。
〔断面構成例１〕
以下では、本発明の一態様の表示装置の断面構成の例について、図面を参照して説明する。
図４２は表示装置３１０の断面概略図である。図４２では、図２２（Ａ）におけるＦＰＣ３７３を含む領域、駆動回路３８３を含む領域、表示部３８１を含む領域のそれぞれの断面を示している。
基板１０２と、基板３７２とは、シール材１５１によって貼り合わされている。また基板１０２、基板３７２、及びシール材１５１に囲まれた領域に、液晶３５３が封止されている。
基板１０２上には、トランジスタ３０１、トランジスタ１５０ａ、トランジスタ１５０ｂ、配線３８６、液晶素子１６０ａ、１６０ｂを構成する導電膜３２１ａ、３２１ｂ、３２２ａ、３２２ｂ等が設けられている。
基板１０２上には、絶縁膜１０８、絶縁膜１１４、絶縁膜１１８、絶縁膜１１９、絶縁膜３５４、スペーサ３１６等が設けられている。絶縁膜１０８及び絶縁膜１１４は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁膜１１８は、各トランジスタ等を覆って設けられている。絶縁膜１１９は、平坦化層としての機能を有する。絶縁膜３５４は、導電膜３２１ａ、３２１ｂを覆って設けられている。絶縁膜３５４は、導電膜３２１ａ、３２１ｂと、導電膜３２２ａ、３２２ｂとを電気的に絶縁する機能を有する。なお、平坦化層として機能する絶縁膜１１９は不要であれば設けなくてもよい。
図４２では、表示部３８１の例として、２つの副画素３６５ａ１、３６５ｂ１の断面を示している。副画素３６５ａ１は第１の画素３６５ａに含まれ、副画素３６５ｂ１は第２の画素３６５ｂに含まれる。例えば、該２つの副画素をそれぞれ赤色を呈する副画素、緑色を呈する副画素、青色を呈する副画素のいずれかとすることで、フルカラーの表示を行うことができる。例えば図４２に示す副画素３６５ａ１は、トランジスタ１５０ａと、液晶素子１６０ａと、着色膜３３１ａと、を有する。また、副画素３６５ｂ１は、トランジスタ１５０ｂと、液晶素子１６０ｂと、着色膜３３１ｂと、を有する。
また図４２では、駆動回路３８３の例としてトランジスタ３０１が設けられている例を示している。
図４２では、トランジスタ１５０ａ及びトランジスタ１５０ｂの例として、チャネルが形成される半導体層をゲート電極３４１及びゲート電極３４２、または、ゲート電極３４３及びゲート電極３４４で挟持する構成を適用した例を示している。このようなトランジスタは、ゲート電極３４１とゲート電極３４２とが電気的に接続されている場合や、ゲート電極３４３とゲート電極３４４とが電気的に接続されている場合には、他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速動作が可能な回路を作製することができる。さらには回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示装置を大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することが可能である。なお、ゲート電極３４２、３４４を、それぞれトランジスタ１５０ａ、１５０ｂの第２のゲート電極と呼ぶことができる。
なお、駆動回路３８３が有するトランジスタと、表示部３８１が有するトランジスタは、同じ構造であってもよい。また駆動回路３８３が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部３８１が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合せて用いてもよい。図４２には示していないが、駆動回路３８４が有するトランジスタについても、駆動回路３８３が有するトランジスタと同様である。
各トランジスタを覆う絶縁膜１１４、１１８のうち少なくとも一つは、一例としては、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁膜１１４または絶縁膜１１８はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示装置を実現できる。
図４２には、液晶素子１６０ａ、１６０ｂにＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された液晶素子を用いた場合の例を示している。液晶素子１６０ａは、導電膜３２１ａ、液晶３５３、及び導電膜３２２ａを有する。液晶素子１６０ｂは、導電膜３２１ｂ、液晶３５３、及び導電膜３２２ｂを有する。導電膜３２１ａと導電膜３２２ａとの間、および導電膜３２１ｂと導電膜３２２ｂとの間に生じる電界により、液晶３５３の配向を制御することができる。
絶縁膜１１９上に導電膜３２１ａ、３２１ｂが設けられている。また導電膜３２１ａ、３２１ｂを覆って絶縁膜３５４が設けられ、絶縁膜３５４上に導電膜３２２ａ、３２２ｂが設けられている。導電膜３２２ａは絶縁膜３５４、１１９、１１８、１１４に設けられた開口３２５ａおよび導電膜３２１ａに設けられた開口３５６を介してトランジスタ１５０ａのソース又はドレインの一方と電気的に接続されている。導電膜３２１ｂは絶縁膜１１９、１１８、１１４に設けられた開口３２５ｂを介してトランジスタ１５０ｂのソース又はドレインの一方と電気的に接続されている。導電膜３２１ａ、３２１ｂ、３２２ａ、３２２ｂとして透光性を有する導電性材料を用いると、表示装置３１０を透過型の液晶表示装置とすることができる。
導電膜３２２ａ、３２２ｂは、櫛歯状の上面形状、またはスリット状の開口が１つ以上設けられた上面形状（平面形状ともいう）を有する。また、導電膜３２２ａは導電膜３２１ａと重ねて配置され、導電膜３２２ｂは導電膜３２１ｂと重ねて配置される。また、着色膜３３１ａと重なる領域において、導電膜３２１ａ上に導電膜３２２ａが配置されていない部分を有する。同様に、着色膜３３１ｂと重なる領域において、導電膜３２１ｂ上に導電膜３２２ｂが配置されていない部分を有する。
副画素３６５ａ１において、導電膜３２２ａは画素電極として機能し、導電膜３２１ａはコモン電極として機能する。また副画素３６５ｂ１においては、導電膜３２１ｂが画素電極として機能し、導電膜３２２ｂがコモン電極として機能する。導電膜３２１ａおよび導電膜３２１ｂは同一面上、図４２においては絶縁膜１１９上に設けられるため、同一の材料を用いて同時に形成することができる。また、導電膜３２２ａおよび導電膜３２２ｂは同一面上、図４２においては絶縁膜３５４上に設けられるため、同一の材料を用いて同時に形成することができる。
本発明の一態様の表示装置は、導電膜３２１ａおよび導電膜３２２ｂを一対のタッチセンサ電極として用いることができる。導電膜３２１ａと導電膜３２２ｂの間には容量が形成され、導電膜３２１ａおよび／または導電膜３２２ｂに被検知体が近接することにより該容量の大きさが変化することを利用して、検出を行うことができる。なお、導電膜３２１ａおよび導電膜３２２ｂには、表示装置３１０が表示を行う期間は液晶素子１６０ａ、１６０ｂの駆動に応じたコモン電位が供給され、表示装置３１０が被検知体の検出を行う期間は固定電位またはセンシングに用いる信号が供給される。
基板１０２の端部に近い領域には、接続部３０６が設けられている。接続部３０６は、接続層３１９を介してＦＰＣ３７３と電気的に接続されている。図４２では、配線３８６の一部と、導電膜３２２ａと同一の導電膜を加工して形成した導電層とを積層することで接続部３０６を構成している例を示している。
基板３７２の基板１０２側の面には、着色膜３３１ａ、着色膜３３１ｂおよび遮光膜３３２が設けられている。また着色膜３３１ａ、３３１ｂ、遮光膜３３２を覆って絶縁膜３５５が設けられている。
なお、遮光膜３３２は、必ずしも、設けなくてもよい。
絶縁膜３５５は、着色膜３３１ａや遮光膜３３２等に含まれる不純物が液晶３５３に拡散することを防ぐオーバーコートとしての機能を有する。
スペーサ３１６は、絶縁膜３５４上に設けられ、基板１０２と基板３７２との距離が一定以上近づくことを防ぐ機能を有する。図４２ではスペーサ３１６と基板３７２側の構造物（例えば絶縁膜３５５等）とが接触している例を示すが、これらが接していなくてもよい。またここではスペーサ３１６が基板１０２側に設けられている例を示したが、基板３７２側に設けてもよい。例えば、隣接する２つの副画素の間に配置してもよい。または、スペーサ３１６として粒状のスペーサを用いてもよい。粒状のスペーサとしては、シリカなどの材料を用いることもできるが、有機樹脂やゴムなどの弾性を有する材料を用いることが好ましい。このとき、粒状のスペーサは上下方向に潰れた形状となる場合がある。
なお、導電膜３２２ａ、３２２ｂ、絶縁膜３５４、絶縁膜３５５等において、液晶３５３と接する面には液晶３５３の配向を制御するための配向膜が設けられていてもよい。
また、表示装置３１０に透過型液晶表示装置を適用する場合、例えば図示しない偏光板を、表示部を挟むように２つ配置する。偏光板よりも外側に配置されたバックライトからの光は偏光板を介して入射される。このとき、導電膜３２１ａと導電膜３２２ａの間および導電膜３２１ｂと導電膜３２２ｂの間に与える電圧によって液晶３５３の配向を制御する。すなわち、偏光板を介して射出される光の強度を制御することができる。また入射光は着色膜３３１ａ、３３１ｂ等によって特定の波長領域以外の光が吸収されることにより、射出される光は例えば赤色、青色、または緑色を呈する光となる。
また偏光板に加えて、例えば円偏光板を用いることができる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。円偏光板により、視野角依存を低減することができる。
なお、ここでは液晶素子１６０ａ、１６０ｂとしてＦＦＳモードが適用された素子を用いたが、これに限られず様々なモードが適用された液晶素子を用いることができる。例えばＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。
また、表示装置３１０にノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
なお、液晶素子は、液晶の光学変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の表示装置の不良や破損を軽減することができる。
本構成例において、導電膜３２１ａと、導電膜３２２ｂの間に形成される容量を利用して、タッチ動作等を検出することができる。すなわち導電膜３２１ａは、液晶素子１６０ａの一対の電極の一方と、タッチセンサの一対の電極の一方とを兼ねる。また導電膜３２２ｂは、液晶素子１６０ｂの一対の電極の一方と、タッチセンサの一対の電極の他方とを兼ねる。
ここで、導電膜３２１ａ、３２１ｂとして、可視光を透過する導電性材料を用いることが好ましい。例えば金属酸化物を含む導電性材料を含んで構成される。例えば、後述する透光性を有する導電性材料のうち、金属酸化物を用いることができる。
また、導電膜３２１ａ、３２１ｂとしては、例えば、他の導電層や半導体層と同一の金属元素を含む金属酸化物を用いることが好ましい。特に、表示装置３１０が有するトランジスタの半導体層に酸化物半導体を用いた場合、これに含まれる金属元素を含む導電性酸化物を適用することが好ましい。特に、絶縁膜３５４において、水素を含む窒化珪素膜を用いてもよい。その場合には、導電膜３２１ａ、３２１ｂとして、酸化物半導体を用いる場合、絶縁膜３５４から供給される水素によって、導電率を向上させることができる。つまり、酸化物半導体がＮ＋化された状態とすることができる。
ここで、基板３７２よりも上部に、指またはスタイラスなどの被検知体が直接触れる基板を設けてもよい。またこのとき、基板３７２と当該基板との間に偏光板または円偏光板を設けることが好ましい。その場合、当該基板上に保護層（セラミックコート等）を設けることが好ましい。保護層は、例えば酸化シリコン、酸化アルミニウム、酸化イットリウム、イットリア安定化ジルコニア（ＹＳＺ）などの無機絶縁材料を用いることができる。また、当該基板に強化ガラスを用いてもよい。強化ガラスは、イオン交換法や風冷強化法等により物理的、または化学的な処理が施され、その表面に圧縮応力を加えたものを用いることができる。
〔各構成要素について〕
以下では、上記に示す各構成要素について説明する。
｛基板｝
表示装置が有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイヤ、有機樹脂などの材料を用いることができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板として用いてもよい。
なお、基板として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタや容量素子等を形成してもよい。
厚さの薄い基板を用いることで、表示装置の軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示装置を実現できる。
ガラスとしては、例えば、無アルカリガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等を用いることができる。
可撓性及び可視光に対する透過性を有する材料としては、例えば、可撓性を有する程度の厚さのガラスや、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、ポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いた表示装置も軽量にすることができる。
また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙げた基板の他に、金属材料や合金材料を用いた金属基板、セラミック基板、または半導体基板等を用いることもできる。金属材料や合金材料は熱伝導性が高く、封止基板全体に熱を容易に伝導できるため、表示装置の局所的な温度上昇を抑制することができ、好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、１０μｍ以上２００μｍ以下が好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。
金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッケル、又はアルミニウム合金もしくはステンレス等の合金などを好適に用いることができる。
また、導電性の基板の表面を酸化する、又は表面に絶縁膜を形成するなどにより、絶縁処理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電着法、蒸着法、又はスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰囲気で放置する又は加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形成してもよい。
可撓性を有する基板としては、上記材料を用いた層が、表示装置の表面を傷などから保護するハードコート層（例えば、窒化シリコン層など）や、押圧を分散可能な材質の層（例えば、アラミド樹脂層など）等と積層されて構成されていてもよい。また、水分等による表示素子の寿命の低下等を抑制するために、窒化シリコン膜、酸化窒化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等の透水性の低い絶縁膜を有していてもよい。
基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると、水や酸素に対するバリア性を向上させ、信頼性の高い表示装置とすることができる。
例えば、表示素子に近い側からガラス層、接着層、及び有機樹脂層を積層した基板を用いることができる。当該ガラス層の厚さとしては２０μｍ以上２００μｍ以下、好ましくは２５μｍ以上１００μｍ以下とする。このような厚さのガラス層は、水や酸素に対する高いバリア性と可撓性を同時に実現できる。また、有機樹脂層の厚さとしては、１０μｍ以上２００μｍ以下、好ましくは２０μｍ以上５０μｍ以下とする。このような有機樹脂層を設けることにより、ガラス層の割れやクラックを抑制し、機械的強度を向上させることができる。このようなガラス材料と有機樹脂の複合材料を基板に適用することにより、極めて信頼性が高いフレキシブルな表示装置とすることができる。なお、接着層としては、熱硬化樹脂や光硬化樹脂、２液混合型の硬化性樹脂などの硬化性樹脂を用いることができる。例えば、アクリル、ウレタン、エポキシ、またはシリコーンなどのシロキサン結合を有する樹脂などの樹脂を用いることができる。
｛トランジスタ｝
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示している。
なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。トランジスタに用いる半導体材料は特に限定されず、例えば、酸化物半導体、シリコン、ゲルマニウム等が挙げられる。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素、化合物半導体又は酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む酸化物半導体などを適用できる。
特に、トランジスタのチャネルが形成される半導体に、酸化物半導体を適用することが好ましい。特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。
例えば、上記酸化物半導体として、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。より好ましくは、上記酸化物半導体はインジウム、亜鉛に加えて、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ等の金属を含む。
特に、半導体層として、複数の結晶部を有し、当該結晶部はｃ軸が半導体層の被形成面、または半導体層の上面に対し概略垂直に配向し、且つ隣接する結晶部間には粒界を有さない酸化物半導体膜を用いることが好ましい。
このような酸化物半導体は、結晶粒界を有さないために表示パネルを湾曲させたときの応力によって酸化物半導体膜にクラックが生じてしまうことが抑制される。したがって、可撓性を有し、湾曲させて用いる表示装置などに、このような酸化物半導体を好適に用いることができる。
また半導体層としてこのような酸化物半導体を用いることで、電気特性の変動が抑制され、信頼性の高いトランジスタを実現できる。
また、その低いオフ電流により、トランジスタを介して容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。
半導体層は、例えば少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＳｎまたはＨｆ等の金属）を含むことが好ましい。または、半導体層は、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＳｎまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
半導体層を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、半導体層と、導電層は、上記酸化物のうち、同一の金属元素を有していてもよい。半導体層と、導電層を同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで製造コストを低減させることができる。また同一の金属組成の金属酸化物ターゲットを用いることによって、酸化物半導体膜を加工する際のエッチングガスまたはエッチング液を導電層を加工する際にも共通して用いることができる。ただし、半導体層と、導電層は、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
なお、半導体層がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎとＭの原子数比率は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
半導体層は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
半導体層の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
半導体層がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、４：２：３が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
半導体層としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、半導体層は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
半導体層において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、半導体層において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、半導体層に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ−Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
半導体層は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
または、トランジスタのチャネルが形成される半導体に、シリコンを用いることが好ましい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また極めて密に画素を有する場合であっても、選択線駆動回路と走査線駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。
｛導電層｝
トランジスタのゲート電極、ソース電極およびドレイン電極のほか、表示装置を構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する電極（画素電極および共通電極など）にも用いることができる。
または、導電層として、半導体層と同様の酸化物半導体を用いることが好ましい。このとき導電層が、半導体層のチャネルが形成される領域よりも低い電気抵抗を呈するように、形成されていることが好ましい。
例えばこのような導電層を、トランジスタの第２のゲート電極として機能する導電層に適用することができる。または、透光性を有する他の導電層にも適用することができる。
｛酸化物半導体の抵抗率の制御方法｝
半導体層及び導電層に用いることのできる酸化物半導体膜は、膜中の酸素欠損及び／又は膜中の水素、水等の不純物濃度によって、抵抗率を制御することができる半導体材料である。そのため、半導体層及び導電層へ酸素欠損及び／又は不純物濃度が増加する処理、または酸素欠損及び／又は不純物濃度が低減する処理を選択することによって、それぞれの酸化物半導体膜の抵抗率を制御することができる。
具体的には、導電層に用いる酸化物半導体膜にプラズマ処理を行い、該酸化物半導体の膜中の酸素欠損を増加させる、および／または酸化物半導体の膜中の水素、水等の不純物を増加させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。また、酸化物半導体膜に水素を含む絶縁膜を接して形成し、該水素を含む絶縁膜から酸化物半導体膜に水素を拡散させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。
一方、トランジスタのチャネル領域として機能する半導体層は、水素を含む絶縁膜と接しない構成とする。半導体層と接する絶縁膜の少なくとも一つに酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を適用することで、半導体層に酸素を供給することができる。酸素が供給された半導体層は、膜中または界面の酸素欠損が補填され抵抗率が高い酸化物半導体膜となる。なお、酸素を放出することが可能な絶縁膜としては、例えば、酸化シリコン膜、または酸化窒化シリコン膜を用いることができる。
また、抵抗率が低い酸化物半導体膜を得るために、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて、水素、ボロン、リン、または窒素を酸化物半導体膜に注入してもよい。
また、抵抗率が低い酸化物半導体膜を得るために、該酸化物半導体膜にプラズマ処理を行ってもよい。例えば、該プラズマ処理としては、代表的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、水素、及び窒素の中から選ばれた一種以上を含むガスを用いたプラズマ処理が挙げられる。より具体的には、Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などが挙げられる。
上記プラズマ処理によって、酸化物半導体膜は、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損は、キャリアを発生する要因になる場合がある。また、酸化物半導体膜の近傍、より具体的には、酸化物半導体膜の下側または上側に接する絶縁膜から水素が供給されると、上記酸素欠損と水素が結合することで、キャリアである電子を生成する場合がある。
一方、酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半導体膜のキャリア密度が、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であることを指す。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。したがって、上述した高純度真性または実質的に高純度真性である酸化物半導体膜を用いる半導体層をチャネル領域に用いるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
導電層として用いる酸化物半導体膜と接する絶縁膜として、例えば、水素を含む絶縁膜、別言すると水素を放出することが可能な絶縁膜、代表的には窒化シリコン膜を用いることで、導電層に水素を供給することができる。水素を放出することが可能な絶縁膜としては、膜中の含有水素濃度が１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。このような絶縁膜を導電層に接して形成することで、導電層に効果的に水素を含有させることができる。このように、半導体層及び導電層に接する絶縁膜の構成を変えることによって、酸化物半導体膜の抵抗率を制御することができる。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。したがって、水素が含まれている絶縁膜と接して設けられた導電層は、半導体層よりもキャリア密度の高い酸化物半導体膜となる。
トランジスタのチャネル領域が形成される半導体層は、水素ができる限り低減されていることが好ましい。具体的には、半導体層において、二次イオン質量分析法により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
一方、導電層は、半導体層よりも水素濃度及び／又は酸素欠損量が多く、抵抗率が低い酸化物半導体膜である。導電層に含まれる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上である。また、半導体層と比較して、導電層に含まれる水素濃度は２倍以上、好ましくは１０倍以上である。また、導電層の抵抗率が、半導体層の抵抗率の１×１０−８倍以上１×１０−１倍未満であることが好ましく、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
｛絶縁膜｝
トランジスタ１５０ａ、１５０ｂのゲート絶縁膜として機能する絶縁膜１０８としては、プラズマＣＶＤ（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜１０８を単層構造とせずに、上述の材料から選択された複数の膜を積層してもよい。
絶縁膜１０８は、酸素の透過を抑制するブロッキング膜としての機能を有していてもよい。例えば、図４２のトランジスタ１５０ａ、１５０ｂの半導体層として酸化物半導体層を用いる場合、絶縁膜１１４及び／または該酸化物半導体層中に過剰の酸素を供給する際に、絶縁膜１０８は酸素の透過を抑制することができる。
なお、絶縁膜１０８は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１０８は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０８に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１０８を形成すればよい。または、成膜後の絶縁膜１０８に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
また、絶縁膜１０８として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁膜１０８の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
｛保護絶縁膜｝
トランジスタ１５０ａ、１５０ｂの保護絶縁膜として機能する絶縁膜１１４、１１８としては、プラズマＣＶＤ法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、それぞれ用いることができる。
また、例えば図４２のトランジスタ１５０ａ、１５０ｂの半導体層として酸化物半導体層を用いる場合、絶縁膜１１４は、酸化物絶縁膜であることが好ましく、酸素を放出することが可能な絶縁膜を用いる。別言すると、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有する絶縁膜である。なお、絶縁膜１１４に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１１４を形成すればよい。または、成膜後の絶縁膜１１４に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
絶縁膜１１４として、酸素を放出することが可能な絶縁膜を用いることで、トランジスタ１５０ａ、１５０ｂのチャネル領域として機能する酸化物半導体膜に酸素を移動させ、酸素欠損量を低減することが可能となる。例えば、昇温脱離ガス分析（以下、ＴＤＳ分析とする。）によって測定される，膜の表面温度が１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲における酸素分子の放出量が、１．０×１０１８分子／ｃｍ３以上ある絶縁膜を用いることで、該酸化物半導体膜に含まれる酸素欠損量を低減することができる。
また、絶縁膜１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜１１４に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、絶縁膜１１４における酸素の透過量が減少してしまうためである。また、絶縁膜１１４と該酸化物半導体膜との界面における欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、該酸化物半導体膜の欠陥に由来するｇ値が１．８９以上１．９６以下に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、さらには検出下限以下であることが好ましい。
また、絶縁膜１１４は、窒素酸化物の準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー（ＥＶ＿ＯＳ）と、酸化物半導体膜の伝導帯下端のエネルギー（ＥＣ＿ＯＳ）との間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
絶縁膜１１８としては、窒化物絶縁膜であることが好ましい。絶縁膜１１８は、ゲート電極３４２、３４４として酸化物半導体膜を用いる場合に、該酸化物半導体膜の抵抗率を低下させる機能も有する。
また、絶縁膜１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等をブロッキングできる機能を有する。トランジスタ１５０ａ，１５０ｂの半導体層として酸化物半導体膜を用いる場合、絶縁膜１１８を設けることで、該酸化物半導体膜からの酸素の外部への拡散と、絶縁膜１１４に含まれる酸素の外部への拡散と、外部から該酸化物半導体膜への水素、水等の入り込みを防ぐことができる。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
平坦膜、オーバーコート、スペーサ等に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シリコーンなどのシロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることができる。
｛シール材｝
シール材は、表示素子やトランジスタに対して不純物となる物質（水など）が、外部から侵入することを防止又は抑制する機能を少なくとも有する。なお、シール材に別の機能を付加してもよい。例えば、構造を強化する機能、接着性を強化する機能、耐衝撃性を強化する機能などをシール材が有していてもよい。
シール材としては、硬化前に液晶層と接した場合でも液晶層に溶解しない材料を用いることが好ましい。シール材としては、例えばエポキシ樹脂、アクリル樹脂などを適用できる。なお、上記樹脂材料は、熱硬化型、光硬化型のいずれでもよい。また、シール材として、アクリル系樹脂とエポキシ系樹脂を混ぜた樹脂を用いてもよい。このとき、ＵＶ開始剤、熱硬化剤、カップリング剤などを混ぜてもよい。また、フィラーを含んでもよい。
また、シール材として、上述した接着層と同様の材料を用いてもよい。
｛接続層｝
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
｛着色膜｝
着色膜に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。
以上が各構成要素についての説明である。
以下より、上記構成例とは一部の構成の異なる表示装置の断面構成例について示す。なお、上記と重複する部分については説明を省略し、相違点について説明する。
〔断面構成例２〕
図４３に、導電膜３２１ａ、３２１ｂを、絶縁膜１１４上に設けられるトランジスタの第２のゲート電極（ゲート電極３４２、３４４）と同一の材料を用いて形成する構成を示す。導電膜３２１ａ、３２１ｂは、絶縁膜１１４上に設けられる。また導電膜３２２ａ、３２２ｂは、導電膜３２１ａ、３２１ｂ上に設けられた絶縁膜１１８上に設けられる。絶縁膜１１９および絶縁膜３５４を設けない点が図４２と異なる。また、図４３に示す表示装置３１０では、スペーサ３１６が基板３７２の基板１０２側に、具体的には絶縁膜３５５上に設けられている。このような構成とすることで、表示装置３１０の作製に要するフォトマスク枚数を削減し、また作製工程を短縮することができる。
導電膜３２１ａ、３２１ｂとして特に、酸化物半導体を用いることが好ましい。この場合、絶縁膜１１８として、水素を含む窒化珪素膜を用いることで、絶縁膜１１８から供給される水素によって、導電膜３２１ａ、３２１ｂの導電率を向上させることができる。導電膜３２１ａ、３２１ｂとして酸化物半導体膜を用いることで、導電膜３２１ａ、３２１ｂとなる導電層の成膜時または成膜後の加熱処理時にトランジスタ１５０ａ、１５０ｂの半導体膜に酸素を供給することができる。トランジスタ１５０ａ、１５０ｂの半導体膜が酸化物半導体膜である場合、酸素が供給されることで、該半導体膜の膜中または界面の酸素欠損が補填され、抵抗率が高い半導体膜となる。これにより、トランジスタ１５０ａ、１５０ｂのオフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
トランジスタ１５０ａは、ゲート電極３４１と、ゲート電極３４１上に設けられた絶縁膜１０８と、絶縁膜１０８上のゲート電極３４１と重畳する位置に設けられたチャネル層として機能する酸化物半導体膜と、該酸化物半導体膜に電気的に接続されたソース電極およびドレイン電極と、該酸化物半導体膜、ソース電極およびドレイン電極上に設けられた絶縁膜１１４と、絶縁膜１１４上の該酸化物半導体膜と重畳する位置に設けられたゲート電極３４２と、を有する。またトランジスタ１５０ｂは、ゲート電極３４３と、ゲート電極３４３上に設けられた絶縁膜１０８と、絶縁膜１０８上のゲート電極３４３と重畳する位置に設けられたチャネル層として機能する酸化物半導体膜と、該酸化物半導体膜に電気的に接続されたソース電極およびドレイン電極と、該酸化物半導体膜、ソース電極およびドレイン電極上に設けられた絶縁膜１１４と、絶縁膜１１４上の該酸化物半導体膜と重畳する位置に設けられたゲート電極３４４と、を有する。
絶縁膜１１８は、ゲート電極３４２、ゲート電極３４４、導電膜３２１ａおよび導電膜３２１ｂが、絶縁膜１１４と絶縁膜１１８とによって挟持されるように設けられる。絶縁膜１１４は、酸素を含むことが好ましい。また、ゲート電極３４２、ゲート電極３４４、導電膜３２１ａおよび導電膜３２１ｂとして酸化物半導体膜を用いる場合、絶縁膜１１８は水素を含むことが好ましい。
なお、副画素３６５ａ１のコモン電極として機能する導電膜３２１ａは、トランジスタ１５０ａのゲート電極３４２と同様に絶縁膜１１４上に設けられる。そのため、例えば副画素３６５ａ１に設けられる導電膜３２１ａは、ゲート電極３４２を島状に分離するための開口を有することが好ましい。
なお、図５（Ａ）と同様に、基板３７２の上に、導電膜３２８ａおよび導電膜３２８ｂを配置してもよい。その場合の例を図４４に示す。
〔断面構成例３〕
図４５に、トランジスタ１５０ａ、１５０ｂの第２のゲート電極であるゲート電極３４２、３４４を、導電膜３２１ａ、３２１ｂと同一の材料を用いて形成する構成を示す。ゲート電極３４２、３４４は、絶縁膜１１９上に設けられる。このような構成とすることで、表示装置３１０の作製に要するフォトマスク枚数を削減し、また作製工程を短縮することができる。
なお、副画素３６５ａ１のコモン電極として機能する導電膜３２１ａは、トランジスタ１５０ａのゲート電極３４２と同様に絶縁膜１１９上に設けられる。そのため、例えば副画素３６５ａ１に設けられる導電膜３２１ａは、ゲート電極３４２を島状に分離するための開口を有することが好ましい。
なお、図５（Ａ）と同様に、基板３７２の上に、導電膜３２８ａおよび導電膜３２８ｂを配置してもよい。その場合の例を図４６に示す。
〔断面構成例４〕
図４７では、図４２におけるトランジスタ１５０ａ、１５０ｂ及びトランジスタ３０１に、トップゲート型のトランジスタを適用した場合の例を示している。
各トランジスタは半導体層を有し、半導体層上に絶縁膜１０８を介してゲート電極が設けられている。また半導体層は低抵抗化された領域を有していていもよい。当該領域は、ソースまたはドレインとして機能する。
トランジスタのソース電極及びドレイン電極は、絶縁膜１１８上に設けられ、絶縁膜１１８、絶縁膜１１４、絶縁膜１０８に設けられた開口を介して、半導体層の低抵抗化された領域と電気的に接続している。
半導体層の低抵抗化された領域は、例えばトランジスタのチャネルが形成される領域よりも不純物を多く含む領域、キャリア濃度の高い領域、または結晶性が低い領域、などとすることができる。導電性を高める効果を奏する不純物は、半導体層に適用される半導体によって異なるが、代表的にはリンなどのｎ型の導電性を付与しうる元素、ホウ素などのｐ型の導電性を付与しうる元素、ヘリウム、ネオン、アルゴンなどの希ガスの他、水素、リチウム、ナトリウム、マグネシウム、アルミニウム、窒素、フッ素、カリウム、カルシウムなどが挙げられる。そのほかチタン、鉄、ニッケル、銅、亜鉛、銀、インジウム、スズなども、半導体の導電性に影響する不純物として機能する。例えば図４７に示すトランジスタ１５０ａにおいて、領域３４７や領域３４８は、トランジスタのチャネルが形成される領域よりも上記不純物を多く含む。
なお、図５（Ａ）と同様に、基板３７２の上に、導電膜３２８ａおよび導電膜３２８ｂを配置してもよい。その場合の例を図４８に示す。
〔断面構成例５〕
図４９では、導電膜３２１ａおよび導電膜３２２ｂに補助電極を設けた構成を示している。表示装置３１０を透過型液晶表示装置として駆動させる場合には、導電膜３２１ａおよび導電膜３２２ｂとして透明導電膜を用いる。該透明導電膜に接して抵抗の低い導電膜を設けることで、タッチセンサの駆動における信号の遅延等を抑制することができる。図４９では、導電膜３２１ａ、３２２ｂ上にそれぞれ補助電極として機能する導電膜３８９ａ、３８９ｂが設けられている。導電膜３８９ａおよび導電膜３８９ｂとしては、たとえばトランジスタ１５０ａのゲート電極やソース電極およびドレイン電極に用いる材料と同様の材料を用いることができる。
補助電極として可視光を透過しない材料を用いる場合、導電膜３８９ａ、３８９ｂは遮光膜３３２と重なる位置に設けることが好ましい（図４９参照）。また図４９では導電膜３８９ａと導電膜３８９ｂとが異なる材料である例を示しているが、これらを同じ材料を用いて形成してもよい。
なお、図５１には第１の画素３６５ａ、第２の画素３６５ｂおよび第３の画素３６５ｃに導電膜３８９ａ、３８９ｂを設けた領域３６２の上面模式図の一例を示している。図４９の表示部３８１は、図５１の一点鎖線Ｚ３−Ｚ４に対応している。
なお、図５（Ａ）と同様に、基板３７２の上に、導電膜３２８ａおよび導電膜３２８ｂを配置してもよい。その場合の例を図５０に示す。
〔断面構成例６〕
図５２では、導電膜３２１ａ、導電膜３２２ａ、導電膜３２１ｂおよび導電膜３２２ｂが櫛歯状の上面形状を有する構成を示している。図５２では、表示部３８１の例として、２つの副画素３６７ａ１、３６７ｂ１の断面を示している。副画素３６７ａ１は第１の画素３６７ａに含まれ、副画素３６７ｂ１は第２の画素３６７ｂに含まれる。なお、図５２における表示部３８１は、図３７の一点鎖線Ｚ５−Ｚ６に対応している。
なお、図５（Ｂ）と同様に、基板３７２の上に、導電膜３２８ａおよび導電膜３２８ｂを配置してもよい。その場合の例を図５３に示す。
〔断面構成例７〕
図５４では、第１の画素の画素電極が第１の画素のコモン電極と同一面上に設けられ、第２の画素の画素電極が第２の画素のコモン電極と同一面上に設けられる構成を示している。図５４では、表示部３８１の例として、２つの副画素３６８ａ１、３６８ｂ１の断面を示している。副画素３６８ａ１は第１の画素３６８ａに含まれ、副画素３６８ｂ１は第２の画素３６８ｂに含まれる。なお、図５４における表示部３８１は、図３８の一点鎖線Ｚ７−Ｚ８に対応している。
副画素３６８ａ１においてコモン電極として機能する導電膜３２１ａ１および画素電極として機能する導電膜３２１ａ２は、絶縁膜１１９上に設けられる。また副画素３６８ｂ１においてコモン電極として機能する導電膜３２２ｂ１および画素電極として機能する導電膜３２２ｂ２は、絶縁膜３５４上に設けられる。導電膜３２１ａ１と導電膜３２１ａ２、および導電膜３２２ｂ１と導電膜３２２ｂ２はそれぞれ同様の材料を用いて同時に形成することが好ましい。
導電膜３２１ａ１および導電膜３２２ｂ１はそれぞれ、タッチセンサの一方の電極および他方の電極として機能する。導電膜３２１ａ１と導電膜３２２ｂ１の間に形成される容量を利用して、被検知体の近接または接触を検出することができる。
なお、絶縁膜３５４は画素の開口部、たとえば着色膜３３１ａ、３３１ｂと重畳する領域には設けないことが好ましい。特に、液晶素子１６０ａを構成する導電膜３２１ａ１および導電膜３２１ａ２上に絶縁膜３５４を設けないことで、第１の画素３６８ａおよび第２の画素３６８ｂの電圧−透過率特性の差を小さくすることができる。また、絶縁膜３５４は少なくとも導電膜３２１ａ１と導電膜３２２ｂ１を離間するように設ければよい。図５６には、絶縁膜３５４が少なくとも導電膜３２１ａ１および導電膜３２２ｂ１が重畳する領域に設けられた例を示している。なお、図５６における表示部３８１は、図５７の一点鎖線Ｚ９−Ｚ１０に対応している。なお、図５６の場合、導電膜３２２ｂ１や導電膜３２２ｂ２などをパターン形成するときに、導電膜３２１ａ１や導電膜３２１ａ２の上には、絶縁膜が設けられていない領域がある。したがって、導電膜３２２ｂ１や導電膜３２２ｂ２などを形成するために、導電膜の一部をエッチングされたときに、導電膜３２１ａ１や導電膜３２１ａ２も一緒にエッチングされてしまう危険性がある。そのため、図５６では、例えば、導電膜３２２ｂ１や導電膜３２２ｂ２などと、導電膜３２１ａ１や導電膜３２１ａ２などとは、互いに材質が異なっていることが望ましい。これにより、導電膜３２１ａ１や導電膜３２１ａ２の上には、絶縁膜が設けられていなくても、導電膜３２２ｂ１や導電膜３２２ｂ２などを形成するときに、導電膜３２１ａ１や導電膜３２１ａ２が、一緒にエッチングされてしまうことを防ぐことが出来る。
なお、図５４および図５６において、図５（Ｂ）と同様に、基板３７２の上に、導電膜３２８ａおよび導電膜３２８ｂを配置してもよい。その場合の例をそれぞれ図５５、図５８に示す。
なお、本実施の形態で示した表示装置３１０の断面図において、着色膜３３１ａ、着色膜３３１ｂ、または、遮光膜３３２の少なくとも一つは、基板３７２側に設けられている場合の例を示した。ただし、本発明の一態様は、これに限定されない。例えば、着色膜３３１ａ、着色膜３３１ｂ、または、遮光膜３３２の少なくとも一つは、基板１０２側に設けられていてもよい。一例として、図４２の場合を図５９に、図４７の場合を図６０に示す。他の断面図においても、同様な構成とすることができる。
〔他の構成例〕
なお本発明の一態様は上記で例示した構成に限られず、様々な構成をとることができる。
〈周辺回路〉
周辺回路は、一体形成しない構成とすることができる。すなわち、タッチセンサを駆動する回路と、画素を駆動する回路とを、それぞれ別に形成することができる。なお、これらの機能を一つの回路で実現してもよい。
またタッチセンサを駆動する回路は、画素を駆動するゲートドライバ側、またはソースドライバ側のいずれに配置してもよい。
また、タッチセンサのＸ方向の導電膜またはＹ方向の導電膜（電極）と電気的に接続する２つの回路のうち、検出する機能を有する回路としてはＩＣを用いることが好ましい。このとき、当該導電膜はＦＰＣを介して当該ＩＣで制御することが好ましい。
〈タッチセンサの導電膜（電極）や液晶素子の導電膜（電極）〉
上部に配置されるスリットを有する導電膜（電極）を画素電極として用い、下部に配置され、複数の画素にわたって設けられる導電膜（電極）をコモン電極（共通電極ともいう）として用いることができる。
または、上部に配置され、複数の画素にわたって設けられるスリットを有する導電膜（電極）をコモン電極として用い、下部に配置される導電膜（電極）を画素電極として用いることができる。
タッチセンサのＸ方向の導電膜を、画素電極として機能する導電膜、またはコモン電極として機能する導電膜と兼ねる構成とすることができる。または、タッチセンサのＹ方向の導電膜を、画素電極として機能する導電膜、またはコモン電極として機能する導電膜と兼ねる構成とすることができる。
また、タッチセンサのＸ方向の導電膜をパルス電圧が与えられる導電膜または電流の検出を行う導電膜のいずれとしてもよい。またこのとき、タッチセンサのＹ方向の導電膜は他方にすればよい。
また、コモン電極として機能する導電膜は、複数の画素にわたって設けられる構成としてもよいし、例えばトランジスタのゲート電極と同一面上の導電膜により形成された共通配線と電気的に接続されていてもよい。このとき、１つのコモン電極として機能する導電膜は島状の形状を有していてもよい。
〈駆動方法〉
タッチセンサの駆動方法としては、例えば画素の駆動における１水平期間（１ゲート選択期間）の隙間で、対応する行のセンシング（走査）をする方法を用いることができる。または、１フレーム期間を２つに分け、前半で全画素の書き込みを行い、後半でセンシングしてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様の表示装置のトランジスタ及び容量素子に適用可能な酸化物半導体の一例について説明する。
以下では、酸化物半導体の構造について説明する。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図６１（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図６１（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図６１（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図６１（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図６１（Ｅ）に示す。図６１（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図６１（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図６１（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図６２（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図６２（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図６２（Ｂ）および図６２（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図６２（Ｄ）および図６２（Ｅ）は、それぞれ図６２（Ｂ）および図６２（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図６２（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図６２（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図６２（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図６３（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図６３（Ｂ）に示す。図６３（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図６３（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンが観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図６３（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図６４に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図６４（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図６４（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図６４（Ａ）および図６４（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図６５は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図６５より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図６５より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図６５より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜ＣＡＡＣ−ＯＳの成膜方法＞
以下では、ＣＡＡＣ−ＯＳの成膜方法の一例について説明する。
図６６は、成膜室内の模式図である。ＣＡＡＣ−ＯＳは、スパッタリング法により成膜することができる。
図６６に示すように、基板５２２０とターゲット５２３０とは向かい合うように配置している。基板５２２０とターゲット５２３０との間にはプラズマ５２４０がある。また、基板５２２０の下部には加熱機構５２６０が設けられている。図示しないが、ターゲット５２３０は、バッキングプレートに接着されている。バッキングプレートを介してターゲット５２３０と向かい合う位置には、複数のマグネットが配置される。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
基板５２２０とターゲット５２３０との距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５２３０に一定以上の電圧を印加することで、放電が始まり、プラズマ５２４０が確認される。なお、ターゲット５２３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５２０１が生じる。イオン５２０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
ターゲット５２３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。一例として、図６７に、ターゲット５２３０に含まれるＩｎＭＺｎＯ４（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）の結晶構造を示す。なお、図６７（Ａ）は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。ＩｎＭＺｎＯ４の結晶では、酸素原子が負の電荷を有することにより、近接する二つのＭ−Ｚｎ−Ｏ層の間に斥力が生じている。そのため、ＩｎＭＺｎＯ４の結晶は、近接する二つのＭ−Ｚｎ−Ｏ層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン５２０１は、電界によってターゲット５２３０側に加速され、やがてターゲット５２３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット５２００が剥離する（図６６参照）。ペレット５２００は、図６７（Ａ）に示す二つの劈開面に挟まれた部分である。よって、ペレット５２００のみ抜き出すと、その断面は図６７（Ｂ）のようになり、上面は図６７（Ｃ）のようになることがわかる。なお、ペレット５２００は、イオン５２０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５２００は、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。または、ペレット５２００は、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。ただし、ペレット５２００の形状は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５２００は、成膜ガスの種類などに応じて厚さが決定する。例えば、ペレット５２００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以下とする。また、例えば、ペレット５２００は、幅を１ｎｍ以上１００ｎｍ以下、好ましくは２ｎｍ以上５０ｎｍ以下、さらに好ましくは３ｎｍ以上３０ｎｍ以下とする。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物を有するターゲット５２３０にイオン５２０１を衝突させる。そうすると、Ｍ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＭ−Ｚｎ−Ｏ層の３層を有するペレット５２００が剥離する。なお、ペレット５２００の剥離に伴い、ターゲット５２３０から粒子５２０３も弾き出される。粒子５２０３は、原子１個または原子数個の集合体を有する。そのため、粒子５２０３を原子状粒子（ａｔｏｍｉｃ ｐａｒｔｉｃｌｅｓ）と呼ぶこともできる。
ペレット５２００は、プラズマ５２４０を通過する際に、表面が負または正に帯電する場合がある。例えば、ペレット５２００がプラズマ５２４０中にあるＯ２−から負の電荷を受け取る場合がある。その結果、ペレット５２００の表面の酸素原子が負に帯電する場合がある。また、ペレット５２００は、プラズマ５２４０を通過する際に、プラズマ５２４０中のインジウム、元素Ｍ、亜鉛または酸素などと結合することで成長する場合がある。
プラズマ５２４０を通過したペレット５２００および粒子５２０３は、基板５２２０の表面に達する。なお、粒子５２０３の一部は、質量が小さいため真空ポンプなどによって外部に排出される場合がある。
次に、基板５２２０の表面におけるペレット５２００および粒子５２０３の堆積について図６８を用いて説明する。
まず、一つ目のペレット５２００が基板５２２０に堆積する。ペレット５２００は平板状であるため、平面側を基板５２２０の表面に向けて堆積する。このとき、ペレット５２００の基板５２２０側の表面の電荷が、基板５２２０を介して抜ける。
次に、二つ目のペレット５２００が、基板５２２０に達する。このとき、既に堆積しているペレット５２００の表面、および二つ目のペレット５２００の表面が電荷を帯びているため、互いに反発し合う力が生じる。その結果、二つ目のペレット５２００は、既に堆積しているペレット５２００上を避け、基板５２２０の表面の少し離れた場所に平面側を基板５２２０の表面に向けて堆積する。これを繰り返すことで、基板５２２０の表面には、無数のペレット５２００が一層分の厚みだけ堆積する。また、ペレット５２００間には、ペレット５２００の堆積していない領域が生じる（図６８（Ａ）参照）。
次に、プラズマからエネルギーを受け取った粒子５２０３が基板５２２０の表面に達する。粒子５２０３は、ペレット５２００の表面などの活性な領域には堆積することができない。そのため、粒子５２０３は、ペレット５２００の堆積していない領域へ動き、ペレット５２００の側面に付着する。粒子５２０３は、プラズマから受け取ったエネルギーにより結合手が活性状態となることで、ペレット５２００と化学的に連結して横成長部５２０２を形成する（図６８（Ｂ）参照）。
さらに、横成長部５２０２が横方向に成長（ラテラル成長ともいう。）することで、ペレット５２００間を連結させる（図６８（Ｃ）参照）。このように、ペレット５２００の堆積していない領域を埋めるまで横成長部５２０２が形成される。このメカニズムは、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法の堆積メカニズムに類似する。
したがって、ペレット５２００がそれぞれ異なる方向を向けて堆積する場合でも、ペレット５２００間を粒子５２０３がラテラル成長しながら埋めるため、明確な結晶粒界が形成されることがない。また、ペレット５２００間を、粒子５２０３が滑らかに結びつけるため、単結晶とも多結晶とも異なる結晶構造が形成される。言い換えると、微小な結晶領域（ペレット５２００）間に歪みを有する結晶構造が形成される。このように、結晶領域間を埋める領域は、歪んだ結晶領域であるため、該領域を指して非晶質構造と呼ぶのは適切ではないと考えられる。
次に、新たなペレット５２００が、平面側を基板５２２０の表面に向けて堆積する（図６８（Ｄ）参照）。そして、粒子５２０３が、ペレット５２００の堆積していない領域を埋めるように堆積することで横成長部５２０２を形成する（図６８（Ｅ）参照）。こうして、粒子５２０３がペレット５２００の側面に付着し、横成長部５２０２がラテラル成長することで、二層目のペレット５２００間を連結させる（図６８（Ｆ）参照）。ｍ層目（ｍは二以上の整数。）が形成されるまで成膜は続き、積層体を有する薄膜構造となる。
なお、ペレット５２００の堆積の仕方は、基板５２２０の表面温度などによっても変化する。例えば、基板５２２０の表面温度が高いと、ペレット５２００が基板５２２０の表面でマイグレーションを起こす。その結果、ペレット５２００間が、粒子５２０３を介さずに連結する割合が増加するため、より配向性の高いＣＡＡＣ−ＯＳとなる。ＣＡＡＣ−ＯＳを成膜する際の基板５２２０の表面温度は、室温以上３４０℃未満、好ましくは室温以上３００℃以下、より好ましくは１００℃以上２５０℃以下、さらに好ましくは１００℃以上２００℃以下である。したがって、基板５２２０として第８世代以上の大面積基板を用いた場合でも、ＣＡＡＣ−ＯＳの成膜に起因した反りなどはほとんど生じないことがわかる。
一方、基板５２２０の表面温度が低いと、ペレット５２００が基板５２２０の表面でマイグレーションを起こしにくくなる。その結果、ペレット５２００同士が積み重なることで配向性の低いｎｃ−ＯＳなどとなる。ｎｃ−ＯＳでは、ペレット５２００が負に帯電していることにより、ペレット５２００は一定間隔を空けて堆積する可能性がある。したがって、配向性は低いものの、僅かに規則性を有することにより、非晶質酸化物半導体と比べて緻密な構造となる。
また、ＣＡＡＣ−ＯＳにおいて、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成される場合がある。一つの大きなペレットの内部は単結晶構造を有する。例えば、ペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。
以上のような成膜モデルにより、ペレットが基板の表面に堆積していくと考えられる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることから、エピタキシャル成長とは異なる成長機構である上述した成膜モデルの妥当性が高いことがわかる。また、上述した成膜モデルであるため、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳは、大面積のガラス基板などであっても均一な成膜が可能であることがわかる。例えば、基板の表面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、被形成面である基板の表面に凹凸がある場合でも、その形状に沿ってペレットが配列することがわかる。
また、上述した成膜モデルより、結晶性の高いＣＡＡＣ−ＯＳを成膜するためには以下のようにすればよいことがわかる。まず、平均自由行程を長くするために、より高真空状態で成膜する。次に、基板近傍における損傷を低減するために、プラズマのエネルギーを弱くする。次に、被形成面に熱エネルギーを加え、プラズマによる損傷を成膜するたびに治癒する。
また、上述した成膜モデルは、ターゲットが複数の結晶粒を有するＩｎ−Ｍ−Ｚｎ酸化物のような複合酸化物の多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる場合に限定されない。例えば、酸化インジウム、元素Ｍの酸化物および酸化亜鉛を有する混合物のターゲットを用いた場合にも適用することができる。
混合物のターゲットは劈開面を有さないため、スパッタされるとターゲットからは原子状粒子が剥離する。成膜時には、ターゲット近傍にプラズマの強電界領域が形成されている。そのため、ターゲットから剥離した原子状粒子は、プラズマの強電界領域の作用で連結して横成長する。例えば、まず原子状粒子であるインジウムが連結して横成長してＩｎ−Ｏ層からなるナノ結晶となる。次に、それを補完するように上下にＭ−Ｚｎ−Ｏ層が結合する。このように、混合物のターゲットを用いた場合でも、ペレットが形成される可能性がある。そのため、混合物のターゲットを用いた場合でも、上述した成膜モデルを適用することができる。
ただし、ターゲット近傍にプラズマの強電界領域が形成されていない場合、ターゲットから剥離した原子状粒子のみが基板表面に堆積することになる。その場合も、基板表面において原子状粒子が横成長する場合がある。ただし、原子状粒子の向きが一様でないため、得られる薄膜における結晶の配向性も一様にはならない。即ち、ｎｃ−ＯＳなどとなる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
＜ＣＡＣの構成＞
以下では、本発明の一態様に用いることができるＣＡＣ（Ｃｌｏｕｄ Ａｌｉｇｎｅｄ Ｃｏｍｐｌｅｍｅｎｔａｒｙ）−ＯＳの構成について説明する。
ＣＡＣとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物（以下、ＩＧＺＯともいう。）におけるＣＡＣ−ＩＧＺＯとは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ−ＩＧＺＯは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣは、材料構成に関する。ＣＡＣとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
＜ＣＡＣ−ＩＧＺＯの解析＞
続いて、各種測定方法を用い、基板上に成膜した酸化物半導体について測定を行った結果について説明する。
≪試料の構成と作製方法≫
以下では、本発明の一態様に係る９個の試料について説明する。各試料は、それぞれ、酸化物半導体を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する。なお、試料は、基板と、基板上の酸化物半導体と、を有する構造である。
各試料の作製方法について、説明する。
まず、基板として、ガラス基板を用いる。続いて、スパッタリング装置を用いて、ガラス基板上に酸化物半導体として、厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を形成する。成膜条件は、チャンバー内の圧力を０．６Ｐａとし、ターゲットには、酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いる。また、スパッタリング装置内に設置された酸化物ターゲットに２５００ＷのＡＣ電力を供給する。
なお、酸化物を成膜する際の条件として、基板温度を、意図的に加熱しない温度（以下、Ｒ．Ｔ．ともいう。）、１３０℃、または１７０℃とした。また、Ａｒと酸素の混合ガスに対する酸素ガスの流量比（以下、酸素ガス流量比ともいう。）を、１０％、３０％、または１００％とすることで、９個の試料を作製する。
≪Ｘ線回折による解析≫
本項目では、９個の試料に対し、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定を行った結果について説明する。なお、ＸＲＤ装置として、Ｂｒｕｋｅｒ社製Ｄ８ ＡＤＶＡＮＣＥを用いた。また、条件は、Ｏｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンにて、走査範囲を１５ｄｅｇ．乃至５０ｄｅｇ．、ステップ幅を０．０２ｄｅｇ．、走査速度を３．０ｄｅｇ．／分とした。
図８４にＯｕｔ−ｏｆ−ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す。なお、図８４において、上段には成膜時の基板温度条件が１７０℃の試料における測定結果、中段には成膜時の基板温度条件が１３０℃の試料における測定結果、下段には成膜時の基板温度条件がＲ．Ｔ．の試料における測定結果を示す。また、左側の列には酸素ガス流量比の条件が１０％の試料における測定結果、中央の列には酸素ガス流量比の条件が３０％の試料における測定結果、右側の列には酸素ガス流量比の条件が１００％の試料における測定結果を示す。
図８４に示すＸＲＤスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸素ガス流量比の割合を大きくすることで、２θ＝３１°付近のピーク強度が高くなる。なお、２θ＝３１°付近のピークは、被形成面または上面に略垂直方向に対してｃ軸に配向した結晶性ＩＧＺＯ化合物（ＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）−ＩＧＺＯともいう。）であることに由来することが分かっている。
また、図８４に示すＸＲＤスペクトルは、成膜時の基板温度が低い、または、酸素ガス流量比が小さいほど、明確なピークが現れなかった。従って、成膜時の基板温度が低い、または、酸素ガス流量比が小さい試料は、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
≪電子顕微鏡による解析≫
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料を、ＨＡＡＤＦ（Ｈｉｇｈ−Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ）−ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察、および解析した結果について説明する（以下、ＨＡＡＤＦ−ＳＴＥＭによって取得した像は、ＴＥＭ像ともいう。）。
ＨＡＡＤＦ−ＳＴＥＭによって取得した平面像（以下、平面ＴＥＭ像ともいう。）、および断面像（以下、断面ＴＥＭ像ともいう。）の画像解析を行った結果について説明する。なお、ＴＥＭ像は、球面収差補正機能を用いて観察した。なお、ＨＡＡＤＦ−ＳＴＥＭ像の撮影には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆを用いて、加速電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。
図８５（Ａ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の平面ＴＥＭ像である。図８５（Ｂ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面ＴＥＭ像である。
≪電子線回折パターンの解析≫
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料に、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで、電子線回折パターンを取得した結果について説明する。
図８５（Ａ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の平面ＴＥＭ像において、黒点ａ１、黒点ａ２、黒点ａ３、黒点ａ４、および黒点ａ５で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子線を照射しながら０秒の位置から３５秒の位置まで一定の速度で移動させながら行う。黒点ａ１の結果を図８５（Ｃ）、黒点ａ２の結果を図８５（Ｄ）、黒点ａ３の結果を図８５（Ｅ）、黒点ａ４の結果を図８５（Ｆ）、および黒点ａ５の結果を図８５（Ｇ）に示す。
図８５（Ｃ）、図８５（Ｄ）、図８５（Ｅ）、図８５（Ｆ）、および図８５（Ｇ）より、円を描くように（リング状に）輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。
また、図８５（Ｂ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面ＴＥＭ像において、黒点ｂ１、黒点ｂ２、黒点ｂ３、黒点ｂ４、および黒点ｂ５で示す電子線回折パターンを観察する。黒点ｂ１の結果を図８５（Ｈ）、黒点ｂ２の結果を図８５（Ｉ）、黒点ｂ３の結果を図８５（Ｊ）、黒点ｂ４の結果を図８５（Ｋ）、および黒点ｂ５の結果を図８５（Ｌ）に示す。
図８５（Ｈ）、図８５（Ｉ）、図８５（Ｊ）、図８５（Ｋ）、および図８５（Ｌ）より、リング状に輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。
ここで、例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる回折パターンが見られる。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させると、リング状の回折パターンが確認される。つまり、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸は配向性を有さないことがわかる。
また、微結晶を有する酸化物半導体（ｎａｎｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ。以下、ｎｃ−ＯＳという。）に対し、大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折を行うと、ハローパターンのような回折パターンが観測される。また、ｎｃ−ＯＳに対し、小さいプローブ径の電子線（例えば５０ｎｍ未満）を用いるナノビーム電子線回折を行うと、輝点（スポット）が観測される。また、ｎｃ−ＯＳに対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が観測される場合がある。
成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の電子線回折パターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。従って、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料は、電子線回折パターンが、ｎｃ−ＯＳになり、平面方向、および断面方向において、配向性は有さない。
以上より、成膜時の基板温度が低い、または、酸素ガス流量比が小さい酸化物半導体は、アモルファス構造の酸化物半導体膜とも、単結晶構造の酸化物半導体膜とも明確に異なる性質を有すると推定できる。
≪元素分析≫
本項目では、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い、ＥＤＸマッピングを取得し、評価することによって、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の元素分析を行った結果について説明する。なお、ＥＤＸ測定には、元素分析装置として日本電子株式会社製エネルギー分散型Ｘ線分析装置ＪＥＤ−２３００Ｔを用いる。なお、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用いる。
ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る。本実施の形態では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移、Ｇａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子遷移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象領域について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得ることができる。
図８６には、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面におけるＥＤＸマッピングを示す。図８６（Ａ）は、Ｇａ原子のＥＤＸマッピング（全原子に対するＧａ原子の比率は１．１８乃至１８．６４［ａｔｏｍｉｃ％］の範囲とする。）である。図８６（Ｂ）は、Ｉｎ原子のＥＤＸマッピング（全原子に対するＩｎ原子の比率は９．２８乃至３３．７４［ａｔｏｍｉｃ％］の範囲とする。）である。図８６（Ｃ）は、Ｚｎ原子のＥＤＸマッピング（全原子に対するＺｎ原子の比率は６．６９乃至２４．９９［ａｔｏｍｉｃ％］の範囲とする。）である。また、図８６（Ａ）、図８６（Ｂ）、および図８６（Ｃ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面において、同範囲の領域を示している。なお、ＥＤＸマッピングは、範囲における、測定元素が多いほど明るくなり、測定元素が少ないほど暗くなるように、明暗で元素の割合を示している。また、図８６に示すＥＤＸマッピングの倍率は７２０万倍である。
図８６（Ａ）、図８６（Ｂ）、および図８６（Ｃ）に示すＥＤＸマッピングでは、画像に相対的な明暗の分布が見られ、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここで、図８６（Ａ）、図８６（Ｂ）、および図８６（Ｃ）に示す実線で囲む範囲と破線で囲む範囲に注目する。
図８６（Ａ）では、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲は、相対的に明るい領域を多く含む。また、図８６（Ｂ）では実線で囲む範囲は、相対的に明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。
つまり、実線で囲む範囲はＩｎ原子が相対的に多い領域であり、破線で囲む範囲はＩｎ原子が相対的に少ない領域である。ここで、図８６（Ｃ）では、実線で囲む範囲において、右側は相対的に明るい領域であり、左側は相対的に暗い領域である。従って、実線で囲む範囲は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１などが主成分である領域である。
また、実線で囲む範囲はＧａ原子が相対的に少ない領域であり、破線で囲む範囲はＧａ原子が相対的に多い領域である。図８６（Ｃ）では、破線で囲む範囲において、左上の領域は、相対的に明るい領域であり、右下側の領域は、相対的に暗い領域である。従って、破線で囲む範囲は、ＧａＯＸ３、またはＧａＸ４ＺｎＹ４ＯＺ４などが主成分である領域である。
また、図８６（Ａ）、図８６（Ｂ）、および図８６（Ｃ）より、Ｉｎ原子の分布は、Ｇａ原子よりも、比較的、均一に分布しており、ＩｎＯＸ１が主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２が主成分となる領域を介して、互いに繋がって形成されているように見える。このように、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、クラウド状に広がって形成されている。
このように、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有するＩｎ−Ｇａ−Ｚｎ酸化物を、ＣＡＣ−ＩＧＺＯと呼称することができる。
また、ＣＡＣにおける結晶構造は、ｎｃ構造を有する。ＣＡＣが有するｎｃ構造は、電子線回折像において、単結晶、多結晶、またはＣＡＡＣ構造を含むＩＧＺＯに起因する輝点（スポット）以外にも、数か所以上の輝点（スポット）を有する。または、数か所以上の輝点（スポット）に加え、リング状に輝度の高い領域が現れるとして結晶構造が定義される。
また、図８６（Ａ）、図８６（Ｂ）、および図８６（Ｃ）より、ＧａＯＸ３が主成分である領域、及びＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域のサイズは、０．５ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下で観察される。なお、好ましくは、ＥＤＸマッピングにおいて、各金属元素が主成分である領域の径は、１ｎｍ以上２ｎｍ以下とする。
以上より、ＣＡＣ−ＩＧＺＯは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＩＧＺＯは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。従って、ＣＡＣ−ＩＧＺＯを半導体素子に用いた場合、ＧａＯＸ３などに起因する性質と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する性質とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ−ＩＧＺＯを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＩＧＺＯは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、上記実施の形態に示したトランジスタ１５０ａ、１５０ｂに置き換えて用いることができるトランジスタの一例について、図面を用いて説明する。なお、本実施の形態に開示するトランジスタは、トランジスタ３０１などにも用いることができる。
本発明の一態様の表示装置３１０は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。
〔ボトムゲート型トランジスタ〕
図６９（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ８１０の断面図である。図６９（Ａ１）において、トランジスタ８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して半導体層７４２を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲート絶縁層として機能できる。
また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層７４２の一部と接して、絶縁層７２６上に電極７４４ａおよび電極７４４ｂを有する。電極７４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極７４４ｂは、ソース電極またはドレイン電極の他方として機能できる。電極７４４ａの一部、および電極７４４ｂの一部は、絶縁層７４１上に形成される。
絶縁層７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に、半導体層７４２のチャネル形成領域がエッチングされることを防ぐことができる。従って、電気特性の良好なトランジスタを実現することができる。
また、トランジスタ８１０は、電極７４４ａ、電極７４４ｂおよび絶縁層７４１上に絶縁層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。
本実施の形態で開示するトランジスタを構成する電極、半導体層、絶縁層などは、他の実施の形態に開示した材料および方法を用いて形成することができる。
半導体層７４２に酸化物半導体を用いる場合、電極７４４ａおよび電極７４４ｂの、少なくとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。半導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
半導体層７４２にソース領域およびドレイン領域が形成されることにより、電極７４４ａおよび電極７４４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。
半導体層７４２にシリコンなどの半導体を用いる場合は、半導体層７４２と電極７４４ａの間、および半導体層７４２と電極７４４ｂの間に、ｎ型半導体またはｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。
絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省略することもできる。
なお、半導体層７４２に酸化物半導体を用いる場合、絶縁層７２９の形成前または形成後、もしくは絶縁層７２９の形成前後に加熱処理を行ってもよい。加熱処理を行うことで、絶縁層７２９や他の絶縁層中に含まれる酸素を半導体層７４２中に拡散させ、半導体層７４２中の酸素欠損を補填することができる。または、絶縁層７２９を加熱しながら成膜することで、半導体層７４２中の酸素欠損を補填することができる。
なお、一般に、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法などに分類できる。
また、一般に、蒸着法は、抵抗加熱蒸着法、電子線蒸着法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＩＡＤ（Ｉｏｎ ｂｅａｍ Ａｓｓｉｓｔｅｄ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などに分類できる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、ＭＯＣＶＤ法や蒸着法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくく、また、欠陥の少ない膜が得られる。
また、一般に、スパッタリング法は、ＤＣスパッタリング法、マグネトロンスパッタリング法、ＲＦスパッタリング法、イオンビームスパッタリング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）スパッタリング法、対向ターゲットスパッタリング法などに分類できる。
対向ターゲットスパッタリング法では、プラズマがターゲット間に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによっては、スパッタリング粒子の基板への入射角度を浅くすることができるため、段差被覆性を高めることができる。
図６９（Ａ２）に示すトランジスタ８１１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８１０と異なる。電極７２３は、電極７４６と同様の材料および方法で形成することができる。
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極の電位と独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
電極７４６および電極７２３は、どちらもゲート電極として機能することができる。よって、絶縁層７２６、絶縁層７２８、および絶縁層７２９は、それぞれがゲート絶縁層として機能することができる。なお、電極７２３は、絶縁層７２８と絶縁層７２９の間に設けてもよい。
なお、電極７４６または電極７２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ８１１において、電極７２３を「ゲート電極」と言う場合、電極７４６を「バックゲート電極」と言う。また、電極７２３を「ゲート電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの一種と考えることができる。また、電極７４６および電極７２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
半導体層７４２を挟んで電極７４６および電極７２３を設けることで、更には、電極７４６および電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ８１１のオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタ８１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積を小さくすることができる。よって、集積度の高い半導体装置を実現することができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
また、電極７４６および電極７２３は、それぞれが外部からの電界を遮蔽する機能を有するため、絶縁層７７２側もしくは電極７２３上方に生じる荷電粒子等の電荷が半導体層７４２のチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の電荷を印加する−ＧＢＴ（Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）による劣化が抑制される。また、ドレイン電圧の大きさにより、オン電流が流れ始めるゲート電圧（立ち上がり電圧）が変化する現象を軽減することができる。なお、この効果は、電極７４６および電極７２３が、同電位、または異なる電位の場合において生じる。
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
また、電極７４６および電極７２３を有し、且つ電極７４６および電極７２３を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおける電気特性のばらつきも同時に低減される。
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する＋ＧＢＴストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
図６９（Ｂ１）に、ボトムゲート型のトランジスタの１つであるチャネル保護型のトランジスタ８２０の断面図を示す。トランジスタ８２０は、トランジスタ８１０とほぼ同様の構造を有しているが、絶縁層７４１が半導体層７４２を覆っている点が異なる。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した開口部において、半導体層７４２と電極７４４ａが電気的に接続している。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した他の開口部において、半導体層７４２と電極７４４ｂが電気的に接続している。絶縁層７４１の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
図６９（Ｂ２）に示すトランジスタ８２１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２０と異なる。
絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に半導体層７４２の薄膜化を防ぐことができる。
また、トランジスタ８２０およびトランジスタ８２１は、トランジスタ８１０およびトランジスタ８１１よりも、電極７４４ａと電極７４６の間の距離と、電極７４４ｂと電極７４６の間の距離が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量を小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小さくすることができる。よって、電気特性の良好なトランジスタを実現できる。
図６９（Ｃ１）に示すトランジスタ８２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタである。トランジスタ８２５は、絶縁層７４１を用いずに電極７４４ａおよび電極７４４ｂを形成する。このため、電極７４４ａおよび電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合がある。一方、絶縁層７４１を設けないため、トランジスタの生産性を高めることができる。
図６９（Ｃ２）に示すトランジスタ８２６は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２５と異なる。
〔トップゲート型トランジスタ〕
図７０（Ａ１）に、トップゲート型のトランジスタの一種であるトランジスタ８３０の断面図を示す。トランジスタ８３０は、絶縁層７７２の上に半導体層７４２を有し、半導体層７４２および絶縁層７７２上に、半導体層７４２の一部に接する電極７４４ａ、および半導体層７４２の一部に接する電極７４４ｂを有し、半導体層７４２、電極７４４ａ、および電極７４４ｂ上に絶縁層７２６を有し、絶縁層７２６上に電極７４６を有する。
トランジスタ８３０は、電極７４６および電極７４４ａ、並びに、電極７４６および電極７４４ｂが重ならないため、電極７４６および電極７４４ａの間に生じる寄生容量、並びに、電極７４６および電極７４４ｂの間に生じる寄生容量を小さくすることができる。また、電極７４６を形成した後に、電極７４６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図７０（Ａ３）参照）。よって、電気特性の良好なトランジスタを実現することができる。
なお、不純物７５５の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。
不純物７５５としては、例えば、第１３族元素または第１５族元素のうち、少なくとも一種類の元素を用いることができる。また、半導体層７４２に酸化物半導体を用いる場合は、不純物７５５として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用いることも可能である。
図７０（Ａ２）に示すトランジスタ８３１は、電極７２３および絶縁層７２７を有する点がトランジスタ８３０と異なる。トランジスタ８３１は、絶縁層７７２の上に形成された電極７２３を有し、電極７２３上に形成された絶縁層７２７を有する。電極７２３は、バックゲート電極として機能することができる。よって、絶縁層７２７は、ゲート絶縁層として機能することができる。絶縁層７２７は、絶縁層７２６と同様の材料および方法により形成することができる。
トランジスタ８１１と同様に、トランジスタ８３１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８３１の占有面積を小さくすることができる。よって、集積度の高い半導体装置を実現することができる。
図７０（Ｂ１）に例示するトランジスタ８４０は、トップゲート型のトランジスタの１つである。トランジスタ８４０は、電極７４４ａおよび電極７４４ｂを形成した後に半導体層７４２を形成する点が、トランジスタ８３０と異なる。また、図７０（Ｂ２）に例示するトランジスタ８４１は、電極７２３および絶縁層７２７を有する点が、トランジスタ８４０と異なる。トランジスタ８４０およびトランジスタ８４１において、半導体層７４２の一部は電極７４４ａ上に形成され、半導体層７４２の他の一部は電極７４４ｂ上に形成される。
トランジスタ８１１と同様に、トランジスタ８４１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８４１の占有面積を小さくすることができる。よって、集積度の高い半導体装置を実現することができる。
図７１（Ａ１）に例示するトランジスタ８４２は、トップゲート型のトランジスタの１つである。トランジスタ８４２は、絶縁層７２９を形成した後に電極７４４ａおよび電極７４４ｂを形成する点がトランジスタ８３０やトランジスタ８４０と異なる。電極７４４ａおよび電極７４４ｂは、絶縁層７２８および絶縁層７２９に形成した開口部において半導体層７４２と電気的に接続する。
また、電極７４６と重ならない絶縁層７２６の一部を除去し、電極７４６と残りの絶縁層７２６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図７１（Ａ３）参照）。トランジスタ８４２の上面形状において、絶縁層７２６の端部が電極７４６の端部より外側に位置する領域を有する。不純物７５５を半導体層７４２に導入する際に、半導体層７４２の絶縁層７２６を介して不純物７５５が導入された領域の不純物濃度は、絶縁層７２６を介さずに不純物７５５が導入された領域よりも小さくなる。よって、半導体層７４２中の、電極７４６と重なる部分に隣接する領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成される。
図７１（Ａ２）に示すトランジスタ８４３は、電極７２３を有する点がトランジスタ８４２と異なる。トランジスタ８４３は、基板７７１の上に形成された電極７２３を有し、絶縁層７７２を介して半導体層７４２と重なる。電極７２３は、バックゲート電極として機能することができる。
また、図７１（Ｂ１）に示すトランジスタ８４４および図７１（Ｂ２）に示すトランジスタ８４５のように、電極７４６と重ならない領域の絶縁層７２６を全て除去してもよい。また、図７１（Ｃ１）に示すトランジスタ８４６および図７１（Ｃ２）に示すトランジスタ８４７のように、絶縁層７２６を残してもよい。
トランジスタ８４２乃至トランジスタ８４７も、電極７４６を形成した後に、電極７４６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合的に不純物領域を形成することができる。
〔ｓ−ｃｈａｎｎｅｌ型トランジスタ〕
図７２に、半導体層７４２として酸化物半導体を用いたトランジスタ構造の一例を示す。図７２に例示するトランジスタ８５０は、半導体層７４２ａの上に半導体層７４２ｂが形成され、半導体層７４２ｂの上面並びに半導体層７４２ｂ及び半導体層７４２ａの側面が半導体層７４２ｃに覆われた構造を有する。図７２（Ａ）はトランジスタ８５０の上面図である。図７２（Ｂ）は、図７２（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図（チャネル長方向の断面図）である。図７２（Ｃ）は、図７２（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図（チャネル幅方向の断面図）である。
また、トランジスタ８５０は、ゲート電極として機能する電極７４３を有する。電極７４３は、電極７４６と同様の材料および方法で形成することができる。本実施の形態では、電極７４３を２層の導電層の積層としている。
半導体層７４２ａ、半導体層７４２ｂ、および半導体層７４２ｃは、ＩｎもしくはＧａの一方、または両方を含む材料で形成する。代表的には、Ｉｎ−Ｇａ酸化物（ＩｎとＧａを含む酸化物）、Ｉｎ−Ｚｎ酸化物（ＩｎとＺｎを含む酸化物）、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｉｎと、元素Ｍと、Ｚｎを含む酸化物。元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆから選ばれた１種類以上の元素で、Ｉｎよりも酸素との結合力が強い金属元素である。）がある。
半導体層７４２ａおよび半導体層７４２ｃは、半導体層７４２ｂを構成する金属元素のうち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような材料を用いると、半導体層７４２ａおよび半導体層７４２ｂとの界面、ならびに半導体層７４２ｃおよび半導体層７４２ｂとの界面に界面準位を生じにくくすることができる。よって、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減することが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可能となる。
半導体層７４２ａおよび半導体層７４２ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、半導体層７４２ｂの厚さは、３ｎｍ以上７００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、半導体層７４２ｂがＩｎ−Ｍ−Ｚｎ酸化物であり、半導体層７４２ａおよび半導体層７４２ｃもＩｎ−Ｍ−Ｚｎ酸化物であるとき、半導体層７４２ａおよび半導体層７４２ｃをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、半導体層７４２ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなるように半導体層７４２ａ、半導体層７４２ｃ、および半導体層７４２ｂを選択することができる。好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなるように半導体層７４２ａ、半導体層７４２ｃ、および半導体層７４２ｂを選択する。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きくなるように半導体層７４２ａ、半導体層７４２ｃ、および半導体層７４２ｂを選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きくなるように半導体層７４２ａ、半導体層７４２ｃおよび半導体層７４２ｂを選択する。ｙ１がｘ１以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。半導体層７４２ａおよび半導体層７４２ｃを上記構成とすることにより、半導体層７４２ａおよび半導体層７４２ｃを、半導体層７４２ｂよりも酸素欠損が生じにくい層とすることができる。
なお、半導体層７４２ａおよび半導体層７４２ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｉｎと元素Ｍの含有率は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、元素Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、元素Ｍが７５ａｔｏｍｉｃ％以上とする。また、半導体層７４２ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｉｎと元素Ｍの含有率は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、元素Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、元素Ｍが６６ａｔｏｍｉｃ％未満とする。
例えば、ＩｎまたはＧａを含む半導体層７４２ａ、およびＩｎまたはＧａを含む半導体層７４２ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：６：４、または１：９：６などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物や、Ｉｎ：Ｇａ＝１：９などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ酸化物や、酸化ガリウムなどを用いることができる。また、半導体層７４２ｂとしてＩｎ：Ｇａ：Ｚｎ＝３：１：２、１：１：１、５：５：６、または４：２：４．１などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、半導体層７４２ａ、半導体層７４２ｂ、および半導体層７４２ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
半導体層７４２ｂを用いたトランジスタに安定した電気特性を付与するためには、半導体層７４２ｂ中の不純物および酸素欠損を低減して高純度真性化し、半導体層７４２ｂを真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくとも半導体層７４２ｂ中のチャネル形成領域が真性または実質的に真性と見なせる半導体層とすることが好ましい。
なお、実質的に真性と見なせる酸化物半導体層とは、酸化物半導体層中のキャリア密度が、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１個／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上である酸化物半導体層をいう。
図７３に、半導体層７４２として酸化物半導体を用いたトランジスタ構造の一例を示す。図７３に例示するトランジスタ８２２は、半導体層７４２ａの上に半導体層７４２ｂが形成されている。トランジスタ８２２は、バックゲート電極を有するボトムゲート型のトランジスタの一種である。図７３（Ａ）はトランジスタ８２２の上面図である。図７３（Ｂ）は、図７３（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図（チャネル長方向の断面図）である。図７３（Ｃ）は、図７３（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図（チャネル幅方向の断面図）である。
絶縁層７２９上に設けられた電極７２３は、絶縁層７２６、絶縁層７２８、および絶縁層７２９に設けられた開口７４７ａおよび開口７４７ｂにおいて、電極７４６と電気的に接続されている。よって、電極７２３と電極７４６には、同じ電位が供給される。また、開口７４７ａおよび開口７４７ｂは、どちらか一方を設けなくてもよい。また、開口７４７ａおよび開口７４７ｂの両方を設けなくてもよい。開口７４７ａおよび開口７４７ｂの両方を設けない場合は、電極７２３と電極７４６に異なる電位を供給することができる。
ここで、半導体層７４２ａ、半導体層７４２ｂ、および半導体層７４２ｃの積層により構成される半導体層７４２の機能およびその効果について、図７２に示すトランジスタ８５０が有する絶縁層７７２、半導体層７４２および絶縁層７２６におけるエネルギーバンド構造を用いて説明する。
真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（例えば、ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（例えば、ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．３ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：８のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ、電子親和力は約４．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約２．８ｅＶ、電子親和力は約５．０ｅＶである。
絶縁層７７２と絶縁層７２６は絶縁物であるため、絶縁層７７２、７２６の伝導帯下端のエネルギーは、半導体層７４２ａ、７４２ｂ、７４２ｃの伝導帯下端のエネルギーよりも真空準位に近い（電子親和力が小さい）。
また、半導体層７４２ａの伝導帯下端のエネルギーは、半導体層７４２ｂの伝導帯下端のエネルギーよりも真空準位に近い。具体的には、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。
また、半導体層７４２ｃの伝導帯下端のエネルギーは、半導体層７４２ｂの伝導帯下端のエネルギーよりも真空準位に近い。具体的には、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。
また、半導体層７４２ａと半導体層７４２ｂとの界面近傍、および、半導体層７４２ｂと半導体層７４２ｃとの界面近傍では、混合領域が形成されるため、伝導帯下端のエネルギーは連続的に変化する。即ち、これらの界面において、準位は存在しないか、ほとんどない。
従って、当該エネルギーバンド構造を有する積層構造において、電子は半導体層７４２ｂを主として移動することになる。そのため、半導体層７４２ａと絶縁層７７２との界面、または、半導体層７４２ｃと絶縁層７２６との界面に準位が存在したとしても、当該準位は電子の移動にほとんど影響しない。また、半導体層７４２ａと半導体層７４２ｂとの界面、および半導体層７４２ｃと半導体層７４２ｂとの界面に準位が存在しないか、ほとんどないため、当該領域において電子の移動を阻害することもない。従って、上記酸化物半導体の積層構造を有するトランジスタは、高い電界効果移動度を実現することができる。
なお、半導体層７４２ａと絶縁層７７２の界面、および半導体層７４２ｃと絶縁層７２６の界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、半導体層７４２ａ、および半導体層７４２ｃがあることにより、半導体層７４２ｂと当該トラップ準位とを遠ざけることができる。
特に、本実施の形態に例示するトランジスタは、半導体層７４２ｂの上面と側面が半導体層７４２ｃと接し、半導体層７４２ｂの下面が半導体層７４２ａと接して形成されている。このように、半導体層７４２ｂを半導体層７４２ａと半導体層７４２ｃで覆う構成とすることで、上記トラップ準位の影響をさらに低減することができる。
ただし、半導体層７４２ａまたは半導体層７４２ｃの伝導帯下端のエネルギーと、半導体層７４２ｂの伝導帯下端のエネルギーとの差が小さい場合、半導体層７４２ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁層の界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
従って、半導体層７４２ａまたは半導体層７４２ｃの伝導帯下端のエネルギーと、半導体層７４２ｂの伝導帯下端のエネルギーとの差を、それぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、トランジスタの電気特性を良好なものとすることができるため、好ましい。
また、半導体層７４２ａ、および半導体層７４２ｃのバンドギャップは、半導体層７４２ｂのバンドギャップよりも広いほうが好ましい。
また、酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、可視光に対する透過率が大きい。また、酸化物半導体を適切な条件で加工して得られたトランジスタにおいては、オフ電流を使用時の温度条件下（例えば、２５℃）において、１００ｚＡ（１×１０−１９Ａ）以下、もしくは１０ｚＡ（１×１０−２０Ａ）以下、さらには１ｚＡ（１×１０−２１Ａ）以下とすることができる。このため、消費電力の少ない半導体装置を提供することができる。
図７２に示すトランジスタ８５０の説明にもどる。絶縁層７７２に設けた凸部上に半導体層７４２ｂを設けることによって、半導体層７４２ｂの側面も電極７４３で覆うことができる。すなわち、トランジスタ８５０は、電極７４３の電界によって、半導体層７４２ｂを電気的に取り囲むことができる構造を有している。このように、導電膜の電界によって、チャネルが形成される半導体層を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。また、ｓ−ｃｈａｎｎｅｌ構造を有するトランジスタを、「ｓ−ｃｈａｎｎｅｌ型トランジスタ」もしくは「ｓ−ｃｈａｎｎｅｌトランジスタ」ともいう。
ｓ−ｃｈａｎｎｅｌ構造では、半導体層７４２ｂの全体（バルク）にチャネルを形成することもできる。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくすることができ、さらに大きいオン電流を得ることができる。また、電極７４３の電界によって、半導体層７４２ｂに形成されるチャネル形成領域の全領域を空乏化することができる。したがって、ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さくすることができる。
なお、絶縁層７７２の凸部を高くし、また、チャネル幅を小さくすることで、ｓ−ｃｈａｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果などをより高めることができる。また、半導体層７４２ｂの形成時に、露出する半導体層７４２ａを除去してもよい。この場合、半導体層７４２ａと半導体層７４２ｂの側面が揃う場合がある。
また、図７４に示すトランジスタ８５１のように、半導体層７４２の下方に、絶縁層を介して電極７２３を設けてもよい。図７４（Ａ）はトランジスタ８５１の上面図である。図７４（Ｂ）は、図７４（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図である。図７４（Ｃ）は、図７４（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図である。
また、図７５に示すトランジスタ８５２のように、電極７４３の上方に絶縁層７７５を設け、絶縁層７７５上に層７２５を設けてもよい。図７５（Ａ）はトランジスタ８５２の上面図である。図７５（Ｂ）は、図７５（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図である。図７５（Ｃ）は、図７５（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図である。
なお、図７５では、層７２５を絶縁層７７５上に設けているが、絶縁層７２８上、または絶縁層７２９上に設けてもよい。層７２５を、遮光性を有する材料で形成することで、光照射によるトランジスタの特性変動や、信頼性の低下などを防ぐことができる。なお、層７２５を少なくとも半導体層７４２ｂよりも大きく形成し、層７２５で半導体層７４２ｂを覆うことで、上記の効果を高めることができる。層７２５は、有機物材料、無機物材料、又は金属材料を用いて作製することができる。また、層７２５を導電性材料で作製した場合、層７２５に電圧を供給してもよいし、電気的に浮遊した（フローティング）状態としてもよい。
図７６に、ｓ−ｃｈａｎｎｅｌ構造を有するトランジスタの一例を示す。図７６に例示するトランジスタ８４８は、前述したトランジスタ８４７とほぼ同様の構成を有する。トランジスタ８４８は、絶縁層７７２に設けた凸部上に半導体層７４２が形成されている。トランジスタ８４８はバックゲート電極を有するトップゲート型のトランジスタの一種である。図７６（Ａ）はトランジスタ８４８の上面図である。図７６（Ｂ）は、図７６（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図である。図７６（Ｃ）は、図７６（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図である。
絶縁層７２９上に設けられた電極７４４ａは、絶縁層７２６、絶縁層７２８、および絶縁層７２９に設けられた開口７４７ｃにおいて、半導体層７４２と電気的に接続されている。また、絶縁層７２９上に設けられた電極７４４ｂは、絶縁層７２６、絶縁層７２８、および絶縁層７２９に設けられた開口７４７ｄにおいて、半導体層７４２と電気的に接続されている。
絶縁層７２６上に設けられた電極７４３は、絶縁層７２６、および絶縁層７７２に設けられた開口７４７ａおよび開口７４７ｂにおいて、電極７２３と電気的に接続されている。よって、電極７４３と電極７２３には、同じ電位が供給される。また、開口７４７ａおよび開口７４７ｂは、どちらか一方を設けなくてもよい。また、開口７４７ａおよび開口７４７ｂの両方を設けなくてもよい。開口７４７ａおよび開口７４７ｂの両方を設けない場合は、電極７２３と電極７４３に異なる電位を供給することができる。
なお、ｓ−ｃｈａｎｎｅｌ構造を有するトランジスタに用いる半導体層は、酸化物半導体に限定されるものではない。
［酸化物半導体のエネルギーバンド構造］
以下では、酸化物半導体を用いたトランジスタのバンド図について説明する。
図７７（Ａ）はトランジスタのチャネル長方向の断面図であり、図７７（Ｂ）はトランジスタのチャネル幅方向の断面図である。なお、図７７（Ｂ）は、図７７（Ａ）における０ｎｍの位置の断面図である。
図７７（Ａ）および図７７（Ｂ）に示すトランジスタは、絶縁膜５４０２と、酸化物半導体膜５４０６ａと、酸化物半導体膜５４０６ｂと、酸化物半導体膜５４０６ｃと、導電膜５４１６ａと、導電膜５４１６ｂと、絶縁膜５４１２と、導電膜５４０４と、を有する。
酸化物半導体膜５４０６ａは絶縁膜５４０２上に配置され、酸化物半導体膜５４０６ｂは酸化物半導体膜５４０６ａ上に配置され、導電膜５４１６ａおよび導電膜５４１６ｂは酸化物半導体膜５４０６ｂ上に配置され、酸化物半導体膜５４０６ｃは酸化物半導体膜５４０６ｂ上、導電膜５４１６ａ上および導電膜５４１６ｂ上に配置され、絶縁膜５４１２は酸化物半導体膜５４０６ｃ上に配置され、導電膜５４０４は絶縁膜５４１２上に配置される。
したがって、図７７（Ａ）および図７７（Ｂ）に示すトランジスタにおいて、導電膜５４１６ａおよび導電膜５４１６ｂは、それぞれソース電極およびドレイン電極としての機能を有し、導電膜５４０４はゲート電極としての機能を有し、絶縁膜５４１２はゲート絶縁体としての機能を有する。
また、図７７（Ｂ）に示すように、導電膜５４０４によって酸化物半導体膜５４０６ｂが電気的に取り囲まれたｓ−ｃｈａｎｎｅｌ構造を有する。即ち、図７２に示したトランジスタと同様の構造を有する。そのため、図７７（Ａ）および図７７（Ｂ）に示すトランジスタの各構成要素については、図７２に示したトランジスタの説明を参酌することができる。
図７８（Ａ）、図７８（Ｂ）および図７８（Ｃ）は、図７７（Ａ）に示した一点鎖線Ｋ１−Ｋ２におけるバンド図である。ここでは、導電膜５４１６ａと導電膜５４１６ｂとの間にドレイン電圧（例えば１Ｖ）を印加している。なお、図７８（Ａ）はゲート電圧として導電膜５４０４と導電膜５４１６ａ間にマイナスの電圧（例えば−３Ｖ）を印加した場合を示し、図７８（Ｂ）はゲート電圧として電圧を印加しなかった場合を示し、図７８（Ｃ）はゲート電圧としてプラスの電圧（例えば３Ｖ）を印加した場合を示す。なお、図中のＥＣで示す実線は伝導帯下端のエネルギーを示し、ＥＶで示す実線は価電子帯上端のエネルギーを示し、ＥＦｎで示す破線は電子の擬フェルミ準位のエネルギーを示す。
図７８（Ｄ）、図７８（Ｅ）および図７８（Ｆ）は、図７７（Ｂ）に示した一点鎖線Ｋ３−Ｋ４におけるバンド図である。ここでは、導電膜５４１６ａと導電膜５４１６ｂとの間にドレイン電圧（例えば１Ｖ）を印加している。なお、図７８（Ｄ）はゲート電圧としてマイナスの電圧（例えば−３Ｖ）を印加した場合を示し、図７８（Ｅ）はゲート電圧として電圧を印加しなかった場合を示し、図７８（Ｆ）はゲート電圧としてプラスの電圧（例えば３Ｖ）を印加した場合を示す。
図７８（Ａ）に示すように、マイナスのゲート電圧を印加すると、ソースとドレインとの間にポテンシャルの障壁が形成され、ドレイン電流が流れにくい。また、図７８（Ｂ）に示すように、ゲート電圧を印加しないと、ソースとドレインとの間のポテンシャルの障壁が小さくなり、ドレイン電流が流れ始める。また、図７８（Ｃ）に示すように、プラスのゲート電圧を印加すると、ソースとドレインとの間にポテンシャルの障壁がなくなり、ドレイン電流が流れる。
図７８（Ｄ）、図７８（Ｅ）および図７８（Ｆ）に示すように、酸化物半導体膜５４０６ｂは、ゲート電圧によってバンドの曲りがほとんど生じない。即ち、印加されたゲート電圧によって、伝導帯下端のエネルギーおよび価電子帯上端のエネルギーが、一定の値、変動するのみである。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
本実施の形態では、本発明の一態様のタッチパネルと、ＩＣと、を有するタッチパネルモジュールの構成例について、図面を参照して説明する。
図７９に、タッチパネルモジュール６５００のブロック図を示す。タッチパネルモジュール６５００は、タッチパネル６５１０と、ＩＣ６５２０を有する。
タッチパネル６５１０は、表示部６５１１と、入力部６５１２と、走査線駆動回路６５１３を有する。表示部６５１１は、複数の画素、複数の信号線、複数の走査線を有し、画像を表示する機能を有する。入力部６５１２は、被検知体のタッチパネル６５１０への接触、または近接を検出する複数のセンサ素子を有し、タッチセンサとしての機能を有する。走査線駆動回路６５１３は、表示部６５１１が有する走査線に、走査信号を出力する機能を有する。
ここでは説明を容易にするため、タッチパネル６５１０の構成として、表示部６５１１と入力部６５１２を分けて明示しているが、画像を表示する機能と、タッチセンサとしての機能の両方の機能を有する、いわゆるインセル型のタッチパネルとすることが好ましい。
入力部６５１２として用いることのできるタッチセンサの方式としては、例えば静電容量方式を適用できる。静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また投影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いると、同時多点検出が可能となるため好ましい。
なおこれに限られず、指やスタイラスなどの被検知体の近接、または接触を検出することのできる様々な方式のセンサを入力部６５１２に適用することもできる。例えばセンサの方式としては、静電容量方式以外にも、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式など様々な方式を用いることができる。
インセル型のタッチパネルとしては、代表的にはハイブリッドインセル型と、フルインセル型とがある。ハイブリッドインセル型は、表示素子を支持する基板と対向基板の両方に、タッチセンサを構成する電極等が設けられた構成を指す。一方フルインセル型は、表示素子を支持する基板に、タッチセンサを構成する電極等を設けた構成を指す。フルインセル型のタッチパネルとすることで、対向基板の構成を簡略化できるため好ましい。特にフルインセル型として、表示素子を構成する電極が、タッチセンサを構成する電極を兼ねる構成とすると、作製工程を簡略化でき、作製コストを低減できるため好ましい。
表示部６５１１は、ＨＤ（画素数１２８０×７２０）、ＦＨＤ（画素数１９２０×１０８０）、ＷＱＨＤ（画素数２５６０×１４４０）、ＷＱＸＧＡ（画素数２５６０×１６００）、４Ｋ（画素数３８４０×２１６０）、８Ｋ（画素数７６８０×４３２０）といった極めて高い解像度を有していることが好ましい。特に４Ｋ、８Ｋ、またはそれ以上の解像度とすることが好ましい。また、表示部６５１１に設けられる画素の画素密度（精細度）が、３００ｐｐｉ以上、好ましくは５００ｐｐｉ以上、より好ましくは８００ｐｐｉ以上、より好ましくは１０００ｐｐｉ以上、より好ましくは１２００ｐｐｉ以上であることが好ましい。このように高い解像度で且つ高い精細度を有する表示部６５１１により、携帯型や家庭用途などのパーソナルユースにおいては、より臨場感や奥行き感などを高めることが可能となる。
ＩＣ６５２０は、回路ユニット６５０１、信号線駆動回路６５０２、センサ駆動回路６５０３、及び検出回路６５０４を有する。回路ユニット６５０１は、タイミングコントローラ６５０５と、画像処理回路６５０６等を有する。
信号線駆動回路６５０２は、表示部６５１１が有する信号線に、アナログ信号である映像信号（ビデオ信号ともいう）を出力する機能を有する。例えば信号線駆動回路６５０２は、シフトレジスタ回路とバッファ回路を組み合わせた構成を有することができる。また、タッチパネル６５１０は、信号線に接続するデマルチプレクサ回路を有していてもよい。
センサ駆動回路６５０３は、入力部６５１２が有するセンサ素子を駆動する信号を出力する機能を有する。センサ駆動回路６５０３としては、例えばシフトレジスタ回路とバッファ回路を組み合わせた構成を用いることができる。
検出回路６５０４は、入力部６５１２が有するセンサ素子からの出力信号を回路ユニット６５０１に出力する機能を有する。例えば検出回路６５０４として、増幅回路と、アナログデジタル変換回路（ＡＤＣ：Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｏｒ）を有する構成を用いることができる。このとき検出回路６５０４は、入力部６５１２から出力されるアナログ信号を、デジタル信号に変換して回路ユニット６５０１に出力する。
回路ユニット６５０１が有する画像処理回路６５０６は、タッチパネル６５１０の表示部６５１１を駆動する信号を生成して出力する機能と、入力部６５１２を駆動する信号を生成して出力する機能と、入力部６５１２から出力された信号を解析して、ＣＰＵ６５４０に出力する機能と、を有する。
より具体的な例としては、画像処理回路６５０６は、ＣＰＵ６５４０からの命令に従い、映像信号を生成する機能を有する。また画像処理回路６５０６は、表示部６５１１の仕様に合わせて該映像信号に信号処理を施し、アナログ映像信号に変換し、信号線駆動回路６５０２に供給する機能を有する。また画像処理回路６５０６は、ＣＰＵ６５４０からの命令に従い、センサ駆動回路６５０３に出力する駆動信号を生成する機能を有する。また、画像処理回路６５０６は、検出回路６５０４から入力された信号を解析し、位置情報としてＣＰＵ６５４０に出力する機能を有する。
またタイミングコントローラ６５０５は、画像処理回路６５０６が処理を施した映像信号等に含まれる同期信号を基に、走査線駆動回路６５１３及びセンサ駆動回路６５０３に出力する信号（クロック信号、スタートパルス信号などの信号）を生成し、出力する機能を有する。またタイミングコントローラ６５０５は、検出回路６５０４が信号を出力するタイミングを規定する信号を生成し、出力する機能を有していてもよい。ここで、タイミングコントローラ６５０５は、走査線駆動回路６５１３に出力する信号と、センサ駆動回路６５０３に出力する信号とに、それぞれ同期させた信号を出力することが好ましい。特に、表示部６５１１の画素のデータを書き換える期間と、入力部６５１２でセンシングする期間を、それぞれ分けることが好ましい。例えば、１フレーム期間を、画素のデータを書き換える期間と、センシングする期間とに分けてタッチパネル６５１０を駆動することができる。また、例えば１フレーム期間中に２以上のセンシングの期間を設けることで、検出感度及び検出精度を高めることができる。
画像処理回路６５０６としては、例えばプロセッサを有する構成とすることができる。例えばＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等の他のマイクロプロセッサを用いることができる。またこれらマイクロプロセッサをＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＦＰＡＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ａｎａｌｏｇ Ａｒｒａｙ）といったＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）によって実現した構成としてもよい。プロセッサにより種々のプログラムからの命令を解釈し実行することで、各種のデータ処理やプログラム制御を行う。プロセッサにより実行しうるプログラムは、プロセッサが有するメモリ領域に格納されていてもよいし、別途設けられる記憶装置に格納されていてもよい。
なお、タッチパネル６５１０が有する表示部６５１１、走査線駆動回路６５１３や、ＩＣ６５２０が有する回路ユニット６５０１、信号線駆動回路６５０２、センサ駆動回路６５０３、検出回路６５０４、または外部に設けられるＣＰＵ６５４０等に、チャネル形成領域に酸化物半導体を用い、極めて低いオフ電流が実現されたトランジスタを利用することもできる。当該トランジスタは、オフ電流が極めて低いため、当該トランジスタを記憶素子として機能する容量素子に流入した電荷（データ）を保持するためのスイッチとして用いることで、データの保持期間を長期にわたり確保することができる。例えばこの特性を画像処理回路６５０６のレジスタやキャッシュメモリに用いることで、必要なときだけ画像処理回路６５０６を動作させ、他の場合には直前の処理の情報を当該記憶素子に保持させることにより、ノーマリーオフコンピューティングが可能となり、タッチパネルモジュール６５００、及びこれが実装される電子機器の低消費電力化を図ることができる。
なお、ここでは回路ユニット６５０１がタイミングコントローラ６５０５と画像処理回路６５０６を有する構成としたが、画像処理回路６５０６自体、または画像処理回路６５０６の一部の機能を有する回路を、外部に設けてもよい。または、画像処理回路６５０６の機能、または一部の機能をＣＰＵ６５４０が担ってもよい。例えば回路ユニット６５０１が信号線駆動回路６５０２、センサ駆動回路６５０３、検出回路６５０４、及びタイミングコントローラ６５０５を有する構成とすることもできる。
なお、ここではＩＣ６５２０が回路ユニット６５０１を含む例を示したが、回路ユニット６５０１はＩＣ６５２０に含まれない構成とすることもできる。この時、ＩＣ６５２０は信号線駆動回路６５０２、センサ駆動回路６５０３、及び検出回路６５０４を有する構成とすることができる。例えばタッチパネルモジュール６５００にＩＣを複数実装する場合には、回路ユニット６５０１を別途設け、回路ユニット６５０１を有さないＩＣ６５２０を複数配置することもできるし、ＩＣ６５２０と、信号線駆動回路６５０２のみを有するＩＣを組み合わせて配置することもできる。
このように、タッチパネル６５１０の表示部６５１１を駆動する機能と、入力部６５１２を駆動する機能と、を１つのＩＣに組み込んだ構成とすることで、タッチパネルモジュール６５００に実装するＩＣの数を減らすことができるため、コストを低減することができる。
図８０（Ａ）、（Ｂ）、（Ｃ）は、ＩＣ６５２０を実装したタッチパネルモジュール６５００の概略図である。
図８０（Ａ）では、タッチパネルモジュール６５００は、基板６５３１、対向基板６５３２、複数のＦＰＣ６５３３、ＩＣ６５２０、ＩＣ６５３０等を有する。また基板６５３１と対向基板６５３２との間に表示部６５１１、入力部６５１２、及び走査線駆動回路６５１３を有している。ＩＣ６５２０及びＩＣ６５３０は、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式などの実装方法により基板６５３１に実装されている。
ＩＣ６５３０は、上述したＩＣ６５２０において、信号線駆動回路６５０２のみ、または信号線駆動回路６５０２及び回路ユニット６５０１を有するＩＣである。ＩＣ６５２０やＩＣ６５３０には、ＦＰＣ６５３３を介して外部から信号が供給される。またＦＰＣ６５３３を介してＩＣ６５２０やＩＣ６５３０から外部に信号を出力することができる。
図８０（Ａ）では表示部６５１１を挟むように走査線駆動回路６５１３を２つ設ける構成の例を示している。またＩＣ６５２０に加えてＩＣ６５３０を有する構成を示している。このような構成は、表示部６５１１が極めて高解像度である場合に、好適に用いることができる。
図８０（Ｂ）は、１つのＩＣ６５２０と１つのＦＰＣ６５３３を実装した例を示している。このように、機能を１つのＩＣ６５２０に集約させることで、部品点数を減らすことができるため好ましい。また図８０（Ｂ）では、走査線駆動回路６５１３を表示部６５１１の２つの短辺のうち、ＦＰＣ６５３３に近い側の辺に沿って配置した例を示している。
図８０（Ｃ）は、画像処理回路６５０６等が実装されたＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）６５３４を有する構成の例を示している。基板６５３１上のＩＣ６５２０及びＩＣ６５３０と、ＰＣＢ６５３４とは、ＦＰＣ６５３３によって電気的に接続されている。ここで、ＩＣ６５２０には、上述の画像処理回路６５０６を有さない構成を適用することができる。
なお図８０の各図において、ＩＣ６５２０やＩＣ６５３０は、基板６５３１ではなくＦＰＣ６５３３に実装されていてもよい。例えばＩＣ６５２０やＩＣ６５３０をＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式などの実装方法によりＦＰＣ６５３３に実装すればよい。
図８０（Ａ）、（Ｂ）に示すように、表示部６５１１の短辺側にＦＰＣ６５３３やＩＣ６５２０（及びＩＣ６５３０）等を配置する構成は狭額縁化が可能であるため、例えばスマートフォン、携帯電話、またはタブレット端末などの電子機器に好適に用いることができる。また、図８０（Ｃ）に示すようなＰＣＢ６５３４を用いる構成は、例えばテレビジョン装置やモニタ装置、タブレット端末、またはノート型のパーソナルコンピュータなどに好適に用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
本実施の形態では、本発明の一態様の表示装置を有する表示モジュール及び電子機器について、図８１乃至図８３を用いて説明を行う。
図８１に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
表示パネル８００６は、静電容量方式のタッチセンサを有する。
バックライト８００７は、光源８００８を有する。
なお、図８１において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。
なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図８２（Ａ）乃至（Ｈ）及び図８３は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
図８２（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図８２（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図８２（Ｃ）はテレビジョン装置であり、上述したものの他に、スタンド５０１２等を有することができる。また、テレビジョン装置の操作は、筐体５０００が備える操作スイッチや、別体のリモコン操作機５０１３により行うことができる。リモコン操作機５０１３が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部５００１に表示される映像を操作することができる。また、リモコン操作機５０１３に、当該リモコン操作機５０１３から出力する情報を表示する表示部を設ける構成としてもよい。図８２（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図８２（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図８２（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図８２（Ｇ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。図８２（Ｈ）は腕時計型情報端末であり、上述したもののほかに、バンド５０１８、留め金５０１９、等を有することができる。ベゼル部分を兼ねる筐体５０００に搭載された表示部５００１は、非矩形状の表示領域を有している。表示部５００１は、時刻を表すアイコン５０２０、その他のアイコン５０２１等を表示することができる。図８３（Ａ）はデジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）である。図８３（Ｂ）は円柱状の柱に取り付けられたデジタルサイネージである。
図８２（Ａ）乃至（Ｈ）及び図８３に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、又は、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動又は手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図８２（Ａ）乃至（Ｈ）及び図８３に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態の電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。該表示部に、本発明の一態様の表示装置を適用することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
１０ 表示装置
１１ 基板
１２ 基板
１３ ＦＰＣ
１４ 導電膜
２０ａ 液晶素子
２０ｂ 液晶素子
２１ａ コモン電極
２１ａ１ コモン電極
２１ａ２ 画素電極
２１ｂ 画素電極
２２ａ 画素電極
２２ｂ コモン電極
２２ｂ１ コモン電極
２２ｂ２ 画素電極
２３ 液晶
２４ 絶縁膜
２５ａ 開口
２５ｂ 開口
２６ 開口
２８ａ 導電膜
２８ｂ 導電膜
３１ 着色膜
４０ａ 画素
４０ｂ 画素
５１ａ センサ電極
５１ａ１ センサ電極
５２ｂ センサ電極
５２ｂ１ センサ電極
５３ 配線
５４ 配線
５５ 開口
５６ 開口
６１ 配線
６２ 配線
６３ トランジスタ
６４ 液晶素子
６５＿１ ブロック
６５＿２ ブロック
６７＿１ ブロック
６７＿４ ブロック
７１ 電極
７１＿１ 電極
７１＿２ 電極
７２ 電極
７２＿１ 電極
７２＿４ 電極
１０２ 基板
１０８ 絶縁膜
１１４ 絶縁膜
１１８ 絶縁膜
１１９ 絶縁膜
１５０ａ トランジスタ
１５０ｂ トランジスタ
１５１ シール材
１６０ａ 液晶素子
１６０ｂ 液晶素子
３０１ トランジスタ
３０６ 接続部
３１０ 表示装置
３１６ スペーサ
３１９ 接続層
３２１ａ 導電膜
３２１ａ１ 導電膜
３２１ａ２ 導電膜
３２１ｂ 導電膜
３２２ａ 導電膜
３２２ｂ 導電膜
３２２ｂ１ 導電膜
３２２ｂ２ 導電膜
３２５ａ 開口
３２５ｂ 開口
３２８ａ 導電膜
３２８ｂ 導電膜
３３１ａ 着色膜
３３１ｂ 着色膜
３３２ 遮光膜
３４１ ゲート電極
３４２ ゲート電極
３４３ ゲート電極
３４４ ゲート電極
３４７ 領域
３４８ 領域
３５３ 液晶
３５４ 絶縁膜
３５５ 絶縁膜
３５６ 開口
３６０ 領域
３６１ａ 領域
３６１ｂ 領域
３６２ 領域
３６３ 交差部
３６４ 空間
３６５ａ 画素
３６５ａ１ 副画素
３６５ｂ 画素
３６５ｂ１ 副画素
３６５ｃ 画素
３６６ａ 画素
３６６ｂ 画素
３６６ｃ 画素
３６７ａ 画素
３６７ａ１ 副画素
３６７ｂ 画素
３６７ｂ１ 副画素
３６７ｃ 画素
３６８ａ 画素
３６８ａ１ 副画素
３６８ｂ 画素
３６８ｂ１ 副画素
３６８ｃ 画素
３６９ａ 画素
３６９ｂ 画素
３６９ｃ 画素
３７０ａ 画素
３７０ｂ 画素
３７０ｃ 画素
３７２ 基板
３７３ ＦＰＣ
３７４ ＩＣ
３７７ 領域
３８１ 表示部
３８２ 配線
３８３ 駆動回路
３８４ 駆動回路
３８６ 配線
３８９ａ 導電膜
３８９ｂ 導電膜
６０１ パルス電圧出力回路
６０２ 電流検出回路
６０３ 容量
６２１ 電極
６２２ 電極
７２３ 電極
７２５ 層
７２６ 絶縁層
７２７ 絶縁層
７２８ 絶縁層
７２９ 絶縁層
７４１ 絶縁層
７４２ 半導体層
７４２ａ 半導体層
７４２ｂ 半導体層
７４２ｃ 半導体層
７４３ 電極
７４４ａ 電極
７４４ｂ 電極
７４６ 電極
７４７ａ 開口
７４７ｂ 開口
７４７ｃ 開口
７４７ｄ 開口
７５５ 不純物
７７１ 基板
７７２ 絶縁層
７７５ 絶縁層
８１０ トランジスタ
８１１ トランジスタ
８２０ トランジスタ
８２１ トランジスタ
８２２ トランジスタ
８２５ トランジスタ
８２６ トランジスタ
８３０ トランジスタ
８３１ トランジスタ
８４０ トランジスタ
８４１ トランジスタ
８４２ トランジスタ
８４３ トランジスタ
８４４ トランジスタ
８４５ トランジスタ
８４６ トランジスタ
８４７ トランジスタ
８４８ トランジスタ
８５０ トランジスタ
８５１ トランジスタ
８５２ トランジスタ
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ スタンド
５０１３ リモコン操作機
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ バンド
５０１９ 留め金
５０２０ アイコン
５０２１ アイコン
５２００ ペレット
５２０１ イオン
５２０２ 横成長部
５２０３ 粒子
５２２０ 基板
５２３０ ターゲット
５２４０ プラズマ
５２６０ 加熱機構
５４０２ 絶縁膜
５４０４ 導電膜
５４０６ａ 酸化物半導体膜
５４０６ｂ 酸化物半導体膜
５４０６ｃ 酸化物半導体膜
５４１２ 絶縁膜
５４１６ａ 導電膜
５４１６ｂ 導電膜
６５００ タッチパネルモジュール
６５０１ 回路ユニット
６５０２ 信号線駆動回路
６５０３ センサ駆動回路
６５０４ 検出回路
６５０５ タイミングコントローラ
６５０６ 画像処理回路
６５１０ タッチパネル
６５１１ 表示部
６５１２ 入力部
６５１３ 走査線駆動回路
６５２０ ＩＣ
６５３０ ＩＣ
６５３１ 基板
６５３２ 対向基板
６５３３ ＦＰＣ
６５３４ ＰＣＢ
６５４０ ＣＰＵ
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ

Claims (8)

  1. 第１の画素と、第２の画素と、第１の基板と、第２の基板と、を備える表示装置であって、
    前記第１の画素および前記第２の画素は、前記第１の基板上に設けられ、
    前記第１の画素は、
    第１の画素電極と、
    第１の導電膜と、
    第１のトランジスタと、を有し、
    前記第１の画素電極は前記第１のトランジスタと電気的に接続され、
    前記第１の導電膜はコモン電極として機能する領域を有し、
    前記第２の画素は、
    第２の画素電極と、
    第２の導電膜と、
    第２のトランジスタと、を有し、
    前記第２の画素電極は前記第２のトランジスタと電気的に接続され、
    前記第２の導電膜はコモン電極として機能する領域を有し、
    前記第１の導電膜及び前記第２の画素電極は同一面上に設けられ、
    第１の絶縁膜は、前記第１の導電膜及び前記第２の画素電極上に設けられ、
    前記第１の画素電極及び前記第２の導電膜は、前記第１の絶縁膜上に設けられ、
    前記第２の基板上に、第３の導電膜および第４の導電膜が設けられる、
    表示装置。
  2. 請求項１において、
    前記第１のトランジスタ及び前記第２のトランジスタは、チャネルが形成される半導体層に多結晶シリコンを含む、
    表示装置。
  3. 請求項１において、
    前記第１のトランジスタ及び前記第２のトランジスタは、チャネルが形成される半導体層に酸化物半導体を含む、
    表示装置。
  4. 請求項１において、
    前記第１のトランジスタ及び前記第２のトランジスタは、
    ゲート電極と、
    前記ゲート電極上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上の前記ゲート電極と重畳する位置に設けられた第１の酸化物半導体膜と、
    前記第１の酸化物半導体膜に電気的に接続されたソース電極及びドレイン電極と、
    前記第１の酸化物半導体膜、前記ソース電極、及び前記ドレイン電極上に設けられた第２の絶縁膜と、
    前記第２の絶縁膜上に、前記第１の酸化物半導体膜と重畳する位置に設けられた第２の酸化物半導体膜と、
    を有し、
    前記第１の絶縁膜は、前記第２の酸化物半導体膜が前記第１の絶縁膜と前記第２の絶縁膜とによって挟持されるように、前記第２の酸化物半導体膜上に設けられ、
    前記第１の導電膜及び前記第２の画素電極は、前記第２の酸化物半導体膜を含む、
    表示装置。
  5. 請求項４において、
    前記第１の酸化物半導体膜及び前記第２の酸化物半導体膜は、Ｉｎと、Ｚｎと、酸素と、を有し、
    前記第１の酸化物半導体膜及び前記第２の酸化物半導体膜は、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｎ、またはＨｆを有する、
    表示装置。
  6. 請求項４または請求項５において、
    前記第２の絶縁膜は、酸素を含み、
    前記第１の絶縁膜は、水素を含む、
    表示装置。
  7. 請求項１乃至請求項６のいずれか一において、
    前記第１の導電膜は、タッチセンサの第１の電極としての機能を有し、
    前記第２の導電膜は、タッチセンサの第２の電極としての機能を有し、
    前記第１の導電膜および前記第２の導電膜は、互いに交差する領域を有する、
    表示装置。
  8. 請求項１乃至請求項７のいずれか一に記載の表示装置と、
    スイッチ、スピーカ、または筐体と、
    を有する電子機器。
JP2016101794A 2015-06-15 2016-05-20 表示装置 Withdrawn JP2017003976A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020160071573A KR102619052B1 (ko) 2015-06-15 2016-06-09 표시 장치
US15/180,316 US9666604B2 (en) 2015-06-15 2016-06-13 Display device
TW111111999A TW202242626A (zh) 2015-06-15 2016-06-14 顯示裝置及電子裝置
TW110103918A TWI762177B (zh) 2015-06-15 2016-06-14 顯示裝置及電子裝置
TW105118564A TWI719029B (zh) 2015-06-15 2016-06-14 顯示裝置及電子裝置
US15/604,923 US10128271B2 (en) 2015-06-15 2017-05-25 Display device
JP2021193470A JP7344951B2 (ja) 2015-06-15 2021-11-29 液晶表示装置
JP2023142981A JP2023175731A (ja) 2015-06-15 2023-09-04 表示装置
KR1020230189840A KR20240004167A (ko) 2015-06-15 2023-12-22 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015120272 2015-06-15
JP2015120272 2015-06-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021193470A Division JP7344951B2 (ja) 2015-06-15 2021-11-29 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2017003976A true JP2017003976A (ja) 2017-01-05

Family

ID=57752069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016101794A Withdrawn JP2017003976A (ja) 2015-06-15 2016-05-20 表示装置

Country Status (2)

Country Link
JP (1) JP2017003976A (ja)
TW (2) TWI762177B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022174174A (ja) * 2017-02-21 2022-11-22 株式会社半導体エネルギー研究所 表示パネル

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6411572B1 (ja) * 2017-03-29 2018-10-24 Ｈｏｙａ Ｃａｎｄｅｏ Ｏｐｔｒｏｎｉｃｓ株式会社 発光装置および当該発光装置を含む光照射装置
CN111868670A (zh) * 2018-01-19 2020-10-30 触觉实验室股份有限公司 具有接收隔离的矩阵传感器
TWI806793B (zh) * 2018-08-28 2023-06-21 晶元光電股份有限公司 半導體裝置
TWI785106B (zh) * 2018-08-28 2022-12-01 晶元光電股份有限公司 半導體裝置
US11829549B2 (en) 2021-09-06 2023-11-28 Novatek Microelectronics Corp. Method of controlling stylus pen of touch panel
CN114156149A (zh) * 2021-11-25 2022-03-08 北京北方华创微电子装备有限公司 磁控管装置和半导体工艺设备

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009092930A (ja) * 2007-10-09 2009-04-30 Hitachi Displays Ltd 液晶表示装置
KR20090109497A (ko) * 2008-04-15 2009-10-20 가부시키가이샤 히타치 디스프레이즈 표시 장치
JP2010113516A (ja) * 2008-11-06 2010-05-20 Hitachi Displays Ltd 静電容量結合方式タッチパネルおよびタッチパネル付き表示装置
WO2011010415A1 (ja) * 2009-07-24 2011-01-27 シャープ株式会社 薄膜トランジスタ基板の製造方法
JP2011142309A (ja) * 2009-12-08 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013051328A (ja) * 2011-08-31 2013-03-14 Japan Display Central Co Ltd アクティブマトリックス型表示素子およびその製造方法
JP2013167953A (ja) * 2012-02-14 2013-08-29 Japan Display Central Co Ltd タッチパネル及び表示装置
US20130328812A1 (en) * 2012-06-11 2013-12-12 Lg Display Co., Ltd. Touch sensor integrated type display device and method of manufacturing the same
JP2014057054A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2014057049A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20140168150A1 (en) * 2012-12-17 2014-06-19 Lg Display Co., Ltd. Touch sensor integrated type display device
JP2014132621A (ja) * 2013-01-07 2014-07-17 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法
US20140333582A1 (en) * 2011-11-25 2014-11-13 Shanghai Tianma Micro-electronics Co., Ltd. Imbedded touch screen liquid crystal display device and touch drive method thereof
JP2014238577A (ja) * 2013-05-10 2014-12-18 株式会社半導体エネルギー研究所 表示装置、及び該表示装置を用いた電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473733B (zh) * 2009-07-18 2015-09-30 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
KR20210048590A (ko) * 2009-09-16 2021-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102100441B1 (ko) * 2013-06-26 2020-04-14 삼성디스플레이 주식회사 터치센서 내장형 액정표시장치의 제조방법
TWI749810B (zh) * 2013-08-28 2021-12-11 日商半導體能源研究所股份有限公司 顯示裝置
KR102192035B1 (ko) * 2013-12-02 2020-12-17 삼성디스플레이 주식회사 접촉 감지 센서를 포함하는 플렉서블 표시 장치

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009092930A (ja) * 2007-10-09 2009-04-30 Hitachi Displays Ltd 液晶表示装置
KR20090109497A (ko) * 2008-04-15 2009-10-20 가부시키가이샤 히타치 디스프레이즈 표시 장치
JP2010113516A (ja) * 2008-11-06 2010-05-20 Hitachi Displays Ltd 静電容量結合方式タッチパネルおよびタッチパネル付き表示装置
WO2011010415A1 (ja) * 2009-07-24 2011-01-27 シャープ株式会社 薄膜トランジスタ基板の製造方法
JP2011142309A (ja) * 2009-12-08 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013051328A (ja) * 2011-08-31 2013-03-14 Japan Display Central Co Ltd アクティブマトリックス型表示素子およびその製造方法
US20140333582A1 (en) * 2011-11-25 2014-11-13 Shanghai Tianma Micro-electronics Co., Ltd. Imbedded touch screen liquid crystal display device and touch drive method thereof
JP2013167953A (ja) * 2012-02-14 2013-08-29 Japan Display Central Co Ltd タッチパネル及び表示装置
US20130328812A1 (en) * 2012-06-11 2013-12-12 Lg Display Co., Ltd. Touch sensor integrated type display device and method of manufacturing the same
JP2014057054A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2014057049A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20140168150A1 (en) * 2012-12-17 2014-06-19 Lg Display Co., Ltd. Touch sensor integrated type display device
JP2014132621A (ja) * 2013-01-07 2014-07-17 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法
JP2014238577A (ja) * 2013-05-10 2014-12-18 株式会社半導体エネルギー研究所 表示装置、及び該表示装置を用いた電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022174174A (ja) * 2017-02-21 2022-11-22 株式会社半導体エネルギー研究所 表示パネル
JP7249458B2 (ja) 2017-02-21 2023-03-30 株式会社半導体エネルギー研究所 表示パネル
US11640086B2 (en) 2017-02-21 2023-05-02 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device

Also Published As

Publication number Publication date
TWI762177B (zh) 2022-04-21
TW202127212A (zh) 2021-07-16
TWI719029B (zh) 2021-02-21
TW201710862A (zh) 2017-03-16

Similar Documents

Publication Publication Date Title
JP7344951B2 (ja) 液晶表示装置
JP7278455B2 (ja) 半導体装置
JP6713820B2 (ja) タッチパネル
US11954276B2 (en) Semiconductor device and touch panel
JP2017003976A (ja) 表示装置
WO2017006202A1 (ja) 液晶表示装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200519

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210928

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20211202